JP3409618B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3409618B2
JP3409618B2 JP34691796A JP34691796A JP3409618B2 JP 3409618 B2 JP3409618 B2 JP 3409618B2 JP 34691796 A JP34691796 A JP 34691796A JP 34691796 A JP34691796 A JP 34691796A JP 3409618 B2 JP3409618 B2 JP 3409618B2
Authority
JP
Japan
Prior art keywords
base layer
bipolar transistor
layer
film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34691796A
Other languages
English (en)
Other versions
JPH10189754A (ja
Inventor
孝行 五味
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP34691796A priority Critical patent/JP3409618B2/ja
Priority to US08/993,862 priority patent/US5915186A/en
Priority to DE19757685A priority patent/DE19757685A1/de
Priority to NL1007898A priority patent/NL1007898C2/nl
Priority to KR1019970074425A priority patent/KR19980064697A/ko
Publication of JPH10189754A publication Critical patent/JPH10189754A/ja
Application granted granted Critical
Publication of JP3409618B2 publication Critical patent/JP3409618B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、詳しくはいわゆるベースセルフアライン構
造のバイポーラトランジスタの製造方法であって、シリ
コンゲルマニウム混晶をベース層に用いたいわゆるナロ
ーベースヘテロ接合バイポーラトランジスタと、一般の
シリコンホモ接合バイポーラトランジスタとを同一基板
上に形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】バイポーラトランジスタの最高遮断周波
数（以下ｆＴmax と記す）をより高速にするために、バ
ンドギャップを狭くできる材料としてシリコンゲルマニ
ウム（Ｓｉ1-X ＧｅX ）混晶をベースに採用した、シリ
コン系ナローベース型ヘテロ接合バイポーラトランジス
タが提案され、１００ＧＨｚ程度以上のｆＴmax のもの
が報告されている。用途としては、マルチメディア時代
の到来でその市場の将来性が注目されている情報通信分
野が考えられている。
【０００３】高速バイポーラトランジスタでは、エミッ
タ電極およびベース電極にポリシリコンの薄膜を用い
た、いわゆるダブルポリシリコン構造かつエミッタ／ベ
ースセルフアライン構造が採用されている。このセルフ
アライン技術の採用により、露光線幅の限界以下のエミ
ッタ長を実現することが可能になるとともに、寄生トラ
ンジスタ部分が削減されるという利点が得られている。
このような構造にシリコンゲルマニウム薄膜をベース層
に採用したヘテロ接合バイポーラトランジスタは特公平
６−６６３２５号公報に開示されている。
【０００４】
【発明が解決しようとする課題】しかしながら、特公平
６−６６３２５号公報に開示されている製造方法では、
図１４の（１）に示すように、リンクベース領域１４２
にシリコンゲルマニウムベース領域を形成するために、
まず高圧酸化技術によって薄いリンク領域１４２の一部
分を酸化して熱酸化物層１５２を形成する。その後エッ
チングにより上記熱酸化物層１５２を除去して、図１４
の（２）に示すように、シリコンゲルマニウムベース領
域となるリンクベース領域１４２（２点鎖線で示す部
分）を除去している。そのため、工程が複雑になる。
【０００５】また図１５（１）に示すように、Ｐ型のシ
リコンゲルマニウムベース領域となる層１５４を全面に
形成した後、図１５（２）に示すように、その上に形成
したＮ+ 型ポリシリコンからなるポリシリコン層１６０
からの拡散でＮ型のエミッタ領域１６２を形成する。そ
のため、Ｎ型のエミッタ領域１６２を浅く形成しようと
すると、サイドウォール１４８上のＰ型のシリコンゲル
マニウム微結晶層が残留することになるので、ベースリ
ーク電流が増加する恐れがある。ここで微結晶層とは、
例えば非晶質層に微細な結晶質層が混在している状態を
いう。したがって、シリコンゲルマニウムベース領域と
なる層１５４の幅とＮ型のエミッタ領域１６２の深さと
を独立に制御することは困難になっている。
【０００６】また、実際にバイポーラトランジスタＬＳ
Ｉを実現する際には、同一基板上にシリコンゲルマニウ
ム層をベースとした高速のナローベースヘテロ接合バイ
ポーラトランジスタの他に、用途により例えばエミッタ
接地電流増幅率βが高くエミッタ／ベース耐圧が高いＬ
ＥＣ（Lightly Emitter Concentration）型バイポーラ
トランジスタ、それほど高速ではないが高精度のバイポ
ーラトランジスタ等も必要になる。したがって、用途に
応じたバイポーラトランジスタの作り分けが必要にな
る。
【０００７】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置の製造方法である。す
なわち、半導体基板に第１バイポーラトランジスタと第
２バイポーラトランジスタとを形成する半導体装置の製
造方法であって、第１のバイポーラトランジスタのリン
クベース層および第２のバイポーラトランジスタのベー
ス層を形成する領域上にバッファー層として用いる膜を
形成する工程と、バッファー層として用いる膜を介して
イオン注入を行うことにより、第１バイポーラトランジ
スタの外因性ベース層およびエピタキシャル成長により
形成する真性ベース層を接続するためのリンクベース層
と、第２バイポーラトランジスタのベース層の少なくと
も一部分とを同時に形成する工程と、リンクベース層を
形成した後、第１バイポーラトランジスタのベースとエ
ミッタとを分離するためのサイドウォールを、真性ベー
ス層の形成予定領域上に設けられ、底面に前記バッファ
ー層として用いる膜が露出した開口部の側壁に形成する
工程と、バッファー層として用いる膜を前記サイドウォ
ールの下部側を除いて除去した後、第１バイポーラトラ
ンジスタの真性ベース層を形成する領域となるリンクベ
ース層を前記サイドウォールの下部側にアンダーカット
を生じるように除去する工程と、選択エピタキシャル成
長法によってリンクベース層を除去した領域に真性ベー
ス層を形成する工程とを備えている。
【０００８】別の製造方法としては、第１バイポーラト
ランジスタのベースとエミッタとを分離するためのサイ
ドウォールを真性ベースを形成する領域上に形成した開
口部の側壁に形成した後、第１バイポーラトランジスタ
の真性ベース層を形成する領域になる上記リンクベース
層を除去する。そして上記サイドウォールの下部に形成
されているものでリンクベース層を形成する際のバッフ
ァー層として用いた膜を除去した後、選択エピタキシャ
ル成長法によってリンクベース層およびバッファー層と
して用いた膜を除去した領域に真性ベース層を形成して
も良い。
【０００９】上記製造方法では、第１バイポーラトラン
ジスタの外因性ベース層およびエピタキシャル成長によ
り形成する真性ベース層を接続するためのリンクベース
層と、第２バイポーラトランジスタのベース層の少なく
とも一部分とを同時に形成することから、大幅な工程の
追加を行わないで、２種類のバイポーラトランジスタが
同一基板上に形成される。また選択エピタキシャル成長
法によってリンクベース層の除去領域に真性ベース層を
形成することから、真性ベース層の形成領域以外、例え
ばエミッタ／ベース間分離のために形成されるサイドウ
ォール上に、Ｐ型のシリコンゲルマニウムの微結晶層が
成長することはない。そのため、シリコンゲルマニウム
からなる真性ベース層のベース幅と、その真性ベース層
の上層に形成されることになるエミッタ層の深さとは独
立に制御される。
【００１０】さらに第１バイポーラトランジスタのベー
スとエミッタとを分離するサイドウォールの下部に形成
されているもので、第１バイポーラトランジスタのリン
クベース層を形成する際のバッファー層として用いた膜
を除去してから、第１バイポーラトランジスタの真性ベ
ース層を形成することから、選択エピタキシャル成長に
より形成した真性ベース層の端部は上記バッファー層と
して用いた膜を除去した分だけこの真性ベース層の上層
に形成されるエミッタ層から離れる。このため、欠陥が
発生しやすい上記真性ベース層の端部がエミッタ／ベー
ス接合部から十分に離れることになるので、エミッタ／
ベース接合が安定に形成される。
【００１１】
【発明の実施の形態】本発明の半導体装置の製造方法に
係わる第１実施形態の一例を、図１の製造工程図によっ
て説明する。
【００１２】図１では、第１バイポーラトランジスタを
いわゆるナローベースヘテロ接合バイポーラトランジス
タで形成し、第２バイポーラトランジスタを一般のホモ
接合バイポーラトランジスタで形成する際における、ベ
ース層の形成に関して説明する。
【００１３】図１の（１）に示すように、半導体基板１
上に絶縁膜等の膜２を形成した後、第１バイポーラトラ
ンジスタのベース層を形成する領域上および第２バイポ
ーラトランジスタのベース層を形成する領域上のそれぞ
れに対応した上記膜２に第１開口部３と第２開口部４と
を形成する。その後例えばイオン注入法によって、上記
第１，第２開口部３，４を通して半導体基板１に、ベー
ス層を形成するための不純物、ここでは例えばホウ素を
イオン注入する。その後の熱工程を経ることによって、
第１開口部３の底部における上記半導体基板１の上層に
リンクベース層５を形成する。このリンクベース層５
は、第１バイポーラトランジスタの外因性ベース層とエ
ピタキシャル成長により形成する真性ベース層を接続す
るためのものである。それと同時に、第２開口部４の底
部における上記半導体基板１の上層に第２バイポーラト
ランジスタのベース層６を形成する。なお図示はしない
が、上記図１の（１）で説明した工程を行う前に上記半
導体基板１には、コレクタ領域、ベース電極等の構成部
品を形成しておく。また上記熱工程の際に外因性ベース
層となるグラフトベース層７，８も形成される。
【００１４】次に図１の（２）に示すように、上記各第
１，第２開口部３，４内とともに上記半導体基板１上に
サイドウォールを形成するための絶縁膜９を形成する。
さらに第２バイポーラトランジスタの形成予定領域上に
レジストマスク１０を形成する。そして上記絶縁膜９を
エッチバックの２点鎖線で示す部分を除去し、第１開口
部３の側壁に絶縁性のサイドウォール１１を形成する。
次いで上記レジストマスク１０を除去した後、上記第２
バイポーラトランジスタの形成予定領域上の上記絶縁膜
９をマスクに用いたエッチングにより、上記第１バイポ
ーラトランジスタの真性ベース層を形成する領域の上記
リンクベース層５（２点鎖線で示す部分）を除去する。
【００１５】そして図１の（３）に示すように、選択エ
ピタキシャル成長法によって上記リンクベース層を除去
した領域に真性ベース層１２を形成する。したがって、
真性ベース層１２はリンクベース層５を介してグラフト
ベース層７に接続される。続いて図示はしないが、上記
第１バイポーラトランジスタの形成予定領域上にレジス
トマスクを形成した後、上記絶縁膜９をエッチバックし
て、上記開口部４の側壁にこの絶縁膜９からなるサイド
ウォールを形成する。あるいは、上記第２バイポーラト
ランジスタのエミッタ形成予定領域上に窓を開口したレ
ジスト膜を形成し、そのレジスト膜をマスクにして絶縁
膜９をエッチングしてエミッタ開口部を形成する。その
後、エミッタ層、各電極等の形成を行えばよい。
【００１６】上記製造方法では、第１バイポーラトラン
ジスタのグラフトベース層７およびエピタキシャル成長
により形成する真性ベース層１２を接続するためのリン
クベース層５と、第２バイポーラトランジスタのベース
層６とを同時に形成することから、大幅な工程の追加を
行わないで、真性ベース層の材質、濃度、ベース幅等が
異なる２種類のバイポーラトランジスタが同一の半導体
基板１に形成することができる。
【００１７】また選択エピタキシャル成長法によってリ
ンクベース層５を除去した領域に真性ベース層１２を形
成することから、真性ベース層１２の形成領域以外、例
えばエミッタ／ベース間分離のために形成されるサイド
ウォール８上等に、Ｐ型のシリコンゲルマニウムの微結
晶層が成長することはない。そのため、シリコンゲルマ
ニウムからなる真性ベース層１２のベース幅と、その真
性ベース層１２の上層に形成されることになるエミッタ
層（図示省略）の深さとは独立に制御される。つまり、
本発明の製造方法では、エピタキシャル成長によって形
成した層の深さ方向に対する全域をエミッタ拡散する必
要がないためである。
【００１８】次に上記図１で説明した製造方法を用い
て、同一基板に、第１バイポーラトランジスタとして、
いわゆるナローベースヘテロ接合バイポーラトランジス
タを形成し、第２バイポーラトランジスタとして一般の
ホモ接合バイポーラトランジスタで形成する製造方法
を、図２〜図２０によって詳細に説明する。なお各図の
（ ）内は通し番号を記す。
【００１９】図２の（１）に示すように、Ｐ型で＜１０
０＞結晶方位の単結晶シリコンからなる半導体基板２１
上に酸化膜２２を例えば熱酸化によって３００ｎｍ程度
の厚さの酸化シリコンで形成する。その後、通常のリソ
グラフィー技術（以下、リソグラフィー技術は、レジス
ト塗布、露光、現像、レジストベーキング等の処理とす
る）とによるレジストマスク（図示省略）の形成、およ
びそのレジストマスクを用いたエッチング技術によっ
て、第１バイポーラトランジスタの形成予定領域および
第２バイポーラトランジスタの形成予定領域のそれぞれ
に対応したＮ+ 型埋め込み層を形成する領域上における
上記酸化膜２２に開口部２３，２４を形成する。次いで
上記レジストマスクを除去した後、上記開口部２３，２
４より固体拡散源に酸化アンチモン（Ｓｂ2 Ｏ3 ）を利
用したアンチモン（Ｓｂ）の気相拡散によって、上記半
導体基板１１の上層にＮ+ 型埋め込み層２５，２６を形
成する。このとき、シート抵抗ρｓは例えば２０Ω／□
〜５０Ω／□とし、拡散深さは１μｍ〜２μｍ程度とす
る。そして酸化膜２２およびアンチモンの気相拡散時に
生じた酸化膜（図示省略）をエッチングによって除去す
る。
【００２０】続いて図２の（２）に示すように、エピタ
キシャル成長法によって、上記半導体基板２１上にＮ型
エピタキシャル層２７を形成する。このＮ型エピタキシ
ャル層２７は、例えば抵抗率が０．３Ωｃｍ〜５Ωｃ
ｍ、厚さが０．７μｍ〜２μｍ程度に形成される。その
際、上記Ｎ+ 型埋め込み層２５，２６が上記Ｎ型エピタ
キシャル層２７の下層に拡散する。
【００２１】次いで図２の（３）に示すように、上記Ｎ
型エピタキシャル層２７上に、選択酸化（ＬＯＣＯＳ）
法を行う際のバッファー層となる膜として酸化膜２８
を、例えば通常の酸化法によって２０ｎｍ〜５０ｎｍ程
度の厚さの酸化シリコンで形成する。さらに減圧下の化
学的気相成長〔以下、化学的気相成長はＣＶＤという
（ＣＶＤはChemical Vapor Deposition の略）〕法によ
って、上記酸化膜２８上に窒化膜２９を例えば５０ｎｍ
〜１００ｎｍ程度の厚さの窒化シリコンで形成する。上
記酸化膜２８および窒化膜２９の各膜厚は、その後のＬ
ＯＣＯＳ法による酸化の際に形成されるバーズビークの
長さ、酸化にともなう応力や欠陥の発生の制御性によっ
て決定される。
【００２２】その後図３の（４）に示すように、通常の
リソグラフィー技術を行う。まずレジスト塗布により上
記窒化膜２９上にレジスト膜３０を形成した後、露光、
現像、ベーキング等の処理により第１，第２バイポーラ
トランジスタの形成予定領域を分離するための素子分離
酸化膜を形成する領域上の上記レジスト膜にレジスト開
口部３１を形成する。このレジスト膜３０をマスクに用
いたエッチング技術（例えば反応性イオンエッチング）
によって、上記レジスト開口部３１の底部における窒化
膜２９、酸化膜２８、上記Ｎ型エピタキシャル層２７の
上層を除去する。上記Ｎ型エピタキシャル層２７の除去
量はＬＯＣＯＳ酸化後に表面がほぼ平坦化されるよう
に、酸化膜厚のほぼ１／２とすることが望ましい。
【００２３】次いで上記レジスト膜３０を除去した後、
図３の（５）に示すように、例えば１０００℃〜１０５
０℃程度の温度雰囲気で２時間〜６時間程度の水蒸気酸
化により０．６μｍ〜１．５μｍ程度の厚さの素子分離
酸化膜３２を上記Ｎ型エピタキシャル層２７に形成す
る。その後、上記窒化膜２９〔図３の（４）参照〕を熱
リン酸を用いたエッチングによって除去する。このよう
にして基板２０が形成される。
【００２４】続いて図４の（６）に示すように、通常の
リソグラフィー技術を行う。まずレジスト塗布により上
記基板２０上にレジスト膜３３を形成した後、露光、現
像ベーキング等の処理により第１，第２バイポーラトラ
ンジスタのコレクタ取り出し拡散層の形成予定領域上の
上記レジスト膜３３にレジスト開口部３４，３５を形成
する。次いでこのレジスト膜３３をマスクに用いたイオ
ン注入技術によって、上記レジスト開口部３４，３５よ
り上記Ｎ型エピタキシャル層２７にコレクタ取り出し拡
散層を形成するための不純物をイオン注入する。このイ
オン注入条件としては、不純物にリンイオン（Ｐ+ ）を
用い、打ち込みエネルギーを４０ｋｅＶ〜１００ｋｅＶ
程度に設定し、ドーズ量を１×１０15個／ｃｍ2 〜１×
１０16個／ｃｍ2 程度に設定した。
【００２５】次いで図４の（７）に示すように、上記基
板２０上に平坦化のための酸化膜３６を、例えばＣＶＤ
法によって１００ｎｍ〜６００ｎｍ程度の厚さの酸化シ
リコンで形成する。その後、９００℃〜１０００℃で３
０分程度のアニーリングを行って、上記イオン注入によ
りドーピングした不純物を活性化し、上記Ｎ+ 型埋め込
み層２５，２６のそれぞれに対応して接続するＮ+ 型コ
レクタ取り出し拡散層３７，３８を形成する。さらにレ
ジスト塗布技術によって上記酸化膜３６上にバーズヘッ
ドの平坦化のためのレジスト膜３９を形成する。その
後、エッチバック技術を用いて上記レジスト膜３９、酸
化膜３６等をエッチングして基板２０上を平坦化する。
【００２６】次に図５の（８）に示すように、例えば９
００℃の酸化によって、上記Ｎ型エピタキシャル層２７
側の表面に例えば１０ｎｍ〜３０ｎｍ程度の厚さの酸化
シリコンで酸化膜４０を形成する。
【００２７】続いて図５の（９）に示すように、通常の
リソグラフィー技術を行う。まずレジスト塗布によっ
て、上記酸化膜４０を形成した基板２０上にレジスト膜
４１を形成した後、露光、現像、ベーキング等の処理に
より、第１，第２バイポーラトランジスタの形成予定領
域を分離するための素子分離拡散層の形成予定領域上の
上記レジスト膜４１にレジスト開口部４２を形成する。
次いでこのレジスト膜４１をマスクに用いたイオン注入
技術によって、上記レジスト開口部４２より上記Ｎ型エ
ピタキシャル層２７に素子分離拡散層４３を形成するた
めのＰ型不純物をイオン注入する。このイオン注入条件
としては、不純物にホウ素イオン（Ｂ+ ）を用い、打ち
込みエネルギーを２００ｋｅＶ〜５００ｋｅＶ程度に設
定し、ドーズ量を１×１０13個／ｃｍ2 〜１×１０14個
／ｃｍ2 程度に設定した。
【００２８】その後上記レジスト膜４１を除去する。次
に図６の（１０）に示すように、例えばＣＶＤ法によっ
て上記基板２０上に酸化膜４４を例えば５０ｎｍ〜３０
０ｎｍ程度の厚さの酸化シリコンで形成する。次いで通
常のリソグラフィー技術によるレジストマスク（図示省
略）の形成、およびそのレジストマスクを用いたエッチ
ング技術によって、第１バイポーラトランジスタの形成
予定領域および第２バイポーラトランジスタの形成予定
領域のそれぞれに対応したベース層を形成する領域上に
おける上記酸化膜４４に開口部４５，４６を形成する。
その際、開口部４５，４６における上記酸化膜４０〔図
５の（９）参照〕も除去される。
【００２９】次いで例えばＣＶＤ法によって上記開口部
４５，４６の内部とともに上記酸化膜４４上に、ポリシ
リコン膜４７を例えば１００ｎｍ〜３００ｎｍ程度の厚
さに形成する。その後イオン注入技術によって、上記ポ
リシリコン膜４７にＰ型不純物として例えば二フッ化ホ
ウ素イオン（ＢＦ2 + ）をドーピングする。このイオン
注入条件としては、打ち込みエネルギーを２０ｋｅＶ〜
１００ｋｅＶ程度に設定し、ドーズ量を１×１０14個／
ｃｍ2 〜１×１０16個／ｃｍ2 程度に設定した。
【００３０】続いて図６の（１１）に示すように、通常
のリソグラフィー技術を行う。まずレジスト塗布によっ
て上記ポリシリコン膜４７上にレジスト膜４８を形成す
る。続いて露光、現像、ベーキング等の処理によって、
ベース電極を形成する領域上に上記レジスト膜４８（４
８ａ，４８ｂ）を残す。そして、各レジスト膜４８をマ
スクに用いたエッチング技術（例えば反応性イオンエッ
チング）によって、上記ポリシリコン膜４７をパターニ
ングする。その結果、上記開口部４５よりＮ型エピタキ
シャル層２７に接続する状態に第１バイポーラトランジ
スタのベース電極４９が形成されるとともに、上記開口
部４６よりＮ型エピタキシャル層２７に接続する状態に
第２バイポーラトランジスタのベース電極５０が形成さ
れる。
【００３１】その後、上記レジスト膜４８を除去する。
続いて図７の（１２）に示すように、例えばＣＶＤ法に
よって、上記酸化膜４４上に上記各ベース電極４９，５
０を覆う酸化膜（例えば酸化シリコン膜）５１と窒化膜
（例えば窒化シリコン膜）５２とを積層して形成する。
続いて通常のリソグラフィー技術を行う。まずレジスト
塗布によって、上記窒化膜５２上にレジスト膜５３を形
成する。続いて露光、現像、ベーキング等の処理によ
り、第１，第２バイポーラトランジスタの各真性ベース
を形成する領域上の上記レジスト膜５３にレジスト開口
部５４，５５を形成する。次いでこのレジスト膜５３を
マスクに用いたエッチングによって、上記窒化膜５２、
酸化膜５１、各ベース電極４９，５０に開口部５６，５
７を形成する。
【００３２】その後、上記レジスト膜５３を除去する。
次に図７の（１３）に示すように、上記開口部５６，５
７の底部におけるＮ型エピタキシャル層２７の表面に薄
い酸化膜５８を例えば酸化によって５ｎｍ〜３０ｎｍの
厚さに形成する。このとき、各ベース電極４９，５０の
露出面も酸化される。続いて、イオン注入法によって、
上記開口部５６より第１バイポーラトランジスタのＮ型
エピタキシャル層２７の上層にリンクベース層を形成す
るためのＰ型の不純物をイオン注入するとともに、上記
開口部５７より第２バイポーラトランジスタのＮ型エピ
タキシャル層２７の上層にベース層の全域またはその一
部を形成するためのＰ型の不純物をイオン注入する。こ
のイオン注入条件としては、Ｐ型の不純物に二フッ化ホ
ウ素イオン（ＢＦ2 + ）を用い、打ち込みエネルギーを
１０ｋｅＶ〜４０ｋｅＶ程度に設定し、ドーズ量を１×
１０12個／ｃｍ2 〜１×１０14個／ｃｍ2 程度に設定し
た。なお、次図以降、上記薄い酸化膜５８の図示は拡大
図を除いて省略する。
【００３３】次いで図８の（１４）に示すように、例え
ばＣＶＤ法によって上記各開口部５６，５７の内部およ
び上記窒化膜５２上に窒化膜（例えば窒化シリコン膜）
５９と酸化膜（例えば酸化シリコン膜）６０とを積層し
て形成する。その後アニーリングを行って、上記イオン
注入した不純物を拡散させて、開口部５６の底部におけ
るＮ型エピタキシャル層２７の上層にリンクベース層６
１を形成する。それとともに、上記ベース電極４９から
の不純物拡散によってＰ+ 型のグラフトベース層６２を
上記リンクベース層６１に接続する状態に形成する。他
方、開口部５７の底部におけＮ型エピタキシャル層２７
の上層にベース層６３を形成する。それとともに、上記
ベース電極５０からの不純物拡散によってＰ+ 型のグラ
フトベース層６４を上記ベース層６３に接続する状態に
形成する。
【００３４】続いて図８の（１５）に示すように、通常
のリソグラフィー技術を行う。まずレジスト塗布によっ
て、上記酸化膜６０上にレジスト膜６５を形成する。続
いて露光、現像、ベーキング等の処理によって、第２バ
イポーラトランジスタの形成予定領域上の上記レジスト
膜６５を残す。そして、レジスト膜６５をマスクに用い
たエッチング技術（例えば反応性イオンエッチング）に
よって、第１バイポーラトランジスタの形成予定領域に
おける上記窒化膜５９および酸化膜６０をエッチングす
るとともに第２バイポーラトランジスタの形成予定領域
上に上記窒化膜５９と酸化膜６０とを残し、かつ上記開
口部５６の側壁に窒化膜５９と酸化膜６０とからなるサ
イドウォール６６を形成する。このサイドウォール６６
に囲まれた開口部がエミッタ開口部６７になる。その
際、開口部５６の底部に形成されている薄い酸化膜５８
（図示省略）も上記サイドウォール６６の下部側を除い
て除去される。
【００３５】その後図９の（１６）および（１７）の拡
大図に示すように、上記レジスト膜６５、サイドウォー
ル６６、上記窒化膜５２等をマスクにして第１バイポー
ラトランジスタの真性ベース層を形成する領域となる部
分の上記リンクベース層６１をエッチング（例えば等方
性エッチング）により除去する。したがって、サイドウ
ォール６６の下部側にいわゆるアンダーカットが形成さ
れる。なお、エッチング量はリンクベース層６１の全域
または一部とする。また等方性エッチング技術として
は、例えば過酸化水素水とアンモニアの水溶液との混合
液を熱した、いわゆるＳＣ−１ボイル液を用いたエッチ
ングによる。この場合には上記レジスト膜６５を除去し
てから行う。または等方的なプラズマエッチングによ
る。等方的なプラズマエッチングの場合には、サイドウ
ォール６６を形成するエッチングと連続して行うことも
可能である。
【００３６】その後、上記レジスト膜６５を除去する。
そして図１０の（１８）に示すように、超高真空化学的
気相成長（ＵＨＶ−ＣＶＤ）法、減圧ＣＶＤ法等による
選択エピタキシャル技術によって、上記リンクベース層
６１をエッチングした部分における上記Ｎ型エピタキシ
ャル層２７上にシリコンゲルマニウム（Ｓｉ1-X Ｇ
ｅ X ）混晶からなる第１バイポーラトランジスタの真性
ベース層６８を形成する。ここで上記Ｘは０＜Ｘ＜１と
する。
【００３７】次いで通常のリソグラフィー技術によっ
て、第１バイポーラトランジスタの形成予定領域上にレ
ジスト膜６９を形成する。続いてそのレジスト膜６９を
マスクに用いたエッチング技術（例えば反応性イオンエ
ッチング）によって、第２バイポーラトランジスタの形
成予定領域上に窒化膜５９と酸化膜６０とをエッチング
して、開口部５７の側壁に上記窒化膜５９と酸化膜６０
とからなるサイドウォール７０を形成する。このサイド
ウォール７０に囲まれた開口部がエミッタ開口部７１に
なる。このときの反応性イオンエッチングのオーバエッ
チングおよびその後のダメージ層の除去エッチングによ
って上記ベース層６３の上層が除去される。
【００３８】次いで図１０の（１９）に示すように、例
えばＣＶＤ法によって、上記エミッタ開口部６７，７１
の各内部とともに上記窒化膜５２上に、各第１，第２バ
イポーラトランジスタのエミッタ電極となる高濃度にＮ
型不純物を含んだポリシリコン膜７２を形成する。次い
で７００℃〜１０００℃の温度雰囲気でエミッタアニー
リングを行い、真性ベース層６８の上層にＮ+ 型エミッ
タ層７３を形成するとおもにベース層６３の上層にＮ+
型エミッタ層７４を形成する。
【００３９】次に、通常のリソグラフィー技術によって
レジストマスク（図示省略）を形成し、さらにそのレジ
ストマスクを用いたエッチング技術によって、図１１の
（２０）に示すように、上記ポリシリコン膜７２でＮ+
型エミッタ層７３に接続するエミッタ電極７５を形成す
るとともに、Ｎ+ 型エミッタ層７４に接続するエミッタ
電極７６を形成する。その後、上記レジストマスクを除
去する。
【００４０】続いて、通常リソグラフィー技術を行う。
まずレジスト塗布によってレジスト膜７７を形成した
後、露光、現像、ベーキング等の処理によって各ベース
コンタクトおよびコレクタコンタクトの形成予定領域上
の上記レジスト膜７７に開口部７８〜８１を形成する。
このレジスト膜７７をマスクに用いたエッチング技術
（例えば反応性イオンエッチング）によって、上記開口
部７８〜８１の底部における窒化膜５２、酸化膜５１、
酸化膜４４等をエッチングしてコンタクトホール８２〜
８５を形成する。
【００４１】その後上記レジスト膜７７を除去する。そ
して図１１の（２１）に示すように、バリアメタル層お
よびアルミニウム系金属層からなる電極形成層を、例え
ばスパッタリングによって形成する。続いて、通常のリ
ソグラフィー技術によるレジストマスク（図示省略）の
形成、およびそのレジストマスクを用いたエッチング技
術（例えば反応性イオンエッチング）によって、上記電
極形成層をパターニングして、上記コンタクトホール８
２を通してベース電極４９に接続する金属電極８６、上
記エミッタ電極７５に接続する金属電極８７、上記コン
タクトホール８３を通してコレクタ取り出し拡散層３７
に接続する金属電極８８、上記コンタクトホール８４を
通してベース電極５０に接続する金属電極８９、上記エ
ミッタ電極７６に接続する金属電極９０、上記コンタク
トホール８５を通してコレクタ取り出し拡散層３８に接
続する金属電極９１を形成する。その後上記レジストマ
スクを除去し、以降、多層配線の工程を行う。
【００４２】次に、本発明の半導体装置の製造方法に係
わる第２実施形態の一例を、図１２〜図１３の製造工程
図によって説明する。そして図１２〜図１３では、上記
図２〜図１１で説明した構成部品と同様のものには同一
符号を付す。
【００４３】この第２実施形態は、シリコンゲルマニウ
ム（Ｓｉ1-X ＧｅX ）層の選択エピタキシャル成長時
に、エピタキシャル成長層の端部に発生する欠陥領域が
エミッタ／ベース接合にかからないように、サイドウォ
ールを形成した後にフッ酸によるエッチング工程を導入
してエピタキシャル成長層の形成領域を横方向に広く形
成した製造方法である。
【００４４】まず、前記図２の（１）〜図８の（１５）
によって説明したのと同様の工程を行う。その後、図１
２の（１）および（２）の第１バイポーラトランジスタ
の拡大図に示すように、上記レジスト膜６５、サイドウ
ォール６６、上記窒化膜５２等をマスクにして第１バイ
ポーラトランジスタの真性ベース層を形成する領域とな
る部分の上記リンクベース層６１をエッチング（例えば
等方性エッチング）により除去する。したがって、サイ
ドウォール６６の下部側にいわゆるアンダーカットが形
成される。なお、エッチング量はリンクベース層６１の
全域または一部とする。また等方性エッチング技術とし
ては、例えば過酸化水素水とアンモニアの水溶液との混
合液を熱した、いわゆるＳＣ−１ボイル液を用いたエッ
チングによる。この場合には上記レジスト膜６５を除去
してから行う。または等方的なプラズマエッチングによ
る。
【００４５】さらにフッ酸によるウェットエッチングに
よって、上記サイドウォール６６の酸化膜６０（２点鎖
線で示す部分）をエッチング除去する。このとき、上記
サイドウォール６６の下部における薄い酸化膜５８もベ
ース電極４９方向にエッチングする。そのため、サイド
ウォール６６の窒化膜５９は開口部５６側にひさし状に
張り出した状態に形成される。
【００４６】その後、上記レジスト膜６５を除去する。
そして図１３の（３）および（４）の第１バイポーラト
ランジスタの拡大図に示すように、超高真空化学的気相
成長（ＵＨＶ−ＣＶＤ）法、減圧ＣＶＤ法等による選択
エピタキシャル技術によって、上記リンクベース層６１
および上記サイドウォール６６の下部における薄い酸化
膜５８をエッチングした部分における上記Ｎ型エピタキ
シャル層２７上にシリコンゲルマニウム（Ｓｉ1-X Ｇｅ
X ）混晶からなる第１バイポーラトランジスタの真性ベ
ース層６８を形成する。このとき、上記フッ酸によるエ
ッチングを行ってサイドウォール６６の下部における薄
い酸化膜５８の一部分を除去していることから、上記真
性ベース層６８はベース電極４９側に入り込む状態に形
成される。
【００４７】次いで通常のリソグラフィー技術によっ
て、第１バイポーラトランジスタの形成予定領域上にレ
ジスト膜６９〔ただし（４）図では図示を省略した）を
形成する。続いてそのレジスト膜６９をマスクに用いた
エッチング技術（例えば反応性イオンエッチング）によ
って、第２バイポーラトランジスタの形成予定領域上の
窒化膜５９と酸化膜６０とをエッチングして、開口部５
７の側壁に、上記窒化膜５９と酸化膜６０とからなるサ
イドウォール７０を形成する。このサイドウォール７０
に囲まれた開口部がエミッタ開口部７１になる。このと
きの反応性イオンエッチングのオーバエッチングおよび
その後のダメージ層の除去エッチングによって上記ベー
ス層６３の上層が除去される。
【００４８】以降、前記図１０の（１９）〜図１１の
（２１）によって説明したのと同様の工程を行う。
【００４９】上記第２実施形態の製造方法では、第１バ
イポーラトランジスタの真性ベース層６８を形成する前
に、第１バイポーラトランジスタのリンクベース層６１
を形成する前にサイドウォール６６の下部におけるＮ型
エピタキシャル層２７の表面に形成した薄い酸化膜５８
を除去することから、選択エピタキシャル成長により形
成した真性ベース層６８は、サイドウォール６６の下部
における薄い酸化膜５８を除去した分だけベース電極４
９方向に入り込む状態に形成される。そのため、上記真
性ベース層６８の端部はこの真性ベース層６８の上層に
形成されるエミッタ層７３から離れる。このように、欠
陥が発生しやすい上記真性ベース層６８の端部がエミッ
タ／ベース接合部から十分に離れることになるので、エ
ミッタ／ベース接合が安定に形成される。
【００５０】
【発明の効果】以上、説明したように本発明によれば、
第１バイポーラトランジスタの外因性ベース層およびエ
ピタキシャル成長により形成する真性ベース層を接続す
るためのリンクベース層と、第２バイポーラトランジス
タのベース層の少なくとも一部分とを同時に形成するの
で、大幅な工程の追加を行わないで、ベース幅の異なる
２種類バイポーラトランジスタを同一基板上に形成する
ことが可能になる。
【００５１】また選択エピタキシャル成長法によってリ
ンクベース層の除去領域に真性ベース層を形成するの
で、真性ベース層の形成領域以外、例えばエミッタ／ベ
ース間分離のために形成されるサイドウォール上に、Ｐ
型のシリコンゲルマニウムの微結晶層が成長することは
ない。そのため、シリコンゲルマニウムからなる真性ベ
ース層のベース幅と、その真性ベース層の上層に形成さ
れることになるエミッタ層の深さとは独立に制御するこ
とができる。よって、異なるベース幅を有するバイポー
ラトランジスタを同一基板に形成することができる。
【００５２】さらに第１バイポーラトランジスタにおい
て、ベースとエミッタとを分離するためのサイドウォー
ルの下部に形成されているものでリンクベース層を形成
する際のバッファー層として用いた膜を除去してから、
選択エピタキシャル成長により真性ベース層を形成する
ので、欠陥が発生しやすい真性ベース層の端部は上記バ
ッファー層として用いた膜を除去した分だけエミッタ／
ベース接合部から離すことができる。よって、エミッタ
／ベース接合を安定に形成することができるので、信頼
性をより一層高めたバイポーラトランジスタを形成する
ことが可能になる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法に係わる第１実
施形態の製造工程図である。
【図２】第１実施形態の詳細な製造工程図（その１）で
ある。
【図３】第１実施形態の詳細な製造工程図（その２）で
ある。
【図４】第１実施形態の詳細な製造工程図（その３）で
ある。
【図５】第１実施形態の詳細な製造工程図（その４）で
ある。
【図６】第１実施形態の詳細な製造工程図（その５）で
ある。
【図７】第１実施形態の詳細な製造工程図（その６）で
ある。
【図８】第１実施形態の詳細な製造工程図（その７）で
ある。
【図９】第１実施形態の詳細な製造工程図（その８）で
ある。
【図１０】第１実施形態の詳細な製造工程図（その９）
である。
【図１１】第１実施形態の詳細な製造工程図（その１
０）である。
【図１２】本発明の半導体装置の製造方法に係わる第２
実施形態の要部製造工程図（その１）である。
【図１３】本発明の半導体装置の製造方法に係わる第２
実施形態の要部製造工程図（その２）である。
【図１４】課題の説明図である。
【図１５】課題の説明図である。
【符号の説明】
１ 半導体基板 ５ リンクベース層 ６ ベース
層 ８ グラフトベース層 １２ 真性ベース層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−227898（ＪＰ，Ａ) 特開 平７−106453（ＪＰ，Ａ) 特開 平６−326116（ＪＰ，Ａ) 特開 平６−318604（ＪＰ，Ａ) 特開 平５−62987（ＪＰ，Ａ) 特開 平４−312927（ＪＰ，Ａ) 特開 平３−215944（ＪＰ，Ａ) 特開 平３−85754（ＪＰ，Ａ) 特公 平６−66325（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/06 H01L 21/8222 H01L 21/331 H01L 29/73

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板に第１バイポーラトランジス
    タと第２バイポーラトランジスタとを形成する半導体装
    置の製造方法において、 前記第１のバイポーラトランジスタのリンクベース層お
    よび前記第２のバイポーラトランジスタのベース層を形
    成する領域上にバッファー層として用いる膜を形成する
    工程と、前記バッファー層として用いる膜を介してイオン注入を
    行うことにより、 前記第１バイポーラトランジスタの外
    因性ベース層およびエピタキシャル成長により形成する
    真性ベース層を接続するためのリンクベース層と、前記
    第２バイポーラトランジスタのベース層の少なくとも一
    部分とを同時に形成する工程と、前記リンクベース層を形成した後、 前記第１バイポーラ
    トランジスタのベースとエミッタとを分離するためのサ
    イドウォールを、前記真性ベース層の形成予定領域上に
    設けられ、底面に前記バッファー層として用いる膜が露
    出した開口部の側壁に形成する工程と、前記バッファー層として用いる膜を前記サイドウォール
    の下部側を除いて除去した後、 前記第１バイポーラトラ
    ンジスタの真性ベース層を形成する領域となる前記リン
    クベース層を前記サイドウォールの下部側にアンダーカ
    ットを生じるように除去する工程と、 選択エピタキシャル成長法によって前記リンクベース層
    を除去した領域に真性ベース層を形成する工程とを備え
    たことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、 前記第１バイポーラトランジスタの真性ベース層を前記
    第２バイポーラトランジスタのベース幅よりも狭く形成
    することを特徴とする半導体装置の製造方法。
  3. 【請求項３】 請求項１記載の半導体装置の製造方法に
    おいて、 前記第１バイポーラトランジスタの真性ベース層をシリ
    コンゲルマニウム混晶層で形成することを特徴とする半
    導体装置の製造方法。
JP34691796A 1996-12-26 1996-12-26 半導体装置の製造方法 Expired - Fee Related JP3409618B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP34691796A JP3409618B2 (ja) 1996-12-26 1996-12-26 半導体装置の製造方法
US08/993,862 US5915186A (en) 1996-12-26 1997-12-18 Method of manufacturing heterojunction bipolar device having Si1-x Gex base
DE19757685A DE19757685A1 (de) 1996-12-26 1997-12-23 Verfahren zur Herstellung einer Halbleitervorrichtung
NL1007898A NL1007898C2 (nl) 1996-12-26 1997-12-24 Werkwijze voor het vervaardigen van een halfgeleider-inrichting.
KR1019970074425A KR19980064697A (ko) 1996-12-26 1997-12-26 반도체 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34691796A JP3409618B2 (ja) 1996-12-26 1996-12-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10189754A JPH10189754A (ja) 1998-07-21
JP3409618B2 true JP3409618B2 (ja) 2003-05-26

Family

ID=18386692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34691796A Expired - Fee Related JP3409618B2 (ja) 1996-12-26 1996-12-26 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5915186A (ja)
JP (1) JP3409618B2 (ja)
KR (1) KR19980064697A (ja)
DE (1) DE19757685A1 (ja)
NL (1) NL1007898C2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1298516B1 (it) * 1998-01-30 2000-01-12 Sgs Thomson Microelectronics Dispositivo elettronico di potenza integrato su un materiale semiconduttore e relativo processo di fabricazione
US6323538B1 (en) * 1999-01-12 2001-11-27 Matsushita Electric Industrial Co., Ltd. Bipolar transistor and method for fabricating the same
US7521733B2 (en) * 2002-05-14 2009-04-21 Infineon Technologies Ag Method for manufacturing an integrated circuit and integrated circuit with a bipolar transistor and a hetero bipolar transistor
DE10221416A1 (de) * 2002-05-14 2003-11-27 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Schaltung und integrierte Schaltung mit einem Bipolartransistor und einem Heterobipolartransistor
JP4784595B2 (ja) * 2007-12-21 2011-10-05 株式会社デンソー バイポーラ型の半導体装置の製造方法
US9761608B1 (en) 2016-08-15 2017-09-12 International Business Machines Corporation Lateral bipolar junction transistor with multiple base lengths

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4133701A (en) * 1977-06-29 1979-01-09 General Motors Corporation Selective enhancement of phosphorus diffusion by implanting halogen ions
JPS564263A (en) * 1979-06-25 1981-01-17 Hitachi Ltd Semiconductor memory
JPS5676560A (en) * 1979-11-28 1981-06-24 Hitachi Ltd Semiconductor device
JPS56115525A (en) * 1980-02-18 1981-09-10 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS5739567A (en) * 1980-07-18 1982-03-04 Nec Corp Manufacture of semiconductor device
KR900001062B1 (ko) * 1987-09-15 1990-02-26 강진구 반도체 바이 씨 모오스 장치의 제조방법
JPH0831473B2 (ja) * 1988-05-20 1996-03-27 富士通株式会社 半導体装置
US5137840A (en) * 1990-10-24 1992-08-11 International Business Machines Corporation Vertical bipolar transistor with recessed epitaxially grown intrinsic base region
US5273915A (en) * 1992-10-05 1993-12-28 Motorola, Inc. Method for fabricating bipolar junction and MOS transistors on SOI
US5643806A (en) * 1993-02-28 1997-07-01 Sony Corporation Manufacturing method for making bipolar device
CN1052341C (zh) * 1993-03-26 2000-05-10 松下电器产业株式会社 半导体器件及其制造方法
JP3156436B2 (ja) * 1993-04-05 2001-04-16 日本電気株式会社 ヘテロ接合バイポーラトランジスタ
JP2655052B2 (ja) * 1993-10-07 1997-09-17 日本電気株式会社 半導体装置およびその製造方法
JP2630237B2 (ja) * 1993-12-22 1997-07-16 日本電気株式会社 半導体装置及びその製造方法
JP2606141B2 (ja) * 1994-06-16 1997-04-30 日本電気株式会社 半導体装置およびその製造方法
JP3551489B2 (ja) * 1994-08-29 2004-08-04 ソニー株式会社 半導体装置の製造方法
US5670394A (en) * 1994-10-03 1997-09-23 United Technologies Corporation Method of making bipolar transistor having amorphous silicon contact as emitter diffusion source
US5593905A (en) * 1995-02-23 1997-01-14 Texas Instruments Incorporated Method of forming stacked barrier-diffusion source and etch stop for double polysilicon BJT with patterned base link
JP2914213B2 (ja) * 1995-03-28 1999-06-28 日本電気株式会社 半導体装置及びその製造方法
JP3409548B2 (ja) * 1995-12-12 2003-05-26 ソニー株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
NL1007898C2 (nl) 2001-06-07
JPH10189754A (ja) 1998-07-21
US5915186A (en) 1999-06-22
DE19757685A1 (de) 1998-07-02
NL1007898A1 (nl) 1998-06-29
KR19980064697A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
JP2606141B2 (ja) 半導体装置およびその製造方法
JP2679639B2 (ja) 半導体装置及びその製造方法
US5766999A (en) Method for making self-aligned bipolar transistor
JP4262433B2 (ja) 半導体装置の製造方法
JPH01274470A (ja) バイポーラ・トランジスタ装置及びその製造方法
JP2705344B2 (ja) 半導体装置及びその製造方法
JP3409618B2 (ja) 半導体装置の製造方法
JP3695029B2 (ja) 半導体装置の製造方法
JPH09199511A (ja) バイポーラトランジスタ
JP3349198B2 (ja) バイポ−ラトランジスタの製造方法
JP2680358B2 (ja) 半導体素子の製造方法
JP3104067B2 (ja) 半導体装置の製法
JPH02153534A (ja) 半導体装置の製造方法
JPS60258964A (ja) 半導体装置の製造方法
JP2654536B2 (ja) 半導体装置およびその製造方法
JP3093615B2 (ja) 半導体装置の製造方法
JPH04361533A (ja) 半導体集積回路装置の製造方法
JPH0155585B2 (ja)
JPH03163832A (ja) 半導体装置
JPH0475349A (ja) 半導体装置の製造方法
JP2785854B2 (ja) 半導体装置の製造方法
JPH01181562A (ja) 半導体装置の製造方法
JP2003017601A (ja) 半導体装置の製造方法
JP2000068496A (ja) バイポーラトランジスタの製造方法
JPH10261650A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080320

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100320

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees