JP3551489B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3551489B2 JP3551489B2 JP22724894A JP22724894A JP3551489B2 JP 3551489 B2 JP3551489 B2 JP 3551489B2 JP 22724894 A JP22724894 A JP 22724894A JP 22724894 A JP22724894 A JP 22724894A JP 3551489 B2 JP3551489 B2 JP 3551489B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- conductive film
- opening
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 239000012535 impurity Substances 0.000 claims description 89
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 65
- 239000000758 substrate Substances 0.000 claims description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 105
- 230000015572 biosynthetic process Effects 0.000 description 37
- 230000000295 complement effect Effects 0.000 description 31
- 125000006850 spacer group Chemical group 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8228—Complementary devices, e.g. complementary transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は、半導体装置の製造方法に関し、特に、相補型バイポーラトランジスタの製造に適用して好適なものである。
【０００２】
【従来の技術】
近年、超高速、低消費電力のＬＳＩの実現が可能な素子として、ｎｐｎトランジスタとｐｎｐトランジスタとを組み合わせた相補型バイポーラトランジスタが注目されている。
【０００３】
図７〜図１１に従来の相補型バイポーラトランジスタの製造方法を示す。
この従来の相補型バイポーラトランジスタの製造方法においては、図７に示すように、まず、ｐ型Ｓｉ基板１０１中にｎ＋ 型埋め込み層１０２およびｐ＋ 型埋め込み層１０３を形成した後、ｐ型Ｓｉ基板１０１上にｎ型Ｓｉエピタキシャル層１０４を形成する。次に、ｐｎｐトランジスタ形成領域のｎ型Ｓｉエピタキシャル層１０４中にｐ型不純物を選択的にイオン注入することによりｐウエル１０５を形成する。次に、ｎｐｎトランジスタ形成領域のｎ型Ｓｉエピタキシャル層１０４中にｎ型不純物を選択的にイオン注入することによりｎ＋ 型層１０６を形成するとともに、ｐｎｐトランジスタ形成領域のｐウエル１０５中にｐ型不純物を選択的にイオン注入することによりｐ＋ 型層１０７を形成する。
【０００４】
次に、図８に示すように、ｎ型Ｓｉエピタキシャル層１０４の表面にＳｉＯ２ 膜から成るフィールド絶縁膜１０８を選択的に形成して素子間分離を行った後、このフィールド絶縁膜１０８の直下の部分におけるｎ型Ｓｉエピタキシャル層１０４中に素子間分離用のｐ＋ 型層１０９を形成する。次に、全面にＳｉＯ２ 膜のような絶縁膜１１０を形成した後、ｎｐｎトランジスタ形成領域およびｐｎｐトランジスタ形成領域のこの絶縁膜１１０の所定部分をエッチング除去して開口１１０ａ、１１０ｂを形成する。
【０００５】
次に、全面に多結晶Ｓｉ膜を形成した後、例えばイオン注入法により、ｎｐｎトランジスタのベース電極形成領域を含む所定部分のこの多結晶Ｓｉ膜中にｐ型不純物を導入するとともに、ｐｎｐトランジスタのベース電極形成領域を含む所定部分のこの多結晶Ｓｉ膜中にｎ型不純物を導入する。次に、この多結晶Ｓｉ膜をエッチング法により加工して、図９に示すように、ｎｐｎトランジスタのベース電極に対応する形状を有するｐ＋ 型多結晶Ｓｉ膜１１１およびｐｎｐトランジスタのベース電極に対応した形状を有するｎ＋ 型多結晶Ｓｉ膜１１２をそれぞれ形成する。この後、ＳｉＯ２ 膜のような絶縁膜１１３を全面に形成する。
【０００６】
次に、図１０に示すように、ｎｐｎトランジスタのベース層およびエミッタ層形成領域のこの絶縁膜１１３およびｐ＋ 型多結晶Ｓｉ膜１１１をエッチング法により順次エッチング除去して開口１１４を形成するとともに、ｐｎｐトランジスタのベース層およびエミッタ層形成領域のこの絶縁膜１１３およびｎ＋ 型多結晶Ｓｉ膜１１２をエッチング法により順次エッチング除去して開口１１５を形成する。この開口１１４が形成された後のｐ＋ 型多結晶Ｓｉ膜１１１によりベース電極１１６が構成され、開口１１５が形成された後のｎ＋ 型多結晶Ｓｉ膜１１２によりベース電極１１７が構成される。次に、少なくとも開口１１４の部分のｎ型Ｓｉエピタキシャル層１０４および開口１１５の部分のｐウエル１０５の上に薄い絶縁膜（図示せず）を形成した後、この絶縁膜を介して開口１１４を通じてｎ型Ｓｉエピタキシャル層１０４中にｐ型不純物をイオン注入することによりｐ型ベース層１１８を形成するとともに、この絶縁膜を介して開口１１５を通じてｐウエル１０５中にｎ型不純物をイオン注入することによりｎ型ベース層１１９を形成する。次に、全面に絶縁膜を形成した後、この絶縁膜を異方性ドライエッチング法によって基板表面と垂直方向にエッチバックする。これによって、開口１１４、１１５の側壁に絶縁膜から成るサイドウォールスペーサ１２０が形成される。このサイドウォールスペーサ１２０は、ベース電極１１６と後述のエミッタ電極１２１との分離およびベース電極１１７と後述のエミッタ電極１２２との分離のためのものである。
【０００７】
次に、全面に多結晶Ｓｉ膜を形成した後、例えばイオン注入法により、ｎｐｎトランジスタのエミッタ電極形成領域を含む所定部分のこの多結晶Ｓｉ膜中にｎ型不純物を導入するとともに、ｐｎｐトランジスタのエミッタ電極形成領域を含む所定部分のこの多結晶Ｓｉ膜中にｐ型不純物を導入する。次に、この多結晶Ｓｉ膜をエッチング法により加工して、ｎｐｎトランジスタのｎ＋ 型多結晶Ｓｉ膜から成るエミッタ電極１２１およびｐｎｐトランジスタのｐ＋ 型多結晶Ｓｉ膜から成るエミッタ電極１２２を形成する。
【０００８】
次に、図１１に示すように、熱処理を行うことにより、ｎ＋ 型多結晶Ｓｉ膜から成るエミッタ電極１２１中のｎ型不純物をｐ型ベース領域１１８中に拡散させてｎ＋ 型エミッタ層１２３を形成するとともに、ｐ＋ 型多結晶Ｓｉ膜から成るベース電極１１６中のｐ型不純物をｎ型Ｓｉエピタキシャル層１０４中に拡散させて、ｐ型ベース層１１８と接続されたｐ＋ 型ベースコンタクト層１２４を形成する。また、ｐ＋ 型多結晶Ｓｉ膜から成るエミッタ電極１２２中のｐ型不純物をｎ型ベース層１１９中に拡散させてｐ＋ 型エミッタ層１２５を形成するとともに、ｎ＋ 型多結晶Ｓｉ膜から成るベース電極１１７中のｎ型不純物をｐウエル１０５中に拡散させてｎ型ベース層１１９と接続されたｎ＋ 型ベースコンタクト層１２６を形成する。
【０００９】
この場合、ｎ＋ 型エミッタ層１２３、ｐ型ベース層１１８、ｐ＋ 型ベースコンタクト層１２４、ｎ型Ｓｉエピタキシャル層１０４から成るコレクタ層、ベース電極１１６、エミッタ電極１２１などにより二層多結晶Ｓｉ構造のｎｐｎトランジスタが構成され、また、ｐ＋ 型エミッタ層１２５、ｎ型ベース層１１９、ｎ＋ 型ベースコンタクト層１２６、ｐウエル１０５から成るコレクタ層、ベース電極１１７、エミッタ電極１２２などにより二層多結晶Ｓｉ構造のｐｎｐトランジスタが構成される。
【００１０】
この後、図示は省略するが、層間絶縁膜の形成、この層間絶縁膜へのコンタクトホールの形成、Ａｌなどから成る配線の形成などの工程を経て、目的とする相補型バイポーラトランジスタを完成させる。
【００１１】
【発明が解決しようとする課題】
ところで、相補型バイポーラトランジスタは、それを構成するｎｐｎトランジスタおよびｐｎｐトランジスタのうちの特性の悪い方のトランジスタによりその性能が決定されるため、これらのｎｐｎトランジスタおよびｐｎｐトランジスタの特性を合わせることが望ましい。この点に関し、上述の従来の相補型バイポーラトランジスタにおいては、ｎｐｎトランジスタおよびｐｎｐトランジスタがほぼ完全に対称な形を有していることから、有利である。
【００１２】
しかしながら、上述の従来の相補型バイポーラトランジスタの製造方法においては、ｎｐｎトランジスタのエミッタ層およびｐｎｐトランジスタのエミッタ層を、多結晶Ｓｉ膜を形成した後にこの多結晶Ｓｉ膜中に不純物をイオン注入し、この不純物がイオン注入された多結晶Ｓｉ膜を不純物拡散源として用いて不純物を拡散させることにより形成しているため、高性能のｎｐｎトランジスタの製造プロセスにおいて使用されているＩｎ−ｓｉｔｕ Ｐｈｏｓｐｈｏｒｕｓ Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ Ｅｍｉｔｔｅｒ技術、すなわち、ＣＶＤ法により多結晶Ｓｉ膜を形成する際にｎ型不純物としてリン（Ｐ）をドープし、このＰドープのｎ＋ 型多結晶Ｓｉ膜を不純物拡散源として用いてエミッタ層を形成する技術との整合性が悪い。このため、エミッタ層の不純物濃度Ｑｅ の増大、エミッタ抵抗Ｒｅ の低減、熱処理温度の低下などの点で限界があり、相補型バイポーラトランジスタの性能向上やサブハーフミクロンのバイポーラ−ＣＭＯＳの製造プロセスへの適合性などの点で問題があった。
【００１３】
したがって、この発明の目的は、その形成時に不純物がドープされた半導体膜を不純物拡散源として用いてエミッタ層を形成する技術との整合性が良好である半導体装置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、この発明による半導体装置の製造方法は、
半導体基板（４）上に第１の絶縁膜（１０）を形成する工程と、
第１の絶縁膜（１０）を形成した後、第１の絶縁膜（１０）の所定部分に第１の開口（１０ａ、１０ｂ）を形成する工程と、
第１の開口（１０ａ、１０ｂ）を形成した後、第１の絶縁膜（１０）上および第１の開口（１０ａ、１０ｂ）の部分の半導体基板（４）上に第１の電気伝導膜を形成する工程と、
第１の電気伝導膜を形成した後、第２の開口（１４）が形成される部分を含む所定部分の第１の電気伝導膜に第１伝導型の不純物を導入するとともに、第３の開口（２０）が形成される部分を含む所定部分の第１の電気伝導膜に第２伝導型の不純物を導入する工程と、
第１の電気伝導膜に第１伝導型の不純物および第２伝導型の不純物を導入した後、第１の電気伝導膜をベース電極に対応する所定形状に加工する工程と、
第１の電気伝導膜を所定形状に加工した後、第１の電気伝導膜（１１、１２）を覆うように第２の絶縁膜（１３）を形成する工程と、
第２の絶縁膜（１３）を形成した後、第２の絶縁膜（１３）および第１の電気伝導膜（１１）の所定部分に第２の開口（１４）を形成する工程と、
第２の開口（１４）を形成した後、第２の開口（１４）を通じて第１伝導型の不純物を半導体基板（４）中にイオン注入することにより第１伝導型のベース層を形成する工程と、
第１伝導型の不純物をイオン注入した後、第２の開口（１４）の側壁に第３の絶縁膜（１７）を形成する工程と、
第３の絶縁膜（１７）を形成した後、第２伝導型の不純物がドープされた第２の電気伝導膜を全面に形成する工程と、
第２の電気伝導膜を全面に形成した後、第２の電気伝導膜を第２の開口（１４）を覆う、エミッタ電極に対応する所定形状に加工する工程と、
第２の電気伝導膜を所定形状に加工した後、第２の電気伝導膜（１８）上に第４の絶縁膜（１９）を形成する工程と、
第４の絶縁膜（１９）を形成した後、第２の絶縁膜（１３）、第４の絶縁膜（１９）および第１の電気伝導膜（１２）の所定部分に第３の開口（２０）を形成する工程と、
第３の開口（２０）を形成した後、第３の開口（２０）を通じて第２伝導型の不純物を半導体基板（４）中にイオン注入することにより第２伝導型のベース層を形成する工程と、
第２伝導型の不純物をイオン注入した後、第３の開口（２０）の側壁に第５の絶縁膜（２３）を形成する工程と、
第５の絶縁膜（２３）を形成した後、第１伝導型の不純物がドープされた第３の電気伝導膜を全面に形成する工程と、
第３の電気伝導膜を全面に形成した後、第３の電気伝導膜を第３の開口（２０）を覆う、エミッタ電極に対応する所定形状に加工する工程と、
第３の電気伝導膜を所定形状に加工した後、熱処理を行うことにより、第１の電気伝導膜（１１）中の第１伝導型の不純物、第１の電気伝導膜（１２）中の第２伝導型の不純物、第２の電気伝導膜（１８）中の第２伝導型の不純物および第３の電気伝導膜（２４）中の第１伝導型の不純物を半導体基板（４）中に拡散させて、第１伝導型のベース層（１６）と接続された第１伝導型のベースコンタクト層（２６）、第２伝導型のベース層（２２）と接続された第２伝導型のベースコンタクト層（２８）、第１伝導型のベース層（１６）中の第２伝導型のエミッタ層（２５）および第２伝導型のベース層（２２）中の第１伝導型のエミッタ層（２７）を形成する工程とを有する。
【００１７】
この発明による半導体装置の製造方法において、第１の電気伝導膜、第２の電気伝導膜および第３の電気伝導膜は、典型的には、単結晶Ｓｉ膜、多結晶Ｓｉ膜または非晶質Ｓｉ膜、あるいは、単結晶Ｓｉ膜、多結晶Ｓｉ膜および非晶質Ｓｉ膜から成る群より選ばれた少なくとも二種類の膜から成る積層膜である。さらにまた、第２の電気伝導膜および／または第３の電気伝導膜は、好適には、その形成時に不純物がドープされた単結晶Ｓｉ膜、多結晶Ｓｉ膜または非晶質Ｓｉ膜、あるいは、その形成時に不純物がドープされた単結晶Ｓｉ膜、多結晶Ｓｉ膜および非晶質Ｓｉ膜から成る群より選ばれた少なくとも二種類の膜から成る積層膜である。
【００１８】
【作用】
上述のように構成されたこの発明による半導体装置の製造方法によれば、第２の開口の形成と第３の開口の形成とを独立に行うようにしていることにより、第２の開口の部分への第２の電気伝導膜の形成と第３の開口の部分への第３の電気伝導膜の形成とを独立に行うことができる。したがって、例えば、第２の開口をｎｐｎトランジスタのエミッタ層形成領域上に形成し、第３の開口をｐｎｐトランジスタのエミッタ層形成領域上に形成すれば、その形成時にｎ型不純物がドープされた第２の電気伝導膜を不純物拡散源として用いて半導体基板中にｎ型不純物を拡散させることによりｎｐｎトランジスタのエミッタ層を形成することができるとともに、その形成時にｐ型不純物がドープされた第３の電気伝導膜を不純物拡散源として用いて半導体基板中にｐ型不純物を拡散させることによりｐｎｐトランジスタのエミッタ層を形成することができる。すなわち、この発明による半導体装置の製造方法によれば、その形成時に不純物がドープされた半導体膜を不純物拡散源として用いてエミッタ層を形成する技術との整合性が良好である。そして、これによって、相補型バイポーラトランジスタの高性能化を図ることができ、サブハーフミクロンのバイポーラ−ＣＭＯＳの製造プロセスへの適合性を良好とし、高性能の相補型バイポーラＬＳＩ、高性能の相補型バイポーラ−ＣＭＯＳＬＳＩの実現が可能となる。
【００１９】
【実施例】
以下、この発明の一実施例について図面を参照しながら説明する。なお、実施例の全図において、同一または対応する部分には同一の符号を付す。
図１〜図６はこの発明の一実施例による相補型バイポーラトランジスタの製造方法を示す。
【００２０】
この一実施例による相補型バイポーラトランジスタの製造方法においては、図１に示すように、まず、ｐ型Ｓｉ基板１中にｎ＋ 型埋め込み層２およびｐ＋ 型埋め込み層３を形成する。これらのｎ＋ 型埋め込み層２およびｐ＋ 型埋め込み層３は、例えば、ｐ型Ｓｉ基板１中に例えばアンチモン（Ｓｂ）のようなｎ型不純物および例えばホウ素（Ｂ）のようなｐ型不純物をそれぞれ選択的に拡散させることにより形成される。次に、ｐ型Ｓｉ基板１上に例えば０．５〜１．０μｍの厚さのｎ型Ｓｉエピタキシャル層４を形成する。次に、ｐｎｐトランジスタ形成領域のｎ型Ｓｉエピタキシャル層４中に例えばＢのようなｐ型不純物を選択的にイオン注入することによりｐウエル５を形成する。次に、ｎｐｎトランジスタ形成領域のｎ型Ｓｉエピタキシャル層４中に例えばリン（Ｐ）やヒ素（Ａｓ）のようなｎ型不純物を選択的にイオン注入することによりｎ＋ 型層６を形成するとともに、ｐｎｐトランジスタ形成領域のｐウエル５中に例えばＢのようなｐ型不純物を選択的にイオン注入することによりｐ＋ 型層７を形成する。
【００２１】
次に、図２に示すように、例えば選択酸化法（ＬＯＣＯＳ法）によりｎ型Ｓｉエピタキシャル層４の表面に例えば４００〜８００ｎｍの厚さのＳｉＯ２ 膜から成るフィールド絶縁膜８を選択的に形成して素子間分離を行った後、このフィールド絶縁膜８の直下の部分におけるｎ型Ｓｉエピタキシャル層４中に素子間分離用のｐ＋ 型層９を形成する。なお、このｐ＋ 型層９は、ｐウエル５と同時に形成するようにしてもよい。次に、例えばＣＶＤ法により全面に例えば１００ｎｍ程度の厚さのＳｉＯ２ 膜のような絶縁膜１０を形成した後、ｎｐｎトランジスタ形成領域およびｐｎｐトランジスタ形成領域のこの絶縁膜１０の所定部分を例えば反応性イオンエッチング（ＲＩＥ）法のようなドライエッチング法によりエッチング除去して開口１０ａ、１０ｂを形成する。
【００２２】
次に、例えばＣＶＤ法により全面に例えば１００〜２００ｎｍの厚さの多結晶Ｓｉ膜を形成した後、例えばイオン注入法により、ｎｐｎトランジスタのベース電極形成領域を含む所定部分のこの多結晶Ｓｉ膜中に例えばＢのようなｐ型不純物を導入するとともに、ｐｎｐトランジスタのベース電極形成領域を含む所定部分のこの多結晶Ｓｉ膜中に例えばＰやＡｓのようなｎ型不純物を導入する。次に、この多結晶Ｓｉ膜を例えばＲＩＥ法のようなドライエッチング法により加工して、図３に示すように、ｎｐｎトランジスタのベース電極に対応する形状を有するｐ＋ 型多結晶Ｓｉ膜１１およびｐｎｐトランジスタのベース電極に対応した形状を有するｎ＋ 型多結晶Ｓｉ膜１２をそれぞれ形成する。この後、例えばＣＶＤ法により全面に例えば２００〜４００ｎｍの厚さのＳｉＯ２ 膜のような絶縁膜１３を形成する。
【００２３】
次に、図４に示すように、ｎｐｎトランジスタのベース層およびエミッタ層形成領域のこの絶縁膜１３およびｐ＋ 型多結晶Ｓｉ膜１１を例えばＲＩＥ法のようなドライエッチング法により順次エッチング除去して開口１４を形成する。この開口１４が形成された後のｐ＋ 型多結晶Ｓｉ膜１１によりベース電極１５が構成される。次に、例えばＣＶＤ法により全面に例えば１０〜２０ｎｍの厚さの絶縁膜（図示せず）を形成した後、この絶縁膜を介して開口１４を通じてｎ型Ｓｉエピタキシャル層４中に例えばＢのようなｐ型不純物をイオン注入することによりｐ型ベース領域１６を形成する。次に、例えばＣＶＤ法により全面に例えば４００〜６００ｎｍの厚さの絶縁膜を形成した後、この絶縁膜を例えばＲＩＥ法のような異方性ドライエッチング法によって基板表面と垂直方向にエッチバックする。これによって、開口１４の側壁に絶縁膜から成るサイドウォールスペーサ１７が形成される。このサイドウォールスペーサ１７は、ベース電極１５と後述のエミッタ電極１８との分離のためのものである。次に、例えばＣＶＤ法により全面に例えばＰがドープされたｎ＋ 型多結晶Ｓｉ膜を形成した後、このｎ＋ 型多結晶Ｓｉ膜を例えばＲＩＥ法のようなドライエッチング法により加工して、このｎ＋ 型多結晶Ｓｉ膜から成るエミッタ電極１８を形成する。この後、例えばＣＶＤ法により全面に例えば１００〜２００ｎｍの厚さのＳｉＯ２ 膜のような絶縁膜１９を形成する。
【００２４】
次に、図５に示すように、ｐｎｐトランジスタのベース層およびエミッタ層形成領域の絶縁膜１９、絶縁膜１３およびｎ＋ 型多結晶Ｓｉ膜１２を例えばＲＩＥ法のようなドライエッチング法により順次エッチング除去して開口２０を形成する。この開口２０が形成された後のｎ＋ 型多結晶Ｓｉ膜１２によりベース電極２１が構成される。次に、例えばＣＶＤ法により全面に例えば１０〜２０ｎｍの厚さの絶縁膜（図示せず）を形成した後、この絶縁膜を介して開口２０を通じてｐウエル５中に例えばＰやＡｓのようなｎ型不純物をイオン注入することによりｎ型ベース層２２を形成する。次に、例えばＣＶＤ法により全面に例えば４００〜６００ｎｍの厚さの絶縁膜を形成した後、この絶縁膜を例えばＲＩＥ法のような異方性ドライエッチング法によって基板表面と垂直方向にエッチバックする。これによって、開口２０の側壁に絶縁膜から成るサイドウォールスペーサ２３が形成される。このサイドウォールスペーサ２３は、ベース電極２１と後述のエミッタ電極２４との分離のためのものである。次に、例えばＣＶＤ法により全面に例えばＢがドープされたｐ＋ 型多結晶Ｓｉ膜を形成した後、このｐ＋ 型多結晶Ｓｉ膜を例えばＲＩＥ法のようなドライエッチング法により加工して、このｐ＋ 型多結晶Ｓｉ膜から成るエミッタ電極２４を形成する。
【００２５】
ここで、このエミッタ電極２４を形成するためのドライエッチング時には、ｎｐｎトランジスタのエミッタ電極１８の上に形成された絶縁膜１９が保護膜として機能するため、このエミッタ電極１８はエッチングされない。なお、絶縁膜１９は、ｐｎｐトランジスタのエミッタ電極２４とベース電極２１との分離用のサイドウォールスペーサ２３の形成時にオーバーエッチングが行われるために、その膜種や厚さなどを適切に設定する必要がある。例えば、絶縁膜１９をＳｉＯ２ 膜により形成し、サイドウォールスペーサ２３をＳｉＮ膜により形成する場合には、サイドウォールスペーサ２３を形成する際のＲＩＥをＳｉＯ２ に対するＳｉＮのエッチング選択比が高い条件で行うことにより、サイドウォールスペーサ２３の形成時のオーバーエッチングによる絶縁膜１９の厚さの減少を防止することができる。
【００２６】
次に、図６に示すように、熱処理を行うことにより、ｎ＋ 型多結晶Ｓｉ膜から成るエミッタ電極１８中の例えばＰやＡｓのようなｎ型不純物をｐ型ベース層１６中に拡散させてｎ＋ 型エミッタ層２５を形成するとともに、ｐ＋ 型多結晶Ｓｉ膜から成るベース電極１５中の例えばＢのようなｐ型不純物をｎ型Ｓｉエピタキシャル層４中に拡散させて、ｐ型ベース層１６と接続されたｐ＋ 型ベースコンタクト層２６を形成する。また、ｐ＋ 型多結晶Ｓｉ膜から成るエミッタ電極２４中の例えばＢのようなｐ型不純物をｎ型ベース層２２中に拡散させてｐ＋ 型エミッタ層２７を形成するとともに、ｎ＋ 型多結晶Ｓｉ膜から成るベース電極２１中の例えばＰやＡｓのようなｎ型不純物をｐウエル５中に拡散させてｎ型ベース層２２と接続されたｎ＋ 型ベースコンタクト層２８を形成する。
【００２７】
この場合、ｎ＋ 型エミッタ層２５、ｐ型ベース層１６、ｐ＋ 型ベースコンタクト層２６、ｎ型Ｓｉエピタキシャル層４から成るコレクタ層、ベース電極１５、エミッタ電極１８などにより二層多結晶Ｓｉ構造のｎｐｎトランジスタが構成され、また、ｐ＋ 型エミッタ層２７、ｎ型ベース層２２、ｎ＋ 型ベースコンタクト層２８、ｐウエル５から成るコレクタ層、ベース電極２１、エミッタ電極２４などにより二層多結晶Ｓｉ構造のｐｎｐトランジスタが構成される。
【００２８】
この後、図示は省略するが、層間絶縁膜の形成、この層間絶縁膜へのコンタクトホールの形成、Ａｌなどから成る配線の形成などの工程を経て、目的とする相補型バイポーラトランジスタを完成させる。
【００２９】
以上のように、この一実施例によれば、ｎｐｎトランジスタのエミッタ層形成領域上への開口１４の形成とｐｎｐトランジスタのエミッタ層形成領域上への開口２０の形成とを独立に行っていることにより、ｎｐｎトランジスタのエミッタ層形成用の不純物拡散源およびエミッタ電極として機能するｎ＋ 型多結晶Ｓｉ膜の形成とｐｎｐトランジスタのエミッタ層形成用の不純物拡散源およびエミッタ電極として機能するｐ＋ 型多結晶Ｓｉ膜の形成とを独立に行うことができる。このため、この一実施例においては、ＣＶＤ法による多結晶Ｓｉ膜の形成時に不純物をドープし、この不純物がドープされた多結晶Ｓｉ膜を不純物拡散源として用いてエミッタ層を形成する技術との整合性が良好であり、この技術が支障なく相補型バイポーラトランジスタの製造プロセスに採り入れられている。これによって、相補型バイポーラトランジスタの高性能化を図ることができるとともに、熱処理温度の低温化を図り、サブハーフミクロンのバイポーラ−ＣＭＯＳの製造プロセスへの適合性を良好とし、高性能の相補型バイポーラＬＳＩ、高性能の相補型バイポーラ−ＣＭＯＳＬＳＩの実現が可能となる。
【００３０】
以上、この発明の一実施例について具体的に説明したが、この発明は、上述の実施例に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００３１】
例えば、上述の一実施例において、ｎ＋ 型多結晶Ｓｉ膜１１およびｐ＋ 型多結晶Ｓｉ膜１２の形成用の多結晶Ｓｉ膜を形成した後に、この多結晶Ｓｉ膜の大粒径化を行うことにより、ｎｐｎトランジスタおよびｐｎｐトランジスタのベース抵抗の低減を図ることが可能である。この大粒径化は、具体的には、多結晶Ｓｉ膜にＳｉをイオン注入した後、熱処理により固相成長を行わせる方法や、ＣＶＤ法により非晶質Ｓｉ膜を形成した後、熱処理により固相成長を行わせる方法などにより行うことができる。
【００３２】
【発明の効果】
以上述べたように、この発明によれば、第２の開口の形成と第３の開口の形成とを独立に行っているので、その形成時に不純物がドープされた半導体膜を不純物拡散源として用いてエミッタ層を形成する技術との整合性が良好である。これによって、高性能の相補型バイポーラトランジスタを製造することができるなどの利点を得ることができる。
【図面の簡単な説明】
【図１】この発明の一実施例による相補型バイポーラトランジスタの製造方法を説明するための断面図である。
【図２】この発明の一実施例による相補型バイポーラトランジスタの製造方法を説明するための断面図である。
【図３】この発明の一実施例による相補型バイポーラトランジスタの製造方法を説明するための断面図である。
【図４】この発明の一実施例による相補型バイポーラトランジスタの製造方法を説明するための断面図である。
【図５】この発明の一実施例による相補型バイポーラトランジスタの製造方法を説明するための断面図である。
【図６】この発明の一実施例による相補型バイポーラトランジスタの製造方法を説明するための断面図である。
【図７】従来の相補型バイポーラトランジスタの製造方法を説明するための断面図である。
【図８】従来の相補型バイポーラトランジスタの製造方法を説明するための断面図である。
【図９】従来の相補型バイポーラトランジスタの製造方法を説明するための断面図である。
【図１０】従来の相補型バイポーラトランジスタの製造方法を説明するための断面図である。
【図１１】従来の相補型バイポーラトランジスタの製造方法を説明するための断面図である。
【符号の説明】
２ ｎ＋ 型埋め込み層
３ ｐ＋ 型埋め込み層
４ ｎ型Ｓｉエピタキシャル層
５ ｐウエル
８ フィールド絶縁膜
１０、１３、１９ 絶縁膜
１１ ｐ＋ 型多結晶Ｓｉ膜
１２ ｎ＋ 型多結晶Ｓｉ膜
１０ａ、１０ｂ、１４、２０ 開口
１５、２１ ベース電極
１６ ｐ型ベース領域
１７、２３ サイドウォールスペーサ
１８、２４ エミッタ電極
２２ ｎ型ベース領域
２５ ｎ＋ 型エミッタ層
２６ ｐ＋ 型ベースコンタクト層
２７ ｐ＋ 型エミッタ層
２８ ｎ＋ 型ベースコンタクト層
【産業上の利用分野】
この発明は、半導体装置の製造方法に関し、特に、相補型バイポーラトランジスタの製造に適用して好適なものである。
【０００２】
【従来の技術】
近年、超高速、低消費電力のＬＳＩの実現が可能な素子として、ｎｐｎトランジスタとｐｎｐトランジスタとを組み合わせた相補型バイポーラトランジスタが注目されている。
【０００３】
図７〜図１１に従来の相補型バイポーラトランジスタの製造方法を示す。
この従来の相補型バイポーラトランジスタの製造方法においては、図７に示すように、まず、ｐ型Ｓｉ基板１０１中にｎ＋ 型埋め込み層１０２およびｐ＋ 型埋め込み層１０３を形成した後、ｐ型Ｓｉ基板１０１上にｎ型Ｓｉエピタキシャル層１０４を形成する。次に、ｐｎｐトランジスタ形成領域のｎ型Ｓｉエピタキシャル層１０４中にｐ型不純物を選択的にイオン注入することによりｐウエル１０５を形成する。次に、ｎｐｎトランジスタ形成領域のｎ型Ｓｉエピタキシャル層１０４中にｎ型不純物を選択的にイオン注入することによりｎ＋ 型層１０６を形成するとともに、ｐｎｐトランジスタ形成領域のｐウエル１０５中にｐ型不純物を選択的にイオン注入することによりｐ＋ 型層１０７を形成する。
【０００４】
次に、図８に示すように、ｎ型Ｓｉエピタキシャル層１０４の表面にＳｉＯ２ 膜から成るフィールド絶縁膜１０８を選択的に形成して素子間分離を行った後、このフィールド絶縁膜１０８の直下の部分におけるｎ型Ｓｉエピタキシャル層１０４中に素子間分離用のｐ＋ 型層１０９を形成する。次に、全面にＳｉＯ２ 膜のような絶縁膜１１０を形成した後、ｎｐｎトランジスタ形成領域およびｐｎｐトランジスタ形成領域のこの絶縁膜１１０の所定部分をエッチング除去して開口１１０ａ、１１０ｂを形成する。
【０００５】
次に、全面に多結晶Ｓｉ膜を形成した後、例えばイオン注入法により、ｎｐｎトランジスタのベース電極形成領域を含む所定部分のこの多結晶Ｓｉ膜中にｐ型不純物を導入するとともに、ｐｎｐトランジスタのベース電極形成領域を含む所定部分のこの多結晶Ｓｉ膜中にｎ型不純物を導入する。次に、この多結晶Ｓｉ膜をエッチング法により加工して、図９に示すように、ｎｐｎトランジスタのベース電極に対応する形状を有するｐ＋ 型多結晶Ｓｉ膜１１１およびｐｎｐトランジスタのベース電極に対応した形状を有するｎ＋ 型多結晶Ｓｉ膜１１２をそれぞれ形成する。この後、ＳｉＯ２ 膜のような絶縁膜１１３を全面に形成する。
【０００６】
次に、図１０に示すように、ｎｐｎトランジスタのベース層およびエミッタ層形成領域のこの絶縁膜１１３およびｐ＋ 型多結晶Ｓｉ膜１１１をエッチング法により順次エッチング除去して開口１１４を形成するとともに、ｐｎｐトランジスタのベース層およびエミッタ層形成領域のこの絶縁膜１１３およびｎ＋ 型多結晶Ｓｉ膜１１２をエッチング法により順次エッチング除去して開口１１５を形成する。この開口１１４が形成された後のｐ＋ 型多結晶Ｓｉ膜１１１によりベース電極１１６が構成され、開口１１５が形成された後のｎ＋ 型多結晶Ｓｉ膜１１２によりベース電極１１７が構成される。次に、少なくとも開口１１４の部分のｎ型Ｓｉエピタキシャル層１０４および開口１１５の部分のｐウエル１０５の上に薄い絶縁膜（図示せず）を形成した後、この絶縁膜を介して開口１１４を通じてｎ型Ｓｉエピタキシャル層１０４中にｐ型不純物をイオン注入することによりｐ型ベース層１１８を形成するとともに、この絶縁膜を介して開口１１５を通じてｐウエル１０５中にｎ型不純物をイオン注入することによりｎ型ベース層１１９を形成する。次に、全面に絶縁膜を形成した後、この絶縁膜を異方性ドライエッチング法によって基板表面と垂直方向にエッチバックする。これによって、開口１１４、１１５の側壁に絶縁膜から成るサイドウォールスペーサ１２０が形成される。このサイドウォールスペーサ１２０は、ベース電極１１６と後述のエミッタ電極１２１との分離およびベース電極１１７と後述のエミッタ電極１２２との分離のためのものである。
【０００７】
次に、全面に多結晶Ｓｉ膜を形成した後、例えばイオン注入法により、ｎｐｎトランジスタのエミッタ電極形成領域を含む所定部分のこの多結晶Ｓｉ膜中にｎ型不純物を導入するとともに、ｐｎｐトランジスタのエミッタ電極形成領域を含む所定部分のこの多結晶Ｓｉ膜中にｐ型不純物を導入する。次に、この多結晶Ｓｉ膜をエッチング法により加工して、ｎｐｎトランジスタのｎ＋ 型多結晶Ｓｉ膜から成るエミッタ電極１２１およびｐｎｐトランジスタのｐ＋ 型多結晶Ｓｉ膜から成るエミッタ電極１２２を形成する。
【０００８】
次に、図１１に示すように、熱処理を行うことにより、ｎ＋ 型多結晶Ｓｉ膜から成るエミッタ電極１２１中のｎ型不純物をｐ型ベース領域１１８中に拡散させてｎ＋ 型エミッタ層１２３を形成するとともに、ｐ＋ 型多結晶Ｓｉ膜から成るベース電極１１６中のｐ型不純物をｎ型Ｓｉエピタキシャル層１０４中に拡散させて、ｐ型ベース層１１８と接続されたｐ＋ 型ベースコンタクト層１２４を形成する。また、ｐ＋ 型多結晶Ｓｉ膜から成るエミッタ電極１２２中のｐ型不純物をｎ型ベース層１１９中に拡散させてｐ＋ 型エミッタ層１２５を形成するとともに、ｎ＋ 型多結晶Ｓｉ膜から成るベース電極１１７中のｎ型不純物をｐウエル１０５中に拡散させてｎ型ベース層１１９と接続されたｎ＋ 型ベースコンタクト層１２６を形成する。
【０００９】
この場合、ｎ＋ 型エミッタ層１２３、ｐ型ベース層１１８、ｐ＋ 型ベースコンタクト層１２４、ｎ型Ｓｉエピタキシャル層１０４から成るコレクタ層、ベース電極１１６、エミッタ電極１２１などにより二層多結晶Ｓｉ構造のｎｐｎトランジスタが構成され、また、ｐ＋ 型エミッタ層１２５、ｎ型ベース層１１９、ｎ＋ 型ベースコンタクト層１２６、ｐウエル１０５から成るコレクタ層、ベース電極１１７、エミッタ電極１２２などにより二層多結晶Ｓｉ構造のｐｎｐトランジスタが構成される。
【００１０】
この後、図示は省略するが、層間絶縁膜の形成、この層間絶縁膜へのコンタクトホールの形成、Ａｌなどから成る配線の形成などの工程を経て、目的とする相補型バイポーラトランジスタを完成させる。
【００１１】
【発明が解決しようとする課題】
ところで、相補型バイポーラトランジスタは、それを構成するｎｐｎトランジスタおよびｐｎｐトランジスタのうちの特性の悪い方のトランジスタによりその性能が決定されるため、これらのｎｐｎトランジスタおよびｐｎｐトランジスタの特性を合わせることが望ましい。この点に関し、上述の従来の相補型バイポーラトランジスタにおいては、ｎｐｎトランジスタおよびｐｎｐトランジスタがほぼ完全に対称な形を有していることから、有利である。
【００１２】
しかしながら、上述の従来の相補型バイポーラトランジスタの製造方法においては、ｎｐｎトランジスタのエミッタ層およびｐｎｐトランジスタのエミッタ層を、多結晶Ｓｉ膜を形成した後にこの多結晶Ｓｉ膜中に不純物をイオン注入し、この不純物がイオン注入された多結晶Ｓｉ膜を不純物拡散源として用いて不純物を拡散させることにより形成しているため、高性能のｎｐｎトランジスタの製造プロセスにおいて使用されているＩｎ−ｓｉｔｕ Ｐｈｏｓｐｈｏｒｕｓ Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ Ｅｍｉｔｔｅｒ技術、すなわち、ＣＶＤ法により多結晶Ｓｉ膜を形成する際にｎ型不純物としてリン（Ｐ）をドープし、このＰドープのｎ＋ 型多結晶Ｓｉ膜を不純物拡散源として用いてエミッタ層を形成する技術との整合性が悪い。このため、エミッタ層の不純物濃度Ｑｅ の増大、エミッタ抵抗Ｒｅ の低減、熱処理温度の低下などの点で限界があり、相補型バイポーラトランジスタの性能向上やサブハーフミクロンのバイポーラ−ＣＭＯＳの製造プロセスへの適合性などの点で問題があった。
【００１３】
したがって、この発明の目的は、その形成時に不純物がドープされた半導体膜を不純物拡散源として用いてエミッタ層を形成する技術との整合性が良好である半導体装置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、この発明による半導体装置の製造方法は、
半導体基板（４）上に第１の絶縁膜（１０）を形成する工程と、
第１の絶縁膜（１０）を形成した後、第１の絶縁膜（１０）の所定部分に第１の開口（１０ａ、１０ｂ）を形成する工程と、
第１の開口（１０ａ、１０ｂ）を形成した後、第１の絶縁膜（１０）上および第１の開口（１０ａ、１０ｂ）の部分の半導体基板（４）上に第１の電気伝導膜を形成する工程と、
第１の電気伝導膜を形成した後、第２の開口（１４）が形成される部分を含む所定部分の第１の電気伝導膜に第１伝導型の不純物を導入するとともに、第３の開口（２０）が形成される部分を含む所定部分の第１の電気伝導膜に第２伝導型の不純物を導入する工程と、
第１の電気伝導膜に第１伝導型の不純物および第２伝導型の不純物を導入した後、第１の電気伝導膜をベース電極に対応する所定形状に加工する工程と、
第１の電気伝導膜を所定形状に加工した後、第１の電気伝導膜（１１、１２）を覆うように第２の絶縁膜（１３）を形成する工程と、
第２の絶縁膜（１３）を形成した後、第２の絶縁膜（１３）および第１の電気伝導膜（１１）の所定部分に第２の開口（１４）を形成する工程と、
第２の開口（１４）を形成した後、第２の開口（１４）を通じて第１伝導型の不純物を半導体基板（４）中にイオン注入することにより第１伝導型のベース層を形成する工程と、
第１伝導型の不純物をイオン注入した後、第２の開口（１４）の側壁に第３の絶縁膜（１７）を形成する工程と、
第３の絶縁膜（１７）を形成した後、第２伝導型の不純物がドープされた第２の電気伝導膜を全面に形成する工程と、
第２の電気伝導膜を全面に形成した後、第２の電気伝導膜を第２の開口（１４）を覆う、エミッタ電極に対応する所定形状に加工する工程と、
第２の電気伝導膜を所定形状に加工した後、第２の電気伝導膜（１８）上に第４の絶縁膜（１９）を形成する工程と、
第４の絶縁膜（１９）を形成した後、第２の絶縁膜（１３）、第４の絶縁膜（１９）および第１の電気伝導膜（１２）の所定部分に第３の開口（２０）を形成する工程と、
第３の開口（２０）を形成した後、第３の開口（２０）を通じて第２伝導型の不純物を半導体基板（４）中にイオン注入することにより第２伝導型のベース層を形成する工程と、
第２伝導型の不純物をイオン注入した後、第３の開口（２０）の側壁に第５の絶縁膜（２３）を形成する工程と、
第５の絶縁膜（２３）を形成した後、第１伝導型の不純物がドープされた第３の電気伝導膜を全面に形成する工程と、
第３の電気伝導膜を全面に形成した後、第３の電気伝導膜を第３の開口（２０）を覆う、エミッタ電極に対応する所定形状に加工する工程と、
第３の電気伝導膜を所定形状に加工した後、熱処理を行うことにより、第１の電気伝導膜（１１）中の第１伝導型の不純物、第１の電気伝導膜（１２）中の第２伝導型の不純物、第２の電気伝導膜（１８）中の第２伝導型の不純物および第３の電気伝導膜（２４）中の第１伝導型の不純物を半導体基板（４）中に拡散させて、第１伝導型のベース層（１６）と接続された第１伝導型のベースコンタクト層（２６）、第２伝導型のベース層（２２）と接続された第２伝導型のベースコンタクト層（２８）、第１伝導型のベース層（１６）中の第２伝導型のエミッタ層（２５）および第２伝導型のベース層（２２）中の第１伝導型のエミッタ層（２７）を形成する工程とを有する。
【００１７】
この発明による半導体装置の製造方法において、第１の電気伝導膜、第２の電気伝導膜および第３の電気伝導膜は、典型的には、単結晶Ｓｉ膜、多結晶Ｓｉ膜または非晶質Ｓｉ膜、あるいは、単結晶Ｓｉ膜、多結晶Ｓｉ膜および非晶質Ｓｉ膜から成る群より選ばれた少なくとも二種類の膜から成る積層膜である。さらにまた、第２の電気伝導膜および／または第３の電気伝導膜は、好適には、その形成時に不純物がドープされた単結晶Ｓｉ膜、多結晶Ｓｉ膜または非晶質Ｓｉ膜、あるいは、その形成時に不純物がドープされた単結晶Ｓｉ膜、多結晶Ｓｉ膜および非晶質Ｓｉ膜から成る群より選ばれた少なくとも二種類の膜から成る積層膜である。
【００１８】
【作用】
上述のように構成されたこの発明による半導体装置の製造方法によれば、第２の開口の形成と第３の開口の形成とを独立に行うようにしていることにより、第２の開口の部分への第２の電気伝導膜の形成と第３の開口の部分への第３の電気伝導膜の形成とを独立に行うことができる。したがって、例えば、第２の開口をｎｐｎトランジスタのエミッタ層形成領域上に形成し、第３の開口をｐｎｐトランジスタのエミッタ層形成領域上に形成すれば、その形成時にｎ型不純物がドープされた第２の電気伝導膜を不純物拡散源として用いて半導体基板中にｎ型不純物を拡散させることによりｎｐｎトランジスタのエミッタ層を形成することができるとともに、その形成時にｐ型不純物がドープされた第３の電気伝導膜を不純物拡散源として用いて半導体基板中にｐ型不純物を拡散させることによりｐｎｐトランジスタのエミッタ層を形成することができる。すなわち、この発明による半導体装置の製造方法によれば、その形成時に不純物がドープされた半導体膜を不純物拡散源として用いてエミッタ層を形成する技術との整合性が良好である。そして、これによって、相補型バイポーラトランジスタの高性能化を図ることができ、サブハーフミクロンのバイポーラ−ＣＭＯＳの製造プロセスへの適合性を良好とし、高性能の相補型バイポーラＬＳＩ、高性能の相補型バイポーラ−ＣＭＯＳＬＳＩの実現が可能となる。
【００１９】
【実施例】
以下、この発明の一実施例について図面を参照しながら説明する。なお、実施例の全図において、同一または対応する部分には同一の符号を付す。
図１〜図６はこの発明の一実施例による相補型バイポーラトランジスタの製造方法を示す。
【００２０】
この一実施例による相補型バイポーラトランジスタの製造方法においては、図１に示すように、まず、ｐ型Ｓｉ基板１中にｎ＋ 型埋め込み層２およびｐ＋ 型埋め込み層３を形成する。これらのｎ＋ 型埋め込み層２およびｐ＋ 型埋め込み層３は、例えば、ｐ型Ｓｉ基板１中に例えばアンチモン（Ｓｂ）のようなｎ型不純物および例えばホウ素（Ｂ）のようなｐ型不純物をそれぞれ選択的に拡散させることにより形成される。次に、ｐ型Ｓｉ基板１上に例えば０．５〜１．０μｍの厚さのｎ型Ｓｉエピタキシャル層４を形成する。次に、ｐｎｐトランジスタ形成領域のｎ型Ｓｉエピタキシャル層４中に例えばＢのようなｐ型不純物を選択的にイオン注入することによりｐウエル５を形成する。次に、ｎｐｎトランジスタ形成領域のｎ型Ｓｉエピタキシャル層４中に例えばリン（Ｐ）やヒ素（Ａｓ）のようなｎ型不純物を選択的にイオン注入することによりｎ＋ 型層６を形成するとともに、ｐｎｐトランジスタ形成領域のｐウエル５中に例えばＢのようなｐ型不純物を選択的にイオン注入することによりｐ＋ 型層７を形成する。
【００２１】
次に、図２に示すように、例えば選択酸化法（ＬＯＣＯＳ法）によりｎ型Ｓｉエピタキシャル層４の表面に例えば４００〜８００ｎｍの厚さのＳｉＯ２ 膜から成るフィールド絶縁膜８を選択的に形成して素子間分離を行った後、このフィールド絶縁膜８の直下の部分におけるｎ型Ｓｉエピタキシャル層４中に素子間分離用のｐ＋ 型層９を形成する。なお、このｐ＋ 型層９は、ｐウエル５と同時に形成するようにしてもよい。次に、例えばＣＶＤ法により全面に例えば１００ｎｍ程度の厚さのＳｉＯ２ 膜のような絶縁膜１０を形成した後、ｎｐｎトランジスタ形成領域およびｐｎｐトランジスタ形成領域のこの絶縁膜１０の所定部分を例えば反応性イオンエッチング（ＲＩＥ）法のようなドライエッチング法によりエッチング除去して開口１０ａ、１０ｂを形成する。
【００２２】
次に、例えばＣＶＤ法により全面に例えば１００〜２００ｎｍの厚さの多結晶Ｓｉ膜を形成した後、例えばイオン注入法により、ｎｐｎトランジスタのベース電極形成領域を含む所定部分のこの多結晶Ｓｉ膜中に例えばＢのようなｐ型不純物を導入するとともに、ｐｎｐトランジスタのベース電極形成領域を含む所定部分のこの多結晶Ｓｉ膜中に例えばＰやＡｓのようなｎ型不純物を導入する。次に、この多結晶Ｓｉ膜を例えばＲＩＥ法のようなドライエッチング法により加工して、図３に示すように、ｎｐｎトランジスタのベース電極に対応する形状を有するｐ＋ 型多結晶Ｓｉ膜１１およびｐｎｐトランジスタのベース電極に対応した形状を有するｎ＋ 型多結晶Ｓｉ膜１２をそれぞれ形成する。この後、例えばＣＶＤ法により全面に例えば２００〜４００ｎｍの厚さのＳｉＯ２ 膜のような絶縁膜１３を形成する。
【００２３】
次に、図４に示すように、ｎｐｎトランジスタのベース層およびエミッタ層形成領域のこの絶縁膜１３およびｐ＋ 型多結晶Ｓｉ膜１１を例えばＲＩＥ法のようなドライエッチング法により順次エッチング除去して開口１４を形成する。この開口１４が形成された後のｐ＋ 型多結晶Ｓｉ膜１１によりベース電極１５が構成される。次に、例えばＣＶＤ法により全面に例えば１０〜２０ｎｍの厚さの絶縁膜（図示せず）を形成した後、この絶縁膜を介して開口１４を通じてｎ型Ｓｉエピタキシャル層４中に例えばＢのようなｐ型不純物をイオン注入することによりｐ型ベース領域１６を形成する。次に、例えばＣＶＤ法により全面に例えば４００〜６００ｎｍの厚さの絶縁膜を形成した後、この絶縁膜を例えばＲＩＥ法のような異方性ドライエッチング法によって基板表面と垂直方向にエッチバックする。これによって、開口１４の側壁に絶縁膜から成るサイドウォールスペーサ１７が形成される。このサイドウォールスペーサ１７は、ベース電極１５と後述のエミッタ電極１８との分離のためのものである。次に、例えばＣＶＤ法により全面に例えばＰがドープされたｎ＋ 型多結晶Ｓｉ膜を形成した後、このｎ＋ 型多結晶Ｓｉ膜を例えばＲＩＥ法のようなドライエッチング法により加工して、このｎ＋ 型多結晶Ｓｉ膜から成るエミッタ電極１８を形成する。この後、例えばＣＶＤ法により全面に例えば１００〜２００ｎｍの厚さのＳｉＯ２ 膜のような絶縁膜１９を形成する。
【００２４】
次に、図５に示すように、ｐｎｐトランジスタのベース層およびエミッタ層形成領域の絶縁膜１９、絶縁膜１３およびｎ＋ 型多結晶Ｓｉ膜１２を例えばＲＩＥ法のようなドライエッチング法により順次エッチング除去して開口２０を形成する。この開口２０が形成された後のｎ＋ 型多結晶Ｓｉ膜１２によりベース電極２１が構成される。次に、例えばＣＶＤ法により全面に例えば１０〜２０ｎｍの厚さの絶縁膜（図示せず）を形成した後、この絶縁膜を介して開口２０を通じてｐウエル５中に例えばＰやＡｓのようなｎ型不純物をイオン注入することによりｎ型ベース層２２を形成する。次に、例えばＣＶＤ法により全面に例えば４００〜６００ｎｍの厚さの絶縁膜を形成した後、この絶縁膜を例えばＲＩＥ法のような異方性ドライエッチング法によって基板表面と垂直方向にエッチバックする。これによって、開口２０の側壁に絶縁膜から成るサイドウォールスペーサ２３が形成される。このサイドウォールスペーサ２３は、ベース電極２１と後述のエミッタ電極２４との分離のためのものである。次に、例えばＣＶＤ法により全面に例えばＢがドープされたｐ＋ 型多結晶Ｓｉ膜を形成した後、このｐ＋ 型多結晶Ｓｉ膜を例えばＲＩＥ法のようなドライエッチング法により加工して、このｐ＋ 型多結晶Ｓｉ膜から成るエミッタ電極２４を形成する。
【００２５】
ここで、このエミッタ電極２４を形成するためのドライエッチング時には、ｎｐｎトランジスタのエミッタ電極１８の上に形成された絶縁膜１９が保護膜として機能するため、このエミッタ電極１８はエッチングされない。なお、絶縁膜１９は、ｐｎｐトランジスタのエミッタ電極２４とベース電極２１との分離用のサイドウォールスペーサ２３の形成時にオーバーエッチングが行われるために、その膜種や厚さなどを適切に設定する必要がある。例えば、絶縁膜１９をＳｉＯ２ 膜により形成し、サイドウォールスペーサ２３をＳｉＮ膜により形成する場合には、サイドウォールスペーサ２３を形成する際のＲＩＥをＳｉＯ２ に対するＳｉＮのエッチング選択比が高い条件で行うことにより、サイドウォールスペーサ２３の形成時のオーバーエッチングによる絶縁膜１９の厚さの減少を防止することができる。
【００２６】
次に、図６に示すように、熱処理を行うことにより、ｎ＋ 型多結晶Ｓｉ膜から成るエミッタ電極１８中の例えばＰやＡｓのようなｎ型不純物をｐ型ベース層１６中に拡散させてｎ＋ 型エミッタ層２５を形成するとともに、ｐ＋ 型多結晶Ｓｉ膜から成るベース電極１５中の例えばＢのようなｐ型不純物をｎ型Ｓｉエピタキシャル層４中に拡散させて、ｐ型ベース層１６と接続されたｐ＋ 型ベースコンタクト層２６を形成する。また、ｐ＋ 型多結晶Ｓｉ膜から成るエミッタ電極２４中の例えばＢのようなｐ型不純物をｎ型ベース層２２中に拡散させてｐ＋ 型エミッタ層２７を形成するとともに、ｎ＋ 型多結晶Ｓｉ膜から成るベース電極２１中の例えばＰやＡｓのようなｎ型不純物をｐウエル５中に拡散させてｎ型ベース層２２と接続されたｎ＋ 型ベースコンタクト層２８を形成する。
【００２７】
この場合、ｎ＋ 型エミッタ層２５、ｐ型ベース層１６、ｐ＋ 型ベースコンタクト層２６、ｎ型Ｓｉエピタキシャル層４から成るコレクタ層、ベース電極１５、エミッタ電極１８などにより二層多結晶Ｓｉ構造のｎｐｎトランジスタが構成され、また、ｐ＋ 型エミッタ層２７、ｎ型ベース層２２、ｎ＋ 型ベースコンタクト層２８、ｐウエル５から成るコレクタ層、ベース電極２１、エミッタ電極２４などにより二層多結晶Ｓｉ構造のｐｎｐトランジスタが構成される。
【００２８】
この後、図示は省略するが、層間絶縁膜の形成、この層間絶縁膜へのコンタクトホールの形成、Ａｌなどから成る配線の形成などの工程を経て、目的とする相補型バイポーラトランジスタを完成させる。
【００２９】
以上のように、この一実施例によれば、ｎｐｎトランジスタのエミッタ層形成領域上への開口１４の形成とｐｎｐトランジスタのエミッタ層形成領域上への開口２０の形成とを独立に行っていることにより、ｎｐｎトランジスタのエミッタ層形成用の不純物拡散源およびエミッタ電極として機能するｎ＋ 型多結晶Ｓｉ膜の形成とｐｎｐトランジスタのエミッタ層形成用の不純物拡散源およびエミッタ電極として機能するｐ＋ 型多結晶Ｓｉ膜の形成とを独立に行うことができる。このため、この一実施例においては、ＣＶＤ法による多結晶Ｓｉ膜の形成時に不純物をドープし、この不純物がドープされた多結晶Ｓｉ膜を不純物拡散源として用いてエミッタ層を形成する技術との整合性が良好であり、この技術が支障なく相補型バイポーラトランジスタの製造プロセスに採り入れられている。これによって、相補型バイポーラトランジスタの高性能化を図ることができるとともに、熱処理温度の低温化を図り、サブハーフミクロンのバイポーラ−ＣＭＯＳの製造プロセスへの適合性を良好とし、高性能の相補型バイポーラＬＳＩ、高性能の相補型バイポーラ−ＣＭＯＳＬＳＩの実現が可能となる。
【００３０】
以上、この発明の一実施例について具体的に説明したが、この発明は、上述の実施例に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００３１】
例えば、上述の一実施例において、ｎ＋ 型多結晶Ｓｉ膜１１およびｐ＋ 型多結晶Ｓｉ膜１２の形成用の多結晶Ｓｉ膜を形成した後に、この多結晶Ｓｉ膜の大粒径化を行うことにより、ｎｐｎトランジスタおよびｐｎｐトランジスタのベース抵抗の低減を図ることが可能である。この大粒径化は、具体的には、多結晶Ｓｉ膜にＳｉをイオン注入した後、熱処理により固相成長を行わせる方法や、ＣＶＤ法により非晶質Ｓｉ膜を形成した後、熱処理により固相成長を行わせる方法などにより行うことができる。
【００３２】
【発明の効果】
以上述べたように、この発明によれば、第２の開口の形成と第３の開口の形成とを独立に行っているので、その形成時に不純物がドープされた半導体膜を不純物拡散源として用いてエミッタ層を形成する技術との整合性が良好である。これによって、高性能の相補型バイポーラトランジスタを製造することができるなどの利点を得ることができる。
【図面の簡単な説明】
【図１】この発明の一実施例による相補型バイポーラトランジスタの製造方法を説明するための断面図である。
【図２】この発明の一実施例による相補型バイポーラトランジスタの製造方法を説明するための断面図である。
【図３】この発明の一実施例による相補型バイポーラトランジスタの製造方法を説明するための断面図である。
【図４】この発明の一実施例による相補型バイポーラトランジスタの製造方法を説明するための断面図である。
【図５】この発明の一実施例による相補型バイポーラトランジスタの製造方法を説明するための断面図である。
【図６】この発明の一実施例による相補型バイポーラトランジスタの製造方法を説明するための断面図である。
【図７】従来の相補型バイポーラトランジスタの製造方法を説明するための断面図である。
【図８】従来の相補型バイポーラトランジスタの製造方法を説明するための断面図である。
【図９】従来の相補型バイポーラトランジスタの製造方法を説明するための断面図である。
【図１０】従来の相補型バイポーラトランジスタの製造方法を説明するための断面図である。
【図１１】従来の相補型バイポーラトランジスタの製造方法を説明するための断面図である。
【符号の説明】
２ ｎ＋ 型埋め込み層
３ ｐ＋ 型埋め込み層
４ ｎ型Ｓｉエピタキシャル層
５ ｐウエル
８ フィールド絶縁膜
１０、１３、１９ 絶縁膜
１１ ｐ＋ 型多結晶Ｓｉ膜
１２ ｎ＋ 型多結晶Ｓｉ膜
１０ａ、１０ｂ、１４、２０ 開口
１５、２１ ベース電極
１６ ｐ型ベース領域
１７、２３ サイドウォールスペーサ
１８、２４ エミッタ電極
２２ ｎ型ベース領域
２５ ｎ＋ 型エミッタ層
２６ ｐ＋ 型ベースコンタクト層
２７ ｐ＋ 型エミッタ層
２８ ｎ＋ 型ベースコンタクト層
Claims (3)
- 半導体基板上に第１の絶縁膜を形成する工程と、
上記第１の絶縁膜を形成した後、上記第１の絶縁膜の所定部分に第１の開口を形成する工程と、
上記第１の開口を形成した後、上記第１の絶縁膜上および上記第１の開口の部分の上記半導体基板上に第１の電気伝導膜を形成する工程と、
上記第１の電気伝導膜を形成した後、第２の開口が形成される部分を含む所定部分の上記第１の電気伝導膜に第１伝導型の不純物を導入するとともに、第３の開口が形成される部分を含む所定部分の上記第１の電気伝導膜に第２伝導型の不純物を導入する工程と、
上記第１の電気伝導膜に上記第１伝導型の不純物および上記第２伝導型の不純物を導入した後、上記第１の電気伝導膜をベース電極に対応する所定形状に加工する工程と、
上記第１の電気伝導膜を所定形状に加工した後、上記第１の電気伝導膜を覆うように第２の絶縁膜を形成する工程と、
上記第２の絶縁膜を形成した後、上記第２の絶縁膜および上記第１の電気伝導膜の所定部分に上記第２の開口を形成する工程と、
上記第２の開口を形成した後、上記第２の開口を通じて第１伝導型の不純物を上記半導体基板中にイオン注入することにより第１伝導型のベース層を形成する工程と、
上記第１伝導型の不純物をイオン注入した後、上記第２の開口の側壁に第３の絶縁膜を形成する工程と、
上記第３の絶縁膜を形成した後、第２伝導型の不純物がドープされた第２の電気伝導膜を全面に形成する工程と、
上記第２の電気伝導膜を全面に形成した後、上記第２の電気伝導膜を上記第２の開口を覆う、エミッタ電極に対応する所定形状に加工する工程と、
上記第２の電気伝導膜を所定形状に加工した後、上記第２の電気伝導膜上に第４の絶縁膜を形成する工程と、
上記第４の絶縁膜を形成した後、上記第２の絶縁膜、上記第４の絶縁膜および上記第１の電気伝導膜の所定部分に第３の開口を形成する工程と、
上記第３の開口を形成した後、上記第３の開口を通じて第２伝導型の不純物を上記半導体基板中にイオン注入することにより第２伝導型のベース層を形成する工程と、
上記第２伝導型の不純物をイオン注入した後、上記第３の開口の側壁に第５の絶縁膜を形成する工程と、
上記第５の絶縁膜を形成した後、第１伝導型の不純物がドープされた第３の電気伝導膜を全面に形成する工程と、
上記第３の電気伝導膜を全面に形成した後、上記第３の電気伝導膜を上記第３の開口を覆う、エミッタ電極に対応する所定形状に加工する工程と、
上記第３の電気伝導膜を所定形状に加工した後、熱処理を行うことにより、上記第１の電気伝導膜中の上記第１伝導型の不純物、上記第１の電気伝導膜中の上記第２伝導型の不純物、上記第２の電気伝導膜中の上記第２伝導型の不純物および上記第３の電気伝導膜中の上記第１伝導型の不純物を上記半導体基板中に拡散させて、上記第１伝導型のベース層と接続された第１伝導型のベースコンタクト層、上記第２伝導型のベース層と接続された第２伝導型のベースコンタクト層、上記第１伝導型のベース層中の第２伝導型のエミッタ層および上記第２伝導型のベース層中の第１伝導型のエミッタ層を形成する工程と
を有する半導体装置の製造方法。 - 上記第１の電気伝導膜、上記第２の電気伝導膜および上記第３の電気伝導膜は単結晶Ｓｉ膜、多結晶Ｓｉ膜または非晶質Ｓｉ膜であることを特徴とする請求項１記載の半導体装置の製造方法。
- 上記第１伝導型はｐ型であり、上記第２伝導型はｎ型であることを特徴とする請求項１または２記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22724894A JP3551489B2 (ja) | 1994-08-29 | 1994-08-29 | 半導体装置の製造方法 |
| KR1019950025585A KR960009211A (ko) | 1994-08-29 | 1995-08-21 | 반도체장치의 제조방법 |
| US08/520,704 US5629219A (en) | 1994-08-29 | 1995-08-29 | Method for making a complementary bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22724894A JP3551489B2 (ja) | 1994-08-29 | 1994-08-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0870047A JPH0870047A (ja) | 1996-03-12 |
| JP3551489B2 true JP3551489B2 (ja) | 2004-08-04 |
Family
ID=16857845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22724894A Expired - Fee Related JP3551489B2 (ja) | 1994-08-29 | 1994-08-29 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5629219A (ja) |
| JP (1) | JP3551489B2 (ja) |
| KR (1) | KR960009211A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3409618B2 (ja) * | 1996-12-26 | 2003-05-26 | ソニー株式会社 | 半導体装置の製造方法 |
| DE19742624A1 (de) * | 1997-09-26 | 1999-04-22 | Siemens Ag | Herstellverfahren für einen vertikalen Bipolartransistor |
| KR100524997B1 (ko) * | 2004-01-02 | 2005-10-31 | 삼성전자주식회사 | 상보형 바이폴라 접합 트랜지스터의 제조방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04150017A (ja) * | 1990-10-12 | 1992-05-22 | Toshiba Corp | 半導体装置の製造方法 |
-
1994
- 1994-08-29 JP JP22724894A patent/JP3551489B2/ja not_active Expired - Fee Related
-
1995
- 1995-08-21 KR KR1019950025585A patent/KR960009211A/ko not_active Application Discontinuation
- 1995-08-29 US US08/520,704 patent/US5629219A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0870047A (ja) | 1996-03-12 |
| KR960009211A (ko) | 1996-03-22 |
| US5629219A (en) | 1997-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5424228A (en) | Method for fabricating a bipolar transistor with reduced base resistance | |
| US4871684A (en) | Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors | |
| US6265276B1 (en) | Structure and fabrication of bipolar transistor | |
| JP3551489B2 (ja) | 半導体装置の製造方法 | |
| KR950001146B1 (ko) | 폴리실리콘 자체 정렬 바이폴라 장치 및 이의 제조 방법 | |
| EP0721663A1 (en) | Bicmos structures and methods of fabrication | |
| US5652154A (en) | Method for manufacturing BiMOS device | |
| JPH10189754A (ja) | 半導体装置の製造方法 | |
| JP3349198B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| JP3257523B2 (ja) | 半導体装置の製造方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| JP2926854B2 (ja) | 半導体装置 | |
| KR0137568B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JP2565161B2 (ja) | 半導体装置の製造方法 | |
| KR100188093B1 (ko) | 고속 바이 시 모스 트랜지스터 및 그 제조 방법 | |
| JPS61269377A (ja) | 半導体装置 | |
| JPS59217363A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPH0521446A (ja) | 半導体装置およびその製造方法 | |
| JPH0766284A (ja) | 半導体装置の製造方法 | |
| JPH10261650A (ja) | 半導体装置およびその製造方法 | |
| JP2000306918A (ja) | 半導体装置及びその製造方法 | |
| JPH06151447A (ja) | 半導体装置およびその製造方法 | |
| JPH02246223A (ja) | 半導体装置の製造方法 | |
| JPH08186124A (ja) | バイポーラトランジスターの製造方法 | |
| JPS63177555A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040419 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |