JP2000306918A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 電流増幅率及びエミッタコンタクト抵抗のば
らつきが小さい半導体装置及びその製造方法を提供する
こと。 【解決手段】 半導体基板１００上のエピタキシャル層
１０２の所定個所にベース引出し電極１１１、第１のシ
リコン酸化膜１０８及びシリコン窒化膜１０９を積層し
て開口部を構成する。その開口部からイオン注入を行っ
て真性ベース領域１１３を形成し、その後堆積したシリ
コン酸化膜をエッチバックして絶縁スペーサ１１４を形
成することにより構成されたエミッタ開口窓にエミッタ
引出し電極１１８を形成する。その後の熱処理により、
エミッタ引出し電極１１８内の不純物を拡散させてエミ
ッタ領域１２０を形成し、ベース引出し電極１１１内の
不純物を拡散させて外部ベース領域１１９を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板上にバ
イポーラトランジスタを搭載した半導体装置の構造及び
その製造方法に関するものである。

【０００２】

【従来の技術】近年、バイポーラトランジスタを搭載し
た半導体装置に関する提案が数多くみられる。

【０００３】以下、半導体基板上にバイポーラトランジ
スタを搭載した半導体装置の従来の製造方法について図
面を参照しながら説明する。

【０００４】まず、図１７に示すように、Ｐ型の半導体
基板３００上にＮ型のコレクタ領域３０１を形成した
後、半導体基板３００上の全域にＰ型の多結晶シリコン
膜３０２を堆積し、さらに第１のシリコン酸化膜３０３
を堆積した後、第１のシリコン酸化膜３０３及び多結晶
シリコン膜３０２の一部をエッチングして開口部３０４
を形成する。

【０００５】次に、図１８に示すように、レジスト膜３
０５をマスクとして、Ｐ型不純物のイオン注入を行い、
真性ベース領域３０６を形成する。

【０００６】次に、図１９に示すようにレジスト膜３０
５を除去した後、半導体基板３００上の全域に第２のシ
リコン酸化膜を形成した後、エッチバックすることによ
り絶縁スペーサ３０７を形成して、エミッタ開口窓３０
８を構成する。

【０００７】次に、図２０に示すように、半導体基板３
００上の全域にＮ型の多結晶シリコン膜を堆積後、その
一部をエッチングしてエミッタ引き出し電極３０９を形
成する。さらに、コレクタ領域３０１の所定の部分にＮ
型の不純物を注入し、コレクタコンタクト領域３１０を
形成する。

【０００８】次に、図２１に示すように、熱処理を行
い、バイポーラトランジスタの外部ベース領域３１１及
びエミッタ領域３１２を形成する。以上で拡散層の形成
が終了する。

【０００９】この後、図２２に示すように第３の絶縁膜
３１３を形成し、各拡散層の上の絶縁膜の一部を開口
し、開口したコンタクト窓に金属電極３１４を形成すれ
ば従来の半導体装置が完成する。

【００１０】

【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置及びその製造方法においては、第２のシ
リコン酸化膜をエッチバックする際のオーバーエッチン
グにより、第１のシリコン酸化膜３０３の側方もエッチ
ングされてしまい、エミッタ引き出し電極３０９の形状
がテーパ状になってしまうため、エミッタ引き出し電極
３０９の上部が平坦にならず、エミッタコンタクト抵抗
がばらつくという欠点があった。

【００１１】エミッタ引き出し電極３０９の形状はエミ
ッタ開口窓３０８をプラグ状に埋め込むように形成さ
れ、かつ上部はほぼ平坦になることが望ましい。これ
は、後の工程で開口されたコンタクト窓に金属電極３１
４を形成するが、その際のコンタクト抵抗のばらつきを
抑えるためである。

【００１２】しかし、図２３に示すように、エッチバッ
ク時のオーバーエッチングによって、第１のシリコン酸
化膜３０３の側方（エミッタ開口窓３０８に接する部
分）もテーパ状にエッチングされ、エミッタ開口窓３０
８の実効的な大きさが大きくなる。そのため、エミッタ
引き出し電極３０９をプラグ状に埋め込むことができ
ず、エミッタ引き出し電極３０９上部の形状がテーパ状
になり形状がばらつく。そして、エミッタ引き出し電極
３０９と金属電極３１３との接触面積がばらつき、コン
タクト抵抗もばらついてしまう。

【００１３】また、エミッタ引き出し電極３０９の形状
がばらついた場合、エミッタ引き出し電極３０９の表面
から真性ベース領域３０６までの距離がばらつき、エミ
ッタ引き出し電極３０９内の不純物を半導体基板に向け
ての拡散が異なったものとなる。従って、バイポーラト
ランジスタの電流増幅率がばらついてしまうという欠点
があった。

【００１４】本発明は上記従来の問題点を解決するもの
で、バイポーラトランジスタの電流増幅率及びコンタク
ト抵抗のばらつきの少ない半導体装置及びその製造方法
を提供することを目的とする。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に、本発明による半導体装置及びその製造方法において
は下記に示す構造及び手段を講じている。

【００１６】まず請求項１に係わる半導体装置において
は、半導体基板上にバイポーラトランジスタを有する半
導体装置であって、前記バイポーラトランジスタは、第
１導電型不純物を含むコレクタ領域と、前記コレクタ領
域に囲まれた第２導電型不純物を含む真性ベース領域
と、前記コレクタ領域の中にあって、前記真性ベース領
域と少なくとも一部が接触した第２導電型不純物を含む
外部ベース領域と、前記外部ベース領域の上方に位置
し、前記外部ベース領域と少なくとも一部が接触した高
濃度の第２導電型不純物を含むベース引き出し電極と、
前記真性ベース電極に囲まれた第１導電型不純物を含む
エミッタ領域と、前記エミッタ領域の上方に位置し、前
記エミッタ領域と少なくとも一部が接触しており、前記
ベース引き出し電極とは側方は第１の絶縁物からなるテ
ーパ状の絶縁スペーサにより分離され、下方は第２の絶
縁物により分離された高濃度の第１導電型不純物を含む
エミッタ引き出し電極とを有し、 前記第２の絶縁物の
前記絶縁スペーサに接する部位はテーパ状になっていな
い。

【００１７】請求項１の構造により、バイポーラトラン
ジスタの実効的な開口窓の大きさは第２の絶縁物の大き
さにより決定され、その形状はテーパ状ではない。従っ
て、ばらつきの少ない形状のエミッタ引き出し電極を形
成することが出来るため、バイポーラトランジスタの電
流増幅率及びコンタクト抵抗のばらつきを抑えることが
出来る。

【００１８】請求項２に係わる半導体装置の製造方法に
おいては、半導体基板上にバイポーラトランジスタを有
する半導体装置の製造方法であって、前記半導体基板に
第１導電型不純物を導入して前記バイポーラトランジス
タのコレクタ領域を形成する工程と、前記半導体基板上
に第２導電型不純物を含む第１の導電性膜を形成する工
程と、前記第１の導電性膜上に第１の絶縁膜を形成する
工程と、前記第１の絶縁膜上に第２の絶縁膜を形成する
工程と、前記第２の絶縁膜及び前記第１の絶縁膜及び前
記第１の導電性膜の所定の部分をエッチングして開口部
を形成する工程と、少なくとも前記開口部に第２導電型
不純物を導入する工程と、前記半導体基板上に前記第２
の絶縁膜とはエッチングレートの異なる第３の絶縁膜を
形成する工程と、前記第３の絶縁膜を前記第２の絶縁膜
までエッチバックして前記開口部の側方に絶縁スペーサ
を形成する工程と、前記半導体基板上に第１導電型不純
物を含む第２の導電性膜を形成する工程と、前記第２の
導電性膜をエッチングしてエミッタ引き出し電極を形成
する工程とを有している。

【００１９】請求項２の方法により、開口部の大きさは
第２の絶縁膜の大きさにより決定される。しかも、第３
の絶縁膜をエッチバックする時にオーバーエッチングに
なっても、エッチングレートの差から第２の絶縁膜はほ
とんどエッチングされない。そのため、第２の絶縁膜の
形状はテーパ状となることはない。従って、ばらつきの
少ない形状のエミッタ引き出し電極を形成することがで
き、かつ第２の導電性膜の上部が平坦となるため、バイ
ポーラトランジスタの電流増幅率及びコンタクト抵抗の
ばらつきを抑えることが出来る。

【００２０】また、請求項３に記載されるように、請求
項２の半導体装置の製造方法において、第１の絶縁膜は
シリコン酸化膜であり、第２の絶縁膜はシリコン窒化膜
であり、第３の絶縁膜はシリコン酸化膜であることが好
ましい。この場合、第３の絶縁膜はシリコン酸化膜であ
り、第２の絶縁膜であるシリコン窒化膜とはエッチング
レートが異なり、かつこの膜を成長させる際は低温の熱
処理で済む。そのため、開口部に第２導電型不純物を導
入して形成された領域に影響を与えることはなく、優れ
た特性の半導体装置を製造することが出来る。

【００２１】請求項４に係わる半導体装置の製造方法に
おいては、半導体基板上にバイポーラトランジスタを有
する半導体装置の製造方法であって、前記半導体基板に
第１導電型不純物を導入して前記バイポーラトランジス
タのコレクタ領域を形成する工程と、前記半導体基板上
に第２導電型不純物を含む第１の導電性膜を形成する工
程と、前記第１の導電性膜上に第１の絶縁膜を形成する
工程と、前記第１の絶縁膜上に第２の導電性膜を形成す
る工程と、前記第２の導電性膜及び前記第１の絶縁膜及
び前記第１の導電性膜の所定の部分をエッチングして開
口部を形成する工程と、少なくとも前記開口部に第２導
電型不純物を導入する工程と、前記半導体基板上に前記
第２の導電性膜とはエッチングレートの異なる第２の絶
縁膜を形成する工程と、前記第２の絶縁膜をエッチバッ
クして前記開口部の側方に絶縁スペーサを形成する工程
と、前記半導体基板上に第１導電型不純物を含む第３の
導電性膜を形成する工程と、前記第３の導電性膜及び第
２の導電性膜をエッチングしてエミッタ引き出し電極を
形成する工程とを有している。

【００２２】請求項４の方法により、開口部の大きさは
第２の導電性膜の大きさにより決定される。しかも、第
２の絶縁膜をエッチバックする時にオーバーエッチング
しても、エッチレートの差から第２の導電性膜はほとん
どエッチングされない。そのため、第２の導電性膜の形
状はテーパ状となることはない。従って、ばらつきの少
ない形状のエミッタ引き出し電極を形成することがで
き、かつ第３の導電性膜の上部が平坦となるため、バイ
ポーラトランジスタの電流増幅率及びコンタクト抵抗の
ばらつきを抑えることが出来る。しかも、第２の導電性
膜は、第３の導電性膜と接するため、両方がエミッタ引
き出し電極として機能する。そのため、エミッタ引き出
し電極の寄生抵抗を低減することができ、優れた特性の
半導体装置を製造することが出来る。

【００２３】また、請求項５に記載されるように、請求
項４の半導体装置の製造方法において、第１の絶縁膜は
シリコン酸化膜であり、第２の絶縁膜はシリコン酸化膜
であることが好ましい。この場合、第２の絶縁膜を成長
させる際は低温の熱処理で済む。そのため、開口部に第
２導電型不純物を導入して形成された領域に影響を与え
ることはなく、優れた特性の半導体装置を製造すること
が出来る。

【００２４】また、請求項６に記載されるように、請求
項４の半導体装置の製造方法において、第２の導電性膜
の厚さが２０ｎｍ〜１００ｎｍであることが好ましい。

【００２５】また、請求項７に記載されるように、請求
項４の半導体装置の製造方法において、第２の導電性膜
には第１導電型不純物が含まれていることが好ましい。
この場合、第２の導電性膜は、第３の導電性膜と接する
ため、両方がエミッタ引き出し電極として機能する。そ
して、第２の導電性膜と第３の導電性膜の両方に第１導
電型不純物が含まれているため、多量の第１導電型不純
物がエミッタ領域に存在する。従って、より電流増幅率
の高い優れた特性の半導体装置を製造することが出来
る。

【００２６】

【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。

【００２７】（第１の実施形態）まず、第１の実施形態
について説明する。図１〜図８は、第１の実施形態にお
ける半導体装置の製造工程を示す断面図である。

【００２８】図１に示すように、例えば比抵抗が１０〜
１５Ω・ｃｍの（１００）面を主面とするシリコン単結
晶からなるＰ型の半導体基板１００にレジストマスク
（図示せず）を形成して、半導体基板１００のバイポー
ラトランジスタ形成予定領域にＮ型埋め込み層１０１を
形成して熱処理を行った後、全面にＮ型エピタキシャル
層１０２を形成する。次に、レジストマスク（図示せ
ず）を形成し、例えばボロンイオンを注入後に熱処理を
行って、素子分離層１０３を形成する。次に、例えばＬ
ＯＣＯＳ法を用いて所定の部分に選択的にフィールド酸
化膜１０４を形成する。

【００２９】次に図２に示すように、例えばレジスト膜
１０５をマスクとして用い、バイポーラトランジスタ形
成予定領域内の所定個所にリンイオンを注入した後に熱
処理を行ってコレクタプラグ領域１０６を形成する。

【００３０】次に図３に示すように、半導体基板１００
上のエピタキシャル層１０２の表面に２００ｎｍ程度の
第１の多結晶シリコン膜１０７を形成した後、全面にボ
ロンイオンを注入して第１の多結晶シリコン膜１０７を
Ｐ型化する。次に、第１の多結晶シリコン膜１０７の上
に厚さが１００ｎｍ程度の第１のシリコン酸化膜１０８
を形成する。次に、第１のシリコン酸化膜１０８の上に
厚さが２０ｎｍ程度のシリコン窒化膜１０９を形成す
る。次に、例えばレジスト膜１１０をマスクとして用
い、第１の多結晶シリコン膜１０７及び第１のシリコン
酸化膜１０８及びシリコン窒化膜１０９の所定の部分を
エッチングしてバイポーラトランジスタのベース引き出
し電極１１１を形成する。

【００３１】次に図４に示すように、例えばレジスト膜
１１２をマスクとして用い、注入エネルギーが１０ｋｅ
Ｖ、ドーズ量が２．５×１０¹³ｃｍ^-2程度の条件でボロ
ンイオンを注入して、バイポーラトランジスタの真性ベ
ース領域１１３を形成する。

【００３２】次に、図４中のレジスト膜１１２を除去し
て、半導体基板１００の全面に第２のシリコン酸化膜
（図示せず）を形成した後にエッチバックすることによ
り、絶縁スペーサ１１４を形成する（図５を参照）。こ
のとき、絶縁スペーサ１１４を形成することにより、開
口寸法が１００〜４００ｎｍ程度のエミッタ開口窓１１
５が自己整合的に形成される。また、エッチバック時に
絶縁スペーサ１１４をオーバーエッチングしても、シリ
コン窒化膜１０９はエッチングレートの差によってほと
んどエッチングされず、第１のシリコン酸化膜１０８は
シリコン窒化膜１０９に保護されてエッチングされな
い。従って、第１のシリコン酸化膜１０８及びシリコン
窒化膜１０９は、エッチバックによって形状が変わらず
テーパ状にならない。

【００３３】次に図６に示すように、厚さが１５０〜３
００ｎｍ程度の第２の多結晶シリコン膜１１６を半導体
基板１００の全面に形成した後、ヒ素イオンを注入して
第２の多結晶シリコン膜１１６をＮ型化する。次に、レ
ジスト膜１１７をマスクとして第２の多結晶シリコン膜
１１６をエッチングし、図５中のエミッタ開口窓１１５
を選択的に覆うようにエミッタ引き出し電極１１８を形
成する。このとき、エミッタ引き出し電極１１８の上部
はほぼ平坦な形状となる。

【００３４】次に、例えば１０５０度で１５秒程度の急
速熱処理を行って、ベース引き出し電極１１１内のＰ型
不純物を拡散させて外部ベース領域１１９を形成する一
方、エミッタ引き出し電極１１８内のＮ型不純物を拡散
させてエミッタ領域１２０を形成する（図７を参照）。

【００３５】最後に、図８に示すように、例えば、層間
絶縁膜として第３のシリコン酸化膜１２１を１２００ｎ
ｍ程度形成した後、化学的機械的研磨法（ＣＭＰ）等に
より第３のシリコン酸化膜１２１の表面を平坦化する。
その後、例えばレジスト膜（図示せず）をマスクとし
て、第３のシリコン酸化膜１２１及び、ベース引き出し
電極１１１上の第１のシリコン酸化膜１０８とシリコン
窒化膜１０９の一部をエッチングしてコンタクト窓を形
成する。次に、例えばスパッタリング法によりＡｌ膜を
形成した後、レジスト膜１２２をマスクとしてＡｌ膜を
エッチングし、Ａｌ配線１２３を形成すれば第１の実施
形態の半導体装置が完成する。

【００３６】以上のような本実施形態によれば、エミッ
タ開口窓１１５の大きさはシリコン窒化膜１０９の開口
寸法により決定される。しかも、第２のシリコン酸化膜
をエッチバックし、絶縁スペーサ１１４を形成する際に
絶縁スペーサ１１４をオーバーエッチングしても、シリ
コン窒化膜１０９はエッチングレートの差によってほと
んどエッチングされない。そのため、シリコン窒化膜１
０９の側方の形状がテーパ状とならず、エミッタ引き出
し電極１１８の形状をばらつきの少ないものとすること
ができ、かつエミッタ引き出し電極１１８の上部が平坦
となるため、バイポーラトランジスタの電流増幅率及び
コンタクト抵抗のばらつきを抑えることが出来る。さら
に、真性ベース領域１１３を形成した後に第２のシリコ
ン酸化膜を形成するが、この際の熱処理は低温で行うこ
とが可能であり、バイポーラトランジスタの真性ベース
領域１１３に熱的な影響を与えることはなく、優れた特
性の半導体装置を製造することが出来る。

【００３７】（第２の実施形態）次に、第２の実施形態
について説明する。図９〜図１６は、第２の実施形態に
おける半導体装置の製造工程を示す断面図である。

【００３８】図９に示すように、例えば、比抵抗が１０
〜１５Ω・ｃｍの（１００）面を主面とするシリコン単
結晶からなるＰ型の半導体基板２００にレジストマスク
（図示せず）を形成し、半導体基板２００のバイポーラ
トランジスタ形成予定領域にＮ型埋め込み層２０１を形
成して熱処理を行った後、全面にＮ型のエピタキシャル
層２０２を形成する。次に、レジストマスク（図示せ
ず）を形成し、例えばボロンイオンを注入した後に熱処
理を行って、素子分離層２０３を形成する。次に、例え
ばＬＯＣＯＳ法を用いて所定の部分に選択的にフィール
ド酸化膜２０４を形成する。

【００３９】次に図１０に示すように、例えばレジスト
膜２０５をマスクとして用い、バイポーラトランジスタ
形成予定領域の所定の部分にリンイオンを注入した後、
熱処理を行ってコレクタプラグ領域２０６を形成する。

【００４０】次に図１１に示すように、半導体基板２０
０上のエピタキシャル層２０２の表面に２００ｎｍ程度
の第１の多結晶シリコン膜２０７を形成した後、全面に
ボロンイオンを注入して第１の多結晶シリコン膜２０７
をＰ型化する。次に、第１の多結晶シリコン膜２０７の
上に厚さが１００ｎｍ程度の第１のシリコン酸化膜２０
８を形成する。次に、第１のシリコン酸化膜２０８の上
に厚さが５０ｎｍ程度の第２の多結晶シリコン膜２０９
を形成した後、全面にヒ素イオンを注入して、第２の多
結晶シリコン膜２０９をＮ型化する。次に、例えばレジ
スト膜２１０をマスクとして用い、第１の多結晶シリコ
ン膜２０７、第１のシリコン酸化膜２０８及び第２の多
結晶シリコン膜２０９の所定の部分をエッチングして、
バイポーラトランジスタのベース引き出し電極２１１を
形成する。

【００４１】次に図１２に示すように、例えばレジスト
膜２１２をマスクとして用い、注入エネルギーが１０ｋ
ｅＶ、ドーズ量が２．５×１０¹³ｃｍ^-2程度の条件でボ
ロンイオンを注入して、バイポーラトランジスタの真性
ベース領域２１３を形成する。

【００４２】次に、図１２中のレジスト膜２１０を除去
して、半導体基板２００の全面に第２のシリコン酸化膜
（図示せず）を形成した後にエッチバックすることによ
り、絶縁スペーサ２１４を形成する（図１３を参照）。
このとき、絶縁スペーサ２１４を形成することにより、
開口寸法が１００〜４００ｎｍ程度のエミッタ開口窓２
１５が自己整合的に形成される。また、エッチバック時
に絶縁スペーサ２１４をオーバーエッチングしても、第
２の多結晶シリコン膜２０９はほとんどエッチングされ
ない。従って、第２の多結晶シリコン膜２０９及び第２
の多結晶シリコン膜２０９の下部に存在する第１のシリ
コン酸化膜２０８はエッチバックにより形状が変わらず
テーパ状にならない。

【００４３】次に図１４に示すように、半導体基板２０
０の全面に厚さが１５０〜３００ｎｍ程度の第３の多結
晶シリコン膜２１６を形成した後、全面にヒ素イオンを
注入して第３の多結晶シリコン膜２１６をＮ型化する。
次に、例えばレジスト膜２１７をマスクとして用い、第
３の多結晶シリコン膜２１６及び第２の多結晶シリコン
膜２０９をエッチングして、エミッタ開口窓２１５を含
むエミッタ引き出し電極２１８を形成する。このとき、
エミッタ引き出し電極２１８の上部はほぼ平坦な形状と
なる。

【００４４】次に、例えば１０５０度で１５秒程度の急
速熱処理を行って、ベース引き出し電極２１１内のＰ型
不純物を拡散させて外部ベース領域２１９を形成する一
方、エミッタ引き出し電極２１８内のＮ型不純物を拡散
させてエミッタ領域２２０を形成する（図１５を参
照）。

【００４５】最後に図１６に示すように、例えば、層間
絶縁膜としての第３のシリコン酸化膜２２１を１２００
ｎｍ程度形成した後、化学的機械的研磨法（ＣＭＰ）等
により第３のシリコン酸化膜２２１の表面を平坦化す
る。その後、例えばレジスト膜（図示せず）をマスクと
して、第３のシリコン酸化膜２２１及び第１のシリコン
酸化膜２０８の一部をエッチングし、コンタクト窓を形
成する。次に、例えば金属配線として、例えばスパッタ
リング法によりＡｌ膜を形成し、その後、例えばレジス
ト膜２２２をマスクとしてＡｌ膜をエッチングして、Ａ
ｌ配線２２３を形成すれば第２の実施形態の半導体装置
が完成する。

【００４６】以上のように第２の実施形態によれば、エ
ミッタ開口窓２１５の大きさは第２の多結晶シリコン膜
２０９の開口寸法により決定される。しかも、第２のシ
リコン酸化膜をエッチバックして絶縁スペーサ２１４を
形成する時にオーバーエッチングになっても、第２の多
結晶シリコン膜２０９はエッチングレートの差からほと
んどエッチングされない。そのため、第２の多結晶シリ
コン膜２０９及び第２の多結晶シリコン膜２０９の下部
に存在する第１のシリコン酸化膜２０８の形状はテーパ
状となることはない。従って、ばらつきの少ない形状の
エミッタ引き出し電極２１８を形成することができ、か
つエミッタ引き出し電極２１８の上部が平坦となるた
め、バイポーラトランジスタの電流増幅率及びコンタク
ト抵抗のばらつきを抑えることが出来る。しかも、第２
の多結晶シリコン膜２０９は、第３の多結晶シリコン膜
２１６と接するため、両方がエミッタ引き出し電極２１
８として機能する。そのため、エミッタ引き出し電極２
１８の寄生抵抗を低減することができ、優れた特性の半
導体装置を製造することが出来る。

【００４７】また、バイポーラトランジスタの真性ベー
ス領域２１３の形成の後に第２のシリコン酸化膜の形成
が行われるが、この際は低温の熱処理で済む。そのた
め、バイポーラトランジスタの真性ベース領域２１３に
熱的な影響を与えることはなく、優れた特性の半導体装
置を製造することが出来る。さらに、第２の多結晶シリ
コン膜２０９と第３の多結晶シリコン膜２１６の両方に
第１導電型不純物が含まれているため、多量の第１導電
型不純物が急速熱処理によりバイポーラトランジスタの
エミッタ領域２２０へ拡散する。従って、より電流増幅
率の高い優れた特性の半導体装置を製造することが出来
る。

【００４８】（その他の実施形態）上記第１及び第２の
実施形態においては、バイポーラトランジスタのうち特
にＮＰＮバイポーラトランジスタを例にとって説明した
が、これはＰＮＰバイポーラトランジスタでも良い。

【００４９】上記第１及び第２の実施形態においては、
Ｎ型埋め込み層を形成後、Ｎ型エピタキシャル層を形成
したが、これらは高エネルギーイオン注入により形成し
てもよい。この場合、比較的コストの高いＮ型エピタキ
シャル層形成に要する工程を削減することが出来るとい
うメリットを有する。

【００５０】上記第１及び第２の実施形態においては、
素子分離のためにＬＯＣＯＳ法を用いフィールド酸化膜
を形成したが、これはいわゆるＳＴＩ（シャロー・トレ
ンチ・アイソレーション）を用いても良い。この場合、
バーズピークによるフィールド酸化膜の突き出しを考慮
しなくてもよいため、バイポーラトランジスタの素子面
積を低減することができ、さらに高集積化及び高速動作
が可能となる。

【００５１】上記第１及び第２の実施形態においては、
バイポーラトランジスタの素子分離のために素子分離層
を形成したが、これはＮ型エピタキシャル層を貫く深い
トレンチによる分離でもよい。この場合、コレクタ−基
板間の寄生容量が低減されるため、さらに高速動作が可
能となる。

【００５２】上記第１及び第２の実施形態においては、
エミッタ引き出し電極を多結晶シリコン膜により形成
し、後にヒ素イオンを注入したが、これはリンイオンで
も良く、また、予め多結晶シリコン膜中に不純物が含ま
れている所謂ドープドポリシリコンでも良い。

【００５３】上記第１及び第２の実施形態においては、
エミッタ引き出し電極及びベース引き出し電極を多結晶
シリコン膜により形成したが、これらのいずれかはアモ
ルファスシリコン膜でも良く、またシリサイド膜でも良
い。

【００５４】上記第１及び第２の実施形態においては、
層間絶縁膜を平坦化する際にＣＭＰを用いたが、これは
レジストエッチバック法を用いて平坦化しても良く、ま
た層間絶縁膜を流動性のある膜とし、熱処理によりリフ
ローをさせて平坦化しても良い。また、必ずしも平坦化
を行う必要はない。

【００５５】

【発明の効果】以上説明したように、本発明によれば、
バイポーラトランジスタの実効的なエミッタ開口窓の大
きさはベース引き出し電極とエミッタ引き出し電極を上
下に分離する絶縁物の開口寸法により決定される。ま
た、絶縁物の開口形状は後のエッチング工程を経てもば
らつきが少なく、テーパ状にならない。従って、その上
に形成するエミッタ引き出し電極の形状もテーパ状にな
らず、エミッタ引き出し電極の上部は平坦になり、バイ
ポーラトランジスタの電流増幅率のばらつきやエミッタ
コンタクト抵抗のばらつきを抑えることが出来る。

【図面の簡単な説明】

【図１】本発明の第１の実施形態における半導体装置の
製造工程断面図

【図２】本発明の第１の実施形態における半導体装置の
製造工程断面図

【図３】本発明の第１の実施形態における半導体装置の
製造工程断面図

【図４】本発明の第１の実施形態における半導体装置の
製造工程断面図

【図５】本発明の第１の実施形態における半導体装置の
製造工程断面図

【図６】本発明の第１の実施形態における半導体装置の
製造工程断面図

【図７】本発明の第１の実施形態における半導体装置の
製造工程断面図

【図８】本発明の第１の実施形態における半導体装置の
製造工程断面図

【図９】本発明の第２の実施形態における半導体装置の
製造工程断面図

【図１０】本発明の第２の実施形態における半導体装置
の製造工程断面図

【図１１】本発明の第２の実施形態における半導体装置
の製造工程断面図

【図１２】本発明の第２の実施形態における半導体装置
の製造工程断面図

【図１３】本発明の第２の実施形態における半導体装置
の製造工程断面図

【図１４】本発明の第２の実施形態における半導体装置
の製造工程断面図

【図１５】本発明の第２の実施形態における半導体装置
の製造工程断面図

【図１６】本発明の第２の実施形態における半導体装置
の製造工程断面図

【図１７】従来の半導体装置の製造工程断面図

【図１８】従来の半導体装置の製造工程断面図

【図１９】従来の半導体装置の製造工程断面図

【図２０】従来の半導体装置の製造工程断面図

【図２１】従来の半導体装置の製造工程断面図

【図２２】従来の半導体装置の製造工程断面図

【図２３】従来の半導体装置の断面構造図

【符号の説明】

１００ Ｐ型半導体基板 １０１ Ｎ型埋め込み層 １０２ Ｎ型エピタキシャル層 １０３ 素子分離層 １０４ フィールド酸化膜 １０５ レジスト膜 １０６ コレクタプラグ領域 １０７ 第１の多結晶シリコン膜 １０８ 第１のシリコン酸化膜 １０９ シリコン窒化膜 １１０ レジスト膜 １１１ ベース引き出し電極 １１２ レジスト膜 １１３ 真性ベース領域 １１４ 絶縁スペーサ １１５ エミッタ開口窓 １１６ 第２の多結晶シリコン膜 １１７ レジスト膜 １１８ エミッタ引き出し電極 １１９ 外部ベース領域 １２０ エミッタ領域 １２１ 第３のシリコン酸化膜 １２２ レジスト膜 １２３ Ａｌ配線 ２００ Ｐ型半導体基板 ２０１ Ｎ型埋め込み層 ２０２ Ｎ型エピタキシャル層 ２０３ 素子分離層 ２０４ フィールド酸化膜 ２０５ レジスト膜 ２０６ コレクタプラグ領域 ２０７ 第１の多結晶シリコン膜 ２０８ 第１のシリコン酸化膜 ２０９ 第２の多結晶シリコン膜 ２１０ レジスト膜 ２１１ ベース引き出し電極 ２１２ レジスト膜 ２１３ 真性ベース領域 ２１４ 絶縁スペーサ ２１５ エミッタ開口窓 ２１６ 第３の多結晶シリコン膜 ２１７ レジスト膜 ２１８ エミッタ引き出し電極 ２１９ 外部ベース領域 ２２０ エミッタ領域 ２２１ 第３のシリコン酸化膜 ２２２ レジスト膜 ２２３ Ａｌ配線 ３００ Ｐ型半導体基板 ３０１ コレクタ領域 ３０２ Ｐ型の多結晶シリコン膜 ３０３ 第１のシリコン酸化膜 ３０４ 開口部 ３０５ レジスト膜 ３０６ 真性ベース領域 ３０７ 絶縁スペーサ ３０８ エミッタ開口窓 ３０９ エミッタ引き出し電極 ３１０ コレクタコンタクト領域 ３１１ 外部ベース領域 ３１２ エミッタ領域 ３１３ 第３の絶縁膜 ３１４ 金属電極

Claims (7)

【特許請求の範囲】
1. 【請求項１】 半導体基板上にバイポーラトランジスタ
   を有する半導体装置において、前記バイポーラトランジ
   スタは、 第１導電型不純物を含むコレクタ領域と、 前記コレクタ領域に囲まれた第２導電型不純物を含む真
   性ベース領域と、 前記コレクタ領域の中にあって、前記真性ベース領域と
   少なくとも一部が接触した第２導電型不純物を含む外部
   ベース領域と、 前記外部ベース領域の上方に位置し、前記外部ベース領
   域と少なくとも一部が接触した高濃度の第２導電型不純
   物を含むベース引き出し電極と、 前記真性ベース電極に囲まれた第１導電型不純物を含む
   エミッタ領域と、 前記エミッタ領域の上方に位置し、前記エミッタ領域と
   少なくとも一部が接触しており、前記ベース引き出し電
   極とは側方は第１の絶縁物からなるテーパ状の絶縁スペ
   ーサにより分離され、下方は第２の絶縁物により分離さ
   れた高濃度の第１導電型不純物を含むエミッタ引き出し
   電極とを有し、 前記第２の絶縁物の前記絶縁スペーサに接する部位はテ
   ーパ状になっていないことを特徴とする半導体装置。
2. 【請求項２】 半導体基板上にバイポーラトランジスタ
   を有する半導体装置の製造方法において、 前記半導体基板に第１導電型不純物を導入して前記バイ
   ポーラトランジスタのコレクタ領域を形成する工程と、 前記半導体基板上に第２導電型不純物を含む第１の導電
   性膜を形成する工程と、 前記第１の導電性膜上に第１の絶縁膜を形成する工程
   と、 前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、 前記第２の絶縁膜及び前記第１の絶縁膜及び前記第１の
   導電性膜の所定の部分をエッチングして開口部を形成す
   る工程と、 少なくとも前記開口部に第２導電型不純物を導入する工
   程と、 前記半導体基板上に前記第２の絶縁膜とはエッチングレ
   ートの異なる第３の絶縁膜を形成する工程と、 前記第３の絶縁膜を前記第２の絶縁膜までエッチバック
   して前記開口部の側方に絶縁スペーサを形成する工程
   と、 前記半導体基板上に第１導電型不純物を含む第２の導電
   性膜を形成する工程と、 前記第２の導電性膜をエッチングしてエミッタ引き出し
   電極を形成する工程とを有する半導体装置の製造方法。
3. 【請求項３】 請求項２において、第１の絶縁膜はシリ
   コン酸化膜であり、第２の絶縁膜はシリコン窒化膜であ
   り、第３の絶縁膜はシリコン酸化膜であることを特徴と
   する半導体装置の製造方法。
4. 【請求項４】 半導体基板上にバイポーラトランジスタ
   を有する半導体装置の製造方法において、 前記半導体基板に第１導電型不純物を導入して前記バイ
   ポーラトランジスタのコレクタ領域を形成する工程と、 前記半導体基板上に第２導電型不純物を含む第１の導電
   性膜を形成する工程と、 前記第１の導電性膜上に第１の絶縁膜を形成する工程
   と、 前記第１の絶縁膜上に第２の導電性膜を形成する工程
   と、 前記第２の導電性膜及び前記第１の絶縁膜及び前記第１
   の導電性膜の所定の部分をエッチングして開口部を形成
   する工程と、 少なくとも前記開口部に第２導電型不純物を導入する工
   程と、 前記半導体基板上に前記第２の導電性膜とはエッチング
   レートの異なる第２の絶縁膜を形成する工程と、 前記第２の絶縁膜をエッチバックして前記開口部の側方
   に絶縁スペーサを形成する工程と、 前記半導体基板上に第１導電型不純物を含む第３の導電
   性膜を形成する工程と、 前記第３の導電性膜及び第２の導電性膜をエッチングし
   てエミッタ引き出し電極を形成する工程とを有する半導
   体装置の製造方法。
5. 【請求項５】 請求項４において、第１の絶縁膜はシリ
   コン酸化膜であり、第２の絶縁膜はシリコン酸化膜であ
   ることを特徴とする半導体装置の製造方法。
6. 【請求項６】 請求項４の半導体装置の製造方法におい
   て、第２の導電性膜の厚さが２０ｎｍ〜１００ｎｍであ
   ることを特徴とする半導体装置の製造方法。
7. 【請求項７】 請求項４の半導体装置の製造方法におい
   て、第２の導電性膜には第１導電型不純物が含まれてい
   ることを特徴とする半導体装置の製造方法。