JPH0812865B2 - バイポーラトランジスタとその製造方法 - Google Patents
バイポーラトランジスタとその製造方法Info
- Publication number
- JPH0812865B2 JPH0812865B2 JP1143830A JP14383089A JPH0812865B2 JP H0812865 B2 JPH0812865 B2 JP H0812865B2 JP 1143830 A JP1143830 A JP 1143830A JP 14383089 A JP14383089 A JP 14383089A JP H0812865 B2 JPH0812865 B2 JP H0812865B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- emitter
- type
- extraction electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000012535 impurity Substances 0.000 claims description 61
- 230000015572 biosynthetic process Effects 0.000 claims description 57
- 238000000605 extraction Methods 0.000 claims description 54
- 238000009792 diffusion process Methods 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 18
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 15
- 229910052796 boron Inorganic materials 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims description 12
- 239000011574 phosphorus Substances 0.000 claims description 12
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 32
- 229920005591 polysilicon Polymers 0.000 description 32
- 238000000034 method Methods 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 15
- 230000003321 amplification Effects 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 238000001459 lithography Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
- H01L29/1008—Base region of bipolar transistors of lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、特にバイポーラ型トランジスタとその製
造方法に係わる。
造方法に係わる。
（従来の技術） バイポーラ型トランジスタ集積回路におけるpnpバイ
ポーラ型トランジスタは、npnバイポーラ型トランジス
タの製造工程で容易に形成できるラテラル構造が広く使
用されている。しかしながら、ラテラル構造であるが故
に、周知の如く、電流増幅率、周波数特性ともに良好で
はない。また、近年では、ポリシリコンをベース電極の
引き出しに使用した微細で動作が高速である自己整合型
のnpnバイポーラ型トランジスタが製造されるにともな
い、このような自己整合型npnバイポーラ型トランジス
タの製造工程でも容易に形成できる自己整合型ラテラル
構造pnpバイポーラ型トランジスタが製造されるように
なっている。
ポーラ型トランジスタは、npnバイポーラ型トランジス
タの製造工程で容易に形成できるラテラル構造が広く使
用されている。しかしながら、ラテラル構造であるが故
に、周知の如く、電流増幅率、周波数特性ともに良好で
はない。また、近年では、ポリシリコンをベース電極の
引き出しに使用した微細で動作が高速である自己整合型
のnpnバイポーラ型トランジスタが製造されるにともな
い、このような自己整合型npnバイポーラ型トランジス
タの製造工程でも容易に形成できる自己整合型ラテラル
構造pnpバイポーラ型トランジスタが製造されるように
なっている。
以下、第４図を参照して、この自己整合型のラテラル
構造pnpバイポーラ型トランジスタについて説明する。
構造pnpバイポーラ型トランジスタについて説明する。
第４図は、自己整合型のラテラル構造pnpバイポーラ
型トランジスタの断面図である。
型トランジスタの断面図である。
第４図において、401は、ｐ型半導体基板、402は、高
濃度n+型領域、403は、高濃度p+型チャネルカット領
域、404は、ｎ型エピタキシャル層、405および406は、
高濃度p+型領域、407は、素子分離領域、408、409およ
び410は、ポリシリコン層、411および412は、酸化膜、4
13、414および415は、アルミニウムからなる電極であ
る。
濃度n+型領域、403は、高濃度p+型チャネルカット領
域、404は、ｎ型エピタキシャル層、405および406は、
高濃度p+型領域、407は、素子分離領域、408、409およ
び410は、ポリシリコン層、411および412は、酸化膜、4
13、414および415は、アルミニウムからなる電極であ
る。
この第４図に示す半導体装置は、バーティカル構造np
nバイポーラ型トランジスタの製造工程で容易にpnpバイ
ポーラ型トランジスタを形成できる、ラテラル構造pnp
バイポーラ型トランジスタである。よって、今、同図に
示される半導体装置は、402および404からなるｎ型領域
をベース領域、405からなる高濃度p+型領域をコレクタ
領域、406からなる高濃度p+型領域をエミッタ領域とし
たpnpバイポーラ型トランジスタとして構成されてい
る。従って、これらの各拡散領域に接続されるポリシリ
コン層は、408がコレクタ引き出し用ポリシリコン層、4
09がベース引き出し用ポリシリコン層、410がエミッタ
引き出し用ポリシリコン層となり、またこれら各ポリシ
リコン層に接続されるアルミニウム電極は、413がコレ
クタ電極、414がエミッタ電極、および415がベース電極
となっている。
nバイポーラ型トランジスタの製造工程で容易にpnpバイ
ポーラ型トランジスタを形成できる、ラテラル構造pnp
バイポーラ型トランジスタである。よって、今、同図に
示される半導体装置は、402および404からなるｎ型領域
をベース領域、405からなる高濃度p+型領域をコレクタ
領域、406からなる高濃度p+型領域をエミッタ領域とし
たpnpバイポーラ型トランジスタとして構成されてい
る。従って、これらの各拡散領域に接続されるポリシリ
コン層は、408がコレクタ引き出し用ポリシリコン層、4
09がベース引き出し用ポリシリコン層、410がエミッタ
引き出し用ポリシリコン層となり、またこれら各ポリシ
リコン層に接続されるアルミニウム電極は、413がコレ
クタ電極、414がエミッタ電極、および415がベース電極
となっている。
このような構造の半導体装置によれば、高濃度p+型コ
レクタ領域405、およびエミッタ領域406を、夫々コレク
タ引き出し用ポリシリコン層408、およびエミッタ引き
出し用ポリシリコン層410からの２段階拡散によって形
成する。しかしながら、ポリシリコン層408および410
を、ホトレジストを用いたリソグラフィ技術によりパタ
ーニングしていることから、ベース幅はリソグラフィの
解像限界Ｗにより、その幅が決定される。第４図による
と実際のベース幅は、両側からの高濃度ｐ型拡散領域40
4、および405によって、リソグラフィの解像限界Ｗより
も若干狭まっている。よって、自己整合型でないラテラ
ル構造バイポーラ型トランジスタよりは、ベース幅が狭
く形成できるので周波数特性が改善される。しかしなが
ら、リソグラフィの解像限界Ｗがベース幅の決定に大き
な影響力を持っていることに変わりはない。これはベー
ス幅を狭く形成しようとすれば、両側のポリシリコン層
からの横方向の拡散を進めれば良い。しかしながら、横
方向の拡散を進めることは、縦方向の拡散をも進めるこ
ととなるので、必然的にエミッタ領域405、およびコレ
クタ拡散領域406が深くなる。しかもまた、拡散の仕方
からもわかるように、狭いベース幅の領域は表面のみ
で、拡散領域の深いところ程、ベース幅が広くなる。従
って、事実上、ベース幅の微細化による周波数特性の改
善の効果は少ない。反対にエミッタ拡散領域406、およ
びコレクタ拡散領域405が深くなれば、コレクタ接合に
面したエミッタ接合は大きくなるので電流増幅率は改善
されるのだが、これでは素子の微細化には適さない。
レクタ領域405、およびエミッタ領域406を、夫々コレク
タ引き出し用ポリシリコン層408、およびエミッタ引き
出し用ポリシリコン層410からの２段階拡散によって形
成する。しかしながら、ポリシリコン層408および410
を、ホトレジストを用いたリソグラフィ技術によりパタ
ーニングしていることから、ベース幅はリソグラフィの
解像限界Ｗにより、その幅が決定される。第４図による
と実際のベース幅は、両側からの高濃度ｐ型拡散領域40
4、および405によって、リソグラフィの解像限界Ｗより
も若干狭まっている。よって、自己整合型でないラテラ
ル構造バイポーラ型トランジスタよりは、ベース幅が狭
く形成できるので周波数特性が改善される。しかしなが
ら、リソグラフィの解像限界Ｗがベース幅の決定に大き
な影響力を持っていることに変わりはない。これはベー
ス幅を狭く形成しようとすれば、両側のポリシリコン層
からの横方向の拡散を進めれば良い。しかしながら、横
方向の拡散を進めることは、縦方向の拡散をも進めるこ
ととなるので、必然的にエミッタ領域405、およびコレ
クタ拡散領域406が深くなる。しかもまた、拡散の仕方
からもわかるように、狭いベース幅の領域は表面のみ
で、拡散領域の深いところ程、ベース幅が広くなる。従
って、事実上、ベース幅の微細化による周波数特性の改
善の効果は少ない。反対にエミッタ拡散領域406、およ
びコレクタ拡散領域405が深くなれば、コレクタ接合に
面したエミッタ接合は大きくなるので電流増幅率は改善
されるのだが、これでは素子の微細化には適さない。
従って、上記のような自己整合型ラテラル構造バイポ
ーラ型トランジスタとその製造方法によっては、ベース
幅がリソグラフィ解像限界Ｗに大きな影響を受けるため
に、周波数特性が良好で、電流増幅率も良好であり、か
つ素子の微細化に有利となるラテラル構造pnpバイポー
ラ型トランジスタは形成できなかった。
ーラ型トランジスタとその製造方法によっては、ベース
幅がリソグラフィ解像限界Ｗに大きな影響を受けるため
に、周波数特性が良好で、電流増幅率も良好であり、か
つ素子の微細化に有利となるラテラル構造pnpバイポー
ラ型トランジスタは形成できなかった。
（発明が解決しようとする課題） この発明は上記のような点に鑑み為されたもので、そ
の目的は、微細に、かつ他の導電極性のバイポーラトラ
ンジスタの製造工程で容易に製造することが可能な、高
周波特性および電流増幅率がともに良好であるバイポー
ラトランジスタとその製造方法を提供することにある。
の目的は、微細に、かつ他の導電極性のバイポーラトラ
ンジスタの製造工程で容易に製造することが可能な、高
周波特性および電流増幅率がともに良好であるバイポー
ラトランジスタとその製造方法を提供することにある。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、この発明では、第１導電
型の半導体基板上に形成された第２導電型のエピタキシ
ャル層と、このエピタキシャル層内に形成され、前記基
板に達して前記エピタキシャル層に素子領域を画定する
素子分離領域と、少なくとも前記素子領域の表面部分に
形成され、前記素子領域内の、エミッタ形成予定領域、
ベース形成予定領域およびコレクタ形成予定領域を含む
素子形成予定領域に達する第１の孔を持つ第１の絶縁膜
と、この第１の絶縁膜上に形成され、前記第１の孔を介
して前記素子形成予定領域に接するエミッタ引き出し電
極と、前記第１の絶縁膜上に形成され、前記第１の孔を
介して前記素子形成予定領域に接し、かつ前記素子形成
予定領域上で前記エミッタ引き出し電極と離隔されるコ
レクタ引き出し電極と、前記エミッタ引き出し電極と前
記コレクタ引き出し電極とを互いに絶縁するとともに、
前記エミッタ引き出し電極とコレクタ引き出し電極との
間の、前記素子形成予定領域に達する第２の孔を持つ第
２の絶縁膜と、前記第２の絶縁膜上に形成され、前記第
２の孔を介して前記素子形成予定領域に接するベース引
き出し電極とを具備する。
型の半導体基板上に形成された第２導電型のエピタキシ
ャル層と、このエピタキシャル層内に形成され、前記基
板に達して前記エピタキシャル層に素子領域を画定する
素子分離領域と、少なくとも前記素子領域の表面部分に
形成され、前記素子領域内の、エミッタ形成予定領域、
ベース形成予定領域およびコレクタ形成予定領域を含む
素子形成予定領域に達する第１の孔を持つ第１の絶縁膜
と、この第１の絶縁膜上に形成され、前記第１の孔を介
して前記素子形成予定領域に接するエミッタ引き出し電
極と、前記第１の絶縁膜上に形成され、前記第１の孔を
介して前記素子形成予定領域に接し、かつ前記素子形成
予定領域上で前記エミッタ引き出し電極と離隔されるコ
レクタ引き出し電極と、前記エミッタ引き出し電極と前
記コレクタ引き出し電極とを互いに絶縁するとともに、
前記エミッタ引き出し電極とコレクタ引き出し電極との
間の、前記素子形成予定領域に達する第２の孔を持つ第
２の絶縁膜と、前記第２の絶縁膜上に形成され、前記第
２の孔を介して前記素子形成予定領域に接するベース引
き出し電極とを具備する。
さらに、前記エミッタ引き出し電極と前記素子形成予
定領域との接触部分近傍の前記第２導電型のエピタキシ
ャル層内に形成された、第１導電型のエミッタ領域と、
前記第１導電型のエミッタ領域の接合部の周囲の前記第
２導電型のエピタキシャル層内に形成された、第２導電
型の内部ベース領域と、前記ベース引き出し電極と前記
素子形成予定領域との接触部分近傍の前記第２導電型の
エピタキシャル層内に前記内部ベース領域に接して形成
された、前記第２導電型の外部ベース領域と、前記コレ
クタ引き出し電極と前記素子形成予定領域との接触部分
近傍から、前記外部ベース領域の接合部の下方を介して
前記内部ベース領域の接合部に至るまで、前記第２導電
型のエピタキシャル層内に形成された、第１導電型のコ
レクタ領域とを持ち、コレクタからベースを介してエミ
ッタに至る真性トランジスタ領域が、前記エミッタ領域
および前記コレクタ領域と異なる導電型のエピタキシャ
ル層内に、水平方向から傾いて設けられていることを特
徴としている。
定領域との接触部分近傍の前記第２導電型のエピタキシ
ャル層内に形成された、第１導電型のエミッタ領域と、
前記第１導電型のエミッタ領域の接合部の周囲の前記第
２導電型のエピタキシャル層内に形成された、第２導電
型の内部ベース領域と、前記ベース引き出し電極と前記
素子形成予定領域との接触部分近傍の前記第２導電型の
エピタキシャル層内に前記内部ベース領域に接して形成
された、前記第２導電型の外部ベース領域と、前記コレ
クタ引き出し電極と前記素子形成予定領域との接触部分
近傍から、前記外部ベース領域の接合部の下方を介して
前記内部ベース領域の接合部に至るまで、前記第２導電
型のエピタキシャル層内に形成された、第１導電型のコ
レクタ領域とを持ち、コレクタからベースを介してエミ
ッタに至る真性トランジスタ領域が、前記エミッタ領域
および前記コレクタ領域と異なる導電型のエピタキシャ
ル層内に、水平方向から傾いて設けられていることを特
徴としている。
また、その製造方法は、第１導電型の半導体基板上
に、第２導電型のエピタキシャル層を形成し、前記エピ
タキシャル層内に、前記基板に達して前記エピタキシャ
ル層に素子領域を画定する素子分離領域を形成し、少な
くとも前記素子領域の表面部分に、前記素子領域の、エ
ミッタ形成予定領域、ベース形成予定領域およびコレク
タ形成予定領域を含む素子形成予定領域に達する第１の
孔を持つ第１の絶縁膜を形成し、前記第１の絶縁膜上
に、前記第１の孔を介して前記素子形成予定領域に接す
る第１の導電体膜を形成し、前記第１の導電体膜の、エ
ミッタ引き出し電極を形成する部分に、第２導電型の第
１の不純物を導入し、前記第１の導電体膜に、前記エピ
タキシャル層における拡散速度が前記第１の不純物より
も速い第１導電型の第２の不純物を導入し、前記素子形
成予定領域上で前記第１の導電体膜に、前記コレクタ引
き出し電極とエミッタ引き出し電極とを離隔するための
離隔部分を形成するとともに、前記第１の導電体膜をコ
レクタ引き出し電極およびエミッタ引き出し電極に加工
し、前記エミッタ引き出し電極と前記コレクタ引き出し
電極とを互いに絶縁するとともに前記エミッタ引き出し
電極とコレクタ引き出し電極との間の、前記素子形成予
定領域に達する第２の孔を持つ第２の絶縁膜を形成す
る。
に、第２導電型のエピタキシャル層を形成し、前記エピ
タキシャル層内に、前記基板に達して前記エピタキシャ
ル層に素子領域を画定する素子分離領域を形成し、少な
くとも前記素子領域の表面部分に、前記素子領域の、エ
ミッタ形成予定領域、ベース形成予定領域およびコレク
タ形成予定領域を含む素子形成予定領域に達する第１の
孔を持つ第１の絶縁膜を形成し、前記第１の絶縁膜上
に、前記第１の孔を介して前記素子形成予定領域に接す
る第１の導電体膜を形成し、前記第１の導電体膜の、エ
ミッタ引き出し電極を形成する部分に、第２導電型の第
１の不純物を導入し、前記第１の導電体膜に、前記エピ
タキシャル層における拡散速度が前記第１の不純物より
も速い第１導電型の第２の不純物を導入し、前記素子形
成予定領域上で前記第１の導電体膜に、前記コレクタ引
き出し電極とエミッタ引き出し電極とを離隔するための
離隔部分を形成するとともに、前記第１の導電体膜をコ
レクタ引き出し電極およびエミッタ引き出し電極に加工
し、前記エミッタ引き出し電極と前記コレクタ引き出し
電極とを互いに絶縁するとともに前記エミッタ引き出し
電極とコレクタ引き出し電極との間の、前記素子形成予
定領域に達する第２の孔を持つ第２の絶縁膜を形成す
る。
さらに、前記コレクタ引き出し電極から前記第２の不
純物を前記素子形成予定領域に拡散させるとともに、前
記エミッタ引き出し電極から前記第１、第２の不純物を
前記素子形成予定領域に拡散させ、第１導電型のコレク
タ領域を前記コレクタ引き出し電極と前記素子形成予定
領域との接触部分近傍に形成し、第１導電型のエミッタ
領域を前記エミッタ引き出し電極と前記素子形成予定領
域との接触部分近傍に形成し、このエミッタ領域の接合
部の周囲に第２導電型の内部ベース領域を形成する。
純物を前記素子形成予定領域に拡散させるとともに、前
記エミッタ引き出し電極から前記第１、第２の不純物を
前記素子形成予定領域に拡散させ、第１導電型のコレク
タ領域を前記コレクタ引き出し電極と前記素子形成予定
領域との接触部分近傍に形成し、第１導電型のエミッタ
領域を前記エミッタ引き出し電極と前記素子形成予定領
域との接触部分近傍に形成し、このエミッタ領域の接合
部の周囲に第２導電型の内部ベース領域を形成する。
この後、少なくとも前記第２の孔を介して、前記素子
形成予定領域に前記第２の不純物を導入し、前記コレク
タ引き出し電極と前記素子形成予定領域との接触部分近
傍に形成されている前記コレクタ領域を前記内部ベース
領域に接触させ、前記第２の絶縁膜上に、前記第２の孔
を介して前記コレクタ領域に接する第２の導電体膜を形
成し、前記第２の導電体膜に、第２導電型の第３の不純
物を導入し、前記第２の導電体膜から前記第３の不純物
を前記コレクタ領域に拡散させ、このコレクタ領域内に
前記内部ベース領域に接する第２導電型の外部ベース領
域を形成し、前記第２の導電体膜を、ベース引き出し電
極に加工する。
形成予定領域に前記第２の不純物を導入し、前記コレク
タ引き出し電極と前記素子形成予定領域との接触部分近
傍に形成されている前記コレクタ領域を前記内部ベース
領域に接触させ、前記第２の絶縁膜上に、前記第２の孔
を介して前記コレクタ領域に接する第２の導電体膜を形
成し、前記第２の導電体膜に、第２導電型の第３の不純
物を導入し、前記第２の導電体膜から前記第３の不純物
を前記コレクタ領域に拡散させ、このコレクタ領域内に
前記内部ベース領域に接する第２導電型の外部ベース領
域を形成し、前記第２の導電体膜を、ベース引き出し電
極に加工する。
（作用） 上記構成を有するバイポーラトランジスタとその製造
方法であると、上記真性トランジスタ領域が、エミッタ
領域およびコレクタ領域と異なる導電型のエピタキシャ
ル層内に形成されているので、このエピタキシャル層
を、他の導電極性のバイポーラトランジスタと共有でき
る。
方法であると、上記真性トランジスタ領域が、エミッタ
領域およびコレクタ領域と異なる導電型のエピタキシャ
ル層内に形成されているので、このエピタキシャル層
を、他の導電極性のバイポーラトランジスタと共有でき
る。
また、外部ベース領域が、第２の絶縁膜の第２の孔を
介して素子形成予定領域に接するベース引き出し電極と
素子形成予定領域との接触部分近傍に形成されている。
このため、外部ベース領域を、ベース引き出し電極から
不純物を拡散させて形成することが可能となり、ベース
領域を微細化できる。しかも、外部ベース領域を、ベー
ス引き出し電極から不純物を拡散させて形成できると、
この外部ベース領域の形成を、例えば他の導電極性のバ
イポーラトランジスタのエミッタ領域の形成と同時に行
える。
介して素子形成予定領域に接するベース引き出し電極と
素子形成予定領域との接触部分近傍に形成されている。
このため、外部ベース領域を、ベース引き出し電極から
不純物を拡散させて形成することが可能となり、ベース
領域を微細化できる。しかも、外部ベース領域を、ベー
ス引き出し電極から不純物を拡散させて形成できると、
この外部ベース領域の形成を、例えば他の導電極性のバ
イポーラトランジスタのエミッタ領域の形成と同時に行
える。
これらの点から、上記構成を有するバイポーラトラン
ジスタは、微細に、かつ他の導電極性のバイポーラトラ
ンジスタの製造工程で容易に製造することが可能とな
る。
ジスタは、微細に、かつ他の導電極性のバイポーラトラ
ンジスタの製造工程で容易に製造することが可能とな
る。
また、ベース領域が微細化されることによってベース
幅は短くなり、上記構成を有するバイポーラトランジス
タの高周波特性は、良好となる。
幅は短くなり、上記構成を有するバイポーラトランジス
タの高周波特性は、良好となる。
また、上記ベース幅は、第１導電型のコレクタ領域
が、コレクタ引き出し電極と素子形成予定領域との接触
部分近傍から、外部ベース領域の接合部の下方を介し
て、内部ベース領域の接合部に至るまで形成されること
により、さらに短縮される。したがって、その高周波特
性は、より良好となる。
が、コレクタ引き出し電極と素子形成予定領域との接触
部分近傍から、外部ベース領域の接合部の下方を介し
て、内部ベース領域の接合部に至るまで形成されること
により、さらに短縮される。したがって、その高周波特
性は、より良好となる。
また、上記真性トランジスタ領域が、水平方向から傾
いて設けられていることにより、真性トランジスタ領域
が、水平方向に設けられているラテラル構造のバイポー
ラトランジスタよりも、コレクタ領域の接合部に面する
エミッタ接合部が大きくなる。これによって、その電流
増幅率も良好となる。
いて設けられていることにより、真性トランジスタ領域
が、水平方向に設けられているラテラル構造のバイポー
ラトランジスタよりも、コレクタ領域の接合部に面する
エミッタ接合部が大きくなる。これによって、その電流
増幅率も良好となる。
また、その製造方法であると、特にコレクタ引き出し
電極から第２の不純物を素子形成予定領域に拡散させる
とともに、エミッタ引き出し電極から第１、第２の不純
物を素子形成予定領域に拡散させる。このとき、第２の
不純物に、エピタキシャル層における拡散速度が第１の
不純物よりも速いものとしておくことにより、一回の拡
散で、第１導電型のエミッタ領域が、エミッタ引き出し
電極と素子形成予定領域との接触部分近傍に形成され、
さらにこのエミッタ領域の接合部の周囲に第２導電型の
内部ベース領域が形成される。このため、上記構成を有
するバイポーラトランジスタを製造する際に、その製造
工程を簡略化することができる。
電極から第２の不純物を素子形成予定領域に拡散させる
とともに、エミッタ引き出し電極から第１、第２の不純
物を素子形成予定領域に拡散させる。このとき、第２の
不純物に、エピタキシャル層における拡散速度が第１の
不純物よりも速いものとしておくことにより、一回の拡
散で、第１導電型のエミッタ領域が、エミッタ引き出し
電極と素子形成予定領域との接触部分近傍に形成され、
さらにこのエミッタ領域の接合部の周囲に第２導電型の
内部ベース領域が形成される。このため、上記構成を有
するバイポーラトランジスタを製造する際に、その製造
工程を簡略化することができる。
（実施例） 以下、第１図乃至第３図を参照して、この発明の一実
施例に係わるバイポーラトランジスタとその製造方法に
ついて説明する。
施例に係わるバイポーラトランジスタとその製造方法に
ついて説明する。
第１図（ａ）乃至第１図（ｆ）は、この発明の一実施
例に係わる自己整合型pnpバイポーラ型トランジスタを
製造工程順に示した断面図である。
例に係わる自己整合型pnpバイポーラ型トランジスタを
製造工程順に示した断面図である。
まず、第１図（ａ）において、通常の自己整合型npn
バイポーラ型トランジスタの製造方法と同様に、例えば
ｐ型半導体基板101に、ｎ型エピタキシャル層102を、例
えば１〜２μｍ程度気相成長させて、次に例えばLOCOS
法にて選択酸化を行い、素子分離領域104を形成し素子
分離を行なう。この時、素子分離領域104形成予定領域
に予め、例えばｐ型不純物であるボロン（Ｂ）をイオン
注入しておき、選択酸化時の熱を利用して高濃度p+型チ
ャネルカット領域103を形成する。この素子分離方法に
は、このような選択酸化による素子分離領域104を形成
する方法ではなく、pn接合分離や、溝埋込分離を使用し
ても良い。この後、全面に、例えば熱酸化法により酸化
膜104′を形成する。この後、素子形成予定領域の該酸
化膜104′を除去し、ｎ型エピタキシャル層102の表面を
露出させる。この後、全面に、例えばCVD法によりポリ
シリコン層105を2000〜4000Å程度成長させる。この
後、全面にホトレジスト106を塗布し、写真蝕刻法によ
り、このホトレジスト106を所定形状にパターニング
し、これをブロックにポリシリコン層105に対し、ｎ型
不純物である、例えばりん（Ｐ）107の比較的拡散速度
の速いｎ型不純物を、ドーズ量１×1015cm-2の条件でイ
オン注入する。同図中の107′は、ポリシリコン層105に
含有されたｎ型不純物りん（Ｐ）イオンを示している。
バイポーラ型トランジスタの製造方法と同様に、例えば
ｐ型半導体基板101に、ｎ型エピタキシャル層102を、例
えば１〜２μｍ程度気相成長させて、次に例えばLOCOS
法にて選択酸化を行い、素子分離領域104を形成し素子
分離を行なう。この時、素子分離領域104形成予定領域
に予め、例えばｐ型不純物であるボロン（Ｂ）をイオン
注入しておき、選択酸化時の熱を利用して高濃度p+型チ
ャネルカット領域103を形成する。この素子分離方法に
は、このような選択酸化による素子分離領域104を形成
する方法ではなく、pn接合分離や、溝埋込分離を使用し
ても良い。この後、全面に、例えば熱酸化法により酸化
膜104′を形成する。この後、素子形成予定領域の該酸
化膜104′を除去し、ｎ型エピタキシャル層102の表面を
露出させる。この後、全面に、例えばCVD法によりポリ
シリコン層105を2000〜4000Å程度成長させる。この
後、全面にホトレジスト106を塗布し、写真蝕刻法によ
り、このホトレジスト106を所定形状にパターニング
し、これをブロックにポリシリコン層105に対し、ｎ型
不純物である、例えばりん（Ｐ）107の比較的拡散速度
の速いｎ型不純物を、ドーズ量１×1015cm-2の条件でイ
オン注入する。同図中の107′は、ポリシリコン層105に
含有されたｎ型不純物りん（Ｐ）イオンを示している。
次に、第１図（ｂ）において、前記ホトレジスト106
を除去し、全面に、例えば前工程でイオン注入した不純
物よりも拡散速度の遅いｐ型不純物のボロン（Ｂ）を、
例えばドーズ量１×1016cm-2の条件でイオン注入する。
同図中の108′は、ポリシリコン層105に含有されたｐ型
不純物ボロン（Ｂ）イオンを示している。ここで、ポリ
シリコン層105内には、ｎ型不純物であるりん（Ｐ）10
7′と、ｐ型不純物であるボロン（Ｂ）108′とが両方存
在する領域109と、ボロン（Ｂ）108′のみ存在する領域
110とが形成される。また、ｎ型不純物りん（Ｐ）のイ
オン107注入後、あるいはｐ型不純物ボロン（Ｂ）108の
イオン注入後に、ｎ型エピタキシャル層102内、特に後
工程で形成されるコレクタ電極取出し領域に、ポリシリ
コン層105内のｎ型不純物であるりん（Ｐ）イオン107′
が拡散しない程度にアニールを加えても良い。
を除去し、全面に、例えば前工程でイオン注入した不純
物よりも拡散速度の遅いｐ型不純物のボロン（Ｂ）を、
例えばドーズ量１×1016cm-2の条件でイオン注入する。
同図中の108′は、ポリシリコン層105に含有されたｐ型
不純物ボロン（Ｂ）イオンを示している。ここで、ポリ
シリコン層105内には、ｎ型不純物であるりん（Ｐ）10
7′と、ｐ型不純物であるボロン（Ｂ）108′とが両方存
在する領域109と、ボロン（Ｂ）108′のみ存在する領域
110とが形成される。また、ｎ型不純物りん（Ｐ）のイ
オン107注入後、あるいはｐ型不純物ボロン（Ｂ）108の
イオン注入後に、ｎ型エピタキシャル層102内、特に後
工程で形成されるコレクタ電極取出し領域に、ポリシリ
コン層105内のｎ型不純物であるりん（Ｐ）イオン107′
が拡散しない程度にアニールを加えても良い。
次に、第１図（ｃ）において、全面に、例えばCVD法
により、酸化膜111を3000〜5000Å程度成長させる。こ
の後、例えば図示しないホトレジストを用いた写真蝕刻
法、および反応性イオンエッチング法により、酸化膜11
1、ポリシリコン層105を、順次エッチングし、所定の形
状に開口部を形成する。この後、再度全面に、例えばCV
D法により、酸化膜112を2000〜3000Å程度成長させ、反
応性イオンエッチング法により、この酸化膜112を前記
開口部の側壁にのみ残るように除去する。
により、酸化膜111を3000〜5000Å程度成長させる。こ
の後、例えば図示しないホトレジストを用いた写真蝕刻
法、および反応性イオンエッチング法により、酸化膜11
1、ポリシリコン層105を、順次エッチングし、所定の形
状に開口部を形成する。この後、再度全面に、例えばCV
D法により、酸化膜112を2000〜3000Å程度成長させ、反
応性イオンエッチング法により、この酸化膜112を前記
開口部の側壁にのみ残るように除去する。
次に、第１図（ｄ）において、例えば熱酸化法によ
り、酸化膜113を形成し、適度なアニールを施すと、ポ
リシリコン層105から、ｎ型不純物であるりん（Ｐ）イ
オン107′と、ｐ型不純物であるボロン（Ｂ）イオン10
8′がｎ型エピタキシャル層102内に拡散し、高濃度p++
型コレクタ電極取出し領域114と、高濃度p++型エミッタ
領域115と、内部ベース領域に当る高濃度n+型領域116を
形成する。この工程は、上述したようにｎ型不純物であ
るりん（Ｐ）イオン107′と、ｐ型不純物であるボロン
（Ｂ）イオン108′の拡散速度が違うことから、１回の
熱処理でこれら３つの拡散領域が形成される。
り、酸化膜113を形成し、適度なアニールを施すと、ポ
リシリコン層105から、ｎ型不純物であるりん（Ｐ）イ
オン107′と、ｐ型不純物であるボロン（Ｂ）イオン10
8′がｎ型エピタキシャル層102内に拡散し、高濃度p++
型コレクタ電極取出し領域114と、高濃度p++型エミッタ
領域115と、内部ベース領域に当る高濃度n+型領域116を
形成する。この工程は、上述したようにｎ型不純物であ
るりん（Ｐ）イオン107′と、ｐ型不純物であるボロン
（Ｂ）イオン108′の拡散速度が違うことから、１回の
熱処理でこれら３つの拡散領域が形成される。
次に、第１図（ｅ）において、開口部内の酸化膜113
に、例えばｐ型不純物であるボロン（Ｂ）をドーズ量１
×1013cm-2の条件でイオン注入を行い、温度950℃で熱
拡散することにより、ｐ型コレクタ領域117を形成す
る。この後、開口部内の酸化膜113をエッチング除去
し、全面に、例えばCVD法によりポリシリコン層118を10
00〜3000Å程度成長させ、このポリシリコン層118から
ｎ型不純物であるヒ素（As）を熱拡散させることによ
り、外部ベース領域である高濃度n++型領域119を形成す
る。
に、例えばｐ型不純物であるボロン（Ｂ）をドーズ量１
×1013cm-2の条件でイオン注入を行い、温度950℃で熱
拡散することにより、ｐ型コレクタ領域117を形成す
る。この後、開口部内の酸化膜113をエッチング除去
し、全面に、例えばCVD法によりポリシリコン層118を10
00〜3000Å程度成長させ、このポリシリコン層118から
ｎ型不純物であるヒ素（As）を熱拡散させることによ
り、外部ベース領域である高濃度n++型領域119を形成す
る。
最後に、第１図（ｆ）において、ポリシリコン層118
を、例えば写真蝕刻法により所定の形状にパターニング
して、ベース電極引き出し用ポリシリコン層118を形成
する。この後、全面に、例えば熱酸化法により酸化膜12
0を形成する。この後、ベース電極引き出し用ポリシリ
コン層118、およびポリシリコン層105の所定の位置に対
し、例えば写真蝕刻法により、コンタクト孔を開孔し、
この後、全面に、例えばスパッタ法により、アルミニウ
ム層を形成する。この後、例えば写真蝕刻法により、こ
のアルミニウム層を所定形状にパターニングして、コレ
クタ電極121、ベース電極122、およびエミッタ電極123
を形成することにより、この発明の一実施例に係わるバ
イポーラトランジスタが製造される。
を、例えば写真蝕刻法により所定の形状にパターニング
して、ベース電極引き出し用ポリシリコン層118を形成
する。この後、全面に、例えば熱酸化法により酸化膜12
0を形成する。この後、ベース電極引き出し用ポリシリ
コン層118、およびポリシリコン層105の所定の位置に対
し、例えば写真蝕刻法により、コンタクト孔を開孔し、
この後、全面に、例えばスパッタ法により、アルミニウ
ム層を形成する。この後、例えば写真蝕刻法により、こ
のアルミニウム層を所定形状にパターニングして、コレ
クタ電極121、ベース電極122、およびエミッタ電極123
を形成することにより、この発明の一実施例に係わるバ
イポーラトランジスタが製造される。
このようなバイポーラトランジスタとその製造方法に
よれば、従来の自己整合型ラテラル構造pnpバイポーラ
型トランジスタと比較し、ベース幅がポリシリコン層11
8からの拡散によって決定される。従って、このベース
幅の決定は、リソグラフィの解像限界に大きな影響は受
けることなく、一段と微細なベース幅を形成でき、よっ
て、さらに周波数特性に優れ、素子の微細化に有利な自
己整合型ラテラル構造pnpバイポーラ型トランジスタと
その製造方法が提供される。
よれば、従来の自己整合型ラテラル構造pnpバイポーラ
型トランジスタと比較し、ベース幅がポリシリコン層11
8からの拡散によって決定される。従って、このベース
幅の決定は、リソグラフィの解像限界に大きな影響は受
けることなく、一段と微細なベース幅を形成でき、よっ
て、さらに周波数特性に優れ、素子の微細化に有利な自
己整合型ラテラル構造pnpバイポーラ型トランジスタと
その製造方法が提供される。
次に、第２図、および第３図を参照して、この発明に
よる半導体装置について、さらに説明する。
よる半導体装置について、さらに説明する。
第２図は、本実施例による自己整合型ラテラル構造pn
pバイポーラ型トランジスタの真性トランジスタ領域の
拡大図である。この第２図に付されている符号は、第１
図と対応している。また、第３図は、第２図中のＡ−
Ａ′断面に沿う不純物濃度を示したグラフである。
pバイポーラ型トランジスタの真性トランジスタ領域の
拡大図である。この第２図に付されている符号は、第１
図と対応している。また、第３図は、第２図中のＡ−
Ａ′断面に沿う不純物濃度を示したグラフである。
まず、第２図において、その真性トランジスタ領域は
Ａ−Ａ′断面に沿った領域に存在している。従って、同
図から分るように真性トランジスタ領域は、ラテラル構
造の完全な横（水平）方向ではなく、斜めに傾いて存在
している。このことから、真性トランジスタ領域が完全
な横（水平）方向であるよりも、コレクタ接合に面する
エミッタ接合が大きくなることは明確で、電流増幅率は
良好となる。
Ａ−Ａ′断面に沿った領域に存在している。従って、同
図から分るように真性トランジスタ領域は、ラテラル構
造の完全な横（水平）方向ではなく、斜めに傾いて存在
している。このことから、真性トランジスタ領域が完全
な横（水平）方向であるよりも、コレクタ接合に面する
エミッタ接合が大きくなることは明確で、電流増幅率は
良好となる。
次に、第３図のＡ−Ａ′断面に沿う不純物濃度を示す
グラフにおいて、301は、エミッタ領域115の不純物濃度
と深さとの関係、302は、同様にベース領域116の不純物
濃度と深さとの関係、303は、同様にコレクタ領域117の
不純物濃度と深さとの関係、304は、同様にエピタキシ
ャル層102の不純物濃度と深さとの関係を示している。
同図からわかるように、真性トランジスタ領域であるＡ
−Ａ′断面に沿う不純物濃度プロファイルは、ベース領
域に接しているコレクタ領域の不純物濃度は低く、一
方、エミッタ領域の不純物濃度は高い。よって、不純物
濃度プロファイルは、ラテラル構造よりも、バーティカ
ル構造に近い。このことからも、電流増幅率は高く、コ
レクタ電流依存性は小さいことが明確である。
グラフにおいて、301は、エミッタ領域115の不純物濃度
と深さとの関係、302は、同様にベース領域116の不純物
濃度と深さとの関係、303は、同様にコレクタ領域117の
不純物濃度と深さとの関係、304は、同様にエピタキシ
ャル層102の不純物濃度と深さとの関係を示している。
同図からわかるように、真性トランジスタ領域であるＡ
−Ａ′断面に沿う不純物濃度プロファイルは、ベース領
域に接しているコレクタ領域の不純物濃度は低く、一
方、エミッタ領域の不純物濃度は高い。よって、不純物
濃度プロファイルは、ラテラル構造よりも、バーティカ
ル構造に近い。このことからも、電流増幅率は高く、コ
レクタ電流依存性は小さいことが明確である。
尚、従来技術同様、この一実施例に係わる自己整合型
pnpバイポーラ型トランジスタは、自己整合型バーティ
カル構造npnバイポーラ型トランジスタの製造工程で、
容易に形成することが可能であることは勿論である。
pnpバイポーラ型トランジスタは、自己整合型バーティ
カル構造npnバイポーラ型トランジスタの製造工程で、
容易に形成することが可能であることは勿論である。
［発明の効果］ 以上説明したように、この発明によれば、微細に、か
つ他の導電極性のバイポーラトランジスタの製造工程で
容易に製造することが可能な、高周波特性および電流増
幅率がともに良好であるバイポーラトランジスタとその
製造方法を提供できる。
つ他の導電極性のバイポーラトランジスタの製造工程で
容易に製造することが可能な、高周波特性および電流増
幅率がともに良好であるバイポーラトランジスタとその
製造方法を提供できる。
第１図（ａ）乃至第１図（ｆ）は、この発明の一実施例
に係わるバイポーラトランジスタとその製造方法につい
て製造工程順に示した断面図、第２図は、第１図に示す
トランジスタの真性トランジスタ領域の拡大図、第３図
は、第２図に示すＡ−Ａ′断面に沿う不純物濃度と深さ
の関係を示すグラフ、第４図は、従来技術による自己整
合型ラテラル構造pnpバイポーラ型トランジスタの断面
図である。 101……ｐ型半導体基板、102……ｎ型エピタキシャル
層、103……p+型チャネルカット領域、104……素子分離
領域、104′……酸化膜、105……ポリシリコン層、106
……ホトレジスト、107……りん（Ｐ）イオン、107′…
…ポリシリコン層105に含有されたりん（Ｐ）イオン、1
08……ボロン（Ｂ）イオン、108′……ポリシリコン層1
05に含有されたボロン（Ｂ）イオン、109……りん
（Ｐ）イオンとボロン（Ｂ）イオンが混在する領域、11
0……ボロン（Ｂ）イオンのみ存在する領域、111……酸
化膜、112……酸化膜、113……酸化膜、114……p++型コ
レクタ電極取出し領域、115……p++型エミッタ領域、11
6……n+型内部ベース領域、117……ｐ型コレクタ領域、
118……ポリシリコン層、119……n++型外部ベース領
域、120……酸化膜、121……コレクタ電極、122……ベ
ース電極、123……エミッタ電極、301……エミッタ領域
115の不純物濃度と深さとの関係、302……ベース領域11
6の不純物濃度と深さとの関係、303……コレクタ領域11
7の不純物濃度と深さとの関係、304……エピタキシャル
層102の不純物濃度と深さとの関係、401……ｐ型半導体
基板、402……n+型領域、403……p+型チャネルカット領
域、404……ｎ型エピタキシャル層、405……p+型領域、
406……p+型領域、407……素子分離領域、408……ポリ
シリコン層、409……ポリシリコン層、410……ポリシリ
コン層、411……酸化膜、412……酸化膜、413……コレ
クタ電極、414……エミッタ電極、415……ベース電極、
Ｗ……リソグラフィ解像限界。
に係わるバイポーラトランジスタとその製造方法につい
て製造工程順に示した断面図、第２図は、第１図に示す
トランジスタの真性トランジスタ領域の拡大図、第３図
は、第２図に示すＡ−Ａ′断面に沿う不純物濃度と深さ
の関係を示すグラフ、第４図は、従来技術による自己整
合型ラテラル構造pnpバイポーラ型トランジスタの断面
図である。 101……ｐ型半導体基板、102……ｎ型エピタキシャル
層、103……p+型チャネルカット領域、104……素子分離
領域、104′……酸化膜、105……ポリシリコン層、106
……ホトレジスト、107……りん（Ｐ）イオン、107′…
…ポリシリコン層105に含有されたりん（Ｐ）イオン、1
08……ボロン（Ｂ）イオン、108′……ポリシリコン層1
05に含有されたボロン（Ｂ）イオン、109……りん
（Ｐ）イオンとボロン（Ｂ）イオンが混在する領域、11
0……ボロン（Ｂ）イオンのみ存在する領域、111……酸
化膜、112……酸化膜、113……酸化膜、114……p++型コ
レクタ電極取出し領域、115……p++型エミッタ領域、11
6……n+型内部ベース領域、117……ｐ型コレクタ領域、
118……ポリシリコン層、119……n++型外部ベース領
域、120……酸化膜、121……コレクタ電極、122……ベ
ース電極、123……エミッタ電極、301……エミッタ領域
115の不純物濃度と深さとの関係、302……ベース領域11
6の不純物濃度と深さとの関係、303……コレクタ領域11
7の不純物濃度と深さとの関係、304……エピタキシャル
層102の不純物濃度と深さとの関係、401……ｐ型半導体
基板、402……n+型領域、403……p+型チャネルカット領
域、404……ｎ型エピタキシャル層、405……p+型領域、
406……p+型領域、407……素子分離領域、408……ポリ
シリコン層、409……ポリシリコン層、410……ポリシリ
コン層、411……酸化膜、412……酸化膜、413……コレ
クタ電極、414……エミッタ電極、415……ベース電極、
Ｗ……リソグラフィ解像限界。
Claims (5)
- 【請求項１】第１導電型の半導体基板と、 前記第１導電型の半導体基板上に形成された第２導電型
のエピタキシャル層と、 前記エピタキシャル層内に形成され、前記基板に達して
前記エピタキシャル層に素子領域を画定する素子分離領
域と、 少なくとも前記素子領域の表面部分に形成され、前記素
子領域内の、エミッタ形成予定領域、ベース形成予定領
域およびコレクタ形成予定領域を含む素子形成予定領域
に達する第１の孔を持つ第１の絶縁膜と、 前記第１の絶縁膜上に形成され、前記第１の孔を介して
前記素子形成予定領域に接するエミッタ引き出し電極
と、 前記第１の絶縁膜上に形成され、前記第１の孔を介して
前記素子形成予定領域に接し、かつ前記素子形成予定領
域上で前記エミッタ引き出し電極と離隔されるコレクタ
引き出し電極と、 前記エミッタ引き出し電極と前記コレクタ引き出し電極
とを互いに絶縁するとともに、前記エミッタ引き出し電
極とコレクタ引き出し電極との間の、前記素子形成予定
領域に達する第２の孔を持つ第２の絶縁膜と、 前記第２の絶縁膜上に形成され、前記第２の孔を介して
前記素子形成予定領域に接するベース引き出し電極と、 前記エミッタ引き出し電極と前記素子形成予定領域との
接触部分近傍の前記第２導電型のエピタキシャル層内に
形成された、第１導電型のエミッタ領域と、 前記第１導電型のエミッタ領域の接合部の周囲の前記第
２導電型のエピタキシャル層内に形成された、第２導電
型の内部ベース領域と、 前記ベース引き出し電極と前記素子形成予定領域との接
触部分近傍の前記第２導電型のエピタキシャル層内に前
記内部ベース領域に接して形成された、第２導電型の外
部ベース領域と、 前記コレクタ引き出し電極と前記素子形成予定領域との
接触部分近傍から、前記外部ベース領域の接合部の下方
を介して前記内部ベース領域の接合部に至るまで、前記
第２導電型のエピタキシャル層内に形成された、第１導
電型のコレクタ領域とを具備し、 コレクタからベースを介してエミッタに至る真性トラン
ジスタ領域が、前記エミッタ領域および前記コレクタ領
域と異なる導電型のエピタキシャル層内に、水平方向か
ら傾いて設けられていることを特徴とするバイポーラト
ランジスタ。 - 【請求項２】前記第１導電型はＰ型であり、前記第２導
電型はＮ型であることを特徴とする請求項（１）に記載
のバイポーラトランジスタ。 - 【請求項３】前記エミッタ領域にはＰ型不純物としてボ
ロンが含まれ、前記内部ベース領域にはＮ型不純物とし
てリンが含まれ、前記外部ベース領域にはＮ型不純物と
してヒ素が含まれていることを特徴とする請求項（２）
に記載のバイポーラトランジスタ。 - 【請求項４】第１導電型の半導体基板上に、第２導電型
のエピタキシャル層を形成する工程と、 前記エピタキシャル層内に、前記基板に達して前記エピ
タキシャル層に素子領域を画定する素子分離領域を形成
する工程と、 少なくとも前記素子領域の表面部分に、前記素子領域
の、エミッタ形成予定領域、ベース形成予定領域および
コレクタ形成予定領域を含む素子形成予定領域に達する
第１の孔を持つ第１の絶縁膜を形成する工程と、 前記第１の絶縁膜上に、前記第１の孔を介して前記素子
形成予定領域に接する第１の導電体膜を形成する工程
と、 前記第１の導電体膜の、エミッタ引き出し電極を形成す
る部分に、第２導電型の第１の不純物を導入する工程
と、 前記第１の導電体膜に、前記エピタキシャル層における
拡散速度が前記第１の不純物よりも速い第１導電型の第
２の不純物を導入する工程と、 前記素子形成予定領域上で前記第１の導電体膜に、前記
コレクタ引き出し電極とエミッタ引き出し電極とを離隔
するための離隔部分を形成するとともに、前記第１の導
電体膜をコレクタ引き出し電極およびエミッタ引き出し
電極に加工する工程と、 前記エミッタ引き出し電極と前記コレクタ引き出し電極
とを互いに絶縁するとともに、前記エミッタ引き出し電
極とコレクタ引き出し電極との間の、前記素子形成予定
領域に達する第２の孔を持つ第２の絶縁膜を形成する工
程と、 前記コレクタ引き出し電極から前記第２の不純物を前記
素子形成予定領域に拡散させるとともに、前記エミッタ
引き出し電極から前記第１、第２の不純物を前記素子形
成予定領域に拡散させ、第１導電型のコレクタ領域を前
記コレクタ引き出し電極と前記素子形成予定領域との接
触部分近傍に形成し、第１導電型のエミッタ領域を前記
エミッタ引き出し電極と前記素子形成予定領域との接触
部分近傍に形成し、このエミッタ領域の接合部の周囲に
第２導電型の内部ベース領域を形成する工程と、 少なくとも前記第２の孔を介して、前記素子形成予定領
域に前記第２の不純物を導入し、前記コレクタ引き出し
電極と前記素子形成予定領域との接触部分近傍に形成さ
れている前記コレクタ領域を前記内部ベース領域に接触
させる工程と、 前記第２の絶縁膜上に、前記第２の孔を介して前記コレ
クタ領域に接する第２の導電体膜を形成する工程と、 前記第２の導電体膜に、第２導電型の第３の不純物を導
入する工程と、 前記第２の導電体膜から前記第３の不純物を前記コレク
タ領域に拡散させ、このコレクタ領域内に前記内部ベー
ス領域に接する第２導電型の外部ベース領域を形成する
工程と、 前記第２の導電体膜を、ベース引き出し電極に加工する
工程と を具備することを特徴とするバイポーラトランジスタの
製造方法。 - 【請求項５】前記第１の不純物はリンであり、前記第２
の不純物はボロンであり、前記第３の不純物はヒ素であ
ることを特徴とする請求項（４）に記載のバイポーラト
ランジスタの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1143830A JPH0812865B2 (ja) | 1989-06-06 | 1989-06-06 | バイポーラトランジスタとその製造方法 |
| KR1019900008247A KR930009807B1 (ko) | 1989-06-06 | 1990-06-05 | 바이폴라트랜지스터와 그 제조방법 |
| US07/533,519 US5086005A (en) | 1989-06-06 | 1990-06-05 | Bipolar transistor and method for manufacturing the same |
| EP90110698A EP0401786B1 (en) | 1989-06-06 | 1990-06-06 | Method of manufacturing a lateral bipolar transistor |
| DE69016840T DE69016840T2 (de) | 1989-06-06 | 1990-06-06 | Verfahren zur Herstellung eines lateralen Bipolartransistors. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1143830A JPH0812865B2 (ja) | 1989-06-06 | 1989-06-06 | バイポーラトランジスタとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH038343A JPH038343A (ja) | 1991-01-16 |
| JPH0812865B2 true JPH0812865B2 (ja) | 1996-02-07 |
Family
ID=15347939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1143830A Expired - Fee Related JPH0812865B2 (ja) | 1989-06-06 | 1989-06-06 | バイポーラトランジスタとその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5086005A (ja) |
| EP (1) | EP0401786B1 (ja) |
| JP (1) | JPH0812865B2 (ja) |
| KR (1) | KR930009807B1 (ja) |
| DE (1) | DE69016840T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436496A (en) * | 1986-08-29 | 1995-07-25 | National Semiconductor Corporation | Vertical fuse device |
| US5318917A (en) * | 1988-11-04 | 1994-06-07 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device |
| JPH0529329A (ja) * | 1991-07-24 | 1993-02-05 | Canon Inc | 半導体装置の製造方法 |
| US5358883A (en) * | 1992-02-03 | 1994-10-25 | Motorola, Inc. | Lateral bipolar transistor |
| JP2910382B2 (ja) * | 1992-03-09 | 1999-06-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5444004A (en) * | 1994-04-13 | 1995-08-22 | Winbond Electronics Corporation | CMOS process compatible self-alignment lateral bipolar junction transistor |
| US5650347A (en) * | 1995-07-26 | 1997-07-22 | Lg Semicon Co., Ltd. | Method of manufacturing a lightly doped drain MOS transistor |
| US5581112A (en) * | 1995-10-23 | 1996-12-03 | Northern Telecom Limited | Lateral bipolar transistor having buried base contact |
| JP2865045B2 (ja) * | 1996-02-28 | 1999-03-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100248504B1 (ko) * | 1997-04-01 | 2000-03-15 | 윤종용 | 바이폴라 트랜지스터 및 그의 제조 방법 |
| KR100270965B1 (ko) * | 1998-11-07 | 2000-12-01 | 윤종용 | 고속 바이폴라 트랜지스터 및 그 제조방법 |
| US6809396B2 (en) * | 2002-11-25 | 2004-10-26 | Semiconductor Components Industries, L.L.C. | Integrated circuit with a high speed narrow base width vertical PNP transistor |
| US10281020B2 (en) * | 2016-12-21 | 2019-05-07 | Valeo Embrayages | Torque-coupling device with torsional vibration damper and oneway turbine clutch, and method for making the same |
| US10094459B2 (en) * | 2016-12-21 | 2018-10-09 | Valeo Embrayages | Torque-coupling device with torsional vibration damper and one-way turbine clutch, and method for making the same |
| US10221930B2 (en) * | 2016-12-21 | 2019-03-05 | Valeo Embrayages | Torque-coupling device with one-way turbine clutch, and method for making the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224251A (ja) * | 1988-11-04 | 1990-09-06 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3919007A (en) * | 1969-08-12 | 1975-11-11 | Kogyo Gijutsuin | Method of manufacturing a field-effect transistor |
| US3919005A (en) * | 1973-05-07 | 1975-11-11 | Fairchild Camera Instr Co | Method for fabricating double-diffused, lateral transistor |
| US3967307A (en) * | 1973-07-30 | 1976-06-29 | Signetics Corporation | Lateral bipolar transistor for integrated circuits and method for forming the same |
| JPS56131954A (en) * | 1980-03-19 | 1981-10-15 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device |
| US4381953A (en) * | 1980-03-24 | 1983-05-03 | International Business Machines Corporation | Polysilicon-base self-aligned bipolar transistor process |
| JPS6057952A (ja) * | 1983-09-09 | 1985-04-03 | Toshiba Corp | 半導体装置の製造方法 |
| DE3334774A1 (de) * | 1983-09-26 | 1985-04-11 | Siemens AG, 1000 Berlin und 8000 München | Integrierbarer npn-transistor |
| EP0180363B1 (en) * | 1984-10-31 | 1994-04-13 | Texas Instruments Incorporated | Horizontal structure transistor and method of fabrication |
| US4782030A (en) * | 1986-07-09 | 1988-11-01 | Kabushiki Kaisha Toshiba | Method of manufacturing bipolar semiconductor device |
| US4738624A (en) * | 1987-04-13 | 1988-04-19 | International Business Machines Corporation | Bipolar transistor structure with self-aligned device and isolation and fabrication process therefor |
| JPS6445164A (en) * | 1987-08-13 | 1989-02-17 | Hitachi Ltd | Semiconductor device |
| IT1215792B (it) * | 1988-02-04 | 1990-02-22 | Sgs Thomson Microelectronics | Transistore di tipo pnp verticale a collettore isolato con dispositivo per eliminare l'effetto di componenti parassiti di giunzione. |
-
1989
- 1989-06-06 JP JP1143830A patent/JPH0812865B2/ja not_active Expired - Fee Related
-
1990
- 1990-06-05 US US07/533,519 patent/US5086005A/en not_active Expired - Lifetime
- 1990-06-05 KR KR1019900008247A patent/KR930009807B1/ko not_active IP Right Cessation
- 1990-06-06 DE DE69016840T patent/DE69016840T2/de not_active Expired - Fee Related
- 1990-06-06 EP EP90110698A patent/EP0401786B1/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224251A (ja) * | 1988-11-04 | 1990-09-06 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0401786B1 (en) | 1995-02-15 |
| KR910002005A (ko) | 1991-01-31 |
| US5086005A (en) | 1992-02-04 |
| JPH038343A (ja) | 1991-01-16 |
| EP0401786A2 (en) | 1990-12-12 |
| DE69016840T2 (de) | 1995-07-20 |
| KR930009807B1 (ko) | 1993-10-11 |
| DE69016840D1 (de) | 1995-03-23 |
| EP0401786A3 (en) | 1991-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950006478B1 (ko) | 자기정렬된 쌍극성 트랜지스터의 제조방법 | |
| JPH0812865B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JPH05160353A (ja) | 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス | |
| JP2708027B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0646638B2 (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| JPH0241170B2 (ja) | ||
| US5096842A (en) | Method of fabricating bipolar transistor using self-aligned polysilicon technology | |
| KR100245813B1 (ko) | 자기정합형 더블 폴리실리콘 바이폴라 트랜지스터및 그의 제조방법 | |
| US4675983A (en) | Method of making a semiconductor including forming graft/extrinsic and intrinsic base regions | |
| JPS5818784B2 (ja) | ハンドウタイソシ ノ デンキヨクハイセンコウゾウ | |
| US5244822A (en) | Method of fabricating bipolar transistor using self-aligned polysilicon technology | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| KR930004720B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07106337A (ja) | 半導体装置およびその製造方法 | |
| JP2565161B2 (ja) | 半導体装置の製造方法 | |
| JP3168971B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS627704B2 (ja) | ||
| JP2573303B2 (ja) | 半導体装置の製造方法 | |
| KR100422360B1 (ko) | 바이폴라트랜지스터및그의제조방법 | |
| JPS6295871A (ja) | 半導体装置の製造方法 | |
| JP2000235983A (ja) | 半導体装置及びその製造方法 | |
| JPH0521446A (ja) | 半導体装置およびその製造方法 | |
| KR19980013700A (ko) | 반도체 트랜지스터 제조방법(Semiconductor Transister Menufacturing Method) | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |