JP3168971B2 - バイポーラトランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、バイポーラトランジスタのコ
レクタ電極の引き出し構造及びその製造方法に関する。

【０００２】

【従来の技術】

【０００３】従来例に係る半導体装置を図３を用いて説
明する。図３（ｅ）に示すように、従来例に係る半導体
装置においては、エミッタ領域４５直下の真性トランジ
スタ領域から、ｎ型埋込層３１及びｎ型拡散層３５を用
いてコレクタを表面まで引き出している。

【０００４】次に、従来例に係る半導体装置の製造方法
を図３に基づいて説明する。まず、図３（ａ）に示すよ
うに、ｐ型半導体基板３０にｎ型埋込層３１を形成し、
基板全面にｎ型エピタキシャル層３２を成長させる。次
に、シリコンを異方性エッチングして素子分離用の溝を
形成し、熱酸化によりシリコン酸化膜３３を素子分離用
溝内に形成し、その素子分離用溝内をＢＰＳＧ膜３４で
埋め込み、その後にシリコン酸化膜を形成し、フォトリ
ソグラフィおよび異方性エッチングにより、コレクタ引
き出し領域のシリコン酸化膜を除去し、高濃度にリンを
拡散させ、ｎ型拡散層３５を形成する（図３（ｂ））。

【０００５】次に、図３（ｂ）に示すように、シリコン
酸化膜の除去後、基板全面にシリコン酸化膜３６を形成
し、基板全面に多結晶シリコン３７を形成した後、ボロ
ン等の不純物を多結晶シリコン３７に添加し、フォトリ
ソグラフィ及び異方性エッチングにより、ベース引き出
し部の多結晶シリコン３７を残し、基板全面にシリコン
窒化膜３８を形成する。

【０００６】引き続いて図３（ｃ）に示すように、フォ
トリソグラフィ及び異方性エッチングにより、シリコン
窒化膜３８および多結晶シリコン３７をエッチングして
凹部を形成した後、露出したシリコン酸化膜３６を等方
性エッチングして多結晶シリコン３７の下に庇部を形成
し、多結晶シリコン４０を形成し、庇部を埋め込んだ
後、多結晶シリコン４０を等方性エッチングし、露出し
たエピタキシャル層３２と多結晶シリコン３７と多結晶
シリコン４０の表面を酸化して、シリコン酸化膜３９を
形成する。

【０００７】次に、図３（ｄ）に示すように、熱処理を
行い多結晶シリコン３７から多結晶シリコン４０および
エピタキシャル層３２にボロンを拡散させ、ベース引き
出し領域４３を形成し、シリコン酸化膜３９を通してボ
ロンのイオン注入を行ってベース領域４４を形成し、シ
リコン窒化膜４１を形成した後、異方性エッチングによ
り凹部の側壁にのみシリコン窒化膜４１を残し、ベース
領域上のシリコン酸化膜３９を除去し、多結晶シリコン
４２をベース領域上に成長させ、多結晶シリコン４２に
砒素等のｎ型不純物を導入し、フォトリソグラフィおよ
び異方性エッチングにより、エミッタ電極部を残し、熱
処理により多結晶シリコン４２から不純物を拡散させエ
ミッタ領域４５を形成する。

【０００８】次に、図３（ｅ）に示すように、シリコン
酸化膜４８を形成し、フォトリソグラフィ及び異方性エ
ッチングにより、シリコン酸化膜４８にコンタクトホー
ルを開口した後、全面にタングステンを形成し、タング
ステンをエッチバックして、コンタクトホール内をタン
グステン４６で埋め込み、アルミ膜を形成した後、フォ
トリソグラフィおよび異方性エッチングにより、アルミ
膜をパターニングし、ベース及びエミッタ並びにコレク
タの各アルミ電極４７を形成する。

【０００９】図３に示す従来例は、自己整合プロセスを
採用することにより、エミッタ領域と、その周りのベー
ス領域を小さく形成することができる。

【００１０】次に、コレクタ−半導体基板間の寄生容量
を低減することを目的とした半導体装置の構造が特開平
３−４５３８号公報に開示されている。

【００１１】特開平３−４５３８号に開示された半導体
装置では図４（ｇ）に示すように、ｐ型半導体基板５０
に凸型のｎ型半導体領域を残し、凸型半導体領域の一方
の側面にエミッタ−ベース領域およびエミッタ引き出し
電極を形成し、他の側面にコレクタおよびコレクタ引き
出し電極を形成し、凸型半導体領域の上面にベース引き
出し電極を形成している。

【００１２】次に、特開平３−４５３８号に開示された
半導体装置の製造方法を図４に基づいて説明する。ま
ず、図４（ａ）に示すように、ｐ型半導体基板５０にｎ
型エピタキシャル層５１を成長し、熱酸化によりシリコ
ン酸化膜５２を形成し、シリコン窒化膜５３、シリコン
酸化膜５４を順次積層する。

【００１３】次に、図４（ｂ）に示すように、フォトリ
ソグラフィおよび異方性エッチングにより、凸型の半導
体領域を形成する部分以外のシリコン酸化膜５２、シリ
コン窒化膜５３、シリコン酸化膜５４を順次除去する。

【００１４】次に、図４（ｃ）に示すように、シリコン
を異方性エッチングし、凸型の半導体領域を形成し、シ
リコン酸化膜５４を除去し、熱酸化によりシリコン酸化
膜５５を形成し、シリコン窒化膜５６を成長させた後、
エッチバックし、凸部の側壁にシリコン窒化膜５６を残
す。

【００１５】引き続いて図４（ｄ）に示すように、シリ
コン窒化膜５６をマスクにして選択酸化を行い、シリコ
ン酸化膜５７を形成する。

【００１６】次に、図４（ｅ）に示すように、シリコン
窒化膜５６を除去し、フォトリソグラフィにより凸部側
壁の一方の側面と上面の一部をマスクするようにレジス
ト５８を残し、基板表面に高濃度のイオン注入を行い、
ベース引き出し領域５９を形成し、かつ凸部側壁の側面
に低濃度のイオン注入を行い、ベース領域６０を形成す
る。

【００１７】次に、図４（ｆ）に示すように、ｎ型の多
結晶シリコン６１を形成後、エッチバックしてシリコン
酸化膜５７の表面に多結晶シリコン６１を残し、フォト
リソグラフィおよび異方性エッチングにより多結晶シリ
コン６１をパターニングし、エミッタ引き出し電極、コ
レクタ引き出し電極を形成し、シリコン酸化膜５２とシ
リコン酸化膜６０を除去し、多結晶シリコン６２を成長
後、エッチバックして、ｎ型エピタキシャル層５１と多
結晶シリコン６１の隙間を多結晶シリコン６２で埋め込
み、シリコン酸化膜６３を形成し、熱処理を行い、コレ
クタ引き出し領域６４とエミッタ領域６５を形成する。

【００１８】最後に、図４（ｇ）に示すように、フォト
リソグラフィおよび異方性エッチングによりシリコン酸
化膜６３をエッチングしてコンタクトホールを開口した
後、アルミ膜を形成し、フォトリソグラフィおよび異方
性エッチングにより、アルミ膜をパターニングし、アル
ミ電極６６を形成している。図４に示す特開平３−４５
３８号に開示された半導体装置では、コレクタ引き出し
用の埋込層を必要としない構造になっている。

【００１９】

【発明が解決しようとする課題】しかしながら、図３に
示す従来例は、自己整合プロセスを採用することによ
り、エミッタ領域と、その周りのベース領域を小さく形
成することができるが、コレクタ電極を外部に引き出す
ために大きな埋込層を必要とし、コレクタと半導体基板
との間の寄生容量が大きくなるという問題がある。

【００２０】また、図４に示す半導体装置では、埋込層
がなく、コレクタ−半導体基板の接合面積が小さいた
め、コレクタ−半導体基板間の容量は小さくできるが、
高濃度のベース引き出し領域とコレクタ引き出し領域が
接近しているため、ベース−コレクタ間の容量が増加
し、かつベース−コレクタ間の耐圧が低くなり、さらに
は、エミッタを多結晶シリコンで横方向に長く引き出し
ているため、エミッタ引き出し抵抗が増加するという問
題がある。

【００２１】本発明の目的は、バイポーラトランジスタ
のコレクタ−半導体基板間の寄生容量を減少させ動作速
度を高速化するバイポーラトランジスタの製造方法を提
供することにある。

【００２２】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係るバイポーラトランジスタの製造方法
は、一導電型半導体基板の全面に逆導電型拡散層を形成
する工程と、前記逆導電型拡散層が形成された基板上に
第１のシリコン酸化膜及び第１のシリコン窒化膜を順次
形成する工程と、ベース−エミッタ形成予定領域以外
の、前記第１のシリコン窒化膜，第１のシリコン酸化
膜，逆導電型拡散層，半導体基板の一部を順次異方性エ
ッチングし凸型状の逆導電型拡散層を形成する工程と、
基板上に第２のシリコン窒化膜を成長後、第２のシリコ
ン窒化膜を異方性エッチングし、前記凸型状の逆導電型
拡散層に第２のシリコン窒化膜を残す工程と、熱酸化を
行いフィールド部に第２のシリコン酸化膜を形成する工
程と、引き続いて基板上に一導電型の第１の多結晶シリ
コンを成長する工程と、前記第１の多結晶シリコンが形
成された基板上に第３のシリコン酸化膜を成長する工程
と、さらにリフロー性の平坦化膜を成長し、熱処理によ
り平坦化する工程と、前記平坦化膜と第３のシリコン酸
化膜を等速でエッチングし、前記第１の多結晶シリコン
の上部を露出させる工程と、少なくとも前記フィールド
部の第２のシリコン酸化膜上に第１の多結晶シリコンの
膜厚分の多結晶シリコンが残るように、前記第１の多結
晶シリコンを等方性エッチングする工程と、前記平坦化
膜と第３のシリコン酸化膜を除去し、かつ前記第１のシ
リコン窒化膜と第２のシリコン窒化膜を除去して、前記
凸型状の逆導電型拡散層に第２の多結晶シリコンを成長
する工程と、表面に露出している前記第２の多結晶シリ
コンを熱酸化して第３のシリコン酸化膜を形成する工程
と引き続いて基板全面にリフロー性の平坦膜を成長した
後、熱処理によりリフローさせてからエッチバックして
該平坦膜の平坦化を行い、このリフローの熱処理により
前記第１の多結晶シリコンから前記第２の多結晶シリコ
ンに不純物が拡散し、凸型状の逆導電型拡散層にコレク
タ引き出し領域が形成される工程と、コレクタ引き出し
領域が形成された凸型状の逆導電型拡散層の上面にベー
ス領域及びエミッタ領域を形成する工程とを有するもの
である。

【００２３】また前記逆導電型拡散層を形成する工程
は、逆導電型のエピタキシャル層を形成するものであ
る。

【００２４】また前記逆導電型拡散層を形成する工程
は、逆導電型埋込拡散層を形成した後、逆導電型のエピ
タキシャル層を形成するものである。

【００２５】

【００２６】

【００２７】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００２８】（実施形態１）図１は、本発明の実施形態
１に係る半導体装置及びその製造方法を示す図である。

【００２９】図に示すように、本発明に係る半導体装置
は基本的構成として、一導電型半導体基板の一主面に、
凸型状の逆導電型半導体領域を有し、前記凸型状半導体
領域の側面の下部全周に接続する多結晶半導体層を有
し、かつ前記半導体基板と前記多結晶半導体層の間に絶
縁膜を有し、さらに、前記凸型状半導体領域を囲み前記
半導体基板と前記多結晶半導体層および前記絶縁膜上に
絶縁膜を有するものである。

【００３０】そして、本発明に係る半導体装置の製造方
法は、一導電型半導体基板の全面に逆導電型拡散層を形
成する工程と、前記逆導電型拡散層が形成された基板上
に第１のシリコン酸化膜及び第１のシリコン窒化膜を順
次形成する工程と、ベース−エミッタ形成予定領域以外
の、前記第１のシリコン窒化膜，第１のシリコン酸化
膜，逆導電型拡散層，半導体基板の一部を順次異方性エ
ッチングし凸型状の逆導電型拡散層を形成する工程と、
基板上に第２のシリコン窒化膜を成長後、第２のシリコ
ン窒化膜を異方性エッチングし、前記凸部側壁に第２の
シリコン窒化膜を残す工程と、熱酸化を行いフィールド
部に第２のシリコン酸化膜を形成する工程と、引き続い
て基板上に第１の多結晶シリコンを成長する工程と、前
記第１の多結晶シリコンが形成された基板上に第３のシ
リコン酸化膜を成長する工程と、さらにリフロー性の平
坦化膜を成長し、熱処理により平坦化する工程と、前記
平坦化膜と第３のシリコン酸化膜を等速でエッチング
し、前記第１の多結晶シリコンの上部を露出させる工程
と、少なくとも前記フィールド部の第２のシリコン酸化
膜上に第１の多結晶シリコンの膜厚分の多結晶シリコン
が残るように、前記第１の多結晶シリコンを等方性エッ
チングする工程と、前記平坦化膜と第３のシリコン酸化
膜を除去する工程と、前記第１のシリコン窒化膜と第２
のシリコン窒化膜を全て除去する工程と、少なくとも側
壁に形成した前記第２のシリコン窒化膜の膜厚の１／２
以上の膜厚の第２の多結晶シリコンを成長する工程と、
表面に露出している前記第２の多結晶シリコンを熱酸化
する工程とを行うものである。

【００３１】次に、本発明の具体例を実施形態１として
図１に基づいて説明する。

【００３２】まず、図１（ａ）に示すように、ｐ型半導
体基板１の全面にｎ型不純物をイオン注入および拡散に
より導入して、ｎ型拡散層２を形成し、その後に基板全
面にシリコン酸化膜３、シリコン窒化膜４を順次形成
し、フォトリソグラフィによりベース−エミッタ形成予
定領域にのみレジスト５を残存させる。

【００３３】次に、図１（ｂ）に示すように、レジスト
５をマスクとして、シリコン窒化膜４、シリコン酸化膜
３、ｎ型拡散層２、ｐ型半導体基板１の一部を順次異方
性エッチングし、凸型状の逆導電型（ｎ型）半導体拡散
層領域を形成する。

【００３４】引き続いて図１（ｃ）に示すように、レジ
スト５を除去した後、凸型状逆導電型半導体拡散層上に
シリコン窒化膜６を成長し、シリコン窒化膜６をエッチ
バックして凸部の側壁にシリコン窒化膜６を残存させ
る。

【００３５】次に、図１（ｄ）に示すように、シリコン
窒化膜４とシリコン窒化膜６をマスクとして選択酸化を
行いシリコン酸化膜７を形成し、リンドープの多結晶シ
リコン８を成長し、フォトリソグラフィおよび異方性エ
ッチングにより多結晶シリコン８をパターニングし、そ
の多結晶シリコン８上にシリコン酸化膜９を成長し、シ
リコン酸化膜９上にリフロー性のＢＰＳＧ膜１０を成長
後、熱処理によりリフローしＢＰＳＧ膜１０を平坦化さ
せる。このとき、多結晶シリコン８は、ノンドープ膜を
成長後、イオン注入して形成してもよい。

【００３６】さらに、図１（ｅ）に示すように、ＢＰＳ
Ｇ膜１０とシリコン酸化膜９を等速でエッチバックし、
多結晶シリコン８の一部上面を露出させ、多結晶シリコ
ン８を等方性エッチングする。このとき、シリコン窒化
膜６に接する多結晶シリコン８が多結晶シリコン８の膜
厚程度残るようにする。

【００３７】次に、図１（ｆ）に示すように、ＢＰＳＧ
膜１０とシリコン酸化膜９を除去し、かつシリコン窒化
膜４とシリコン窒化膜６を除去し、基板全面に多結晶シ
リコン１１を成長する。多結晶シリコン１１の膜厚は、
多結晶シリコン８とｎ型拡散層２の間に生じる隙間の１
／２以上とし、その隙間が多結晶シリコン１１で埋まる
ようにする。

【００３８】次に、図１（ｇ）に示すように、表面に露
出している多結晶シリコン１１を熱酸化しシリコン酸化
膜１２を形成する。

【００３９】引き続いて図１（ｈ）に示すように、基板
全面にリフロー性のＢＰＳＧ膜１３を成長した後、熱処
理によりリフローさせてからエッチバックしてＢＰＳＧ
膜１３の平坦化を行う。このリフローの熱処理により、
多結晶シリコン８から多結晶シリコン１１に不純物が拡
散し、多結晶シリコン８とｎ型拡散層２は、電気的に接
続可能となる。また、ここで、高エネルギーイオン注入
を行いｐ型半導体基板１とｎ型拡散層２の接合付近にｎ
型不純物を導入し、ｎ型拡散層２の抵抗を下げることも
可能である。

【００４０】また、公知の自己整合プロセスにより、ベ
ース、エミッタを形成した後、配線を形成する。例え
ば、シリコン酸化膜１４を形成し、多結晶シリコン１７
を形成後、ボロン等の不純物を多結晶シリコン１７に添
加し、フォトリソグラフィおよび異方性エッチングによ
り、ベース引き出し部の多結晶シリコン１７を残し、シ
リコン窒化膜１５を形成する。

【００４１】次に、フォトリソグラフィおよび異方性エ
ッチングにより、シリコン窒化膜１５および多結晶シリ
コン１７をエッチングし凹部を形成した後、シリコン酸
化膜１４とシリコン酸化膜１２とシリコン酸化膜３を等
方性エッチングして多結晶シリコン１７の下に庇部を形
成し、多結晶シリコン２８を形成し、庇部を埋め込んだ
後、多結晶シリコン２８を等方性エッチングし、庇部に
埋め込んだ多結晶シリコン２８を残す。

【００４２】次に、露出したｎ型拡散層２と多結晶シリ
コン１７と多結晶シリコン２８の表面を熱酸化しシリコ
ン酸化膜２９を形成する。

【００４３】次に、熱処理を行い多結晶シリコン１７か
ら多結晶シリコン２８およびｎ型拡散層２にボロンを拡
散させ、ベース引き出し領域２３を形成し、シリコン酸
化膜２９を通してボロンのイオン注入を行いベース領域
２６を形成し、シリコン窒化膜１６を形成した後、異方
性エッチングにより凹部の側壁にのみシリコン窒化膜１
６を残し、ベース領域上のシリコン酸化膜２９を除去
し、多結晶シリコン１８をベース領域上に成長させ、多
結晶シリコン１８に砒素等のｎ型不純物を導入し、熱処
理により不純物を拡散させエミッタ領域２７を形成し、
フォトリソグラフィおよび異方性エッチングにより、多
結晶シリコン１８をパターニングしてエミッタ引き出し
電極を形成し、シリコン酸化膜１９を形成し、フォトリ
ソグラフィおよび異方性エッチングにより、シリコン酸
化膜１９にコンタクトホールを開口し、全面にタングス
テンを形成後、タングステンをエッチバックして、タン
グステン２０をコンタクトホール内に埋め込み、アルミ
膜を形成後、フォトリソグラフィおよび異方性エッチン
グにより、アルミ膜をパターニングし、アルミ電極２１
を形成すると、図１（ｉ）に示す半導体装置となる。

【００４４】以上のように本発明の実施形態１において
は、素子領域側面からコレクタ電極を多結晶シリコンに
より引き出すことができる。

【００４５】（実施形態２）前記実施形態１におけるｎ
型拡散層を、高濃度のｎ型拡散層を形成後にｎ型エピタ
キシャル層を形成することで構成する場合を本発明の実
施形態２として説明する。

【００４６】本発明の実施形態２においては、まず、図
２（ａ）に示すように、ｐ型半導体基板１に、ｎ型不純
物を導入してｎ型拡散層７０を形成し、その後に基板全
面にｎ型エピタキシャル層７１を形成し、さらに、基板
全面にシリコン酸化膜３、シリコン窒化膜４を順次成長
し、フォトリソグラフィによりベース−エミッタ形成予
定領域にレジスト５を残存させる。

【００４７】これ以降の工程を前記実施形態１と同様の
手順で処理することにより、図２（ｂ）に示す半導体装
置を得る。

【００４８】図２に示す本発明の実施形態２によれば、
高濃度のｎ型拡散層を有するため、低濃度のｎ型拡散層
のみの場合に比べ、コレクタ−半導体基板間の寄生容量
は、やや増加するが、接合面積は小さく、コレクタ−半
導体基板間の寄生容量は従来より小さくできるため、本
発明の目的が達成されることは勿論、コレクタ引き出し
抵抗を低減できるという利点がある。

【００４９】

【発明の効果】以上説明したように本発明によれば、コ
レクタを多結晶シリコンで引き出すことにより、コレク
タ−半導体基板の接合面積を小さくすることができ、コ
レクタ−半導体基板間の寄生容量を低減することがで
き、素子の高速化を図ることができる。

【００５０】また、エミッタ−ベースは、従来の自己整
合プロセスで形成することができるため、素子特性を低
下させることがない。

【００５１】なお、本発明は上記各実施形態に限定され
ず、本発明の技術思想の範囲内において、各実施形態は
適宜変更され得ることは明らかである。

【図面の簡単な説明】

【図１】本発明の実施形態１を工程順に説明する断面図
である。

【図２】本発明の実施形態２を工程順に説明する断面図
である。

【図３】従来例に係る半導体装置の製造方法を工程順に
説明する断面図である。

【図４】別の従来例に係る半導体装置の製造方法を工程
順に説明する断面図である。

【符号の説明】

１ ｐ型半導体基板 ２ ｎ型拡散層 ３、７、９、１２、１４、１９、２９ シリコン酸化膜 ４、６、１５、１６ シリコン窒化膜 ５ レジスト ８、１１、１７、１８、２８ 多結晶シリコン １０、１３、２４ ＢＰＳＧ膜 ２０ タングステン ２１ アルミ電極 ２２ コレクタ引き出し領域 ２３ ベース引き出し領域 ２６ ベース領域 ２７ エミッタ領域 ７０ ｎ型拡散層 ７１ ｎ型エピタキシャル層

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 一導電型半導体基板の全面に逆導電型拡
   散層を形成する工程と、 前記逆導電型拡散層が形成された基板上に第１のシリコ
   ン酸化膜及び第１のシリコン窒化膜を順次形成する工程
   と、 ベース−エミッタ形成予定領域以外の、前記第１のシリ
   コン窒化膜，第１のシリコン酸化膜，逆導電型拡散層，
   半導体基板の一部を順次異方性エッチングし凸型状の逆
   導電型拡散層を形成する工程と、 基板上に第２のシリコン窒化膜を成長後、第２のシリコ
   ン窒化膜を異方性エッチングし、前記凸型状の逆導電型
   拡散層に第２のシリコン窒化膜を残す工程と、 熱酸化を行いフィールド部に第２のシリコン酸化膜を形
   成する工程と、 引き続いて基板上に一導電型の第１の多結晶シリコンを
   成長する工程と、 前記第１の多結晶シリコンが形成された基板上に第３の
   シリコン酸化膜を成長する工程と、 さらにリフロー性の平坦化膜を成長し、熱処理により平
   坦化する工程と、 前記平坦化膜と第３のシリコン酸化膜を等速でエッチン
   グし、前記第１の多結晶シリコンの上部を露出させる工
   程と、 少なくとも前記フィールド部の第２のシリコン酸化膜上
   に第１の多結晶シリコンの膜厚分の多結晶シリコンが残
   るように、前記第１の多結晶シリコンを等方性エッチン
   グする工程と、 前記平坦化膜と第３のシリコン酸化膜を除去し、かつ前
   記第１のシリコン窒化膜と第２のシリコン窒化膜を除去
   して、前記凸型状の逆導電型拡散層に第２の多結晶シリ
   コンを成長する工程と、 表面に露出している前記第２の多結晶シリコンを熱酸化
   して第３のシリコン酸化膜を形成する工程と引き続いて
   基板全面にリフロー性の平坦膜を成長した後、熱処理に
   よりリフローさせてからエッチバックして該平坦膜の平
   坦化を行い、このリフローの熱処理により前記第１の多
   結晶シリコンから前記第２の多結晶シリコンに不純物が
   拡散し、凸型状の逆導電型拡散層にコレクタ引き出し領
   域が形成される工程と、 コレクタ引き出し領域が形成された凸型状の逆導電型拡
   散層の上面にベース領域及びエミッタ領域を形成する工
   程とを有することを特徴とするバイポーラトランジスタ
   の製造方法。
2. 【請求項２】 前記逆導電型拡散層を形成する工程は、
   逆導電型のエピタキシャル層を形成するものであること
   を特徴とする請求項１に記載のバイポーラトランジスタ
   の製造方法。
3. 【請求項３】 前記逆導電型拡散層を形成する工程は、
   逆導電型埋込拡散層を形成した後、逆導電型のエピタキ
   シャル層を形成するものであることを特徴とする請求項
   １に記載のバイポーラトランジスタの製造方法。