KR0152546B1 - 바이폴라 트랜지스터 및 그의 제조방법 - Google Patents

바이폴라 트랜지스터 및 그의 제조방법

Info

Publication number
KR0152546B1
KR0152546B1 KR1019940027131A KR19940027131A KR0152546B1 KR 0152546 B1 KR0152546 B1 KR 0152546B1 KR 1019940027131 A KR1019940027131 A KR 1019940027131A KR 19940027131 A KR19940027131 A KR 19940027131A KR 0152546 B1 KR0152546 B1 KR 0152546B1
Authority
KR
South Korea
Prior art keywords
region
emitter
electrode
buried layer
forming
Prior art date
Application number
KR1019940027131A
Other languages
English (en)
Inventor
이봉희
이정환
백종무
홍기석
Original Assignee
곽정소
한국전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 곽정소, 한국전자주식회사 filed Critical 곽정소
Priority to KR1019940027131A priority Critical patent/KR0152546B1/ko
Application granted granted Critical
Publication of KR0152546B1 publication Critical patent/KR0152546B1/ko

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

본 발명은 바이폴라 트랜지스터 및 그의 제조방법에 관한 것으로, 에미터영역을 포함한 베이스 영역을 제외한 나머지 부분의 에피텍셜층을 매몰층까지 이방성식각함으로써 소자간의 절연분리를 위한 확산공정을 생략하게 되므로 소자제조시간이 단축되고, 분리영역이 따로 필요하지 않음으로 집적도를 향상시킬 수 있고, pn 접합에 의한 누설전류가 발생되지 않으며, 기생용량의 제거됨으로써 소자의 동작속도 또한 빨라지게 될뿐만 아니라 콜렉터 전극을 매몰층에 직접 연결함으로써 콜렉터의 기생저항을 최소화할 수 있는 효과가 있다.

Description

바이폴라 트랜지스터 및 그의 제조방법
제1도는 종래의 기술에 의한 바이폴라 트랜지스터의 단면도.
제2도는 본 발명에 의한 바이폴라 트랜지스터의 제조방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
51 : 기판 53 : 매몰층
55 : 에피텍셜층 57 : 베이스 영역
59 : 제1산화막 61 : 절연막
63 : 에미터 영역 65 : 다결정실리콘층
67 : 제2산화막 69 : 콜렉터 전극
71 : 베이스 전극 73 : 에미터 전극
본 발명은 바이폴라 트랜지스터 및 그의 제조방법에 관한 것으로, 특히 각 소자간을 정확하게 절연분리하기 위한 바이폴라 트랜지스터 및 그의 제조방법에 관한 것이다.
일반적으로 바이폴라 트랜지스터는 제1도에 도시한 바와 같이 불순물을 확산시켜 인접 소자와 절연되도록 하고 있는데, 그 제조방법과 함께 상기 절연방법을 구체적으로 설명하면 다음과 같다.
상기 바이폴라 트랜지스터의 제조방법은 먼저, p형 반도체기판(1) 위에 소정의 두께로 산화막을 형성한 후 상기 산화막을 선택적으로 식각하여 매립 콜렉터(collector)의 확산개구부를 형성하며, 상기 확산개구부를 통해 안티몬과 같은 n+형 물질을 확산시켜 매몰층(3)을 형성한 다음 상기 산화막을 제거한다. 이때, 상기 매몰층(3)에 확산되는 n+형 물질의 농도는 1×1019atoms/Cm3이상이다.
이어서, 상기 매몰층(3)이 형성된 구조물 전면에 n+형 에피텍셜층(5)을 성장시키고 그 위에 다시 산화막을 적층시킨 후 상기 산화막을 선택적으로 식각하여 분리확산개구부를 형성하며, 상기 분리확산개구부를 통해 p+형 불순물을 확산시켜 인접셀과 분리시키기 위한 분리영역(9)를 형성하고, 상기 산화막을 제거한다.
계속하여 상기 분리영역(9)이 형성된 구조물 위에 베이스 확산개구부를 형성하고 이를 통해 p형 불순물을 확산시켜 베이스 영역(11)을 형성한 후 다시 에미터와 콜렉터 확산개구부를 형성하고 이를 통해 n+형 불순물을 확산시켜 에미터 및 콜렉터 영역(13), (14)을 형성한 다음 상기 에미터 및 콜렉터 영역(13), (14)이 형성된 구조물 전면에 산화막(16)을 적층시킨 후, 그 산화막(16)을 선택적으로 식각하여 전극 개구부를 형성한다. 그리고 상기 전극개구부가 형성된 구조물 전면에 금속물질(15)을 증착시킨 후 패터닝한다.
그러나 이러한 종래의 바이폴라 트랜지스터는, 확산공정 중 고온에서 장시간 동안의 열에너지를 소자가 제작되는 반도체기판에 가함으로써 제조 시간이 길고 상기 기판위에 가해진 에너지에 의해 기판의 물리적인 특성이 변할 수 있으며, 적당한 내압을 얻기 위해 베이스 또는 매몰층과의 충분한 간격을 유지시켜야 하나, 상기와 같이 장시간의 열에너지가 매몰층이 있는 기판에 가해지므로 매몰층의 고농도 불순물이 저농도로 도핑된 에피텍셜층으로 확산되어 실제 상기 에피텍셜층의 두께가 감소되며, 또한 상기 분리영역으로 말미암아 집적도 향상이 어려울뿐만 아니라 상기 분리영역과 콜렉터 영역에 pn접합이 형성되어 누설전류가 발생하고 기생용량에 의한 소자의 동작속도가 저하되는 등 많은 문제점들이 있다.
따라서, 본 발명의 목적은 상기와 같은 문제점들을 해결하기 위하여, 에미터 영역을 포함한 베이스를 제외한 나머지 부분의 에피텍셜층을 매몰층까지 이방성 식각함으로써 절연분리를 위한 확산공정이 필요없는 바이폴라 트랜지스터를 제공하는 것이다.
본 발명의 다른 목적은 상기 바이폴라 트랜지스터를 효과적으로 제조하기 위한 바이폴라 트랜지스터의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 바이폴라 트랜지스터는 p형 기판의 소정영역상에 n+불순물을 확산시켜 형성된 매몰층과, 상기 매몰층의 소정영역 위에만 순차적으로 형성된 n-형 에피텍셜층, 베이스 영역 및 에미터 영역과, 개구부를 통해 상기 매몰층과 접촉하는 콜렉터 전극과, 절연막에 의해 상기 콜렉터 전극과 절연되며 다른 개구부를 통해 상기 베이스 영역과 접촉하는 베이스 전극 및 상기 베이스 전극과 절연되며 다결정실리콘을 통해 상기 에미터 영역과 접촉하는 에미터 전극을 포함하여 구성된 것을 특징으로 한다.
상기 본 발명의 다른 목적을 달성하기 위한 바이폴라 트랜지스터의 제조방법은 p형 기판의 소정영역상에 n+형 불순물을 확산시켜 매몰층을 형성하는 공정과. 상기 매몰층 위에 n-형 에피텍셜층을 성장시키는 공정과, 상기 에피텍셜층내에 p형 불순물을 확산시켜 베이스 영역을 형성하는 공정과, 상기 베이스 영역 형성 후 결과물 전면에 약 8000Å의 두께로 제1산화막 및 절연막을 형성하는 공정과, 상기 절연막을 패터닝하여 베이스 영역 위에만 식각마스크를 형성하고 이를 적용하여 상기 베이스 영역을 제외한 나머지 부분의 에피텍셜층을 매몰층까지 이방성식각하는 공정과, 상기 절연막 및 제1산화막을 다시 선택적으로 식각하여 에미터 개구부를 형성하고 이를 통해 n+형 불순물을 확산시켜 에미터 영역을 형성하는 공정과, 상기 결과물 전면에 제2산화막을 형성하고 이를 선택적으로 식각하여 개구부를 형성하고 상기 개구부를 통해 상기 매몰층과 접촉하는 콜렉터 전극과 상기 베이스 영역과 접촉하는 베이스 전극 및 상기 에미터 영역과 접촉하는 에미터 전극을 형성하는 공정을 포함하여 구성된 것을 특징으로 한다.
이하 첨부도면을 참조하여 본 발명을 좀 더 상세하게 설명하고자 한다.
본 발명의 바이폴라 트랜지스터는 제2도에 도시한 바와 같이, 먼저 p형 기판(51)에 산화막을 형성한 후 선택적으로 식각하여 확산개구부를 형성한 후 이 확산개구부를 통해 n-형 에피텍셜층(55)을 성장시키고, 이어서 상기 에피텍셜층(55) 위에 다시 불순물 확산개구부를 형성하여 이를 통해 상기 에피텍셜층(55) 내에 p형 불순물을 확산시켜 베이스 영역(57)을 형성한다. 이때 상기 매몰층(53)에 확산되는 n+형 물질의 농도는 1×1019atoms/Cm3이상이다.
이어서, 상기 베이스 영역(57) 형성 후 결과물 전면에 약 8000Å의 두께로 제1산화막(SiO2)(59)과 실리콘 나이트라이드와 같은 절연물질을 증착시켜 절연막(61)을 형성한 다음 상기 절연막(61)을 패터닝하여, 상기 베이스 영역(57) 위에만 식각마스크를 형성하고 이를 적용하여 상기 제1산화막(59)을 식각한 후 다시 KOH, NaOH 또는 EPW와 같은 이방성실리콘식각액으로 처리하여 상기 베이스 영역(57)과 에피텍셜층(55) 및 매몰층(53)의 양측 가장자리를 식각함으로써 에피텍셜층(55)이 형성되지 않은 매몰층(53)의 소정부분을 노출시킨다.
계속하여 상기 절연막(61) 및 제1산화막(59)을 다시 선택적으로 식각하여 에미터 개구부를 형성하고, 이를 통해 n+형 불순물을 확산시켜 에미터 영역(63)을 형성하며, 식각되지 않고 남아있는 절연막(61) 및 제1산화막(59)으로 된 구조물 사이에 다결정실리콘층(65)을 형성한 후 결과물 전면에 제2산화막(67)을 형성하고 이를 선택적으로 식각하여 개구부를 형성하여 상기 개구부를 통해 상시 매몰층(53)과 접촉하는 콜렉터 전극(69)과 상기 베이스 영역(57)과 접촉하는 베이스 전극(71) 및 상기 에미터 영역(63)과 접촉하는 에미터 전극(73)을 형성한다.
이상에서와 같이 본 발명에 의하면 소자간의 절연분리를 위한 확산공정을 생략하게 되므로 소자제조 시간이 단축되고, 분리영역이 따로 필요하지 않게 되므로 집적도를 향상시킬 수 있고, pn접합에 의한 누설전류가 발생되지 않으며, 기생용량이 제거됨으로써 소자의 동작속도 또한 빨라지게 될뿐만 아니라 콜렉터 전극을 매몰층에 직접 연결함으로써 콜렉터의 기생저항을 최소화할 수 있는 효과가 있다.

Claims (2)

  1. p형 기판의 소정영역상에 n+형 불순물을 확산시켜 형성된 매몰층과, 상기 매몰층의 소정영역 위에만 순차적으로 형성된 n-형 에피텍셜층, 베이스 영역 및 에미터 영역과, 개구부를 통해 상기 매몰층과 접촉하는 콜렉터 전극과, 절연막에 의해 상기 콜렉터 전극과 절연되며 다른 개구부를 통해 상기 베이스 영역과 접촉하는 베이스 전극 및 상기 베이스 전극과 절연되며 다결정실리콘을 통해 상기 에미터 영역과 접촉하는 에미터 전극을 포함하여 구성된 것을 특징으로 하는 바이폴라 트랜지스터.
  2. p형 기판의 소정영역상에 n+형 불순물을 확산시켜 매몰층을 형성하는 공정과. 상기 매몰층 위에 n-형 에피텍셜층을 성장시키는 공정과, 상기 에피텍셜층내에 p형 불순물을 확산시켜 베이스 영역을 형성하는 공정과, 상기 영역 형성 후 결과물 전면에 약 8000Å 정도의 두께로 제1산화막 및 절연막을 형성하는 공정과, 상기 절연막을 패터닝하여 베이스 영역 위에만 식각마스크를 형성하고 이를 적용하여 상기 베이스 영역을 제외한 나머지 부분의 에피텍셜층을 매몰칭까지 이방성식각하는 공정과, 상기 절연막 및 제1산화막을 다시 선택적으로 식각하여 에미터 개구부를 형성하고 이를 통해 n+형 불순물을 확산시켜 에미터 영역을 형성하는 공정과, 상기 결과물 전면에 제2산화막을 형성하고 이를 선택적으로 식각하여 개구부를 형성하고 상기 개구부를 통해 상기 매몰층과 접촉하는 콜렉터 전극과 상기 베이스 영역과 접촉하는 베이스 전극 및 상기 에미터 영역과 접촉하는 에미터 전극을 형성하는 공정을 포함하여 이루어진 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
KR1019940027131A 1994-10-24 1994-10-24 바이폴라 트랜지스터 및 그의 제조방법 KR0152546B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940027131A KR0152546B1 (ko) 1994-10-24 1994-10-24 바이폴라 트랜지스터 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940027131A KR0152546B1 (ko) 1994-10-24 1994-10-24 바이폴라 트랜지스터 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR0152546B1 true KR0152546B1 (ko) 1998-10-01

Family

ID=19395706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940027131A KR0152546B1 (ko) 1994-10-24 1994-10-24 바이폴라 트랜지스터 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR0152546B1 (ko)

Similar Documents

Publication Publication Date Title
US4682405A (en) Methods for forming lateral and vertical DMOS transistors
KR0139805B1 (ko) 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법
KR940702647A (ko) 높은 얼리전압, 고주파성능 및 고항복전압 특성을 구비한 상보형 바이폴라 트랜지스터 및 그 제조방법(complementary bipolar transistors having high early voltage, high frezuency performance and high breakdown voltage characteristics and method of making same)
KR100379586B1 (ko) 외인성베이스접점으로서SiGe스페이서를사용하는자체정렬된더블폴리BJT형성방법
US4625388A (en) Method of fabricating mesa MOSFET using overhang mask and resulting structure
JPH08274108A (ja) 半導体装置及びその製造方法
JPH0831478B2 (ja) バイポーラ・トランジスタおよびその製造方法
KR0152546B1 (ko) 바이폴라 트랜지스터 및 그의 제조방법
KR0172509B1 (ko) 수평 구조의 바이폴라 트랜지스터 제조 방법
US5843828A (en) Method for fabricating a semiconductor device with bipolar transistor
JPH0656840B2 (ja) 半導体装置における電極の引出し方法
JPH07235547A (ja) 半導体集積回路の製造方法
JP3356857B2 (ja) 半導体装置およびその製造方法
JP2522383B2 (ja) 半導体集積回路装置およびその製造方法
KR960013942B1 (ko) 자기정렬 쌍극자 트랜지스터의 제조방법
JPH0766284A (ja) 半導体装置の製造方法
JPH06168951A (ja) 半導体装置の製造方法
JPH04105325A (ja) 半導体集積回路装置
JPS59217363A (ja) バイポ−ラ型半導体装置の製造方法
JPH02152240A (ja) 半導体装置の製造方法
JPH05175209A (ja) 半導体装置及びその製造方法
JPH0621077A (ja) 半導体装置およびその製造方法
JPH02338A (ja) 半導体集積回路装置の製造法
JPH05304164A (ja) 半導体装置
JPH0571132B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080526

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee