JPH07106337A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ＳＯＩ基板に形成する横形バイポーラトラン
ジスタの直流電流増幅率を向上させる。 【構成】 絶縁基板２１上に所定膜厚の薄膜半導体層２
４を形成し、エミッタ領域２５，ベース領域２６，低濃
度コレクタ領域２７およびコレクタ領域２８を横方向に
形成する。ベース領域２６は、その上部に形成した多結
晶シリコン側壁３２に斜めイオン注入法により導入した
不純物イオンを熱拡散により再分布させて形成する。ベ
ース領域２６下部には空乏層領域２９が形成される。通
電オフ時には空乏層領域２９により電流が阻止され、通
電オン時には順バイアスにより空乏層領域２９が消失し
て通電経路となり再結合がすくなくなり電流増幅率が向
上する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、絶縁基板上に設けた第
１の導電形を有する薄膜半導体層に第２の導電形を有す
るベース領域を設け、そのベース領域を挟んだ両側の各
領域をエミッタ領域およびコレクタ領域とすることによ
り横形バイポーラトランジスタとして機能するようにし
た半導体装置およびその製造方法に関する。

【０００２】

【従来の技術】絶縁膜上に形成した薄膜単結晶を用いて
その上に半導体素子を作り込むようにしたデバイスは、
ＭＯＳ構造においては、寄生容量を低減する効果が大き
いので、高速化が実現できる素子構造として良く知られ
ている。また、このような素子構造においては、さらに
バイポーラトランジスタを混在させた構成とすることに
より、電流供給能力を向上させることができるので、よ
り高速動作が可能な半導体素子を実現させることができ
るものである。

【０００３】ところで、バイポーラトランジスタは、通
常、基板の表面から縦方向にエミッタ，ベース，コレク
タ領域を順次層状に形成した縦形構造として、コレクタ
電流を基板に対して縦方向に流すようにした構成が一般
的である。ところが、上述のような絶縁膜上に形成する
薄膜単結晶シリコンの膜厚は極めて薄い（通常１００ｎ
ｍ程度である）ため、この薄膜単結晶シリコンに縦方向
にバイポーラトランジスタを形成することは現在の技術
をもってしては事実上不可能である。

【０００４】そこで、このような薄膜構造においては、
薄膜単結晶シリコンの膜面に平行な方向にエミッタ，ベ
ース，コレクタ領域を横方向に並べて構成する横形のも
のを形成するようにしている。したがって、形成された
横形バイポーラトランジスタの通電方向に対するベース
面積は非常に少なくなる構造となってしまうため、コレ
クタ電流は縦形バイポーラトランジスタに比べて極めて
小さくなってしまう不具合がある。

【０００５】そこで、このような横形バイポーラトラン
ジスタにおいて、コレクタ電流を確保するために電流増
幅率を極力大きくする構成が考えられている。このよう
な構成を有するものとして、従来では、例えば、１９９
１年電子情報通信学会秋季大会論文集のｐｐ５−２１６
〜２１７に記載された『張り合わせＳＯＩ基板を用いた
薄いベースを持つ横形バイポーラトランジスタ』に示さ
れる薄膜トランジスタや、あるいはＩＥＤＭ論文集９１
−６６３〜６６６に記載された『A NOVEL HIGH-PERFORM
ANCE LATERAL BIPOLAR ON SOI 』に示される薄膜バイポ
ーラトランジスタがある。

【０００６】例えば、図１６は後者の文献に示された薄
膜トランジスタの模式的な縦断面を示したもので、絶縁
基板１の表面部には、厚さ寸法を１５０ｎｍ程度とした
単結晶シリコンからなる薄膜シリコン層２（ｎ形の不純
物が低濃度で導入されている）が設けられ、その中央部
上面に絶縁層３が形成されている。この絶縁膜３上には
ｐ形の不純物が高濃度に導入された多結晶シリコンから
なるベース電極４が形成されている。

【０００７】そして、このベース電極４の一端側（例え
ば図中左端部側）には、ｐ形の不純物が高濃度で導入さ
れた引出電極５が、絶縁膜３を取り除いてベース電極４
と薄膜シリコン層２とを電気的に導通状態となるように
形成されている。この引出電極５の下面部に位置する薄
膜シリコン層２には、ベース拡散領域６が、引出電極５
に導入されたｐ形の不純物を熱拡散により再分布させて
形成している。

【０００８】この場合、ベース拡散領域６の幅つまり横
方向の寸法は引出電極５の厚さつまり横方向寸法の大き
さにより決まるが、この引出電極５の横方向寸法は半導
体製造プロセスにおいて５０〜３００ｎｍ程度の範囲で
比較的容易に制御することができるので、これによって
電流増幅率の制御を行うことができるようになってい
る。

【０００９】引出電極５とベース電極４とからなる部分
の両側部分には、通常ＬＤＤ（Lightly Doped Drain ）
構造をもつ半導体デバイスの製造プロセスにおいて用い
られる絶縁膜からなる側壁７，８が形成されている。ベ
ース電極４の両側部に位置する薄膜シリコン層２にはエ
ミッタ領域９およびコレクタ領域１０が形成されてい
る。これらエミッタ領域９およびコレクタ領域１０は、
側壁７，８およびベース電極４とをマスクとしてイオン
注入法により高濃度のｎ形不純物を注入することにより
形成されている。

【００１０】このような構成とすることにより、ベース
電極４下部に位置する薄膜シリコン層２部分にはｎ形の
不純物が低濃度で導入された低濃度コレクタ領域１１が
形成されたことになり、高耐圧化を図ることができると
共に、ベース拡散領域６の横方向寸法を高精度で制御す
ることにより、電流増幅率の設定を容易に所望の値に設
定することができるようになる。

【００１１】

【発明が解決しようとする課題】しかしながら、上述の
ような従来構成のものでは、次に示すような不具合があ
る。

【００１２】すなわち、上述のものにおいては、ベース
拡散領域６を、ｐ形不純物が高濃度で導入された引出電
極５から熱拡散でｐ形不純物を導入して形成しているの
で、薄膜シリコン層２における不純物濃度の制御が難し
く、拡散深さの調整が困難となって、再現性の良い安定
した不純物分布状態を得るのがが難しいという不具合が
ある。

【００１３】このため、安定なプロセスとするために、
製作上においてはベース拡散領域６を形成する時に、引
出電極５のｐ形不純物を薄膜シリコン層２の厚さ方向に
十分に拡散させることにより、薄膜シリコン層２の厚さ
方向に完全にｐ形領域を形成することが不可避となる。

【００１４】ところが、このような構成では、完成した
横形バイポーラトランジスタに、エミッタ領域９からベ
ース拡散領域６に電子が注入されると、ｐ形のベース拡
散領域６内を少数キャリアである電子が通過する際に再
結合しやすくなるため、実質的にベース電流が多くな
り、エミッタ電流に対してコレクタ電流が少なくなって
直流電流増幅率が小さくなってしまうのである。

【００１５】また、この場合に、耐圧を向上させるため
に設けているベース電極４下部の薄膜シリコン層２内に
形成されたｎ形不純物を低濃度で導入した低濃度コレク
タ領域１１が、さらに内部寄生抵抗として電流供給能力
を低下させるように働くため、さらに直流電流増幅率が
低下してしまう不具合がある。

【００１６】本発明は、上記事情に鑑みてなされたもの
で、その目的は、絶縁膜上の薄膜シリコンに形成する横
形バイポーラトランジスタの構造において、耐圧を確保
した構成としながら高い直流電流増幅率を実現できるよ
うにした半導体装置およびその製造方法を提供すること
にある。

【００１７】

【課題を解決するための手段】本発明の半導体装置は、
絶縁基板上に設けた第１の導電形を有する薄膜半導体層
に第２の導電形を有するベース領域を設け、そのベース
領域を挟んだ両側の各領域をエミッタ領域およびコレク
タ領域とすることにより横形バイポーラトランジスタと
して機能する半導体装置を対象とするものであり、前記
ベース領域を、前記薄膜半導体層の上面側からの不純物
の導入により接合面の深さ寸法が膜厚寸法よりも短い寸
法となるように形成し、前記ベース領域により前記コレ
クタ領域側に形成される空乏層領域の下端部が前記薄膜
半導体層の前記絶縁基板と接する下面側まで達するよう
に構成したところに特徴を有する。

【００１８】また、本発明の半導体装置は、上記手段に
加えて、所定幅で帯状に形成された前記薄膜半導体層の
前記ベース領域および隣接する前記コレクタ領域の一部
に対応する部分の上面に形成された薄膜絶縁層と、この
薄膜絶縁層上に形成され不純物が高濃度で導入された前
記第２の導電形を有する多結晶半導体層と、この多結晶
半導体層の一方の側面部と接触すると共に前記薄膜半導
体層の前記ベース領域の上面部と接触する位置に形成さ
れ、所定濃度の不純物が導入された多結晶半導体からな
る前記第２の導電形を有するベース領域形成部と、前記
多結晶半導体層の他方の側面部と接触すると共に前記薄
膜半導体層の前記コレクタ領域の上面部と接触する位置
に形成された多結晶半導体からなる多結晶半導体側壁
と、前記ベース領域形成部および前記多結晶半導体側壁
の外面に形成された絶縁膜からなる絶縁側壁と、前記コ
レクタ領域の前記薄膜絶縁層の下部に対応する部分に不
純物が低濃度で導入された前記第１の導電形を有する低
濃度コレクタ領域とを設ける構成としたところに特徴を
有する。

【００１９】そして、上記半導体装置の製造方法を、前
記絶縁基板上に形成した第１の導電形を有する低不純物
濃度の薄膜半導体層上に前記薄膜絶縁層および前記多結
晶半導体層を所定形状に形成する工程と、前記薄膜半導
体層および多結晶半導体層の上面から不純物を導入しな
い多結晶半導体膜を積層し、異方性エッチング処理によ
り前記多結晶半導体層の両側面部に該多結晶半導体膜を
残して前記多結晶半導体側壁を形成する工程と、斜めイ
オン注入法により前記多結晶半導体層をマスクとして前
記多結晶半導体側壁の一方側および前記薄膜半導体層の
表面に前記第１の導電形に対応する不純物を注入する工
程と、前記斜めイオン注入法により導入された不純物を
熱処理により再分布させて前記薄膜半導体層内に前記ベ
ース領域を形成すると共に、前記多結晶半導体側壁の外
側に絶縁膜からなる絶縁側壁を形成する工程と、前記多
結晶半導体層および前記絶縁側壁をマスクとしてイオン
注入法により前記薄膜半導体層の表面に前記第１の導電
形に対応する不純物を注入する工程と、前記イオン注入
法により導入された不純物を熱処理により再分布させて
前記薄膜半導体層内に所定不純物濃度の前記エミッタ領
域および前記コレクタ領域を形成する工程とから構成す
ると良い。

【００２０】さらに、本発明の半導体装置は、所定幅で
帯状に形成された前記薄膜半導体層の前記ベース領域お
よび隣接する前記コレクタ領域の一部に対応する部分の
上面に形成された絶縁層と、この絶縁層の一方の側面部
と接触すると共に前記薄膜半導体層の前記ベース領域の
上面部と接触する位置に所定濃度の不純物が導入された
多結晶半導体により形成された前記第２の導電形を有す
る多結晶半導体側壁と、この多結晶半導体側壁の外側に
これを覆うように形成された絶縁膜からなる絶縁側壁
と、前記絶縁層の他方の側面部と接触すると共に前記薄
膜半導体層の上面部と接触するように多結晶半導体によ
り形成され、前記第２の導電形を有するように所定濃度
の不純物が導入された多結晶半導体側壁と、前記コレク
タ領域の前記絶縁層の下部に対応する部分に不純物が低
濃度で導入された低濃度コレクタ領域とを設けた構成と
することもできる。

【００２１】そして、この半導体装置の製造方法におい
て、前記絶縁基板上に形成した第１の導電形を有する低
不純物濃度の薄膜半導体層上に前記絶縁層を所定形状に
形成する工程と、前記第２の不純物を所定濃度で導入し
た多結晶半導体膜を積層し、異方性エッチング処理によ
り前記絶縁層の両側面部に該多結晶半導体膜を残して一
方側に前記ベース領域形成部を形成すると共に他方側に
多結晶半導体側壁を形成する工程と、熱処理により前記
ベース領域形成部内の不純物を再分布させて前記ベース
領域を形成する工程と、全面に絶縁膜形成すると共に、
異方性エッチング処理およびフォトリソグラフィ処理に
よりその絶縁膜の前記ベース領域形成部の外側の部分の
みを残すことにより前記絶縁側壁を形成する工程と、斜
めイオン注入法により前記絶縁層をマスクとして前記多
結晶半導体側壁側および前記薄膜半導体層の表面に前記
第１の導電形に対応する不純物を注入する工程と、前記
斜めイオン注入法により導入された不純物を熱処理によ
り再分布させて前記薄膜半導体層内に所定不純物濃度の
前記エミッタ領域および前記コレクタ領域を形成する工
程とから構成することができる。

【００２２】

【作用】請求項１記載の半導体装置によれば、薄膜半導
体内のベース領域の下部には空乏層領域が絶縁基板側ま
で達するように形成されているので、通電オフ時には、
空乏層領域によりコレクタ領域とエミッタ領域との間に
電流が流れるのが阻止され、通電オン状態つまりベース
領域に順方向電圧が印加される状態では、オフ状態のと
きに存在していた空乏層領域近傍にコレクタ領域内のキ
ャリアが引き寄せられることになって実質的に空乏層領
域が消失したのと同様の状態となり、コレクタ領域側か
ら流れてきたキャリアは、空乏層領域が存在していた部
分を通るときに再結合され難くなる。これにより、この
部分を通過するキャリアのライフタイムが長くなり、ベ
ース電流として損失する電流成分が少なくなることにな
り、直流電流増幅率が大きく取れるようになる。

【００２３】請求項２記載の半導体装置によれば、第１
の導電形を有する低濃度コレクタ領域の上部に薄膜絶縁
層を介して第２の導電形を有する高不純物濃度の多結晶
半導体層が形成されベース領域と電気的に接続されてい
るので、通電オン時においては、上述と同様にして直流
電流増幅率が大きくなると共に、ベース領域および多結
晶半導体層に順方向電圧が印加されていることから、薄
膜絶縁層を介してこの多結晶半導体層の直下に存在する
低濃度コレクタ領域においては上面部付近に多数キャリ
アが引き寄せられて蓄積層が形成されるようになるの
で、その導電率が上昇して低濃度コレクタ領域のバルク
抵抗に比べて蓄積層が形成された部分の抵抗値が低下す
るようになり、コレクタ電流の電流供給能力が向上する
ようになる。一方、通電オフ時には、低濃度コレクタ領
域においては、通電オン時に形成されていた蓄積層も消
失しているので、ベース・コレクタ間のｐｎ接合に印加
される逆方向電圧に対して空乏層が形成されるようにな
って耐圧を確保するための構成に支障を来すことはな
い。

【００２４】請求項３記載の半導体装置の製造方法によ
れば、請求項２に記載した半導体装置を製造するとき
に、薄膜半導体層にベース領域を形成するときに斜めイ
オン注入法を用いているので、フォトマスクを用いたフ
ォトリソグラフィ工程を用いることなく自己整合的にベ
ース領域に対応して不純物を注入することができ、微細
化加工が容易になって安価に製作できると共に、導入す
る不純物の濃度を精度良く制御することができるので、
ベース領域を常に安定した濃度分布で形成することがで
きるようになる。

【００２５】請求項４記載の半導体装置によれば、薄膜
半導体内のベース領域の下部には空乏層領域が絶縁基板
側まで達するように形成されているので、通電オフ時に
は、空乏層領域によりコレクタ領域とエミッタ領域との
間に電流が流れるのが阻止され、通電オン状態つまりベ
ース領域に順方向電圧が印加される状態では、オフ状態
のときに存在していた空乏層領域近傍にコレクタ領域内
のキャリアが引き寄せられることになって実質的に空乏
層領域が消失したのと同様の状態となり、コレクタ領域
側から流れてきたキャリアは、空乏層領域が存在してい
た部分を通るときに再結合され難くなる。これにより、
この部分を通過するキャリアのライフタイムが長くな
り、ベース電流として損失する電流成分が少なくなるこ
とになり、直流電流増幅率が大きく取れるようになる。
また、通電オフ時には、低濃度コレクタ領域において
は、通電オン時に形成されていた蓄積層も消失している
ので、ベース・コレクタ間のｐｎ接合に印加される逆方
向電圧に対して空乏層が形成されるようになって耐圧を
確保するための構成に支障を来すことはない。

【００２６】請求項５記載の半導体装置の製造方法によ
れば、請求項４に記載した半導体装置を製造するとき
に、薄膜半導体層にベース領域を形成するときに斜めイ
オン注入法を用いているので、フォトマスクを用いたフ
ォトリソグラフィ工程を用いることなく自己整合的にベ
ース領域に対応して不純物を注入することができ、微細
化加工が容易になると共に安価に製作できると共に、導
入する不純物の濃度を精度良く制御することができるの
で、ベース領域を常に安定した濃度分布で形成すること
ができるようになる。

【００２７】

【実施例】以下、本発明の第１の実施例について図１な
いし図１１を参照しながら説明する。

【００２８】要部を模式的な縦断側面で示す図１におい
て、絶縁基板２１は基板２２上に酸化膜等の絶縁層２３
を形成してなるものであり、この絶縁基板２１上に、第
１の導電形であるｎ形の薄膜半導体層２４が形成されて
いる。この薄膜半導体層２４は、膜厚寸法が２００ｎｍ
以下で所定の幅寸法Ｗとした帯状のシリコン単結晶であ
り、ｎ形の不純物濃度は１×１０^１８ atm／cm^３以下の
低濃度に形成されている。

【００２９】この薄膜半導体層２４内には、図中左側か
ら所定の不純物濃度で形成されたｎ形のエミッタ領域２
５，ｐ形のベース領域２６，ｎ形の低濃度コレクタ領域
２７およびｎ形のコレクタ領域２８が横方向に配置され
ている。この場合、ベース領域２６は、後述する製造工
程にて述べるように、その接合深さが薄膜半導体層２４
の膜厚よりも浅く形成されており、このベース領域２６
下部の絶縁基板２１までの間の低濃度コレクタ領域２７
には、通電オフ状態でこのベース領域２６により低濃度
コレクタ領域２７側に形成された空乏層領域２９が絶縁
基板２１側まで達する状態となっている。

【００３０】薄膜半導体層２４の上面中央部の低濃度コ
レクタ領域２７および空乏層領域２９上部に相当する部
分には、膜厚寸法ｄ２が２０ｎｍ以下の極く薄い酸化膜
からなる薄膜絶縁層３０が形成されている。この薄膜絶
縁層３０は、熱酸化、化学気相法、スパッタあるいは蒸
着等の方法により形成された酸化膜である。この薄膜絶
縁層３０の上部には、高濃度のｎ形不純物を導入した多
結晶シリコンからなる多結晶半導体層がベース電極３１
として形成されている。このベース電極３１は、例え
ば、減圧化学気相成長法，スパッタ法あるいは蒸着法等
により形成されるものである。

【００３１】薄膜絶縁層３０およびベース電極３１の両
側面部には、後述するようにして形成された多結晶シリ
コン側壁３２および３３が設けられている。この場合、
多結晶シリコン側壁３２の下部に位置する薄膜半導体層
２４内にはベース領域２６が形成されており、多結晶シ
リコン側壁３２はこのベース領域２６の形成に際して利
用されるベース領域形成部として機能するものである。
また、多結晶シリコン側壁３３は、その下部に位置する
薄膜半導体層２４にはコレクタ領域２７が形成されてい
る。多結晶シリコン側壁３２および３３の各露出した側
面部には、後述するようにして形成された酸化膜等から
なる絶縁側壁３４および３５がそれぞれ形成されてい
る。

【００３２】図２は、空乏層領域２９の位置で薄膜半導
体層２４を切断した状態で示す図で、薄膜半導体層２４
の空乏層領域２９はベース領域２６により包囲されるよ
うにして形成されている。そして、以上により、横形バ
イポーラトランジスタ３６が構成されている。

【００３３】さて、このような構成において、薄膜半導
体層２４内におけるベース領域２６は、その接合面下端
部が絶縁基板２１側の面まで達していない構成とし、ベ
ース領域２６下部から絶縁基板２１までの低濃度コレク
タ領域２７内には空乏層領域２９を形成しているので、
ベース電極３１に正の電圧が印加されて正孔がベース領
域２６内に注入されるオン時には、オフ状態のときに存
在していた空乏層領域２９に低濃度コレクタ領域２７内
の電子が引き寄せられることになって実質的に空乏層領
域２９が消失したのと同様の状態となる。

【００３４】これにより、コレクタ領域２８側から低濃
度コレクタ領域２７を介して流れてきた電子は、空乏層
領域２９が存在していた部分を通るときに再結合され難
くなり、この結果、この部分を通過する電子のライフタ
イムが長くなる。つまり、ベース電流として損失する電
流成分が少なくなることになり、直流電流増幅率が大き
く取れるようになる。

【００３５】また、上述のオン時においては、ベース電
極３１に正の電圧が印加されていることから、薄膜絶縁
層３０を介してこのベース電極３１の直下に存在する低
濃度コレクタ領域２７の上面部付近に電子が引き寄せら
れて電子の蓄積層が形成されて導電率が上昇するので、
低濃度コレクタ領域２７のバルク抵抗（低濃度でｎ形の
薄膜半導体層２４のバルク抵抗）に比べて蓄積層が形成
された部分の抵抗値が低下しており、コレクタ電流の電
流供給能力が向上するようになる。

【００３６】一方、オフ時には、前述のように、ベース
電極３１に正の電圧が印加されてないので、空乏層領域
２９が存在する状態となっており、コレクタ領域２８，
低濃度コレクタ領域２７とエミッタ領域２５との間に電
流が流れるのを阻止する。そして、この場合に、低濃度
コレクタ領域２７においては、オン時に形成されていた
蓄積層も消失しているので、ベース・コレクタのｐｎ接
合に印加される逆方向電圧に対して空乏層が形成される
ようになって耐圧を確保するための構成に支障を来すこ
とはない。

【００３７】次に、上記構成の横形バイポーラトランジ
スタ３６の製造方法について、図３ないし図１１を参照
しながら説明する。

【００３８】図３に示すように、絶縁基板２１は、基板
２２に絶縁膜２３を形成してなるもので、この絶縁基板
２１上に、例えば、膜厚寸法が２００ｎｍ以下で所定の
幅寸法Ｗとした帯状のシリコン単結晶からなりｎ形の不
純物濃度が１×１０^１８ atm／cm^３以下の低濃度で導入
された薄膜半導体層２４が形成されている。

【００３９】そして、この薄膜半導体層２４の上に、膜
厚寸法が２０ｎｍ以下の例えば酸化膜等の絶縁膜３７を
熱酸化，化学気相法，スパッタあるいは蒸着等の方法に
より形成し、この後、この絶縁膜３７の上にボロン等の
第２の導電形であるｐ形の不純物が１×１０^１９ atm／
cm^３の高濃度で導入された多結晶シリコン膜３８が形成
される。この多結晶シリコン膜３８は例えば減圧化学気
相成長法や、スパッタ法あるいは蒸着法等により形成さ
れるようになっている。次に、このようにして形成され
た絶縁膜３７および多結晶シリコン膜３８を所定形状と
なるようにエッチング処理するために、フォトレジスト
３９を塗布して周知のフォトリソグラフィ処理によりパ
ターニングする。

【００４０】次に、上述のように形成されたフォトレジ
スト３９のパターンをマスクとして、多結晶シリコン膜
３８および絶縁膜３７を、周知のドライエッチング法に
よりエッチング除去すると共に、しかる後フォトレジス
ト膜３９を除去して、図４に示すように、薄膜絶縁層３
０およびベース電極３１部分を形成する。

【００４１】この後、図５に示すように、薄膜半導体層
２４およびベース電極３１部分の上面全面に所定の膜厚
寸法を有する多結晶シリコン膜４０を形成する。この多
結晶シリコン膜４０は、不純物を添加しない状態で形成
されるようになっている。

【００４２】続いて、形成した多結晶シリコン膜４０を
異方性ドライエッチング処理によりエッチバック処理を
行う。この異方性ドライエッチング処理は、１．２μｍ
レベルのＭＯＳトランジスタにおけるＬＤＤ（Lightly
Doped Drain ）構造を形成する場合と同様の公知の異方
性ドライエッチング処理であり、このエッチバック処理
を行うことにより、絶縁基板２１と平行する面に形成さ
れている薄膜半導体層２４の表面部とベース電極３１の
表面部の多結晶シリコン膜４０を除去し、ベース電極３
１の側面部に形成されている表面部の多結晶シリコン膜
４０を残すようにする。この結果、図６に示すように、
ベース電極３１の両側面部に多結晶シリコン側壁３２，
３３を形成することができるものである。

【００４３】次に、図７に示すように、斜めイオン注入
法により、例えばボロンイオンや二フッ化ボロン（ＢＦ
２）イオンなどのｐ形不純物に対応する不純物イオンを
例えば７０°以下の注入角θ（絶縁基板２１の面方向を
基準とする）で所定量注入する。この場合、注入する不
純物イオンの加速電圧は、不純物イオンの注入飛程が薄
膜半導体層２４の膜厚寸法の半分以下となるように設定
されており、従って不純物イオンは薄膜半導体総２４下
面側の絶縁膜２３には到達しないようになっている。

【００４４】これにより、注入される不純物イオンは薄
膜半導体層２４の表面部およびベース電極３１の表面部
と、多結晶シリコン側壁３２および３３のうちの左側つ
まりイオン注入される角度側に位置する多結晶シリコン
側壁３２の表面部に注入されるようになり、図示のよう
にイオン注入領域４１が形成される。このとき、多結晶
シリコン側壁３３側およびその直ぐ右に位置する薄膜半
導体層２４の表面部分にはベース電極３１により不純物
イオンが遮断されて注入されない領域ａが形成されるよ
うになり、つまり、選択的にイオン注入領域が設定され
るセルフアライメントとなっている。

【００４５】次に、上面に熱酸化，化学気相法，スパッ
タ法あるいは蒸着法等の方法により絶縁膜を全面に形成
した後、上述と同様にして異方性ドライエッチング処理
によりエッチバック処理して絶縁膜を除去していくと、
多結晶シリコン側壁３２および３３の外表面の絶縁膜の
エッチング速度が遅くなることにより、この部分のみに
絶縁膜が残るようにエッチングされ、図８に示すよう
に、絶縁側壁３４および３５が形成されるようになる。

【００４６】そして、上述の絶縁膜を形成する際に、例
えば８００℃程度の熱処理工程が行われることから、前
述の斜めイオン注入工程で注入された不純物イオンが同
時に活性化されるようになる。つまり、図８に示してい
るように、薄膜半導体層２４に注入されたイオン注入領
域４１内の不純物イオンおよび多結晶シリコン側壁３２
に注入された不純物イオンが熱処理により再分布され
て、薄膜半導体層２４内に、図示のようなｐ形領域４
２，４３が形成されるようになる。なお、この場合に、
熱処理工程においては、ｐ形領域４２および４３の深さ
は薄膜半導体層２４の膜厚寸法よりも短くなるように行
われる。

【００４７】この結果、ｐ形の不純物イオンが注入され
た方の多結晶シリコン側壁３２もｐ形不純物が再分布さ
れてｐ形領域となり、ベース電極３１とｐ形領域４２と
の間を電気的に導通した状態となる。この場合、多結晶
シリコン側壁３２は、単結晶シリコンからなる薄膜半導
体層２４に比べて不純物の拡散係数が大きいので、略均
一にｐ形不純物が分布するようになる。

【００４８】一方、ｐ形不純物イオンが導入されなかっ
た多結晶シリコン側壁３３においては、不純物が熱によ
り再分布することがないので、そのまま高い抵抗を有す
る領域として残り、したがって、前述の通常の動作状態
においては略絶縁体として機能するようになり、ベース
電極３１とｐ形領域４３との間は電気的に遮断された状
態となる。また、ベース電極３１および薄膜絶縁層３０
の直下の薄膜半導体層２４においても、これらがマスク
となって斜めイオン注入処理によるｐ形不純物イオンが
注入されないので、この部分においてはもとの低不純物
濃度のままとなる。

【００４９】しかる後、図９に示すように、絶縁基板２
１の面に対してほぼ垂直方向からひ素イオンなどのｎ形
不純物イオンをイオン注入により導入してイオン注入領
域４４を形成する。このときの不純物イオンの注入量
は、例えば、薄膜半導体層２４内に注入して熱処理を行
ったときの不純物濃度が１×１０^１９ atm／cm^３以上の
高濃度となるように設定する。この場合、イオン注入処
理により導入されるｎ形不純物イオンは、絶縁側壁３
４，３５で上面部が覆われた多結晶シリコン側壁３２，
３３の部分を除いた薄膜半導体層２４およびベース電極
３１の表面部であり、その対応する部分にイオン注入領
域４４が形成されている。

【００５０】そして、この状態で、所定の温度と時間に
より制御される熱処理を実施することにより、図１０に
示すように、ｎ形不純物イオンが活性化されて薄膜半導
体層２４内で再分布してｎ形のエミッタ領域２５および
コレクタ領域２８となる。つまり、ｐ形領域４３，４４
のうち、ｎ形不純物イオンが高濃度で注入された部分は
そのｐ形不純物濃度に比べて高いｎ形不純物が導入され
ることにより高濃度のｎ形領域に形成されるようにな
る。したがって、多結晶シリコン側壁３２の直下に存在
していたｐ形領域４３のみがｐ形のまま残って、ベース
領域２６として形成されるようになる。

【００５１】また、ベース電極３１においては、高濃度
でｐ形の不純物が導入された状態で形成されているの
で、表面に注入されたｎ形不純物イオンは熱処理で再分
布されても、そのときのｎ形の不純物濃度が、前述のよ
うに１×１０^１９ atm／cm^３以上となる程度であるか
ら、依然として高濃度のｐ形のままとして、そのまま残
ることになる。そして、このベース電極３１の直下の薄
膜半導体層２４の領域においては、イオン注入時にｎ形
の不純物が導入されていないので、低濃度のｎ形領域と
して残ることになり、これにより低濃度コレクタ領域２
７が形成されることになる。

【００５２】さて、この後、図１１に示すように、シリ
コンが露出しているエミッタ領域２５，コレクタ領域２
８およびベース電極３１の各表面部に周知の方法により
選択的にシリサイドを形成することにより、それぞれに
対応するサリサイド層４５，４６，４７を形成する。こ
の場合、サリサイド層４５ないし４７は、例えば、チタ
ンシリサイドあるいはコバルトシリサイイドなどがあ
り、エミッタ領域２５，コレクタ領域２８およびベース
電極３１のそれぞれと外部との電気的接続を行う場合に
その接触抵抗値を低減させることができるものである。
特に、薄膜半導体層２４のように薄い半導体膜を用いる
場合には横方向に電流を流すときの抵抗値の大きさに大
きく依存するため、サリサイド層４５ないし４７を形成
することは有効な手段である。

【００５３】そして、この後、全面に絶縁性を有する保
護膜４８を形成し、エミッタ領域２５，コレクタ領域２
８の所定部位およびベース電極３１の図示しない部分に
保護膜４８に窓部を形成してそれらの露出された面に、
外部との接続用の引出電極４９，５０を形成する（ベー
ス電極３１に対する引出電極は図示せず）。以上のよう
にして、横形バイポーラトランジスタ３６が形成され
る。

【００５４】このような本実施例によれば、薄膜半導体
層２４内におけるベース領域２６を、その接合面下端部
が絶縁基板２１側の面まで達していないように形成する
と共に、そのベース領域２６下部から絶縁基板２１まで
の低濃度コレクタ領域２７内に空乏層領域２９を形成す
るようにしたので、通電オン状態においては空乏層領域
２９が実質的に消失して、コレクタ領域２８側から流れ
てきた電子が空乏層領域２９が存在していた部分を通る
ときに再結合され難くなってライフタイムが長くなり、
ベース電流として損失する電流成分が少なくなることに
なり、直流電流増幅率が大きく取れるようになる。

【００５５】また、本実施例によれば、薄膜絶縁層３０
の膜厚寸法を２０ｎｍ以下の極く薄い酸化膜としたの
で、上述のオン時において、ベース電極３１に正の電圧
が印加された状態で、ベース電極３１の直下に存在する
低濃度コレクタ領域２７の上面部付近に蓄積層を形成し
て導電率を大きくすることができ、低濃度コレクタ領域
２７内を通過する電流の抵抗値を低下させてコレクタ電
流の電流供給能力を向上させることができるようにな
る。

【００５６】そして、本実施例によれば、通電オフ時
に、空乏層領域２９によりコレクタ領域２８とエミッタ
領域２５との間に電流が流れるのを阻止し、この場合
に、低濃度コレクタ領域２７においては、オン時に形成
される蓄積層がないので、ベース・コレクタのｐｎ接合
に印加される逆方向電圧に対して空乏層を広げることが
できて耐圧を確保するための構成に支障を来すことはな
い。

【００５７】また、上述の場合において、薄膜半導体層
２４の幅寸法を例えば２００ｎｍ以下に形成することに
より、図２に示すように、低濃度コレクタ領域２７内で
広がる空乏層を側面側のベース領域２６からも制御され
るようになり、さらに耐圧を向上させて通電オフの特性
を向上させることができるものである。

【００５８】そして、本実施例によれば、その製造工程
において、薄膜半導体層２４にベース領域２６を形成す
るときに斜めイオン注入法を用いているので、フォトマ
スクを用いたフォトリソグラフィ工程を用いることなく
自己整合的にベース領域２６に対応して不純物を導入す
ることができ、微細化加工が容易になって安価に製作で
きると共に、導入する不純物の濃度を精度良く制御する
ことができるので、ベース領域２６を常に安定した濃度
分布で形成することができるようになる。

【００５９】図１２ないし図１５は本発明の第２の実施
例を示すもので、以下、第１の実施例と異なる部分につ
いて説明する。

【００６０】要部を模式的な縦断側面で示す図１２にお
いて、絶縁基板５１上に第１の導電形であるｎ形の薄膜
半導体層５２が形成されており、この薄膜半導体層５２
内には、図中左側から所定の不純物濃度で形成されたｎ
形のエミッタ領域５３，ｐ形のベース領域５４，ｎ形の
低濃度コレクタ領域５５およびｎ形のコレクタ領域５６
が横方向に配置されている。この場合、ベース領域５４
は、その接合深さが薄膜半導体層５２の膜厚よりも浅く
形成されており、ベース領域５４の下部から絶縁基板５
１までの間の低濃度コレクタ領域５５内には、通電オフ
状態でこのベース領域５４により形成される空乏層領域
５７が存在している。

【００６１】薄膜半導体層５２の上面中央部の低濃度コ
レクタ領域５５および空乏層領域５７上部に相当する部
分には、酸化膜等からなる所定膜厚寸法の絶縁層５８が
形成されている。この絶縁層５８の両側面部には、多結
晶シリコン側壁５９，６０が設けられている。この場
合、多結晶シリコン側壁５９は、その下部に位置する薄
膜半導体層５２にベース領域５４が形成されており、こ
のベース領域５４の形成に際して利用されるベース領域
形成部として機能するものである。また、多結晶シリコ
ン側壁６０は、その下部に位置する薄膜半導体層５２に
はコレクタ領域５６が形成されており、ベース領域５４
を形成する際のマスクとして機能する。多結晶シリコン
側壁５９の外側の面部には、酸化膜からなる絶縁側壁６
１が形成されている。そして、以上により横形バイポー
ラトランジスタ６２が構成されている。

【００６２】さて、このような構成において、薄膜半導
体層５２内におけるベース領域５４は、その接合面下端
部が絶縁基板５１側の面まで達していない構成とし、そ
の部分を空乏層領域５７を形成するようにしているの
で、ベース領域５４に正の電圧が印加されて正孔が注入
されるオン時には、オフ状態のときに存在していた空乏
層領域５７に低濃度コレクタ領域５５内の電子が引き寄
せられることになって実質的に空乏層領域５７が消失し
たのと同様の状態となる。

【００６３】これにより、コレクタ領域５６側から低濃
度コレクタ領域５５を介して流れてきた電子は、空乏層
領域５７が存在していた部分を通るときに再結合され難
くなり、この結果、この部分を通過する電子のライフタ
イムが長くなる。つまり、ベース電流として損失する電
流成分が少なくなることになり、直流電流増幅率が大き
く取れるようになる。

【００６４】一方、オフ時には、前述のように、ベース
領域５４に正の電圧が印加されてないので、空乏層領域
５７が存在する状態となっており、コレクタ領域５６，
低濃度コレクタ領域５５とエミッタ領域５３との間に電
流が流れるのを阻止する。そして、この場合に、低濃度
コレクタ領域５５においては、ベース・コレクタのｐｎ
接合に印加される逆方向電圧に対して空乏層が形成され
るようになって耐圧を確保するための構成に支障を来す
ことはない。

【００６５】次に、上記構成の横形バイポーラトランジ
スタ６２の製造方法について、図１３ないし図１５を参
照しながら説明する。

【００６６】まず、図１３において、絶縁基板５１は、
基板に絶縁膜を形成してなるもので、この絶縁基板５１
上に、例えば、膜厚寸法が２００ｎｍ以下で所定の幅寸
法Ｗとした帯状のシリコン単結晶からなりｎ形の不純物
濃度が１×１０^１８ atm／cm^３以下の低濃度で導入され
た薄膜半導体層５２が形成されている。

【００６７】そして、この薄膜半導体層５２の上に、全
面に所定膜厚の酸化膜等の絶縁膜を形成し、耐圧設計を
考慮して設定された横方向寸法となるように周知のフォ
トリソグラフィ工程によりパターニングして絶縁層５８
を形成している。これら薄膜半導体層５２および絶縁層
５８の上面全面に、ボロン等の第２の導電形であるｐ形
の不純物が導入された多結晶シリコン膜を所定膜厚で形
成し、続いて、１．２μｍレベルのＭＯＳトランジスタ
におけるＬＤＤ（Lightly Doped Drain ）構造を形成す
る場合と同様の公知の異方性ドライエッチング処理によ
り、形成した多結晶シリコンをエッチバック処理して絶
縁層５８の側面部に多結晶シリコン側壁５９，６０を形
成する。

【００６８】また、上述と同様にして、多結晶シリコン
側壁５９，６０を形成した後に、全面に所定膜厚の酸化
膜等の絶縁膜を形成し、しかる後に前述した異方性ドラ
イエッチング処理により多結晶シリコン側壁５９，６０
の外面部に側壁を形成し、続いて、フォトリソグラフィ
工程により多結晶シリコン側壁６０側に形成された絶縁
膜の側壁のみを除去して、最終的に、多結晶シリコン側
壁５９の外側に形成された絶縁側壁６１を残した状態に
形成する。

【００６９】次に、図１４において、上述のようにして
形成された状態で、多結晶シリコン側壁５９および６０
に導入されたｐ形不純物であるボロンを所定の熱処理に
より薄膜半導体層５２内に拡散させてｐ形領域５４，６
３を形成する。この場合、ｐ形領域５４は後にベース領
域５４として残す領域であり、ｐ形領域６３は後にコレ
クタ領域５６となって消失する領域である。

【００７０】また、熱拡散処理においては、ｐ形領域５
４，６３はそのｐｎ接合面の深さが薄膜半導体層５２の
底面部つまり絶縁基板５１と接触する位置まで達しない
ように制御され、しかも、それらのｐ形領域５４，６３
により、ｐｎ接合面の位置から絶縁基板５１の面に接す
る位置までの間のｎ形の薄膜半導体層５２にはそれぞれ
空乏層領域５７および６４が形成されるようになってい
る。

【００７１】次に、斜めイオン注入法により、砒素イオ
ンなどのｎ形不純物に対応する不純物イオンを例えば７
０°以下の注入角θ（法線方向を９０°とする）で所定
量注入して、イオン注入領域６５を形成する。この場
合、斜めイオン注入の注入角θは、多結晶シリコン側壁
６０の側に全面的に不純物イオンが注入され、多結晶シ
リコン側壁５９および絶縁側壁６１側には絶縁層５８の
陰になって不純物イオンが注入されないようになる。こ
れにより、図示のように、イオン注入領域６５は、絶縁
膜５８をマスクとして、露出されている薄膜半導体層５
２の表面部および多結晶シリコン側壁６０の下部に位置
する薄膜半導体層５２の表面部に選択的に形成される。

【００７２】次に、上述のようにして注入されたｎ形不
純物イオンを熱処理することにより活性化し、図１５に
示すように薄膜半導体層５２内で再分布させる。これに
より、薄膜半導体層５２の左方側に位置する高濃度ｎ形
不純物領域としてエミッタ領域５３が形成され、右方側
に位置する高濃度ｎ形不純物領域としてコレクタ領域５
６が形成されるようになる。このとき、多結晶シリコン
側壁６０の直下に形成されていたｐ形領域６３は、ｎ形
不純物が高濃度であるために消失してコレクタ領域５６
に包含されるようになる。

【００７３】また、多結晶シリコン側壁５９の直下に形
成されていたｐ形領域５４および絶縁膜５８の直下には
斜めイオン注入工程においてｎ形不純物イオンが注入さ
れていないので、ｐ形領域５４はベース領域５４として
残ることになり、また、絶縁膜５８の直下の部分も薄膜
半導体層５２のもとの不純物濃度のまま残ることにな
り、これにより低濃度コレクタ領域５５が形成される。

【００７４】なお、図示はしないが、この後、第１の実
施例と同様にして、エミッタ領域５３およびコレクタ領
域５６のそれぞれにサリサイド層が形成されると共に、
これら全面を覆うようにして保護膜を形成して、多結晶
シリコン側壁５９のベース電極，エミッタ領域５３およ
びコレクタ領域５６のそれぞれと電気的に導通する引出
電極が形成され、もって横形バイポーラトランジスタ６
２が形成されるようになっている。

【００７５】このような第２の実施例によれば、薄膜半
導体５２内のベース領域５４の下部に空乏層領域５７を
絶縁基板５１側まで達するように形成したので、通電オ
フ時に、空乏層領域５７によりコレクタ領域５６とエミ
ッタ領域５３との間に電流が流れるを阻止し、通電オン
状態つまりベース領域５４に順方向電圧の印加状態で、
実質的に空乏層領域５７を消失させてコレクタ領域５６
側から流れてきたキャリアを空乏層領域５７が存在して
いた部分を通るときに再結合され難くくすることがで
き、これにより、ライフタイムが長くなってベース電流
として損失する電流成分が少なくし、直流電流増幅率を
大きく取れるようにすることができる。

【００７６】また、第２の実施例によれば、薄膜半導体
層５２にベース領域５４を形成するときに斜めイオン注
入法を用いているので、フォトマスクを用いたフォトリ
ソグラフィ工程を用いることなく自己整合的にベース領
域５４に対応して不純物イオンを注入することができ、
微細化加工が容易になって安価に製作できると共に、導
入する不純物の濃度を精度良く制御することができるの
で、ベース領域５４を常に安定した濃度分布で形成する
ことができるようになる。

【００７７】なお、上記各実施例においては、ｎｐｎ形
の横形バイポーラトランジスタ２９，６２を形成する場
合について説明したが、これに限らず、ｐｎｐ形の横形
バイポーラトランジスタを形成するようにしても良く、
その場合には、ｐ形不純物とｎ形不純物をまったく逆に
導入することにより形成することができる。

【００７８】

【発明の効果】以上説明したように、本発明の半導体装
置およびその製造方法によれば、次のような効果を得る
ことができる。

【００７９】すなわち、請求項１記載の半導体装置によ
れば、ベース領域を、薄膜半導体層の上面側からの不純
物導入により接合面の深さ寸法が膜厚寸法よりも短い寸
法となるように形成し、ベース領域によりコレクタ領域
側に形成される空乏層領域の下端部が薄膜半導体層の絶
縁基板と接する下面側まで達するように構成したので、
通電オフ時にコレクタ領域とエミッタ領域との間に電流
が流れるのを空乏層領域により阻止し、通電オン時に
は、空乏層領域近傍にコレクタ領域内のキャリアを引き
寄せて実質的に空乏層領域を消失させるので、コレクタ
領域側から流れてきたキャリアが空乏層領域が存在して
いた部分を通るときに再結合され難くすることができる
ようになり、これにより、この部分を通過するキャリア
のライフタイムを長くしてベース電流として損失する電
流成分を減少させて直流電流増幅率を大きくすることが
できるようになるという優れた効果を奏する。

【００８０】請求項２記載の半導体装置によれば、第１
の導電形を有する低濃度コレクタ領域の上部に薄膜絶縁
層を介して第２の導電形を有する高不純物濃度の多結晶
半導体層が形成されベース領域と電気的に接続する構成
としたので、通電オン時においては、上述と同様にして
直流電流増幅率を大きくすることができ、さらに、この
ときベース領域および多結晶半導体層に順方向の電圧が
印加されていることから、薄膜絶縁層を介してこの多結
晶半導体層の直下に存在する低濃度コレクタ領域におい
て上面部付近に多数キャリアを引き寄せて蓄積層を形成
することができるので、その導電率を上昇させて低濃度
コレクタ領域のバルク抵抗に比べてその部分の抵抗値を
低くすることができるので、コレクタ電流の電流供給能
力を向上させることができるという優れた効果を奏す
る。

【００８１】請求項３記載の半導体装置の製造方法によ
れば、斜めイオン注入法によりベース領域形成部の一方
側および薄膜半導体層に不純物を注入してその不純物を
熱処理により再分布させてベース領域を形成すると共
に、多結晶半導体層および側壁部をマスクとしてイオン
注入法により第１の導電形に対応する不純物を注入して
その不純物を熱処理により再分布させて所定不純物濃度
のエミッタ領域およびコレクタ領域を形成する工程を設
けたので、フォトマスクを用いたフォトリソグラフィ工
程を用いることなく自己整合的にベース領域に対応して
不純物を注入することができ、微細化加工が容易になっ
て安価に製作できると共に、導入する不純物の濃度を精
度良く制御することができるようになってベース領域を
常に安定した濃度分布で形成することができるようにな
るという優れた効果を奏する。

【００８２】請求項４記載の半導体装置によれば、薄膜
半導体内のベース領域の下部に空乏層領域が絶縁基板側
まで達するように形成したので、通電オフ時にコレクタ
領域とエミッタ領域との間に電流が流れるのを空乏層領
域により阻止し、通電オン時にはベース領域に順方向電
圧が印加されることによりオフ状態のときに存在してい
た空乏層領域近傍にコレクタ領域内のキャリアを引き寄
せて実質的に空乏層領域を消失させてコレクタ領域側か
ら流れてきたキャリアが空乏層領域が存在していた部分
を通るときに再結合され難くすることができるようにな
り、この部分を通過するキャリアのライフタイムを長く
してベース電流として損失する電流成分が減少させて、
直流電流増幅率を大きくすることができ、また、通電オ
フ時には、低濃度コレクタ領域に空乏層領域を広げるこ
とにより耐圧を確保することができるという優れた効果
を奏する。

【００８３】請求項５記載の半導体装置の製造方法によ
れば、請求項４に記載した半導体装置を製造するとき
に、薄膜半導体層にベース領域を形成するときに斜めイ
オン注入法を用いているので、フォトマスクを用いたフ
ォトリソグラフィ工程を用いることなく自己整合的にベ
ース領域に対応して不純物を注入することができ、微細
化加工が容易になって安価に製作することができると共
に、導入する不純物の濃度を精度良く制御することがで
きるようになってベース領域を常に安定した濃度分布で
形成することができるようになるという優れた効果を奏
する。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す要部の模式的な構
造説明図

【図２】要部の模式的な縦断側面図

【図３】製造方法を説明するための模式的な縦断面図
（その１）

【図４】製造方法を説明するための模式的な縦断面図
（その２）

【図５】製造方法を説明するための模式的な縦断面図
（その３）

【図６】製造方法を説明するための模式的な縦断面図
（その４）

【図７】製造方法を説明するための模式的な縦断面図
（その５）

【図８】製造方法を説明するための模式的な縦断面図
（その６）

【図９】製造方法を説明するための模式的な縦断面図
（その７）

【図１０】製造方法を説明するための模式的な縦断面図
（その８）

【図１１】製造方法を説明するための模式的な縦断面図
（その９）

【図１２】本発明の第２の実施例を示す図１相当図

【図１３】図２相当図

【図１４】製造方法を説明するための模式的な縦断面図
（その１）

【図１５】製造方法を説明するための模式的な縦断面図
（その１）

【図１６】従来例を示す模式的な縦断面図

【符号の説明】

２１は絶縁基板、２４は薄膜半導体層、２５はエミッタ
領域、２６はベース領域、２７は低濃度コレクタ領域、
２８はコレクタ領域、２９は空乏層領域、３０は薄膜絶
縁層、３１はベース電極（多結晶半導体層）、３２は多
結晶シリコン側壁（ベース形成領域）、３３は多結晶シ
リコン側壁（多結晶半導体側壁）、３４，３５は側壁、
３６は横形バイポーラトランジスタ、３７は絶縁膜、３
８は多結晶シリコン膜、３９はフォトレジスト、４０は
多結晶シリコン膜、４１，４４はイオン注入領域、４
２，４３はｐ形領域、４５，４６，４７はサリサイド
層、４８は保護膜、４９，５０は引出電極、５１は絶縁
基板、５２は薄膜半導体層、５３はエミッタ領域、５４
はベース領域、５５は低濃度コレクタ領域、５６はコレ
クタ領域、５７は空乏層領域、５８は絶縁層、５９は多
結晶シリコン側壁（ベース領域形成部）、６０は多結晶
シリコン側壁（多結晶半導体側壁）、６１は絶縁側壁、
６２は横形バイポーラトランジスタである。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 絶縁基板上に設けた第１の導電形を有す
   る薄膜半導体層に第２の導電形を有するベース領域を設
   け、そのベース領域を挟んだ両側の各領域をエミッタ領
   域およびコレクタ領域とすることにより横形バイポーラ
   トランジスタとして機能する半導体装置において、 前記ベース領域は、前記薄膜半導体層の上面側からの不
   純物の導入により接合面の深さ寸法が膜厚寸法よりも短
   い寸法となるように形成されており、 前記ベース領域により前記コレクタ領域側に形成される
   空乏層領域の下端部が前記薄膜半導体層の前記絶縁基板
   と接する下面側まで達するように構成されていることを
   特徴とする半導体装置。
2. 【請求項２】 所定幅で帯状に形成された前記薄膜半導
   体層の前記ベース領域および隣接する前記コレクタ領域
   の一部に対応する部分の上面に形成された薄膜絶縁層
   と、 この薄膜絶縁層上に形成され不純物が高濃度で導入され
   た前記第２の導電形を有する多結晶半導体層と、 この多結晶半導体層の一方の側面部と接触すると共に前
   記薄膜半導体層の前記ベース領域の上面部と接触する位
   置に形成され、所定濃度の不純物が導入された多結晶半
   導体からなる前記第２の導電形を有するベース領域形成
   部と、 前記多結晶半導体層の他方の側面部と接触すると共に前
   記薄膜半導体層の前記コレクタ領域の上面部と接触する
   位置に形成された多結晶半導体からなる多結晶半導体側
   壁と、 前記ベース領域形成部および前記多結晶半導体側壁の外
   面に形成された絶縁膜からなる絶縁側壁と、 前記コレクタ領域の前記薄膜絶縁層の下部に対応する部
   分に不純物が低濃度で導入された前記第１の導電形を有
   する低濃度コレクタ領域とを設ける構成としたことを特
   徴とする請求項１記載の半導体装置。
3. 【請求項３】 請求項２記載の半導体装置の製造方法に
   おいて、 前記絶縁基板上に形成した第１の導電形を有する低不純
   物濃度の薄膜半導体層上に前記薄膜絶縁層および前記多
   結晶半導体層を所定形状に形成する工程と、 前記薄膜半導体層および多結晶半導体層の上面から不純
   物を導入しない多結晶半導体膜を積層し、異方性エッチ
   ング処理により前記多結晶半導体層の両側面部に該多結
   晶半導体膜を残して前記多結晶半導体側壁を形成する工
   程と、 斜めイオン注入法により前記多結晶半導体層をマスクと
   して前記多結晶半導体側壁の一方側および前記薄膜半導
   体層の表面に前記第１の導電形に対応する不純物を注入
   する工程と、 前記斜めイオン注入法により導入された不純物を熱処理
   により再分布させて前記薄膜半導体層内に前記ベース領
   域を形成すると共に、前記多結晶半導体側壁の外側に絶
   縁膜からなる絶縁側壁を形成する工程と、 前記多結晶半導体層および前記絶縁側壁をマスクとして
   イオン注入法により前記薄膜半導体層の表面に前記第１
   の導電形に対応する不純物を注入する工程と、 前記イオン注入法により導入された不純物を熱処理によ
   り再分布させて前記薄膜半導体層内に所定不純物濃度の
   前記エミッタ領域および前記コレクタ領域を形成する工
   程とを有することを特徴とする半導体装置の製造方法。
4. 【請求項４】 所定幅で帯状に形成された前記薄膜半導
   体層の前記ベース領域および隣接する前記コレクタ領域
   の一部に対応する部分の上面に形成された絶縁層と、 この絶縁層の一方の側面部と接触すると共に前記薄膜半
   導体層の前記ベース領域の上面部と接触する位置に所定
   濃度の不純物が導入された多結晶半導体により形成され
   た前記第２の導電形を有するベース領域形成部と、 このベース領域形成部の外側にこれを覆うように形成さ
   れた絶縁膜からなる絶縁側壁と、 前記絶縁層の他方の側面部と接触すると共に前記薄膜半
   導体層の上面部と接触するように多結晶半導体により形
   成され、前記第２の導電形を有するように所定濃度の不
   純物が導入された多結晶半導体側壁と、 前記コレクタ領域の前記絶縁層の下部に対応する部分に
   不純物が低濃度で導入された低濃度コレクタ領域とを設
   けた構成としたことを特徴とする請求項１記載の半導体
   装置。
5. 【請求項５】 請求項４記載の半導体装置の製造方法に
   おいて、 前記絶縁基板上に形成した第１の導電形を有する低不純
   物濃度の薄膜半導体層上に前記絶縁層を所定形状に形成
   する工程と、 前記第２の不純物を所定濃度で導入した多結晶半導体膜
   を積層し、異方性エッチング処理により前記絶縁層の両
   側面部に該多結晶半導体膜を残して一方側に前記ベース
   領域形成部を形成すると共に他方側に多結晶半導体側壁
   を形成する工程と、 熱処理により前記ベース領域形成部内の不純物を再分布
   させて前記ベース領域を形成する工程と、 全面に絶縁膜形成すると共に、異方性エッチング処理お
   よびフォトリソグラフィ処理によりその絶縁膜の前記ベ
   ース領域形成部の外側の部分のみを残すことにより前記
   絶縁側壁を形成する工程と、 斜めイオン注入法により前記絶縁層をマスクとして前記
   多結晶半導体側壁側および前記薄膜半導体層の表面に前
   記第１の導電形に対応する不純物を注入する工程と、 前記斜めイオン注入法により導入された不純物を熱処理
   により再分布させて前記薄膜半導体層内に所定不純物濃
   度の前記エミッタ領域および前記コレクタ領域を形成す
   る工程とを有することを特徴とする半導体装置の製造方
   法。