JP2697221B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2697221B2 JP2697221B2 JP968390A JP968390A JP2697221B2 JP 2697221 B2 JP2697221 B2 JP 2697221B2 JP 968390 A JP968390 A JP 968390A JP 968390 A JP968390 A JP 968390A JP 2697221 B2 JP2697221 B2 JP 2697221B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- concentration diffusion
- conductivity type
- semiconductor substrate
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にLDD構造を有するト
ランジスタにおけるソース，ドレインの少なくとも一方
の引き出し配線がゲート電極と同一材料からなる半導体
装置に関する。
ランジスタにおけるソース，ドレインの少なくとも一方
の引き出し配線がゲート電極と同一材料からなる半導体
装置に関する。
従来、この種の引き出し配線は、工程順縦断面図であ
る第２図（ａ）〜（ｃ）に示すような工程により形成さ
れており、最終的には第２図（ｃ）のような断面構造を
有するものである。
る第２図（ａ）〜（ｃ）に示すような工程により形成さ
れており、最終的には第２図（ｃ）のような断面構造を
有するものである。
以下に、第２図（ｃ）の構造を形成するための手順を
説明する。
説明する。
まず、第２図（ａ）に示すように、半導体基板１上に
素子形成領域，フィールド酸化膜２、ゲート酸化膜３を
形成した後、所定位置に埋め込みコンタクト孔あるいは
ダイレクト・コンタクト孔の呼ばれる開孔を形成し、半
導体基板１表面を露出させる。
素子形成領域，フィールド酸化膜２、ゲート酸化膜３を
形成した後、所定位置に埋め込みコンタクト孔あるいは
ダイレクト・コンタクト孔の呼ばれる開孔を形成し、半
導体基板１表面を露出させる。
次に、ゲート電極および引き出し配線となるべき多結
晶シリコン膜を堆積し、半導体基板１と逆導電型の高濃
度不純物をドーピングし、熱処理を行ない、堆積した多
結晶シリコン膜を逆導電型の高濃度不純物を添加した多
結晶シリコン膜４に変換する。この熱処理により、ゲー
ト酸化膜３の開孔部を通して半導体基板１中に半導体基
板１とは逆導電型の第２の高濃度拡散層５が形成され
る。第２の高濃度拡散層５の濃度および深さは、多結晶
シリコン膜４の形成条件により決定される。しかし、ゲ
ート酸化膜３を薄膜化（この場合には、200Å以下とす
る）する場合、その耐圧劣化防止のため、高いドーピン
グ量と高温の熱処理（950℃以上）を施すことは避ける
べきであり、第２の高濃度拡散層５の濃度および深さ
は、それぞれ1019cm-3程度,0.2μｍ程度である。
晶シリコン膜を堆積し、半導体基板１と逆導電型の高濃
度不純物をドーピングし、熱処理を行ない、堆積した多
結晶シリコン膜を逆導電型の高濃度不純物を添加した多
結晶シリコン膜４に変換する。この熱処理により、ゲー
ト酸化膜３の開孔部を通して半導体基板１中に半導体基
板１とは逆導電型の第２の高濃度拡散層５が形成され
る。第２の高濃度拡散層５の濃度および深さは、多結晶
シリコン膜４の形成条件により決定される。しかし、ゲ
ート酸化膜３を薄膜化（この場合には、200Å以下とす
る）する場合、その耐圧劣化防止のため、高いドーピン
グ量と高温の熱処理（950℃以上）を施すことは避ける
べきであり、第２の高濃度拡散層５の濃度および深さ
は、それぞれ1019cm-3程度,0.2μｍ程度である。
次に、多結晶シリコン膜４を引き出し配線に加工する
ためのフォトレジスト膜６を形成する。
ためのフォトレジスト膜６を形成する。
次に、第２図（ｂ）に示すように、多結晶シリコン膜
４をパターンニングし、逆導電型の高濃度不純物を添加
した多結晶シリコン膜からなる引き出し配線７を形成す
る。このとき、フォトレジスト膜６で覆われていないゲ
ート酸化膜３の開孔部では、半導体基板１中の第２の高
濃度拡散層５がエッチング除去されてしまい、少なくと
も0.2μｍ程度の深さの溝が形成される。
４をパターンニングし、逆導電型の高濃度不純物を添加
した多結晶シリコン膜からなる引き出し配線７を形成す
る。このとき、フォトレジスト膜６で覆われていないゲ
ート酸化膜３の開孔部では、半導体基板１中の第２の高
濃度拡散層５がエッチング除去されてしまい、少なくと
も0.2μｍ程度の深さの溝が形成される。
次に、半導体基板１とは逆導電型の不純物をイオン注
入し、約1018cm-3程度の低濃度拡散層８を形成する。こ
の低濃度拡散層８と上記高濃度拡散層５とが直接に接続
されるためには、上記開孔部の少なくとも一部に引き出
し配線７に覆われない部分があることが必要である。
入し、約1018cm-3程度の低濃度拡散層８を形成する。こ
の低濃度拡散層８と上記高濃度拡散層５とが直接に接続
されるためには、上記開孔部の少なくとも一部に引き出
し配線７に覆われない部分があることが必要である。
次に、第２図（ｃ）に示すように、トランジスタのゲ
ート電極（図示せず）の側壁に形成される絶縁物からな
るサイドウォール９（約2000〜3000Åの厚さ）が、引き
出し配線７の側壁にも形成される。
ート電極（図示せず）の側壁に形成される絶縁物からな
るサイドウォール９（約2000〜3000Åの厚さ）が、引き
出し配線７の側壁にも形成される。
続いて、半導体基板１とは逆導電型の不純物をイオン
注入し、第１の高濃度拡散層10（1019〜1020cm-3）を形
成する。
注入し、第１の高濃度拡散層10（1019〜1020cm-3）を形
成する。
この構造では、引き出し配線７の端部に形成されるサ
イドウォール９の下部に低濃度拡散層８が存在すること
により、第２の高濃度拡散層５とソース，ドレインの拡
散層であるところの第１の高濃度拡散層10とが、電気的
に接続される。
イドウォール９の下部に低濃度拡散層８が存在すること
により、第２の高濃度拡散層５とソース，ドレインの拡
散層であるところの第１の高濃度拡散層10とが、電気的
に接続される。
上述した従来の構造の半導体装置における問題点を、
第３図に示す拡大断面図を参照にして説明する。
第３図に示す拡大断面図を参照にして説明する。
従来の半導体装置では、引き出し配線７下の第２の高
濃度拡散層５と第１の高濃度拡散層10とは、低濃度拡散
層８を介して接続されており、高濃度拡散層10および低
濃度拡散層８からなるソースあるいはドレインと引き出
し配線７との接続抵抗が非常に高いものになるばかりで
はなく、引き出し配線７をパターンニングするときに、
高濃度拡散層５がエッチング除去されて形成される溝の
深さが一定しないため、第２の高濃度拡散層５と低濃度
拡散層８との接続面12の断面積が変動し、接続抵抗が大
きく変動することになる。
濃度拡散層５と第１の高濃度拡散層10とは、低濃度拡散
層８を介して接続されており、高濃度拡散層10および低
濃度拡散層８からなるソースあるいはドレインと引き出
し配線７との接続抵抗が非常に高いものになるばかりで
はなく、引き出し配線７をパターンニングするときに、
高濃度拡散層５がエッチング除去されて形成される溝の
深さが一定しないため、第２の高濃度拡散層５と低濃度
拡散層８との接続面12の断面積が変動し、接続抵抗が大
きく変動することになる。
また、引き出し配線７の側壁部に形成されたサイドウ
ォール９の端部と接する部分での半導体基板１には、後
工程の熱処理により、結晶欠陥13,13aが成長する。第１
の高濃度拡散層10内に成長する結晶欠陥13aは、第１の
高濃度拡散層10の接合の深さが十分に深いため、Ｐ−Ｎ
接合部に到達しない。一方、低濃度拡散層８内に発生す
る結晶欠陥13は、低濃度拡散層８の接合の深さが浅いた
め、Ｐ−Ｎ接合部まで容易に到達し、リーク不良を生じ
ることになる。
ォール９の端部と接する部分での半導体基板１には、後
工程の熱処理により、結晶欠陥13,13aが成長する。第１
の高濃度拡散層10内に成長する結晶欠陥13aは、第１の
高濃度拡散層10の接合の深さが十分に深いため、Ｐ−Ｎ
接合部に到達しない。一方、低濃度拡散層８内に発生す
る結晶欠陥13は、低濃度拡散層８の接合の深さが浅いた
め、Ｐ−Ｎ接合部まで容易に到達し、リーク不良を生じ
ることになる。
本発明の半導体装置の特徴は、ゲート酸化膜を介して
一導電型を有する半導体基板上に設けられたゲート電極
が逆導電型の高濃度不純物を添加した多結晶シリコン膜
からなり、ゲート電極の側壁部には絶縁膜からなるサイ
ドウォールが設けられ、ゲート電極の側壁部に設けられ
たサイドウォールから離れた所定位置でのゲート酸化膜
には開孔部が設けられ、ソース，ドレインの少なくとも
一方の引き出し配線がゲート電極と同層で同一の材料か
らなる多結晶シリコン膜から形成され、引き出し配線の
フィールド酸化膜上から延在した少なくとも一部が開孔
部を介して半導体基板に直接に接続し、引き出し配線の
側壁部にも絶縁膜からなるサイドウォールが設けられ、
ソース，ドレインの少なくとも一方がフィールド酸化膜
並びにゲート電極および引き出し配線に対して自己整合
的に半導体基板に設けられた逆導電型の低濃度拡散層と
フィールド酸化膜並びにゲート電極の側壁部に設けられ
たサイドウォールおよび引き出し配線の側壁部に設けら
れたサイドウォールに対して自己整合的に半導体基板に
設けられた逆導電型の第１の高濃度拡散層とからなり、
開孔部の部分において引き出し配線直下に自己整合的に
半導体基板に設けられた逆導電体型の第２の高濃度拡散
層の少なくとも一部が低濃度拡散層に直接に接続してな
るLDD構造のトランジスタにおいて、上記開孔部に形成
された上記サイドウォールの直下の上記半導体基板に
は、逆導電型の上記低濃度拡散層を内包する姿態を有し
た逆導電型の第３の高濃度拡散層が設けられていること
にある。
一導電型を有する半導体基板上に設けられたゲート電極
が逆導電型の高濃度不純物を添加した多結晶シリコン膜
からなり、ゲート電極の側壁部には絶縁膜からなるサイ
ドウォールが設けられ、ゲート電極の側壁部に設けられ
たサイドウォールから離れた所定位置でのゲート酸化膜
には開孔部が設けられ、ソース，ドレインの少なくとも
一方の引き出し配線がゲート電極と同層で同一の材料か
らなる多結晶シリコン膜から形成され、引き出し配線の
フィールド酸化膜上から延在した少なくとも一部が開孔
部を介して半導体基板に直接に接続し、引き出し配線の
側壁部にも絶縁膜からなるサイドウォールが設けられ、
ソース，ドレインの少なくとも一方がフィールド酸化膜
並びにゲート電極および引き出し配線に対して自己整合
的に半導体基板に設けられた逆導電型の低濃度拡散層と
フィールド酸化膜並びにゲート電極の側壁部に設けられ
たサイドウォールおよび引き出し配線の側壁部に設けら
れたサイドウォールに対して自己整合的に半導体基板に
設けられた逆導電型の第１の高濃度拡散層とからなり、
開孔部の部分において引き出し配線直下に自己整合的に
半導体基板に設けられた逆導電体型の第２の高濃度拡散
層の少なくとも一部が低濃度拡散層に直接に接続してな
るLDD構造のトランジスタにおいて、上記開孔部に形成
された上記サイドウォールの直下の上記半導体基板に
は、逆導電型の上記低濃度拡散層を内包する姿態を有し
た逆導電型の第３の高濃度拡散層が設けられていること
にある。
次に本発明について図面を参照して説明する。
第１図（ａ），（ｂ）は、本発明の一実施例と本一実
施例の応用例との縦断面図である。
施例の応用例との縦断面図である。
第１図（ａ）は、例えばＰ型の半導体基板１の表面に
フィールド酸化膜2,ゲート酸化膜を形成し、ゲート酸化
膜に開孔部を形成し、例えば高濃度のＮ型の多結晶シリ
コン膜を全面に形成するとともに例えばＮ型の高濃度拡
散層５を形成し、この多結晶シリコン膜をパターニング
してゲート電極と引き出し配線７とを形成し、低濃度拡
散層８（1018cm-3程度）を形成した後、サイドウォール
を形成する前に、サイドウォールによって上記開孔部が
覆われる部分を少なくとも含んだ領域の半導体基板１
に、逆導電型の不純物として砒素または燐を用いて１×
1015〜１×1016cm-2程度のイオン注入を行ない、第３の
高濃度拡散層11（1019〜1020cm-3）を形成し、次に、LD
D構造のトランジスタを形成するためのゲート電極（図
示せず）の側壁に絶縁物からなるサイドウォールを形成
すると同時に、引き出し配線７の側壁にもサイドウォー
ル９を形成し、続いて、ソース，ドレインを形成するた
めの第１の高濃度拡散層10（1019〜1020cm-3）を形成
し、これらの工程により得られたソースあるいはドレイ
ンと引き出し配線７との接続構造を示したものである。
フィールド酸化膜2,ゲート酸化膜を形成し、ゲート酸化
膜に開孔部を形成し、例えば高濃度のＮ型の多結晶シリ
コン膜を全面に形成するとともに例えばＮ型の高濃度拡
散層５を形成し、この多結晶シリコン膜をパターニング
してゲート電極と引き出し配線７とを形成し、低濃度拡
散層８（1018cm-3程度）を形成した後、サイドウォール
を形成する前に、サイドウォールによって上記開孔部が
覆われる部分を少なくとも含んだ領域の半導体基板１
に、逆導電型の不純物として砒素または燐を用いて１×
1015〜１×1016cm-2程度のイオン注入を行ない、第３の
高濃度拡散層11（1019〜1020cm-3）を形成し、次に、LD
D構造のトランジスタを形成するためのゲート電極（図
示せず）の側壁に絶縁物からなるサイドウォールを形成
すると同時に、引き出し配線７の側壁にもサイドウォー
ル９を形成し、続いて、ソース，ドレインを形成するた
めの第１の高濃度拡散層10（1019〜1020cm-3）を形成
し、これらの工程により得られたソースあるいはドレイ
ンと引き出し配線７との接続構造を示したものである。
高濃度拡散層５の少なくとも一部が高濃度拡散層11に
直接に接続されためには、ゲート酸化膜に設けられる上
記開孔部が、引き出し配線７に覆われた部分と、覆われ
ない部分とを共に有するように形成されることが必要で
ある。
直接に接続されためには、ゲート酸化膜に設けられる上
記開孔部が、引き出し配線７に覆われた部分と、覆われ
ない部分とを共に有するように形成されることが必要で
ある。
第１図（ｂ）は、本発明の第１の実施例の別の構造で
ある。ゲート電極と引き出し配線７とをパターンニング
し、低濃度拡散層８を形成し、サイドウォール９の形成
および第１の高濃度拡散層10の形成を完了した後、第１
の高濃度拡散層10の一部および引き出し配線７が半導体
基板１と接触している領域の一部を含む領域に、逆導電
型の不純物として燐を用いて１×1015〜１×1016cm-2程
度のイオン注入を選択的に行ない、熱処理（900℃で60
分程度）を施すことにより第３の高濃度拡散層11を形成
し、これらの工程により得られたソースあるいはドレイ
ンと引き出し配線７との接続構造を示したものである。
ある。ゲート電極と引き出し配線７とをパターンニング
し、低濃度拡散層８を形成し、サイドウォール９の形成
および第１の高濃度拡散層10の形成を完了した後、第１
の高濃度拡散層10の一部および引き出し配線７が半導体
基板１と接触している領域の一部を含む領域に、逆導電
型の不純物として燐を用いて１×1015〜１×1016cm-2程
度のイオン注入を選択的に行ない、熱処理（900℃で60
分程度）を施すことにより第３の高濃度拡散層11を形成
し、これらの工程により得られたソースあるいはドレイ
ンと引き出し配線７との接続構造を示したものである。
この場合、燐は拡散係数が大きいため、引き出し配線
７の多結晶シリコン膜中を拡散し、半導体基板１中に第
２の高濃度拡散層５より高濃度で深い接合をもった第３
の高濃度拡散層11が形成されると同時に、サイドウォー
ル９の外側にイオン注入された燐がサイドウォール９の
下側に拡散し、高濃度で深い接合をもった第３の高濃度
拡散層11が形成され、この部分の第３の高濃度拡散層11
と引き出し配線７下の半導体基板１中に形成された部分
の第３の高濃度拡散層11とが合流し、その結果、ソース
あるいはドレインと引き出し配線７とが第３の高濃度拡
散層11により接続されることになる。
７の多結晶シリコン膜中を拡散し、半導体基板１中に第
２の高濃度拡散層５より高濃度で深い接合をもった第３
の高濃度拡散層11が形成されると同時に、サイドウォー
ル９の外側にイオン注入された燐がサイドウォール９の
下側に拡散し、高濃度で深い接合をもった第３の高濃度
拡散層11が形成され、この部分の第３の高濃度拡散層11
と引き出し配線７下の半導体基板１中に形成された部分
の第３の高濃度拡散層11とが合流し、その結果、ソース
あるいはドレインと引き出し配線７とが第３の高濃度拡
散層11により接続されることになる。
なお、本実施例では、逆導電型にドープされた多結晶
シリコン膜からなる引き出し配線に関して説明したが、
これに代えて、逆導電型にドープされた多結晶シリコン
膜上に高融点金属とのシリサイド膜を形成した積層構造
（いわゆるポリサイド構造）の膜により引き出し配線を
形成してもよい。
シリコン膜からなる引き出し配線に関して説明したが、
これに代えて、逆導電型にドープされた多結晶シリコン
膜上に高融点金属とのシリサイド膜を形成した積層構造
（いわゆるポリサイド構造）の膜により引き出し配線を
形成してもよい。
以上説明したように本発明は、ソース，ドレインの少
なくとも一方の引き出し配線としてゲート電極と同一材
料で同時に形成された引き出し配線の側壁部に設けられ
た絶縁物からなるサイドウォールの下に高濃度拡散層を
新たに設けることにより、ソース，ドレインの少なくと
も一方と引き出し配線との接続抵抗を低くすることがで
きると同時に、引き出し配線をパターンニングするとき
に形成される溝の深さのばらつきに依存せずに安定な接
続抵抗う得ることが可能となる。
なくとも一方の引き出し配線としてゲート電極と同一材
料で同時に形成された引き出し配線の側壁部に設けられ
た絶縁物からなるサイドウォールの下に高濃度拡散層を
新たに設けることにより、ソース，ドレインの少なくと
も一方と引き出し配線との接続抵抗を低くすることがで
きると同時に、引き出し配線をパターンニングするとき
に形成される溝の深さのばらつきに依存せずに安定な接
続抵抗う得ることが可能となる。
さらに、引き出し配線の側壁部に形成されるサイドウ
ォールの下に高濃度で接合の深さが深い拡散層が形成さ
れるため、引き出し配線の側壁部に形成されるサイドウ
ォールの端部と接する部分での半導体基板内に発生する
結晶欠陥は高濃度で接合の深さが深い拡散層に内包され
るため、リーク不良を防止することができる。
ォールの下に高濃度で接合の深さが深い拡散層が形成さ
れるため、引き出し配線の側壁部に形成されるサイドウ
ォールの端部と接する部分での半導体基板内に発生する
結晶欠陥は高濃度で接合の深さが深い拡散層に内包され
るため、リーク不良を防止することができる。
第１図（ａ），（ｂ）は本発明の一実施例と本一実施例
の応用例との縦断面図、第２図は従来の半導体装置の作
製を示す工程順縦断面図、第３図は従来の半導体装置の
問題点を説明するための拡大断面図である。 １……半導体基板、２……フィールド酸化膜、３……ゲ
ート酸化膜、４……多結晶シリコン膜、５……第２の高
濃度拡散層、６……フォトレジスト膜、７……引き出し
配線、８……低濃度拡散層、９……サイドウォール、10
……第１の高濃度拡散層、11……第３の高濃度拡散層、
12……拡散層５と拡散層８との接続面、13,13a……結晶
欠陥。
の応用例との縦断面図、第２図は従来の半導体装置の作
製を示す工程順縦断面図、第３図は従来の半導体装置の
問題点を説明するための拡大断面図である。 １……半導体基板、２……フィールド酸化膜、３……ゲ
ート酸化膜、４……多結晶シリコン膜、５……第２の高
濃度拡散層、６……フォトレジスト膜、７……引き出し
配線、８……低濃度拡散層、９……サイドウォール、10
……第１の高濃度拡散層、11……第３の高濃度拡散層、
12……拡散層５と拡散層８との接続面、13,13a……結晶
欠陥。
Claims (2)
- 【請求項１】ゲート酸化膜を介して一導電型を有する半
導体基板上に設けられたゲート電極が逆導電型の高濃度
不純物を添加した多結晶シリコン膜からなり、該ゲート
電極の側壁部には絶縁膜からなるサイドウォールが設け
られ、該ゲート電極の側壁部に設けられた該サイドウォ
ールから離れた所定位置での該ゲート酸化膜には開孔部
が設けられ、ソース，ドレインの少なくとも一方の引き
出し配線が該ゲート電極と同層で同一の材料からなる該
多結晶シリコン膜から形成され、該引き出し配線の該フ
ィールド酸化膜上から延在した少なくとも一部が該開孔
部の一部において該半導体基板に直接に接続し、該引き
出し配線の側壁部にも該絶縁膜からなるサイドウォール
が設けられ、該ソース，ドレインの少なくとも一方が該
フィールド酸化膜並びにゲート電極および該引き出し配
線に対して自己整合的に該半導体基板に設けられた逆導
電型の低濃度拡散層と該フィールド酸化膜並びに該ゲー
ト電極の側壁部に設けられたサイドウォールおよび該引
き出し配線の側壁部に設けられたサイドウォールに対し
て自己整合的に該半導体基板に設けられた逆導電型の第
１の高濃度拡散層とからなり、該開孔部の部分において
該引き出し配線直下に自己整合的に該半導体基板に設け
られた逆導電体型の第２の高濃度拡散層の少なくとも一
部が該低濃度拡散層に直接に接続してなるLDD構造のト
ランジスタにおいて、 前記開孔部に形成された前記サイドウォールの直下の前
記半導体基板には、逆導電型の前記低濃度拡散層を内包
する姿態を有した逆導電型の第３の高濃度拡散層が設け
られていることを特徴とする半導体装置。 - 【請求項２】前記ゲート電極並びに引き出し配線が、逆
導電型の高濃度不純物を添加した前記多結晶シリコン膜
の代りに、該多結晶シリコン膜と高融点金属シリサイド
膜との積層膜からなることを特徴とする請求項１記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP968390A JP2697221B2 (ja) | 1990-01-19 | 1990-01-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP968390A JP2697221B2 (ja) | 1990-01-19 | 1990-01-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03214738A JPH03214738A (ja) | 1991-09-19 |
| JP2697221B2 true JP2697221B2 (ja) | 1998-01-14 |
Family
ID=11727006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP968390A Expired - Fee Related JP2697221B2 (ja) | 1990-01-19 | 1990-01-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697221B2 (ja) |
-
1990
- 1990-01-19 JP JP968390A patent/JP2697221B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03214738A (ja) | 1991-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0369336A2 (en) | Process for fabricating bipolar and CMOS transistors on a common substrate | |
| US5652152A (en) | Process having high tolerance to buried contact mask misalignment by using a PSG spacer | |
| US5668051A (en) | Method of forming poly plug to reduce buried contact series resistance | |
| JPH0557741B2 (ja) | ||
| JP3502509B2 (ja) | Ｃｍｏｓ構造を備えた集積回路及びその製造方法 | |
| US6103560A (en) | Process for manufacturing a semiconductor device | |
| JP2697221B2 (ja) | 半導体装置 | |
| JP2782781B2 (ja) | 半導体装置の製造方法 | |
| JPH1174283A (ja) | 高速バイポーラトランジスタ及びその製造方法 | |
| KR100373709B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH07106337A (ja) | 半導体装置およびその製造方法 | |
| JPH0239091B2 (ja) | ||
| JP3043791B2 (ja) | 半導体装置の製造方法 | |
| KR910009042B1 (ko) | 반도체장치의 제조방법 | |
| KR100257148B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP3240823B2 (ja) | ＢｉＣＭＯＳ型半導体装置の製造方法 | |
| JPH0621479A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2858510B2 (ja) | 半導体装置の製造方法 | |
| JP3415690B2 (ja) | 半導体装置の製造方法 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JP3124283B2 (ja) | 半導体装置の製造方法 | |
| JP2765142B2 (ja) | 半導体装置の製造方法 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JPH0777263B2 (ja) | 半導体装置の製造方法 | |
| JPH07335873A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |