JPS627704B2 - - Google Patents
Info
- Publication number
- JPS627704B2 JPS627704B2 JP3102076A JP3102076A JPS627704B2 JP S627704 B2 JPS627704 B2 JP S627704B2 JP 3102076 A JP3102076 A JP 3102076A JP 3102076 A JP3102076 A JP 3102076A JP S627704 B2 JPS627704 B2 JP S627704B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- forming
- conductivity type
- base region
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009792 diffusion process Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
この発明は超高速論理回路もしくは超高周波動
作に好適なバイポーラ型トランジスタを含む半導
体集積回路の製造方法に関する。
作に好適なバイポーラ型トランジスタを含む半導
体集積回路の製造方法に関する。
超高速・超高周波動作を可能とするバイポーラ
型トランジスタ（以下トランジスタと略記）はベ
ース巾を縮小しベース抵抗を減少することによつ
て実現される。トランジスタ形状においては、エ
ミツタ領域のスリツト巾の縮小、ベース領域中に
深い部分と浅い部分とを形成し浅い部分へのエミ
ツタ領域の導入と深い部分でベース抵抗を低く保
つことが行われる。しかし乍ら、従来のトランジ
スタ構造はエミツタ領域のスリツト巾が表面から
の開孔形成によるため、1.0〜1.5μｍが下限とな
り、このエミツタ領域の位置合せ余裕を見込むた
めベース領域の浅い部分の巾もエミツタ領域のス
リツト巾に比して２〜３μｍ程度増加され、高速
動作を制限している。
型トランジスタ（以下トランジスタと略記）はベ
ース巾を縮小しベース抵抗を減少することによつ
て実現される。トランジスタ形状においては、エ
ミツタ領域のスリツト巾の縮小、ベース領域中に
深い部分と浅い部分とを形成し浅い部分へのエミ
ツタ領域の導入と深い部分でベース抵抗を低く保
つことが行われる。しかし乍ら、従来のトランジ
スタ構造はエミツタ領域のスリツト巾が表面から
の開孔形成によるため、1.0〜1.5μｍが下限とな
り、このエミツタ領域の位置合せ余裕を見込むた
めベース領域の浅い部分の巾もエミツタ領域のス
リツト巾に比して２〜３μｍ程度増加され、高速
動作を制限している。
又、かかる従来の深いベース部分と浅いベース
部分とをもつバイポーラトランジスタを半導体集
積回路化する場合には、絶縁分離拡散の他にベー
ス領域形成のための２回の拡散とエミツタおよび
コレクタ・コンタクト領域形成のための拡散とを
必要とし、多くの製造工程が必要となつていた。
特に、拡散工程が多くなるとそれだけ位置合せ余
裕も大きくなり、素子が大きくなつて、高周波特
性を損います。
部分とをもつバイポーラトランジスタを半導体集
積回路化する場合には、絶縁分離拡散の他にベー
ス領域形成のための２回の拡散とエミツタおよび
コレクタ・コンタクト領域形成のための拡散とを
必要とし、多くの製造工程が必要となつていた。
特に、拡散工程が多くなるとそれだけ位置合せ余
裕も大きくなり、素子が大きくなつて、高周波特
性を損います。
この発明の目的は、超高速・超高周波用トラン
ジスタを容易且つ確実に半導体集積回路に組み込
めるバイポーラ型トランジスタを含む半導体集積
回路の製造方法を得ることにある。
ジスタを容易且つ確実に半導体集積回路に組み込
めるバイポーラ型トランジスタを含む半導体集積
回路の製造方法を得ることにある。
本発明によれば、半導体基板に一導電型埋込用
領域と逆導電型埋込用領域とを形成する工程と、
この半導体基板上に一導電型半導体層を形成する
工程と、この半導体層のベース領域予定表面領
域、コレクタ・コンタクト予定表面領域および絶
縁分離領域予定表面領域を除く表面領域に厚い絶
縁膜を形成する工程と、ベース領域予定表面領域
のうち少なくともベース・コンタクト予定表面領
域と絶縁分離領域予定表面領域から逆導電型不純
物を拡散して深いベース領域を形成するととも
に、逆導電型埋込用領域から形成された逆導電型
埋込領域に当接する絶縁分離領域を形成する工程
と、コレクタ・コンタクト予定表面領域から一導
電型不純物を拡散してコレクタ拡散領域を形成す
る工程と、ベース領域予定表面領域のうちのエミ
ツタ領域予定表面領域およびコレクタ・コンタク
ト予定表面領域から逆導電型不純物と一導電型不
純物とを二重に拡散して深いベース領域に連なる
浅いベース領域と、この浅いベース領域の中にエ
ミツタ領域とを形成するとともに前記コレクタ拡
散領域に連なるコレクタ・コンタクト領域を形成
する工程とを含むバイポーラ型トランジスタを含
む半導体集積回路の製造方法を得る。
領域と逆導電型埋込用領域とを形成する工程と、
この半導体基板上に一導電型半導体層を形成する
工程と、この半導体層のベース領域予定表面領
域、コレクタ・コンタクト予定表面領域および絶
縁分離領域予定表面領域を除く表面領域に厚い絶
縁膜を形成する工程と、ベース領域予定表面領域
のうち少なくともベース・コンタクト予定表面領
域と絶縁分離領域予定表面領域から逆導電型不純
物を拡散して深いベース領域を形成するととも
に、逆導電型埋込用領域から形成された逆導電型
埋込領域に当接する絶縁分離領域を形成する工程
と、コレクタ・コンタクト予定表面領域から一導
電型不純物を拡散してコレクタ拡散領域を形成す
る工程と、ベース領域予定表面領域のうちのエミ
ツタ領域予定表面領域およびコレクタ・コンタク
ト予定表面領域から逆導電型不純物と一導電型不
純物とを二重に拡散して深いベース領域に連なる
浅いベース領域と、この浅いベース領域の中にエ
ミツタ領域とを形成するとともに前記コレクタ拡
散領域に連なるコレクタ・コンタクト領域を形成
する工程とを含むバイポーラ型トランジスタを含
む半導体集積回路の製造方法を得る。
本発明によれば、形成されるトランジスタは、
エミツタ領域がベース領域の浅い部分に自己整合
されているため、寄生的ベース抵抗の発生がなく
最小寸法で確実に超高速超高周波用トランジスタ
が得られる。又、厚い酸化膜形成後は、自己整合
形成されるエミツタ領域およびベース領域の浅い
部分以外は全て、この厚い酸化膜をマスクとして
形成されるので、位置合せ余裕は必要がなく、バ
イポーラ型トランジスタが小型に形成でき、集積
密度を上げることができる。更に同様の理由で、
集積回路の製造が極めて容易となり、生産性を著
しく向上することができる。その上、絶縁分離領
域とベース領域の深い部分とを同時に拡散し、ベ
ース領域の浅い部分（エミツタ領域）とコレク
タ・コンタクト領域とを同時に２回拡散してベー
ス領域の浅い部分とエミツタ領域とコレクタコン
タクト領域とを形成しているため、それぞれの領
域を必要な不純物濃度で容易に得ることができま
す。
エミツタ領域がベース領域の浅い部分に自己整合
されているため、寄生的ベース抵抗の発生がなく
最小寸法で確実に超高速超高周波用トランジスタ
が得られる。又、厚い酸化膜形成後は、自己整合
形成されるエミツタ領域およびベース領域の浅い
部分以外は全て、この厚い酸化膜をマスクとして
形成されるので、位置合せ余裕は必要がなく、バ
イポーラ型トランジスタが小型に形成でき、集積
密度を上げることができる。更に同様の理由で、
集積回路の製造が極めて容易となり、生産性を著
しく向上することができる。その上、絶縁分離領
域とベース領域の深い部分とを同時に拡散し、ベ
ース領域の浅い部分（エミツタ領域）とコレク
タ・コンタクト領域とを同時に２回拡散してベー
ス領域の浅い部分とエミツタ領域とコレクタコン
タクト領域とを形成しているため、それぞれの領
域を必要な不純物濃度で容易に得ることができま
す。
次に、この発明を図面を参照して説明する。
第１図はこの発明の製造方法によつて得られる
半導体集積回路の主要部の断面図である。Ｐ型シ
リコン単結晶基体１０１の上面に連結するＰ型領
域２０２，２０３で絶縁分離されたＮ型エピタキ
シヤル層のコレクタ領域１０２を有する。Ｐ型領
域２０２はＮ型領域２０５と共に基体１０１に埋
め込まれた領域からエピタキシヤル層内にせり上
つて出来る。Ｐ型領域２０３は深いベース領域１
０６と同時に形成される。深いベース領域１０
６、浅いベース領域１０９、エミツタ領域１１０
の形成は次に第２図ａ〜ｅを用いて説明する。コ
レクタ領域１０４はコレクタ拡散によるＮ型領域
２０６を介して上面に電極２０７を導出する。こ
のＮ型領域２０６はエミツタ領域と同様な形成方
法で得られ、ベース不純物の導入域２０８を打ち
消すＮ型不純物を導入してコレクタ領域２０４と
結合する。
半導体集積回路の主要部の断面図である。Ｐ型シ
リコン単結晶基体１０１の上面に連結するＰ型領
域２０２，２０３で絶縁分離されたＮ型エピタキ
シヤル層のコレクタ領域１０２を有する。Ｐ型領
域２０２はＮ型領域２０５と共に基体１０１に埋
め込まれた領域からエピタキシヤル層内にせり上
つて出来る。Ｐ型領域２０３は深いベース領域１
０６と同時に形成される。深いベース領域１０
６、浅いベース領域１０９、エミツタ領域１１０
の形成は次に第２図ａ〜ｅを用いて説明する。コ
レクタ領域１０４はコレクタ拡散によるＮ型領域
２０６を介して上面に電極２０７を導出する。こ
のＮ型領域２０６はエミツタ領域と同様な形成方
法で得られ、ベース不純物の導入域２０８を打ち
消すＮ型不純物を導入してコレクタ領域２０４と
結合する。
この実施例によれば、高性能のトランジスタを
互いに電気的に分離されたコレクタ領域２０４、
２０４′２０４″に形成し、表面のシリコン酸化膜
１０５、１０７の上面に設けた電極配線２０７で
素子間が配線されて電気的特性の優れた集積回路
を実現する。
互いに電気的に分離されたコレクタ領域２０４、
２０４′２０４″に形成し、表面のシリコン酸化膜
１０５、１０７の上面に設けた電極配線２０７で
素子間が配線されて電気的特性の優れた集積回路
を実現する。
次に、第２図ａ〜ｅを用いて、深いベース領域
１０６、浅いベース領域１０９、エミツタ領域１
１０の形成方法を説明する。尚、第２図ａ〜ｅで
はＮ型埋込領域２０５は省略してある。
１０６、浅いベース領域１０９、エミツタ領域１
１０の形成方法を説明する。尚、第２図ａ〜ｅで
はＮ型埋込領域２０５は省略してある。
Ｐ型シリコン単結晶基体１０１の表面にＮ型エ
ピタキシヤル層１０２を設けたエピタキシヤル基
体を用いる。エピタキシヤル層１０２の膜厚は
2.5μｍで上面に選択的に共に厚さ2000Åのシリ
コン酸化膜１０３およびシリコン窒化膜１０４を
被着する。シリコン酸化膜１０３はエピタキシヤ
ル層１０２の熱酸化法で成長し、シリコン窒化膜
１０４は気相成長法で得られる。シリコン窒化膜
１０４は選択酸化のマスクとして用いられ、シリ
コン窒化膜１０４に覆われないエピタキシヤル層
１０２の表面に厚さ２μｍのシリコン酸化膜１０
５を熱酸化成長させる〔第１図ａ〕。
ピタキシヤル層１０２を設けたエピタキシヤル基
体を用いる。エピタキシヤル層１０２の膜厚は
2.5μｍで上面に選択的に共に厚さ2000Åのシリ
コン酸化膜１０３およびシリコン窒化膜１０４を
被着する。シリコン酸化膜１０３はエピタキシヤ
ル層１０２の熱酸化法で成長し、シリコン窒化膜
１０４は気相成長法で得られる。シリコン窒化膜
１０４は選択酸化のマスクとして用いられ、シリ
コン窒化膜１０４に覆われないエピタキシヤル層
１０２の表面に厚さ２μｍのシリコン酸化膜１０
５を熱酸化成長させる〔第１図ａ〕。
次に、シリコン窒化膜１０４およびシリコン酸
化膜１０３をエミツタ領域を形成すべき部分を残
して選択蝕刻し、この残部のシリコン窒化膜１０
４′、シリコン酸化膜１０３′および周囲の厚いシ
リコン酸化膜１０５をマスクとして硼素拡散を行
う〔第１図ｂ〕。更に熱酸化処理してエピタキシ
ヤル層１０２の上面から表面濃度1018cm-3接合深
さ2.0μｍの深いベース領域１０６を形成する
〔第１図ｃ〕。
化膜１０３をエミツタ領域を形成すべき部分を残
して選択蝕刻し、この残部のシリコン窒化膜１０
４′、シリコン酸化膜１０３′および周囲の厚いシ
リコン酸化膜１０５をマスクとして硼素拡散を行
う〔第１図ｂ〕。更に熱酸化処理してエピタキシ
ヤル層１０２の上面から表面濃度1018cm-3接合深
さ2.0μｍの深いベース領域１０６を形成する
〔第１図ｃ〕。
この熱酸化処理で深いベース領域１０６の上面
には1.0μｍのシリコン酸化膜が成長する。
には1.0μｍのシリコン酸化膜が成長する。
その後、残部のシリコン窒化膜１０４′を熱燐
酸もしくはプラズマ蝕刻により化学選択的に除去
し、さらにシリコン酸化膜１０３′、１０５、１
０７を一様に0.2〜0.3μｍ程度化学蝕刻してエミ
ツタ領域の導入部１０８を露呈し、この部分から
硼素拡散および燐拡散を二重に拡散して浅いベー
ス領域１０９と0.3μｍの接合深さのエミツタ領
域１１０を形成する〔第１図ｄ〕。
酸もしくはプラズマ蝕刻により化学選択的に除去
し、さらにシリコン酸化膜１０３′、１０５、１
０７を一様に0.2〜0.3μｍ程度化学蝕刻してエミ
ツタ領域の導入部１０８を露呈し、この部分から
硼素拡散および燐拡散を二重に拡散して浅いベー
ス領域１０９と0.3μｍの接合深さのエミツタ領
域１１０を形成する〔第１図ｄ〕。
浅いベース領域１０９は接合深さが0.5μｍで
あつて極めて広がりが少ないが、導入部１０８が
深いベース領域１０６と自己整合されるためベー
ス領域１０６、１０９は連続するＰ型領域であ
り、Ｎ型エミツタ領域１１０は浅いベース領域１
０９に完全に抱括される。
あつて極めて広がりが少ないが、導入部１０８が
深いベース領域１０６と自己整合されるためベー
ス領域１０６、１０９は連続するＰ型領域であ
り、Ｎ型エミツタ領域１１０は浅いベース領域１
０９に完全に抱括される。
以後は通常の写真蝕刻技術を用いて、深いベー
ス領域１０６およびエミツタ領域１１０からそれ
ぞれオーミツク接触するベース、エミツタ・コレ
クタ電極を配線２０７で導出する〔第１図ｅ〕。
ス領域１０６およびエミツタ領域１１０からそれ
ぞれオーミツク接触するベース、エミツタ・コレ
クタ電極を配線２０７で導出する〔第１図ｅ〕。
上述で得られるトランジスタは、エミツタ領域
が浅いベース領域と二重拡散法で自己整合され、
且つこれらの二重拡散領域がベース抵抗の低い深
いベース領域と自己整合されている。又二つのベ
ース領域が一回の写真蝕刻で得られている。従つ
て、簡易な製造工程で寄生抵抗が少なく小面積
で、高利得、超高速・超高周波動作のトランジス
タが得られる。
が浅いベース領域と二重拡散法で自己整合され、
且つこれらの二重拡散領域がベース抵抗の低い深
いベース領域と自己整合されている。又二つのベ
ース領域が一回の写真蝕刻で得られている。従つ
て、簡易な製造工程で寄生抵抗が少なく小面積
で、高利得、超高速・超高周波動作のトランジス
タが得られる。
また、厚いシリコン酸化膜１０５を形成した後
は、シリコン酸化膜１０３′およびシリコン窒化
膜１０４′が形成されるのみで、絶縁分離拡散も
コレクタ・コンタクト部拡散もこの厚いシリコン
酸化膜１０５をマスクとして形成される。シリコ
ン酸化膜１０３′およびシリコン窒化膜１０４′の
形成も位置合せ余裕を考える必要はない。このた
め、バイポーラ型トランジスタが小型化でき、集
積度が上がる上に、製法的にも極めて容易とな
り、生産性を向上することができる。また、絶縁
分離領域２０３とベース領域の深い部分１０６と
を同時に拡散形成し、ベース領域の浅い部分１０
９とエミツタ領域１１０とコレクタ・コンタクト
領域とを同時に２回の不純物拡散で形成している
ので、各領域を必要な不純物濃度で容易に作るこ
とができる。
は、シリコン酸化膜１０３′およびシリコン窒化
膜１０４′が形成されるのみで、絶縁分離拡散も
コレクタ・コンタクト部拡散もこの厚いシリコン
酸化膜１０５をマスクとして形成される。シリコ
ン酸化膜１０３′およびシリコン窒化膜１０４′の
形成も位置合せ余裕を考える必要はない。このた
め、バイポーラ型トランジスタが小型化でき、集
積度が上がる上に、製法的にも極めて容易とな
り、生産性を向上することができる。また、絶縁
分離領域２０３とベース領域の深い部分１０６と
を同時に拡散形成し、ベース領域の浅い部分１０
９とエミツタ領域１１０とコレクタ・コンタクト
領域とを同時に２回の不純物拡散で形成している
ので、各領域を必要な不純物濃度で容易に作るこ
とができる。
第１図は本発明の製法によつて得られる半導体
集積回路の一例を示す断面図、第２図ａ〜第２図
ｅは第２図の半導体集積回路の主要部の製造工程
を示す各工程における断面図である。 １０１……Ｐ型シリコン基板、１０２……Ｎ型
エピタキシヤル層、１０３，１０３′，１０５，
１０７……シリコン酸化膜、１０４，１０４′…
…シリコン窒化膜、１０６……深いベース領域、
１０９……浅いベース領域、１１０……エミツタ
領域、２０２，２０３……Ｐ型領域、２０５，２
０６……Ｎ型領域。
集積回路の一例を示す断面図、第２図ａ〜第２図
ｅは第２図の半導体集積回路の主要部の製造工程
を示す各工程における断面図である。 １０１……Ｐ型シリコン基板、１０２……Ｎ型
エピタキシヤル層、１０３，１０３′，１０５，
１０７……シリコン酸化膜、１０４，１０４′…
…シリコン窒化膜、１０６……深いベース領域、
１０９……浅いベース領域、１１０……エミツタ
領域、２０２，２０３……Ｐ型領域、２０５，２
０６……Ｎ型領域。
Claims (1)
- １ 半導体基板に一導電型埋込用領域と逆導電型
埋込用領域とを形成する工程と、該半導体基板上
に一導電型半導体層を形成する工程と、該半導体
層のベース領域予定表面領域、コレクタ・コンタ
クト予定表面領域および絶縁分離領域予定表面領
域を除く表面領域に厚い絶縁膜を形成する工程
と、前記ベース領域予定表面領域のうち少なくと
もベース・コンタクト予定表面領域と前記絶縁分
離領域予定表面領域から逆導電型不純物を拡散し
て深いベース領域を形成するとともに、前記逆導
電型埋込用領域から形成された逆導電型埋込領域
に当接する絶縁分離領域を形成する工程と、前記
コレクタ・コンタクト予定表面領域から一導電型
不純物を拡散してコレクタ拡散領域を形成する工
程と、前記ベース領域予定表面領域のうちのエミ
ツタ領域予定表面領域および前記コレクタ・コン
タクト予定表面領域から逆導電型不純物と一導電
型不純物とを二重に拡散して前記深いベース領域
に連なる浅いベース領域と、該浅いベース領域の
中にエミツタ領域とを形成するとともに前記コレ
クタ拡散領域に連なるコレクタ・コンタクト領域
を形成する工程とを含むことを特徴とするバイポ
ーラ型トランジスタを含む半導体集積回路の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3102076A JPS52114280A (en) | 1976-03-22 | 1976-03-22 | Bipolar type transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3102076A JPS52114280A (en) | 1976-03-22 | 1976-03-22 | Bipolar type transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52114280A JPS52114280A (en) | 1977-09-24 |
| JPS627704B2 true JPS627704B2 (ja) | 1987-02-18 |
Family
ID=12319828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3102076A Granted JPS52114280A (en) | 1976-03-22 | 1976-03-22 | Bipolar type transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS52114280A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4199380A (en) * | 1978-11-13 | 1980-04-22 | Motorola, Inc. | Integrated circuit method |
| JPS5796563A (en) * | 1980-12-08 | 1982-06-15 | Nec Corp | Semiconductor device and manufacture thereof |
| JPS61124150A (ja) * | 1984-11-20 | 1986-06-11 | Nec Corp | 半導体集積回路装置 |
-
1976
- 1976-03-22 JP JP3102076A patent/JPS52114280A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52114280A (en) | 1977-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3524113A (en) | Complementary pnp-npn transistors and fabrication method therefor | |
| JPS62588B2 (ja) | ||
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0812865B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JPS63292674A (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| JPS62290173A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0241170B2 (ja) | ||
| JP2002083876A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5936432B2 (ja) | 半導体装置の製造方法 | |
| US3959039A (en) | Method of manufacturing vertical complementary bipolar transistors each with epitaxial base zones | |
| JPS627704B2 (ja) | ||
| US5187108A (en) | Method of manufacturing a bipolar transistor | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
| JP2613598B2 (ja) | 半導体装置 | |
| JP2002083877A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6185864A (ja) | バイポ−ラ型トランジスタ | |
| JP3158404B2 (ja) | 半導体装置の製造方法 | |
| JPS5980968A (ja) | 半導体集積回路装置の製造方法 | |
| JP2915002B2 (ja) | バイポーラ型半導体集積回路装置及びその製造方法 | |
| JPS59217363A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPH03131037A (ja) | 半導体装置の製造方法 | |
| JPS644351B2 (ja) | ||
| JPS62123762A (ja) | 半導体装置の製造方法 | |
| JPS629226B2 (ja) |