DE69016840T2 - Verfahren zur Herstellung eines lateralen Bipolartransistors. - Google Patents

Verfahren zur Herstellung eines lateralen Bipolartransistors.

Info

Publication number
DE69016840T2
DE69016840T2 DE69016840T DE69016840T DE69016840T2 DE 69016840 T2 DE69016840 T2 DE 69016840T2 DE 69016840 T DE69016840 T DE 69016840T DE 69016840 T DE69016840 T DE 69016840T DE 69016840 T2 DE69016840 T2 DE 69016840T2
Authority
DE
Germany
Prior art keywords
layer
impurities
polycrystalline semiconductor
forming
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69016840T
Other languages
English (en)
Other versions
DE69016840D1 (de
Inventor
Kenji Hirakawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE69016840D1 publication Critical patent/DE69016840D1/de
Publication of DE69016840T2 publication Critical patent/DE69016840T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H10D62/184Base regions of bipolar transistors, e.g. BJTs or IGBTs of lateral BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/01Manufacture or treatment
    • H10D10/051Manufacture or treatment of vertical BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/60Lateral BJTs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/01Bipolar transistors-ion implantation

Landscapes

  • Bipolar Transistors (AREA)

Description

    Verfahren zur Herstellung eines bipolaren Lateraltransistors
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines bipolaren Lateraltransistors.
  • Der bipolare pnp-Transistor mit Lateralstruktur wird bei der Technik zur Herstellung integrierter Schaltungen mit bipolaren Transistoren weit verbreitet angewandt, weil er zugleich unter Anwendung des gleichen Herstellungsverfahrens als npn-Transistor hergestellt werden kann. Wie jedoch allgemein bekannt ist, sind der Stromverstärkungsfaktor und die Frequenzcharakteristik des bipolaren pnp-Transistors mit Lateralstruktur nicht sehr befriedigend. In den letzten Jahren ist eine große Anzahl bipolarer npn-Transistoren vom Selbstausrichtungstyp mit kleinen Abmessungen und sehr schneller Funktion in die Fertigung überführt worden, bei denen die Schicht zur Herausführung der Basis-elektrode aus Polysilizium besteht. Entsprechend dieser Situation ist, wie aus den IEEE Transactions on Electron Devices, vol. ED-33, Nr.1 Januar 1986, Seiten 23 - 27 bekannt, auch eine große Anzahl bipolarer pnp-Transistoren vom Selbstausrichtungstyp mit Lateralstruktur in die Fertigung überführt worden, weil sie gleichzeitig mit bipolaren npn-Transistoren vom Selbstausrichtungstyp durch Anwendung des gleichen Verfahrens hergestellt werden können. Ein Verfahren zur Herstellung bipolarer Lateraltransistoren ist weiterhin in EP-A-0 080 363 offenbart. Ein Beispiel eines herkömmlichen bipolaren pnp-Transistors mit Lateralstruktur und vom Selbstausrichtungstyp soll unter Bezugnahme auf seine Fig. 1 gezeigte Schnittansicht erläutert werden.
  • In Fig. 1 bezeichnen die Bezugszahlen 401 ein Halbleitersubstrat vom p-Typ, 402 einen Bereich mit hoher Konzentration vom n&spplus;-Typ, 403 einen Kanalschnittbereich mit hoher Konzentration vom p&spplus;-Typ, 404 eine Epitaxialschicht vom n-Typ, 405 und 406 Bereiche mit hoher Konzentration vom p&spplus;-Typ, 407 einen Elemente-Isolierbereich, 408, 409 und 410 Polysiliziumschichten sowie 413, 414 und 415 aus Aluminium hergestellte Elektroden. Die Bereiche 402 und 403 vom n-Typ bilden gemeinsam einen Basis-Bereich, der mit 405 bezeichnete Bereich mit hoher Konzentration vom p&spplus;-Typ bildet einen Kollektor-Bereich und der mit 406 bezeichnete Bereich mit hoher Konzentration vom p&spplus;-Typ bildet einen Emitter-Bereich. Die mit 408 bezeichnete Polysiliziumschicht dient als Kollektor-Leitschicht zum Herausführen des Kollektors, die mit 409 bezeichnete Polysiliziumschicht dient als Basis-Leitschicht zum Herausführen der Basis und die mit 410 bezeichnete Polysiliziumschicht dient als eine Emitter-Leitschicht zum Herausführen des Emitters. Die mit 413 bezeichnete Aluminiumelektrode dient als eine Kollektor- Elektrode, die mit 414 bezeichnete Aluminiumelektrode dient als eine Emitter-Elektrode und die mit 415 bezeichnete Aluminiumelektrode dient als eine Basis-Elektrode.
  • Bei der Halbleitervorrichtung mit der obigen Struktur wird der Kollektor-Bereich 405 mit hoher Konzentration vom p&spplus;-Typ durch Diffusion von Verunreinigungen aus der Polysiliziumschicht 408 (d.h. der Kollektor-Leitschicht) hergestellt. In gleicher Weise wird der Emitter-Bereich 406 mit hoher Konzentration vom p&spplus;-Typ durch Diffusion von Verunreinigen aus der Polysiliziumschicht 410 (d.h. der Emitter-Leitschicht) hergestellt. Da jedoch die Polysiliziumschichten 408 und 410 mittels Photolithographie unter Verwendung von Photoresist strukturiert werden, wird die Basis-Breite zumeist ausschließlich von der Bildauflösungsgrenze W des Lithographieverfahrens, d.h. von minimalen Entwurfsgröße bestimmt.
  • In Wirklichkeit wird durch die Anwesenheit der Bereiche 404 und 405 mit hoher Konzentration vom p&spplus;-Typ die Basis etwas kleiner als die von der Bildauflösungsgrenze W bestimmte Basis-Breite. Daher kann die Basis-Breite eines bipolaren Transistors mit Lateralstruktur und vom Selbstausrichtungstyp kleiner sein als diejenige eines bipolaren Transistors mit Lateralstruktur der nicht vom Selbstausrichtungstyp ist, so daß die Frequenzcharakteristik des ersteren stärker verbessert werden kann als diejenige des letzteren. Unter diesen Umständen könnte daran gedacht werden, einen großen Anteil an Verunreinigungen von den Polysiliziumschichten 408 und 410 in seitlicher Richtung zu diffundieren, um die Basis-Breite noch weiter zu verringern. Jedoch kann, sogar wenn ein großer Anteil an Verunreinigungen diffundiert wird, die Basis-Breite nur in den Oberflächenbereichen des Substrats vermindert werden. In den weit von der Oberfläche des Substrats entfernten Bereichen bleibt sie meist unverändert. Dies ist dadurch bedingt, daß die Verunreinigungen radial und nicht nur in seitlicher Richtung diffundieren. Daher kann, selbst wenn die Verunreinigungen in großen Mengen diffundiert werden, die Basis nicht wesentlich verkleinert und die Frequenzcharakteristik nicht, wie beabsichtigt, verbessert werden. Zusammengefaßt kann man mit Sicherheit sagen, daß in den gegenwärtigen Vorrichtungen die Bildauflösungsgrenze W des Lithographieverfahrens ausschließlich die Basis-Breite bestimmt. Da die Bildauflösung durch Anwendung der gegenwärtig verfügbaren Technologie nicht ohne weiteres verbessert werden kann, muß die Basis-Breite durch Anwendung anderer Verfahren vermindert werden.
  • Wie oben erwähnt, können Verunreinigungen nicht zur Diffusion ausschließlich in seitlicher Richtung veranlaßt werden. Sie diffundieren unvermeidlich genausogut auch in senkrechter Richtung. Naturgemäß werden deshalb sowohl der Kollektor-Bereich 405 als auch der Emitter-Bereich im Ergebnis der Verunreinigungsdiffusion tiefer. Wenn sie vertieft werden, wird der Emitter-Übergang, der dem Kollektor-Übergang gegenüberliegt, größer, was zu einer Verbesserung des Stromverstärkungsfaktors führt. Die Vergrößerung der Abmessungen des Emitter-Übergangs steht jedoch der Herstellung von Elementen kleiner Abmessungen entgegen.
  • Bei dem obigen bipolaren Transistor vom Lateraltyp vom Selbstausrichtungstyp ist die Breite der Basis weitgehend von der Bildauflösungsgrenze W des Lithographieverfahrens abhängig. Aus diesem Grund ist es unmöglich, einen bipolaren pnp-Transistor mit Lateralstruktur zu erhalten, der eine verbesserte Frequenzcharakteristik hat und für zur Verminderung der Abmessungen des Elements geeignet ist.
  • Die vorliegende Erfindung ist in Anbetracht der obigen Umstände entwickelt worden und eine Aufgabe der Erfindung ist es, ein Herstellungsverfahren für einen bipolaren Lateraltransistor zu schaffen, das von dem gleichen Herstellungsverfahren Gebrauch macht wie bipolare npn-Transistoren, wobei der bipolare Lateraltransistor eine verminderte Breite der Basis und demzufolge eine verbesserte Frequenzcharakteristik sowie einen dem Kollektor-Übergang gegenüberliegenden Emitter-Übergang großer Abmessungen und damit einen verbesserten Stromverstärkungsfaktor aufweist und für die Größenreduzierung eines Bauelements geeignet ist.
  • Zur Erfüllung dieser Aufgabe sieht die vorliegende Erfindung ein Herstellungsverfahren vor, wie es im Patentanspruch beschrieben ist.
  • Bei dem oben genannten Herstellungsverfahren wird der Basis-Bereich (d.h. die dritte Verunreinigungs-Diffusionsschicht im Falle des bipolaren Transistors; die fünfte Verunreinigungs-Diffusionsschicht im Falle des Verfahrens) durch Diffusion von Verunreinigungen aus der Polysiliziumschicht (d.h. der dritten polykristallinen Halbleiterschicht im Falle des bipolaren Transistors; der vierten polykristallinen Halbleiterschicht im Falle des Verfahrens) gebildet. Daher kann die Breite der Basis beträchtlich vermindert werden, ohne durch die Bildauflösungsgrenze des Lithographieverfahrens behindert zu sein. Demzufolge kann die Hochfrequenzcharakteristik, insbesondere die Hochfrequenzcharakteristik , in zufriedenstellender Weise verbessert werden. Zusätzlich kann die Größe eines Elements vermindert werden. Darüberhinaus ist der Kollektor-Bereich unter dem Basis-Bereich gelegen und der Emitter-Bereich über dem Basis-Bereich. Daher ist das Verunreinigungs- Konzentrationsprofil des bipolaren Transistors ähnlich demjenigen eines bipolaren Transistors mit einer Vertikalstruktur, so daß der dem Kollektor-Übergang gegenüberliegende Emitter-Übergang in seinen Abmessungen vergrößert werden kann. Dementsprechend kann der Stromverstärkungsfaktor vergrößert werden.
  • Diese Erfindung wird aus der folgenden detaillierten Beschreibung vollkommen verständlich, wenn die beigefügten Zeichnungen hinzugezogen werden, welche darstellen:
  • Fig. 1 ist eine Schnittdarstellung eines herkömmlichen bipolaren pnp-Transistors mit Lateralstruktur.
  • Die Fig. 2A bis 2J sind Schnittdarstellungen, die das Verfahren illustrieren, in welchem ein bipolarer Transistor nach der vorliegenden Erfindung hergestellt wird.
  • Fig. 3 ist eine vergrößerte Ansicht des Transistor-Eigenleitungsbereiches des in Fig. 2J dargestellten Transistors.
  • Fig. 4 ist eine graphische Darstellung, welche die Verunreinigungskonzentrationen in Abhängigkeit von der Tiefe entlang der Linie A-A' von Fig. 3 darstellt.
  • Ein Herstellungsverfahren für den bipolaren Transistor nach der vorliegenden Erfindung soll nun unter Bezugnahme auf die Fig. 2A bis 2J beschrieben werden.
  • Die Fig. 2A bis 2J sind Schnittdarstellungen, die das Verfahren illustrieren, in welchem ein pnp-Transistor vom Selbstausrichtungstyp entsprechend der vorliegenden Erfindung hergestellt wird.
  • Wenn wir uns zuerst der Fig. 2A zuwenden, so wird ein Halbleitersubstrat 101, das beispielsweise vom p-Typ ist, hergestellt und eine Epitaxialschicht 102 vom n-Typ mit einer Dicke von 1 bis 2 um wird auf dem Halbleitersubstrat 102 durch Dampfphasenabscheidung gebildet. Danach wird die erhaltene Halbleiterstruktur in einem LOCOS-Verfahren selektiv oxidiert und dadurch ein Elementen-Isolierbereich 104 geschaffen. Vor dieser selektiven Oxidation werden Verunreinigungen vom p-Typ, wie Bor (B) in einen Bereich ionenimplantiert, in welchem der Elementen-Isolierbereich gebildet werden soll. Während der selektiven Oxidation diffundieren die implantierten Ionen infolge der Wärme mit dem Ergebnis, daß ein Kanalschnittbereich 103 mit hoher Konzentration vom p&spplus;-Typ unter dem Elementen-Isolierbereich 104 gebildet wird. Das bei der vorliegenden Erfindung verfügbare Elementen-Isolierverfahren ist nicht auf diese beschränkt. Beispielsweise können ein pn-Übergang oder eine eingebettete Schicht der Elemententrennung ausgebildet werden. Nach einer geeigneten Maßnahme zur Elementenisolierung wird auf der ganzen der Oberfläche der Halbleiterstruktur durch ein thermisches Oxidationsverfahren eine Oxidschicht 104' gebildet. Diese Oxidschicht 104' wird von dem Bereich entfernt, wo das Element zu bilden ist, so daß dieser Bereich der Epitaxialschicht 102 vom n-Typ, in welchem das Element zu bilden ist, freigelegt wird. Auf der ganzen Oberfläche der Halbleiterstruktur wird mittels CVD eine Polysiliziumschicht 105 bis zu einer Schichtdicke von 2.000 bis 4.000 Å (10 Å = 1 nm) aufgebracht. Danach wird die ganze Oberfläche der Polysiliziumschicht 105 mit einem Photoresist beschichtet. Die so erhaltene Photoresistschicht 106 wird durch Photoätzen in vorbestimmter Weise strukturiert. Unter Verwendung der strukturierten Photoresistschicht 106 als Maske werden Verunreinigungen 107 vom n-Typ, wie Phosphor (P), die einen vergleichsweise großen Diffusionskoeffizienten haben, mit einer Dosis von 1 * 10¹&sup5; cm&supmin;² in die Polysiliziumschicht 105 ionenimplantiert. Die Bezugszahl 107' in Fig. 2A bezeichnet in die Polysiliziumschicht 105 implantierte Verunreinigungsionen vom n-Typ.
  • Unter Bezugnahme auf Fig. 2B wird nun die Photoresistschicht 106 entfernt und es werden Verunreinigungen vom p-Typ, wie Bor (B), die einen kleineren Diffusionskoeffizienten als die oben erwähnten Verunreinigungen vom n-Typ, auf der ganzen Oberfläche der Polysiliziumschicht 105 mit einer Dosis von 1 * 10¹&sup6; cm&supmin;² ionenimplantiert. Die Bezugszahl 108' in Fig. 2B bezeichnet in die Polysiliziumschicht 105 implantierte Verunreinigungsionen vom p-Typ. Im Ergebnis der Implantation der Verunreinigungen vom p-Typ und vom n-Typ ist die Polysiliziumschicht 105 in zwei Bereiche 110' und 110 unterteilt worden. Der Bereich 110' enthält sowohl Verunreinigungen 107' vom n-Typ (beispielsweise P) als auch Verunreinigungen 108' vom p-Typ (beispielsweise B), während der Bereich 110 nur Verunreinigungen 108' vom p-Typ enthält. Nach der Ionenimplantation der Verunreinigungen 107 vom n-Typ und der Verunreinigungen 108 vom p-Typ kann die Halbleiterstruktur in einem solchen Maße wärmebehandelt werden, daß die Ionen 107' der Verunreinigungen vom n-Typ nicht aus der Polysiliziumschicht 105 in den Bereich der Epitaxialschicht 102 vom n-Typ diffundieren, wo der Kollektor-Leitbereich (wird weiter unten erwähnt) zu bilden ist.
  • Wie in Fig. 2C dargestellt, wird mittels CVD eine Oxidschicht 111 auf die Halbleiterstruktur aufgebracht, beispielsweise bis diese Oxidschicht eine Dicke im Bereich von 3.000 bis 5.000 Å hat. Danach wird eine Photoresistschicht 109 mit einem vorbestimmten Muster auf die Oxidschicht 111 aufgebracht.
  • Wie in Fig. 2D gezeigt, werden die Oxidschicht 111 und die Polysiliziumschicht 105 unter Verwendung der Photoresistschicht 109 als Maske durch Photoätzung oder reaktive lonenätzen selektiv geätzt. Durch diese selektive Ätzung wird eine Öffnung gebildet, die sich bis zur Epitaxialschicht 102 erstreckt. Als nächstes ist in Fig. 2E dargestellt, wie auf die Halbleiterstruktur eine Oxidschicht 112 mittels CVD aufgebracht wird, beispielsweise bis diese Oxidschicht 112 eine Dicke im Bereich von 2.000 bis 3.000 Å erreicht hat.
  • Wie in Fig. 2F gezeigt, wird die Oxidschicht 112 durch reaktives Ionenätzen selektiv entfernt, so daß sie nur an den Seitenwänden der Öffnung zurückbleibt.
  • Wie in Fig. 2G gezeigt, wird auf dem freigelegten Oberflächenbereich der Epitaxialschicht 102 beispielsweise durch einen thermischen Oxidationsprozeß eine Oxidschicht 113 ausgebildet. Dann wird die Halbleiterstruktur in einem vorbestimmten Ausmaß wärmebehandelt. Durch diese Wärmebehandlung diffundieren Ionen 107' der Verunreinigungen vom n-Typ (beispielsweise P) und Ionen 108' der Verunreinigungen vom p-Typ (beispielsweise B) aus der Polysiliziumschicht 105&sub1; in die Epitaxialschicht 102 vom n-Typ. Ferner diffundieren Ionen 108 der Verunreinigungen vom p-Typ (beispielsweise B) aus der Polysiliziumschicht 105&sub2; in die Epitaxialschicht 102 vom n- Typ. Im Ergebnis werden ein Emitter-Bereich 115 mit einer hohen Konzentration vom p&spplus; &spplus;-Typ, ein Bereich 116 mit einer hohen Konzentration vom n&spplus;-Typ (der als ein innerer Basis-Bereich dient) und ein Kollektor-Elektroden-Leitbereich 114 mit einer hohen Konzentration vom p&spplus; &spplus;-Typ gebildet. Da, wie oben erwähnt, die Verunreinigungen vom n-Typ (beispielsweise P) und die Verunreinigungen vom p-Typ (beispielsweise B) unterschiedliche Diffusionskoeffizienten haben, können der Bereich 115 vom p&spplus; &spplus;-Typ und der Bereich 116 vom Typ n&spplus;-Typ gleichzeitig durch eine einzige Wärmebehandlung gebildet werden.
  • Wie in Fig. 2H gezeigt, werden Verunreinigungen vom p-Typ, wie Bor (B), mit einer Dosis von 1 * 10¹³ cm&supmin;² in die innerhalb der Öffnung gebildete Oxidschicht 113 ionenimplantiert und eine Wärmebehandlung bei 950 ºC durchgeführt. Durch diese Maßnahmen wird unter der Oxidschicht 117 ein Kollektor-Bereich 117 vom p-Typ gebildet.
  • Wie in Fig. 21 dargestellt, wird die Oxidschicht 113 innerhalb der Öffnung durch Ätzen entfernt. danach wird eine Polysiliziumschicht 118 mit Verunreinigungen vom n-Typ. wie Arsen (As), mittels CVD auf die Halbleiterstruktur aufgebracht, bis die Polysiliziumschicht 118 eine Dicke im Bereich von 1.000 bis 3.000 Å erreicht hat. Mit thermisch aus der Polysiliziumschicht 118 diffundierten Verunreinigungen vom n-Typ wird ein Bereich 119 mit hoher Konzentration vom n&spplus; &spplus;-Typ gebildet, der als ein äußerer Basis-bereich dient.
  • Wie in Fig. 2J dargestellt, wird die Polysiliziumschicht 118 durch Photoätzen in vorbestimmter strukturiert, um dadurch eine Basis-Elektroden-Leitschicht 118 zu bilden, Danach wird auf der Halbleiterstruktur beispielsweise durch thermische Oxidation eine Oxidschicht 120 gebildet. Danach werden beispielsweise durch Photoätzung drei Kontaktlöcher und die Oxidschichten 111 und 120 eingebracht, so daß ein s der Kontaktlöcher an einer vorbestimmten Stelle auf der Polysiliziumschicht 118 und die anderen an entsprechenden vorbestimmten Stellen auf der Polysiliziumschicht 105 gelegen sind. Anschließend wird durch Sputtern eine Aluminiumschicht auf die Halbleiterstruktur aufgebracht. Diese Alum iniumsch icht wird in vorbestimmter Form strukturiert, um dadurch eine Kollektor-Elektrode 121, eine Basis-Elektrode 122 und eine Emitter-Elektrode 123 zu formen. Auf diese Weise wird der erfindungsgemäße bipolare Transistor hergestellt.
  • Bei dem oben erwähnten bipolaren Transistor und dem Herstellungsverfahren wird die Breite der Basis nicht wie beim Stand der Technik durch die Bildauflösungsgrenze des Lithographieverfahrens begrenzt, sondern durch die Verunre inigungsdiffusion aus der Polysiliziumschicht 118. Daher ermöglicht das Herstellungsverfahren eines bipolaren pnp-Transistors vom Selbstausrichtungstyp mit Lateralstruktur erfindungsgemäß eine geringstmögliche Breite der Basis, was zu einer Verbesserung der Frequenzcharakteristik führt. Darüberhinaus ist es zur Erzielung von Elementen kleiner Abmessungen geeignet.
  • Eine durch das Verfahren nach der vorliegenden Erfindung hergestellte Halbleitervorrichtung soll nun unter Bezugnahme auf die Fig. 3 und 4 beschrieben werden.
  • Fig. 3 ist eine vergrößerte Darstellung des Eigenleitungs-Transistorbereichs eines entsprechend der vorliegenden Erfindung erhaltenen bipolaren pnp-Transistors vom Selbstausrichtungstyp mit Lateralstruktur. Die Bezugszahlen in Fig. 3 entsprechen denjenigen. die in Fig. 2J verwendet wurden. Fig. 4 ist eine graphische Darstellung, welche die Verunre inigungskonzentrationen der Diffusionsbereiche betrachtet entlang der Linie A-A' von Fig. 3 darstellt.
  • Unter Bezugnahme zunächst auf die Fig. 3 erstreckt sich der Eigenleitungs- Transistorbereich in einem Schnitt entlang der Linie A-A'. Mit anderen Worten: der Eigenleitungs-Transistorbereich erstreckt sich nicht in waagerechter Richtung, sondern er erstreckt sich in schräger Richtung. Wegen dieser Anordnung ist der dem Kollektor- Übergang gegenüberliegende Emitter-Übergang groß im Vergleich zu dem Fall, wo sich der Eigenleitungs-Transistorbereich ausschließlich in waagerechter Richtung erstreckt. Im Ergebnis kann der Stromverstärkungsfaktor befriedigen.
  • Unter Bezugnahme auf die nächste Fig. 4 bezeichnet die Bezugszahl 301 die Beziehung zwischen der Verunreinigungskonzentration und der Tiefe des Emitter-Bereichs 115, die Bezugszahl 302 bezeichnet die Beziehung zwischen der Verunreinigungskonzentration und der Tiefe des Basis-Bereichs 116, die Bezugszahl 303 bezeichnet die Beziehung zwischen der Verunreinigungskonzentration und der Tiefe des Kollektor-Bereichs 117 und die Bezugszahl 304 bezeichnet die Beziehung zwischen der Verunreinigungskonzentration und der Tiefe der Epitaxialschicht 102. Wie aus dem in Fig. 4 gezeigten Verunre inigungs-Konzentrationsprofil verständlich wird, ist die Verunreinigungskonzentration im Kollektor-Bereich 117 niedrig, wie durch 303 angegeben, während sie im Emitter-Bereich 115 hoch ist, wie durch 301 angegeben. Demzufolge ähnelt das Verunreinigungs-Konzentrationsprofil mehr demjenigen einer Vertikalstruktur als demjenigen einer Lateralstruktur. Unter diesem Gesichtspunkt wird verständlich, daß der Stromverstärkungsfaktor hoch und die Abhängigkeit vom Kollektorstrom gering ist.
  • Wie oben beschrieben wurde, wird die Breite der Basis eines bipolaren pnp-Transistors vom Selbstausrichtungstyp, der nach dem Verfahren der vorliegenden Erfindung hergestellt ist, durch die Verunreinigungsdiffusion bestimmt. Weil demzufolge die Breite der Basis ohne Bezug zur Bildauflösungsgrenze des Lithographieverfahrens bestimmt werden kann, ist der bipolare Transistor auch zur Größenreduzierung des Elements geeignet. Zusätzlich wurde der Transistor bezüglich der Frequenzcharakteristik verbessert. Weil darüberhinaus das Verunreinigungs-Konzentrationsprofil des Transistors demjenigen einer Vertikalstruktur ähnlicher ist als demjenigen einer Lateralstruktur, ist der Stromverstärkungsfaktor des Transistors hoch.
  • Bezugszeichen wurden im Patentanspruch ausschließlich zu Zwecken der Bezugnahme eingefügt; sie beeinflussen nicht den Schutzumfang.

Claims (1)

  1. Verfahren zur Herstellung eines bipolaren Lateraltransistors mit den Schritten:
    - Bilden einer ersten Isolierschicht (104') auf einem Halbleitersubstrat (101, 102) mit einer Hauptfläche;
    - Freilegen eines vorbestimmten Teils der Hauptfläche durch selektives Entfernen der ersten Isolierschicht, wodurch ein Vorrichtungsbereich entsteht, in welchem der Transistor auszubilden ist;
    - Bilden einer ersten polykristallinen Halbleiterschicht (105) auf der ganzen Oberfläche der resultierenden Halbleiterstruktur, wodurch ein Teil der polykristallinen Schicht innerhalb des Vorrichtungsbereiches gebildet wird;
    - Bilden einer ersten Photoresistschicht (106) mit einem vorbestimmten Muster auf der ersten, polykristallinen Halbleiterschicht, wodurch ein Bruchteil des innerhalb des Vorrichtungsbereiches gebildeten Teiles der polykristall inen Halbleiterschicht frei bleibt;
    - Ionenimplantieren erster Verunreinigungen (107, 107 ) eines ersten Leitfahigkeitstyps in die erste polykristalline Halbleiterschicht unter Verwendung der ersten Photoresistschicht als Maske, wodurch ein erster dotierter polykristalliner Halbleiterbereich (110') gebildet wird;
    - Entfernen der ersten Photoresistschicht;
    - Ionenimplantieren zweiter Verunreinigungen (108, 108') eines zweiten Leitfähigkeitstyps mit einem kleineren Diffusionskoeffizienten als derjenige der ersten Verunreinigungen in die erste polykristalline Halbleiterschicht auf deren ganzer Fläche, wodurch ein zweiter dotierter polykristalliner Halbleiterbereich (110) gebildet wird, der nur zweite Verunreinigungen enthält und eine Grenzschicht zum ersten dotierten polykristallinen Halbleiterbereich (110') hat, der erste und zweite Verunreinigungen enthält; - Bilden einer Isolierschicht (111) auf der ersten polykristallinen Halbleiterschicht;
    - Bilden einer zweiten Photoresistschicht (109) mit einem vorbestimmten Muster auf der zweiten Isolierschicht, wodurch ein Teil der zweiten Isolierschicht freigelegt wird, der innerhalb des Vorrichtungsbereiches und über der Grenzschicht zwischen ersten und zweitem dotierten polykristallinen Halbleiterbereich gelegen ist;
    - selektives Entfernen eines Teils der zweiten Isolierschicht und der ersten polykristallinen Halbleiterschicht unter Verwendung der zweiten Photoresistschicht als Maske, wodurch eine Öffnung gebildet wird, die einen vorbestimmten Teil der Oberfläche des Halbleitersubstrats freigelegt wird und die erste polykristalline Halbleiterschicht in eine zweite polykristalline Halbleiterschicht (105&sub1;), die sowohl erste als auch zweite Verunreinigungen enthält und eine dritte polykristalline Halbleiterschicht (105&sub2;), die nur zweite Verunreinigungen enthält, unterteilt wird;
    - Entfernen der zweiten Photoresistschicht;
    - Bilden einer dritten Isolierschicht (112) auf der ganzen Oberfläche der resultierenden Halbleiterstruktur;
    - selektives Entfernen der dritten Isolierschicht, wodurch ein Bruchteil des vorbestimmten Teils der Oberfläche des Halbleitersubstrats nochmals freigelegt wird, wobei die dritte Isolierschicht auf den Seitenwänden der Öffnung verbleibt;
    - Wärmebehandlung der resultierenden Halbleiterstruktur, wodurch eine vierte Isolierschicht (113) auf dem freigelegten Bruchteil des vorbestimmten Teils des Halbleitersubstrats gebildet wird sowie die in den zweiten und dritten polykristallinen Halbleiterschichten enthaltenen ersten und zweiten Verunreinigungen aktiviert werden und in das Halbleitersubstrat diffundieren, wodurch im Halbleitersubstrat eine erste Diffusionssschicht (115) des zweiten Leitfähigkeitstyps, eine zweite Diffusionsschicht (116) des ersten Leitfähigkeitstyps in physischem Kontakt mit der ersten Diffusionsschicht sowie eine dritte Diffusionsschicht (114) des zweiten Leitfähigkeitstyps im Abstand von der ersten und zweiten Diffusionsschicht gebildet werden, wobei die erste und zweite Schicht aus der zweiten polykristallinen Halbleiterschicht (1051) und die dritte Schicht aus der dritten polykristallinen Halbleiterschicht (1052) herausdiffundiert werden;
    - Ionenimplantieren dritter Verunreinigungen des ersten Leitfähigkeitstyps in die vierte Isolierschicht;
    - Bilden einer vierten Diffusionsschicht (117) des ersten Leitfähigkeitstyps in physischem Kontakt sowohl mit der zweiten als auch mit der dritten Diffusionsschicht durch Aktivierung und Diffusion der dritten Verunreinigungen aus der vierten Isolierschicht in das Halbleitersubstrat;
    - Entfernen der vierten Isolierschicht, wodurch der Bruchteil des vorbestimmten Teils der Oberfläche des Halbleitersubstrats nochmals freigelegt wird;
    - Bilden einer vierten polykristallinen Halbleiterschicht (118), welche vierte Verunreinigungen des zweiten Leitfähigkeitstyps enthält auf der ganzen Oberfläche der resultierenden Halbleiterstruktur;
    - Bilden einer fünften Diffusionsschicht (119) vom ersten Leitfähigkeitstyp, welche innerhalb der vierten Diffusionsschicht gelegen ist und physischen Kontakt mit der zweiten Diffusionsschicht hat, durch Aktivierung und Diffusion der vierten Verunreinigungen aus der vierten polykristallinen Halbleiterschicht in die vierte Diffusionsschicht.
DE69016840T 1989-06-06 1990-06-06 Verfahren zur Herstellung eines lateralen Bipolartransistors. Expired - Fee Related DE69016840T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1143830A JPH0812865B2 (ja) 1989-06-06 1989-06-06 バイポーラトランジスタとその製造方法

Publications (2)

Publication Number Publication Date
DE69016840D1 DE69016840D1 (de) 1995-03-23
DE69016840T2 true DE69016840T2 (de) 1995-07-20

Family

ID=15347939

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69016840T Expired - Fee Related DE69016840T2 (de) 1989-06-06 1990-06-06 Verfahren zur Herstellung eines lateralen Bipolartransistors.

Country Status (5)

Country Link
US (1) US5086005A (de)
EP (1) EP0401786B1 (de)
JP (1) JPH0812865B2 (de)
KR (1) KR930009807B1 (de)
DE (1) DE69016840T2 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436496A (en) * 1986-08-29 1995-07-25 National Semiconductor Corporation Vertical fuse device
US5318917A (en) * 1988-11-04 1994-06-07 Matsushita Electric Industrial Co., Ltd. Method of fabricating semiconductor device
JPH0529329A (ja) * 1991-07-24 1993-02-05 Canon Inc 半導体装置の製造方法
US5358883A (en) * 1992-02-03 1994-10-25 Motorola, Inc. Lateral bipolar transistor
JP2910382B2 (ja) * 1992-03-09 1999-06-23 日本電気株式会社 半導体装置の製造方法
US5444004A (en) * 1994-04-13 1995-08-22 Winbond Electronics Corporation CMOS process compatible self-alignment lateral bipolar junction transistor
US5650347A (en) * 1995-07-26 1997-07-22 Lg Semicon Co., Ltd. Method of manufacturing a lightly doped drain MOS transistor
US5581112A (en) * 1995-10-23 1996-12-03 Northern Telecom Limited Lateral bipolar transistor having buried base contact
JP2865045B2 (ja) * 1996-02-28 1999-03-08 日本電気株式会社 半導体装置の製造方法
KR100248504B1 (ko) * 1997-04-01 2000-03-15 윤종용 바이폴라 트랜지스터 및 그의 제조 방법
KR100270965B1 (ko) * 1998-11-07 2000-12-01 윤종용 고속 바이폴라 트랜지스터 및 그 제조방법
US6809396B2 (en) * 2002-11-25 2004-10-26 Semiconductor Components Industries, L.L.C. Integrated circuit with a high speed narrow base width vertical PNP transistor
US10281020B2 (en) * 2016-12-21 2019-05-07 Valeo Embrayages Torque-coupling device with torsional vibration damper and oneway turbine clutch, and method for making the same
US10094459B2 (en) * 2016-12-21 2018-10-09 Valeo Embrayages Torque-coupling device with torsional vibration damper and one-way turbine clutch, and method for making the same
US10221930B2 (en) * 2016-12-21 2019-03-05 Valeo Embrayages Torque-coupling device with one-way turbine clutch, and method for making the same
US12278278B2 (en) 2021-10-29 2025-04-15 Globalfoundries U.S. Inc. Bipolar junction transistors with a base layer participating in a diode
DE102023100306A1 (de) * 2023-01-09 2024-07-11 Globalfoundries U.S. Inc. Bipolartransistoren mit einer basisschicht, die an einer diode beteiligt ist

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3919007A (en) * 1969-08-12 1975-11-11 Kogyo Gijutsuin Method of manufacturing a field-effect transistor
US3919005A (en) * 1973-05-07 1975-11-11 Fairchild Camera Instr Co Method for fabricating double-diffused, lateral transistor
US3967307A (en) * 1973-07-30 1976-06-29 Signetics Corporation Lateral bipolar transistor for integrated circuits and method for forming the same
JPS56131954A (en) * 1980-03-19 1981-10-15 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device
US4381953A (en) * 1980-03-24 1983-05-03 International Business Machines Corporation Polysilicon-base self-aligned bipolar transistor process
JPS6057952A (ja) * 1983-09-09 1985-04-03 Toshiba Corp 半導体装置の製造方法
DE3334774A1 (de) * 1983-09-26 1985-04-11 Siemens AG, 1000 Berlin und 8000 München Integrierbarer npn-transistor
DE3587797T2 (de) * 1984-10-31 1994-07-28 Texas Instruments Inc Transistor mit horizontaler Struktur und Verfahren zu dessen Herstellung.
US4782030A (en) * 1986-07-09 1988-11-01 Kabushiki Kaisha Toshiba Method of manufacturing bipolar semiconductor device
US4738624A (en) * 1987-04-13 1988-04-19 International Business Machines Corporation Bipolar transistor structure with self-aligned device and isolation and fabrication process therefor
JPS6445164A (en) * 1987-08-13 1989-02-17 Hitachi Ltd Semiconductor device
IT1215792B (it) * 1988-02-04 1990-02-22 Sgs Thomson Microelectronics Transistore di tipo pnp verticale a collettore isolato con dispositivo per eliminare l'effetto di componenti parassiti di giunzione.
JP2538077B2 (ja) * 1988-11-04 1996-09-25 松下電器産業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0401786A2 (de) 1990-12-12
EP0401786B1 (de) 1995-02-15
KR930009807B1 (ko) 1993-10-11
JPH038343A (ja) 1991-01-16
JPH0812865B2 (ja) 1996-02-07
EP0401786A3 (de) 1991-03-13
US5086005A (en) 1992-02-04
KR910002005A (ko) 1991-01-31
DE69016840D1 (de) 1995-03-23

Similar Documents

Publication Publication Date Title
DE3780369T2 (de) Verfahren zum herstellen einer halbleiterstruktur.
EP0001100B1 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE69522992T2 (de) Verfahren zur Herstellung eines Widerstands
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
DE3650248T2 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen mit einem bipolaren Transistor und einem Feldeffekttransistor mit isolierter Steuerelektrode.
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE69621088T2 (de) Bipolartransistor und Verfahren zur Herstellung
DE2928923C2 (de)
EP0032550A1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE2729171A1 (de) Verfahren zur herstellung von integrierten schaltungen
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE68917434T2 (de) Halbleiteranordnung mit veminderter parasitischer Kapazität und Verfahren zu ihrer Herstellung.
DE3940674C2 (de)
DE69030409T2 (de) Herstellungsverfahren für eine selbstjustierte diffundierte Verbindungsstruktur
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE68928951T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren
DE69027644T2 (de) Verfahren zur Herstellung eines bipolaren Transistors
DE2645014C3 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
EP0002661A1 (de) Verfahren zum Herstellen von integrierten, bipolaren Transistoren
DE69033593T2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einer Isolationszone
DE69509698T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate und kurzem Kanal, und entsprechender Transistor

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee