DE2928923C2 - - Google Patents

Info

Publication number
DE2928923C2
DE2928923C2 DE2928923A DE2928923A DE2928923C2 DE 2928923 C2 DE2928923 C2 DE 2928923C2 DE 2928923 A DE2928923 A DE 2928923A DE 2928923 A DE2928923 A DE 2928923A DE 2928923 C2 DE2928923 C2 DE 2928923C2
Authority
DE
Germany
Prior art keywords
region
implanted
insulating
polycrystalline silicon
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2928923A
Other languages
English (en)
Other versions
DE2928923A1 (de
Inventor
Tetsushi Sayama Saitama Jp Sakai
Yoshiji Tokio/Tokyo Jp Kobayasi
Yousuke Musashino Tokio/Tokyo Jp Yamamoto
Hironori Asaka Saitama Jp Yamauchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP8799678A external-priority patent/JPS5515230A/ja
Priority claimed from JP8799778A external-priority patent/JPS5515231A/ja
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of DE2928923A1 publication Critical patent/DE2928923A1/de
Application granted granted Critical
Publication of DE2928923C2 publication Critical patent/DE2928923C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3215Doping the layers
    • H01L21/32155Doping polycristalline - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines bipolaren Transistors gemäß dem Oberbegriff der Ansprüche 1 und 6.
Bei der Herstellung von IC's auf Halbleiterbasis besteht das Bedürfnis, die Packungsdichte zu vergrößern, ihre Eigenschaften zu verbessern und die Herstellungsschritte zu vereinfachen. Um zu diesem Ziel zu gelangen, hat man auf unterschiedliche Weise versucht, die Kombinationen einer polykristallinen Halbleiterschicht und eines Halbleitersubstrats und solcher Isolationsfilme wie SiO₂- und Si₃N₄-Filme, die auf dem Halbleitersubstrat gebildet werden, zu ändern. Jede dieser Kombinationen ist jedoch nicht perfekt.
Wenn beispielsweise ein Isolationsfilm aus SiO₂ auf einem Siliziumsubstrat gebildet wird und eine eine polykristalline Siliziumschicht umfassende Verdrahtungsschicht auf dem Isolationsfilm gebildet wird, oder eine Elektrode eines Transistors auf dem Substrat gebildet wird, umfaßt ein bekanntes Verfahren Schritte, gemäß denen eine polykristalline Siliziumschicht auf dem Isolationsfilm gebildet wird, ein Fotolack auf der polykristallinen Siliziumschicht niedergeschlagen und mit einer Maske differenziert fixiert wird und dann unnötige Teilbereiche der polykristallinen Siliziumschicht chemisch weggeätzt werden. Falls man polykristallines Silizium verwendet, das mit Bor dotiert ist und eine Dichte von etwa 10²¹ Atome/cm³ hat, dann ist ein Ätzmittel aus HF: HNO₃ : H₂O = 1:20:20 geeignet. Bei diesem Verfahren wird jedoch der Abstand zwischen den benachbarten Verdrahtungsschichten oder Elektroden und dem Substrat durch denjenigen minimalen Spalt bestimmt, der die Bildung eines Fotolackmusters gestattet. Dieser minimale Spalt ist im allgemeinen in der Größe von 3 µm. Wenn man einen Transistor mit diesem Verfahren herstellt, dann ist nicht nur der Basiswiderstand relativ groß. Vielmehr ist auch die parasitäre Kollektor-Basis-Kapazität groß. Wenn man die polykristalline Siliziumschicht nur durch chemisches Ätzen behandelt, dann werden die teilweise schon unter dem Fotolack liegenden Randbereiche der polykristallinen Siliziumschicht weggeätzt (Flankenätzung), die zu einer Verdrahtungsschicht oder eine Elektrode gehören. Dies hat zur Folge, daß der Abstand zwischen benachbarten Verdrahtungsschichten größer als erwartet wird und die Verdrahtungsschichten erhalten eine Querschnittsgestalt von Mesa-Form, die eine wesentlich kleinere Fläche als erwartet hat, wodurch man die Stromkapazität der Verdrahtungsschicht begrenzt.
Gemäß einem anderen bekannten Verfahren wird der auf der polykristallinen Siliziumschicht befindliche Oxidfilm mit Plasma weggeätzt, indem man ein Fotolackmuster auf der polykristallinen Siliziumschicht aufbringt, wie dies in J. Electrochem. Soc.: "Solid-State Science and Technology", Mai 1978, Band 125, Nr. 5, Seite 827-828 beschrieben ist. Ähnlich wie beim chemischen Ätzen wird der Abstand der benachbarten Verdrahtungsschichten auch durch die Arbeitsgenauigkeit mit dem Fotolack bestimmt, so daß der minimale Spalt in der Gegend von etwa 3 µm ist. Da jedoch die Kanten der Verdrahtungsschicht scharf sind, besteht die Gefahr, daß sie ausbrechen. Der Basiswiderstand und die parasitäre Kollektor-Basiskapazität sind ebenfalls so hoch wie im Falle des chemischen Ätzens.
Bei einem anderen bekannten Verfahren (US-PS 40 74 304) werden Leiterbahnen dadurch gebildet, indem eine dotierte polykristalline Siliziumschicht mit einem Silizium-Nitrid-Film maskiert und danach selektiv in den nichtbedeckten Bereichen durch Wärmeoxidation in Siliziumoxid verwandelt wird, das dann als Isolierung zwischen den nichtoxidierten Teilen stehen bleibt. Die Silizium-Nitrid-Maske selbst wird mittels einer Photomaske geformt, woraus die übliche Einschränkung bezüglich des kleinstmöglichen Isolierspaltes resultiert. Zudem erstreckt sich der Oxidationsprozeß nicht nur exakt senkrecht durch den Maskenspalt, sondern auch seitlich etwas unter den Rand der Silizium-Nitrid-Maske, so daß die effektive Isolierspaltbreite noch größer als durch die Photomaske bedingt ausfällt.
Bei einem weiteren bekannten Verfahren (GB-PS 14 17 170) werden Leiterbahnen dadurch gebildet, indem eine undotierte polykristalline Siliziumschicht zunächst mit einer Siliziumoxidschicht bedeckt wird. Mit einer Photomaske und durch Ätzen wird diese dann zu einer sekundären Siliziumoxidmaske geformt, woraufhin Boratome durch Wärmediffusion durch die unbedeckten Bereiche eingebracht werden, so daß sich der Maske entsprechend dotierte und undotierte Zonen einstellen. Diese Zonen haben unterschiedliche Ätzbarkeit, so daß beim nachfolgenden Ätzen die dotierten Zonen übrig bleiben und somit Leiterbahnen bilden. Da sich die Diffusion der Verunreinigungsionen vom Maskenfenster aus mit zunehmender Eindringtiefe wie ein Lichtkegel verbreitert, entstehen trapezförmige Leiterquerschnitte, deren breite Basis unter den fixierten Teil der ursprünglichen Photomaske reicht. Somit können Abstände zwischen Leiterbahnen erzielt werden, die kleiner sind, als dies die Linienstärke der Photomaske erlaubt. Allerdings muß eine Unsicherheit bei der Basisverbreiterung berücksichtigt werden, weil Streuungen und Toleranzen der Schichtdicke, der Dotierungskonzentration, ja selbst der Temperatur während der Diffusion oder Schwankungen der Diffusionsdauer sich auswirken. Man erreicht also kleinstmögliche Abstände von allenfalls etwas weniger als 2 µm.
In der DE-OS 28 18 090 wird ein Verfahren zur Herstellung eines bipolaren Transistors der eingangs genannten Art beschrieben, wonach auf einem Kollektorbereich ein erster Isolierbereich in Form eines Siliziumoxidfilms ausgebildet wird. Eine darüberliegende Photomaske hat eine Öffnung entsprechend der gewünschten Form eines inselförmigen Basisbereichs. Beim Ätzen entsteht dann eine kegelförmig sich zum Kollektorbereich hin verengende Öffnung im Siliziumoxidfilm, wobei der Ätzvorgang so lange fortgesetzt wird, bis die Basisweite dieser Öffnung zufolge des Effekts der Flankenätzung größer ist als die Öffnung der Photomaske. Das Ausmaß dieser Unterschneidung bzw. des Überhangs bestimmt bei diesem Verfahren wesentlich die Breite eines Basiskontaktbereiches. Ohne daß die Photomaske mit ihrem überhängenden Rand bricht, lassen sich daher Breiten des Basiskontaktbereiches von bis zu etwa 1 µm herstellen. Nach Entfernung der Photomaske wird auf die Oberfläche eine zunächst nichtdotierte polykristalline Siliziumschicht aufgebracht, die später selektiv mit Boratomen dem darunterliegenden Siliziumoxidfilm dotiert wird und als Basis-Elektrode dient. Durch Wärmeoxidation wird eine hautähnliche Oberschicht dieser Siliziumschicht zu einem Isolierfilm umgewandelt, der im wesentlichen maßgeblich ist für den kleinstmöglichen Abstand zwischen der Basis-Elektrode und der Emitterzone bzw. der Emitter-Elektrode. Es sind daher Abstände kleiner als 1 µm erreichbar. Falls eine Halbleiter-Emitter-Elektrode gewünscht wird, muß eine entsprechende dotierte polykristalline Siliziumschicht in den letzten Verfahrensschritten auf den Emitterbereich aufgebracht werden.
Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung eines gattungsgemäßen Transistors anzugeben, welches sicherer, einfacher und rationeller als bisherige ist und die Herstellung von kleinen Transistoren mir reduzierten parasitären Kapazitäten und Basiswiderständen bei befriedigend hoher Strombelastbarkeit der Verdrahtungsschichten ermöglicht, so daß integrierte Schaltungen mit solchen Transistoren eine hohe Packungsdichte haben können.
Diese Aufgabe wird durch die Verfahrensschritte der Ansprüche 1 oder 6 gelöst.
Es wird eine weitgehend selbstjustierende Technik angewandt, so daß die Anzahl von hochgenauen Photomasken sehr klein gehalten wird und Justierfehler minimiert sind. Für den Abstand zwischen der Basis- und Emitter-Elektrode insbesondere ist keine Photomaske maßgeblich, so daß ohne weiteres Abstände kleiner als 1 µm realisierbar sind. Dennoch ist die Ausbildung eines breiten Basiskontaktbereichs mit großflächiger Kontaktzone zur Basis-Elektrode möglich. Der Aufbau ist flach und kompakt.
Weitere vorteilhafte Ausgestaltungen ergeben sich aus den Unteransprüchen.
Die Erfindung wird nachfolgend anhand in der Zeichnung dargestellter Ausführungsbeispiele näher erläutert. Es zeigt
Fig. 1A bis 1M Schnittansichten gemäß aufeinanderfolgender Verfahrensschritte zur Herstellung eines Transistors nach einem Ausführungsbeispiel einer ersten Verfahrensart,
Fig. 2A und 2B Schnittansichten gemäß modifizierter Verfahrensschritte der ersten Verfahrensart,
Fig. 3 eine Schnittansicht gemäß eines weiteren modifizierten Verfahrensschrittes der ersten Verfahrensart,
Fig. 4A und 4B Schnittansichten gemäß weiterer modifizierter Verfahrensschritte der ersten Verfahrensart,
Fig. 5A bis 5R Schnittansicht gemäß aufeinanderfolgender Verfahrensschritte zur Herstellung eines Transistors nach einem Ausführungsbeispiel einer zweiten Verfahrensart,
Fig. 6 eine Schnittansicht eines Transistors als Bestandteil auf einem IC-Substrat, der gemäß der zweiten Verfahrensart hergestellt wurde,
Fig. 7A und 7B Schnittansichten gemäß modifizierter Verfahrensschritte der zweiten Verfahrensart.
Zunächst wird anhand der Fig. 1A bis 1M eine erste Verfahrensart schrittweise erläutert.
Zuerst wird, wie in Fig. 1A gezeigt, ein Kollektorbereich 41 aus einem Silizium- Halbleiter des Leitfähigkeitstyps N mit einem Widerstand 1 Ohm/cm hergestellt. Es wird dann ein erster Isolierbereich 42 a, 42 b durch selektives Oxidieren mit der bekannten Fotomaskentechnik hergestellt, wobei ein Basis- Diffusionsfenster 41 a freigelassen wird, wie dies in Fig. 1B gezeigt ist.
Daraufhin werden durch dieses Diffusionsfenster 41 a hindurch P-Verunreinigungen in den Kollektorbereich 41 eindiffundiert, und zwar auf eine Tiefe von 0,2 bis 0,3 µm, so daß hierdurch ein Basisbereich 43 gemäß Fig. 1C gebildet wird. Die Verunreinigungs-Konzentration an der Oberfläche des Basisbereichs 43 liegt bei etwa 1 bis 5 × 10¹⁸ Atomen/cm³.
Gemäß Fig. 1D verwendet man beispielsweise das CVD-Verfahren, und stellt damit auf der gesamten Oberfläche eine nicht dotierte polykristalline Siliziumschicht 45 mit einer Dicke von 0,4 bis 0,5 µm her. Darauf wird dann eine erste Isolierschicht 46 aus Si₃N₄ mit einer Dicke von 0,12 µm hergestellt und darüber eine zweite Isolierschicht 47 in Gestalt eines Oxidfilms mit einer Dicke von etwa 0,5 bis 0,6 µm. Die Isolierschichten 46 und 47 weisen eine unterschiedliche Ätzbarkeit auf.
Nachdem ein nicht dargestellter Fotolack auf der zweiten Isolierschicht 47 aufgebracht wurde, wird eine Fotomaske verwendet, durch die der Fotolack selektiv fixiert wird. Dann wird die zweite Isolierschicht 47 mit einer Fluorwasserstoffsäure geätzt, gefolgt durch das Wegätzen der ersten Isolierschicht 46 mit heißer Phosphorsäure. Danach wird der als Maske verwendete Fotolack entfernt. Man erhält gemäß Fig. 1E verbleibende zweite und dritte Isolierbereiche 47 a und 46 a.
Daraufhin werden in die gesamte Oberfläche mit einer Dosis von 1 × 10¹⁵ bis 1 × 10¹⁶ Atomen/cm² Bor-Ionen implantiert, wie dies Fig. 1F zeigt. Diese Implantation kann auf einmal oder mit mehreren Malen geschehen und die Ionenimplantationsenergie bewegt sich von 40 keV bis 12 keV, wodurch die Bor-Ionen in einer Ebene in einer Tiefe von 0,1 bis 0,4 µm verteilt werden. Dabei kollidieren die in die polykristalline Siliziumschicht 45 implantierten Bor-Ionen mit den Siliziumkristallen, werden dadurch gestreut und diffundieren daher auch in Richtung des durch den zweiten und dritten Isolierbereich 47 a, 46 a abgeschatteten Teiles. Es ergibt sich ein nichtimplantierter Bereich 45 a sowie ein implantierter Bereich 45 b und 45 c. Nach der Ionenimplantation wird der Aufbau beispielsweise für 15 bis 20 Minuten bei 800° C behandelt, um Schäden an den Kristallen zufolge der Implantation auszuheilen.
Gemäß Fig. 1G werden die Seitenränder des dritten Isolierbereiches 46 a mit heißer Phosphorsäure etwa 0,2 bis 0,3 µm weit weggeätzt, so daß ein verkleinerter dritter Isolierbereich 46 a′ stehen bleibt und eine z. B. ringförmige Zone des nicht implantierten Bereiches 45 a freigelegt wird.
In dem in Fig. 1H gezeigten Zustand wird der Aufbau mit einem alkalischen Ätzmittel z. B. KOH, bei einer Temperatur von 60 bis 63° C während drei Minuten geätzt. Verwendet man KOH, dann ist die Ätzgeschwindigkeit des nichtimplantierten Bereiches 45 a um etwa eine Größenordnung größer als beim implantierten Bereich 45 b, 45 c. Wenn daher unter den oben beschriebenen Bedingungen geätzt wird, wird der nichtimplantierte Bereich 45 a seitlich um 0,4 bis 0,5 µm eingeätzt, während der implantierte Bereich 45 b, 45 c um 40-50 nm seitlich eingeätzt wird, was um eine Größenordnung kleiner ist. Dementsprechend wird die Konfiguration des nichtimplantierten Bereichs 45 a′ gemäß Fig. 11 als Kegel erzielt, der nach innen geneigte Außenflächen hat und über dessen Spitzenbereich der Rand des dritten Isolierbereiches 46 a′ um etwa 0,4 bis 0,5 µm vorspringt, während der resultierende Bereich 45 b′, 45 c′ lediglich leicht abgerundete Ränder hat. Diese Ränder, welche zum nicht implantierten Bereich 45 a′ schauen, verlaufen konvex. Der Abstand zwischen diesem Bereich 45 b′, 45 c′ und 45 a′ ist kleiner als 1 µm.
Anschließend wird gemäß Fig. 1J ein weiterer Isolierfilm 48 a, 48 b auf der gesamten Oberfläche mit einer Dicke von 0,2 bis 0,3 µm durch Hitzeoxidation aufgebaut. Durch diese Hitzeoxidation diffundieren Bor-Ionen aus dem implantierten Bereich 45 b′, 45 c′ heraus (er wird daher folgend 45 b′′, 45 c bezeichnet) in benachbarte Regionen des Basisbereiches 43, so daß ein P⁺-dotierter Basiskontaktbereich 43 a, 43 b gebildet wird.
Instabile Bereiche (nicht dargestellt) des Isolierfilms 48 a und 48 b werden mit Fluorwasserstoffsäure entfernt und dann mit Phosphorsäure bei einer Temperatur bei 160° C 30 Minuten lang geätzt, so daß auch der dritte Isolierbereich 46 a′ entfernt wird. Dieser Zustand ist in Fig. 1K gezeigt. Man sieht dort, daß die Spitze 45 a′ TOP des nichtimplantierten Bereichs 45 a′ freigelegt worden ist.
Es wird dann gemäß Fig. 1L eine Verunreinigung vom N-Typ, wie Phosphor oder Arsen, durch Wärme in die Spitze 45 a′ TOP des nichtimplantierten Bereichs 45 a′ eindiffundiert, indem man den Isolierfilm 48 a, 48 b als Maske verwendet. Für Arsen sind dabei die Diffusionsbedingungen 950° C und 20 Minuten. Als Konsequenz hiervon diffundiert die Verunreinigung durch den Bereich 45 a′ hindurch in die Basisregion 43 mit einer Tiefe von 0,1 bis 0,2 µm hinein und hat dort eine Konzentration von 1 × 10²⁰ Atomen/cm³, wobei ein N⁺-Emitterbereich 50 gebildet wird. Der bisherige Bereich 45 a′ wird dadurch in einen N-leitenden polykristallinen Siliziumbereich 45 a″ umgewandelt und wirkt als eine Emitterelektrode oder als eine Kombination von Emitterelektrode und Verdrahtungsschicht.
Es wird dann gemäß Fig. 1M ein Fenster 51 durch einen geeigneten Bereich des Isolierfilms 48 a eingebracht, der auf dem Bereich 45 b″ liegt, welcher als Basiselektrode oder als eine Kombination von Basiselektrode und Verdrahtungsschicht verwendet werden soll. Es werden dann Metallverdrahtungsschichten 53 und 54 (z. B. Aluminium) auf dem Bereich 45 b″ durch das Fenster 51 hindurch und auf der Spitze des Bereichs 45 a″ gebildet, indem man eine bestimmte Maske verwendet. Obwohl die Kollektorelektrode nicht dargestellt ist, wird sie durch ein bekanntes Verfahren beispielsweise auf der Unterseite des Kollektorbereiches 41 oder auf dessen Oberseite wie andere Elektroden hergestellt.
Mit dieser Konstruktion ist es möglich, eine Zelle eines statischen bipolaren RAM kleiner als 1000 µm² mit üblicher Belichtungstechnik (kleinste Abmessung 2 µm) herzustellen. Da der Aufbau des Transistors einfach ist und da die Herstellungsschritte ebenfalls einfach sind, ergab das Experiment, daß die elektrischen Eigenschaften des Transistors sich nicht wesentlich ändern und daß die Eigenschaften bei Erwärmung wesentlich konstanter sind als bei bekannten Transistoren.
Da bei dieser Konstruktion der Emitterbereich 50 Mesa-Gestalt hat und in erheblicher Entfernung vom P⁺-Basiskontaktbereich 43 a, 43 b angeordnet ist, kann man die Isolationseigenschaften zwischen den Emitter- und Basiselektroden erheblich erhöhen. Der auf diese Weise hergestellte Transistor ist auch sehr flach.
Die Fig. 2A und 2B zeigen den Fig. 1I und 1J ersatzweise entsprechende Abwandlungen. Bei dem an den Zustand der Fig. 1H anschließenden Ätzen mit KOH wird nunmehr der nichtimplantierte Bereich bei 60 bis 63° C nur etwa 2 Minuten geätzt, so daß gemäß Fig. 2A noch eine dünne Schicht 45 as″ mit einer Dicke von etwa 120-150 nm auf dem Basisbereich 43 bestehen bleibt. Anschließend wird gemäß Fig. 2B ein weiterer Isolierfilm 61 a, 61 b auf der gesamten Oberfläche mit einer Dicke von 0,24 bis 0,3 µm hergestellt. Wird bei 800° C 600 Minuten lang oxidiert, dann ist auch die dünne Schicht 45 as″ (Fig. 2A) komplett oxidiert.
Fig. 3 zeigt eine weitere Abwandlung. Wenn der Isolierfilm 48 a, 48 b gebildet wurde, wie Fig. 1J zeigt, liegt dieser teilweise unmittelbar am Basisbereich 43 und absorbiert daraus etwas von den P-Verunreinigungen, wodurch die Tendenz zur Bildung eines N-Kanals in diesem Bereich entsteht. Um diese Schwierigkeit zu umgehen, wird auf den in Fig. 1K gezeigten Schritt hin gemäß Fig. 3 eine P-Verunreinigung mit einer Dosis von 10¹³ bis 10¹⁴ Atomen/cm² implantiert, so daß die Spitze der Ionen den Bodenbereich des Isolierfilms 48 a, 48 b erreicht. Zu dieser Zeit wird zwar auch die P-Verunreinigung in den Bereich 45 a′ injiziert, was jedoch keine Schwierigkeiten verursacht, weil eine hohe Konzentration von N-Verunreinigungen später in diesen Bereich diffundiert wird. Da die P-Verunreinigung die gleiche ist, wie sie in den Bereichen 45 b″ und 45 c″ schon vorhanden ist, tritt kein Problem auf. Auf den Schritt gemäß Fig. 3 folgen die Schritte gemäß Fig. 1L und 1M, wie beschrieben.
Die Fig. 4A und 4B zeigen eine weitere Abwandlung, wobei die Anzahl der Ionenimplantationsvorgänge des Schrittes von Fig. 1F auf zwei erhöht wird. Zuerst wird eine P-Verunreinigung mit einer Dosis von 5 × 10¹⁵ Atomen/cm² mit einer Implantationsenergie von 40 keV implantiert. Die Front dieser Verunreinigung reicht etwa 10 nm tief. Danach folgt eine Implantation von 5 × 10¹⁵ Atomen/cm² mit einer Implantationsenergie von 120 keV, womit die zweite Front in eine Tiefe von 400 nm reicht. Angenommen sei eine Schichtdicke von 500 nm. Als Folge davon entstehen unterschiedlich tief reichende und unterschiedlich weit zum nichtimplantierten Bereich 45 a ausgreifende P-Bereiche 45 b 1, 45 c 1 und 45 b 11, 45 c 22 innerhalb des Bereichs 45 b, 45 c. Wie Fig. 4A zeigt, reicht der P-Bereich 45 b 11, 45 c 22 weiter zum Zentrum als der P-Bereich 45 b 1, 45 c 1. Fig. 4B zeigt den Zustand nach dem Ätzen. Wie daraus hervorgeht, geht der zum Bereich 45 a weisende Rand des Bereichs 45 b, 45 c zunächst scharf vom Basisbereich 43 hoch und geht dann über steile Abhänge in die Oberfläche über. Dementsprechend sind die Ränder im großen und ganzen von konvexer Form. Dadurch wird nicht nur die Dicke des folgend gebildeten Isolierfilmes zwischen den Bereichen 45 a und 45 b, 45 c minimalisiert, sondern auch die effektive Querschnittsfläche des Bereichs 45 b, 45 c vergrößert.
Anhand der Fig. 5A bis 5R wird eine zweite Verfahrensart schrittweise erläutert.
Gemäß Fig. 5A bildet ein Kollektorbereich 61 des N-Leitungstyps mit einem Widerstandswert von 1 Ohm/cm den Ausgangspunkt. Auf seiner Hauptfläche wird gemäß Fig. 5B eine nichtdotierte erste polykristalline Siliziumschicht 62 mit einer Dicke von 0,2 µm mit einem bekannten CVD-Verfahren gebildet. Darauf wird eine erste Isolierschicht 63 aus Siliziumnitrid (Si₃N₄) mit einer Dicke von 0,12 µm gebildet und dann wird hierauf eine zweite Isolierschicht 64 als Siliziumoxidfilm (SiO₂) mit einer Dicke von 0,6 µm gebildet. Bei dessen Herstellung wird die Konzentration der Verunreinigung in Richtung auf die Dicke graduiert, so daß die Konzentration der P-Verunreinigung (wie z. B. Bor) nach oben hin zunimmt. Der Konzentrationsgradient liegt so, daß die Bor- Konzentration nahe der ersten Isolierschicht 63 im wesentlichen Null ist aber etwa 2% nahe der oberen Oberfläche erreicht. Dieser Konzentrationsgradient ist günstig zum Formen dieses Bereichs in einen umgekehrt stehenden Kegel bei den darauf folgenden Schritten. Es wird dann eine dritte Isolierschicht 65 aus Siliziumnitrid mit einer Dicke von etwa 0,1 µm abschließend gebildet.
Gemäß Fig. 5C wird die dritte Isolierschicht 65 durch bekannte selektive Ätztechnik - z. B. Plasmaätztechnik - in eine dritte Isolierzone 65 a geformt. Danach wird gemäß Fig. 5D die zweite Isolierschicht 64 geätzt, indem man die dritte Isolierzone 65 a als Maske verwendet. Der Gradient in der Verunreinigungskonzentration wird ausgenutzt, indem man die Ätzgeschwindigkeit durch ein Puffer-Ätzmittel ändert, wie z. B. eine Ätzlösung vom Fluorwasserstoff-Typ. Die Ätzgeschwindigkeit ist mit anderen Worten etwa zwei- bis dreimal größer im Bereich niederer Verunreinigungskonzentration als im Bereich hoher Verunreinigungskonzentration, so daß, wie in Fig. 5D gezeigt, die zweite Isolierschicht 64 zu einer zweiten Isolierzone 64 a mit dem Profil eines auf dem Kopf stehenden Trapezes geformt wrid. Hierbei wird etwa 1200 Sekunden mit Fluorwasserstoffsäure geätzt, bis der obere Trapezrand hinter den Rand der dritten Isolierzone 65 a um etwa 0,7 µm zurückspringt und der untere Trapezrand um etwa 1,2 µm nach innen versetzt ist.
Danach werden gemäß Fig. 5E Bor-Ionen in die gesamte Oberfläche implantiert, indem man die dritte Isolierzone 65 a als Maske verwendet. Die Bedingungen sind dabei 40 keV und eine Dosis höher als 1 × 10¹⁵ Atome/cm². Wie gezeigt, wird damit die erste Isolierschicht 63 in einen nichtimplantierten Bereich 63 a und in einen implantierten Bereich 63 b, 63 c aufgeteilt.
Gemäß Fig. 5F werden dann die implantierten Bereiche 63 b, 63 c und 65 a mit Phosphorsäure weggeätzt. Beim Ätzen nützt man den Umstand, daß die Ätzgeschwindigkeit des implantierten Materials etwa drei- bis viermal größer ist als im nichtimplantierten Material. Die freiliegenden Teile der nichtimplantierten Bereiche 64 a und 63 a werden schwach durch ein phosphorsäurehaltiges Ätzmittel geätzt und in eine erste und zweite Isolierzone 63 a′ und 64 a′ umgewandelt, gemäß dem in Fig. 5F gezeigten Endzustand.
Danach wird die Oberfläche bei einer Temperatur von 1100° C während 40 Minuten wärmeoxidiert, wobei die Isolierzonen 63 a′ und 64 a′ als Masken dienen, wodurch ein erster Isolierbereich 67 a, 67 b entsteht, der eine Dicke hat von etwa 6 µm, wie Fig. 5G zeigt. Als Konsequenz wird die erste polykristalline Siliziumschicht 62 in einen Inselbereich 62 a umgewandelt. Daraufhin werden die freiliegenden Teile der ersten Isolierzone 63 a′ durch ein phosphorsäurehaltiges Ätzmittel entfernt, wobei der erste Isolierbereich 67 a, 67 b und die zweite Isolierzone 64 a′ als Maske verwendet wird. Man arbeitet 20 Minuten lang bei 160° C. Man erhält eine verkleinerte erste Isolierzone 63 a″. Der Endzustand ist in Fig. 5H gezeigt.
Danach wird gemäß Fig. 5I eine nichtdotierte zweite polykristalline Siliziumschicht 68 gleichförmig durch ein CVD-Verfahren mit einer Dicke von 300-400 nm auf der gesamten Oberfläche gebildet.
Daraufhin werden gemäß Fig. 5J Bor-Ionen mit einer Dosis von mehr als 1 × 10¹⁵ Atome/cm² und einer Energie von 40 bis 120 keV implantiert. Die Ionenimplantation geschieht in einer Richtung senkrecht zum Substrat, so daß von oben nicht sichtbare Bereiche im Abschattungsbereich der über die zweite Isolierzone 64 a′ ragenden zweiten Siliziumschicht 68 nicht mit Ionen implantiert werden. Dementsprechend zeigt die zweite polykristalline Siliziumschicht 68 implantierte Bereiche 68 a, 68 b, 68 c und einen nichtimplantierten Bereich 68 d, 68 e. Die Bor-Ionen werden ebenfalls in den nichtabgeschirmten Teil der ersten polykristallinen Siliziumschicht 62 implantiert, so daß ein implantierter Bereich 62 a 1, 62 a 2 entsteht. In der in Fig. 5J gezeigten Gestalt wird die Vorrichtung 15 bis 20 Minuten lang bei 800° C behandelt, damit so die Implantationsschäden geheilt werden.
Danach werden die nichtimplantierten Bereiche 68 d, 68 e und 62 a 3, 62 a 4 gemäß Fig. 5K entfernt, indem man ein alkalisches Ätzmittel, wie z. B. KOH verwendet. Der Bereich 62 a 3, 62 a 4 ist Bestandteil der nichtimplantierten ersten Siliziumschicht 62 a. Die nach der Entfernung des Bereichs 62 a 3, 62 a 4 übrig bleibende erste polykristalline Siliziumschicht 62 a′ hat Mesa-Gestalt und wird an ihrer Oberfläche etwas von der ersten Isolierzone 63 a″ überragt. Die Ränder des implantierten Bereichs (68 a + 62 a 1), (68 c + 62 a 2), die zur ersten Siliziumschicht 62 a′ weisen, haben konvexe Gestalt und stehen vom Kollektorbereich 61 mit einer negativen Steigung ab, wie aus Fig. 5K zu ersehen ist.
Danach wird gemäß Fig. 5L die zweite Isolierzone 64 a′ mit einem Phosphorsäure- Ätzmittel weggeätzt, womit auch der implantierte Bereich 68 b der zweiten polykristallinen Siliziumschicht 68 ebenfalls entfernt wird.
Daraufhin wird der Bereich (68 a + 62 a 1), (68 c + 62 a 2) geätzt, indem man eine bestimmte Maske zur Bildung einer gewünschten Außenkontur gemäß Fig. 5M einsetzt. Der Bereich (68 a + 62 a 1), (68 c + 62 a 2), der aus ursprünglich zwei polykristallinen Siliziumschichten 62 a und 68 (Fig. 5I) hervorging, wird nunmehr nach dieser Formung als implantierter Siliziumbereich 69 a, 69 b angesprochen.
Dann wird das Substrat oxidiert, so daß der Siliziumbereich 69 a, 69 b, der freiliegende Teil des Kollektorbereichs 61 und die Seitenfläche der ersten polykristallinen Siliziumschicht 62 a′ mit einem Isolierfilm 70 a, 70 b einer Dicke von 200 bis 300 nm bedeckt werden, und zwar unter Wärmeoxidationsbedingungen von 800° C. Als Ergebnis dieser Wärmeoxidationsbehandlung diffundiert die im polykristallinen Siliziumbereich 69 a, 69 b enthaltene Verunreinigung in der Nachbarschaft der Oberfläche des Kollektorbereichs 61 in diesen hinein, so daß sich ein P⁺-dotierter Basiskontaktbereich 71 a, 71 b ergibt. Die Diffusionstiefe liegt bei 0,3 bis 0,4 µm. Der direkt auf dem Kollektorbereich 61 gebildete Isolierfilm dringt etwas in diesen ein. Fig. 5N zeigt diesen Zustand.
Gemäß Fig. 5O werden in die obere Oberfläche des Substrats und senkrecht zu ihr Bor-Ionen implantiert mit einer Dosis von 10¹³ bis 10¹⁴ Atomen/cm² und einer Implantationsenergie von 60 bis 90 keV. Der sich dadurch ergebende Basisbereich 72 schließt an den Basiskontaktbereich 71 a, 71 b an.
Danach wird die erste Isolierzone 63 a″ mit einem phosphorsäurehaltigen Ätzmittel entfernt, womit der in Fig. 5P gezeigte Zustand erreicht wird.
Daraufhin wird gemäß Fig. 5Q eine N-Verunreinigung in die erste Siliziumschicht 62 a′ eindiffundiert, die dadurch zu einem N-dotierten Siliziumbereich 62 a″ wird und weiterhin ein N⁺-dotierter Emitterbereich 73 an der Oberseite des Basisbereichs 72 gebildet wird. Dieser Emitterbereich 73 hat Mesa-Gestalt und ist im Randbereich vom Isolierfilm 70 a, 70 b bedeckt.
Daraufhin wird gemäß Fig. 5R in einem geeigneten Bereich des Isolierfilms 70 a ein zum polykristallinen Siliziumbereich 69 a reichendes Fenster 75 geformt, indem man bekannte Fotoätzverfahren verwendet. Es wird dann ein Metall, wie Aluminium, als Dampf auf das Fenster 75 und auf die Spitze des Siliziumbereichs 62 a″ durch bekannte Maskiertechnik niedergeschlagen, so daß Metall- Verdrahtungsschichten 77, 78 entstehen.
Fig. 6 zeigt einen Ausschnitt einer integrierten Schaltung (IC) mit einem bipolaren Transistor, der nach den Schritten gemäß Fig. 5A bis 5R hergestellt wurde. Das Substrat umfaßt eine Halbleiterschicht 80 vom P-Leitungstyp, in der ein Kollektorkontaktbereich 81 vom N⁺-Leitungstyp eingebettet ist, auf dem ein Kollektorbereich 61 aufbaut. Der darüber anschließende Aufbau des bipolaren Transistors entspricht der vorangegangenen Ausführung mit dem in Fig. 5R gezeigten Endzustand. Dementsprechend sind für gleiche oder gleichwirkende Elemente dieselben Bezugszeichen verwendet. Der Kollektorkontaktbereich 81 erstreckt sich zur Oberfläche des Substrats und ist dort mit einer polykristallinen Siliziumschicht 83 versehen, die im gleichen Takt wie die Siliziumschicht 62 gebildet wird. Auch das Diffundieren mit einer Verunreinigung und das Aufbringen des Isolierbereichs 85 und einer Metall-Verdrahtungsschicht 84 geschieht analog und gleichzeitig mit den entsprechenden Verfahrensschritten, die zuvor erläutert wurden.
Diese Konstruktion schafft Ultrahochgeschwindigkeitselemente, die Ausbreitungsverzögerungszeiten in der Gegend von etwa 60 ps/TOR haben. Ähnlich wie die oben erwähnten Ausführungsbeispiele erlaubt dieser durch ein übliches Belichtungsverfahren präparierte IC, daß die Zellenfläche eines statischen bipolaren RAM auf weniger als 1000 µm² reduziert wird. Durch einen solchen IC ist es wegen der erheblichen Verkleinerung der Fläche eines äußeren Basisbereichs möglich, den Wert von f T eines in Sperr-Richtung betriebenen Transistors erheblich zu vergrößern, so daß ein Hochgeschwindigkeitsbetrieb ermöglicht wird. Wenn man den IC gemäß der oben beschriebenen Konstruktion herstellt, indem man gedruckte Bereiche des Transistors im Basisbereich bildet dann sind die auf die Bildung des Basismusters folgenden Schritte selbstjustierend so daß alle Schritte vor Bildung der Elektrode ohne Verwendung irgendwelcher Fotomasken durchgeführt werden können. Aus diesem Grund ist es möglich, alle mit der Positions-Justierung zusammenhängenden Probleme vollständig zu vermeiden, und man erhält eine hohe Arbeitsgenauigkeit, die unabdingbar für alle Fotoätzschritte im Basisbereich ist. Dies gestattet die Herstellung extrem feiner Transistoren.
Die Fig. 7A und 7B zeigen ein abgewandeltes Ausführungsbeispiel der zweiten Verfahrensart bei dem folgend auf den Verfahrensschritt nach Fig. 5J beim Entfernen des nichtimplantierten Bereichs 62 a 3, 62 a 4 (Fig. 5K) dieser Bereich nur so weit geätzt wird, daß davon eine dünne nichtimplantierte Restschicht 100 a, 100 b übrig bleibt. Die darauf folgenden Schritte sind gleich denjenigen, die in Fig. 5L und 5M gezeigt sind. Nachdem der Schritt nach Fig. 5M vollendet ist, wird durch Wärme ein Isolierfilm 70 a′, 70 b′ auf dem Substrat gebildet, wobei die dünne Restschicht 100 a, 100 b vollends oxidiert und einen Bestandteil des Isolierfilms bildet, der leicht in die Oberfläche des Kollektorbereiches 61 eindringt. Dieser Zustand ist in Fig. 7B gezeigt, die der Fig. 5N entspricht. Die folgenden Schritte sind ähnlich den Schritten gemäß den Fig. 5O bis 5R.

Claims (7)

1. Verfahren zur Herstellung eines bipolaren Transistors mit einem Kollektorbereich eines ersten Leitfähigkeitstyps, mit einem inselförmigen Basisbereich eines zweiten Leitfähigkeitstyps, der auf der Oberfläche des Kollektorbereichs gebildet ist und von einem ersten Isolierbereich umgeben ist, mit einem inselförmigen Emitterbereich des ersten Leitfähigkeitstyps, der in dem Basisbereich gebildet ist, mit einem dotierten polykristallinen Siliziumbereich des ersten Leitfähigkeitstyps, der an den Emitterbereich angrenzt und als Emitter- Elektrode wirkt, mit einem Basiskontaktbereich des zweiten Leitfähigkeitstyps in Kontakt mit dem Umfang des Basisbereichs und mit einem dotierten polykristallinen Siliziumbereich des zweiten Leitfähigkeitstyps, der an den Basiskontaktbereich angrenzt, sich in Richtung des ersten Isolierbereichs auf diesem erstreckt und als Basis-Elektrode wirkt, gekennzeichnet durch folgende Schritte:
  • a) Selektives Oxidieren des Kollektorbereichs (41) zur Herstellung des ersten Isolierbereiches (42 a, 42 b), der sich in den Kollektorbereich hinein erstreckt und ein Basis-Diffusionsfenster (41 a) frei läßt, das von diesem Isolierbereich umgeben ist (Fig. 1B);
  • b) Herstellen des Basisbereichs (43) durch dieses Diffusionsfenster (41 a) hindurch (Fig. 1C);
  • c) Auf dem Kollektorbereich (41) wird aufeinanderfolgend eine polykristalline Siliziumschicht (45), sowie eine erste und eine zweite Isolierschicht (46, 47) hergestellt, wobei die Isolierschichten unterschiedliche Ätzbarkeit aufweisen (Fig. 1D);
  • d) Selektives Ätzen der zweiten Isolierschicht (47) zur Bildung eines zweiten Isolierbereichs (47 a) auf dem Basisbereich (43) in der Nähe von dessen Mittelabschnitt;
  • e) Ätzen der ersten Isolierschicht (46) zur Bildung eines dritten Isolierbereichs (46 a) unter Verwendung des zweiten Isolierbereichs (47 a) als Maske (Fig. 1E);
  • f) Implantieren von Verunreinigungs-Ionen, die den gleichen Leitfähigkeitstyp wie der Basisbereich (43) haben, in die polykristalline Siliziumschicht (45), unter Verwendung des zweiten und dritten Isolierbereichs (47 a, 46 a) als Maske, wodurch die polykristalline Siliziumschicht (45) in einen mit Ionen implantierten Bereich (45 b, 45 c) und einen nichtimplantierten Bereich (45 a) unterteilt wird (Fig. 1F);
  • g) Seitenrandätzen des dritten Isolierbereichs (46 a′) zur teilweisen Freilegung des nichtimplantierten Bereiches (45 a) der polykristallinen Siliziumschicht (Fig. 1G);
  • h) Ätzen des freigelegten Teils des nichtimplantierten Bereichs (45 a) und des angrenzenden Teils des implantierten Bereichs (45 b, 45 c) der polykristallinen Siliziumschicht, derart, daß der implantierte und der nichtimplantierte Bereich voneinander getrennt und isoliert werden und die dem nichtimplantierten Bereich (45 a′) zugewandte Seitenfläche des implantierten Bereichs (45 b′, 45 c′) konvex verläuft (Fig. 1I);
  • i) Bilden eines Isolierfilmes (48 a, 48 b) auf der durch die Trennung des nichtimplantierten und des implantierten Bereichs der polykristallinen Siliziumschicht freigelegten Oberfläche des Basisbereiches und auf den freiliegenden Oberflächen des implantierten Bereiches und des nichtimplantierten Bereiches und gleichzeitiges Eindiffundieren von Verunreinigungs-Ionen aus dem implantierten Siliziumbereich (45 b″, 45 c″) in den Basisbereich zur Bildung des Basiskontaktbereiches (43 a, 43 b) (Fig. 1J);
  • k) Entfernen des dritten Isolierbereichs (46 a′) zur Freilegung der Oberseite (45 a′ TOP) des nichtimplantierten Bereichs (45 a′) der polykristallinen Siliziumschicht (Fig. 1K);
  • l) Eindiffundieren einer Verunreinigung vom ersten Leitfähigkeitstyp in den freigelegten nichtimplantierten Bereich (45 a″) zwecks Herstellung des Emitterbereichs (50) im Basisbereich (43) (Fig. 1L);
  • m) Aufbringen von Metall-Verdrahtungsschichten (53, 54) auf Teilen des Bereiches (45 b″), der mit Ionen des zweiten Leitfähigkeitstyps implantiert ist, sowie auf dem Bereich (45 a″), der mit Verunreinigungen des ersten Leitfähigkeitstyps versehen ist (Fig. 1M).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man nach der Entfernung des dritten Isolierbereichs (46 a′) Ionen einer Verunreinigung des zweiten Leitfähigkeitstyps so implantiert, daß die Front der Ionen in einer Tiefe erscheint, die gleich der Dicke des Isolierfilms (48 a, 48 b) ist (Fig. 3).
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man den Verfahrensschritt f) mehrmals durchführt, so daß Fronten der implantierten Ionen in unterschiedlichen Tiefen erscheinen (Fig. 4A).
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man den Verfahrensschritt g) vor dem Verfahrensschritt f) mehrmals durchführt.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß im Verfahrensschritt h) der freigelegte Teil des nichtimplantierten Bereichs (45 a″) nur so weit weggeätzt wird, daß noch eine dünne Schicht (45 a s″) davon auf dem Basisbereich (43) verbleibt und daß im Verfahrensschritt i) der Isolierfilm (61 a, 61 b) durch Wärmeoxidation gebildet wird unter vollständiger Oxidation dieser dünnen Schicht (Fig. 2A und 2B).
6. Verfahren zur Herstellung eines bipolaren Transistors mit einem Kollektorbereich eines ersten Leitfähigkeitstyps, mit einem inselförmigen Basisbereich eines zweiten Leitfähigkeitstyps, der auf der Oberfläche des Kollektorbereichs gebildet ist und von einem ersten Isolierbereich umgeben ist, mit einem inselförmigen Emitterbereich des ersten Leitfähigkeitstyps, der in dem Basisbereich gebildet ist, mit einem dotierten polykristallinen Siliziumbereich des ersten Leitfähigkeitstyps, der an den Emitterbereich angrenzt und als Emitter- Elektrode wirkt, mit einem Basiskontaktbereich des zweiten Leitfähigkeitstyps in Kontakt mit dem Umfang des Basisbereichs und mit einem dotierten polykristallinen Siliziumbereich des zweiten Leitfähigkeitstyps, der an den Basiskontaktbereich angrenzt, sich in Richtung des ersten Isolierbereichs auf diesem erstreckt und als Basis-Elektrode wirkt, gekennzeichnet durch folgende Schritte:
  • a) Auf dem Kollektorbereich (61) wird aufeinanderfolgend eine erste polykristalline Siliziumschicht (62), sowie eine erste, zweite und dritte Isolierschicht (63, 64, 65) hergestellt, wobei die erste und dritte Isolierschicht (63, 65) gleiche aber gegenüber der zweiten Isolierschicht (64) unterschiedliche Ätzbarkeit haben und die Verunreinigungskonzentration der zweiten Isolierschicht (64) vom Kontaktbereich zur ersten Isolierschicht (63) ausgehend in Richtung zur dritten Isolierschicht (65) zunimmt (Fig. 5B);
  • b) Selektives Ätzen der dritten Isolierschicht (65) gemäß einem vorgegebenen Muster zur Herstellung einer dritten Isolierzone (65 a) (Fig. 5C);
  • c) Ätzen der zweiten Isolierschicht (64) zur Bildung einer zweiten Isolierzone (64 a) unter Verwendung der dritten Isolierzone (65 a) als Maske, derart, daß die dritte Isolierzone (65 a) mit ihrer Randkante frei über die zweite Isolierzone (64 a) übersteht (Fig. 5D);
  • d) Implantieren von Ionen des zweiten Leitfähigkeitstyps in die erste Isolierschicht (63) unter Verwendung der dritten Isolierzone (65 a) als Maske, wodurch die erste Isolierschicht in einen mit Ionen implantierten Bereich (63 b, 63 c) und einen nichtimplantierten Bereich (63 a) unterteilt wird (Fig. 5E);
  • e) Entfernen der dritten Isolierzone (65 a) und des implantierten Bereiches (63 b, 63 c) der ersten Isolierschicht zur Bildung einer ersten Isolierzone (63 a′) (Fig. 5F);
  • f) Erwärmen der ersten polykristallinen Siliziumschicht (62) zwecks Wärmeoxidation unter Verwendung der ersten Isolierzone (63 a′) als Maske zur Bildung des ersten Isolierbereiches (67a, 67 b) auf der Oberfläche des Kollektorbereiches (61) (Fig. 5G);
  • g) Entfernen der freiliegenden Teile der ersten Isolierzone (63 a′) unter Verwendung der zweiten Isolierzone (64 a′) als Maske (Fig. 5H);
  • h) Herstellen einer nichtdotierten zweiten polykristallinen Siliziumschicht (68) auf der gesamten Oberfläche des ersten Isolierbereichs (67 a, 67 b), der freiliegenden verbleibenden Zone der ersten polykristallinen Siliziumschicht (62 a), dem Rand der verbleibenden ersten Isolierzone (63 a″) und der freien Oberfläche der zweiten Isolierzone (64 a′) (Fig. 5I);
  • i) Implantieren von Ionen des zweiten Leitfähigkeitstyps, wobei implantierte Bereiche (68 a, 68 b, 68 c, 62 a 1, 62 a 2) der ersten und zweiten polykristallinen Siliziumschicht, sowie nichtimplantierte Bereiche (68 d, 68 e) im Abschattungsbereich der über die Randkante der zweiten Isolierzone (64 a′) ragenden zweiten polykristallinen Siliziumschicht gebildet werden (Fig. 5J);
  • j) Wegätzen der freiliegenden und nichtimplantierten Bereiche (68 d, 68 e, 62 a 3, 62 a 4) der ersten und zweiten polykristallinen Siliziumschicht, derart, daß die Seitenflächen der implantierten Bereiche (68 a, 62 a 1, 68 c, 62 a 2) der ersten und zweiten polykristallinen Siliziumschicht, die der verbleibenden durch die zweite Isolierzone (64 a′) abgedeckten ersten polykristallinen Siliziumschicht (62 a′) zugewandt sind, konvex verlaufen und vom Kollektorbereich (61) mit einer negativen Steigung abstehen (Fig. 5K);
  • k) Entfernen der zweiten Isolierzone (64 a′) und Formätzen der Außenkontur der zweiten polykristallinen Siliziumschicht (68 a, 68 b) (Fig. 5L und 5M);
  • l) Bilden eines Isolierfilmes (70 a, 70 b) durch Wärmeoxidation auf der Oberfläche des aus der ersten und zweiten polykristallinen Siliziumschicht zusammengesetzten implantierten Siliziumbereiches (69 a, 69 b), auf den freien Flächen des Kollektorbereiches (61) und der Seitenfläche der nicht implantierten ersten polykristallinen Siliziumschicht (62 a′), wobei Verunreinigungen aus dem implantierten Siliziumbereich (69 a, 69 b), in den angrenzenden Kollektorbereich (61) diffundieren und den Basiskontaktbereich (71 a, 71 b) bilden (Fig. 5N);
  • m) Implantieren von Ionen des zweiten Leitfähigkeitstyps zur Ausbildung des Basisbereichs (72) (Fig. 5O);
  • n) Entfernen der verbliebenen ersten Isoloierzone (63 a″) (Fig. 5P);
  • o) Eindiffundieren einer Verunreinigung des ersten Leitfähigkeitstyps in die verbliebene nichtimplantierte Siliziumschicht (62 a′) zur Bildung des dotierten polykristallinen Siliziumbereichs (62 a″), sowie des Emitterbereichs (73) (Fig. 5Q);
  • p) Aufbringen von Metall-Verdrahtungsschichten (77, 78) auf Teilen des mit Verunreinigungen des zweiten Leitfähigkeitstyps implantierten polykristallinen Siliziumbereichs (69 a), sowie auf des mit Verunreinigungen des ersten Leitfähigkeitstyps versehenen polykristallinen Siliziumbereichs (62 a″) (Fig. 5R).
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß im Verfahrensschritt j) eine dünne Restschicht (100 a, 100 b) der ersten polykristallinen Siliziumschicht auf dem Kollektorbereich (61) belassen wird, die dann im Verfahrensschritt l) Bestandteil des Isolierfilmes (70 a′, 70 b′) wird (Fig. 7A, 7B).
DE19792928923 1978-07-19 1979-07-18 Halbleitervorrichtung Granted DE2928923A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8799678A JPS5515230A (en) 1978-07-19 1978-07-19 Semiconductor device and its manufacturing method
JP8799778A JPS5515231A (en) 1978-07-19 1978-07-19 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
DE2928923A1 DE2928923A1 (de) 1980-02-07
DE2928923C2 true DE2928923C2 (de) 1989-04-06

Family

ID=26429214

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792928923 Granted DE2928923A1 (de) 1978-07-19 1979-07-18 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US4379001A (de)
CA (1) CA1129118A (de)
DE (1) DE2928923A1 (de)
FR (1) FR2433833A1 (de)
GB (1) GB2030002B (de)
NL (1) NL189102C (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3064143D1 (en) * 1979-12-03 1983-08-18 Ibm Process for producing a vertical pnp transistor and transistor so produced
JPS56146246A (en) * 1980-04-14 1981-11-13 Toshiba Corp Manufacture of semiconductor integrated circuit
US4438556A (en) * 1981-01-12 1984-03-27 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming doped polycrystalline silicon pattern by selective implantation and plasma etching of undoped regions
JPS57194572A (en) * 1981-05-27 1982-11-30 Clarion Co Ltd Semiconductor device and manufacture thereof
US4465528A (en) * 1981-07-15 1984-08-14 Fujitsu Limited Method of producing a walled emitter semiconductor device
US4503601A (en) * 1983-04-18 1985-03-12 Ncr Corporation Oxide trench structure for polysilicon gates and interconnects
US4551906A (en) * 1983-12-12 1985-11-12 International Business Machines Corporation Method for making self-aligned lateral bipolar transistors
US4546535A (en) * 1983-12-12 1985-10-15 International Business Machines Corporation Method of making submicron FET structure
US4636834A (en) * 1983-12-12 1987-01-13 International Business Machines Corporation Submicron FET structure and method of making
NL8402223A (nl) * 1984-07-13 1986-02-03 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting, vervaardigd door toepassing daarvan.
NL8402859A (nl) * 1984-09-18 1986-04-16 Philips Nv Werkwijze voor het vervaardigen van submicrongroeven in bijvoorbeeld halfgeleidermateriaal en met deze werkwijze verkregen inrichtingen.
NL8700640A (nl) * 1987-03-18 1988-10-17 Philips Nv Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
US4745079A (en) * 1987-03-30 1988-05-17 Motorola, Inc. Method for fabricating MOS transistors having gates with different work functions
US5675164A (en) * 1995-06-07 1997-10-07 International Business Machines Corporation High performance multi-mesa field effect transistor
KR100329605B1 (ko) * 1995-09-25 2002-11-04 주식회사 하이닉스반도체 반도체소자의금속배선제조방법
US6309975B1 (en) 1997-03-14 2001-10-30 Micron Technology, Inc. Methods of making implanted structures
US7247578B2 (en) * 2003-12-30 2007-07-24 Intel Corporation Method of varying etch selectivities of a film
US20090170331A1 (en) * 2007-12-27 2009-07-02 International Business Machines Corporation Method of forming a bottle-shaped trench by ion implantation
KR101631165B1 (ko) * 2009-12-14 2016-06-17 삼성전자주식회사 반도체 셀 구조체의 형성방법, 상기 반도체 셀 구조체를 포함하는 반도체 장치의 형성 방법 및 상기 반도체 장치를 포함하는 반도체 모듈의 형성방법
FR3051965A1 (fr) 2016-05-27 2017-12-01 Commissariat Energie Atomique Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie
FR3051964B1 (fr) 2016-05-27 2018-11-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie
FR3051966B1 (fr) 2016-05-27 2018-11-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie
CN110471099B (zh) * 2019-06-28 2023-03-10 上海芬创信息科技有限公司 一种离子传感器及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1417170A (en) * 1972-12-22 1975-12-10 Mullard Ltd Methods of manufacturing semiconductor devices
US4074304A (en) * 1974-10-04 1978-02-14 Nippon Electric Company, Ltd. Semiconductor device having a miniature junction area and process for fabricating same
JPS5928992B2 (ja) * 1975-02-14 1984-07-17 日本電信電話株式会社 Mosトランジスタおよびその製造方法
JPS51127682A (en) * 1975-04-30 1976-11-06 Fujitsu Ltd Manufacturing process of semiconductor device
US4162506A (en) * 1976-04-27 1979-07-24 Tokyo Shibaura Electric Co., Ltd. Semiconductor integrated circuit device with dual thickness poly-silicon wiring
JPS539469A (en) * 1976-07-15 1978-01-27 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device having electrode of stepped structure and its production
NL7703941A (nl) * 1977-04-12 1978-10-16 Philips Nv Werkwijze ter vervaardiging van een halfgelei- derinrichting en inrichting, vervaardigd door toepassing van de werkwijze.
JPS53132275A (en) * 1977-04-25 1978-11-17 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and its production
FR2417853A1 (fr) * 1978-02-17 1979-09-14 Thomson Csf Procede de realisation d'un transistor de type mos et transistor realise selon ce procede
JPS54140483A (en) * 1978-04-21 1979-10-31 Nec Corp Semiconductor device
US4157269A (en) * 1978-06-06 1979-06-05 International Business Machines Corporation Utilizing polysilicon diffusion sources and special masking techniques
US4290185A (en) * 1978-11-03 1981-09-22 Mostek Corporation Method of making an extremely low current load device for integrated circuit
JPS5586151A (en) * 1978-12-23 1980-06-28 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor integrated circuit
US4274891A (en) * 1979-06-29 1981-06-23 International Business Machines Corporation Method of fabricating buried injector memory cell formed from vertical complementary bipolar transistor circuits utilizing mono-poly deposition
US4234357A (en) * 1979-07-16 1980-11-18 Trw Inc. Process for manufacturing emitters by diffusion from polysilicon
US4240845A (en) * 1980-02-04 1980-12-23 International Business Machines Corporation Method of fabricating random access memory device

Also Published As

Publication number Publication date
US4379001A (en) 1983-04-05
DE2928923A1 (de) 1980-02-07
CA1129118A (en) 1982-08-03
NL189102B (nl) 1992-08-03
FR2433833A1 (fr) 1980-03-14
GB2030002A (en) 1980-03-26
GB2030002B (en) 1983-03-30
NL189102C (nl) 1993-01-04
NL7905607A (nl) 1980-01-22
FR2433833B1 (de) 1984-01-13

Similar Documents

Publication Publication Date Title
DE2928923C2 (de)
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3780369T2 (de) Verfahren zum herstellen einer halbleiterstruktur.
DE2745857C2 (de)
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
EP0020998B1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
CH661150A5 (de) Verfahren zum erzeugen einer schmalen nut in einem substratgebiet, insbesondere einem halbleitersubstratgebiet.
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE3588129T2 (de) Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips
DE2707693B2 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE2425185A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE68928951T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3018594A1 (de) Verfahren zur herstellung eines fet
DE2645014B2 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8127 New person/name/address of the applicant

Owner name: NIPPON TELEGRAPH AND TELEPHONE CORP., TOKIO/TOKYO,

D2 Grant after examination
8364 No opposition during term of opposition