DE2812740A1 - Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung - Google Patents

Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung

Info

Publication number
DE2812740A1
DE2812740A1 DE19782812740 DE2812740A DE2812740A1 DE 2812740 A1 DE2812740 A1 DE 2812740A1 DE 19782812740 DE19782812740 DE 19782812740 DE 2812740 A DE2812740 A DE 2812740A DE 2812740 A1 DE2812740 A1 DE 2812740A1
Authority
DE
Germany
Prior art keywords
areas
regions
conductivity
concentration
generated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19782812740
Other languages
English (en)
Inventor
Alwin Earl Michel
Robert Otto Schwenker
James Francis Ziegler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2812740A1 publication Critical patent/DE2812740A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Description

Änmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504 \
oe/se i
Verfahren zum Herstellen einer vertikalen, bipolaren inte- \
grierten Schaltung :
Die Erfindung betrifft ein Verfahren zum Herstellen einer vertikalen, bipolaren integrierten Schaltung, bei dem Ionen zur
Bildung von ersten Bereichen des einen Leitfähigkeitstyps in
einem Halbleitersubstrat des anderen, entgegengesetzten Leit- , fähigkeitstyps implantiert werden, bei dem von der Oberfläche j aus in die ersten Bereiche des einen Leitfähigkeitstyps sich ■
hineinerstreckende Bereiche des anderen, entgegengesetzten !
Leitfähigkeitstyps und von der Oberfläche aus in die Bereiche ι des anderen, entgegengesetzten Leitfähigkeitstyps und unter Um-j ständen in die ersten Bereiche des einen Leitfähigkeitstyps ( sich hineinerstreckende zweite Bereiche des einen Leitfähig- ! keitstyps erzeugt werden und schließlich die notwendigen Kon- j
takte gebildet werden. j
i , i
In den letzten zehn Jahren wurden planare integrierte Schalt- j kreise mit vertikalen Bipolartransistoren mit Verfahren her- :
gestellt, bei denen nach der Bildung eines hochdotierten ! Substratbereichs, welcher üblicherweise die Funktion des !
niederohmigen Subkollektors hat, eine Epitaxieschicht auf
dem Substrat aufgebracht wird. In dieser Epitaxieschicht
werden dann die Basis- und Emitterbereiche gebildet, in dem
Verunreinigungen entweder durch Diffusion oder durch Ionenimplantation eingebracht werden. Obwohl erkannt worden ist, ! daß aus verfahrenstechnischen Gründen es wünschenswert gewesen, wäre, den Kollektor, die Basis und den Emitter eines solchen | bipolaren Transistors direkt im Substrat ohne die Benutzung ; einer Epitaxieschicht zu bilden, wurde doch immer wieder auf j die Epitaxieverfahren zurückgegriffen, weil die Bauteile, bei i denen die Kollektor-, Basis- und Emittergebiete direkt im ;
FI 977 017
809840/0883
Substrat gebildet worden waren, nicht einen relativ niederohmigen Strompfad vom Kollektoranschluß hinunter zu dem intrinsischen Kollektor-Basis-P/N-übergang aufwiesen. Da die Verfahren, bei denen Epitaxieschichten angewandt wurden, es erlaubten, einen hochdotierten niederohmigen Subkollektor zu erzeugen, welcher einen solchen niederohmigen Strompfad sicherstellte, benutzte man im Stand der Technik hauptsächlich Epitaxietechniken, um vertikale bipolare Transistoren zu bilden. Dies traf insbesondere für hochleistungsintegrierte Schaltungen zu, welche in sehr schnellen Digitalrechnern benötigt werden.
Während in der Bipolartechnologie die nichtepitaxialen bzw. "epi-losen" Strukturen, d.h., Strukturen, welche durch eine dreifache Diffusion von Kollektor, Basis und Emitter in das Substrat hergestellt worden sind, eine begrenzte Anwendung fanden, wurden solche Strukturen nie als geeignet für die sehr schnellen hochleistungsintegrierten Schaltungen betrachtet .
Mit der Entwicklung der Ionenimplantationstechnik wurden Methoden entwickelt, um nicht-epitaxiale integrierte Schaltungen herzustellen, indem der Kollektorbereich mittels Ionenimplantation hergestellt wurde und anschließend die Basis- und Emitterbereiche in der üblichen Art und Weise erzeugt wurden. Bei solchen Verfahren wurde das Dotierungsmittel bzw. die Verunreinigung für den Kollektor in die Oberfläche des Siliciumsubstrats eingebracht und anschließend durch eine Wärmebehandlung im Wege der Diffusion im Substrat verteilt bzw. tiefer in dieses hineingetrieben. Solch ein Verfahren ist in dem Artikel "Improved Triple Diffusion !Mean Densest ICs Yet" Electronics, August 7, 1975, Seiten >101 bis 106, von J. Buie beschrieben. Zwar löste ein solcher IIonenimplantationsschritt eines der Probleme, nämlich eine nicht einheitliche und nicht konsistente Verunreinigungsvertei-»
PI 97ΤΌΤ7
809840/0883
lung im Kollektor, welches bei den vollständig diffundierten Kollektoren auftrat. Es ist mit ihm aber nicht möglich, den niederohmigen Strompfad zu erzeugen, welcher in hochleistungsintegrierten Schaltungen benötigt wird.
Andere Techniken, bei denen der Kollektor mittels Ionenimplantation erzeugt wird, sind beispielsweise in dem Artikel "Self-Isolation Bathtub Collector for a Planar Transistor", im IBM Technical Disclosure Bulletin, Band 14, Nr. 5, Oktober 1971, Seiten 1635 und 1636 von J.E. Ziegler u.a. beschrieben. Dabei wird ein hochdotierter, niederohmiger Kollektor durch eine Hochenergie-Ionenimplantation erzeugt. Jedoch ist es so, daß um eine solche Hochenergie-Implantation unter Anwendung der bekannten Oberflächen-Maskierungstechniken durchführen zu können, es nötig ist, eine sehr dicke, d.h. 3 bis 4 pm dicke, ionenblockierende Maskierungsschicht aufzubringen, um das Eindringen der Ionen in die maskierten Bereiche des Siliciumsubstrats zu verhindern. Beispielsweise muß, wenn eine Siliciumdioxidmaske verwendet wird, deren Dicke in der Größenordnung von 4 pm sein, um das Eindringen der mit einer hohen Energie auftreffenden Ionen zu verhindern. Werden so dicke Masken verwendet, dann ist es sehr schwierig, eine exakte Definition der Maskenkanten zu erreichen, d.h., daß die Maskenkanten abgeschrägt sein werden. Beim Vorliegen solcher abgeschrägter Maskenkanten werden die | Ionen, welche mit hoher Energie auftreffen, in unterschied- | lichem Maß im Bereich der Maskenkante in das Substrat eindringen. Die Eindringtiefe hängt dabei von der lokalen Dicke der Maske an dem Auftreffpunkt ab. Da nun die Masken- | kante abgeschrägt ist, wird man auch einen unerwünscht abgeschrägten Kollektorbasis-P/N-tibergang erhalten, welcher sich von der Oberfläche in das Substrat hinein erstreckt. Dieser abgeschrägte Kollektorbasis-P/N-Übergang ist we- j sentlich stärker abgeschrägt als Kollektorbasis-P/N-übergänge von Transistoren, welche gemäß den bekannten Epitaxiever-
FI 977 017 >■
809840/0883
fahren hergestellt worden sind. Als Folge der Abschrägung :des P/N-Übergangs ergibt sich eine unerwünschte Zunahme in den lateralen Kollektor-Basis-P/N-Übergangs-Kapazitäten, was zur Folge hat, daß die Betriebsgeschwindigkeit des Bauteils sich vermindert. Ein ähnliches Verfahren, wie es in dem IBM Technical Disclosure Bulletin geschrieben worden ist, bei dessen Anwendung auch die genannten Schwierigkeiten auftreten, ist in dem US-Patent 3 655 457 beschrieben.
Zwar sind die bekannten Probleme, welche bei der Herstellung von planaren, bipolaren Transistoren auftreten, wenn keine Epitaxieschicht aufgebracht wird, oben nur bezüglich der üblichen Transistoren besprochen worden, in denen sich der jEmitterbereich am weitesten oben befindet, jedoch ist es :so, da3 sehr ähnliche Probleme auftreten, bei der ohne Erzeugung einer Epitaxieschicht durchgeführten Produktion von ■integrierten Schaltungen mit inversen bipolaren Transistoren. Inverse Transistoren sind solche, in denen der Kollektorbereich am weitesten oben ist und der Emitterbereich am weitesten unten. Beispielsweise ist es auch bei der ohne Aufbringung einer Epitaxieschicht durchgeführten Erzeugung solcher inverser ,Transistoren notwendig, daß ein hohes Dotierungsniveau ganz 'unten in dem Emitterbereich bereitgestellt wird.
jEs ist die Aufgabe der Erfindung, ein einfaches Verfahren Jzum Herstellen einer vertikalen, bipolaren integrierten !Schaltung anzugeben, bei dem keine Epitaxieschicht aufgejwachsen werden muß, mit dem Bauteile mit lateralen Begrenzungen hergestellt werden können, welche genau definiert '. sind und im wesentlichen senkrecht verlaufen und mit dem ein j niederohmiger Strompfad von den tieferliegenden der beiden \ P/N-Übergänge der in der Schaltung enthaltenen Transistoren ; zu den zugehörigen Kontakten erzeugt werden kann, so daß j sehr schnelle integrierte Schaltungen hoher Leistung gebildet ' werden können. .
PI 977 017"
809840/0883
Diese Aufgabe wird mit einem Verfahren der eingangs genannten Art mit den Merkmalen des kennzeichnenden Teils des Anspruchs 1 gelöst.
Mit dem erfindungsgemäßen Verfahren ist es zum ersten Mai möglich,, ohne Aufwachsen einer Epitaxieschicht, d.h., unter Einsparung eines apparativ und zeitmäßig aufwendigen Verfahrensschritts sehr schnelle hochleistungsintegrierte Schaltungen herzustellen. Dies ist deshalb möglich, weil es mit dem erfindungsgemäßen Verfahren nicht nur möglich ist, den notwendigen oben erwähnten niederohmigen Strompfad zu erzeugen, sondern auch die unerwünschten lateralen Kapazitäten an dem P/NMibergang zwischen den Basisbereichen und den darunterliegenden Bereichen (Kollektor bzw. Emitter) ! den beteiligten Transistoren kleinzuhalten. Mit dem erfindungs-t gemäßen Verfahren ist es möglich, das Konzentrationsprofil ■ der insbesondere durch Ionenimplantation eingebrachten dotierenden Verunreinigungen in weiten Grenzen je nach dem ins Auge gefaßten Verwendungszweck der herzustellenden integrierten Schaltungen zu variieren. Weitere Vorteile des erfindungsgemäßen Verfahrens sind im Beschreibungsteil , aufgeführt. Es sei lediglich noch darauf hingewiesen, daß bei der Herstellung von inversen Transistoren das erflndungsgeirjäße Verfahren die Mittel anbietet, um die Dicke der schwach dotierten Emitterbereiche zwischen dem niederohmigen Strompfad des inversen Emitters und dem Basis-Emitter-P/N-Übergang zu ■ reduzieren. Dadurch wird die unerwünschte Ladungsspeicherung . in diesem Bereich vermindert. .
;Weitere vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens ergeben sich aus den Unteransprüchen. j
Die Erfindung wird anhand von durch Zeichnungen erläuterten j Äusführungsbeispielen beschrieben. j
977 O17
8 0 9 8 4 0/0883
Es zeigen:
Fign. 1A bis IE zur Illustration der Verfahrensschritte,.
; welche bei der Bildung eines vertikalen
Bipolartransistors gemäß der Erfindung angewandt werden, in schematischer Darstellung Querschnittsansichten eines Ausschnitts einer integrierten Schaltung und
Fig. 2 eine vergrößerte Querschnittsansicht eines
vertikalen Bipolartransistorsr welcher in der Fig. IE gezeigt ist und gemäß dem erfindungsgemäßen Verfahren hergestellt
■ worden ist, und außerdem ein Diagramm,
aus welchem die Konzentrationen der Ver~
ι unreinigungen in den in der Querschnitts
zeichnung gezeigten Bereichen, nämlich dem ersten Bereich vom N-Typ, dem dazwischenliegenden Bereich vom T-Typ und
1 dem zweiten Bereich vom N-Typ, sichtbar
gemacht sind, indem die Verteilung, d.h. die KonzentrationsSchwankungen der Ver-
\ unreinigungen in Abhängigkeit von der Ein-
! dringtiefe aufgetragen worden sind.
\Wie in der Fig. 1A gezeigt ist, wurden in einem Siliciumisubstrat, welches vom P-Typ ist und einen spezifischen Wider- !stand in der Größenordnung von 10 Ohm · cm hat, eingelegte 'Bereiche 11 aus Siliciumdioxid erzeugt. Die eingelegten Siliciumdioxidbereiche 11 erstrecken sich etwa 5 pm in das Substrat 10 hinein. Die eingelegten Siliciumdioxidbereiche können mittels irgendeines bekannten Verfahrens zur Herstellung von in einem Siliciumsubstrat eingebetteten SiIiciumdioxidbereichen erzeugt werden. Bevorzugt werden sie mittels Verfahren gebildet, welche die Oxydation des SiIiciums des Substrats zu Siliciumdioxid einschließen. Da es
FI 977 0ί7
809840/Q883
wünschenswert ist, daß die Seitenwände der eingelegten SiIiciumdioxidbereiche 11 so vertikal wie möglich sind, werden ι diese Bereiche am vorteilhaftesten mit einem Verfahren ; erzeugt, bei welchem solche vertikalen Seitenwände erhalten
werden. Bei einer solchen Methode werden diejenigen Bereiche
des Siliciumsubstrats, welche in die Siliciumdioxidbereiche
11 umgewandelt werden sollen, zunächst porös gemacht und
dann selektiv zu Siliciumdioxid oxydiert. Solche Verfahren
sind in den US-Patenten 3 640 806 und 3 919 060 beschrieben.
Bei den in diesen Patenten beschriebenen Verfahren wird das
Siliciumsubstrat, dort wo es in die Bereiche 11 umgewandelt
werden soll, zunächst durch die Einführung einer Verunreinigung, wie z.B. Bor so hochdotiert, daß ein P -Gebiet mit einer
20 3 Oberflächenkonzentration (CQ) von ungefähr 2-10 Atomen/cm
entsteht und anschließend wird, wie es in diesen Patenten be- \ schrieben ist, das Substrat anodisch geätzt, wodurch die P Bereiche selektiv in poröses Silicium umgewandelt werden. Dann wird das poröse Silicium unter Bedingungen, unter denen das
poröse Silicium selektiv oxydiert wird, in Siliciumdioxid j
umgewandeIt. ,
Natürlich kann auch alternativ jede bekannte Methode zur BiI- i dung von eingelegtem Siliciumdioxid angewandt werden, bei- ! spielsweise diejenige, welche im US-Patent 3 858 231 beschrieben ist und bei welcher Vertiefungen in das Substrat j geätzt werden und anschließend zur Bildung von Siliciumdioxid i in diesen Vertiefungen thermisch oxydiert wird. Wenn möglichst ;
vertikale Wände erwünscht sind, ist es auch möglich, wenn die I
eingelegten Bereiche gemäß dem letztgenannten Patent mittels i
Ätzens und thermischen Oxydierens erzeugt werden sollen, die ;
Vertiefungen in dem Silicium mittels der Technik des Ätzens :
vertikaler Wände zu erzeugen, welche in dem Artikel mit dem ί Titel "The Etching of Deep Vertical-Walled Patterns in Silicon"j,
RCA Review, Juni 1970, Seiten 271 bis 275 von A.I. Stoller, (
beschrieben ist. Der eingelegte Siliciumdioxidbereich kann I
auch mittels einer Kombination von reaktivem Ionenätzen, bei !
FI 977 017 - ■■"'
809840/0883
welchem Kathodenzerstäubungs-ätztechniken zur Bildung relativ ; schmaler tiefer Rinnen im Silicium angewandt werden, und einer anschließenden Ablagerung von Siliciumdioxid in den Rinnen ge- : bildet werden. :
Dann wird, wie die Fig. 1B zeigt, die Oberfläche des Substrats einer ganzflächigen Implantation von Phosphor-Ionen unterworfen. Die dabei angewandte Energie liegt bei 2,5 MeV und
15-2
die lonendosis bei 3-10 cm . Die Ionenimplantation wird unter Benutzung üblicher Mittel zur Durchführung von Ionenimplantationen bei hohen Energien, welche ein MeV überschreiten, durchgeführt. Solche Mittel sind beispielsweise in dem Artikel "Experimental Evaluation of High Energy lon Implantation Gradients for Possible Fabrication of a ; Transistor Pedestal Collector"/ IBM Journal of Research ■ •and Development, Band 15, Nr. 6, November 1971, von J.F. ; ι Ziegler u.a. beschrieben.
!Solche Hochenergie-Ionenimplantationen können unter Anwendung 'von bekannten Vorrichtungen für die Ionenimplantation, wie j sie beispielsweise in dem US-Patent 3 756 862 beschrieben sind, vorgenommen werden. Allerdings ist zu berücksichtigen, ι daß, wie Ziegler u.a. in ihrem Artikel ausgeführt haben, der [verwendete Beschleuniger in der Lage sein muß, einen Hochener- !giestrahl bereitzustellen und daß die Beschleunigung vor der in der üblichen Weise durchgeführten Massenanalyse durchigeführt werden muß. Dieser Ionenimplantationsschritt erzeugt 'einen Bereich 12 vom N-Typ, welcher durch die eingelegten
jSiliciumdioxidbereiche 11 definiert und eingerahmt wird. Die Siliciumdioxidbereiche 11 isolieren zusammen mit dem P/N-übergang 13 den Bereich 12 elektrisch. Wenn die Ionenimplantation unter den oben angegebenen Bedingungen durchgeführt jwird, wird der Bereich 12 ein Verunreinigungsverteilungsjprofil aufweisen, wie es aus dem Diagramm aus Fig. 2 hervorgeht. Der Bereich 12, welcher in einem vertikalen bipola-
Transi sf.nr als Kollektor dienen wird, hat einen hoch-
977 017
809840/0883
dotierten vergrabenen Bereich 14 vom N -Typ, welcher etwa 2 |na unter der Oberfläche liegt und welcher, wie sich aus der Fig. 2 ergibt, eine Spitzenkonzentration von Mindestens
18 3
IO Atomen/cm und bevorzugt - wie auch in dem vorliegenden
2O 3
Beispiel - von 10 Atomen/cm hat. Zusätzlich ist es um die Möglichkeit der Inversion an der Oberfläche des Kollektorbereichs 12 auf ein Minimum zu reduzieren, wünschenswert, daß das Verunreinigungsverteilungsprofil in dem Bereich 12 von der Art ist, daß die Verunreinigung vom N-Typ eine Oberflächenkonzentration (C-.) von - wie die Fig. 2 zeigt - mindestens
15 3
1O Atomen/cm hat. Die Verteilung der bei hoher Energie implantierten Verunreinigungen besteht aus einer Haupterhebung vom Gaußschen Typ und einem exponentiellen Schwanz, welcher sich zu der Oberfläche des Plättchens hin erstreckt. Das Konzentrationsniveau. dieses exponentiellen Schwanzes hängt ab von der Dosis und von der Energie bei der Implantation der Verunreinigung vom N-Tvp. Wenn die Ionenimplantation bei der oben angegebenen Energie und mit der oben angegebenen Dosis durchgeführt wird, wird das Verunreinigungs-Verteilungsprofil des Bereichs 12 bei der Annäherung an die Oberfläche einen "Schwanzbereich1* 15 haben, welcher
15 3 ein C0 von mindestens 10 Atomen/cm sicherstellt. In diesem "Schwanzbereich1* des Verunreinigungsverteilungs- j prof ils fällt die Vertmreinigungskonzentration mit der Annäherung an die Oberfläche fortschreitend ab.
Wenn bei der hier (äurcixgefülirten Implantation die übliche j Quelle filir das Phosphorionr nämlich Phosphin verwendet wird, j kann· eine Modifikation der "exponentieilen Schwanz11-Bereiche durch eine Anpassung dler Phosphin-Ionenquelle erreicht werden Erhöhen der Konzentration der einfach geladenen Tetra-
31 ■§■
meren C Έ·}. iß-3er Ionenquelle werden Phosphoriomen (d.h. die Tetrameren); mit. Energien.ff welche gleich sind einem Viertel der Besehleunigiangsenergiep ebenso wie auch Ionen (ä.it.: 3P+) mit Energien», welche gleich sind der vollen Beschleunigung senergie* in das SilieiiimplättcEiea implantiert. Die FI S77 QT?
808040/0883
Phosphorionen mit der niedrigeren Energie erzeugen eine Schulter, welche den "Schwanz™ 15 (Fig. 2) auf der der Oberfläche zugewandten Seite der Haupterhebung 29 vom Gaußschen Typ anhebt. Dies erhöht die Konzentration (CQ)
der Phosphorverunreinigung an der Oberfläche. Natürlich
31 +
wird die Bildung dieser Tetrameren ( P)- mit der niedrigeren Energie nur erfolgen, wenn die Massenanalyse so durchgeführt wird, daß die P -Ionen passieren können und
32 + die anderen Ionen, wie z.B. (PH) entfernt werden. Wenn dies erwünscht ist, kann die Schulter in dem Schwanz 15 auch eliminiert werden, indem der analysierende Magnet der Ionenimplantationsvorrichtung so eingestellt wird, daß ein
32 + Strahl der Phosphorionenart (PH) , welche aus der Phosphinquelle erhalten werden kann, erzeugt wird, wodurch die
P -Ionen und infolgedessen auch die daraus gebildeten
Tetrameren mit der niedrigeren Energie entfernt werden.
31 + In jedem Fall kann gesagt werden, daß, wenn das P -Ion benutzt wird, die Höhe der Schulter im "Schwanz" 15 bzw. die Oberflächenkonzentration C_ gesteuert werden kann, indem die Quelle in der Weise gesteuert wird, daß die Tendenz zur Bildung der Tetrameren variiert wird, d.h., daß ein erhöhter Druck auf die Quelle die Bildung der Tetrameren begünstigt.
Es sei angemerkt, daß das dem Bereich 12 vom N-Typ zugeordnete und in der Fig. 2 gezeigte Profil die Verteilung der iVtertinreinigungen nach einer in bekannter Weise durchgeführten ,Temperbehandlung, welche bei einer Temperatur in der Größenordnung von 1OQO 0C erfolgt und 60 Minuten lang dauert, wiederjgibt. Diese Temperbehandlung wird durchgeführt, nachdem der letzte Bereich, nämlich der Emitter, gebildet worden ist.
Der Kollektorbereich 12 kann gebildet werden, indem der Ionenistrahl direkt auf das Substratmaterial oder auch, wie es die ; 'Fig. IB zeigt, auf eine dünne Schicht aus isolierendem Material!, z.B. eine 1000 £. dicke Siliciumdioxidschicht, welche axif |
FI 977 OI7
$09840/0883
dem Substrat aufgebracht ist, gerichtet wird. Diese Schicht kann mittels irgendeiner bekannten Technik, wie z.B. des Aufbringens mittels Kathodenzerstäubung, mittels chemischen Niederschiagens aus der Gasphase oder, was im allgemeinen bevorzugt wird, durch thermische Oxydation, erzeugt werden. Zwar sind in dem vorliegenden Beispiel die Bedingungen so gewählt worden, daß Bereiche vom N-Typ erzeugt werden, welche Verunreinigungsverteilungsprofile mit einem Maximalwert der Konzentration bei etwa 2 pm unter der Oberfläche aufweisen. Es ist aber mit dem erfindungsgemäßen Verfahren auch möglich, implantierte Bereiche herzustellen, in welchen die Verteilungsprofile variieren und man kann in vorteilhafter Weise auch Bereiche produzieren, in denen die Konzentrationsverteilung der Verunreinigungen ein Maximum bei einem Abstand von der Oberfläche von > 1 pi hat.
Beispielsweise erhält man bei Anwendung einer konventionellen Phosphorquelle mit einer Dosis in der Größenordnung von
15 —2
10 Ionen · cm bei einer Energie von 1 MeV und einer Temperbehandlung bei 1000 0C, welche 30 Minuten dauert, ein Verunreinigungsverteilungsprofil mit einer maximalen Kon-
19 3
zentration von 10 Atomen/cm in einer Entfernung von der Oberfläche von ungefähr 1 um. Wird eine Ionenenergie von 3 MeV angewandt, so erhält man unter sonst gleichen Bedingungen wie im obigen Beispiel ein Verteilungsprofil mit einem Maximum in einer Entfernung von 2,4 um von der Oberfläche. In beiden Fällen kann die Ionenimplantation durch eine dünne (1000 £) Siliciumdioxidschicht hindurch erfolgen, welche dadurch erzeugt werden kann, daß die Substratoberfläche der bekannten thermischen Oxydation vor dem Implantationsschritt unterworfen wird.
Nach der Bildung des Kollektorbereichs 12 kann der vertikale bipolare integrierte Schaltkreis vollendet werden, indem die Basis, der Emitter, Standardwiderstände und Kontaktbereiche unter Anwendung bekannter Herstellungsverfahren für integrier-
FI 977 017 "
8Ü9840/0883
28127A0
te Schaltkreise vollendet werden. Solche Verfahren sind in dem US-Patent 3 539 876 beschrieben. Zusätzlich können übliche Isolierschichten, metallische Kontakte und Metallisierungsmuster für die Zwischenverbindungen zwischen den Schaltungselementen gemäß bekannten Verfahren, wie sie beispielsweise in dem US-Patent 3 539 876 beschrieben sind, hergestellt werden. Als Alternative zu den Diffusionstechniken, deren Anwendung in den US-Patent 3 539 876 für die Herstellung von Emitter-, Basis- und Widerstandsbereichen beschrieben ist, können auch übliche lonenimplantatxonstechniken für die Herstellung dieser Bereiche angewandt werden, üblicherweise handelt es sich dabei nicht um die oben beschriebenen Hochenergie-Verfahren sondern eher um Ionenimplantationen, bei denen bei ziemlich niedrigen oder mittleren Energien gearbeitet wird, und welche durchgeführt werden können unter Verwendung der bekannten Vorrichtungen, wie sie z.B. im US-Patent 3 756 862 beschrieben sind. Im folgenden wird zur Erläuterung der Erfindung anhand der Fign. 1C bis 1E ein Verfahren beschrieben, bei dem die Emitter- und Basisbereiche mittels lonenimplantatxonstechniken erzeugt werden. In der Fig. 1C ist eine Struktur gezeigt, auf der eine Schicht 16 auf Siliciumdioxid aufgebracht ist. Darauf wird eine Ionen-,implantationsblockierungsmaske 17 gebildet. Diese Maske kann, wie es üblich ist, eine Blockierungsmaske aus Photolack sein, Welche gemäß der im US-Patent 3 920 483 beschriebenen Methode !hergestellt worden ist. Es ist günstig, wenn die Photolack- >naske eine Dicke in der Größenordnung von 1,5 pn hat. Die !Photolackmaske 17 definiert eine Begrenzungskante des Basisibereichs, welcher durch Ionenimplantation hergestellt werden isoll, während die andere Begrenzungskante an einen eingelegten Siliciumdioxidbereich 11 anstößt und damit definiert wird. Der Bereich 18 vom P-Typ, welcher als Basisbereich dienen soll, wird unter Verwendung der bekannten, in der oben erwähnten US-Patentschrift 3 756 862 beschriebenen Vorrichtung durch Im-Iplantation von Borionen erzeugt. Die Ionenimplantation findet
FI 977 0Ϊ7
8Ü9840/0883
bei Raumtemperatur, bevorzugt in zwei Schritten, statt:
14 Im ersten Schritt wird mit einer Dosis von 1 χ 10 Ionen/cm bei einer Energie von 50 KeV und im zweiten Schritt mit
13 2
einer Dosis von 3 χ 10 Ionen/cm bei einer Energie von 150 KeV gearbeitet. Der Bereich 18 vom P-Typ hat nach der abschließenden, im Anschluß an die Emittererzeugung durchgeführte Temperbehandlung ein Verunreinigungskonzentrationsprofil, wie es in dem Diagramm in der Fig. 2 gezeigt ist.
Anschließend werden, wie es die Fig. 1D zeigt, unter Anwendung bekannter photolithographischer Ätztechniken die Emitter-, Basis- und Kollektor-Kontaktöffnungen 19, 20 und 21 in der Siliciumdioxidschicht 16 erzeugt. Dann wird die Basiskontaktöffnung 20 mit einer Schicht aus einem die Ionenimplantation blockierenden Material, wie z.B. mit der Photolackschicht 22, maskiert. Die Lackschicht 22 kann in der oben beschriebenen Weise erzeugt werden. Dann wird eine sehr niederenergetische Ionenimplantation bei einer Energie von 40 KeV und mit einer Dosis von 1 χ 10 Arsenionen/cm durchgeführt, um den Emitterbereich 23 und den KoIlektorkontaktbereich 24 zu erzeugen. Der Kollektorkontaktbereich kann aber nicht nur, wie eben beschrieben worden ist, erzeugt werden, sondern es ist auch möglich, wenn dies wünschenswert ist, den Kollektorkontaktbereich 23 als einen vollständigen, konventionellen "Durchreich" (reach-through")-Bereich zu dem niederohmigen vergrabenen Kollektorbereich 14 auszubilden. Dies kann dadurch erfolgen, daß eine vorhergehende Implantation in den Kontaktbereich 14 hinein vor der Vornahme der Arsenimplantation durchgeführt wird. Diese vorhergehende Implantation kann in bekannter Weise entweder vor oder nach der Bildung des Basisbereichs 18 ausgeführt vom N-Typ, wie z.B. mit Phosphor durchgeführt, welches eine größere Diffusionskonstante als Arsen hat. Beispielsweise kann zur Durchführung dieser vorhergehenden Implantation bei einer Energie von 150 KeV mit einer Dosis von
FI 977 017
H0a8ÄÜ/Ü883
15 2
5-10 Phosphorionen/cm gearbeitet werden. Die Energie ist nicht ausreichend, um die Siliciumdioxidschicht 16 zu durchdringen. Die Photolackschicht 22 wird entfernt und die Struktur einer Wärmebehandlung unterworfen, welche bei 1000° C durchgeführt wird und etwa 60 Minuten dauert. Anschließend weist der Emitterbereich 23 ein Verunreinigungsverteilungsprofil auf, wie es die Fig. 2 zeigt.
Schließlich werden unter Anwendung von in der Halbleiterfertigung üblicher Techniken, wie sie beispielsweise im US-Patent 3 539 876 beschrieben sind, der Metallemitterkontakt 25, der Basiskontakt 26 und der Kollektorkontakt 27 erzeugt. Diese Kontakte sind mit dem Emitter-, dem Basis- bzw. dem Kollektorbereich verbunden. Die Kontakte 25, 26 und 27 sind mit einem (nicht gezeigten) auf der Schicht 16 gebildeten Metallisierungsmuster verbunden, bzw. sind ein Teil von ihm. Das Metallisierungsmuster verbindet die Bauteile der integrierten Schaltung untereinander. Die am Schluß vorliegende Struktur ist in der Fig. 1E und vergrößert in der Fig. 2 gezeigt. Das oben beschriebene spezielle Beispiel bezieht sich auf einen vertikalen Transistor vom NPN-Typ. Es ist aber klar, daß in der beschriebenen Weise auch PNP-Transistoren und komplementäre bipolare Transistoren hergestellt werden können. In solchen PNP-Transistoren wird der Bereich, mit vergrabenen Zone hoher Konzentration mittels einer Verunreinigung vom P-Typ, wie z.B. Bor, erzeugt. Wird zur Erzeugung der vergrabenen Zone hoher Konzentration eine Verunreinigung, wie z.B. Bor, benutzt, welche eine größere Diffusionsgeschwindigkeit als Phosphor hat, können niedrigere Implantationsenergien (in der Größenordnung von 500 KeV) angewandt werden, um den vergrabenen Bereich zu erzeugen, dessen maximale Konzentration mindestens 1 /um unter der Oberfläche liegt. Zusätzlich kann das erfindungsgemäße Verfahren dazu benutzt werden, um inverse Transistoren, in welchen die untersten Bereiche, wie z.B. der Bereich 12, als Emitterbereiche
FI 977 017
ÖÜ9840/0883
und die obersten Bereiche, wie z.B. der Bereich 23, als
Kollektorbereiche dienen, herzustellen. Beim Betrieb der
gemäß dem erfindungsgemäßen Verfahren hergestellten Transistoren, entweder in der üblichen oder in der inversen Art, werden dann geeignete Spannungsniveaus an die Kontaktbereiche 25, 26 und 27 gelegt, damit der Transistor in der festgelegten Weise betrieben werden kann.
FI 977 017
809840/0883

Claims (15)

  1. - V-
    PATENTANSPRÜCHE
    Verfahren zum Herstellen einer vertikalen, bipolaren integrierten Schaltung r bei dem Ionen zur Bildung von ersten Bereichen des einen Leitfähigkeitstyps in einem Halbleitersubstrat des anderen, entgegengesetzten Leitfähigkeitstyps implantiert werden, bei dem von der Oberfläche aus in die Bereiche des einen Leitfähigkeitstyps sich hineinerstreckende Bereiche des anderen, entgegengesetzten Leitfähigkeitstyps und von der Oberfläche aus in die Bereiche des anderen entgegengesetzten Leitfähigkeitstyps und unter Umständen in die ersten Bereiche des einen Leitfähigkeitstyps sich hineinerstreckende zweite Bereiche des einen Leitfähigkeitstyps erzeugt werden und schließlich die notwendigen Kontakte gebildet werden, dadurch gekennzeichnet, daß in das Halbleitersubstrat (10) eingelegte, mindestens einen Substratbereich lateral einschließende Oxidbereiche (11) festgelegter Tiefe hergestellt und anschließend die die eine Leitfähigkeit erzeugenden Ionen in der Weise implantiert werden, daß die gebildeten ersten Bereiche (12) lateral noch vollständig von den eingelegten Oxidbereichen (11) umgeben sind und die Konzentration der implantierten Ionen in einer festgelegten Tiefe ein Maximum hat.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Konzentrationsmaximum in einer Tiefe von >_ 1ym unterhalb der Halbleiteroberfläche erzeugt wird.
  3. 3. Verfahren nach den Ansprüchen 1 oder 2„ dadurch gekennzeichnet, daß bei der Implantation ein Konzentrationsprofil erzeugt wird» welches ausgehend von dem Maximum in Richtung der Halbleiteroberfläche flacher als in Richtung des P/N-übergangs an der Grenzfläche zwischen den durch Ionenimplantation erzeugten ersten Bereichen (12) und dem Halbleitersubstrat (10) abfällt.
    FI 977 017
    809840/0883 ΙΛ1
    ORIGINAL
  4. 4. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß im Maximum des Implantationsprofils eine Konzentration des Dotierungsstoffes von
    18 3
    > 5 χ 10 Atomen/cm aufgebaut wird.
  5. 5. Verfahren nach einem oder mehreren der Ansprüche 1 bis
    4, dadurch gekennzeichnet/ daß unter Zugrundelegung eines Halbleitersubstrats mit einem spezifischen Widerstand von ungefähr 10Ω· cm eine Oberflächenkonzentration Cn des Dotierungsstoffs in den ersten Be-
    15 3 reichen (12) von >_ 10 Atomen/cm erzeugt wird.
  6. 6. Verfahren nach einem oder mehreren der Ansprüche 1 bis
    5, dadurch gekennzeichnet, daß in den ersten Bereichen (12), dort, wo der P/N-übergang zwischen den ersten Bereichen 12 und den Bereichen des anderen, entgegengesetzten Leitfähigkeitstyps (18) gebildet werden soll, eine Konzentration des Dotierungsstoffs von weniger als
    17 3
    10 Atomen/cm erzeugt wird.
  7. 7. Verfahren nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß als der die eine Leitfähigkeit vermittelnde Dotierungsstoff Phosphor verwendet wird.
  8. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß als Phosphorquelle Phosphin verwendet wird und die Oberflächenkonzentration der Phosphoratome durch die
    31 +
    Steuerung der Konzentration der ( P)^-lonen im Ionenstrahl gesteuert wird.
  9. 9. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß als der die eine Leitfähigkeit vermittelnde Dotierungsstoff Bor verwendet wird.
  10. 10. Verfahren nach einem oder mehreren der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß mit Ionenenergien von >^ 1 MeV gearbeitet wird.
    FI 977 017
    80984Q/0883
  11. 11. Verfahren nach einem oder mehreren der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Bereiche (18) der anderen, entgegengesetzten Leitfähigkeit und die zweiten Bereiche (23, 24) der einen Leitfähigkeit mittels Ionenimplantation erzeugt werden.
  12. 12. Verfahren nach einem oder mehreren der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß zur Herstellung der eingelegten Oxidbereiche (11) zunächst Bereiche des aus Silicium bestehenden Halbleitersubstrats in poröses Silicium umgewandelt werden und dann das poröse Silicium zu Siliciumdioxid oxydiert wird.
  13. 13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß in den in poröses Silicium umzuwandelnden Bereichen des Siliciumsubstrats zunächst die Konzentration des die Leitfähigkeit vom anderen, entgegengesetzten Typ vermittelnden DotierungsStoffs erhöht wird und dann das poröse Silicium durch anodisches Ätzen in diesen Bereichen hergestellt wird.
  14. 14. Verfahren nach einem oder mehreren der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die hergestellten Bereiche so kontaktiert werden, daß die ersten Bereiche (12) der einen Leitfähigkeit als Kollektorbereiche, die Bereiche (18) der anderen, entgegengesetzten Leitfähigkeit als Basisbereiche und die zweiten Bereiche (23) der einen Leitfähigkeit innerhalb der Bereiche (18) als Emitterbereiche von bipolaren Standard-Transistoren wirken können.
  15. 15. Verfahren nach einem oder mehreren der Ansprüche 1 bis
    13, dadurch gekennzeichnet, daß die hergestellten Bereiche so kontaktiert werden, daß die ersten Bereiche (12) der einen Leitfähigkeit als Emitterbereiche, die Bereiche (18) mit der anderen, entgegengesetzten Leitfähigkeit Fi 977 017
    809840/0883
    als Basisbereiche und die zweiten Bereiche (23) der einen Leitfähigkeit innerhalb der Bereiche (18) als Kollektorbereiche von inversen bipolaren Transistoren wirken können.
    · i
    :
    FI 977 017
    809840/0883
DE19782812740 1977-03-31 1978-03-23 Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung Withdrawn DE2812740A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/783,245 US4111720A (en) 1977-03-31 1977-03-31 Method for forming a non-epitaxial bipolar integrated circuit

Publications (1)

Publication Number Publication Date
DE2812740A1 true DE2812740A1 (de) 1978-10-05

Family

ID=25128629

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782812740 Withdrawn DE2812740A1 (de) 1977-03-31 1978-03-23 Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung

Country Status (5)

Country Link
US (1) US4111720A (de)
JP (1) JPS5919473B2 (de)
DE (1) DE2812740A1 (de)
FR (1) FR2386137A1 (de)
GB (1) GB1548128A (de)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7709363A (nl) * 1977-08-25 1979-02-27 Philips Nv Werkwijze ter vervaardiging van een halfgeleider- inrichting en halfgeleiderinrichting vervaardigd onder toepassing van een dergelijke werkwijze.
US4316319A (en) * 1977-10-25 1982-02-23 International Business Machines Corporation Method for making a high sheet resistance structure for high density integrated circuits
US4190466A (en) * 1977-12-22 1980-02-26 International Business Machines Corporation Method for making a bipolar transistor structure utilizing self-passivating diffusion sources
US4140558A (en) * 1978-03-02 1979-02-20 Bell Telephone Laboratories, Incorporated Isolation of integrated circuits utilizing selective etching and diffusion
US4278475A (en) * 1979-01-04 1981-07-14 Westinghouse Electric Corp. Forming of contoured irradiated regions in materials such as semiconductor bodies by nuclear radiation
US4412376A (en) * 1979-03-30 1983-11-01 Ibm Corporation Fabrication method for vertical PNP structure with Schottky barrier diode emitter utilizing ion implantation
US4278476A (en) * 1979-12-05 1981-07-14 Westinghouse Electric Corp. Method of making ion implanted reverse-conducting thyristor
US4369072A (en) * 1981-01-22 1983-01-18 International Business Machines Corp. Method for forming IGFET devices having improved drain voltage characteristics
US4374011A (en) * 1981-05-08 1983-02-15 Fairchild Camera & Instrument Corp. Process for fabricating non-encroaching planar insulating regions in integrated circuit structures
US4379727A (en) * 1981-07-08 1983-04-12 International Business Machines Corporation Method of laser annealing of subsurface ion implanted regions
DE3174397D1 (en) * 1981-08-08 1986-05-22 Itt Ind Gmbh Deutsche Method of producing a monolithic integrated solid-state circuit with at a least one bipolar planar transistor
US4472873A (en) * 1981-10-22 1984-09-25 Fairchild Camera And Instrument Corporation Method for forming submicron bipolar transistors without epitaxial growth and the resulting structure
JPS58154265A (ja) * 1982-03-10 1983-09-13 Fujitsu Ltd 半導体装置の製造方法
US4694566A (en) * 1982-04-12 1987-09-22 Signetics Corporation Method for manufacturing programmable read-only memory containing cells formed with opposing diodes
US4567644A (en) * 1982-12-20 1986-02-04 Signetics Corporation Method of making triple diffused ISL structure
US4566176A (en) * 1984-05-23 1986-01-28 U.S. Philips Corporation Method of manufacturing transistors
JPH0793282B2 (ja) * 1985-04-15 1995-10-09 株式会社日立製作所 半導体装置の製造方法
JPH0525981Y2 (de) * 1985-04-18 1993-06-30
US4902633A (en) * 1988-05-09 1990-02-20 Motorola, Inc. Process for making a bipolar integrated circuit
US5034337A (en) * 1989-02-10 1991-07-23 Texas Instruments Incorporated Method of making an integrated circuit that combines multi-epitaxial power transistors with logic/analog devices
US5061652A (en) * 1990-01-23 1991-10-29 International Business Machines Corporation Method of manufacturing a semiconductor device structure employing a multi-level epitaxial structure
US4997775A (en) * 1990-02-26 1991-03-05 Cook Robert K Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor
US6822563B2 (en) 1997-09-22 2004-11-23 Donnelly Corporation Vehicle imaging system with accessory control
US5670935A (en) 1993-02-26 1997-09-23 Donnelly Corporation Rearview vision system for vehicle including panoramic view
US7339149B1 (en) 1993-02-26 2008-03-04 Donnelly Corporation Vehicle headlight control using imaging sensor
US5877897A (en) 1993-02-26 1999-03-02 Donnelly Corporation Automatic rearview mirror, vehicle lighting control and vehicle interior monitoring system using a photosensor array
US5648666A (en) * 1994-04-13 1997-07-15 Trw Inc. Double-epitaxy heterojunction bipolar transistors for high speed performance
DE19701189B4 (de) * 1996-01-18 2005-06-30 International Rectifier Corp., El Segundo Halbleiterbauteil
US7655894B2 (en) 1996-03-25 2010-02-02 Donnelly Corporation Vehicular image sensing system
US6232166B1 (en) * 1998-11-06 2001-05-15 Advanced Micro Devices, Inc. CMOS processing employing zero degree halo implant for P-channel transistor
US6096604A (en) * 1999-08-04 2000-08-01 Chartered Semiconductor Manufacturing Ltd Production of reversed flash memory device
US7526103B2 (en) 2004-04-15 2009-04-28 Donnelly Corporation Imaging system for vehicle
US7881496B2 (en) 2004-09-30 2011-02-01 Donnelly Corporation Vision system for vehicle
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
US7972045B2 (en) 2006-08-11 2011-07-05 Donnelly Corporation Automatic headlamp control system
WO2008127752A2 (en) 2007-01-25 2008-10-23 Magna Electronics Radar sensing system for vehicle
US7914187B2 (en) 2007-07-12 2011-03-29 Magna Electronics Inc. Automatic lighting system with adaptive alignment function
US8017898B2 (en) 2007-08-17 2011-09-13 Magna Electronics Inc. Vehicular imaging system in an automatic headlamp control system
WO2009036176A1 (en) 2007-09-11 2009-03-19 Magna Electronics Imaging system for vehicle
WO2009046268A1 (en) 2007-10-04 2009-04-09 Magna Electronics Combined rgb and ir imaging sensor
JP2009272453A (ja) * 2008-05-08 2009-11-19 Sanyo Electric Co Ltd トランジスタ、半導体装置及びその製造方法
US20100020170A1 (en) 2008-07-24 2010-01-28 Higgins-Luthman Michael J Vehicle Imaging System
EP2401176B1 (de) 2009-02-27 2019-05-08 Magna Electronics Fahrzeugalarmsystem
US8874317B2 (en) 2009-07-27 2014-10-28 Magna Electronics Inc. Parking assist system
US8890955B2 (en) 2010-02-10 2014-11-18 Magna Mirrors Of America, Inc. Adaptable wireless vehicle vision system based on wireless communication error
US9117123B2 (en) 2010-07-05 2015-08-25 Magna Electronics Inc. Vehicular rear view camera display system with lifecheck function
JP5621621B2 (ja) * 2011-01-24 2014-11-12 三菱電機株式会社 半導体装置と半導体装置の製造方法
US10875403B2 (en) 2015-10-27 2020-12-29 Magna Electronics Inc. Vehicle vision system with enhanced night vision
US10132971B2 (en) 2016-03-04 2018-11-20 Magna Electronics Inc. Vehicle camera with multiple spectral filters

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1938365A1 (de) * 1968-08-06 1970-02-12 Ibm Verfahren zum Herstellen integrierter Schaltungen
US3539876A (en) * 1967-05-23 1970-11-10 Ibm Monolithic integrated structure including fabrication thereof
DE2003952B2 (de) * 1969-01-29 1974-08-01 Nippon Telegraph And Telephone Public Corp., Tokio Verfahren zur Herstellung einer Halbleitervorrichtung mit mindestens einem unter Anwendung eines anodischen Prozesses erzeugten isolierenden Bereich
US3919060A (en) * 1974-06-14 1975-11-11 Ibm Method of fabricating semiconductor device embodying dielectric isolation
US3920483A (en) * 1974-11-25 1975-11-18 Ibm Method of ion implantation through a photoresist mask

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL302630A (de) * 1963-01-18 1900-01-01
US3585714A (en) * 1965-09-28 1971-06-22 Chou H Li Method for making solid-state devices
US3558366A (en) * 1968-09-17 1971-01-26 Bell Telephone Labor Inc Metal shielding for ion implanted semiconductor device
US3640806A (en) * 1970-01-05 1972-02-08 Nippon Telegraph & Telephone Semiconductor device and method of producing the same
JPS4951879A (de) * 1972-09-20 1974-05-20
FR2239768A1 (en) * 1973-07-31 1975-02-28 Lignes Telegraph Telephon Improved bipolar planar transistor structure - has a well defined collector region
FR2257998B1 (de) * 1974-01-10 1976-11-26 Commissariat Energie Atomique
US3904450A (en) * 1974-04-26 1975-09-09 Bell Telephone Labor Inc Method of fabricating injection logic integrated circuits using oxide isolation
DE2449768A1 (de) * 1974-10-19 1976-04-22 Itt Ind Gmbh Deutsche Verfahren zum herstellen einer monolithisch integrierten schaltung
US3961353A (en) * 1974-10-21 1976-06-01 International Business Machines Corporation High power semiconductor device
DE2507613C3 (de) * 1975-02-21 1979-07-05 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung eines invers betriebenen Transistors
US3972754A (en) * 1975-05-30 1976-08-03 Ibm Corporation Method for forming dielectric isolation in integrated circuits
DE2529598C3 (de) * 1975-07-02 1978-05-24 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung mit bipolaren Transistoren

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3539876A (en) * 1967-05-23 1970-11-10 Ibm Monolithic integrated structure including fabrication thereof
DE1938365A1 (de) * 1968-08-06 1970-02-12 Ibm Verfahren zum Herstellen integrierter Schaltungen
DE2003952B2 (de) * 1969-01-29 1974-08-01 Nippon Telegraph And Telephone Public Corp., Tokio Verfahren zur Herstellung einer Halbleitervorrichtung mit mindestens einem unter Anwendung eines anodischen Prozesses erzeugten isolierenden Bereich
US3919060A (en) * 1974-06-14 1975-11-11 Ibm Method of fabricating semiconductor device embodying dielectric isolation
US3920483A (en) * 1974-11-25 1975-11-18 Ibm Method of ion implantation through a photoresist mask

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Electronics: August 7, 1975, S. 101-106 *
IBM "Technicel Disclosure Bulletin", Bd. 14, No. 5, Okt. 1971, S. 1635-1636 *

Also Published As

Publication number Publication date
FR2386137A1 (fr) 1978-10-27
US4111720A (en) 1978-09-05
JPS53122387A (en) 1978-10-25
JPS5919473B2 (ja) 1984-05-07
FR2386137B1 (de) 1980-09-05
GB1548128A (en) 1979-07-04

Similar Documents

Publication Publication Date Title
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE2823967C2 (de)
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE1938365A1 (de) Verfahren zum Herstellen integrierter Schaltungen
DE2449688A1 (de) Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper sowie nach diesem verfahren hergestellter transistor
DE2542153A1 (de) Halbleiterbaustein und verfahren zur herstellung desselben
DE3939305C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE2124764A1 (de) Verfahren zur Herstellung einer Halb leiteranordnung
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben
DE3022122C2 (de)
DE2442926A1 (de) Herstellungsverfahren und integrierter schaltungsbaustein mit einem transistor fuer hohe betriebsspannungen
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE19844531B4 (de) Verfahren zur Herstellung von Transistoren
DE2627922A1 (de) Halbleiterbauteil
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren
DE3026779C2 (de)
DE2359406A1 (de) Verfahren zur herstellung integrierter schaltungen
DE3005384C2 (de) Verfahren zum Herstellen einer monolithischen integrierten Halbleiterschaltung
DE2627307C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE4309898A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee