DE2542153A1 - Halbleiterbaustein und verfahren zur herstellung desselben - Google Patents

Halbleiterbaustein und verfahren zur herstellung desselben

Info

Publication number
DE2542153A1
DE2542153A1 DE19752542153 DE2542153A DE2542153A1 DE 2542153 A1 DE2542153 A1 DE 2542153A1 DE 19752542153 DE19752542153 DE 19752542153 DE 2542153 A DE2542153 A DE 2542153A DE 2542153 A1 DE2542153 A1 DE 2542153A1
Authority
DE
Germany
Prior art keywords
zone
conductivity type
ion implantation
layer
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19752542153
Other languages
English (en)
Inventor
James L Dunkley
Victor K C Liang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE2542153A1 publication Critical patent/DE2542153A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821—Combination of lateral and vertical transistors only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/096—Lateral transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/098—Layer conversion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/918—Light emitting regenerative switching device, e.g. light emitting scr arrays, circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

Halbleiterbaustein und Verfahren zur Herstellung desselben
Für die vorliegende Anmeldung v/ird die Priorität aus der entsprechenden US-Anmeldung Serial-No. 508,159 vom 23« 9«, 1974-in Anspruch genommen,,
Die vorliegende -^findung betrifft einen Halbleiterbaustein und ein Verfahren zur Herstellung desselben.
Transistoren in Halbleiterbausteinen wurden bisher durch ein Verfahren hergestellt, das als "Kollektor-Diffusionsisolation" (CDI - collector diffused isolation) bekannt ist. Bei einer Bauform eines derartigen Bauelementes wird zunächst eine versenkte Schicht vom n+-Leitungstyp in ein Substrat vom p-Leitungstyp durch Diffusion eingebracht, wobei der spezifische Widerstand des Substrats etwa 1-10 Dem , und der spezifische Flächenwiderstand der versenkten Schicht vom n+-Leitungstyp bei einem Wert von etwa 20-Q/Quadrat liegt. Eine dünne epitaxiale Schicht vom p-Leitungstyp wird über dem Substrat vom p-Leitungstyp und der versenkten Schicht vom n+-Leitungstyp bis zu einer Dicke von 2-5 ,um mit einem spezifischen Widerstand von 0,5-5 Λ-Cm ausgebildet. Daran
6Q9815/118Ö
anschließend wird eine ring- oder rahmenförmige Isolationszone vom n+-Leitungstyp durch Diffusion in die dünne epitaxiale Schicht vom p-Leitungstyp und mit einer tief durch diese Schicht bis in die versenkte Schicht vom n+-Leitungstyp gehende Diffusion ausgebildet, dadurch verbleibt eine mittige epitaxiale Schichtzone vom p-Leitungstyp, die von einem Isolationsring vom n+-Leitungstyp umgeben ist.
Eine Basiszone vom p-Leitungstyp wird sodann durch Diffusion in die epitaxiale Schichtzone vom p-Leitungstyp innerhalb des Isolationsringes vom η -Leitungstyp, und, daran anschließend, eine Emitterzone vom n+-Leitungstyp durch Diffusion in der genannten Basiszone vom p-Leitungstyp ausgebildet» Gleichzeitig mit der Diffusion der Emitterzone vom n+-Leitungstyp wird eine Kollektor-Kontaktierungszone durch Diffusion in den Isolationsring vom η Leitungstyp hinein ausgebildet«, Dieser Isolationsring weist einen spezifischen Flächenwiderstand von 2-10 /l/Quadrat auf, der spezifische Flächenwiderstand der Basiszone beträgt 100-300 XL/Quadrat, und der spezifische Flächenwiderstand der Emitterzone beträgt 2-10 Xl /Quadrat.
Dieses Herstellungsverfahren unterscheidet sich von einem typischen Herstellungsverfahren dadurch, daß eine dünne epitaxiale Schicht vom p-Leitungstyp und über der versenkten Schicht vom n+-Leitungstyp anstelle der typischen epitaxialen Schichtzone vom n-Leitungstyp ausgebildet wird, und die Basiszone vom p-Leitungstyp und der Emitter vom n+-Leitungstyp werden in dieser epitaxialen Schicht vom p-Leitungstyp anstatt in einer epitaxialen Schichtzone vom n-Leitungs-
Θ0981 5/118
tvn ausgebildet. Der Kollektor für dieses Bauelement umfaßt die
und die IsoLationszone vom n-Leitungstyp
versenkte Schicht vom n+-Leitungstyp, zu welcher ein Oberflächenkontakt über die Kollektor-Kontaktierungsdiffusionszone vom n+-Leitungstyp hergestellt wird. Dies stellt einen Unterschied gegenüber dem normalen Fall dar, wo die Kollektorzone durch die epitaxiale Schichtzone vom n-Leitungstyp gebildet wird, die über dem Substrat ausgebildet ist.
Bei einer zweiten Bauform des Halbleiter-Bauelementes mit der Kollektor-Diffusionsisolation (CDI) wird das vorgenannte Herstellxmgsverfahren bis zu dem Punkt eingehalten, wo die Basiszone vom p-Leitungstyp durch Diffusion auszubilden ist, und bei diesem zweiten Herstellungsverfahren erfolgt kein Diffusionsvorgang zur Herstellung der Basis vom p-Leitungstyp, es wird vielmehr eine Diffusion der Emitterzone vom n+-Leitungstyp direkt in die epitaxiale Schichtzone vom p-Leitungstyp hinein ausgeführt. Die Kollektorzone vom n-Leitungstyp wird durch die versenkte Schicht
beide vom n+yLeitungstyp und den Isolationsring, der das Bauelement umgibt, gebildet.
Zwei wesentliche Nachteile bestehen bei derartigen, in einem Kollektor-Diffusionsisolationsverfahren hergestellten Bauelementen: ein Nachteil liegt in der niedrigen Durchbruchspannung von etwa 10 V zwischen Kollektor und Basis; ein weit schwerwiegenderer Nachteil bei derartigen Bauelementen liegt jedoch darin, daß keine seitlich angeordneten pnp-Transistoren in dieser npn-Struktur hergestellt werden können, weil die epitaxiale Schichtzone vom p-Leitungstyp einen Kurzschluß zwischen dem Kollektor und dem Emitter, beide von p-Leitungstyp, bilden und praktisch eine
BO 98 1 5/1189
ppp-Anordnung ergeben würde, die selbstverständlich ungeeignet ist«
Daher ist es Aufgabe der vorliegenden Erfindung, einen Halbleiterbaustein mit einem npn-Transistor der oben genannten Art zu schaffen, der eine erhöhte Durchbruchspannung zwischen Basis und Kollektor aufweist und gleichzeitig die zusätzliche Ausbildung von seitlich angeordneten pnp-Transistoren neben den erfindungsgernäßen npn-Transistoren gestattet„
Der zur Lösung der gestellten Aufgabe vorgeschlagene erfindungsgemäße Halbleiterbaustein mit einem npn-Transistor ist dadurch gekennzeichnet, daß er eine versenkte Schichtzone von einem ersten Leitungstyp umfaßt, die durch Diffusion in einem Substrat von einem zweiten Leitungstyp ausgebildet ist, daß ferner durch an sich bekannte Ionen-Implantation eine erste Zone vom genannten ersten Leitungstyp in rahmen- oder ringförmiger Anordnung ausgebildet ist und den Umfangsbereich der genannten versenkten Schichtzone überdeckt, daß eine epitaxiale Schicht vom genannten zweiten Leitungstyp über dem genannten Substrat, über der genannten versenkten Schichtzone und über der genannten ersten Ionen-Implantationszone ausgebildet ist, daß eine zweite Zone vom genannten ersten Leitungstyp ebenfalls durch eine an sich bekannte Ionen-Implantation in ring- oder rahraenförmiger Anordnung in der Oberfläche der genannten epitaxialen Schicht ausgebildet und gegenüber der genannten ersten Ionen-Implantationszone ausgerichtet ist, daß die beiden genannten Ionen-Implantationszonen durch die genannte epitaxiale Schicht hindurch diffundiert sind, bis beide Ionen-Implantationszonen ineinander übergegangen sind, und daß eine Basiszone vom genannten
609815/1189
zweiten Leitungstyp in der Oberfläche der genannten epitaxialen Schichtzone innerhalb der diffundierten ersten und zweiten Ionen-Implantationszonen ausgebildet ist, und eine Emitterzone vom genannten ersten Leitungstyp in die genannte Basiszone eindiffundiert ist β
Das zur Herstellung des erfindungsgemäßen Halbleiterbausteins vorgeschlagene Verfahren ist dadurch gekennzeichnet, daß eine versenkte Schichtzone von einem ersten Leitungstyp durch Diffusion in ein Substrat von einem zweiten Leitungstyp hinein ausgebildet wird, daß eine erste Ionen-Implantationszone vom genannten ersten Leitungstyp, in ring- oder rahmenförmiger Anordnung und über den Umfangsbereich der genannten versenkten Schichtzone reichend, ausgebildet wird, daß eine epitaxiale Schicht vom genannten zweiten Leitungstyp über dem genannten Substrat, über der genannten versenkten Schichtzone und über der genannten ersten Ionen-Implantationszone ausgebildet wird, daß eine zweite Ionen-ImplantatLonszone vom genannten ersten Leitungstyp in ring- oder rahmenförmiger Anordnung, in der Oberfläche der genannten epitaxialen Schicht und gegenüber der genannten ersten Ionen-Implantationszone ausgerichtet, ausgebildet wird, daß die erste und die zweite genannte Ionen-Implantationszone aufeinander zu diffundieren, durch die genannte epitaxiale Schicht hindurch, bis sie ineinander übergehen,,daß eine Basiszone vom genannten zweiten Leitungstyp in der Oberfläche der genannten epitaxialen Schicht innerhalb der diffundierten Ionen-Implantationszone ausgebildet wird, und daß eine Emitterzone vom genannten ersten Leitungstyp in der genannten Basiszone ausgebildet wird.
609815/1189
Nach der vorliegenden Erfindung wird somit ein npn-Transistor geschaffen, bei welchem gewisse Kenndaten der bekannten Bauform des Transistor-Bauelements mit Kollektor-Diffusionsisolation ähnlich sind. Der Isolationsring vom n-Leitungstyp wird bei dem erfindungsgemäßen Transistor mit der versenkten Schicht vom n+- Leitun^styp verbundene Dieser Isolationsring wird jedoch durch Implantation eines !Fremdstoffes vom η-Typ in zwei Zonen ausgebildet, dieser Implantation folgt sowohl eine nach oben, als auch eine nach unten gerichtete Diffusion aus den beiden getrennten Ionen-Implantationszonen heraus. Ein solches Verfahren läßt die Ausbildung einer epitaxialen Schicht von wesentlich größerer Dicke, beispielsweise 9-10 /um, zu und hat als Ergebnis die Erzeugung einer größeren Basis-Dicke, und damit eines erhöhten Durchbruch-Spannungswertes. Noch wichtiger ist jedoch, daß das erfindungsgemäße Herstellungsverfahren und das erfindungsgemäße Bauelement die Ausbildung eines seitlich angeordneten npn-Transistors auf demselben Substrat wie der erfindungsgemäße npn-Transistor gestattet, und somit beide Bauelemente gleichzeitig unter Einsatz der Ionenimplantation und der nach oben und nach unten gerichteten Diffusion zur Formung des genannten Isolationsringes in einem integrierten Schaltungsbaustein ausgebildet werden können.
Im folgenden wird die vorliegende Erfindung beispielsweise und anhand der beigefügten Zeichnungen ausführlich beschrieben» Es zeigen:
Fig, 1! eine ßchnittansicht einer vorbekannten Bauform eines npn-Transistors unter Einsatz des Verfahrens der Kollektor-Diffusionsisolation (CDI),
6
609815/1189
Fig„ 2: eine Schnittansicht einer weiteren vorbekannten Bauform eines Bauelementes, das dem npn-Transistor nach Fig. 1 ähnelt, bei welchem jedoch einer getrennter Diffusionsschritt für die Ausbildung einer Basis vom p-Leitungstyp beim Herstellungsverfahren ausgelassen worden ist,
Pig. 3-5: Schnittansichten in verschiedenen Stadien der Ausbildung eines erfindungsgemllßen npn-Transistors, bei welchem die versenkte Schicht vom η -Leitungstyp einen Teil der Kollektorzone bildet, hergestellt durch das erfindungsgeinäße Verfahren unter Einsatz der Ionenimplantation und der nach oben und nach unten gerichteten Diffusion der Isolationszonen,
Fig. 6: eine Draufsicht auf das Bauelement nach Fig. 5, die den Oberflächenbereich vor der Ausbildung der Oxid-Isolationsschicht und der Kontaktraetallisierung zeigt,
Fig. 7-9: Schnittansichten in verschiedenen Stadien der Ausbildung der erfindungsgemäßen Halbleiterstruktur mit gleichzeitiger Herstellung eines npn-Transistors und eines seitlich angeordneten pnp-Transistors auf demselben Substrat, und
Fig. 10: eine andere Ausführungsform der vorliegenden Erfindung mit einem Bauelement, bei welchem die Dicke der Basiszone eingeengt worden ist, urn einen verbesserten Frequenzgang zu erhaltene
- 7 -609815/1169
Wie in Pig. 1 gezeigt, wird der vorbekannte Transistor unter Einsatz des Verfahrens der Kollektor-Diffusionsisolation (GDl) dadurch hergestellt, daß zunächst eine versenkte Schicht 11 vom n+-Leitungstyp in eine, normalen Halbleitersubstratzone 12 vom p-Leitungstyp eindiffundiert. Der spezifische Widerstand der Substratliegt bei etwa 1-10 Ohracm, und die versenkte Schicht 11 vom n+- Leitungstyp hat einen spezifischen Flächenwiderstand von annähernd 20 Ohm/Quadrat. Die Herstellung der unten beschriebenen Bauelemente bringt vorbekannte photolithographische Maskier- und Ätzverfahren in Anwendung, und aus Gründen der Übersichtlichkeit werden diese üblichen Verfahrensschritte nicht ausführlich beschriebene Anschließend wird eine dünne epitaxiale Schicht 13 über dem Substrat 12 und über der versenkten Schicht 11 vom η -Leitungstyp ausgebildet, diese epitaxiale Schicht 13 hat eine Stärke von 2-5 /um und einen spezifischen Widerstand von etwa 0,5-5 Ohmcm. Daraufhin wird ein Diffusionsschritt vom n+~Leitungstyp zur Ausbildung eines Isolationsringes oder Isolationsrahmens um den Umfangsbereich der versenkten Schicht 11 vom n+-Leitungstyp,in die Oberfläche der dünnen epitaxialen Schicht 13 hinein, ausgeführt. Diesem Schritt folgt der Verfahrensschritt einer in die Tiefe gehenden Diffusion, um das nach unten gerichtete Diffundieren dieses Isolationsringes 14- vom n+-Leitungstyp durch die dünne epitaxiale Schicht 13 vom
mit p-Leitungstyp hindurch und bis zur Verbindung'der versenkten Schicht 11 zu bewirken. Der Isolationsring vom n+-Leitungstyp hat einen spezifischen Flächenwiderstand von ungefähr 2-10 Ohm/Quadrat.
Eine Basiszone 15 vom p-Leitungstyp mit einem spezifischen Flächen widerstand von ungefähr 100-300 Ohm/Quadrat wird dann durch Diffusion
8
609815/1 189
in die eoitaxiale Schicht 13 vom p-Leitungstyp hinein und innerhalb der durch den Isolationsring 14 vom n+-Leitungstyp begrenzten Zone ausgebildet. Diesem Basis-Diffusionsvorgang vom p-Leitungstyp folgt ein Diffusionsvorgang zur Ausbildung einer Emitterzone 16 vom n+-Leitungstyp mit einem spezifischen Flächenwiderstand von etwa 2-10 Ohm/Quadrat. Gleichzeitig mit diesem letzteren Diffusionsschritt wird eine Kontaktierungszone 17 vom n+-Leitungstyp durch Diffusion zur Kontaktierung des Kollektors ausgebildet, der durch die versenkte Schicht 11 vom n+-Leitungstyp gebildet ;/ird, und dabei erstreckt sich die Breite der Basis von dem Übergang zur Emitterzone 16 vom n+-Leitungstyp, durch die diffundierte Basiszone 15 vom p-Leitungstyp hindurch, bis hinunter zum Übergang zv/ischen der epitaxialen Schicht 13 vom p-Leitungstyp und der versenkten Schicht 11 vom n+-Leitungstyp. Geeignete Öffnungen für einen metallischen Kollektorkontakt 19, Basiskontakt 21 und Emitterkontakt 22 v/erden durch die herkömmliche Oxidschicht zur Oberflächenisolation 18 hindurch ausgeführt. Die Durchbruchspannung für dieses spezielle Bauelement mit Kollektor-Diffusionsisolation, d.h. die Durchbruchspannung zwischen Kollektor und Basis ist recht niedrig und liegt bei annähernd 10 V0
Ferner findet wegen der in die Tiefe gehenden Diffundierung der Isolationszone 14 vom n+-Leitungstyp eine wesentliche, seitwärts gerichtete Ausbreitung der Diffusion dieser Zone statt, dadurch wird ein vergrößerter Oberflächenbereich zur Ausbildung dieses Bauelementes erforderlich.
Eine zweite, abgewandelte Form dieses vorbekannten Bauelementes mit Kollektor-Diffusionsisolation ist in Fig„ 2 dargestellt und
- 9 _ 609815/1189
ähnelt in seiner Herstellung dem in Fig. 1 gezeigten Bauelement bis auf das Fortlassen der Basis-Diffusionszone 15 vom p-Leitungstyp. Dieser Diffusionsschritt vom p-Leitungstyp wird ausgelassen, und die Smitter-Diffusionszone 16 vom n+-Leitungstyp diffundiert in die epitaxiale Schicht 13 vom p-Leitungsifcyp hinein, die als Basiszone dient. Die Durchbruchspannung dieses Bauelementes ist geringfügig niedriger als die Durchbruchspannung des Bauelementes nach Pig. 1„
Der hauptsächliche Wachteil sowohl des Bauelementes nach Figo 1, als auch des Bauelemtes nach Fig„ 2 liegt darin, daß es nicht möglich ist, auf demselben Substrat wie diese Bauelemente seitlich angeordnete pnp-Transistoren herzustellen. Falls eine Emitter- und eine Kollektorzone vom p-Leitungstyp durch Diffusion ausgebildet wurden, so würde die zwischen der Emitterzone und der Kollektorzone liegende epitaxiale Schicht 13 vom p-Leitungstyp diese beiden Zonen kurzschließen, derfn es würde sich praktisch um eine ppp-Anordnung haryiela. Da es oft erforderlich wird, npn-Transistoren und seitlich angeordnete pnp-Transistoren auf demselben Substrat herzustellen, so sind die Anwendungsfälle für Bauelemente mit Kollektor-Diffusionsisolation (CDI) begrenzt.
Es wird nunmehr auf Fig. 3-6 bezug genommen, dort wird in mehreren Stadien die Herstellung eines Halbleiterbauelementes nach einer Ausführungsform der vorliegenden Erfindung dargestellt. Dabei dient eine versenkte Schicht vom n+-Leitungstyp als Kollektorzone für das erfindungsgemäße Bauelement. Nach Fig. 3 bildet die Eindiffundierung einer versenkten Schicht 31 vom n+- Leitungstyp in das
10
Θ0 98 1 S/ 1 189
übliche Substrat 32 vom p-Leitungstyp den Anfangsschritt bei der Herstellung des Bauelementes. Darauf folgt die Ausbildung einer Zone 33 vom n-Leitungstyp, die die versenkte Schicht 31 vom n+-Leitungstyp kreisförmig umgibt. Diese Zone 33 wird durch Implantation von Ionen zur Erzielung einer schwach dotierten Zone vom n-Leitungs-
12 14 *>
typ erzeugt, beispielsweise aus 10 -10 Phosphoratomen/cnr. Eine derarige Ionen-Implantation von Ionen eines Fremdstoffs vom n-Typ in die Oberfläche des Bauelementes kann nach einem vorbekannten Ionen-Implantationsverfahren ausgeführt werden (Siehe beispielsweise den biesbezüglichen Artikel von J.F. Gibbons, Proceedings of the IEEE, Vol. 56, Seite 29, 1968).
Die Ionen-Implantationseinrichtung der vorbekannten Bauform umfaßt eine Vorrichtung zur Anlegung eines elektrischen Wechselfeldes hoher Spannung, von beispielsweise 15 keV, an ein Gas, das die für die Dotierung erwünschten Atome, wie beispielsweise Phosphor im gasförmigen Wasserstoffphosphid, PH-,, enthält, um den im Gas enthaltenen Phosphor zu ionisieren. Durch eine Hassentrennanlage mit magnetischem Feld wird das Gas beschleunigt, und die ionisierten Phosphoratome werden aussortiert und durch einen Linearbeschleuniger mit einem Beschleunigungspotential von 20 keV bis 150 keV geleitet« Es können auch noch höhere Beschleunigungsenergien vorteilhaft in Anwendung gebracht werden, wenn sie mit der Verfahrenstechnik vereinbar sind. Der Strahl der negativ geladenen Phosphorionen tritt aus dem Linearbeschleuniger aus und wird über das Siliziumplättchen geführt, um die Phosphorionen in derjenigen Zone zu implantieren, die durch eine geeignete öffnung in einer Oxidraaske festgelegt ist und den Umfangsbereich der versenkten Schicht 31 vom n+-Leitungstyp umfaßt. Der Strahl der ionisierten Atome kann sehr genau überwacht
11
609815/1189
werden, so daß die Anzahl der implantierten Atome und Wenfalls die genaue Tiefe der Iraplantationsschicht durch geeignete Wahl der Beschleunigungsspannung sehr genau eingehalten werden können. So kann beispielsweise die Mitte der Horizontalebene der versenkten Ionen-Inplantationszone 33 von 0 bis 0,5 /ura unterhalb der Überfläche verschoben werden, und die Dicke dieser Ionen-Implantationszone kann bis zu 1 /um stark ausgeführt werden. Dies ergibt eine leicht dotierte Zone vom n-Leitungstyp, dabei kann die durchschnittliche Störstellenkonzentration dieser leicht dotierten Zone
1 ° 14- / 3
10 ""-10 Atome/cnr betragene
Wenn das Ionen-Implantationsverfahren nicht zur Ausbildung der Zone 33 verwendet wird, sondern stattdessen vieiraehr eine übliche Diffusionsart eingesetzt wird, so kann eine erhebliche schädliche Auswanderung von Fremdstoffen aus dieser Diffusionszone 33 während der nachfolgenden Ausbildung der epitaxialen Schicht erfolgen, wobei sich diese Auswanderung von Fremdstoffen nachteilig auf die epitaxiale Schicht auswirkt. Das Ion en-Implant t.t ions v erfahren gestattet hingegen eine besser kontrollierbare Implantation in einem Tiefenbereich unterhalb der Oberfläche zur Vermeidung einer solchen unerwünschten Auswanderung von !Fremdstoffeno
Wie in Fig., A- dargestellt, wird nach dieser anfänglichen Ausbildung einer Ionen-Implantationszone 33 eine epitaxiale Schicht 34- vom p-Leitungstyp auf der Oberfläche des Substrats vom p-Eeitungstyp und der versenkten Schicht 31 ausgebildet, diese epitaxiale Schicht wird bis zu einer Stärke von etwa 9-10 /um mit einem durchschnittlichen spezifischen Widerstand von 10-20 Ohmcm ausge-
12
609815/1 189
bildet. Nach der Ausbildung der epitaxialen Schicht 54 wird ein zweiter lonen-Iraplantationsring oder -rahmen 35 vorn n-Leitungstyp über dem ersten lonen-Implantationsring 33 ausgebildet, der vor der Schaffung der epitaxialen Schicht 34- vom p-Leitungstyp hergestellt worden v/ar« Diese zweite Ionen-Inplantation ist ernaut recht
12 14 leicht dotiert, rait einer Störstellenkonzsntration von 10 -10 Atomen/cnr. Die Anordnung wird sodann in einen Diffusionsofen eingebracht, und die untere Ionen-Implantationszone 33 von n-Leitungstyp diffundiert dann nach oben, während die an der Oberfläche befindliche Ionen-Iuplantationszone 35 von n-Leitungstyp soweit nach
der Mitte unten diffundiert, bis sich beide Implantationszonen in der Nähe der epitaxialen Schicht 34 vom p-Leitungstyp überdecken (siehe Pig. 5)} um einen Isolationsring 36 vom n-Leitungstyp zu bilden» Nachdem dieser Diffusionsvorgang stattgefunden hat, beträgt die Störstellenkonzentration in diesem Isolationsring 36 vom n-Leitungstyp etwa 10-^-10 Atome/cm-^, und der Isolationsring 36 schließt vollständig das Gebiet ein, in welchem der verbleibende Teil des Transistors ausgebildet werden soll.
Der nächste Schritt in diesem Herstellungsverfahren ist die Ausführung einer Basiszone 37 vom p-Leitungstyp durch Diffusion in die epitaxiale Schicht 34- vom p-Leitungstyp, in eine Tiefe von etwa 2-4/um hinein und mit einem spezifischen Flächenwiderstand von etwa 100-300 Ohm/Quadrat. Anschließend wird eine Emitterzone vom η -Leitungstyp durch Diffusion in die Basiszone 37 vorn p-Leitungstyp ausgebildet. Diese Emitterzone weist eine Störsteilenkonzentra-
PO P1 ^i
tion von etv/a 10 -10 Atomen/cnr auf» Gleichzeitig mit der Diffusion der Emitterzone 33 vom n+-Leitungstyp wird eine
- 13 609815/1189
Kollektor-Kontaktierungszone 39 vom η -Leitangstyp im oberen Bereich des Isolationsringes 36 vom n-Leitungstyp ausgebildet. Die Verbindung eines Kollektoranschlusses 41, eines Basisanschlusses 42 und eines Emitteranschlusses 43 mit den entsprechenden Zonen wird durch die Isolationsschicht 18 hindurch hergestellte
Die Breite der Basiszone dieses Bauelementes erstreckt sich gemäß Fig. 5 vom Übergang zwischen der Emitterzone 38 und der Basiszone bis herunter zum Übergang der epitaxialen Schicht 34- vom p-Leitungstyp und der versenkten Schicht 31 vom n+-Leitungstyp, und v/eil die Breite größer als bei vorbekannten Bauelementen ist, so liegt die Durchbruchspannung höher, beispielsweise bei 40 V.
Der größte Vorteil des erfindungsgemäßen Bauelementes liegt in der Tatsache, daß seitlich angeordnete pnp-2ransistoren auf demselben Substrat und gleichzeitig mit der Herstellung des in Fig. 5 gezeigten erfindungsgemäßen npn-ÜJransistors ausgebildet werden können. In Fig0 7 j 8 und 9 werden die verschiedenen Stadien bei der Ausbildung eines Bauelementes nach der vorliegenden Erfindung dargestellt. Dabei wird eine npn-Anordnung auf der linken Seite ausgebildet, während eine seitliche pnp-Anordnung gleichzeitig auf der rechten Seite des Bausteine ausgebildet v/ird. Das Bauelement auf der linken Seite entspricht dem Bauelement nach Fig. 5 und trägt entsprechende Bezugsziiffern. Is wird nunmehr auf Figo 7 bezug genommen, dort werden zwei versenkte Schichten, 31 und 44, vom n+-Leitungstyp im Substrat 32 vom p-Leitungstyp ausgebildet, beide Schichten sind voneinander getrennt. Links ist eine ringförmige Zone 33 vom n-Leitungstyp um den Umfangsbereich der versenkten Schicht 31 vom n+- Leitungstyp herum angeordnet. Diese ringförmige Zone wird durch die
14
609815/1 189
Implantation der Ionen eines geeigneten Dotierungstoffes, .wie beispielsweise Phosphor, ausgebildet. Gleichzeitig wird eine durchgehende Schicht 45 durch Implantation der Ionen desselben Dotierungsstoffes in der versenkten Schicht 44- vom n+-Leitungstyp, auf der rechten Seite des Bausteins, ausgebildet. Nach der Ionen-Implantation in der ringförmigen Zone 33 und der Schicht 45 wird über diesen beiden eine epitaxiale Schicht 3^- Mit einer Dicke von 9-10 /um ausgebildete Anschließend wird durch Ionen-Implantation eine zweite ringförmige Zone 35 vom n-Leitungstyp in der Oberfläche der epitaxialen Schicht 34 vom p-Leitungstyp, direkt über der ersten ringförmigen Zone 33 vom n-Leitungstyp, ausgebildet, die zuvor in der versenkten Schicht 31 vom n+-Leitungstyp des linken Bauelementes formiert worden war„ Bei dem rechts angeordneten Bauelement wird der Dotierungsstoff vom n-Leitungstyp durch Ionen-Implantation in eine Oberflächenschicht 46 eingebracht, die sich über den gesamten Bereich der Schicht 44· vom n+-Leitungstyp erstreckt. Anschließend wird der erfindungsgemäße Baustein in einen Diffusionsofen eingebracht, und die obere und die untere ringförmige Zone 35, bzw» 33 vom n-Leitungstyp, auf der linken Seite, diffundieren aufeinander zu und ineinander hinein, um eine kreis- oaer rahmenförmige Isolationszone oder einen Isolationsring 36 zu bilden, der die epitaxiale Schicht 34 vom p-Leitungstyp umgibt. Bei dem rechts angeordneten Bauelement diffundieren die obere Ionen-Implantationszone 46 vom n-Leitungstyp, und die untere Ionen-Implantationszone 45 vom n-Leitungstyp nach unten, bzw. nach oben, gehen in der Mitte ineinander über und bilden eine durchgehende Zone 4? vom n-Leitungstyp. Nach diesem Diffusionsschritt für die Ionen-Implantationszonen vom n-Leitungstyp wird durch Diffusion eine Basiszone 37 vom p-Leitungstyp bei dem links angeordnten Bauelement ausgebildet. Eine Emitter-
- 15 8098 15/1189
zone 48 vom p-Leitungstyp, ebenso wie eine ringförmige Kollektorzone 49, vom p-Leitungstyp und in einen gewissen Abstand von und um die Emitterzone 48 herum angeordnet, werden durch Diffusion ausgebildet. Gleichzeitig kann eine Sperrzone 51 vom p-Leitungstyp zur Unterbindung der Kanalbildung zwischen beiden Bauelementen ausgebildet werden,, Anschließend wird eine Emitterzone 38 vom η -Leitungstyp durch Diffusion in die Basiszone 37 vom p-Leitungstyp, ebenso wie die Kontaktierungszonen vom η -Leitungstyp durch Diffusion in den Isolationsring J6 vom n-Leitungstyp hinein ausgebildete Eine Basis-Kontaktierungszone 52 vom n+-Leitungstyp wird bei dem rechts angeordneten Bauelement ausgebildet»
Da die epitaxiale Schicht 3^ vom p-Leitungstyp im Bereich der Ξ-mitterzone 48 und der Kollektorzone 49 vom p-Leitungstyp durch die aufwärts und abwärts gerichteten Diffusionsvorgänge in den Ionen-Implantationszonen 45 und 46 in eine Zone vom n-Leitungstyp umgewandelt worden ist, so wird ein seitlich angeordneter pnp-Transistor auf demselben Substrat wie der erfindungsgemäße npri-Transistor mit versenkter Kollektorschicht vom η -Leitungstyp, wie links dargestellt, gemäß der vorliegenden Erfindung geschaffen.
Es wird nunmehr auf Fig. 10 bezug genommen, dort ist ein npn-Transistor dargestellt, der einen besseren Frequenzgang als der erfindungsgemäße Transistor nach Fig„ 5 aufweist,, Bei diesem npn-Transistor wird die Ionen-Implantationszone vom n-Leitungstyp über dem gesamten Bereich der versenkten Zone 31 vom n+-Leitungstyp und der Oberfläche der epitaxialen Schicht 34 vom p-Leitungstyp ausgebildet, so daß bei dem aufwärtsgerichteten Diffusionsvorgang der unteren Ionen-Implantationszone und bei dem abwärtsgerichteten Diffusionsvor-
16
609815/1189
gang der oberen Ionen-Imolantationszone eine Zone 53 vom n-Leitungstyp über der epitaxialen Schicht 34- von p-Leitungstyp ausgebildet wird. 3ine Basiszone 5'i- vom p-Leitungstyp und eine Emitterzone 55 vorn n+-Leitungstyp v;erden dann durch Diffusion in diese Zone 53 hinein, ebenso wie eine Kollektor-Kontaktierungszone 56, ausgebildet, 3ei diesen erfindungsgeraäßen Bauelement erstreckt sich die Basisbreite vom Übergang der Emitterzone 55 vom η -Leitungstyp und der Basiszone 5^- von p-Leituugstyp herunter bis zum Übergang der Basiszone 5^ vom p-Leitungstyp und der diffundierten Ionen-Implantationszone 53 vom n-Leitungstyp. Damit wird eine engere Basisbreite als bei dem Bauelement nach Fig„ 5 geschaffen, bei welchem sich diese Breite von der Emitterzone 38 vom η -Leitungstyp bis zur versenkten Schichtzone 31 vom n+-Leitungstyp erstreckte
Wenn auch bei der vorliegenden Erfindung ein npn-Transistor mit Kollektor-Diffusionsisolation gleichzeitig mit einem dazu komplementären, seitlich angeordneten pnp-Transistor-Bauelement zur Anwendung gebracht worden ist, so ist es selbstverständlich, daß ein pnp-Transistor mit Kollektor-Diffusionsisolation unter Einsatz einer Ionen-Implantation vorn p-Typ, beispielsv/eise mit Bor, und dazu komplementäre, seitlich angeordnete npn-3auelemente ebenfalls nach der Lehre der vorliegenden Erfindung ausgeführt werden können.
- Patentansprüche -
- 17 609815/1189

Claims (1)

  1. PATENTANSPRÜCHE
    1.) Halbleiterbaustein, dadurch gekennzeichnet, daß er eine versenkte Schichtzone (31) von einem ersten Leitungstyp umfaßt, die durch Diffusion in einem Substrat (32) von einem zweiten Leitungstyp ausgebildet ist, daß ferner durch an sich bekannte Ionen-Implantation eine erste Zone (33) vom genannten ersten Leitungstyp in rahmen- oder ringförmiger Anordnung ausgebildet ist und den Umfangsbereich der genannten versenkten Schichtzone (31) überdeckt, daß eine epitaxiale Schicht (3^-) vom genannten zweiten Leitungstyp über dem genannten Substrat (32), über der genannten versenkten Schichtzone (31) und über der genannten ersten Ionen-Implantationszone (33) ausgebildet ist, daß eine zweite Zone (35) vom genannten ersten Leitungstyp ebenfalls durch eine an sich bekannte Ioηen-Implantation in ring- oder rahmenförmiger Anordnung in der Oberfläche der genannten epitaxialen Schicht (34·) ausgebildet und gegenüber der genannten ersten Ionen-Implantationszone (33) ausgerichtet ist, daß die beiden genannten Ionen-Implantationszonen (33j 35) durch die genannte epitaxiale Schicht (34-) hindurch diffundiert sind, bis beide Ionen-Implantationszonen ineinander übergegangen sind, und daß eine Basiszone (37) vom genannten zweiten Leitungstyp in der Oberfläche der genannten epitaxialen Schichtzone (34-) innerhalb der diffundierten ersten und zweiten Ionen-Implantationszone (33, 35, 36) ausgebildet ist, und eine Emitterzone (38) vom genannten ersten Leitungstyp durch Diffusion in der genannten Basiszone (37) ausgebildet ist.
    6098 15/1189
    2. Halbleiterbaustein nach Anspruch 1, mit einem seitlich angeordneten Transistor, der auf demselben Substrat ausgebildet ist und sich in einem gewissen Abstand von dem ersten genannten Bauelement befindet, dadurch gekennzeichnet, daß er eine zweite versenkte Schichtzone (4-4-) vom genannten ersten Leitungstyp in dem genannten Substrat (52) aufweist, daß eine dritte lonen-Implantationszone (4-5) von ersten Leitungstyp in der zweiten versenkten Schichtzone (4-4-) ausgebildet ist, daß die genannte epitaxiale Schicht (54-) über der genannten zweiten versenkten Schichtzone (4-4-) und der in dieser geformten Ionen-Implantaionszone (4-5) ausgebildet ist, daß eine vierte Ionen-Implantationszone (4-6) vom ersten Leitungstyp in der Oberfläche der genannten epitaxialen Schicht (54) über der zweiten versenkten Schichtzone (4-4·)ausgebildet ist, daß die dritte und vierte genannte Ionen-Implantationszone (4-5, 46) durch Diffusion zusammengewachsen sind und eine durchgehende Basiszone (4-7) vom genannten ersten Leitungstyp bilden, die sich von der Oberfläche der genannten epitaxialen Schichtzone (54) abwärts bis zur genannten versenkten Schichtzone (44-) erstreckt, daß eine Emitterzone (48) vom genannten zweiten Leitungstyp durch Diffusion in die genannte, durch Ionen-Implantation geformte, diffundierte Basiszone (47), an der Oberfläche der genannten epitaxialen Schicht (54) ausgebildet ist, und daß eine Kollektorzone (49) vom genannten zweiten Leitungstyp durch Diffusion in die durch Ionen-Implantation entstandene, diffundierte Basiszone (47), an der Oberfläche der genannten epitaxialen Schicht (54) ausgebildet ist.
    5. Halbleiterbaustein nach Anspruch 1-2, dadurch gekennzeichnet, daß der erste Leitungstyp durch einen Dotierungsstoff vom n-Typ, und der zweite Leitungstyp durch einen Dotierungsstoff vom p-Typ gebildet ist«
    609815/1189
    Io
    4. Verfahren zur Herstellung eines Halbleiterbausteins nach Anspruch 1-2, dadurch gekennzeichnet, daß eine versenkte Schichtzone (31) von einem ersten Leitungstyp durch Diffusion in ein Substrat (32) von einem zweiten Leitungstyp hinein ausgebildet wird, daß eine erste Ionen-Implantationszone (33) vom genannten ersten Leitungstyp, in ring- oder rahmenförmiger Anordnung und über den Umfangsbereich der genannten versenkten Schichtzone (31) reichend, ausgebildet wird, daß eine epitaxiale Schicht (34-) vom genannten zweiten Leitungstyp über dem genannten Substrat (32), über der genannten versenkten Schichtzone (31) und über der genannten ersten Ionen-Implantationszone (33) ausgebildet wird, daß eine zweite Ionen-Implantationszone (35) vom genannten ersten Leitungstyp, in ring- oder rahmenförmiger Anordnung, in der Oberfläche der genannten epitaxialen Schicht (3^-) und gegenüber der genannten ersten Ionen-Implantationszone (33) ausgerichtet, ausgebildet wird, daß die genannte erste und zweite Ionen-Implantationszone (33>35) aufeinander zu diffundieren, durch die genannte epitaxiale Schicht (34·) hindurch, bis sie ineinander übergehen, daß eine Basiszone (37) vom genannten zweiten Leitungstyp in der Oberfläche der genannten epitaxialen Schicht (3^), innerhalb der diffundierten Ionen-Implantationszonen (33j35>36} ausgebildet wird, und daß eine Emitterzone (38) vom genannten ersten Leitungstyp in der genannten Basiszone (37) ausgebildet wird.
    5. Herstellungsverfahren nach Anspruch 4-, zur gleichzeitigen Ausbildung eines seitlich angeordneten Transistors auf demselben Substrat und in einem gewissen Abstand vom genannten ersten Halbleiterbauelement, dadurch gekennzeichnet, daß eine zweite versenkte
    20
    60981 5/1189
    Schichtzone (44-) vom genannten ersten ^eitungstyp in dem Substrat (32) ausgebildet wird, daß eine dritte Ionen-Implantationszone (45) vom genannten ersten Leitungstyp in der genannten zweiten versenkten Schichtzone (44) ausgebildet wird, daß die genannte epitaxiale Schicht (54) über der genannten zweiten versenkten Schichtzone (44) und der darin geformten dritten Ionen-Implantationszone (45) ausgebildet wird, daß eine vierte Ionen-Implantationszone (46) vom genannten ersten Leitungstyp in der Oberfläche der genannten epitaxialen Schicht (34), über der genannten zweiten versenkten Schichtzone (44) ausgebildet wird, daß die genannte dritte und vierte Ionen-Implantationszone (45, 46)aufeinander zu diffundieren und dadurch eine durchgehende Basiszone (47) vom ersten ^eitungstyp bilden, die sich von der Oberfläche der genannten epitaxialen Schicht (34) herunter bis zur genannten zweiten versenkten Schichtzone (44) erstreckt, daß eine Emitterzone (48) vom genannten zweiten Leitungstyp in der genannten, durch Ionen-Implantation und Diffusion gebildeten Basiszone (47) und an der Oberfläche der genannten epitaxialen Schicht (34) ausgebildet wird, und daß eine Kollektorzone (49) vom genannten zweiten ^eitungstyp in der genannten durch Ionen-Implantation und Diffusion entstandenen Basiszone (47) und an der Oberfläche der genannten epitaxialen Schicht (34) ausgebildet wird.
    6. Herstellungsverfahren nach Anspruch 4-5, dadurch gekennzeichnet, daß der erste Leitungstyp durch einen Dotierungsstoff vom n-Leitungstyp, und der zweite Leitungstyp durch einen Dotierungsstoff vom p-Leitungstyp gebildet wird.
    21
    609815/1189
DE19752542153 1974-09-23 1975-09-22 Halbleiterbaustein und verfahren zur herstellung desselben Pending DE2542153A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/508,159 US3971059A (en) 1974-09-23 1974-09-23 Complementary bipolar transistors having collector diffused isolation

Publications (1)

Publication Number Publication Date
DE2542153A1 true DE2542153A1 (de) 1976-04-08

Family

ID=24021634

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752542153 Pending DE2542153A1 (de) 1974-09-23 1975-09-22 Halbleiterbaustein und verfahren zur herstellung desselben

Country Status (4)

Country Link
US (1) US3971059A (de)
JP (1) JPS5143086A (de)
DE (1) DE2542153A1 (de)
FR (1) FR2285715A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3545040A1 (de) * 1984-12-20 1986-06-26 Sgs Microelettronica S.P.A., Catania Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5431872B2 (de) * 1974-09-06 1979-10-09
US4203126A (en) * 1975-11-13 1980-05-13 Siliconix, Inc. CMOS structure and method utilizing retarded electric field for minimum latch-up
US4106049A (en) * 1976-02-23 1978-08-08 Tokyo Shibaura Electric Co., Ltd. Semiconductor device
US4047217A (en) * 1976-04-12 1977-09-06 Fairchild Camera And Instrument Corporation High-gain, high-voltage transistor for linear integrated circuits
US4134124A (en) * 1976-11-27 1979-01-09 Ferranti Limited Semiconductor devices and circuit arrangements including such devices
US4110126A (en) * 1977-08-31 1978-08-29 International Business Machines Corporation NPN/PNP Fabrication process with improved alignment
SU773793A1 (ru) * 1977-11-02 1980-10-23 Предприятие П/Я -6429 Способ изготовлени полупроводниковых интегральных бипол рных схем
US4264382A (en) * 1978-05-25 1981-04-28 International Business Machines Corporation Method for making a lateral PNP or NPN with a high gain utilizing reactive ion etching of buried high conductivity regions
US4196440A (en) * 1978-05-25 1980-04-01 International Business Machines Corporation Lateral PNP or NPN with a high gain
JPS55112864U (de) * 1979-02-02 1980-08-08
JPS55156366A (en) * 1979-05-24 1980-12-05 Toshiba Corp Semiconductor device
JPS58225663A (ja) * 1982-06-23 1983-12-27 Toshiba Corp 半導体装置の製造方法
US4492008A (en) * 1983-08-04 1985-01-08 International Business Machines Corporation Methods for making high performance lateral bipolar transistors
US4546536A (en) * 1983-08-04 1985-10-15 International Business Machines Corporation Fabrication methods for high performance lateral bipolar transistors
US5087579A (en) * 1987-05-28 1992-02-11 Texas Instruments Incorporated Method for fabricating an integrated bipolar-CMOS circuit isolation for providing different backgate and substrate bias
IT1218230B (it) * 1988-04-28 1990-04-12 Sgs Thomson Microelectronics Procedimento per la formazione di un circuito integrato su un substrato di tipo n,comprendente transistori pnp e npn verticali e isolati fra loro
US5008208A (en) * 1988-12-07 1991-04-16 Honeywell Inc. Method of making planarized, self-aligned bipolar integrated circuits
US5034337A (en) * 1989-02-10 1991-07-23 Texas Instruments Incorporated Method of making an integrated circuit that combines multi-epitaxial power transistors with logic/analog devices
US5102811A (en) * 1990-03-20 1992-04-07 Texas Instruments Incorporated High voltage bipolar transistor in BiCMOS
US5614755A (en) * 1993-04-30 1997-03-25 Texas Instruments Incorporated High voltage Shottky diode
US5408122A (en) * 1993-12-01 1995-04-18 Eastman Kodak Company Vertical structure to minimize settling times for solid state light detectors
US5889315A (en) * 1994-08-18 1999-03-30 National Semiconductor Corporation Semiconductor structure having two levels of buried regions
KR0171128B1 (ko) * 1995-04-21 1999-02-01 김우중 수직형 바이폴라 트랜지스터
US5702959A (en) * 1995-05-31 1997-12-30 Texas Instruments Incorporated Method for making an isolated vertical transistor
JP3768656B2 (ja) * 1997-09-18 2006-04-19 三菱電機株式会社 半導体装置
US7776625B2 (en) * 2006-06-09 2010-08-17 Texas Instruments Incorporated Method for locating a sub-surface feature using a scatterometer
US7989923B2 (en) * 2008-12-23 2011-08-02 Amazing Microelectronic Corp. Bi-directional transient voltage suppression device and forming method thereof
CN103703565B (zh) * 2011-09-28 2017-09-01 三菱电机株式会社 半导体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3197710A (en) * 1963-05-31 1965-07-27 Westinghouse Electric Corp Complementary transistor structure
US3427515A (en) * 1966-06-27 1969-02-11 Rca Corp High voltage semiconductor transistor
US3575741A (en) * 1968-02-05 1971-04-20 Bell Telephone Labor Inc Method for producing semiconductor integrated circuit device and product produced thereby
GB1226899A (de) * 1968-07-17 1971-03-31
US3582725A (en) * 1969-08-21 1971-06-01 Nippon Electric Co Semiconductor integrated circuit device and the method of manufacturing the same
US3787253A (en) * 1971-12-17 1974-01-22 Ibm Emitter diffusion isolated semiconductor structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3545040A1 (de) * 1984-12-20 1986-06-26 Sgs Microelettronica S.P.A., Catania Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE3545040C2 (de) * 1984-12-20 1995-07-20 Sgs Microelettronica Spa Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung

Also Published As

Publication number Publication date
FR2285715A1 (fr) 1976-04-16
US3971059A (en) 1976-07-20
JPS5143086A (en) 1976-04-13

Similar Documents

Publication Publication Date Title
DE2542153A1 (de) Halbleiterbaustein und verfahren zur herstellung desselben
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
EP0389863B1 (de) Verfahren zur Herstellung eines planaren pn-Übergangs hoher Spannungsfestigkeit
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE2507366C3 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE2823967C2 (de)
DE3205022A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE3002051A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen
EP0029548A1 (de) Verfahren zum Herstellen eines Bipolartransistors
DE2636214A1 (de) Feldeffekttransistor und verfahren zu seiner herstellung
DE3856150T2 (de) Halbleiteranordnung und verfahren zur herstellung
DE69415500T2 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit vergrabenem Übergang
DE2716123A1 (de) Integrierte injektions-halbleiterschaltung und verfahren zu ihrer herstellung
DE1614852C3 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem NPN-Transistor, einem PNP-Transistor und weiteren Schaltungselementen
DE2124764A1 (de) Verfahren zur Herstellung einer Halb leiteranordnung
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2442926A1 (de) Herstellungsverfahren und integrierter schaltungsbaustein mit einem transistor fuer hohe betriebsspannungen
DE69332112T2 (de) Verbesserter biolarer Transistor
DE19844531B4 (de) Verfahren zur Herstellung von Transistoren
DE2507038B2 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE69014018T2 (de) Halbleiteranordnung-Wannenoberfläche mit einer gleichmässigen Dotierung und Verfahren zur Herstellung.

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee