DE19844531B4 - Verfahren zur Herstellung von Transistoren - Google Patents

Verfahren zur Herstellung von Transistoren Download PDF

Info

Publication number
DE19844531B4
DE19844531B4 DE19844531.8A DE19844531A DE19844531B4 DE 19844531 B4 DE19844531 B4 DE 19844531B4 DE 19844531 A DE19844531 A DE 19844531A DE 19844531 B4 DE19844531 B4 DE 19844531B4
Authority
DE
Germany
Prior art keywords
doped
zone
transistor
forming
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19844531.8A
Other languages
English (en)
Other versions
DE19844531A1 (de
Inventor
Hartmut Dr. Grützediek
Joachim Dr. Scheerer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PREMA Semiconductor GmbH
Original Assignee
PREMA Semiconductor GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19844531.8A priority Critical patent/DE19844531B4/de
Application filed by PREMA Semiconductor GmbH filed Critical PREMA Semiconductor GmbH
Priority to CNB99812687XA priority patent/CN1151544C/zh
Priority to PCT/EP1999/005942 priority patent/WO2000019503A1/de
Priority to JP2000572912A priority patent/JP2002526917A/ja
Priority to EP99942864A priority patent/EP1129476A1/de
Priority to US09/806,224 priority patent/US7271070B1/en
Priority to AU56220/99A priority patent/AU5622099A/en
Priority to AU63303/99A priority patent/AU6330399A/en
Priority to PCT/EP1999/007226 priority patent/WO2000019535A1/de
Publication of DE19844531A1 publication Critical patent/DE19844531A1/de
Application granted granted Critical
Publication of DE19844531B4 publication Critical patent/DE19844531B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Verfahren zur Herstellung von integrationsfähigen Transistoren ausgehend von einem p-dotierten Halbleitersubstrat mit folgenden Schritten: – Aufbringen einer Maske auf das Halbleitersubstrat zur Definition eines von einer umlaufenden Kante begrenzten Fensters, – Erzeugen einer n-dotierten Wanne in dem Halbleitersubstrat mittels Ionenimplantation durch die Maske mit einer Energie, die größer als 2 MeV und die ausreichend hoch ist, so daß an der Oberfläche des Halbleitersubstrats eine p-dotierte Innenzone verbleibt, wobei die Randzone der n-dotierten Wanne bis an die Oberfläche des Halbleitersubstrats reicht, – Erzeugen von weiteren die Struktur des Transistors bildenden n-dotierten und/oder p-dotierten Zonen in der p-dotierten Innenzone und in der Randzone der n-dotierten Wanne.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung von integrationsfähigen Transistoren.
  • Zur Herstellung von pn-Übergängen in Halbleiterbauelementen sind verschiedene Verfahren bekannt, zu denen die Diffusion, Epitaxie und Ionenimplantation zählen.
  • Ein kurze Übersicht über die vielfältigen Herstellungsverfahren von Bipolartransistoren ist in dem Zeitschriftenartikel ”Advances in Bipolar VLSI” von George R. Wilson in Proceedings of the IEEE, Vol. 78, No. 11, 1990, S. 1707–1719 angegeben.
  • Nachfolgend wird ein Standardprozeß zur Herstellung von Bipolartransistoren näher beschrieben. Zur Herstellung von Bipolartransistoren wird zunächst eine auch als vergrabene Schicht bezeichnete Subkollektorzone in ein p-dotiertes Halbleitersubstrat eindiffundiert, durch die der Kollektorbahnwiderstand des Transistors wirksam reduziert werden kann. Anschließend wird das Halbleitersubstrat mit einer epitaktischen n-leitenden Schicht überzogen. Danach werden in der epitaktischen Schicht elektrisch isolierte Gebiete abgeteilt. Die Isolation dieser sogenannten epi-Inseln erfolgt über in Sperrichtung gepolte pn-Übergänge, die durch tief eindiffundierte p-Zonen geschaffen werden. Es folgen weitere Diffusionsschritte, mit denen die Basis und Emittergebiete des NPN-Bipolartransistors definiert werden. Anschließend wird die Kontaktierung für die Transistoranschlüsse vorgenommen.
  • In der Praxis hat sich der Standardbipolarprozeß mit Sperrschichtisolation bewährt. Als nachteilig erweist sich jedoch der aufwendige Epitaxie- und Isolationsprozeß. Feldeffektransistoren mit niedrigen Schwellspannungen sind im Standardbipolarprozeß nur durch Zusatzmaßnahmen zu realisieren.
  • Aus der US 5 837 590 A ist ein Verfahren zur Herstellung von Transistoren bekannt, bei dem in einem Halbleitersubstrat eine von einer n-dotierten Zone umschlossene p-dotierte Zone durch zwei aufeinanderfolgende Diffusionsprozesse geschaffen wird. In der p-dotierten Zone werden weitere die Struktur des Transistors bildende Zonen erzeugt. Nachteilig ist, daß die Schaffung der Ausgangsstruktur für den Transistor zwei aufeinanderfolgende Diffusionsschritte erfordert. Darüber hinaus ist nachteilig, daß sich die Ausgangsstruktur nur bedingt für die Herstellung von NPN-Transistortypen eignet.
  • Die EP 0 032 022 A und JP 51 073887 A beschreiben ein Verfahren, bei dem auf ein Halbleitersubstrat eine Maske aufgebracht und mittels Ionenimplantation eine vergrabene Schicht erzeugt wird. Die Energie der Ionenimplantation ist derart bemessen, daß die von der vergrabenen Schicht umschlossene innere Zone an der Oberfläche des Substrats eine andere Dotierung als die des Substrats erhält. In einem zusätzlichen Implantationsschritt wird die Dotierung der inneren Zone geändert, um nach den allgemein bekannten Verfahren unterschiedliche Halbleiterbauelemente herstellen zu können. Nachteilig ist, daß ein zusätzlicher Implantationsschritt erforderlich ist.
  • Der Erfindung liegt daher die Aufgabe zugrunde, ein vereinfachtes Verfahren zur Herstellung von Transistoren unterschiedlicher Art in einem gemeinsamen Fertigungsablauf anzugeben.
  • Der entscheidende Vorteil des erfindungsgemäßen Verfahrens liegt darin, daß ein Epitaxie- und Isolationsprozeß wie beim Standardbipolarprozeß nicht mehr erforderlich ist.
  • Bei dem erfindungsgemäßen Verfahren wird mittels Hochvoltionenimplantation eine n-dotierte Wanne in dem Halbleitersubstrat erzeugt. Die Ionenimplantation erfolgt mit einer Energie, die größer als 2 MeV und die ausreichend hoch ist, so daß an der Oberfläche des Halbleitersubstrats eine p-dotierte Innenzone verbleibt, während die Randzone der n-dotierten Wanne bis an die Halbleitersubstratoberfläche reicht.
  • Ausgehend von der obigen Halbleiterstruktur lassen sich sowohl NPN- als auch PNP-Transistoren unterschiedlichster Ausbildung herstellen. Hierzu werden in die p-dotierte Innenzone des Halbleitersubstrats weitere die Struktur des Transistors bildende n-dotierte und/oder p-dotierte Zonen eingebracht.
  • Zur Erzeugung der n-dotierten Wanne wird auf das Halbleitersubstrat eine Maske aufgebracht, die ein Fenster definiert, das von einer umlaufenden Kante begrenzt wird. Unabhängig von der Ausbildung der Kante des Fensters wird mittels Ionenimplantation in das Halbleitersubstrat eine tiefliegende n-dotierte Wanne eingebracht, deren Randzone sich bis an die Oberfläche des Halbleitersubstrats erstreckt. Die Ausbildung der bis an die Halbleitersubstratoberfläche reichenden Randzone ist darauf zurückzuführen, daß die Ionen an einer senkrechten Kante gestreut und an einer schrägen Kante unterschiedlich stark abgebremst werden.
  • Ausgehend von der obigen Halbleiterstruktur kann ein NPN-Transistor ohne größeren Aufwand einfach dadurch geschaffen werden, daß in der p-dotierten Innenzone des Halbleitersubstrats eine p-dotierte Zone mit einer stärkeren Dotierung als die des Halbleitersubstrats erzeugt wird. Diese p-dotierte Zone stärkerer Dotierung bildet dann die Basis des Transistors. Eine vorzugsweise hoch n-dotierte Zone, die in die p-dotierte Zone eingebracht wird, bildet den Emitter des Transistors. Da die Randzone der hier als Kollektor dienenden n-dotierten Wanne bis an die Oberfläche des Halbleitersubstrats reicht, kann der Kollektoranschluß bei dieser Halbleiterstruktur leicht vorgenommen werden.
  • Um eine Halbleiterstruktur für einen PNP-Transistor zu schaffen, wird in der p-dotierten Innenzone eine n-dotierte Zone erzeugt. Diese bildet die Basis des Transistors. In der von der p-dotierten Innenzone eingeschlossenen n-dotierten Zone wird eine den Emitter des Transistors bildende vorzugsweise hoch p-dotierte Zone erzeugt. Die p-dotierte Innenzone bildet dann den Kollektor des Transistors.
  • Die Erzeugung der n-dotierten und/oder p-dotierten Zonen in dem Halbleitersubstrat kann mit den bekannten Prozeßschritten erfolgen. Vorteilhafterweise werden die oberflächennahen Zonen mittels Ionenimplantation eingebracht.
  • Die Bereiche, in denen Ionen implantiert werden sollen, können mit den bekannten Maskierungsprozessen definiert werden. Das Maskenmaterial kann aus Fotolack, Metall, Glas oder sonstigen Materialien bestehen. Vorzugsweise wird die Struktur der mittels Masken definierten zu dotierenden Zonen durch lithographische Methoden erstellt. Möglich sind auch Kombinationen aus Lithographien und Ätzungen.
  • Für den ohmschen Kontakt der Transistoranschlüsse können weitere n-dotierte und/oder p-dotierte Übergangszonen mit einer stärkeren Dotierung in die Halbleiterstruktur eingebracht werden.
  • Ein NPN-Transistor kann auch dadurch geschaffen werden, daß in der p-dotierten Innenzone eine n-dotierte Zone erzeugt wird, die den Emitter des Transistors bildet. Die p-dotierte Innenzone bildet bei dieser Ausführungsform dann die Basis und die n-dotierte Wanne den Kollektor des Transistors. Es hat sich gezeigt, daß dieser NPN-Transistor eine hohe Verstärkung aufweist.
  • Ausgehend von der obigen Halbleiterstruktur können auch I2L-Elemente (Integrated Injection Logic) oder Feldeffekttransistoren ohne großen Fertigungsaufwand geschaffen werden.
  • Im folgenden werden mehrere Ausführungsbeispiele des Verfahrens zur Herstellung von Transistoren unter Bezugnahme auf die Zeichnungen näher erläutert.
  • Es zeigen:
  • 1a bis 1c den Schritt der Erzeugung einer n-dotierten Wanne in dem Halbleitersubstrat mittels Hochvoltionenimplantation, wobei die das Fenster für die Ionenimplantation definierende Maske von einer senkrechten oder schräg nach innen bzw. außen verlaufenden Kante begrenzt wird,
  • 2a bis 2d die weiteren Verfahrensschritte zur Herstellung eines NPN-Transistors ausgehend von der Halbleiterstruktur von den 1a bis 1c,
  • 3a bis 3d die weiteren Verfahrensschritte zur Herstellung eines PNP-Transistors ausgehend von der Halbleiterstruktur von den 1a bis 1c,
  • 4a bis 4e die weiteren Verfahrensschritte zur Herstellung einer alternativen Ausführungsform eines NPN-Transistors, der sich durch eine hohe Verstärkung auszeichnet, ausgehend von der Halbleiterstruktur von den 1a bis 1c,
  • 5a bis 5d die einzelnen Verfahrensschritte zur Herstellung eines I2L (Integrated Injection Logic) Elementes und
  • 6a bis 6e die einzelnen Verfahrensschritte zur Herstellung eines Feldeffekttransistors ausgehend von der Halbleiterstruktur von den 1a bis 1c.
  • Die Herstellung der unterschiedlichen Halbleiterbauelemente setzt die unter Bezugnahme auf die 1a bis 1c beschriebene Halbleiterstruktur voraus. Nachfolgend werden die einzelnen Schritte zur Herstellung dieser Halbleiterstruktur beschrieben.
  • Auf ein schwach p-dotiertes Halbleitersubstrat 1 (Wafer) wird eine Maske 2 aufgebracht, die ein Fenster 3 aufweist, das von einer umlaufenden Kante 4 begrenzt wird. Für das Grundmaterial wird vorzugsweise ein Wafer aus schwach dotiertem monokristallinem Silizium mit einem Widerstand von z. B. 5 Ohm cm verwendet. Das Maskenmaterial kann aus Fotolack, Metall, Glas oder auch anderen Materialien bestehen. Vorzugsweise wird die Struktur durch fotolithographische Verfahren geschaffen.
  • Für die weiteren Verfahrensschritte ist die Ausbildung der Kante 4 des Maskenfensters 3 nicht relevant. Die Kante 4 des Maskenfensters 3 kann senkrecht (1a), schräg nach außen (1b) oder schräg nach innen (1c) verlaufen.
  • Nach der Maskenerstellung, die mit den bekannten Prozessen erfolgen kann, erfolgt eine Dotierung, vorzugsweise eine Implantation von Phosphorionen mit einer Dosis von z. B. 2 × 1013 Atome/cm2, um eine n-dotierte Wanne 5 in dem Halbleitersubstrat 1 zu schaffen. Die Implantationsenergie ist dabei so hoch, daß oberhalb der Wanne 5 in dem Halbleitersubstrat 1 noch eine p-dotierte Zone 6 verbleibt. Bei einer Dosis von 2 × 1013 Atome/cm2 ist dies trotz der rückgestreuten Phosphorionen beispielsweise dann der Fall, wenn die Implantationsenergie 6 MeV Phosphorionen beträgt.
  • Bei der Hochvoltionenimplantation kommt es im Bereich der Kante 4 des Maskenfensters 3 zu einem besonderen Effekt. Da die Ionen an der senkrechten Kante gestreut bzw. an den schräg verlaufenden Kanten unterschiedlich stark abgebremst werden, bildet sich in der Wanne 5 eine nach oben gezogene Randzone 7 aus, die bis zu der Oberfläche des Halbleitersubstrats 1 reicht und die verbleibende p–-dotierte Zone 6 an der Oberfläche des Halbleitersubstrats umschließt.
  • Zur Herstellung einer integrierten Schaltung können mit einer entsprechenden Maske eine Vielzahl von n-dotierten Wannen, deren Randzonen sich bis an die Halbleitersubstratoberfläche erstrecken, mittels Ionenimplantation in das Halbleitersubstrat eingebracht werden.
  • Ausgehend von der unter Bezugnahme auf die 1a bis 1c beschriebenen Halbleiterstruktur können nun verschiedene Transistortypen hergestellt werden.
  • Die 2a bis 2d veranschaulichen die Schritte zur Herstellung eines NPN-Transistors. In die von der n-dotierten Wanne eingeschlossene p-dotierte Innenzone 6 der Halbleiterstruktur (2a) von den 1a bis 1c wird mittels Ionenimplantation eine zentrale rechteckige, runde oder sonstwie geformte p-dotierte Zone 8 mit einer üblichen Dotierung (NA = 1018 cm–3) eingebracht, die stärker als die des Halbleitersubstrats ist (2b). Anschließend werden mittels Ionenimplantation eine oberflächennahe umlaufende n+-Übergangszone 9 mit der üblichen Dotierungskonzentration (ND ~ 1022 cm–3) in die Randzone 7 der Wanne 5 und eine oberflächennahe n+-dotierte Zone 10 (ND = 1022 cm–3) in die von der Innenzone 6 eingeschlossene p–-dotierte Zone 8 eingebracht (2c). In einem weiteren Implantationsschritt wird dann eine oberflächennahe p+-dotierte Übergangszone 11 (ND = 1022 cm–3) in die p-dotierte Zone 8 eingebracht (2d). Zum Schluß kann die nicht eingezeichnete Isolationsschicht aufgebaut und die Kontaktierung der Transistoranschlüsse an den n+- bzw. p+-Übergangszonen nach bekannten Verfahren (s. o.: G. R. Wilson) vorgenommen werden. Die n-dotierte Wanne 5 bildet bei dieser Ausführungsform dann den Kollektor C, die p–-dotierte Innenzone 6 zusammen mit der p-dotierten Zone 8 die Basis B und die n+-dotierte Zone 10 den Emitter des NPN-Transistors.
  • Die Herstellung eines PNP-Transistors geht ebenfalls von der Halbleiterstruktur von den 1a bis 1c aus. In die p-dotierte Innenzone 6 (3a) wird mittels Ionenimplantation eine zentrale n-dotierte Zone 12 (ND = 1018 cm–3) eingebracht (3b). Anschließend werden eine umlaufende oberflächennahe n+-Übergangszone 13 (ND ~ 1022 cm–3) in die Randzone 7 der Wanne 5 und eine oberflächennahe seitliche n+-Übergangszone 14 (ND = 1022 cm–3) in die zentrale n-Zone 12 mittels Ionenimplantation eingebracht (3c). In einem weiteren Verfahrensschritt werden dann eine umlaufende oberflächennahe p+-Übergangszone 15 (ND = 1022 cm–3) in die Innenzone 6 und eine seitliche oberflächennahe p+-Zone 16 (ND = 1022 cm–3) in die zentrale n-Zone 12 mittels Ionenimplantation eingebracht. Die p–-Innenzone 6 bildet nun den Kollektor C, die zentrale n-Zone 12 die Basis B und die p+-Zone 16 den Emitter E des PNP-Transistors, wobei die hochdotierten Übergangszonen zur Herstellung einer ohmschen Verbindung zu den Transistoranschlüssen vorgesehen sind (3d). Die Kontaktierung der Transistoranschlüsse kann wieder mit den bekannten Prozessen erfolgen.
  • Die 4a bis 4e veranschaulichen die Prozeßschritte zur Herstellung einer weiteren Ausführungsform eines NPN-Transistors, der sich durch eine hohe Verstärkung auszeichnet (Super-Beta-Transistor). Ausgehend von der Halbleiterstruktur (4a) von den 1a bis 1c wird mittels Ionenimplantation in der Innenzone 6 eine n-dotierte Zone 17 (ND = 1018 cm–3) erzeugt (4b). Anschließend werden eine umlaufende oberflächennahe n+-Übergangszone 18 (ND ~ 1022 cm–3) in der Randzone 7 der Wanne 5 und eine oberflächennahe n+-Übergangszone 19 (ND ~ 1022 cm–3) in der n-Zone 17 mittels Ionenimplantation erzeugt (4c). Daraufhin wird eine oberflächennahe p+-Übergangszone 20 (ND = 1022 cm–3) in der Innenzone 6 mittels Ionenimplantation erzeugt. Die Wanne 5 bildet nun den Kollektor C, die Innenzone 6 die Basis B und die n-Zone 17 den Emitter E des Super-Beta-NPN-Transistors. An den Übergangszonen 18, 19 und 20 erfolgt wieder die Kontaktierung der Transistoranschlüsse. Bei der obigen Ausführungsform ist der Stapel aus der n-dotierten Zone 17 und der n+-dotierten Zone 19 nicht zwingend erforderlich, prinzipiell reicht auch die n+-dotierte Zone 19. Der Stapel verringert aber die Gefahr von metallischen Kurzschlüssen, wodurch die Ausbeute verbessert wird. Die n+-dotierte Zone 19 braucht auch nicht innerhalb der n-dotierten Zone 17 liegen. Die Zonen 17 und 19 können auch übereinanderliegen oder sich nur teilweise überlappen.
  • 4e zeigt eine Teilansicht der Ausführungsform gemäß der 4a bis 4d, bei der die n+-dotierte Zone 19 und die n-dotierte Zone 17 übereinanderliegen, ohne daß die Zone 19 von der Zone 17 eingeschlossen wird.
  • Die 5a bis 5d veranschaulichen die Prozeßschritte zur Herstellung eines I2L-Elements ausgehend von den 1a bis 1c. Zunächst werden n-dotierte Zonen, beispielsweise vier n-dotierte Zonen 21, 22, 23, 24 (ND = 1018 cm–3) in die Innenzone 6 mittels Ionenimplantation eingebracht. Zone 21 erstreckt sich von der Randzone 7 der Wanne 5 in den Randbereich der Innenzone 6 (5b). Im nächsten Prozeßschritt werden mittels Ionenimplantation in der Randzone 7 der Wanne 5 eine umlaufende oberflächennahe n+-Übergangszone 25 (ND ~ 1022 cm–3) und in den n-dotierten Zonen 22, 23, 24 weitere oberflächennahe n+-Übergangszonen 26, 27, 28 (ND ~ 1022 cm–3) erzeugt. In der die Randzone 7 der Wanne 5 mit der Innenzone 6 verbindenden n-Zone 21 wird eine oberflächennahe p+-Zone 29 (ND = 1022 cm–3) erzeugt. Diese bildet den Emitter des Injektor-PNPs. Eine weitere p+-Übergangszone 30 (ND = 1022 cm–3) wird in die Innenzone seitlich neben den n+-Übergangszonen 26, 27, 28 eingebracht. Die Innenzone 6 bildet dann die Basis eines Multikollektor-Transistors, während die n-Zonen 22, 23, 24 die einzelnen Kollektoren C1, C2, C3 des invers betriebenen Transistors bilden. Der Injektor-Anschluß INJ erfolgt an der p+-Zone 29 und der Anschluß der Basis B an der Übergangszone 30 und der Kollektoren C1, C2, C3 an den Übergangszonen 26, 27, 28 mit den bekannten Kontaktierungsprozessen.
  • Die Einspeisung des Versorgungsstroms in das I2L-Element über einen Injektor-PNP ist nur eine bevorzugte Möglichkeit. Auch ein hochohmiger Widerstand oder eine Stromquelle sind denkbar.
  • Die 6a bis 6d veranschaulichen die Prozeßschritte zur Herstellung eines Feldeffekttransistors, der sich durch hohe Abbruchspannung und Steilheit auszeichnet. Die Herstellung geht von den 1a bis 1c aus (6a). In die p-dotierte Innenzone 6 der Wanne 5 wird mittels Ionenimplantation eine rechteckförmige n-dotierte Zone 31 eingebracht, die sich über die gesamte Breite, aber nicht über die gesamte Länge der Innenzone 6 erstreckt, so daß die Innenzone in zwei Bereiche getrennt wird (6b). Anschließend werden mittels Ionenimplantation eine umlaufende oberflächennahe n+-Übergangszone 32 (ND = 1022 cm–3) in die Randzone 7 der Wanne 5 und eine oberflächennahe n+-Übergangszone 33 (ND ~ 1022 cm–3) in die n-Zone 31 eingebracht. Diese Zonen bilden das Gate des Transistors (6c). Daraufhin werden in den beiden Bereichen der Innenzone 6 jeweils eine p+-dotierte Zone 34 (ND = 1022 cm–3) erzeugt. Die p+-Implantationen 34 stellen die Übergangszonen für eine Metallkontaktierung von Drain und Source des Transistors dar (6d). 6e zeigt den Feldeffekttransistor in der Draufsicht.
  • Das Verfahren zur Herstellung der unterschiedlichen Transistortypen ist insofern vorteilhaft, als aufwendige Epitaxie- und Isolationsschritte entfallen. Sämtliche Transistortypen können ausgehend von derselben Halbleiterstruktur mit den beschriebenen Prozeßschritten gleichzeitig in einem gemeinsamen Fertigungsablauf hergestellt werden. Die einzelnen Verfahrensschritte zur Erzeugung der n- oder p-dotierten Zonen in der Halbleiterstruktur können dabei auch in einer anderen Reihenfolge als die in den obigen Ausführungsbeispielen beschriebenen erfolgen. Für die n+-Implantationen werden in der Regel Arsen- oder Phosphor-Ionen mit einer Energie von 5 bis 50 keV verwendet. Die Energien für die n-Implantationen liegen mit 30 bis 100 keV entsprechend höher. Bei p- und p+-Implantationen werden in der Regel Bor-Ionen mit vergleichbaren Energien wie bei den n- und n+-Implantationen verwendet. Die angegebenen Konzentrationen und Energien sind übliche Werte, können aber über- oder unterschritten werden. Andere Verfahren zum Einbringen der Dotierungen sind möglich. Unterbrechungen der dotierten Zonen sind ebenfalls möglich. n und n+ bzw. p und p+ als Stapel mit oder ohne Überlappung sind nicht zwingend erforderlich, es reicht n+ bzw. p+. Wird jedoch eine n- und p-Implantation unterlegt, verringert dies die Gefahr von metallischen Kurzschlüssen durch die n+- bzw. p+-Schichten und verbessert damit die Ausbeuten. Beim Basisanschluß und Drain/Source kann n bzw. p unterlegt werden. Die Maskierung kann hierbei mit den bekannten fotolithographischen Prozessen erfolgen.
  • Um einen besonders niederohmigen Bahnwiderstand zu ermöglichen, ist es von Vorteil, die Übergangszone in der Randzone der n-dotierten Wanne nicht als oberflächennahe Zone, sondern als eine sich tiefer in das Halbleitersubstrat erstreckende Zone auszubilden. So kann die Übergangszone beispielsweise bis zu einer Tiefe reichen, in der die n-dotierte Wanne liegt. Hierzu ist allerdings ein zusätzlicher Verfahrensschritt erforderlich.
  • Die geometrische Anordnung von Kollektor, Emittor und Basis in der Wanne ist nur beispielhaft in den Bildern dargestellt. Sowohl Größe als auch Lage können verändert werden. Rechteckig beschriebene Strukturen können auch andere, z. B. runde Formen haben.

Claims (15)

  1. Verfahren zur Herstellung von integrationsfähigen Transistoren ausgehend von einem p-dotierten Halbleitersubstrat mit folgenden Schritten: – Aufbringen einer Maske auf das Halbleitersubstrat zur Definition eines von einer umlaufenden Kante begrenzten Fensters, – Erzeugen einer n-dotierten Wanne in dem Halbleitersubstrat mittels Ionenimplantation durch die Maske mit einer Energie, die größer als 2 MeV und die ausreichend hoch ist, so daß an der Oberfläche des Halbleitersubstrats eine p-dotierte Innenzone verbleibt, wobei die Randzone der n-dotierten Wanne bis an die Oberfläche des Halbleitersubstrats reicht, – Erzeugen von weiteren die Struktur des Transistors bildenden n-dotierten und/oder p-dotierten Zonen in der p-dotierten Innenzone und in der Randzone der n-dotierten Wanne.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Schaffung der einen NPN-Transistor bildenden Struktur in der p-dotierten Innenzone eine zusammen mit der p-dotierten Innenzone die Basis des Transistors bildende von der p-dotierten Innenzone eingeschlossene p-dotierte Zone mit einer stärkeren Dotierung als die des Halbleitersubstrates und in der p-dotierten Zone eine den Emitter des Transistors bildende n-dotierte Zone erzeugt werden, wobei die n-dotierte Wanne den Kollektor des Transistors bildet.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die den Emitter bildende n-dotierte Zone eine stärkere Dotierung als die der n-dotierten Wanne hat.
  4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß in der n-dotierten Randzone der Wanne eine n-dotierte Übergangszone mit einer stärkeren Dotierung als die der Wanne und in der von der p-dotierten Innenzone eingeschlossenen p-dotierten Zone eine p-dotierte Zone mit einer stärkeren Dotierung als die der von der p-dotierten Innenzone eingeschlossenen p-dotierten Zone erzeugt werden.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Schaffung der einen PNP-Transistor bildenden Struktur in der p-dotierten Innenzone eine die Basis des Transistors bildende von der p-dotierten Innenzone eingeschlossenen n-dotierte Zone und in der n-dotierten Zone eine den Emitter des Transistors bildende p-dotierte Zone erzeugt werden, wobei die p-dotierte Innenzone den Kollektor des Transistors bildet.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die den Emitter des Transistors bildende p-dotierte Zone eine stärkere Dotierung als die des Halbleitersubstrats hat.
  7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß in der n-dotierten Randzone der Wanne eine n-dotierte Zone mit einer stärkeren Dotierung als die der Wanne und in der die Basis bildenden n-dotierten Zone eine n-dotierte Zone mit einer stärkeren Dotierung als die der die Basis bildenden n-dotierten Zone und in der p-dotierten Innenzone eine p-dotierte Zone mit einer stärkeren Dotierung als die der p-dotierten Innenzone erzeugt werden.
  8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Schaffung der einen NPN-Transistor mit hoher Verstärkung bildenden Struktur in der p-dotierten Innenzone eine den Emitter des Transistors bildende n-dotierte Zone erzeugt wird, wobei die p-dotierte Innenzone die Basis und die n-dotierte Wanne den Kollektor des Transistors bildet.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß in der Randzone der n-dotierten Wanne eine n-dotierte Zone mit einer stärkeren Dotierung als die der Wanne und in der den Emitter bildenden n-dotierten Zone eine n-dotierte Zone mit einer stärkeren Dotierung als die der den Emitter bildenden Zone und in der p-dotierten Innenzone eine p-dotierte Zone mit einer stärkeren Dotierung als die der p-dotierten Innenzone erzeugt werden.
  10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Schaffung der ein I2L-Element bildenden Struktur eine die Randzone der n-dotierten Wanne mit der p-dotierten Innenzone verbindende n-dotierte Zone und in der p-dotierten Innenzone mindestens eine n-dotierte Zone erzeugt werden, wobei die p-dotierte Innenzone die Basis eines Multikollektor-Transistors und die mindestens eine von der p-dotierten Innenzone eingeschlossene n-dotierte Zone die einzelnen Kollektoren des Transistors bilden.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß in der die Randzone der n-dotierten Wanne mit der p-dotierten Innenzone verbindenden n-dotierten Zone eine p-dotierte Zone eingebracht wird.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß in der p-dotierten Innenzone eine p-dotierte Zone mit einer stärkeren Dotierung als die des Halbleitersubstrats und in der mindestens einen von der p-dotierten Innenzone eingeschlossenen n-dotierten Zone eine n-dotierte Zone mit einer stärkeren Dotierung als die der n-dotierten Zone erzeugt werden.
  13. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Schaffung einer einen Feldeffekttransistor bildenden Struktur in der p-dotierten Innenzone eine das Gate des Transistors bildende n-dotierte Zone erzeugt wird, die die p-dotierte Innenzone in zwei p-dotierte Bereiche trennt, von denen der eine Bereich den Drain und der andere Bereich den Source des Transistors darstellt.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß in die Drain und Source bildenden Bereiche der p-dotierten Innenzone jeweils eine p-dotierte Zone mit einer stärkeren Dotierung als die der p-dotierten Innenzone eingebracht werden.
  15. Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß in die den Gate bildende n-dotierte Zone eine n-dotierte Zone mit einer stärkeren Dotierung als die der den Gate bildenden n-dotierten Zone eingebracht wird.
DE19844531.8A 1998-09-29 1998-09-29 Verfahren zur Herstellung von Transistoren Expired - Lifetime DE19844531B4 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE19844531.8A DE19844531B4 (de) 1998-09-29 1998-09-29 Verfahren zur Herstellung von Transistoren
PCT/EP1999/005942 WO2000019503A1 (de) 1998-09-29 1999-08-13 Verfahren zur herstellung von transistoren
JP2000572912A JP2002526917A (ja) 1998-09-29 1999-08-13 トランジスタの製造方法
EP99942864A EP1129476A1 (de) 1998-09-29 1999-08-13 Verfahren zur herstellung von transistoren
CNB99812687XA CN1151544C (zh) 1998-09-29 1999-08-13 生产晶体管的方法
US09/806,224 US7271070B1 (en) 1998-09-29 1999-08-13 Method for producing transistors
AU56220/99A AU5622099A (en) 1998-09-29 1999-08-13 Method for producing transistors
AU63303/99A AU6330399A (en) 1998-09-29 1999-09-29 Semiconductor structure for semiconductor components
PCT/EP1999/007226 WO2000019535A1 (de) 1998-09-29 1999-09-29 Halbleiterstruktur für halbleiterbauelemente

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19844531.8A DE19844531B4 (de) 1998-09-29 1998-09-29 Verfahren zur Herstellung von Transistoren

Publications (2)

Publication Number Publication Date
DE19844531A1 DE19844531A1 (de) 2000-04-06
DE19844531B4 true DE19844531B4 (de) 2017-12-14

Family

ID=7882576

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19844531.8A Expired - Lifetime DE19844531B4 (de) 1998-09-29 1998-09-29 Verfahren zur Herstellung von Transistoren

Country Status (7)

Country Link
US (1) US7271070B1 (de)
EP (1) EP1129476A1 (de)
JP (1) JP2002526917A (de)
CN (1) CN1151544C (de)
AU (2) AU5622099A (de)
DE (1) DE19844531B4 (de)
WO (2) WO2000019503A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10057163A1 (de) * 2000-11-16 2002-05-23 Gruetzediek Ursula Verfahren zur Herstellung von Halbleiterbauelementen mit Schottky-Übergängen
JP3812421B2 (ja) 2001-06-14 2006-08-23 住友電気工業株式会社 横型接合型電界効果トランジスタ
DE102004016992B4 (de) * 2004-04-02 2009-02-05 Prema Semiconductor Gmbh Verfahren zur Herstellung eines Bipolar-Transistors
DE502004011805D1 (de) 2004-12-08 2010-12-02 Prema Semiconductor Gmbh Verfahren zur Herstellung einer Halbleiteranordnung mit einer spannungsfesten PMOSFET-Halbleiterstruktur und einer NMOSFET-Halbleiterstruktur
US7550787B2 (en) * 2005-05-31 2009-06-23 International Business Machines Corporation Varied impurity profile region formation for varying breakdown voltage of devices
US20080128762A1 (en) * 2006-10-31 2008-06-05 Vora Madhukar B Junction isolated poly-silicon gate JFET

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5173887A (ja) * 1974-12-23 1976-06-26 Fujitsu Ltd Handotaisochinoseizohoho
EP0032022B1 (de) * 1979-12-21 1984-08-01 Fujitsu Limited Verfahren zur Herstellung einer integrierte Halbleiterschaltvorrichtung
JPH0494545A (ja) * 1990-08-10 1992-03-26 Fujitsu Ltd バイポーラトランジスタ
US5124770A (en) * 1985-10-07 1992-06-23 Hitachi, Ltd. Field effect transistor with alpha particle protection
JPH05226351A (ja) * 1992-02-17 1993-09-03 Sharp Corp 半導体装置の製造方法
US5670822A (en) * 1994-04-13 1997-09-23 Winbond Electronics Corporation CMOS process compatible self-alignment lateral bipolar junction transistor
US5837590A (en) * 1994-09-22 1998-11-17 Texas Instruments Incorporated Isolated vertical PNP transistor without required buried layer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3925120A (en) 1969-10-27 1975-12-09 Hitachi Ltd A method for manufacturing a semiconductor device having a buried epitaxial layer
US3981072A (en) * 1973-05-25 1976-09-21 Trw Inc. Bipolar transistor construction method
GB2023340B (en) * 1978-06-01 1982-09-02 Mitsubishi Electric Corp Integrated circuits
DE2922250A1 (de) 1979-05-31 1980-12-11 Siemens Ag Lichtsteuerbarer transistor
DE3026779A1 (de) * 1979-07-16 1981-02-12 Matsushita Electric Ind Co Ltd Integrierte halbleiterschaltung
JPS5724548A (en) 1980-07-22 1982-02-09 Nippon Telegr & Teleph Corp <Ntt> Manufacture of semiconductor device
JP2505767B2 (ja) 1986-09-18 1996-06-12 キヤノン株式会社 光電変換装置の製造方法
NL8701251A (nl) 1987-05-26 1988-12-16 Philips Nv Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
US5292671A (en) * 1987-10-08 1994-03-08 Matsushita Electric Industrial, Co., Ltd. Method of manufacture for semiconductor device by forming deep and shallow regions
EP0339386B1 (de) 1988-04-29 1994-07-13 Siemens Aktiengesellschaft Als Fotodetektor verwendbare Bipolartransistorstruktur
EP0673072B1 (de) * 1994-03-18 2003-05-28 Hitachi, Ltd. Halbleiteranordnung mit einem lateralen Bipolartransistor
KR0148296B1 (ko) * 1994-07-28 1998-12-01 문정환 반도체 소자의 격리방법
US5702959A (en) * 1995-05-31 1997-12-30 Texas Instruments Incorporated Method for making an isolated vertical transistor
JPH0927551A (ja) * 1995-07-12 1997-01-28 Olympus Optical Co Ltd 半導体装置の製造方法
US5858828A (en) * 1997-02-18 1999-01-12 Symbios, Inc. Use of MEV implantation to form vertically modulated N+ buried layer in an NPN bipolar transistor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5173887A (ja) * 1974-12-23 1976-06-26 Fujitsu Ltd Handotaisochinoseizohoho
EP0032022B1 (de) * 1979-12-21 1984-08-01 Fujitsu Limited Verfahren zur Herstellung einer integrierte Halbleiterschaltvorrichtung
US5124770A (en) * 1985-10-07 1992-06-23 Hitachi, Ltd. Field effect transistor with alpha particle protection
JPH0494545A (ja) * 1990-08-10 1992-03-26 Fujitsu Ltd バイポーラトランジスタ
JPH05226351A (ja) * 1992-02-17 1993-09-03 Sharp Corp 半導体装置の製造方法
US5670822A (en) * 1994-04-13 1997-09-23 Winbond Electronics Corporation CMOS process compatible self-alignment lateral bipolar junction transistor
US5837590A (en) * 1994-09-22 1998-11-17 Texas Instruments Incorporated Isolated vertical PNP transistor without required buried layer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WILSON, G.R.: Advances in Bipolar VLSI. In: Proceedings of the IEEE, Vol. 78, 1990, No. 11, S.1 17007-1719. *

Also Published As

Publication number Publication date
US7271070B1 (en) 2007-09-18
CN1151544C (zh) 2004-05-26
WO2000019503A1 (de) 2000-04-06
AU6330399A (en) 2000-04-17
AU5622099A (en) 2000-04-17
EP1129476A1 (de) 2001-09-05
JP2002526917A (ja) 2002-08-20
DE19844531A1 (de) 2000-04-06
CN1324495A (zh) 2001-11-28
WO2000019535B1 (de) 2000-05-11
WO2000019535A1 (de) 2000-04-06

Similar Documents

Publication Publication Date Title
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
EP0007923B1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
EP0256315A1 (de) Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
DE3105118A1 (de) Verfahren zur herstellung einer integrierten schaltung mit komplementaeren bipolaren transistoren und komplementaeren isolierschicht-gate-feldeffekttransistoren auf einem gemeinsamen substrat
DE2542153A1 (de) Halbleiterbaustein und verfahren zur herstellung desselben
DE2507366B2 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE2124764A1 (de) Verfahren zur Herstellung einer Halb leiteranordnung
DE1614852B2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem NPN-Transistor, einem PNP-Transistor und weiteren Schaltungselementen
DE69729927T2 (de) Bipolartransistor mit einem nicht homogenen Emitter in einer BICMOS integrierter Schaltung
DE19844531B4 (de) Verfahren zur Herstellung von Transistoren
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE2141695B2 (de) Verfahren zum herstellen eines monolithischen halbleiterbauelementes
WO2003015163A2 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE10328008B4 (de) Integrierte Schaltungsanordnung mit pnp- und npn-Bipolartransistoren sowie Herstellungsverfahren
EP0255882A2 (de) npn-Bipolartransistor mit extrem flachen Emitter/Basis-Strukturen und Verfahren zu seiner Herstellung
EP0029887A1 (de) Verfahren zum Herstellen eines vertikalen PNP-Transistors und so hergestellter Transistor
DE2600375B2 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE2627922A1 (de) Halbleiterbauteil
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren
DE10327709A1 (de) Integrierte Schaltungsanordnung mit npn- und pnp-Bipolartransistoren sowie Herstellungsverfahren
DE3005384C2 (de) Verfahren zum Herstellen einer monolithischen integrierten Halbleiterschaltung
DE4443933A1 (de) Halbleitereinrichtung und Verfahren zum Herstellen derselben
DE102004016992B4 (de) Verfahren zur Herstellung eines Bipolar-Transistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R082 Change of representative

Representative=s name: OANDO OPPERMANN & OPPERMANN LLP, DE

Representative=s name: OPPERMANN, FRANK, DIPL.-ING., DE

R082 Change of representative

Representative=s name: OANDO OPPERMANN & OPPERMANN LLP, DE

R081 Change of applicant/patentee

Owner name: PREMA SEMICONDUCTOR GMBH, DE

Free format text: FORMER OWNER: URSULA GRUETZEDIEK,JUTTA SCHEERER, , DE

Effective date: 20140219

Owner name: PREMA SEMICONDUCTOR GMBH, DE

Free format text: FORMER OWNERS: GRUETZEDIEK, URSULA, 55130 MAINZ, DE; SCHEERER, JUTTA, 55130 MAINZ, DE

Effective date: 20140219

R082 Change of representative

Representative=s name: OANDO OPPERMANN & OPPERMANN LLP, DE

Effective date: 20140219

Representative=s name: OANDO OPPERMANN & OPPERMANN LLP, DE

Effective date: 20130204

R018 Grant decision by examination section/examining division
R071 Expiry of right
R020 Patent grant now final