WO2000019503A1 - Verfahren zur herstellung von transistoren - Google Patents

Verfahren zur herstellung von transistoren Download PDF

Info

Publication number
WO2000019503A1
WO2000019503A1 PCT/EP1999/005942 EP9905942W WO0019503A1 WO 2000019503 A1 WO2000019503 A1 WO 2000019503A1 EP 9905942 W EP9905942 W EP 9905942W WO 0019503 A1 WO0019503 A1 WO 0019503A1
Authority
WO
WIPO (PCT)
Prior art keywords
doped
zone
semiconductor substrate
forming
transistor
Prior art date
Application number
PCT/EP1999/005942
Other languages
English (en)
French (fr)
Inventor
Hartmut GRÜTZEDIEK
Joachim Scheerer
Original Assignee
GRÜTZEDIEK, Ursula
Scheerer, Jutta
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GRÜTZEDIEK, Ursula, Scheerer, Jutta filed Critical GRÜTZEDIEK, Ursula
Priority to EP99942864A priority Critical patent/EP1129476A1/de
Priority to US09/806,224 priority patent/US7271070B1/en
Priority to AU56220/99A priority patent/AU5622099A/en
Priority to JP2000572912A priority patent/JP2002526917A/ja
Publication of WO2000019503A1 publication Critical patent/WO2000019503A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only

Definitions

  • the invention relates to a method for producing transistors capable of integration. _
  • a sub-collector zone also referred to as a buried layer
  • a p-doped semiconductor substrate by means of which the collector path resistance of the transistor can be effectively reduced.
  • the semiconductor substrate is then coated with an epitaxial n-type layer. Thereafter, electrically isolated areas are partitioned off in the epitaxial layer. These so-called epi islands are isolated via reverse pn junctions, which are created by deeply diffused p-zones. Further diffusion steps follow, with which the base and emitter regions of the NPN bipolar transistor are defined. The contacting for the transistor connections is then carried out.
  • the invention is therefore based on the object of specifying a simplified method for producing transistors of different types in a common production process.
  • the decisive advantage of the method according to the invention is that an epitaxy and isolation process as in the standard bipolar process is no longer necessary.
  • an n-doped well is produced in the preferably weakly p-doped semiconductor substrate by means of high-voltage implantation.
  • the ion implantation is carried out with an energy which is sufficiently high that a p-doped inner zone remains on the surface of the semiconductor substrate, while the edge zone of the n-doped well extends to the surface of the semiconductor substrate.
  • the p-doped inner zone is generated by compensating the back-scattered ions with p-doping substances.
  • the compensation can take place by means of ion implantation or diffusion with or over a large area without a mask.
  • an n-doped semiconductor substrate can also be assumed. In this case, all implantations are replaced by the complementary species, i.e. n-implantations against p-implantations and vice versa.
  • the semiconductor substrate is preferably a weakly p-doped or n-doped semiconductor substrate.
  • both NPN and PNP transistors of various designs can be manufactured.
  • further n-doped and / or p-doped zones forming the structure of the transistor are introduced into the p-doped inner zone of the semiconductor substrate.
  • a mask is applied to the semiconductor substrate, which defines a window that is delimited by a peripheral edge.
  • a deep-lying n-doped well is introduced into the semiconductor substrate by means of ion implantation, the edge zone of which extends to the surface of the semiconductor substrate.
  • the formation of the edge zone reaching as far as the semiconductor substrate surface is due to the fact that the ions adhere to a vertical edge and be braked to different degrees on an inclined edge.
  • an NPN transistor can be created easily by simply creating a p-doped zone with a stronger doping than that of the semiconductor substrate in the p-doped inner zone of the semiconductor substrate. This p-doped zone of stronger doping then forms the base of the transistor.
  • an n-doped zone is created in the p-doped inner zone. This forms the base of the transistor.
  • a preferably highly p-doped zone forming the emitter of the transistor is generated in the n-doped zone enclosed by the p-doped inner zone. The p-doped inner zone then forms the collector of the transistor.
  • n-doped and / or p-doped zones can be produced in the semiconductor substrate using the known process steps.
  • the zones near the surface are advantageously introduced by means of ion implantation.
  • the areas in which ions are to be implanted can be defined using the known masking processes.
  • the mask material can consist of photoresist, metal, glass or other materials.
  • the structure of the zones to be doped defined by means of masks is preferably created by lithographic methods. Combinations of lithographs and etching are also possible.
  • NPN transistor For the ohmic contact of the transistor connections, further n-doped and / or p-doped transition zones with a stronger doping can be introduced into the semiconductor structure.
  • An NPN transistor can also be created by producing an n-doped zone in the p-doped inner zone, which zone forms the emitter of the transistor. In this embodiment, the p-doped inner zone then forms the base and the n-doped well the collector of the transistor. It has been shown that this NPN transistor has a high gain.
  • I 2 L elements Integrated Injection Logic
  • field effect transistors can also be created without great manufacturing effort.
  • logic gates with a high packing density can also be produced starting from this semiconductor structure.
  • the active areas of the logic gates in the semiconductor structure must be separated.
  • the semiconductor structure with the raised trough also allows the production of light-sensitive diodes and transistors without great manufacturing effort.
  • the separation can be done by ion implantation using an additional mask. This ensures that the area of the tub covered by the mask is pulled upwards. Above the raised tub area, either an n-doped zone or an oxide layer is produced in the p " -doped inner zone, which extends to the tub. Instead of being covered by a mask, the tub can also be pulled up with a previously performed local oxidation. Alternatively, the active regions can also be separated by n-doped zones which extend into the trough.Another possibility of separation is to provide the semiconductor substrate with incisions which extend into the trough (trench insulation).
  • FIGS. 1 a to 1 c the step of producing an n-doped well in the semiconductor substrate by means of high-voltage implantation, the mask defining the window for the ion implantation being delimited by a vertical or obliquely inward or outward edge,
  • FIGS. 2a to 2d the further method steps for producing an NPN transistor based on the semiconductor structure from FIGS. 1a to 1c,
  • FIGS. 3a to 3d show the further method steps for producing a PNP transistor based on the semiconductor structure from FIGS. 1a to 1c,
  • FIGS. 4a to 4e the further method steps for producing an alternative embodiment of an NPN transistor, which is distinguished by a high gain, starting from the semiconductor structure from FIGS. 1a to 1c,
  • FIGS. 5a to 5d the individual method steps for producing an I 2 L (Integrated Injection Logic) element, starting from the semiconductor structure from FIGS. 1a to 1c,
  • FIGS. 6a to 6e the individual method steps for producing a field effect transistor based on the semiconductor structure from FIGS. 1a to 1c, and
  • FIGS. 7a to 7f show the individual method steps for producing a logic gate with implanted isolation
  • FIGS. 8a to 8e the individual method steps for producing a logic gate with a depth-modulated trough and implanted insulation
  • FIGS. 9a to 9e the individual process steps for producing a logic gate with a depth-modulated trough and oxide insulation
  • FIGS. 10a to 10f show the individual method steps for producing a logic gate with trench insulation
  • FIGS. 12a to 12c show the individual method steps for producing a first exemplary embodiment of a light-sensitive transistor with an open base
  • FIGS. 13a to 13d the individual process steps for producing a light-sensitive transistor with increased photosensitivity
  • FIGS. 14a to 14d the individual method step for producing a light-sensitive transistor with increased dielectric strength
  • FIGS. 15a to 15f show the individual method steps for producing a lateral PNP transistor.
  • a mask 2 is applied to a weakly p-doped semiconductor substrate 1 (wafer), which has a window 3 which is delimited by a peripheral edge 4.
  • a wafer of weakly p-doped monocrystalline silicon with a resistance of z. B. 5 ohm cm used for the base material.
  • Other suitable semiconductor materials are, for example, GaAs and SiC with the dopants suitable for these substances.
  • the mask material can consist of photoresist, metal, glass or other materials.
  • the structure is preferably created by photolithographic processes.
  • the formation of the edge 4 of the mask window 3 is not relevant for the further method steps.
  • the edge 4 of the mask window 3 can run vertically (FIG. 1a), obliquely outwards (FIG. 1b) or obliquely inwards (FIG. 1c).
  • a doping preferably an implantation of phosphorus ions with a dose of z. B. 2x10 13 atoms / cm 2 to create an n-doped well 5 in the semiconductor substrate 1.
  • the implantation energy is so high that a p -doped zone 6 still remains above the trough 5 in the semiconductor substrate 1.
  • a dose of 2x10 13 atoms / cm 2 this is the case despite the backscattered phosphorus ions, for example, when the implantation energy is 6 MeV phosphorus ions.
  • a plurality of n-doped wells, the edge zones of which extend as far as the semiconductor substrate surface, can be introduced into the semiconductor substrate by means of ion implantation using a corresponding mask.
  • the ion implantation can also be carried out with an energy which is not sufficient for a p -doped inner zone to remain on the surface of the semiconductor substrate.
  • an implantation energy of 2 MeV and a dose of 2xl0 13 atoms / cm 2 for example, the backscattered phosphorus ions reach the surface of the wafer in sufficient numbers and an easily p-doped zone remains, but an n-doped semiconductor with a concentration of N D > 10 15 / cm "3. This is prevented by either using a wafer with an overall higher p-concentration as the starting material or by adding an additional doping to the compensation Wafer surface introduced. This can be done by implantation or diffusion.
  • Compensation can take place, for example, with an implantation energy of 200 KeV and a dose of 3 x 10 "atoms / cm 2 to a depth of 0.8 ⁇ .
  • these are only reference values that can be changed many times over Re-doping can be done over the entire area or only within the tub with a mask.
  • FIGS. 2a to 2d illustrate the steps for producing an NPN transistor.
  • a circumferential hJ transition zone 9 with the usual doping concentration (N D ⁇ 10 22 cm 3 ) in the peripheral zone 7 of the tub 5 and a near-surface n + -doped zone 10 (N D 10 22 cm 3 ) in the of p-doped zone 8 enclosed in the inner zone 6 (FIG. 2 c).
  • the insulation layer (not shown) can be built up and the contacting of the transistor connections at the n + or p + transition zones by known methods (see above: GR Wilson)
  • the n-doped well 5 then forms the collector C, the p-doped inner zone 6 together with the p-doped Zone 8 the base B and the n + -doped zone 10 the emitter of the NPN transistor.
  • FIGS. 4a to 4d illustrate the process steps for producing a further embodiment of an NPN transistor which is distinguished by a high gain (super beta transistor).
  • a circumferential near-surface transition zone is then created 18 (N D ⁇ 10 22 cm 3 ) in the edge zone 7 of the tub 5 and a near-surface n + transition zone 19 (N D ⁇ 10 22 cm 3 ) in the n-zone 17 by means of ion implantation (FIG.
  • the tub 5 now forms the collector C, the inner zone 6 the base B and the n-zone 17 the emitter E des Super-beta NPN transistors, the transistor connections are contacted again at the transition zones 18, 19 and 20.
  • the stack of the n-doped zone 17 and the n-doped zone 19 is not absolutely necessary, in principle this is also sufficient n + -doped zone 19.
  • the stack v but reduces the risk of metallic short circuits, which improves the yield.
  • the n + -doped zone 19 also need not lie within the n-doped zone 17. Zones 17 and 19 can also lie one above the other or only partially overlap.
  • FIGS. 5a to 5d illustrate the process steps for producing an I 2 L element starting from FIGS. 1a to 1c.
  • Zone 21 extends from the edge zone 7 of the tub 5 in the edge region of the inner zone 6 (FIG. 5b).
  • n + transition zone 25 (N D ⁇ 10 22 cm 3 ) and in the n-doped zones 22 are formed in the edge zone 7 of the tub 5 by means of ion implantation.
  • 23, 24 further near-surface n + transition zones 26, 27, 28 (N D ⁇ 10 22 cm “3 ).
  • the inner zone 6 then forms the basis of a multi-collector transistor, while the n-zones 22, 23, 24 form the individual collectors Cl, C2, C3 of the inverse-operated transistor, the injector connection INJ is made at the p + zone 29 and the connection of the base B at the transition zone 30 and the collectors Cl , C2, C3 at the transition zones 26, 27, 28 with the known contacting processes.
  • Feeding the supply current into the I 2 L element via an injector PNP is only one preferred option.
  • a high-resistance resistor or a current source are also conceivable.
  • Figures 6a to 6d illustrate the process steps for producing a field effect transistor, which is characterized by high termination voltage and steepness.
  • the manufacture is based on the figures la to lc (Fig. 6a).
  • a rectangular n-doped zone 31 is introduced by ion implantation, which extends over the entire width but not over the entire length of the inner zone 6, so that the inner zone is separated into two areas ( Fig. 6b).
  • N D 10 22 cm 3
  • N D ⁇ 10 22 cm 3 a near-surface n + transition zone 33
  • the p + implants 34 represent the transition zones for one Metal contacting of the drain and source of the transistor (Fig. 6d). 6e shows the field effect transistor in plan view.
  • the method for producing the different transistor types is advantageous in that complex epitaxial and isolation steps are eliminated. All transistor types can be produced from the same semiconductor structure using the process steps described simultaneously in a common production process.
  • the individual method steps for producing the n- or p-doped zones in the semiconductor structure can also take place in a different order than that described in the above exemplary embodiments.
  • Arsenic or phosphorus ions with an energy of 5 to 50 keV are generally used for the n + implantations.
  • the energies for the n-implantations are correspondingly higher at 30 to 100 keV.
  • boron ions with comparable energies are generally used as for the n and n + implantations.
  • n and n + or p and p + as a stack with or without overlap are not absolutely necessary, n + or p + is sufficient.
  • n or p can be added. The masking can be done with the known photolithographic processes.
  • the transition zone in the edge zone of the n-doped trough is advantageous not to design the transition zone in the edge zone of the n-doped trough as a zone near the surface, but as a zone that extends deeper into the semiconductor substrate.
  • the transition zone can extend to a depth in which the n-doped well lies.
  • an additional process step is required for this.
  • FIGS. 7 to 10 examine the individual steps of different methods for producing logic gates which are based on this semiconductor structure, the masks and zones which correspond to one another each being provided with the same reference symbols.
  • FIG. 7a shows the step of producing the n-doped well 5 in the semiconductor substrate 1 by means of high-voltage implantation.
  • the mask 2 is applied with the window 3, so that during the ion implantation in the tub 5 the upwardly drawn edge zone 7 is formed, which extends to the surface of the semiconductor substrate and the remaining p " -doped inner zone 6 on the Encloses surface of the semiconductor substrate (see. Figures la to lc).
  • n-doped and / or p-doped zones are introduced to form the logic gates.
  • an n-doped separation zone 35 is formed in the inner zone 6 of the semiconductor substrate by means of ion implantation, which extends into the n-doped well 5.
  • the implantation takes place after applying a mask 36 using the known methods. With this implanted insulation, a multiplicity of regions can be separated off in the semiconductor substrate, which are close to one another, in order to achieve a high packing density.
  • the further steps for producing a logic gate in one of these areas are described below.
  • an, for example, rectangular n-doped zone 38 and an, for example rectangular, n-doped zone 39 are produced in the p -doped inner zone 6, the zones 38, 39 extending beyond the separation zone 35 or within the separation zone 35 lie.
  • two adjacent, for example rectangular, n-doped zones 40, 41 are introduced into the p " -doped zone 6.
  • the n-doped zones 38 to 41 are produced by means of ion implantation using the known methods ( Figure 7c).
  • an additional n + -doped transition zone 43 is generated in the outer n-doped zone 38 after the application of a further mask 42, while a near-surface n + -doped transition zone 44 is generated within the outer n-doped zone 39 .
  • n-doped zones 40, 41 near-surface n + -doped transition zones 45, 46 are also created (FIG. 7d).
  • a further mask 47 is applied in order to form a p + -doped transition zone 48 in the inner region of the outer n-doped zone 38 and in the inner zone 6 between the inner n-doped zone 41 and the outer n-doped zone 39 to produce near-surface p + -doped transition zone 49 (FIG. 7e).
  • An insulation layer 50 is applied to the semiconductor structure and is exposed in the area of the connections.
  • the tub connection W takes place at the outer n + -doped transition zones 43, 44, the connection of the injector Inj.
  • the gate connections C " C 2 at the inner n + -doped transition zones 45, 46 and the connection B for the control of the gate at the p + -doped transition zone 49 ( Figure 7f).
  • FIG. 8 illustrates a method in which an additional implantation for separating the active area is not necessary.
  • the method according to FIG. 8 differs from the method according to FIG. 7 in that the starting structure is produced by high-volume implantation using an additional mask.
  • the individual masks and zones of FIG. 8, which correspond to those of FIG. 7, are provided with the same reference symbols.
  • FIG. 8a shows the initial structure which, with the exception of the use of the additional mask, is produced using the method described with reference to FIGS. 1a to 1c.
  • a further mask 51 which surrounds the region to be separated, is applied to the semiconductor substrate within the window 3 of the mask 2 in a second lithography step.
  • the second mask 51 has one less thickness than the first mask, about half the thickness.
  • doping preferably implantation of phosphorus ions with a dose of e.g. B. 2xl0 13 ions / cm 2 to create the n-doped well 5 in the semiconductor substrate.
  • the area of the tub 5 covered by the second mask 51 is pulled upward.
  • the n-doped zones 38, 39, 40, 41 are produced in the p-doped inner zone 6, the outer n-doped zones 38, 39 extending as far as the raised region of the trough 5 (FIG. 8b).
  • the method step according to FIG. 8b corresponds to the step according to FIG. 7c.
  • the separation of the active area by the upwardly drawn trough 5 in connection with the outer n-doped zones 38, 39 enables an even higher packing density.
  • the method described with reference to FIG. 9 is based on the semiconductor structure which is produced using the steps like the semiconductor substrate according to FIG. 8a.
  • an oxide layer 53, 54 is applied above the upwardly drawn region of the well 5, which extends to the well (FIG. 9a).
  • This is followed by further doping steps which correspond to those in FIGS. 8b to 8e with the exception that the doping above the upwardly drawn region of the well 5 is absent and the outer n-doped zone 38 'and the n + -doped transition zone 43' only extend up to extend close to or only slightly into the oxide layer 53, but not beyond the raised region of the trough 5.
  • FIGS. 10a to 10f illustrate the individual method steps for producing a logic gate, in which the active area is separated by separating cuts. The method is again based on a semiconductor substrate with a raised trough 5 (FIGS. 1a to 1c). After the mask 37 'has been created, n-doped zones 38, 40, 41 are again produced in the p " -doped inner zone 6 (FIG. 10b).
  • the individual doping steps for producing the logic gate can take place in different orders. For example, it is not absolutely necessary to carry out the method steps for separating the active regions of the logic gates before the doping steps for the production of the logic gates are carried out. Rather, the individual doping steps can first be carried out and the active regions of the logic gate can only be separated later using the methods described above. Semiconductor structures other than the above can also be produced using the starting structure by separating individual regions.
  • the size of the overlap of the different dopings takes place according to the known rules of manufacture. Double implantation of the same species at one point with n + over n or p + over p can be omitted at this point if a connecting surface is not required or if a pn junction already occurs with an implantation.
  • Implantations can take place according to the known rules through the windows of the isolator (self-adjustment) or several implantations can take place through the same mask.
  • the doping is separated by diffusion or oblique implantation.
  • Other methods known to the person skilled in the art for producing the PN junctions and connections can also be used analogously, for example doping from a polysilicon layer.
  • Figures 1 la to 1 ld show the individual process steps for the production of light-sensitive diodes based on the semiconductor structure described with reference to Figures la to lc.
  • an all-round near-surface n + -doped transition zone 59 is implanted in the edge zone 7 of the inner zone 5 reaching to the surface of the semiconductor substrate 1 (FIG. 1b).
  • the p " -doped inner zone 6 is contacted with a near-surface p + -doped transition zone 60, which is implanted after application of a mask 61 in the inner zone 6.
  • a transparent insulation layer 63 is then applied to the semiconductor substrate 1, which is exposed in the areas of the transition zones 59, 60, 62. Contact is made with the contacts 1 to 3 at the exposed areas of the insulation layer 63.
  • the first diode is sensitive to short-wave light and the second diode to long-wave light. Starting from the semiconductor structure according to FIGS. 1 a to 1 c, however, only one of the two diodes can also be produced.
  • n + -doped transition zone 65 is implanted into the upwardly drawn edge zone 7 of the n-doped well 5, as in the manufacture of the diodes (FIGS. 1a to 1d).
  • n + -doped zone 66 is implanted (FIG. 12b).
  • a transparent insulation layer 67 is then applied to the semiconductor substrate and is exposed in the area of the n + -doped transition zone 65 and the n + -doped zone 66.
  • the contacts for the emitter_E and collector C are contacted in the exposed areas of the insulation layer 67.
  • FIGS. 12a to 12c show the individual method steps for producing a light-sensitive transistor with increased photosensitivity, starting from the semiconductor structure according to FIGS. 1a to 1c.
  • a circumferential n-doped zone 69 is implanted in the upwardly drawn edge zone 7 of the n-doped well 5.
  • an n-doped zone 70 is implanted in the p " -doped inner zone 6 (FIG. 13b).
  • n + -doped transition zone 71 is then implanted in the circumferential n-doped zone 69.
  • n + doped zone 72 In the central n-doped zone 70 is also implanted an n + doped zone 72, the implants after the application of a mask 73 ( Figure 13c) Then, a transparent insulating layer 74 is applied, which is above the n + -.. doped transition region 71 and the n + doped zone 72 The emitter E and the collector C are contacted again at the uncovered points (FIG. 13d).
  • a light-sensitive transistor with increased dielectric strength but reduced photosensitivity can be created by an additional implantation with p-doped material.
  • Figures 14a to 14d show the individual manufacturing steps of such a phototransistor. The production method differs from the method described with reference to FIGS. 13a to 13d in that, after a mask 76 has been applied to the p " -doped inner zone 6, a p-doped zone 75 is implanted, not an n-doped one (FIG. 14b A near-surface n + -doped transition zone 77 and a further n + -doped transition zone 78 are then implanted into the p-doped zone 75 in the upwardly drawn edge zone 7 of the n-doped well 5.
  • a lateral PNP transistor can be produced as follows.
  • FIG. 15a shows the step of producing the n-doped well 5 in the semiconductor substrate 1 by means of high-voltage implantation.
  • the mask 2 is applied with the window 3, so that during the ion implantation in the tub 5 the upwardly drawn edge zone 7 is formed, which extends to the surface of the semiconductor substrate and the remaining p " -doped inner zone 6 on the Encloses surface of the semiconductor substrate.
  • a further high-volume implantation with n-doping and a dose of approximately 1 ⁇ 10 13 / cm 2 is carried out with a mask 100, similar to that in FIGS.
  • a tub 5 ' is formed in the tub 5 with a remaining p ' inner zone 6 'and a raised edge 7' up to the surface of the substrate (FIG. 15b).
  • near-surface n + connection dopants are implanted in the peripheral regions 85 and 86 (FIG. 15c).
  • Mask 82 defines areas 87 and 88 within tub 5 and area 89 within tub 5 '(Fig. 15d). This implantation can also be dispensed with.
  • Mask 83 defines the near-surface p + connection implantations in the areas 90 and 91 (FIG. 15e).
  • the areas 85 and 86 exposed by the insulation 84 are the base connections, the areas 90 and 91 the collector connections, the area 92 the emitter connection of the PNP.
  • the raised edge 7 'of the tub 5' forms the basis of the lateral PNPs.
  • the tub 5 with the raised edge 7 serves as insulation and can be used as a base connection as the raised edge 7 'of the tub 5'.
  • the gain of the transistor can be set by the implantation dose of the tub 5 '.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung von integrationsfähigen Halbleiterbauelementen, insbesondere Transistoren oder Logikgatter, ausgehend von einem p-dotierten Halbleitersubstrat. Auf das Halbleitersubstrat wird zunächst eine Maske zur Definition eines von einer umlaufenden Kante begrenzten Fensters aufgebracht. Anschließend wird eine n-dotierte Wanne in dem Halbleitersubstrat mittels Ionenimplantation mit einer Energie erzeugt, die ausreichend ist, daß an der Oberfläche des Halbleitersubstrats eine p-dotierte Innenzone verbleibt, wobei die Randzone der n-dotierten Wanne bis an die Oberfläche des Halbleitersubstrats reicht. Die weiteren, die Struktur des Transistors oder Logikgatters bildenden n-dotierten und/oder p-dotierten Zonen, werden dann in die p-dotierte Innenzone des Halbleitersubstrats eingebracht. Das Verfahren ist insofern vorteilhaft, als aufwendige Epitaxie- und Isolationsprozesse entfallen. Bei einem n-dotierten Halbleitersubstrat werden alle Implantationen durch die komplementäre Spezies ersetzt, also n gegen p und umgekehrt.

Description

Verfahren zur Herstellung von Transistoren
Die Erfindung betrifft ein Verfahren zur Herstellung von integrationsfähigen Transistoren. _
Zur Herstellung von pn-Übergängen in Halbleiterbauelementen sind verschiedene Verfahren bekannt, zu denen die Diffusion, Epitaxie und Ionenimplantation zählen.
Ein kurze Übersicht über die vielfältigen Herstellungsverfahren von Bipolartransistoren ist in dem Zeitschriftenartikel " Advances in Bipolar VLSI" von George R. Wilson in Proceedings of the IEEE, Vol. 78, No. 11, 1990, S. 1707-1719 angegeben.
Nachfolgend wird ein Standardprozeß zur Herstellung von Bipolartransistoren näher beschrieben. Zur Herstellung von Bipolartransistoren wird zunächst eine auch als vergrabene Schicht bezeichnete Subkollektorzone in ein p-dotiertes Halbleitersubstrat eindiffundiert, durch die der Kollektorbahnwiderstand des Transistors wirksam reduziert werden kann. Anschließend wird das Halbleitersubstrat mit einer epitaktischen n-leitenden Schicht überzogen. Danach werden in der epitaktischen Schicht elektrisch isolierte Gebiete abgeteilt. Die Isolation dieser sogenannten epi-Inseln erfolgt über in Sperrichtung gepolte pn-Übergänge, die durch tief eindiffundierte p-Zonen geschaffen werden. Es folgen weitere Diffusionsschritte, mit denen die Basis und Emittergebiete des NPN-Bipolartransistors definiert werden. Anschließend wird die Kontaktierung für die Transistoranschlüsse vorgenommen.
In der Praxis hat sich der Standardbipolarprozeß mit Sperrschichtisolation bewährt. Als nachteilig erweist sich jedoch der aufwendige Epitaxie- und Isolationsprozeß. P-Kanal- Feldeffektransistoren mit niedrigen Schwellspannungen sind im Standardbipolarprozeß nur durch Zusatzmaßnahmen zu realisieren.
Der Erfindung liegt daher die Aufgabe zugrunde, ein vereinfachtes Verfahren zur Herstellung von Transistoren unterschiedlicher Art in einem gemeinsamen Fertigungsablauf anzugeben. Der entscheidende Vorteil des erfindungsgemäßen Verfahrens liegt darin, daß ein Epitaxie- und Isolationsprozeß wie beim Standardbipolarprozeß nicht mehr erforderlich ist.
Bei dem erfindungsgemäßen Verfahren wird mittels Hochvoltionenimplantation eine n- dotierte Wanne in dem vorzugsweise schwach p-dotierten Halbleitersubstrat erzeugt. Die Ionenimplantation erfolgt mit einer Energie, die ausreichend hoch ist, so daß an der Oberfläche des Halbleitersubstrats eine p-dotierte Innenzone verbleibt, während die Randzone der n-dotierten Wanne bis an die Halbleitersubstratoberfläche reicht.
Es ist aber auch möglich, eine Ionenimplantation mit einer Energie vorzunehmen, die nicht ausreichend hoch ist, so daß an der Oberfläche des Halbleitersubstrats keine p-dotierte Innenzone verbleibt, sondern eine schwach n-dotierte Innenzone. In diesem Fall wird die p- dotierte Innenzone dadurch erzeugt, daß die rückgestreuten Ionen mit p-dotierenden Stoffen kompensiert werden. Die Kompensation kann mittels Ionenimplantation oder Diffusion mit oder großflächig ohne Maske erfolgen.
Alternativ kann auch von einem n-dotierten Halbleitersubstrat ausgegangen werden. In diesem Fall werden alle Implantationen durch die komplementäre Spezies ersetzt, also n- Implantationen gegen p-Implantationen und umgekehrt. Das Halbleitersubstrat ist vorzugsweise ein schwach p-dotiertes bzw. n-dotiertes Halbleitersubstrat.
Ausgehend von der obigen Halbleiterstruktur lassen sich sowohl NPN- als auch PNP- Transistoren unterschiedlichster Ausbildung herstellen. Hierzu werden in die p-dotierte Innenzone des Halbleitersubstrats weitere die Struktur des Transistors bildende n-dotierte und/oder p-dotierte Zonen eingebracht.
Zur Erzeugung der n-dotierten Wanne wird auf das Halbleitersubstrat eine Maske aufgebracht, die ein Fenster definiert, das von einer umlaufenden Kante begrenzt wird. Unabhängig von der Ausbildung der Kante des Fensters wird mittels Ionenimplantation in das Halbleitersubstrat eine tiefliegende n-dotierte Wanne eingebracht, deren Randzone sich bis an die Oberfläche des Halbleitersubstrats erstreckt. Die Ausbildung der bis an die Halbleitersubstrat- oberfläche reichenden Randzone ist darauf zurückzuführen, daß die Ionen an einer senkrechten Kante gestreut und an einer schrägen Kante unterschiedlich stark abgebremst werden.
Ausgehend von der obigen Halbleiterstruktur kann ein NPN-Transistor ohne größeren Aufwand einfach dadurch geschaffen werden, daß in der p-dotierten Innenzone des Halbleitersubstrats eine p-dotierte Zone mit einer stärkeren Dotierung als die des Halbleitersubstrats erzeugt wird. Diese p-dotierte Zone stärkerer Dotierung bildet dann die Basis des Transistors. Eine vorzugsweise hoch n-dotierte Zone, die in die p-dotierte Zone eingebracht wird, bildet den Emitter des Transistors. Da die Randzone der hier als Kollektor dienenden n-dotierten Wanne bis an die Oberfläche des Halbleitersubstrats reicht, kann der Kollektoranschluß über eine stark n-dotierte Zone bei dieser Halbleiterstruktur leicht vorgenommen werden.
Um eine Halbleiterstruktur für einen PNP-Transistor zu schaffen, wird in der p-dotierten Innenzone eine n-dotierte Zone erzeugt. Diese bildet die Basis des Transistors. In der von der p-dotierten Innenzone eingeschlossenen n-dotierten Zone wird eine den Emitter des Transistors bildende vorzugsweise hoch p-dotierte Zone erzeugt. Die p-dotierte Innenzone bildet dann den Kollektor des Transistors.
Die Erzeugung der n-dotierten und/oder p-dotierten Zonen in dem Halbleitersubstrat kann mit den bekannten Prozeßschritten erfolgen. Vorteilhafterweise werden die oberflächennahen Zonen mittels Ionenimplantation eingebracht.
Die Bereiche, in denen Ionen implantiert werden sollen, können mit den bekannten Maskierungsprozessen definiert werden. Das Maskenmaterial kann aus Fotolack, Metall, Glas oder sonstigen Materialien bestehen. Vorzugsweise wird die Struktur der mittels Masken definierten zu dotierenden Zonen durch lithographische Methoden erstellt. Möglich sind auch Kombinationen aus Lithographien und Ätzungen.
Für den ohmschen Kontakt der Transistoranschlüsse können weitere n-dotierte und/oder p- dotierte Übergangszonen mit einer stärkeren Dotierung in die Halbleiterstruktur eingebracht werden. Ein NPN-Transistor kann auch dadurch geschaffen werden, daß in der p-dotierten Innenzone eine n-dotierte Zone erzeugt wird, die den Emitter des Transistors bildet. Die p-dotierte Innenzone bildet bei dieser Ausführungsform dann die Basis und die n-dotierte Wanne den Kollektor des Transistors. Es hat sich gezeigt, daß dieser NPN-Transistor eine hohe Verstärkung aufweist.
Ausgehend von der obigen Halbleiterstruktur mit der hochgezogenen Wanne können auch I2L-Elemente (Integrated Injection Logic) oder Feldeffekttransistoren ohne großen Fertigungsaufwand geschaffen werden.
Darüber hinaus können ausgehend von dieser Halbleiterstruktur auch Logikgatter mit hoher Packungsdichte hergestellt werden. Hierzu müssen die aktiven Gebiete der Logikgatter in der Halbleiterstruktur abgetrennt werden. Die Halbleiterstruktur mit der hochgezogenen Wanne erlaubt auch die Herstellung von lichtempfindlichen Dioden und Transistoren ohne großen Fertigungsaufwand.
Die Abtrennung kann durch Ionenimplantation unter Verwendung einer zusätzlichen Maske erfolgen. Dadurch wird erreicht, daß der von der Maske abgedeckte Bereich der Wanne nach oben gezogen wird. Oberhalb des hochgezogenen Wannenbereichs wird in der p" -dotierten Innenzone entweder eine n-dotierte Zone oder eine Oxidschicht erzeugt, die sich bis an die Wanne erstreckt. Anstelle der Abdeckung durch eine Maske kann mit einer vorher durchgeführten lokalen Oxidation ebenfalls die Wanne hochgezogen werden. Alternativ kann die Separation der aktiven Gebiete auch durch n-dotierte Zonen erfolgen, die sich bis in die Wanne erstrecken. Eine weitere Möglichkeit der Abtrennung besteht darin, das Halbleitersubstrat mit Einschnitten zu versehen, die sich bis in die Wanne erstrecken (Trenchisolation).
Im folgenden werden mehrere Ausfuhrungsbeispiele des Verfahrens zur Herstellung von Transistoren oder Logikgattern unter Bezugnahme auf die Zeichnungen näher erläutert. Es zeigen:
Figuren la bis lc den Schritt der Erzeugung einer n-dotierten Wanne in dem Halbleitersubstrat mittels Hochvoltionenimplantation, wobei die das Fenster für die Ionenimplantation definierende Maske von einer senkrechten oder schräg nach innen bzw. außen verlaufenden Kante begrenzt wird,
Figuren 2a bis 2d die weiteren Verfahrensschritte zur Herstellung eines NPN-Transistors ausgehend von der Halbleiterstruktur von den Figuren la bis lc,
Figuren 3a bis 3d die weiteren Verfahrensschritte zur Herstellung eines PNP-Transistors ausgehend von der Halbleiterstruktur von den Figuren la bis lc,
Figuren 4a bis 4e die weiteren Verfahrensschritte zur Herstellung einer alternativen Ausfuhrungsform eines NPN-Transistors, der sich durch eine hohe Verstärkung auszeichnet, ausgehend von der Halbleiterstruktur von den Figuren la bis lc,
Figuren 5a bis 5d die einzelnen Verfahrensschritte zur Herstellung eines I2L (Integrated Injection Logic) Elementes, ausgehend von der Halbleiterstruktur von den Figuren la bis lc,
Figuren 6a bis 6e die einzelnen Verfahrensschritte zur Herstellung eines Feldeffekttransistors ausgehend von der Halbleiterstruktur von den Figuren la bis lc, und
Figuren 7a bis 7f die einzelnen Verfahrensschritte zur Herstellung eines Logikgatters mit implantierter Isolation,
Figuren 8a bis 8e die einzelnen Verfahrensschritte zur Herstellung eines Logikgatters mit tiefenmodulierter Wanne und implantierter Isolation,
Figuren 9a bis 9e die einzelnen Verfahrensschritte zur Herstellung eines Logikgatters mit tiefenmodulierter Wanne und Oxidisolation, Figuren 10a bis lOf die einzelnen Verfahrensschritte zur Herstellung eines Logikgatters mit Trenchisolation, und
Figuren 1 la bis 1 ld die einzelnen Verfahrensschritte zur Herstellung lichtempfindlicher Dioden,
Figuren 12a bis 12c die einzelnen Verfahrensschritte zur Herstellung eines ersten Ausführungsbeispiels eines lichtempfindlichen Transistors mit offener Basis,
Figuren 13a bis 13d die einzelnen Verfahrensschritte zur Herstellung eines lichtempfindlichen Transistors mit erhöhter Photoempfindlichkeit,
Figuren 14a bis 14d die einzelnen Verfahrensschritt zur Herstellung eines lichtempfindlichen Transistors mit erhöhter Spannungsfestigkeit und
Figuren 15a bis 15f die einzelnen Verfahrensschritte zur Herstellung eines lateralen PNP- Transistors.
Die Herstellung der unterschiedlichen Halbleiterbauelemente setzt die unter Bezugnahme auf die Figuren la bis lc beschriebene Halbleiterstruktur voraus. Nachfolgend werden die einzelnen Schritte zur Herstellung dieser Halbleiterstruktur beschrieben.
Auf ein schwach p-dotiertes Halbleitersubstrat 1 (Wafer) wird eine Maske 2 aufgebracht, die ein Fenster 3 aufweist, das von einer umlaufenden Kante 4 begrenzt wird. Für das Grundmaterial wird vorzugsweise ein Wafer aus schwach p-dotiertem monokristallinem Silizium mit einem Widerstand von z. B. 5 Ohm cm verwendet. Weitere geeignete Halbleitermaterialien sind z.B. GaAs und SiC mit den für diese Stoffe geeigneten Dotiermitteln. Das Maskenmaterial kann aus Fotolack, Metall, Glas oder auch anderen Materialien bestehen. Vorzugsweise wird die Struktur durch fotolithographische Verfahren geschaffen. Für die weiteren Verfahrensschritte ist die Ausbildung der Kante 4 des Maskenfensters 3 nicht relevant. Die Kante 4 des Maskenfensters 3 kann senkrecht (Figur la), schräg nach außen (Figur lb) oder schräg nach innen (Figur lc) verlaufen.
Nach der Maskenerstellung, die mit den bekannten Prozessen erfolgen kann, erfolgt eine Dotierung, vorzugsweise eine Implantation von Phosphorionen mit einer Dosis von z. B. 2x1013 Atome/cm2, um eine n-dotierte Wanne 5 in dem Halbleitersubstrat 1 zu schaffen. Die Implantationsenergie ist dabei so hoch, daß oberhalb der Wanne 5 in dem Halbleitersubstrat 1 noch eine p -dotierte Zone 6 verbleibt. Bei einer Dosis von 2x1013 Atome/cm2 ist dies trotz der rückgestreuten Phosphorionen beispielsweise dann der Fall, wenn die Implantationsenergie 6 MeV Phosphorionen beträgt.
Bei der Hochvoltionenimplantation kommt es im Bereich der Kante 4 des Maskenfensters 3 zu einem besonderen Effekt. Da die Ionen an der senkrechten Kante gestreut bzw. an den schräg verlaufenden Kanten unterschiedlich stark abgebremst werden, bildet sich in der Wanne 5 eine nach oben gezogene Randzone 7 aus, die bis zu der Oberfläche des Halbleitersubstrats 1 reicht und die verbleibende p -dotierte Zone 6 an der Oberfläche des Halbleitersubstrats umschließt.
Zur Herstellung einer integrierten Schaltung können mit einer entsprechenden Maske eine Vielzahl von n-dotierten Wannen, deren Randzonen sich bis an die Halbleitersubstratoberfläche erstrecken, mittels Ionenimplantation in das Halbleitersubstrat eingebracht werden.
Alternativ kann die Ionenimplantation aber auch mit einer Energie erfolgen, die nicht ausreichend ist, daß an der Oberfläche des Halbleitersubstrats eine p -dotierte Innenzone verbleibt. Bei einer Implantationsenergie von 2 MeV und einer Dosis von 2xl013 Atome/cm2 beispielsweise erreichen die rückgestreuten Phosphorionen in genügender Zahl die Oberfläche des Wafers und es bleibt keine leicht p -dotierte Zone erhalten, sondern ein n-dotierter Halbleiter mit einer Konzentration von ND > 1015/cm"3. Dies wird dadurch verhindert, daß als Ausgangsmaterial entweder ein Wafer mit einer insgesamt höheren p-Konzentration genommen wird, oder es wird zur Kompensation eine zusätzliche Dotierung in die Waferoberfläche eingebracht. Diese kann durch Implantation oder Diffusion vorgenommen werden. Eine Kompensation kann beispielsweise bei einer Implantationenergie von 200 KeV und einer Dosis von 3 x 10" Atome/cm2 bis zu einer Tiefe von 0,8μ erfolgen. Hierbei handelt es sich aber nur um Anhaltswerte, die um ein Vielfaches verändert werden können. Die Umdotierung kann ganzflächig oder nur innerhalb der Wanne mit Maske erfolgen.
Ausgehend von der unter Bezugnahme auf die Figuren la bis lc beschriebenen Halbleiterstruktur können nun verschiedene Transistortypen hergestellt werden.
Die Figuren 2a bis 2d veranschaulichen die Schritte zur Herstellung eines NPN-Transistors. In die von der n-dotierten Wanne eingeschlossene p"-dotierte Innenzone 6 der Halbleiterstruktur (Fig. 2a) von den Figuren la bis lc wird mittels Ionenimplantation eine zentrale rechteckige, runde oder sonstwie geformte p-dotierte Zone 8 mit einer üblichen Dotierung (NA= 1018 cm"3) eingebracht, die stärker als die des Halbleitersubstrats ist (Fig. 2b). Anschließend werden mittels Ionenimplantation eine oberflächennahe umlaufende hJÜbergangszone 9 mit der üblichen Dotierungskonzentration (ND~1022cm 3) in die Randzone 7 der Wanne 5 und eine oberflächennahe n+-dotierte Zone 10 (ND=1022cm 3) in die von der Innenzone 6 eingeschlossene p -dotierte Zone 8 eingebracht (Figur 2c). In einem weiteren Implantationsschritt wird dann eine oberflächennahe p+-dotierte Übergangszone 11 (ND=1022 cm"3) in die p-dotierte Zone 8 eingebracht (Figur 2d). Zum Schluß kann die nicht eingezeichnete Isolationsschicht aufgebaut und die Kontaktierung der Transistoranschlüsse an den n+- bzw. p+-Übergangszonen nach bekannten Verfahren (s. o.: G. R. Wilson) vorgenommen werden. Die n-dotierte Wanne 5 bildet bei dieser Ausführungsform dann den Kollektor C, die p -dotierte Innenzone 6 zusammen mit der p-dotierten Zone 8 die Basis B und die n+-dotierte Zone 10 den Emitter des NPN-Transistors.
Die Herstellung eines PNP-Transistors geht ebenfalls von der Halbleiterstruktur von den Figuren la bis lc aus. In die p -dotierte Innenzone 6 (Fig. 3 a) wird mittels Ionenimplantation eine zentrale n-dotierte Zone 12 (ND=1018cm3) eingebracht (Figur 3b). Anschließend werden eine umlaufende oberflächennahe n+-Übergangszone 13 (ND~1022cm 3) in die Randzone 7 der Wanne 5 und eine oberflächennahe seitliche n+-Übergangszone 14 (ND=1022cm3) in die zentrale n-Zone 12 mittels Ionenimplantation eingebracht (Figur 3c). In einem weiteren Ver- fahrensschritt werden dann eine umlaufende oberflächennahe pJÜbergangszone 15 (ND=-1022 cm"3) in die Innenzone 6 und eine seitliche oberflächennahe p+-Zone 16 (ND=1022cm 3) in die zentrale n-Zone 12 mittels Ionenimplantation eingebracht. Die p"-Innenzone 6 bildet nun den Kollektor C, die zentrale n-Zone 12 die Basis B und die p+-Zone 16 den Emitter E des PNP- Transistors, wobei die hochdotierten Übergangszonen zur Herstellung einer ohmschen Verbindung zu den Transistoranschlüssen vorgesehen sind (Fig. 3d). Die Kontaktierung der Transistoranschlüsse kann wieder mit den bekannten Prozessen erfolgen. Um die Abbruchspannung zwischen Emitter und Kollektor zu erhöhen, können in der praktischen Anwendung Basis und Wanne elektrisch miteinander verbunden werden.
Die Figuren 4a bis 4d veranschaulichen die Prozeßschritte zur Herstellung einer weiteren Ausführungsform eines NPN-Transistors, der sich durch eine hohe Verstärkung auszeichnet (Super-Beta-Transistor). Ausgehend von der Halbleiterstruktur (Fig. 4a) von den Figuren la bis lc wird mittels Ionenimplantation in der Innenzone 6 eine n-dotierte Zone 17 (ND=1018cm"3) erzeugt (Figur 4b). Anschließend werden eine umlaufende oberflächennahe hJÜbergangszone 18 (ND~1022cm3) in der Randzone 7 der Wanne 5 und eine oberflächennahe n+-Übergangszone 19 (ND~1022cm 3) in der n-Zone 17 mittels Ionenimplantation erzeugt (Figur 4c). Daraufhin wird eine oberflächennahe p+-Übergangszone 20 (ND=1022cm'3) in der Innenzone 6 mittels Ionenimplantation erzeugt. Die Wanne 5 bildet nun den Kollektor C, die Innenzone 6 die Basis B und die n-Zone 17 den Emitter E des Super-Beta-NPN- Transistors. An den Übergangszonen 18, 19 und 20 erfolgt wieder die Kontaktierung der Transistoranschlüsse. Bei der obigen Ausführungsform ist der Stapel aus der n-dotierten Zone 17 und der nJdotierten Zone 19 nicht zwingend erforderlich, prinzipiell reicht auch die n+-dotierte Zone 19. Der Stapel verringert aber die Gefahr von metallischen Kurzschlüssen, wodurch die Ausbeute verbessert wird. Die n+-dotierte Zone 19 braucht auch nicht innerhalb der n-dotierten Zone 17 liegen. Die Zonen 17 und 19 können auch übereinanderliegen oder sich nur teilweise überlappen.
Fig. 4e zeigt eine Teilansicht der Ausfuhrungsform gemäß der Figuren 4a bis 4d, bei der die n+-dotierte Zone 19 und die n-dotierte Zone 17 übereinanderliegen, ohne daß die Zone 19 von der Zone 17 eingeschlossen wird. Die Figuren 5a bis 5d veranschaulichen die Prozeßschritte zur Herstellung eines I2L-Elements ausgehend von den Figuren la bis lc. Zunächst werden n-dotierte Zonen, beispielsweise vier n-dotierte Zonen 21, 22, 23, 24 (ND=1018cm"3) in die Innenzone 6 mittels Ionenimplantation eingebracht. Zone 21 erstreckt sich von der Randzone 7 der Wanne 5 in den Randbereich der Innenzone 6 (Fig. 5b). Im nächsten Prozeßschritt werden mittels Ionenimplantation in der Randzone 7 der Wanne 5 eine umlaufende oberflächennahe n+-Übergangszone 25 (ND~1022cm3) und in den n-dotierten Zonen 22, 23, 24 weitere oberflächennahe n+-Über- gangszonen 26, 27, 28 (ND~1022cm"3) erzeugt. In der die Randzone 7 der Wanne 5 mit der Innenzone 6 verbindenden n-Zone 21 wird eine oberflächennahe p+-Zone 29 (ND=1022cm3) erzeugt. Diese bildet den Emitter des Injektor-PNPs. Eine weitere p+-Über- gangszone 30 (ND=1022 cm"3) wird in die Innenzone seitlich neben den n+-Übergangszonen 26, 27, 28 eingebracht. Die Innenzone 6 bildet dann die Basis eines Multikollektor-Transistors, während die n-Zonen 22, 23, 24 die einzelnen Kollektoren Cl, C2, C3 des invers betriebenen Transistors bilden. Der Injektor- Anschluß INJ erfolgt an der p+-Zone 29 und der Anschluß der Basis B an der Übergangszone 30 und der Kollektoren Cl, C2, C3 an den Übergangszonen 26, 27, 28 mit den bekannten Kontaktierungsprozessen.
Die Einspeisung des Versorgungsstroms in das I2L-Element über einen Injektor-PNP ist nur eine bevorzugte Möglichkeit. Auch ein hochohmiger Widerstand oder eine Stromquelle sind denkbar.
Die Figuren 6a bis 6d veranschaulichen die Prozeßschritte zur Herstellung eines Feldeffekttransistors, der sich durch hohe Abbruchspannung und Steilheit auszeichnet. Die Herstellung geht von den Figuren la bis lc aus (Fig. 6a). In die p-dotierte Innenzone 6 der Wanne 5 wird mittels Ionenimplantation eine rechteckformige n-dotierte Zone 31 eingebracht, die sich über die gesamte Breite, aber nicht über die gesamte Länge der Innenzone 6 erstreckt, so daß die Innenzone in zwei Bereiche getrennt wird (Fig. 6b). Anschließend werden mittels Ionenimplantation eine umlaufende oberflächennahe n+-Übergangszone 32 (ND=1022cm3) in die Randzone 7 der Wanne 5 und eine oberflächennahe n+-Übergangszone 33 (ND~1022cm3) in die n-Zone 31 eingebracht. Diese Zonen bilden das Gate des Transistors (Fig. 6c). Daraufhin werden in den beiden Bereichen der Innenzone 6 jeweils eine p+-dotierte Zone 34 (ND=1022cm"3) erzeugt. Die p+-Implantationen 34 stellen die Übergangszonen für eine Metallkontaktierung von Drain und Source des Transistors dar (Fig. 6d). Fig. 6e zeigt den Feldeffekttransistor in der Draufsicht.
Das Verfahren zur Herstellung der unterschiedlichen Transistortypen ist insofern vorteilhaft, als aufwendige Epitaxie- und Isolationsschritte entfallen. Sämtliche Transistortypen können ausgehend von derselben Halbleiterstruktur mit den beschriebenen Prozeßschritten gleichzeitig in einem gemeinsamen Fertigungsablauf hergestellt werden. Die einzelnen Verfahrensschritte zur Erzeugung der n- oder p-dotierten Zonen in der Halbleiterstruktur können dabei auch in einer anderen Reihenfolge als die in den obigen Ausführungsbeispielen beschriebenen erfolgen. Für die n+-Implantationen werden in der Regel Arsen- oder Phosphor- Ionen mit einer Energie von 5 bis 50 keV verwendet. Die Energien für die n-Implantationen liegen mit 30 bis 100 keV entsprechend höher. Bei p- und p+-Implantationen werden in der Regel Bor-Ionen mit vergleichbaren Energien wie bei den n- und n+-Implantationen verwendet. Die angegebenen Konzentrationen und Energien sind übliche Werte, können aber über- oder unterschritten werden. Andere Verfahren zum Einbringen der Dotierungen sind möglich. Unterbrechungen der dotierten Zonen sind ebenfalls möglich, n und n+ bzw. p und p+ als Stapel mit oder ohne Überlappung sind nicht zwingend erforderlich, es reicht n+ bzw. p+ . Wird jedoch eine n- und p-Implantation unterlegt, verringert dies die Gefahr von metallischen Kurzschlüssen durch die n+- bzw. p+-Schichten und verbessert damit die Ausbeuten und kann die elektrischen Daten der Bauelemente verändern. Beim Basisanschluß und Drain/Source kann n bzw. p unterlegt werden. Die Maskierung kann hierbei mit den bekannten fotolithographischen Prozessen erfolgen.
Um einen besonders niederohmigen Bahnwiderstand zu ermöglichen, ist es von Vorteil, die Übergangszone in der Randzone der n-dotierten Wanne nicht als oberflächennahe Zone, sondern als eine sich tiefer in das Halbleitersubstrat erstreckende Zone auszubilden. So kann die Übergangszone beispielsweise bis zu einer Tiefe reichen, in der die n-dotierte Wanne liegt. Hierzu ist allerdings ein zusätzlicher Verfahrensschritt erforderlich.
Die geometrische Anordnung von Kollektor, Emitter und Basis in der Wanne ist nur beispielhaft in den Bildern dargestellt. Sowohl Größe als auch Lage können verändert werden. Rechteckig beschriebene Strukturen können auch andere, z.B. runde Formen haben. Ausgehend von der unter Bezugnahme auf die Figuren la bis lc beschriebenen Halbleiterstruktur lassen sich neben den obigen Bauelementen auch weitere Logikgattertypen in einem gemeinsamen Fertigungsablauf herstellen. Die Figuren 7 bis 10 veranschauhchen die einzelnen Schritte unterschiedlicher Verfahren zur Herstellung von Logikgattern, die auf dieser Halbleiterstruktur beruhen, wobei die einander entsprechenden Masken und Zonen jeweils mit den gleichen Bezugszeichen versehen sind.
Figur 7a zeigt den Schritt der Erzeugung der n-dotierten Wanne 5 in dem Halbleitersubstrat 1 mittels Hochvoltionenimplantation. Auf das Halbleitersubstrat wird die Maske 2 mit dem Fenster 3 aufgebracht, so daß sich während der Ionenimplantation in der Wanne 5 die nach oben gezogene Randzone 7 ausbildet, die bis zu der Oberfläche des Halbleitersubstrats reicht und die verbleibende p" -dotierte Innenzone 6 an der Oberfläche des Halbleitersubstrats umschließt (vgl. Figuren la bis lc).
In dem Halbleitersubstrat werden dann die aktiven Gebiete der Logikgatter abgetrennt, in denen weitere n-dotierte und/oder p-dotierte Zonen zur Ausbildung der Logikgatter eingebracht werden. Zur Abtrennung wird in der Innenzone 6 des Halbleitersubstrats mittels Ionenimplantation jeweils eine das aktive Gebiet umschließende n-dotierte Trennzone 35 erzeugt, die sich bis in die n-dotierte Wanne 5 erstreckt. Die Implantation erfolgt nach Aufbringen einer Maske 36 mit den bekannten Verfahren. Mit dieser implantierten Isolation können in dem Halbleitersubstrat eine Vielzahl von Gebieten abgetrennt werden, die dicht nebeneinander liegen, um eine hohe Packungsdichte zu erzielen. Nachfolgend werden die weiteren Schritte zur Herstellung eines Logikgatters in einem dieser Gebiete beschrieben.
Nach Aufbringen einer weiteren Maske 37 werden in der p -dotierten Innenzone 6 eine beispielsweise rechteckformige n-dotierte Zone 38 und eine beispielsweise rechteckformige n- dotierte Zone 39 erzeugt, wobei sich die Zonen 38, 39 über die Trennzone 35 hinaus erstrecken oder innerhalb der Trennungszone 35 liegen. Zwischen den n-dotieren Zonen 38, 39 werden zwei nebeneinander liegende beispielsweise rechteckformige n-dotierte Zonen 40, 41 in die p" -dotierte Zone 6 eingebracht. Die Erzeugung der n-dotierten Zonen 38 bis 41 erfolgt mittels Ionenimplantation mit den bekannten Verfahren (Figur 7c). Für die Anschlüsse des Logikgatters werden nach dem Aufbringen einer weiteren Maske 42 in der äußeren n-dotierten Zone 38 eine oberflächennahe n+ -dotierte Übergangszone 43 erzeugt, während innerhalb der äußeren n-dotierten Zone 39 eine oberflächennahe n+ -dotierte Übergangszone 44 erzeugt wird. In den inneren n-dotierten Zonen 40, 41 werden ebenfalls oberflächennahe n+ -dotierte Übergangszonen 45, 46 geschaffen (Figur 7d).
Daraufhin wird eine weitere Maske 47 aufgebracht, um in dem innenliegenden Bereich der äußeren n-dotierten Zone 38 eine oberflächennahe p+ -dotierte Übergangszone 48 und in der Innenzone 6 zwischen der inneren n-dotierten Zone 41 und der äußeren n-dotierten Zone 39 eine oberflächennahe p+ -dotierte Übergangszone 49 zu erzeugen (Figur 7e).
Auf die Halbleiterstruktur wird eine Isolationsschicht 50 aufgebracht, die im Bereich der Anschlüsse freigelegt wird. Der Wannenanschluß W erfolgt an den äußeren n+ -dotierten Übergangszonen 43, 44, der Anschluß des Injektors Inj. für den Versorgungsstrom an der p+ - dotierten Übergangszone 48, die innerhalb der äußeren n-dotierten Zone 38 liegt, die Gatter- Anschlüsse C„ C2 an den inneren n+ -dotierten Übergangszonen 45, 46 und der Anschluß B für die Steuerung des Gatters an der p+ -dotierten Übergangszone 49 (Figur 7f).
Bei dem unter Bezugnahme auf Figur 7 beschriebenen Logikgatter wird das aktive Gebiet durch eine implantierte Trennzone separiert. Figur 8 veranschaulicht ein Verfahren, bei dem eine zusätzliche Implantation zur Abtrennung des aktiven Gebietes nicht erforderlich ist. Das Verfahren gemäß Figur 8 unterscheidet sich von dem Verfahren gemäß Figur 7 dadurch, daß die Herstellung der Ausgangsstruktur durch Hochvoltionenimplantation unter Verwendung einer zusätzlichen Maske erfolgt. Die einzelnen Masken und Zonen von Figur 8, die denen von Figur 7 entsprechen, sind mit den gleichen Bezugszeichen versehen.
Figur 8a zeigt die Ausgangsstruktur, die mit Ausnahme der Verwendung der zusätzlichen Maske mit dem unter Bezugnahme auf die Figuren la bis lc beschriebenen Verfahren hergestellt wird. Vor der Ionenimplantation wird innerhalb des Fensters 3 der Maske 2 in einem zweiten Lithographieschritt eine weitere Maske 51 auf das Halbleitersubstrat aufgebracht, die den abzutrennenden Bereich umschließt. Die zweite Maske 51 hat eine geringere Dicke als die erste Maske, in etwa die halbe Dicke.
Nach der Maskenerstellung erfolgt eine Dotierung, vorzugsweise eine Implantation von Phosphorionen mit einer Dosis von z. B. 2xl013 Ionen/cm2 , um die n-dotierte Wanne 5 in dem Halbleitersubstrat zu schaffen. Dabei wird der von der zweiten Maske 51 abgedeckte Bereich der Wanne 5 nach oben gezogen. Anschließend werden die n-dotierten Zonen 38, 39, 40, 41 in der p-dotierten Innenzone 6 erzeugt, wobei die außenliegenden n-dotieren Zonen 38, 39 sich bis an den hochgezogenen Bereich der Wanne 5 erstrecken (Figur 8b). Der Verfahrensschritt gemäß Figur 8b entspricht dem Schritt gemäß Figur 7c. Die Abtrennung des aktiven Gebietes durch die nach oben gezogene Wanne 5 in Verbindung mit den außenliegenden n-dotierten Zonen 38, 39 ermöglicht eine noch höhere Packungsdichte.
Daraufhin folgen weitere Dotierungsschritte, die denen der Figuren 7d bis 7f entsprechen. Allerdings wird in der Maske 42 Oberhalb der nach oben gezogenen Randzone 7 der Wanne 5 ein weiterer Ausschnitt 51 freigelegt, um eine weitere n+ -dotierte Übergangszone 52 zu erzeugen, die dem Anschluß der Wanne dient (Figur 8c). Für den Wannenanschluß wird die Isolationsschicht 50' oberhalb der n+ -dotierten Übergangszone 43 oder 52 freigelegt (Figur 8e).
Das unter Bezugnahme auf Figur 9 beschriebene Verfahren geht von der Halbleiterstruktur aus, die mit den Schritten hergestellt wird, wie das Halbleitersubstrat gemäß Figur 8a. Zur Abtrennung des aktiven Bereichs wird jedoch anstelle der n-Dotierung oberhalb des nach oben gezogenen Bereichs der Wanne 5 eine Oxidschicht 53, 54 aufgebracht, die sich bis an die Wanne erstreckt (Fig. 9a). Daraufhin folgen weitere Dotierungsschritte, die mit der Ausnahme denen der Figuren 8b bis 8e entsprechen, daß die Dotierungen oberhalb des nach oben gezogenen Bereichs der Wanne 5 fehlen und die außenliegende n-dotierte Zone 38' sowie die n+ -dotierte Übergangszone 43 ' sich nur bis nahe an oder nur wenig in die Oxidschicht 53, nicht aber über den hochgezogenen Bereich der Wanne 5 hinaus erstrecken. Die modifizierten Masken sind mit den Bezugszeichen 42", 47' versehen. Um einen Anschluß für die Basis des Injektors Inj. zu schaffen, wird die Isolationsschicht 50" oberhalb der Übergangszone 43' freigelegt (Figur 9e). Ansonsten erfolgen die Anschlüsse wie bei dem Logikgatter gemäß Figur 8. Die Figuren 10a bis lOf veranschaulichen die einzelnen Verfahrensschritte zur Herstellung eines Logikgatters, bei dem der aktive Bereich durch Trennschnitte separiert wird. Das Verfahren geht wieder von einem Halbleitersubstrat mit einer hochgezogenen Wanne 5 aus_ (Figuren la bis lc). In der p" -dotieren Innenzone 6 werden nach der Erstellung der Maske 37' wieder n-dotierte Zonen 38, 40, 41 erzeugt (Figur 10b). Nach Erstellung einer weiteren Maske 42" werden in den Zonen 38, 40, 41 sowie im Bereich des hochgezogenen Randes 7 der Wanne 5 n+-dotierte Übergangszonen 43, 45, 46, 55 erzeugt (Figur 10c). Anschließend wird nach der Erstellung einer weiteren Maske 47 eine p+ -dotierte Zone 49 in der Innenzone 6 und eine p+ -dotierte Zone 48 in dem innenliegenden Bereich der äußeren n-dotierten Zone 38 geschaffen (Figur lOd). Nun erfolgt die Abtrennung des aktiven Bereichs durch zwei sich bis in die Wanne 5 erstreckende Trennschnitte 56, 57 seitlich der p+ -dotierten Zone 49 sowie der n-dotieten Zone 38 (Figur lOe). Die Trennschnitte werden in bekannter Weise wieder aufgefüllt werden. Figur lOf zeigt das mit der Isolationsschicht 50" abgedeckte Halbleitersubstrat mit den Anschlüssen für das Logikgatter.
Die einzelnen Dotierungsschritte zur Herstellung des Logikgatters können in unterschiedlicher Reihenfolge erfolgen. So ist es beispielsweise nicht zwingend erforderlich, die Verfahrensschritte zur Abtrennung der aktiven Bereiche der Logikgatter auszuführen, bevor die Dotierungsschritte für die Herstellung der Logikgatter vorgenommen werden. Vielmehr können zunächst die einzelnen Dotierungsschritte vorgenommen und die aktiven Bereiche des Logikgatters erst später mit den oben beschriebenen Verfahren separiert werden. Auch können andere als die obigen Halbleiterstrukturen unter Verwendung der Ausgangsstruktur durch Abtrennen einzelner Bereich hergestellt werden.
Die Größe der Überlappung der verschiedenen Dotierungen erfolgt nach den bekannten Regeln einer Fertigung. Doppelimplantation der gleichen Spezies an einer Stelle bei n+ über n oder p+ über p können dann an dieser Stelle entfallen, wenn eine Anschlußfläche nicht erforderlich ist oder ein pn-Übergang schon mit einer Implantation entsteht.
Implantationen können nach den bekannten Regeln durch die Fenster des Isolators erfolgen (Selbstjustierung) oder es können mehrere Implantationen durch dieselbe Maske erfolgen. Die Trennung der Dotierung erfolgt durch Diffusion oder Schrägimplantation. Andere dem Fachmann bekannte Verfahren zur Erzeugung der PN-Übergänge und Anschlüsse können sinngemäß ebenfalls verwendet werden, wie beispielsweise Dotierungen aus einer Polysiliziumschicht.
Die Figuren 1 la bis 1 ld zeigen die einzelnen Verfahrensschritte zur Herstellung lichtempfindlicher Dioden ausgehend von der unter Bezugnahme auf die Figuren la bis lc beschriebenen Halbleiterstruktur. Zur Kontaktierung der n-dotierten Wanne 5 wird nach Aufbringen einer Maske 58 in die bis an die Oberfläche des Halbleitersubstrats 1 reichende Randzone 7 der Innenzone 5 eine umlaufende oberflächennahe n+ -dotierte Übergangszone 59 implantiert (Figur 1 lb). Die Kontaktierung der p" -dotierten Innenzone 6 erfolgt mit einer oberflächennahen p+ -dotierten Übergangszone 60, die nach Aufbringen einer Maske 61 in die Innenzone 6 implantiert wird. Gleichzeitig wird eine weitere oberflächennahe p+ - Übergangszone außerhalb der Wanne 5 in das Halbleitersubstrat 1 implantiert (Figur 1 lc). Anschließend wird eine lichtdurchlässige Isolationsschicht 63 auf das Halbleitersubstrat 1 aufgebracht, die in den Bereichen der Übergangszonen 59, 60, 62 freigelegt wird. An den freigelegten Bereichen der Isloationsschicht 63 erfolgt die Kontaktierung mit den Kontakten 1 bis 3. Damit werden zwei PN-Übergänge geschaffen. Die Anschlüsse der ersten lichtempfindlichen Diode bilden die Kontakte 1 und 2, während die Kontakte 2 und 3 die Anschlüsse der zweiten lichtempfindlichen Diode bilden. Wegen der unterschiedlich tiefen Lage der PN-Übergänge verfugen beide Dioden über eine hohe spektrale Empfindlichkeit bei unterschiedlichen Wellenlängen. Die erste Diode ist für kurzwelliges Licht und die zweite Diode für langwelliges Licht empfindlich. Ausgehend von der Halbleiterstruktur gemäß der Figuren la bis lc können aber auch nur eine der beiden Dioden hergestellt werden.
Nachfolgend werden verschiedene Verfahren zur Herstellung lichtempfindlicher Transistoren mit offener Basis ausgehend von den unter Bezugnahme auf die Figuren la bis lc beschriebenen Halbleitersubstrat erläutert.
Nach Aufbringen einer Maske 64 wird wie bei der Herstellung der Dioden (Figuren 1 la bis 1 ld) eine umlaufende oberflächennahe n+ -dotierte Übergangszone 65 in die nach oben gezogene Randzone 7 der n-dotierten Wanne 5 implantiert. In die p" -dotierte Innenzone 6 wird eine n+ -dotierte Zone 66 implantiert (Figur 12b). Daraufhin wird eine lichtdurchlässige Isolationsschicht 67 auf das Halbleitersubstrat aufgebracht, die im Bereich der n+ -dotierten Übergangszone 65 sowie der n+ -dotierten Zone 66 freigelegt wird. In den freigelegten Bereichen der Isolationsschicht 67 erfolgt die Kontaktierung der Anschlüsse für den Emitter_E und Kollektor C.
Die Lichtempfindlichkeit des Phototransistors gemäß der Figuren 12a bis 12c kann durch eine Zusatzimplantation mit n-dotiertem Material erhöht werden. Die Figuren 13a bis 13d zeigen die einzelnen Verfahrensschritte zur Herstellung eines lichtempfindlichen Transistors mit erhöhter Photoempfindlichkeit ausgehend von der Halbleiterstruktur gemäß der Figuren la bis lc. Nach Aufbringen einer Maske 68 wird eine umlaufende n-dotierte Zone 69 in die nach oben gezogene Randzone 7 der n-dotierten Wanne 5 implantiert. Gleichzeitig wird eine n- dotierte Zone 70 in die p" -dotierte Innenzone 6 implantiert (Figur 13b). Daraufhin wird eine oberflächennahe n+ -dotierte Übergangszone 71 in die umlaufende n-dotierte Zone 69 implantiert. In die zentrale n-dotierte Zone 70 wird ebenfalls eine n+ -dotierte Zone 72 implantiert. Die Implantationen erfolgen nach dem Aufbringen einer Maske 73 (Figur 13c). Daraufhin wird eine lichtdurchlässige Isolationsschicht 74 aufgebracht, die oberhalb der n+ - dotierten Übergangszone 71 und der n+ -dotierten Zone 72 freigelegt wird. An den freigelegten Stellen erfolgt wieder die Kontaktierung des Emitters E und des Kollektors C (Figur 13d).
Ein lichtempfindlicher Transistor mit erhöhter Spannungsfestigkeit, aber verringerter Photoempfindlichkeit kann durch eine Zusatzimplantation mit p-dotiertem Material geschaffen werden. Die Figuren 14a bis 14d zeigen die einzelnen Herstellungsschritte eines derartigen Phototransistors. Das Herstellungsverfahren unterscheidet sich von dem unter Bezugnahme auf die Figuren 13a bis 13d beschriebenen Verfahren dadurch, daß nach Aufbringen einer Maske 76 in die p" -dotierte Innenzone 6 nicht eine n-dotierte, sondern eine p-dotierte Zone 75 implantiert wird (Figur 14b). In die nach oben gezogenen Randzone 7 der n-dotierten Wanne 5 wird anschließend eine oberflächennahe n+ -dotierte Übergangszone 77 und eine weitere n+ -dotierte Übergangszone 78 in die p-dotierte Zone 75 implantiert. Die Implantationen erfolgen wieder nach Aufbringen einer Maske 79 (Figur 14c). Eine lichtdurchlässige Isolationsschicht 80, die oberhalb der n+ -dotierten Übergangszone 77 und der n+ -dotierten Übergangszone 78 für die Anschlüsse des Emitters E und Kollektors C freigelegt wird, deckt das Halbleitersubstrat ab (Figur 14d).
Ausgehend von der unter Bezugnahme auf die Figuren la bis lc beschriebenen Halbleiterstruktur kann ein lateraler PNP-Transistor wie folgt hergestellt werden.
Figur 15a zeigt den Schritt der Erzeugung der n-dotierten Wanne 5 in dem Halbleitersubstrat 1 mittels Hochvoltionenimplantation. Auf das Halbleitersubstrat wird die Maske 2 mit dem Fenster 3 aufgebracht, so daß sich während der Ionenimplantation in der Wanne 5 die nach oben gezogene Randzone 7 ausbildet, die bis zu der Oberfläche des Halbleitersubstrates reicht und die verbleibende p" -dotierte Innenzone 6 an der Oberfläche des Halbleitersubstrates umschließt.
In der Innenzone 6 wird mit einer Maske 100, ähnlich wie in Figur la bis lc, eine weitere Hochvoltionenimplantation mit n-Dotierung und einer Dosis von etwa lxl 013 / cm2 vorgenommen. Es bildet sich eine Wanne 5' in der Wanne 5 mit einer verbleibenden p' -Innenzone 6' und einem hochgezogenen Rand 7' bis an die Oberfläche des Substrates (Fig. 15b).
Nach Aufbringen der Maske 81 werden oberflächennahe n+ -Anschlußdotierungen in den umlaufenden Bereichen 85 und 86 implantiert (Fig. 15c). Maske 82 definiert die Bereiche 87 und 88 innerhalb der Wanne 5 und der Bereich 89 innerhalb der Wanne 5' (Fig. 15d). Auf diese Implantation kann auch verzichtet werden. Maske 83 definiert die oberflächennahen p+ -Anschluß-Implantationen in den Bereichen 90 und 91 (Fig. 15e).
Die von der Isolation 84 freigelegten Bereiche 85 und 86 sind die Basisanschlüsse, die Bereiche 90 und 91 die Kollektoranschlüsse, der Bereich 92 der Emitteranschluß des PNP. Der hochgezogene Rand 7' der Wanne 5' bildet die Basis der lateralen PNPs. Die Wanne 5 mit dem hochgezogenen Rand 7 dient als Isolation und kann als Basisanschluß genutzt werden wie der hochgezogene Rand 7' der Wanne 5'. Die Verstärkung des Transistors läßt sich durch die Implantationsdosis der Wanne 5 ' einstellen.

Claims

Patentansprüche
1. Verfahren zur Herstellung von integrationsfähigen Halbleiterbauelementen, insbesondere Transistoren, Dioden und Logikgattern, ausgehend von einem p- dotierten oder n-dotierten Halbleitersubstrat mit folgenden Schritten:
Aufbringen einer Maske auf das Halbleitersubstrat zur Definition eines von einer umlaufenden Kante begrenzten Fensters,
Erzeugen einer n-dotierten Wanne in dem p-dotierten Halbleitersubstrat bzw. p-dotierten Wanne in dem n-dotierten Halbleitersubstrat mittels Ionenimplantation durch die Maske mit einer Energie, die ausreichend hoch ist, so daß an der Oberfläche des Halbleitersubstrats eine p-dotierte bzw. n-dotierte Innenzone verbleibt, wobei die Randzone der n-dotierten bzw. p-dotierten Wanne bis an die Oberfläche des Halbleitersubstrats reicht, oder Erzeugen einer bis an die Oberfläche des Halbleitersubstrats reichenden n-dotierten bzw. p-dotierten Zone mittels Ionenimplantation durch die Maske, wobei in die n- dotierte Zone bzw. p-dotierte Zone eine p-Dotierung bzw. n-Dotierung derart eingebracht wird, daß in der n-dotierten Zone bzw. p-dotierten Zone eine p- dotierte bwz. n-dotierte Innenzone entsteht, die von der n-dotierten bzw. p-dotierten Zone umschlossen wird,
Erzeugen von weiteren die Struktur des Halbleiterbauelements bildenden n- dotierten und/oder p-dotierten Zonen in der p-dotierten bzw. n-dotierten Innenzone und in der Randzone der n-dotierten bzw. p-dotierten Wanne.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Schaffung der einen NPN-Transistor bildenden Struktur in der p-dotierten Innenzone eine zusammen mit der p-dotierten Innenzone die Basis des Transistors bildende von der p-dotierten Innenzone eingeschlossene p-dotierte Zone mit einer stärkeren Dotierung als die des Halbleitersubstrates und in der p-dotierten Zone eine den Emitter des Transistors bildende n-dotierte Zone erzeugt werden, wobei die n-dotierte Wanne den Kollektor des Transistors bildet.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die den Emitter bildende ji- dotierte Zone eine stärkere Dotierung als die der n-dotierten Wanne hat.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß in der n-dotierten Randzone der Wanne eine n-dotierte Übergangszone mit einer stärkeren Dotierung als die der Wanne und in der von der p-dotierten Innenzone eingeschlossenen p-dotierten Zone eine p-dotierte Zone mit einer stärkeren Dotierung als die der von der p-dotierten Innenzone eingeschlossenen p-dotierten Zone erzeugt werden.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Schaffung der einen PNP-Transistor bildenden Struktur in der p-dotierten Innenzone eine die Basis des Transistors bildende von der p-dotierten Innenzone eingeschlossenen n-dotierte Zone und in der n-dotierten Zone eine den Emitter des Transistors bildende p-dotierte Zone erzeugt werden, wobei die p-dotierte Innenzone den Kollektor des Transistors bildet.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die den Emitter des Transistors bildende p-dotierte Zone eine stärkere Dotierung als die des Halbleitersubstrats hat.
7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß in der n-dotierten Randzone der Wanne eine n-dotierte Zone mit einer stärkeren Dotierung als die der Wanne und in der die Basis bildenden n-dotierten Zone eine n-dotierte Zone mit einer stärkeren Dotierung als die der die Basis bildenden n-dotierten Zone und in der p- dotierten Innenzone eine p-dotierte Zone mit einer stärkeren Dotierung als die der p- dotierten Innenzone erzeugt werden.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Schaffung der einen NPN-Transistor mit hoher Verstärkung bildenden Struktur in der p-dotierten Innenzone eine den Emitter des Transistors bildende n-dotierte Zone erzeugt wird, wobei die p-dotierte Innenzone die Basis und die n-dotierte Wanne den Kollektor des Transistors bildet.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß in der Randzone der n- dotierten Wanne eine n-dotierte Zone mit einer stärkeren Dotierung als die der Wanne und in der den Emitter bildenden n-dotierten Zone eine n-dotierte Zone mit einer stärkeren Dotierung als die der den Emitter bildenden Zone und in der p-dotierten Innenzone eine p-dotierte Zone mit einer stärkeren Dotierung als die der p-dotierten Innenzone erzeugt werden.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Schaffung der ein I2L- Element bildenden Struktur eine die Randzone der n-dotierten Wanne mit der p- dotierten Innenzone verbindende n-dotierte Zone und in der p-dotierten Innenzone mindestens eine n-dotierte Zone erzeugt werden, wobei die p-dotierte Innenzone die Basis eines Multikollektor-Transistors und die mindestens eine von der p-dotierten Innenzone eingeschlossene n-dotierte Zone die einzelnen Kollektoren des Transistors bilden.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß in der die Randzone der n- dotierten Wanne mit der p-dotierten Innenzone verbindenden n-dotierten Zone eine p- dotierte Zone eingebracht wird.
12. Verfahren nach Anspruch 11 , dadurch gekennzeichnet, daß in der p-dotierten Innenzone eine p-dotierte Zone mit einer stärkeren Dotierung als die des Halbleitersubstrats und in der mindestens einen von der p-dotierten Innenzone eingeschlossenen n-dotierten Zone eine n-dotierte Zone mit einer stärkeren Dotierung als die der n-dotierten Zone erzeugt werden.
13. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Schaffung einer einen Feldeffekttransistor bildenden Struktur in der p-dotierten Innenzone eine das Gate des Transistors bildende n-dotierte Zone erzeugt wird, die die p-dotierte Innenzone in zwei p-dotierte Bereiche trennt, von denen der eine Bereich den Drain und der andere Bereich den Source des Transistors darstellt.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß in die Drain und Source_ bildenden Bereiche der p-dotierten Innenzone jeweils eine p-dotierte Zone mit einer stärkeren Dotierung als die der p-dotierten Innenzone eingebracht werden.
15. Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß in die das Gate bildende n-dotierte Zone eine n-dotierte Zone mit einer stärkeren Dotierung als die das Gate bildende n-dotierte Zone eingebracht wird.
16. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Separieren aktiver Gebiete für einzelne Halbleiterbauelemente in dem Halbleitersubstrat jeweils eine das aktive Gebiet umschließende n-dotierte Zone erzeugt wird.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß die das aktive Gebiet umschließende n-dotierte Zone sich bis in die n-dotierte Wanne des Halbleitersubstrats erstreckt.
18. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, daß zum Separieren aktiver Gebiete für einzelne Halbleiterbauelemente in dem Halbleitersubstrat vor der Ionenimplantation jeweils eine das aktive Gebiet umschließende Maske auf das Halbleitersubstrat aufgebracht und die n-dotierte Wanne in dem Halbleitersubstrat mittels Ionenimplantation nach dem Aufbringen der Maske erzeugt wird, so daß die Wanne in dem unterhalb der Maske liegende Bereich nach oben gezogen wird.
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß in dem Halbleitersubstrat eine sich bis zu dem nach oben gezogenen Bereich der n-dotierten Wanne erstreckende n-dotierte Zone erzeugt wird.
20. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß in dem Halbleitersubstrat eine Oxidschicht einen Bereich der n-dotierten Wanne bis nach oben unter das Oxid erzeugt.
21. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in dem Halbleitersubstrat aktive Gebiete für einzelne Halbleiterbauelemente durch Trennschnitte separiert werden.
22. Verfahren nach einem der Ansprüche 16 bis 21, dadurch gekennzeichnet, daß in den aktiven Gebieten n-dotierte und/oder p-dotierte Zonen zur Schaffung der die Halbleiterbauelemente bildenden Strukturen erzeugt werden.
23. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Schaffung der eine lichtempfindliche Diode bildenden Struktur an der Randzone der n-dotierten Wanne ein erster Anschluß und an der p-dotierten Innenzone ein zweiter Anschluß geschaffen wird.
24. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, daß zur Schaffung der eine lichtempfindliche Diode bildenden Sturktur in das Halbleitersubstrat außerhalb der n- dotierten Wanne eine p-dotierte Zone implantiert wird, wobei der erste Anschluß an der in das Halbleitersubstrat implantierten p-dotierten Zone und der zweite Anschluß an der Randzone der n-dotierten Wanne geschaffen wird.
25. Verfahren zur Schaffung der einen lichtempfindlichen Transistor bildenden Struktur in die p-dotierte Innenzone eine n-dotierte Zone implantiert wird, wobei der den Kollektor bildende Anschluß an der Randzone der n-dotierten Wanne und der den Emitter bildende Anschluß an der in die p-dotierte Innenzone implantierte n-dotierte Zone geschaffen wird.
26. Verfahren nach einem der Ansprüche 1 bis 25, dadurch gekennzeichnet, daß das p- dotierte bzw. n-dotierte Halbleitersubstrat ein schwach p-dotiertes bzw. n-dotiertes Halbleitersubstrat ist.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Schaffung eines lateralen Transistors in der n-dotierten Wanne bzw. p-dotierten Wanne des Halbleitersubstrats mittels Ionenimplantation eine zweite diaktive Basis des Transistors bildende n-dotierte bzw. p-dotierte Wanne erzeugt wird.
GEÄNDERTE ANSPRÜCHE
[beim Internationalen Büro am 13 März 2000 (13.03.00) eingegangen; ursprünglicher Anspruch 1 geändert ;alle weiteren Ansprüche unverändert
(1 Seite)]
1. Verfahren zur Herstellung von integrationsfähigen Halbleiterbauelementen, insbesondere Transistoren, Dioden und Logikgattern, ausgehend von einem p- dotierten oder n-dotierten Halbleitersubstrat mit folgenden Schritten:
Aufbringen einer Maske auf das Halbleitersubstrat zur Definition eines von einer umlaufenden Kante begrenzten Fensters,
Erzeugen einer n-dotierten Wanne in dem p-dotierten Halbleitersubstrat bzw. p-dotierten Wanne in dem n-dotierten Halbleitersubstrat mittels Ionenimplantation durch die Maske mit einer Energie, die ausreichend hoch ist, so daß an der Oberfläche des Halbleitersubstrats eine p-dotierte bzw. n-dotierte Innenzone verbleibt, wobei die Randzone der n-dotierten bzw. p-dotierten Wanne bis an die Oberfläche des Halbleitersubstrats reicht, und
Erzeugen von weiteren die Struktur des Halbleiterbauelements bildenden n- dotierten und/oder p-dotierten Zonen in der p-dotierten bzw. n-dotierten Innenzone und in der Randzone der n-dotierten bzw. p-dotierten Wanne.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Schaffung der einen NPN-Transistor bildenden Struktur in der p-dotierten Innenzone eine zusammen mit der p-dotierten Innenzone die Basis des Transistors bildende von der p-dotierten Innenzone eingeschlossene p-dotierte Zone mit einer stärkeren Dotierung als die des Halbleitersubstrates und in der p-dotierten Zone eine den Emitter des Transistors
PCT/EP1999/005942 1998-09-29 1999-08-13 Verfahren zur herstellung von transistoren WO2000019503A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP99942864A EP1129476A1 (de) 1998-09-29 1999-08-13 Verfahren zur herstellung von transistoren
US09/806,224 US7271070B1 (en) 1998-09-29 1999-08-13 Method for producing transistors
AU56220/99A AU5622099A (en) 1998-09-29 1999-08-13 Method for producing transistors
JP2000572912A JP2002526917A (ja) 1998-09-29 1999-08-13 トランジスタの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19844531.8 1998-09-29
DE19844531.8A DE19844531B4 (de) 1998-09-29 1998-09-29 Verfahren zur Herstellung von Transistoren

Publications (1)

Publication Number Publication Date
WO2000019503A1 true WO2000019503A1 (de) 2000-04-06

Family

ID=7882576

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/EP1999/005942 WO2000019503A1 (de) 1998-09-29 1999-08-13 Verfahren zur herstellung von transistoren
PCT/EP1999/007226 WO2000019535A1 (de) 1998-09-29 1999-09-29 Halbleiterstruktur für halbleiterbauelemente

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/EP1999/007226 WO2000019535A1 (de) 1998-09-29 1999-09-29 Halbleiterstruktur für halbleiterbauelemente

Country Status (7)

Country Link
US (1) US7271070B1 (de)
EP (1) EP1129476A1 (de)
JP (1) JP2002526917A (de)
CN (1) CN1151544C (de)
AU (2) AU5622099A (de)
DE (1) DE19844531B4 (de)
WO (2) WO2000019503A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1670052A1 (de) 2004-12-08 2006-06-14 PREMA Semiconductor GmbH Verfahren zur Herstellung einer spannungsfesten PMOSFET-Halbleiterstruktur
US7563685B2 (en) 2004-04-02 2009-07-21 Prema-Semiconductor GmbH Bipolar-transistor and method for the production of a bipolar-transistor

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10057163A1 (de) * 2000-11-16 2002-05-23 Gruetzediek Ursula Verfahren zur Herstellung von Halbleiterbauelementen mit Schottky-Übergängen
JP3812421B2 (ja) 2001-06-14 2006-08-23 住友電気工業株式会社 横型接合型電界効果トランジスタ
US7550787B2 (en) * 2005-05-31 2009-06-23 International Business Machines Corporation Varied impurity profile region formation for varying breakdown voltage of devices
US20080128762A1 (en) * 2006-10-31 2008-06-05 Vora Madhukar B Junction isolated poly-silicon gate JFET

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3925120A (en) * 1969-10-27 1975-12-09 Hitachi Ltd A method for manufacturing a semiconductor device having a buried epitaxial layer
JPS5173887A (ja) * 1974-12-23 1976-06-26 Fujitsu Ltd Handotaisochinoseizohoho
EP0032022A1 (de) * 1979-12-21 1981-07-15 Fujitsu Limited Verfahren zur Herstellung einer integrierte Halbleiterschaltvorrichtung
JPS5724548A (en) * 1980-07-22 1982-02-09 Nippon Telegr & Teleph Corp <Ntt> Manufacture of semiconductor device
US4355320A (en) * 1979-05-31 1982-10-19 Siemens Aktiengesellschaft Light-controlled transistor
EP0260955A2 (de) * 1986-09-18 1988-03-23 Canon Kabushiki Kaisha Photoelektrischer Umformer
EP0294868A1 (de) * 1987-05-26 1988-12-14 Koninklijke Philips Electronics N.V. SOI-Halbleiteranordnung und Verfahren zu deren Herstellung
EP0339386A2 (de) * 1988-04-29 1989-11-02 Siemens Aktiengesellschaft Als Fotodetektor verwendbare Bipolartransistorstruktur
WO1998036457A1 (en) * 1997-02-18 1998-08-20 Symbios, Inc. Bipolar transistor with reduced vertical collector resistance

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3981072A (en) * 1973-05-25 1976-09-21 Trw Inc. Bipolar transistor construction method
GB2023340B (en) * 1978-06-01 1982-09-02 Mitsubishi Electric Corp Integrated circuits
DE3026779A1 (de) * 1979-07-16 1981-02-12 Matsushita Electric Ind Co Ltd Integrierte halbleiterschaltung
JPH0824131B2 (ja) * 1985-10-07 1996-03-06 株式会社日立製作所 電界効果トランジスタ
US5292671A (en) * 1987-10-08 1994-03-08 Matsushita Electric Industrial, Co., Ltd. Method of manufacture for semiconductor device by forming deep and shallow regions
JPH0494545A (ja) * 1990-08-10 1992-03-26 Fujitsu Ltd バイポーラトランジスタ
JPH05226351A (ja) * 1992-02-17 1993-09-03 Sharp Corp 半導体装置の製造方法
DE69530881D1 (de) * 1994-03-18 2003-07-03 Hitachi Ltd Halbleiteranordnung mit einem lateralen Bipolartransistor
US5444004A (en) * 1994-04-13 1995-08-22 Winbond Electronics Corporation CMOS process compatible self-alignment lateral bipolar junction transistor
KR0148296B1 (ko) * 1994-07-28 1998-12-01 문정환 반도체 소자의 격리방법
JPH08195399A (ja) * 1994-09-22 1996-07-30 Texas Instr Inc <Ti> 埋込み層を必要としない絶縁された垂直ｐｎｐトランジスタ
US5702959A (en) * 1995-05-31 1997-12-30 Texas Instruments Incorporated Method for making an isolated vertical transistor
JPH0927551A (ja) * 1995-07-12 1997-01-28 Olympus Optical Co Ltd 半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3925120A (en) * 1969-10-27 1975-12-09 Hitachi Ltd A method for manufacturing a semiconductor device having a buried epitaxial layer
JPS5173887A (ja) * 1974-12-23 1976-06-26 Fujitsu Ltd Handotaisochinoseizohoho
US4355320A (en) * 1979-05-31 1982-10-19 Siemens Aktiengesellschaft Light-controlled transistor
EP0032022A1 (de) * 1979-12-21 1981-07-15 Fujitsu Limited Verfahren zur Herstellung einer integrierte Halbleiterschaltvorrichtung
JPS5724548A (en) * 1980-07-22 1982-02-09 Nippon Telegr & Teleph Corp <Ntt> Manufacture of semiconductor device
EP0260955A2 (de) * 1986-09-18 1988-03-23 Canon Kabushiki Kaisha Photoelektrischer Umformer
EP0294868A1 (de) * 1987-05-26 1988-12-14 Koninklijke Philips Electronics N.V. SOI-Halbleiteranordnung und Verfahren zu deren Herstellung
EP0339386A2 (de) * 1988-04-29 1989-11-02 Siemens Aktiengesellschaft Als Fotodetektor verwendbare Bipolartransistorstruktur
WO1998036457A1 (en) * 1997-02-18 1998-08-20 Symbios, Inc. Bipolar transistor with reduced vertical collector resistance

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 006, no. 091 (E - 109) 28 May 1982 (1982-05-28) *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7563685B2 (en) 2004-04-02 2009-07-21 Prema-Semiconductor GmbH Bipolar-transistor and method for the production of a bipolar-transistor
EP1670052A1 (de) 2004-12-08 2006-06-14 PREMA Semiconductor GmbH Verfahren zur Herstellung einer spannungsfesten PMOSFET-Halbleiterstruktur
US7488638B2 (en) 2004-12-08 2009-02-10 Prema Semiconductor Gmbh Method for fabricating a voltage-stable PMOSFET semiconductor structure

Also Published As

Publication number Publication date
CN1151544C (zh) 2004-05-26
WO2000019535B1 (de) 2000-05-11
WO2000019535A1 (de) 2000-04-06
DE19844531B4 (de) 2017-12-14
US7271070B1 (en) 2007-09-18
EP1129476A1 (de) 2001-09-05
AU5622099A (en) 2000-04-17
CN1324495A (zh) 2001-11-28
JP2002526917A (ja) 2002-08-20
DE19844531A1 (de) 2000-04-06
AU6330399A (en) 2000-04-17

Similar Documents

Publication Publication Date Title
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE69332753T2 (de) Verfahren zur Herstellung von Zenerdioden und eines MOS Transistors
DE4223272C2 (de) Halbleitervorrichtung mit einer Wannenstruktur und Verfahren zu deren Herstellung
DE1938365A1 (de) Verfahren zum Herstellen integrierter Schaltungen
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE4139490A1 (de) Bicmos-vorrichtung und verfahren zur herstellung derselben
DE69425748T2 (de) Transistoren und Verfahren zu deren Herstellung
DE69530441T2 (de) Eine Methode zur Herstellung von BiCMOS-Halbleiterteilen
DE69618077T2 (de) Isolierter vertikaler PNP-Transistor und Verfahren zu seiner Herstellung
DE69729927T2 (de) Bipolartransistor mit einem nicht homogenen Emitter in einer BICMOS integrierter Schaltung
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben
EP1692720A2 (de) Komplement re bipolar-halbleitervorrichtung
WO2004025739A2 (de) Verfahren zum herstellen einer integrierten pin-diode und zugehörige schaltungsanordnung
WO2000019503A1 (de) Verfahren zur herstellung von transistoren
EP1415339A2 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE2813154A1 (de) Mtl-grundschaltung und verfahren zu deren herstellung
DE2236897A1 (de) Verfahren zur herstellung von halbleiterbauteilen
DE3486144T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE69332112T2 (de) Verbesserter biolarer Transistor
DE68928763T2 (de) Verfahren zur Herstellung von isolierten vertikalbipolaren und JFET-Transistoren und entsprechender IC
DE10328008B4 (de) Integrierte Schaltungsanordnung mit pnp- und npn-Bipolartransistoren sowie Herstellungsverfahren
EP0029887A1 (de) Verfahren zum Herstellen eines vertikalen PNP-Transistors und so hergestellter Transistor
DE2600375B2 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE68911321T2 (de) Verfahren zum Herstellen eines komplementären BICMOS-Transistors mit isoliertem vertikalem PNP-Transistor.

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 99812687.X

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AL AM AT AU AZ BA BB BG BR BY CA CH CN CR CU CZ DE DK DM EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MD MG MK MN MW MX NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW SD SL SZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2000 572912

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1999942864

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09806224

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1999942864

Country of ref document: EP

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642