DE2600375B2 - Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung - Google Patents

Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung

Info

Publication number
DE2600375B2
DE2600375B2 DE2600375A DE2600375A DE2600375B2 DE 2600375 B2 DE2600375 B2 DE 2600375B2 DE 2600375 A DE2600375 A DE 2600375A DE 2600375 A DE2600375 A DE 2600375A DE 2600375 B2 DE2600375 B2 DE 2600375B2
Authority
DE
Germany
Prior art keywords
transistor
zone
epitaxial layer
layer
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2600375A
Other languages
English (en)
Other versions
DE2600375A1 (de
DE2600375C3 (de
Inventor
Maurice Herouville Bonis
Bernhard Cariquet Roger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2600375A1 publication Critical patent/DE2600375A1/de
Publication of DE2600375B2 publication Critical patent/DE2600375B2/de
Application granted granted Critical
Publication of DE2600375C3 publication Critical patent/DE2600375C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826Combination of vertical complementary transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate

Description

Die Erfindung bezieht sich auf eine Halbleiteranordnung entsprechend dem Oberbegriff des Patentanspruchs 1 sowie auf ein Verfahren zu ihrer Herstellung.
Eine Halbleiteranordnung dieser Art ist aus der FR-OS 22 16 678 bekannt.
In zahlreichen Leistungsverstärkerschaltungen wird der AusgangSiransistor von einem Transistor vom komplementären Typ, z. B. ein npn-Transistor von einem pnp-Transistor, gesteuert. Auch kann ein pnp-Transistor für die Steuerung eines unter der Bezeichnung »Dariingtonverstärker« bekannten Gebildes zweiter npn-Transistoren verwendet werden. Mit Rücksicht auf die Integration derartiger Scnaltungen in einer einzigen Anordnung wurde versucht, in demselben Teil der Halbleiterscheibe wenigstens einen npn-Transistor und einen pnp-Transistor herzustellen, wobei z. B. die Basiszone des ersten Transistors mit der Kollektorzone des zweiter Transistors verbunden ist.
Es ist bekannt, daß es von gewisser Bedeutung ist, daß in einer Struktur mit zwei integrierten komplementären Transistoren die zwei Transistoren beide eine epitaktische Basis- und Kollektorzone aufweisen. Bekannte Anordnungen, bei denen einer der Transistoren eine diffundierte Basiszone aufweist, weisen nämlich die mit diesem Typ verbundenen Nachteile, wie z. B. eine weniger gute Definition der Dicke der Basiszone, eine unregelmäßige Dotierungskonzentration und Schwierigkeiten beim Beherrschen der Eigenschaften, auf. Die beiden Transistoren dieser Anordnungen sind verschieden und die Änderung der Eigenschaften mit der Temperatur beeinträchtigt die Wirkung in erheblichem Maße. Der Ausgangstransistor, der meist ein Leistungstransistor sein muß. läßt sich schwer durch Diffusionshearbeitungen herstellen. Außerdem sind planare Transistoren mit diffundierter Basis relativ empfindlicher für das Auftreten von zweitem Durchschlag als Transistoren mit epitaktischer Basis.
In der obengenannten FR-OS 22 16 678 hat die Anmelderin eine Struktur beschrieben, deren beide Transistoren eine epitaktische Basis- und Kollektorzone besitzen und die eine große Anzahl Vorteile ergibt Diese Struktur weist jedoch auch sowohl an sich als auch bei den zum Erhalten dieser Struktur erforderlichen Verfahren Nachteile auf.
In der bevorzugten Ausführungsform der genannten Struktur (bei der die zwei Transistoren an dieselbe Oberfläche grenzen) muß eine epitaktische Schicht von
to einem ersten Leitfähigkeitstyp weggeätzt, dann in der erhaltenen Öffnung eine epitaktische Schicht vom entgegengesetzten Leitfähigkeitstyp angewachsen werden, die die Basiszone eines der beiden Transistoren bi'det, wonach in diese Basiszone die Emitterzone desselben Transistors eindiffundiert wird. Einerseits ist es uomit schwierig, durch Auen ein Fenster mit einer gleichmäßigen Tiefe und einer richtigen Oberflächenbeschaffenheit zu erhalten (wodurch eine schlechte Definition der Dicke der Basiszone und Unregelmäßigkeiten in dem Basis-Kollektor-Obergang auftreten), während es andererseits auch schwierig ist, eine lokale epitaktische Schicht zu bilden.
In der zweiten Ausführungsform der Struktur (bei der sich einer der Transistoren in bezug auf den anderen auf einem erhöhten Teil befindet) muß ebenfalls ein Teil einer epitaktischen Schicht entfernt werden, i'm eine tiefere Schicht zu erreichen und in der Oberfläche dieser tieferen Schicht die Emitterzone eines der zwei Transistoren herzustellen. Da der Ätzvorgang unregelmäßig verläuft, wird die tiefe Schicht m;hr oder weniger angeätzt und ist ihre Oberfläche sehr unregelmäßig; demzufolge weist die Emitterzone, die auf diese Oberfläche diffundiert wird, eine schlecht definierte Tiefe auf, während der darunter liegende Emitter-Basis-Übergang ein sehr unregelmäßiges Profil aufweist. In bezug auf die Struktur selbst ist es außerdem bekannt, daß, wenn das Profil der aktiven Oberfläche einer Halbleiterstruktur Unebenheiten aufweist, sich daraus Nachteile ergeben, -^ie die Schwierigkeit, genaue Photoätzbehandlung°n durchzuführen, und vor allem die Gefahr der Bildung von Rissen in den isolierenden und leitenden Schichten, die auf den Unebenheiten erzeugt sind.
Es sei noch bemerkt, daß es aus der FR-OS 22 16 677 bekannt ist, zur Isolation komplementärer Transistoren, die sich auf einem gemeinsamen Substrat befinden, Nuten in der Oberfläche anzubringen.
Der Erfindung liegt die Aufgabe zugrunde, die Halbleiteranordnung nach dem Oberbegriff des An-Spruches 1 so weiterzubilden, daß die Stromverstärkung erhöht wird, die Anordnung eine im wesentlichen ebene Oberfläche aufweist und für die Emitterzone des ersten Transistors eine genau definierte Tiefe und ein möglichst regelmäßiges Profil zu erzielen. Ferner soll
ϊ5 ein Verfahren zur Herstellung dieser Halbleiteranordnung angegeben werden.
Die Erfindung benutzt teilweise die Unterschiede in der Tiefe von Emitter- und Basiszonen komplementärer Transistoren. Die Erfindung berücksichtigt auch die
ho neuesten Beobachtungen in bezug auf die Verbesserung der Zweckmäßigkeit der Injektion von Minoritätsladungsträgern von der Emitterzone zu der Basiszone eines Transistors, wenn diese Emitterzone in der Nähe de:' Basiszone genügend schwach und an ihren
n5 Oberflächenniveaus hochdotiert ist.
Die genannte Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst. Ein Verfahren zur Herstellung
26 OO
ist im Anspruch 13 gekennzeichnet.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Bei der Anwendung einer derartigen Struktur als Leistungsverstärker ist der erste Transistor der ■-, Ausgangstransistor des Gebildes, von dem der zweite Transistor der Eingangstransistor ist.
Die Struktur nach der Erfindung bietet im Vergleich zu analogen bekannten Strukturen viele Vorteile.
An erster Stelle kann mit dieser Struktur die Verstärkung der Verstärkerschaltung, insbesondere die Verstärkung des Leistungstransistors, infolge der Tatsache vergrößert werden, daß die Emitterzone dieses Transistors epitaktisch ist.
Es ist nämlich bekannt, daß die Stromverstärkung eines Transistors von dem Verhältnis zwischen den respektiven Injektionskoeffizienten von Minoritätsladungsträgern von dem Emitter zu der Basis einerseits und von der Basis zu dem Emitter andererseits abhängig ist; diese Verstärkung ist um so größer, je nachdem der Minoritätsstrom Emitter— Basis in stärkerem Maße den Minoritätsstrom Basis—Emitter überschreitet. Bei der bekannten Struktur eines Transistors mit diffundierter Emitterzone ist die Dotierungskonzentration in der Emitterzone sehr hoch in der Nähe des Emitter-Basis-Übergangs; dadurch ist das Profil des elektrischen Feldes dann derart, daß es die Injektion von Minoritätsladungsträgern von der Basis zu dem Emitter begünstigt und also der Verstärkung des Transistors entgegenwirkt. M
Bei der Herstellung der Emitterzone durch Epitaxie kann einerseits das Niveau der Dotierungskonzentration in dem Emitter in der Nähe des Emitter-Basis-Übergangs des Transistors auf einen gewünschten Wert eingestellt werden, der den Wert unterschreitet, der ^ unvermeidlich durch den Diffusionsvorgang erreicht wird, wodurch die Lebensdauer der Minoritätsladungsträger des Emitters verlängert wird; andererseits kann (z. B. durch Diffusion oder Ionenimplantation) auf den von dem Emitter-Basis-Übergang abgekehrten Oberflächenniveaus der epitaktischen Schicht eine Schicht mit einer hohen Dotierungskonzentration vom gleichen Typ erzeugt werden, in der die Minoritätsladungsträger, die von der Basis her injiziert sind, einem stark abstoßenden Feld begegnen. Diese Maßnahmen fördern die Injektion von Minoritätsladungsträgern von dem Emitter zu der Basis in bezug auf die Injektion in entgegengesetzter Richtung und tragen also zu der Verbesserung der Verstärkung des Transistors bei.
Andererseits ist die Struktur nach der Erfindung vorteilhaft wegen der Flachheit ihrer aktiven Oberfläche. Die ohmschen Verbindungen zwischen den unterschiedlichen Elementen der Struktur (die außerdem Widerstände oder andere integrierte passive Teile enthalten können) werden also einfacher und auf reproduzierbare Weise erhalten.
Außerdem bleiben alle Vorteile, die analogen bekannten Strukturen nach der genannten FR-OS 22 16 678 inhärent sind, erhalten: Die zwei Transistoren der Anordnung weisen also eine epi taktische Basiszone auf und es steilt sich heraus, daß sie beide eine geringere Neigung zum Auftreten von zweitem Durchschlag als ein planarer doppeldiffundierter Transistor aufweisen; sie weisen beide die Vorteile auf, die sich aus einer besseren Definition der Dicke der Basis und aus einer Homogenität der Dotierungskonzentration in der Basiszone ergeben, wodurch eine bessere Beherrschung der Eigenschaften erreicht wird. Dadurch, daß die Basiszone des ersten Transistors und die Kollektorzone des zweiten Transistors nebeneinander liegen, wird eine besonders gute elektrische und thermische Verbindung erhalten.
Außerdem bietet bei der Herstellung die Struktur nach der Erfindung den Vorteil, daß alle Maskierungsund Photoätzbearbeitungen, die zu der Herstellung des Gebildes von zwei Transistoren führen, von ebenen Oberflächen her durchgeführt werden, wie deutlich aus der nachstehenden Beschreibung hervorgeht. Die Lagen der verschiedenen Gebiete der Struktur sind also genau begrenzt.
Außerdem ist keine der epitaktischen Ablagerungen in einem bestimmten Gebiet der Struktur lokalisiert, wodurch vermieden wird, daß Maskierungen, die bei epitaktischen Techniken stets Schwierigkeiten ergeben, oder Ätzvorgänge verwendet werden müssen, bei denen die Ätztiefe genau eingehalten werden muß und die unter allen Bedingungen die Oberflächenstruktur der betreffenden Gebiete beeinträchtigen.
In einer günstigen Ausführungsform einer Struktur nach der Erfindung enthält das Substrat, auf dem sich die erste epitaktische Schicht befindet, eine Oberflächenschicht mit einer verhältnismäßig geringen Dicke und einer die Dotierungskonzentration im übrigen Substrat unterschreitenden Dotierungskonzentration. Mit dieser niedriger dotierten Oberflächenschicht kann erreicht werden, daß die Durchschlagspannung des Basis-Kollektor-Übergangs des ersten Transistors höher als beim Fehlen derselben ist; wenn nämlich dieser Übergang unter Spannung steht, kann sich die Erschöpfungszone weiter zu dem als Kollektor dienenden Substrat hin erstrecken. Außerdem wird durch diese niedriger dotierte Oberflächenschicht ein unerwünschtes Ausdiffundieren der Dotierungsverunreinigungen des Substrats zu der ersten epitaktischen Schicht während der Ablagerung der letzteren Schicht vermieden.
Andererseits ist es vorteilhaft, in dem Teil der ersten epitaktischen Schicht, der die Kollektorzone des zweiten Transistors bildet, in einiger Entfernung von dem Substrat und von der Basiszone dieses zweiten Transistors eine vergrabene Schicht erzeugen, die höher als der diese vergrabene Schicht umgebende Teil der ersten epitaktischen Schicht dotiert ist. Diese vergrabene Schicht hat den Zweck, die Verstärkung des parasitären Transistors herabzusetzen, der einerseits durch die Basiszone und die Kollektorzone des zweiten Transistors und andererseits durch das Substrat gebildet wird, um so zu verhindern, daß ein Thyristoreffekt auftritt; diese vergrabene Schicht trägt auch zu der Herabsetzung des Widerstandes der Verbindung zwischen der Basiszone des ersten Transistors und der Kollektorzone des zweiten Transistors bei.
Es ist auch günstig, daß die Basiszone des zweiten Transistors zwei Schichten enthält, von denen die eine Oberflächenschicht höher als die darunter liegende Schicht dotiert ist. Die höher dotierte Oberflächenschicht sorgt dafür, daß die Gefahr einer Inversionsschicht an der Oberfläche des Basisgebietes vermieden wird. Wenn die Oberflächenschicht dicker als die Emitterzone desselben Transistors gemacht wird, kann vermieden werden, daß, wenn der Basis-Kollektor-Übergang dieses Transistors in der Sperrichtung polarisiert ist sich die diesen Übergang umgebende Erschöpfungszone derart weit erstreckt, daß sie die Emitterzone erreicht.
Die Struktur nach der Erfindung bildet an sich eine Verstärkerschaltung vom Darlingtontyp. Diese Struktur
kann in verwickeitere Schaltungen eingebaut werden, die wenigstens einen dritten Transistor mit der gleichen Struktur wie einer der genannten komplementären Transistoren enthalten. Eine Schaltung, die die Funktion eines Niederfrequenzverstärkers erfüllen kann, wird <; durch einen ersten Transistor z. B. einen npn-Transistor, einen zweiten Transistor vom pnp-Typ — wobei diese zwei Transistoren eine Struktur nach der Erfindung bilden — und einen dritten npn-Transistor mit der gleichen Struktur wie der erste Transistor gebildet. Die m Emitterzonen und die Basiszonen des ersten und des dritten Transistors sind gegeneinander durch eine Nut isoliert, die sich von der Oberfläche der Anordnung her erstreckt und deren Tiefe bis zu dem unterliegenden Substrat reicht. Das Substrat bildet einen Kollektor, der dem ersten und dem dritten Transistor gemeinsam ist: dadurch sind dies zwei Transistoren thermisch eng miteinander gekoppelt.
Eine weitere Möglichkeit, die Struktur nach der Erfindung in eine verwickeitere Kombination einzubau- :o en, besieht aus einer Gegentaktanordnung mit zwei komplementären Darlingtonschaltungen. Eine erste Schaltung wird durch einen Transistor, z. B. einen pnp-Transistor (zweiter Transistor der Anordnung nach der Erfindung) und einen npn-Transistor (Ausgangs- 2-, transistor oder erster Transistor der Anordnung nach der Erfindung) gebildet; eine zweite Schaltung wird durch zwei npn-Transistoren mit epitaktischer Basiszone gebildet, wobei jeder dieser Transistoren eine Struktur aufweist, die der Struktur des npn-Transistors «1 der ersten Schaltung stark ähnlich ist. (Der Unterschied besteht darin, daß Kontakt mit der Basis hergestellt wird.)
Es ist bekannt, daß eine Gegentaktanordnung nach einem derartigen Schema den Vorteil in bezug auf die a Anordnung mit einer npn/npn-Darlingtonschaltung und einer npn/pnp-Darlingtonschaltung bietet, daß eine größere Spannungsänderung infolge einer niedrigeren Ausgangsspannung zulässig ist.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigt
Fig. 1 ein Schaltbild einer Halbleiteranordnung, die als Darlingtonverstärker dient;
Fig. 2 einen Schnitt längs der Linie AA der Fig. 3 *r, durch eine Anordnung gemäß dem Schaltbild der Fig. 1.
Fig.3 eine Draufsicht auf ein Gebilde zweier Transistoren nach dem Schaltbild der F i g. 1,
F i g. 4 eine Halbleiteranordnung, die der nach F i g. 1 so ähnlich ist, aber die außerdem einen Kontakt auf der Basis des ersten Transistors (und auch auf dem Kollektor des zweiten Transistors) enthält (welche Anordnung in einem Schnitt längs· der Linie BB der F i g. 5 dargestellt ist); F i g. 5 eine Draufsicht auf dieselbe Struktur,
Fig.6 ein Schaltbild eines Verstärkers mit drei Transistoren, die eine Darlingtonstruktur der in F i g. 1 dargestellten Art aufweisen;
Fig.7 einen Schnitt durch eine monolithische bO integrierte Schaltung von drei Transistoren nach dem Schaltbild der F ig. 6;
F i g. 8 eine Gegentaktverstärkerschaltung mit einer Darlingtonstruktur nach dem Schaltbild der F i g. 1;
F i g. 9 einen Schnitt durch eine Schaltung von vier Transistoren gemäß der schematisch in F i g. 8 dargestellten Anordnung, und
Fig. 10a—1Oj verschiedene Stufen der Herstellung der Halbleiteranordnung nach den F i g. 1 und 2.
In den meisten Figuren sind die Oxidschichten nicht dargestellt. Weiter sei bemerkt, daß die Abmessungen der Anordnungen der Deutlichkeit halber nicht maßstäblich gezeichnet sind, wobei vor allem die Dickenabmessungen in Wirklichkeit viel kleiner in bezug auf die Abmessungen an der Oberfläche sind.
Die Halbleiteranordnung nach den Fig. 2 und 3 enthält zwei Transistoren Ti und T2, die den zwei Elementen des Darlingtonverstärkers nach Fig. 1 entsprechen. Der Transistor 71 enthält eine Emitterzone 6, eine Basiszone 9 und eine Kollektorzone 1, 2. Der Transistor T2 entält eine Emitterzone 11, eine Basiszone 7 und eine Kollektorzone 10. Die Anordnung ist auf einem Halbleitersubstrat 1 z. B. vom n+-Leitfähigkeitslyρ hergestellt, wobei das » + «-Zeichen angibt, daß die Dotierungsverunreinigungskonzentration verhältnismäßig hoch ist. Eine epitaktische Oberflächenschicht 2 vom n-Leitfähigkeitstyp bedeckt das Substrat 1 und diese Schicht weist eine Verunreinigungskonzentration auf, die niedriger als die des genannten Substrats ist. Eine erste epitaktische Schicht 3 vom p-Typ bedeckt die Schicht 2. In der epitaktischen Schicht 3 ist eine vergrabene Schicht 4 vom p+-Typ erzeugt, die sich außerhalb des zu dem Transistor Ti gehörenden Teils der Schicht 3 befindet. Die epitaktische Schicht 3 ist mit einer zweiten epitaktischen Schicht 5 vom n-Typ überzogen. Diese epitaktische Schicht 5 enthält eine Oberflächenschicht, die durch ein erstes Gebiet 5a vom n + -Leitfähigkeitstyp, das sich unter der Emitterzone 11 des Transistors Ti befindet und etwas aus den Grenzen der Oberfläche der genannten Emitterzone 11 hervorragt, und durch ein zweites Gebiet 5b gebildet wird, das eine höhere Dotierung und eine größere Tiefe als das Gebiet 5a aufweist und sich an der Oberfläche des verbleibenden Teiles der genannten Schicht 5 erstreckt. Diese zwei Gebiete 5a und 5£> sind z. B. durch zwei Diffusionen erhalten.
Die Emitterzone 6 des ersten Transistors und die Basiszone 7 des zweiten Transistors werden durch Teile der zweiten epitaktischen Schicht 5 gebildet, wobei die genannten Teile voneinander durch eine Nut 8 getrennt sind, die derart tief ist, daß sie die genannte zweite epitaktische Schicht 5 völlig und die erste epitaktische Schicht 3 zu einem geringen Teil durchschneidet.
Andererseits wird die Basiszone 9 des ersten Transistors Ti durch einen Teil der ersten epitaktischen Schicht 3 gebildet und befindet sich die Kollektorzone in dem mit der Schicht 2 überzogenen Substrat 1; die Kollektorzone 10 des zweiten Transistors T2 wird durch einen anderen Teil der ersten epitaktischen Schicht 3 gebildet, welche Teile der genannten Schicht 3 aneinander grenzen, während die Emitterzone 11 in die Oberflächenschicht 5a der epitaktischen Schicht 5 eindiffundiert wird. Mit Hilfe von Metallschichten werden Kontakte einerseits bei 12 auf der Emitterzone 6 und bei 13 auf der Kollektorzone 1 des Transistors Ti und andererseits bei 14 auf der Emitterzone 11 und bei 15 auf der Basiszone 7 des Transistors T2 gebildet.
Es dürfte einleuchten, daß die Oberflächen der Anordnung, die nicht mit einem Metallkontakt überzogen sind, mit einer Oxidhaut überzogen sind, die für die Isolierung und Passivierung sorgt.
Jeder der Transistoren T] und Ti weist die sogenannte »Mesa«-Form auf, welche Mesas einerseits durch die Trennungsnut 8 und andererseits durch die tiefe Nut 16 definiert werden, die das Gebilde der Anordnung umgibt und sich wenigstens bis zu der Schicht 2
erstreckt. Wie bereits in der Einleitung der Beschreibung bemerkt wurde, liegen die Oberflächenelemepte der Struktur genau in derselben Ebene.
Weiter sei bemerkt, daß die Emitterzone 6 des Transistors 71 in ihren tiefen Schichten (der epitaktisehen Schicht 5) in der Nähe des Emitter-Basis-Übergangs niedriger als an ihrer Oberfläche (der diffundierten Oberflächenschicht 5b) dotiert ist, wodurch die Verstärkung vergrößert wird.
Die vergrabene Schicht 4 mit einem hohen Dotierungsgrad beschränkt die Verstärkung des durch die epitaktische Schicht 5 (Emitter), die epitaktische Schicht 3 (Basis), das Substrat 1 und die Schicht 2 (Kollektor) gebildeten parasitären Transistors.
Andererseits umgibt diese Schicht 4 die Basiszone 9 des Transistors 71 vollständig und trägt somit zu der Herabsetzung des Widerstandes der Verbindung zwischen der genannten Basiszone 9 und der Kollektorzone 10 des Transistors T^bei.
Eine Struktur, die der ebenbeschriebenen Struktur in 2η hohem Maße ähnlich ist, tritt in der in den F i g. 4 und 5 gezeigten Anordnung auf (wobei für Elemente der F i g. 4 und 5, die denen der F i g. 2 und 3 entsprechen, die gleichen Bezugsziffern verwendet werden). Diese Struktur unterscheidet sich wesentlich von der ersten Struktur durch das Vorhandensein eines Kontakts 17, der auf der Basiszone 9 des Transistors 7] gebildet ist; urn dies zu erzielen, ist eine Nut 18 vorgesehen, deren Tiefe nahezu gleich der der Nut 8 ist und die die Emitterzone 6 völlig umgibt, wobei in dieser Nut 18 und auf der Oberfläche der Struktur am Rande der genannten Nut 18 eine Kontaktzone 19 von einem geeigneten Leitfähigkeitstyp (z. B. vom ρ+-Typ, wenn die epitaktische Schicht 3, in der sich die Basiszone 9 des Transistors Γι befindet, selber vom p-Typ ist) durch Diffusion gebildet ist.
Außerdem sei bemerkt, daß die Emitterzone 6 des Transistors 71 hier lokalisiert ist, während sie sich in den F i g. 2 und 3 bis zum Rande der Nut 8 erstreckte; eine derartige Konfiguration könnte ebenso gut in der Anordnung nach den F i g. 2 und 3 angewandt sein.
Die Struktur nach den F i g. 4 und 5 ist in dem Sinne interessant, daß mit ihr die Anwendungsgrenzen der Anordnung bis außerhalb der einfachen Anwendung von Darlingtonverstärkern erweitert werden können. Diese Struktur ist z. B. in der monolithischen Schaltung mit drei Transistoren 711, 7I2 und 7u der Fig. 7 vorhanden, die dem Schaltbild nach F i g. 6 entspricht. Die zwei Transistoren 7I2 und 711 bilden eine pnp/npn-Darlingtonschaltung, die mit der der Fig.4 und 5 identisch ist; die zwei Transistoren Ti, und 7u desselben Aufbaus und nötigenfalls etwa der gleichen Abmessungen b'lden eine npn/pnp-Darlingtonschaltung. Die Transistoren Tn und Ti3 weisen eine gemeinsame Kollektorzone auf, die durch das Substrat « 71 gebildet wird, das mit einer Oberflächenschicht 72 mit einer niedrigen Dotierung versehen ist Die Basiszonen 73 und 74 der Transistoren Tu und Tn sind durch eine Nut 75 gegeneinander isoliert Eine Nut 76 isoliert die Schaltung gegen andere gegebenenfalls auf demselben Substrat 71 hergestellte Strukturen.
Es sei bemerkt daß bei der Herstellung einer derartigen Schaltung die Widerstände 61 und 62 (F i g. 6) leicht in der Struktur integriert werden können. Auf bekannte Weise wird dann die elektrische Verbindung zwischen der Emitterzone des Transistors Tw und der Basiszone des Transistors Γ13 auf einer Widerstandsbahn gebildet die aus Halbleitermaterial besteht und den Widerstand 61 bildet. Falls der Widerstand 61 integriert wird, ist es nicht mehr notwendig, einen Ausgang für die Basiszone des Transistors Tn vorzusehen. Dadurch kann in Fig. 7 statt des Paares Γ11-Γ12 nach der in Fig.4 gezeigten Struktur (z. B. mit Basisausgang von 711) ein Paar nach der Struktur der F i g. 2 (ohne Basisausgang für Tn) angeordnet werden. Wenn der Widerstand 62 integriert wird, ist es auch nicht notwendig, einen Basisausgang des Transistors Tu vorzusehen, und der genannte Transistor Tn kann auf analoge Weise wie der Transistor Tw ohne Basisausgang angebracht werden.
Die Gegentaktschaltung nach F i g. 9 entsprechend dem Schaltbild der F i g. 8 enthält mit den Transistoren Γ21 und T22 einen pnp/npn-Darlingtonverstärker, dessen Struktur in den F i g. 2 und 3 dargestellt ist (Teilschaltung Ei) und der mit einem anderen npn/npn-Darlingtonverstärker (Teilschaltung E2) gekoppelt ist, der zwei mit dem Ausgangstransistor 71 der Fig.4 identische Transistoren enthält Die z.vei Teilschaltungen Ei und E2 sind auf demselben isolierenden Träger 91 angebracht, um in einer Umhüllung untergebracht zu werden, die gegebenenfalls andere Elemente schützen kann.
Die wesentlichen Schritte eines Verfahrens zur Herstellung einer Anordnung nach der Erfindung werden nachstehend an Hand der Fig. 10a—1Oj beschrieben: Die Herstellung einer Darlingtonschaltung nach dem Schaltbild der F i g. 1 und dem schematischen Schnitt in F i g. 2 ist beispielsweise gewählt.
Es wird von einer Scheibe 101 aus Silicium, z. B. vom n^-Typ, mit einer Dicke von 300 μηι ausgegangen, die mit Antimon dotiert ist und einen spezifischen Widerstand von 0,01 Ω ■ cm aufweist (F ig. 10a).
Auf einer dazu geeignet gemachten Fläche 101a dieser Scheibe wird eine epitaktische η-leitende Schicht 102 abgelagert, die mit Phosphor dotiert ist und eine Dicke von 10 μΐη und einen spezifischen Widerstand von 3 Ω · cm aufweist, wonach der erste Teil 103a einer epitaktischen Schicht 103 (die oben als »erste epitaktische Schicht« bezeichnet ist) vom p-Typ erzeugt wird, die mit Bor dotiert ist und eine Dicke von 8 μηι und einen spezifischen Widerstand von 7 Ω · cm aufweist (Fig. 10b).
Dann wird eine lokale Bordiffusion in dem Teil 103a der Schicht 103 durchgeführt, um die vergrabene Schicht 104 zu bilden, die sich unter dem herzustellenden Transistor T2 befindet. Die Schicht 31 ist die Diffusionsmaske aus Siliciumoxid oder Siliciumnitrid (Fig. 10c).
Anschließend wird die epitaktische Schicht 103 durch Anwachsen des Teiles 103i> mit einer Dicke von 12 μΐη und den selben physikalischen Eigenschaften wie der vorhergehende Teil 103a fertiggestellt. Während dieses Anwachsens diffundiert das während vorhergehender Bearbeitungen diffundierte Bor weiter und die Schicht 104 nimmt allmählich ihre endgültigen Abmessungen an. Diese p+-dotierte Schicht 104 weist einen niedrigen Widerstand in der Größenordnung von 0,1 Ω - cm auf. Auf der epitaktischen Schicht 103 wird eine zweite η-leitende epitaktische Schicht 105 abgelagert die mit Phosphor dotiert ist eine Dicke von 9 μΐη und einen spezifischen Widerstand von 3 bis 4 Ω ■ cm aufweist (Fig. lOd).
Eine Phosphordiffusion, die den n+-Leitfähigkeitstyp herbeiführt wird örtlich auf der Schicht 105 durchgeführt (die Oxidmaske 32 beschränkt die Diffusion auf die Basiskontaktzone des herzustellenden Transistors T2 und auf die obere Schicht der Emitterzone des
26 OO
herzustellenden Transistors 7"i) bis tu einer Tiefe von 5 bis 7 μπι, derart, daß auf dieser Tiefe eine Schicht mit einem niedrigen Oberflächenwiderstdnd in der Größenordnung von einigen Ohm pro Quadrat erhalten wird. Diese Diffusion definiert die Oberflächenschicht 105£> in der Schicht 105 (F ig. 1Oe).
Nach der obengenannten Diffusion erfolgt eine lokalisierte Phosphordiffusion, die den n + -Leitfähigkeitstyp herbeiführt, in der Oberflächenzone, die vorher von der Maske 32 geschützt wurde. Diese Phosphordiffusion wird fortgesetzt, bis eine Oberflächenschicht 105a mit einer Tiefe von 3,5 μηι erhalten wird, deren Oberflächenwiderstand zwischen 100 und 200 Ω pro Quadrat liegt (F i g. 1Of).
In den Fig. 1Of bis 1Oj ist die Oberflächenschicht 105a in der Oberflächenschicht 105b gebildet, um diese zwei Schichten und ihre respektiven Dicken besser unterscheiden zu können. Es leuchtet jedoch ein, daß, weil die Schicht 1056 höher als die Schicht 105a dotiert ist, diese am Rande der genannten Schicht 1056 verschwindet, wie dies in den Fig. 2 und 4 dargestellt ist (entsprechende Schichten 5a und 5b,\
Dann wird die Emitterzone 111 des Transistors T2 durch eine ρ+ -Diffusion, die durch die Oxidmaske 33 definiert ist, in der Oberflächenschicht 105a der Schicht 105 gebildet. Diese Diffusion, bei deren Durchführung von Bor ausgegangen wird, erreicht eine Tiefe von 2,5 μΐη und erfolgt derart, daß das Gebiet der Emitterzone 111 einen Oberflächen widerstand von 10 bis 15 Ω pro Quadrat erhält (F i g. 1 Og).
Danach wird die Nut 108 geätzt, wobei die Struktur außerdem von der Maske 34 aus einem photoempfindlichen Lack geschützt wird; die Tiefe der Nut liegt zwischen 11 und 12 μιη (F i g. 1 Oh).
Dann wird die Nut 116 geätzt, wobei die obere Fläche der Struktur völlig von der Maske 35 aus photoempfindlichem Lack seschützt wird; die Nut 116 erreicht eine Tiefe von 40 bis 45 μιη (F i g. lOi).
In dieser Stufe der Herstellung wird die Scheibe wenigstens an ihren aktiven Oberflächen mit einer Passivierungsschicht aus Siliciumoxid überzogen. Die? ^ Schicht, die in F i g. 1Oj mit 36 bezeichnet ist, weist eine Dicke von 1 bis 3 μηι auf.
Dann müssen noch Kontaktfenster auf der Emitterzone 106 des Transistors Ti, auf der Emitterzone 111 und auf dem Kontaktgebiet der Basiszone 107 des Transistors T2 geöffnet werden und durch Aufdampfen und Ätzen von z. B. Aluminium (Schicht mit einer Dicke von 3 μπι) müssen die Kontakte 112 auf der Emitterzone 106, 114 auf der Emitterzone 111 und 115 auf dem Kontaktgebie! der Basiszone 107 gebildet werden. Die gegenüberliegende Oberfläche der Anordnung kann mit einer Metallisierung 113 zur Kontaktierung des Substrats 101 versehen werden (F i g. lOj).
Die Emitterzone 111 des Transistors T2 wird nachher bei der Unterbringung der Struktur in ihrer schützenden Umhüllung mit der Kollektorzone 101 des Transistors Γι verbunden.
Die Herstellung der Anordnung nach den Fig.4 und 5 umfaßt eine nicht besonder? wichtige Abwandlung des oben beschriebenen Verfahrens, die sich aus der Notwendigkeit ergeben hat, gleichzeitig die Emitterzone 11 des Transistors T2 und das Kontaktgebiel 19 in der Basiszone 9 des Transistors Ti herzustellen (siehe F i g. 4), die den gleichen Leitfähigkeitstyp aufweisen.
Sofort nach der Bildung der Oberflächenschicht 5a werden auch gleichzeitig die Nut 8 und die Nut 18 vorgesehen; dann wird die Struktur maskiert, ausgenommen die Emitterzone 11, die Nut 18 und die Metallisierungsstelle des Kontakts 17; anschließend wird die ρ+ -Schicht diffundiert, die zu der Biluung der genannten Emitterzone 11 und der Kontaktzone 19 führt; danach wird di>i tiefe Nut 16 vorgesehen; dann wird eine Passivierungsschicht erzeugt und werden die obenbeschriebenen Kontaktmetallisierungen gebildet.
Es sei bemerkt, daß es möglich ist, gleichzeitig die Struktur nach Fig.2 und die Struktur nach Fig.4 herzustellen.
Weiter sei bemerkt, daß die erfindungsgemäße Struktur und die diese Struktur aufweisenden Anordnungen nicht ausschließlich erhalten werden können, wenn von einer Basisschaltung ausgegangen wird, die einen Ausgangstransistor 7Ί vom npn-Typ und einen Transistor T2 vom pnp-Typ enthält. Es ist nämlich sehr gut möglich, ohne Änderung des oben genannten Verfahrens eine Schaltung herzustellen, bei der der Transistor Ti vom pnp-Typ und der Transistor T2 vom npn-Typ ist.
Hierzu 7 Blatt Zeichnungen

Claims (14)

Patentansprüche:
1. Halbleiteranordnung mit einem Halbleiterkörper, der mindestens zwei komplementäre Transistoren enthält und ein Substrat von einem ersten Leitfähigkeitstyp aufweist, das mit einer ersten epitaktischen Schicht vom zweiten, dem ersten entgegengesetzten Leitfähigkeitstyp überzogen ist, wobei wenigstens ein Teil des Substrats die Kollektorzone des ersten Transistors bildet, weiterhin die Basiszone dieses ersten Transistors und die Kollektorzone des zweiten Transistors durch aneinandergrenzende Teile der ersten epitaktischen Schicht und die Basiszone des zweiten Transistors durch einen Teil einer auf der ersten epitaktischen is Schicht abgelagerten zweiten epitaktischen Schicht vom erstpn Leitfähigkeitstyp gebildet sind und die Emitterzone des zweiten Transistors in dem Teil der zweiten epitaktischen Schicht, der die Basiszone dieses Transistors bildet, angeordnet ist, dadurch gekennzeichnet, daß die Emitterzone (6) des ersten Transistors (T\) ebenfalls durch einen Teil der auf der ersten epitaktischen Schicht (3) abgelagerten zweiten epitaktischen Schicht (5) gebildet ist, wobei die genannten Teile voneinander durch mindestens eine Nut (8) mit einer derartigen Tiefe getrennt sind, daß diese die zweite epitaktische Schicht (5) völlig und die erste epitaktische Schicht (3) nur teilweise durchschneidet.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite epitaktische Schicht (5) eine Oberflächenschicht (5a, 5b) enthält, die höher als der darunter liegende Teil der Schicht, der an die erste epitaktische Schicht (3) grenzt, dotiert ist.
3. Halbleiteranordnung nach Anspruch 2, dadurch » gekennzeichnet, daß der Teil der genannten Oberflächenschicht (5b), der zur Emitterzone (6) des ersten Transistors (T\) gehört, sowohl eine größere Dicke als auch eine höhet e Dotierung als der um die Emitterzone (11) des zweiten Transistors (Ti) liegende Teil (5a) aufweist.
4. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Dicke der Emitterzone (11) des zweiten Transistors (T2) geringer als die Dicke der genannten Oberflächenschicht (5a) in diesem Gebiet ist.
5. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß sich in der ersten epitaktischen Schicht (3) wenigstens unter dem zweiten Transistor (Ti) eine Schicht (4) vom zweiten Leitfähigkeitstyp mit einer höheren Dotierung als die der ersten epitaktischen Schicht (3) befindet.
6. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet, daß die genannte Schicht (4) vom zweiten Leitfähigkeitstyp die Basiszone (9) des ersten Transistors (T1) umgibt.
7. Halbleiteranordnung nach einem oder mehreren der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß der Teil der Emitterzone (6) des ersten Transistors (Ti), der durch einen Teil der höher dotierten Oberflächenschicht (5b) der zweiten epitaktischen Schicht (5) gebildet ist, an die Wände der Nut (8) grenzt (F i g. 2).
8. Halbleiteranordnung nach einem oder mehreren der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß der Teil der Emitterzone (6) des ersten Transistors (T1), der durch einen Teil der höher dotierten Oberflächenschicht (5b) der zweiten epitaktischen Schicht (5) gebildet ist in einem gewissen Abstand von den Wänden der Nut (8) liegt (F ig. 4).
9. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 6 und 8, dadurch gekennzeichnet, daß eine zweite Nut (18) in dem Teil der zweiten epitaktischen Schicht (5) vorgesehen ist, der die Emitterzone (6) des ersten Transistors (T]) bildet, wobei diese zweite Nut (18) die zweite epitaktische Schicht (5) völlig und die erste epitaktische Schicht (3) nur teilweise durchschneidet, und daß in der Wand und im Boden der zweiten Nut (18) ein den zweiten Leitfähigkeitstyp bestimmendes Dotierungselement angebracht ist, wodurch der Boden der zweiten Nut (18) eine Kontaktzone (19) auf der Basiszone (9) des ersten Transistors (Ti) bildet (F ig. 4).
10. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 9, wobei die Anordnung einer Darlingtonverstärkerschaltung bildet, dadurch gekennzeichnet, daß das Substrat (1) η-leitend, die erste epitaktische Schicht (3) p-leitend und die zweite epitaktische Schicht (5) η-leitend ist und daß Kontaktschichten (12, 13, 14, 15, 17) auf dem Substrat (1), auf der Emitterzone (6) und gegebenenfalls auf der Basiskontaktzone (19) des ersten Transistors (T\) sowie auf der Basiszone (7) und auf der Emitterzone (11) des zweiten Transistors (T2) gebildet sind.
11. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß wenigstens ein dritter Transistor (Tn) vorhanden ist, dessen Struktur gleich der des ersten Transistors (Tu) ist und der den gleichen Leitfähigkeitstyp wie dieser erste Transistor (Tu) aufweist, wobei die Basiszonen (73, 74) des ersten und des dritten Transistors gegeneinander durch eine Nut (75) isoliert sind, die bis in das Subs"at (71) reicht, das die gemeinsame Kollektorzone des ersten (T11) und des dritten (Tn) Transistors bildet (F ig. 6 und 7).
12 Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 10, bei der der erste 2ή und der zweite (T22) Transistor einen Teil (E]) einer Darlingtonschaltung bilden, dadurch gekennzeichnet, daß eine zweite Darlingtonschaltung (E2) durch zwei weitere Transistoren (T23, T2*) mit der gleichen Struktur wie der erste Transistor (T2]) gebildet ist, die beiden Darlingtonschaltungen (Et, E2) einen Gegentaktverstärker bilden, auf derselben Grundplatte (91) angeordnet und in derselben Umhüllung untergebracht sind (F i g. 8 und 9).
13. Verfahren zur Herstellung einer Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 8, bei dem von einem Substrat von einem ersten Leitfähigkeitstyp ausgegangen vvird, das mit einer ersten epitaktischen Schicht vom zweiten Leitfähigkeitstyp überzogen ist, auf der eine zweite epitaktische Schicht vom ersten Leitfähigkeitstyp abgelagert ist, dadurch gekennzeichnet, daß von der Oberfläche der zweiten epitaktischen Schicht (5, 105) her unter Maskierung der Steilem an der später die Emitterzone (Jl, 111) des zweiten Transistors (T2) angebracht wird, und eines diese Stelle umgebenden Gcbie'es durch Einführung eines den ersten Leitfähigkeitstyp bestimmenden Dotierungsclements der erste Teil (5b, \05b) einer Oberflächenschicht gebildet wird, der eine geringere Dicke und
einen niedrigeren spezifischen Widerstand als die zweite epitaktische Schicht (5,105) aufweist, wonach die Maske (32) entfernt und ebenfalls durch Einführung eines den ersten Lei>fähigkeitstyp bestimmenden Dotierungselements der zweite Teil (5a, i05a) der genannten Oberflächenschicht unter der vorher maskierten Stelle gebildet wird, welcher zweite Teil (5a, 105a,/ eine Tiefe und eine Leitfähigkeit aufweist, die geringer als die des ersten Teiles (516,1056^ sind, und daß dann der Emitter (11, 111) des zweiten Transistors (T2) gebildet wird, wonach die Nut (8,108), die die Emitterzone (6,106) des ersten Transistors (T1) von der Basiszone (7,107) des zweiten Transistors (T2) trennt, angebracht wird.
14. Verfahren nach Anspruch 13 zur Herstellung einer Halbleiteranordnung nach Anspruch 9, dadurch gekennzeichnet, daß die zweite Nut (18). innerhalb der eine Kontaktzone (19) auf der Basiszone (9) des ersten Transistors (T) angebracht wird, und die erste Nut (8X die die zweite epitaktische Schicht (5) in zwei Teile unterteilt, während desselben Bearbeitungsgangs gebildet werden, und daß die Emitterzone (11) des zweiten Transistors (T2) und die Kontaktzone (19) auf der Basis (9) des ersten Transistors (T\) dann in einem einzigen Bearbeitungsgang erzeugt werden.
DE2600375A 1975-01-10 1976-01-07 Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung Expired DE2600375C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7500713A FR2297495A1 (fr) 1975-01-10 1975-01-10 Structure de transistors complementaires et son procede de fabrication

Publications (3)

Publication Number Publication Date
DE2600375A1 DE2600375A1 (de) 1976-07-15
DE2600375B2 true DE2600375B2 (de) 1981-03-12
DE2600375C3 DE2600375C3 (de) 1981-11-26

Family

ID=9149625

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2600375A Expired DE2600375C3 (de) 1975-01-10 1976-01-07 Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung

Country Status (8)

Country Link
US (1) US4058825A (de)
JP (1) JPS561782B2 (de)
CA (1) CA1046167A (de)
DE (1) DE2600375C3 (de)
FR (1) FR2297495A1 (de)
GB (1) GB1531811A (de)
IT (1) IT1054024B (de)
NL (1) NL7600062A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2408914A1 (fr) * 1977-11-14 1979-06-08 Radiotechnique Compelec Dispositif semi-conducteur monolithique comprenant deux transistors complementaires et son procede de fabrication
GB2123207A (en) * 1982-06-30 1984-01-25 Westinghouse Electric Corp Glass passivated high power semiconductor devices
JPS62250661A (ja) * 1986-04-23 1987-10-31 Fuji Electric Co Ltd 半導体装置
GB2277197B (en) * 1993-04-13 1997-08-27 Motorola Inc Voltage protection arrangement
US9478537B2 (en) * 2009-07-15 2016-10-25 Cree, Inc. High-gain wide bandgap darlington transistors and related methods of fabrication
US9761608B1 (en) * 2016-08-15 2017-09-12 International Business Machines Corporation Lateral bipolar junction transistor with multiple base lengths

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3624454A (en) * 1969-09-15 1971-11-30 Gen Motors Corp Mesa-type semiconductor device
BE791487A (fr) * 1971-11-18 1973-03-16 Rca Corp Dispositif semiconducteur
US3755722A (en) * 1972-09-28 1973-08-28 Gen Motors Corp Resistor isolation for double mesa transistors
FR2216678B1 (de) * 1973-02-02 1977-08-19 Radiotechnique Compelec
FR2216677B1 (de) * 1973-02-02 1977-08-26 Radiotechnique Compelec
US3836997A (en) * 1973-09-26 1974-09-17 Rca Corp Semiconductor darlington circuit
US3836996A (en) * 1973-09-26 1974-09-17 Rca Corp Semiconductor darlington circuit
US3898483A (en) * 1973-10-18 1975-08-05 Fairchild Camera Instr Co Bipolar memory circuit
US3904450A (en) * 1974-04-26 1975-09-09 Bell Telephone Labor Inc Method of fabricating injection logic integrated circuits using oxide isolation

Also Published As

Publication number Publication date
FR2297495A1 (fr) 1976-08-06
DE2600375A1 (de) 1976-07-15
JPS5193683A (de) 1976-08-17
GB1531811A (en) 1978-11-08
IT1054024B (it) 1981-11-10
NL7600062A (nl) 1976-07-13
US4058825A (en) 1977-11-15
JPS561782B2 (de) 1981-01-16
FR2297495B1 (de) 1983-07-08
DE2600375C3 (de) 1981-11-26
CA1046167A (en) 1979-01-09

Similar Documents

Publication Publication Date Title
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
EP0032999B1 (de) Verfahren zum Herstellen einer bipolaren, vertikalen Transistorstruktur
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE2845062C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
EP0007923B1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE2507366C3 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
EP0001586A1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE2716123A1 (de) Integrierte injektions-halbleiterschaltung und verfahren zu ihrer herstellung
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
EP0000909B1 (de) Lateraler Transistor
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
WO2003015163A2 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE2261541B2 (de) Verfahren zur Herstellung einer linearen integrierten Halbleiterschaltung für hohe Leistungen
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
WO2000019535A1 (de) Halbleiterstruktur für halbleiterbauelemente
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0002191B1 (de) Integrierte Halbleiteranordnung in I2L-Technik und Verfahren zur Herstellung derselben
DE19523333A1 (de) Bipolare Halbleitereinrichtung und Verfahren zur Herstellung einer solchen

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee