DE1764464C3 - Verfahren zur Herstellung eines lateralen Transistors - Google Patents

Verfahren zur Herstellung eines lateralen Transistors

Info

Publication number
DE1764464C3
DE1764464C3 DE1764464A DE1764464A DE1764464C3 DE 1764464 C3 DE1764464 C3 DE 1764464C3 DE 1764464 A DE1764464 A DE 1764464A DE 1764464 A DE1764464 A DE 1764464A DE 1764464 C3 DE1764464 C3 DE 1764464C3
Authority
DE
Germany
Prior art keywords
transistor
zone
conductivity type
zones
heavily doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1764464A
Other languages
English (en)
Other versions
DE1764464A1 (de
DE1764464B2 (de
Inventor
Neil David Poughkeepsie N.Y. Lubart
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1764464A1 publication Critical patent/DE1764464A1/de
Publication of DE1764464B2 publication Critical patent/DE1764464B2/de
Application granted granted Critical
Publication of DE1764464C3 publication Critical patent/DE1764464C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8224—Bipolar technology comprising a combination of vertical and lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821—Combination of lateral and vertical transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0828—Combination of direct and inverse vertical transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines lateralen Transistors im Rahmen der Herstellung von außerdem einen vertikalen Transistor enthaltenden komplementären Transistoren in Planartechnik auf einem gemeinsamen monolithischen Halbleiterkörper, bei dem mindestens in einem Teilbereich der Oberfläche eines Substrates eines ersten Leitungstyps eine stark dotierte Schicht des entgegengesetzten zweiten Leitungstyps erzeugt und dann auf dieser Oberfläche epitaktisch eine weitere, weniger stark dotierte Schicht des zweiten Leitungstyps ange- « bracht wird, in die anschließend Isolationszonen des ersten Leitungstyps und über der stark dotierten Schicht des zweiten Leitungstyps Transistorzonen eindiffundiert werden.
Will man in einer monolithisch integrierten Schal- μ tung nicht nur Transistoren eines Leitfähigkeitstyps, z. B. NPN-Transistoren, verwenden, so lassen sich gleichzeitig PNP-Transistoren auf dem gleichen Monolithen ohne zusätzliche DifFusionsschritte verwirklichen, wenn man sie lateral aufbaut, d. h. die Tran- M sistorstruktur senkrecht zur Oberfläche ausbildet, im Gegensatz zur vertikalen Struktur des bekannten normalen PNP-Transistoraufbaus, wo Emitter, Basis und Kollektor-Diffusionen als schwimmende Inseln ineinander angeordnet werden und eine Transistorstruktur parallel zur Oberfläche des Monolithen ergeben.
Die Herstellung komplementärer Transistoren auf einem gemeinsamen Monolithen ist bekannt. So ist aus »Proceedings of the IEEE«, Bd, 52 (1964), Heft 12, S. 1491 —14S5, eine laterale, komplementäre Transistorstruktur bekannt, bei der zwischen dem P-leitenden Substrat und der N-leitenden epitaktischeu Schicht eine stark N-leitende Schicht angeordnet ist und bei der nach dem Aufbringen der epitaktischen Schicht die Emitter- und Kollektorzone eines lateralen PNP-Transistors gleichzeitig mit der Basiszone eines vertikalen NPN-Transistors hergestellt werden. In einem weiteren Diffusionsschritl werden durch die epitakti£che Schicht hindurchreichende, stark P-leitende Isolationszonen eingebracht. Eine Folge dieser Herstellungsweise ist der geringe Emitterwirkungsgrad des resultierenden lateralen PNP-Transistors.
Der Erfindung liegt die Aufgabe zugrunde, den Emitterwirkungsgrad eines lateralen Transistors bei der Herstellung komplementärer Transistoren in Planartechnik zu verbessern.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die den ersten Leitungstyp aufweisende Emitterzone des lateralen Transistors bis zur stark dotierten Schicht des zweiten Leitungstyps und gleichzeitig mit den stark dotierten Isolationszonen des ersten Leitungstyps eindiffundiert wird.
Der Vorteil einer solchen Herstellungsweise ist die Herstellung eines Transistors mit wesentlich höherer Störstellenkonzentration, d. h. Ladungsträgerdichte, in der Emitterzone, woraus sich der wesentlich verbesserte Emitterwirkungsgrad ergibt.
Gegenstand des älteren Patents 16 39 355 ist ein Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung mit in einem Halbleiterkörper angeordneten Inseln eines bestimmten Leitungstyps, die durch diffundierte Isolierzonen des entgegengesetzten Leitungstyps elektrisch voneinander getrennt sind, bei dem in wenigstens einer Insel ein erster Transistor mit einer diffundierten Basiszone des zu dem der Inseln entgegengesetzten Leitungstyps und einer diffundierten Emitterzone des einen Leitungstyps gebildet wird, während in wenigstens einer anderen Insel ein gegenüber dem ersten Transistor komplementärer zweiter Transistor mit einer diffundierten Emitterzone und einer diffundierten Kollektorzone gebildet wird.
Dieses Verfahren ist so ausgebildet, daß die Isolierzonen und die Emitterzone des zweiten Transistors gleichzeitig eindiffundiert werden. Zum Gegenstand des älteren Patents gehört auch eine Ausgestaltung des Verfahrens, bei der die Inseln der integrierten Halbleiteranordnung in einer epitaktischen Halbleiterschicht gebildet werden, die auf einer Halbleiterunterlage angeordnet ist, deren Leitungstyp dem der genannten Schicht entgegengesetzt ist. Beim Verfahren gemäß dem älteren Patent wird jedoch in der Oberfläche des Substrats keine stark dotierte Schicht mit zum Substrat entgegengesetztem Leitungstyp erzeugt und dementsprechend auch die Emitterzone nicht bis zu einer solchen Schicht eindiffundiert.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen mit Hilfe der Zeichnung näher erläutert. Es zeigt
Fig. I in einem Querschnitt durch den Aufbau des Monolithen die einzelnen Vcrfahrctisschritte A bis G, die zur Herstellung eines lateralen Transistors in
einer Schaltung mit komplementären Transistoren nach der Erfindung notwendig sind,
F i g, 2 den Querschnitt durch den Aufbau eines symmetrischen lateralen PNP-Transistors,
F i g. 3 den Querschnitt durch einen symmetrischen ·\ lateralen PNP-Transistor mit geerdetem Kollektor,
Fig. 4 den Aufbau einer Zusammenschaltung eines vertikalen NPN-Transistors und eines lateralen PNP-Transistors mit gemeinsamem Emitter bzw. gemeinsamer Basis,
F i g. 5 die Schaltung zweier komplementärer Transistoren, deren Aufbau in F i g. 4 gezeigt wird.
Fig. IA zeigt ein Halbleitersubstrat 10 aus P-leitendem Material mit einem spezifischen Widerstand zwischen 10 und 20 Ohm · cm und einer Dicke von etwa 250 μΐη. Das Substrat 10 kann aus monokristallinem Silizium bestehen. Es kann hergestellt werden durch Zersägen eines aus der Schmelze gezogenen Siliziumkristalls mit einer kristallographischen Orientierung einiger Grade neben der 111-Ebene in Riehtung der 110-Ebene.
Fig. 1 B zeigt eine Oxydschieht 12 auf dem Substrat, die aus Siliziumdioxyd mit einer Dicke v&ii etwa 600 nm bestehen kann, welches entweder thermisch aufgewachsen oder pyrolithisch niedergeschlagen wird. Auch eine Hochfrequenz-Sputter-Technik ist möglich zur Herstellung der Siliziumdioxydschicht 12. In diese Oxydschieht 12 werden Löcher 14 mit Hilfe der konventionellen photolithographischen Masken- und Atztechnik eingebracht. In diesem Verfahren wird ein Photolack, der nicht gezeigt ist, über der Oxydschieht 12 ausgebreitet, und durch maskierte Belichtung und Entwicklung bilden sich die Fenster 14 aus, welche durch Abätzung der Siliziumdioxydschicht 12 mit einer gepufferten HF-Lösung entste- J5 hen. Der Photolack wird darauf entfernt, und N+- Material wird durch die Oberflächen 16 in das Substrat 10 eindiffundiert, so daß sich hochdotierte Zonen 18 bilden mit einer Oberflächenkonzentration von 2 · 1020 Donatoren/cm~s. Diese so hergestellte stark N-dotiene Schicht (vergrabene Schicht) hat einen Flächenwiderstand von etwa 9 Ohm/O Die Diffusionstiefe beträgt etwa 2 μΐη. Die Oxydschieht 12 dient dabei als Maske, welche verhindert, daß eine N+-Zone außerhalb der gewünschten Stellen entsteht. Diese N+-Diffusion kann in einem evakuierten Quarzrohr mit Hilfe von mit Arsen entartei dotiertem Silizium in Pulverform ausgeführt werden. Eine andere Möglichkeit zur Herstellung der Nf-Zonen 18 bietet das Ausätzen zweier Flächen in dem P~-Substrat 10 und anschließendes epitaxidles Aufwachsen der beiden N+-Zonen 18.
In Fi g. 1 C wird nach Entfernen der Oxydschieht 12 mit Hilfe einer gepufferten HF-Lösung eine Schicht 20 mit N-Leitfähigkeit, die einen spezifisehen Widerstand von 0,09 Ohm · cm aufweisen kann, durch epitaktisches Aufwachsen auf der Oberfläche des Substrates 10 gebildet. Diese Epitaxieschicht 20 ist mit Arsen dotiert und etwa 5.5 ± 0,2 (im dick. Bei diesem Vorgang werden die Arsenverunrei- w> nigungen in den beiden N+-Zonen 18 etwa 1 (im durch weitere Diffusion anwachsen. Eine Oxydschieht 22 mit einer Dicke von etwa 400 nm wird auf der Oberfläche der Epitaxieschicht 20 gebildet, entweder durch thermischen Oxydalionsprozeß, durch pyroli- e>5 thisches Niederschlag™ oder durch Hochfrequenzspule™.
Fig. ID zeigt neue Fen'.ier 24 in der Oxydschieht 22, die durch bekannte photolithographische Maskentechnik hergestellt sind. Neben dem durchgehenden Fenster 24 ist ein zusätzliches Fenster 27 vorgesehen, das die Form eines Rechtecks aufweisen kann. Anschließend werden die Isolationszonen durch P+- Diffusion eingebracht. Hierbei kann mit Bor dotiert werden, wobei sich eine durchgehende Isolationszone 26 und eine zusätzliche Zone 28 unterhalb des Fensters 27 innerhalb der Epitaxieschicht ergibt. Diese P+-Zonen 26 und 28 haben eine Oberflächenkonzentration von 2,2 · 1020 Atomen/cm"3 und einen Flächenwiderstand von etwa 2,5Ohm/[3 Die Zone 28 erstreckt sich von der Oberfläche bis zu der N+- Zone 18, welche einen eventuellen Kurzschluß zwischen P--Substrat 10 und P+-Zone 28 verhindert. Diese P+-Zone 28 dient als Emitter des lateralen PNP-Transistors.
Fig. IE zeigt in einem weiteren Verfahrensschritt die Herstellung von zwei Fenstern 30 und 32 in der Oxydschicht 22, welche zur Diffusion von P-Zonen dienen. Durch die HalbleiteroberflärScm 34 und 36 wird P-leitendes Material in den Halbleiter eindiffundiert zur Bildung der P-KoIlektorzone 38 und der P-Basiszone 40. Als Verunreinigung kann Bor benutzt werden. Die P-leitenden Zonen 38 und 40 haben eine Oberflächenkonzentration von 1 · 1O39 Atomen/cm-3, einen Flächenwiderstand von etwa 150 Ohm/Q und eine Tiefe von etwa 2 μπα.
F i g. 1 F zeigt eine anschließende Reoxydation mit einem gleichzeitigen weiteren Eindiffvndieren. Siliziumdioxyd wird dabei auf der Oberfläche aufgewachsen. Während einer Wärmebehandlung erfolgt eine weitere Verteilung der Borverunreinigungen, wobei sich der PN-Übergang weiter nach unten verschiebt und die Oberflächenkonzentration abnimmt. Zwei neue Oxydfenster 47. und 44 werden geöffnet zur Diffusion von N+-Zonen 46 und 48. Die N+- Zone 46 dient dabei als Kontaktzone mit gutem elektrischen Übergang für den durch einen Teil der Schicht 20 gebildeten N-Kollektor. Die N+-Zone 48 bildet den Emitter innerhalb der P-Basiszone 40 des NPN Transistors.
Die N+-Zonen 46 und 48 können mit einer Phosphorverunreinigung eindiffundiert werden. Die Oberflächenkonzentration der beiden Zonen kann 2,5 · 1021 Atome/cm-*, der Flächenwiderstand etwa 8 Ohm/D und die Tiefe etwa 1,8 μΐη betragen. Die Emitter- und Basiszonen werden über der vergrabenen N+-Zone gebildet, um deren hohe Leitfähigkeit auszunutzen.
F i g. 1 G zeigt ein weiteres Eindiffundieren des Emitters und eine Reoxydation zur Bildung einer Oxydschieht auf dem Halbleiter. In dieser Oxydschieht 23 werden wiederum Fenster geöffnet zur Kontaktierung der einzelnen Zonen mit Metallisierungen 50, 52, 54, 56, 58, 60. Aluminium- oder Molybdän-Leitbahnen werden auf die Oberfläche aufgedampft in einer Dicke von mehreren 100 nm. Zur Fertigstellung des Monolithen wird darauf in der bekannten Technik weiterverfahren.
In F i g. 2 ist ein anderes Ausführungsbeispiel eines lateralen PNP-Transistors gezeigt, der gleichzeitig mit einem vertikalen NPN-Transistor berg stellt werden kann. Gleiche Referenzzahlen und Buchstaben werden benutzt wie in Fig. 1, nur mit dem Zusatz eines A. Bei der Herstellung dieses PNP-Transistors wird die Kollektorzone 38 A gleichzeitig mit der Emitterzone 28/1 hergestellt. Auf diese Weise erhält man
einen lateralen PNP-Transistor. der einen völlig symmetrischen Aufbau aufweist. Falls gewünscht können hierin Emitter- und Kollektorzone vertauscht wurden, und doch besitzen sowohl Emitter als auch Kollektor einen hohen Injektionswirkungsgrad. Der laterale Abstand zwischen dem Emitter 28 A und dem Kollektor 38/4 über den die Basiszone bildenden Teil der Schicht 20/4 bestimmt deren Basisweite. Die Nf-dotierte Zone 18-4 kann zwischen Emitter und Kollektor unterbrochen werden.
F i g. 3 zeigt ein weiteres Ausfiihrungsbeispiel eines lateralen PNP-Tr.tnsistors, der ebenfalls gleichzeitig mit der Herstellung eines vertikalen NPN-Transistors dargestellt werden kann. Gleiche Refcrenzzeichen wie in Fig. I werden diesmal mit einen B unterschieden. In diesem Beispiel ist der Kollektor identisch mit der P' -Isolationszone 26 B, und es wird keine zusätzliche P-Diffusion benötigt. Diese Darstellung wird dann möirlich. wenn der Knllpklnr Hf«; PNP-TrantistnrQ geerdet ist.
In Fig. 4 ist eine Zusammenschaltung eines PNP- und eines NPN-Transistors gezeigt. Entsprechende Referenzzeichen wie in F i g. 1 werden hier mit einem zusätzlichen C bezeichnet.
F i g. 5 zeigt das entsprechende elektrische Schaltbild der Kombination der beiden komplementären Transistoren. Die N-Schicht 2OC der Fig. 4 dient gleichzeitig als N-Kollektor des NPN-Transistors und als N-Basis des PNP-Transistors. Auf diese Weise wird nur ein ohmscher Kontakt 70 zur Kontaktierung der N-Epitaxieschicht mit Hilfe der N+- Zone 46 Γ benötigt. Die gezeigte NPN-PNP-Struktur wird prinzipiell genauso hergestellt wie die beiden voneinander isolierten NPN- und PNP-Transistoren, die in F i g. 1 G dargestellt sind. Der einzige Unterschied ist. daß in F i g. 4 die beiden Transistoren innerhalb einer gemeinsamen isolierten N-Zone dargestellt sind. Die gezeigte Kombination mit fünf Anschlußpunkten kann vorteilhaft in der elektrischen b d l
krci'icchriik bcn;;!/! werden (z. B. komplcrncn-
täre Darlingtonschaltung).
Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche;
1. Verfahren zum Herstellen eines lateralen Transistors im Rahmen der Herstellung von außerdem einen vertikalen Transistor enthaltenden komplementären Transistoren in Planartechnik auf einem gemeinsamen monolithischen Halbleiterkörper, bei dem mindestens in einem Teilbereich der Oberfläche eines Substrates eines ersten Leitungstyps eine stark dotierte Schicht des entgegengesetzten zweiten Leitungstyps erzeugt und dann auf dieser Oberfläche epitaktisch eine weitere, weniger stark dotierte Schicht des zweiten Lertungstyps angebracht wird, in die anschließend Isolationszonen des ersten Leitungstyps und über der stark dotierten Schicht des zweiten Leitungstyps Transistorzonen eindiffundiert werden, dadurch gekennzeichnet, daß die den ersten Leitungstyp aufweisende Emitteizone des lateralen Transistors bis zur stark dotierten Schicht des zweiten Leitungstyps und gleichzeitig mit den stark dotierten Isolationszonen des ersten Leitungstyps eindiffundiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kollektorzone gleichzeitig mit und symmetrisch zu der Emitterzone eindiffundiert wird.
3. Verfahren nach Anspruch 1, dadurch ge- jo kennzeichnet, daß die Kollektordiffusion mit der Isolationsdiffusion zusammenfällt.
4. Verfahren nach Anspruch 1 zur Herstellung einer Zusammenschaltung zweier komplementärer Transistoren, dadurcii gekennzeichnet, daß innerhalb einer gemeinsamen Iscationsinsel fünf Halbleiterzonen gebildet werden, die einen lateralen PNP-Transistor und einen NPN-Transistor mit gemeinsamer N-Diffusionszone darstellen.
40
DE1764464A 1967-06-15 1968-06-11 Verfahren zur Herstellung eines lateralen Transistors Expired DE1764464C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US64624567A 1967-06-15 1967-06-15

Publications (3)

Publication Number Publication Date
DE1764464A1 DE1764464A1 (de) 1971-08-05
DE1764464B2 DE1764464B2 (de) 1976-04-15
DE1764464C3 true DE1764464C3 (de) 1981-10-08

Family

ID=24592320

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1764464A Expired DE1764464C3 (de) 1967-06-15 1968-06-11 Verfahren zur Herstellung eines lateralen Transistors

Country Status (4)

Country Link
US (1) US3524113A (de)
DE (1) DE1764464C3 (de)
FR (1) FR1580317A (de)
GB (1) GB1197403A (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL162511C (nl) * 1969-01-11 1980-05-16 Philips Nv Geintegreerde halfgeleiderschakeling met een laterale transistor en werkwijze voor het vervaardigen van de geintegreerde halfgeleiderschakeling.
US3656034A (en) * 1970-01-20 1972-04-11 Ibm Integrated lateral transistor having increased beta and bandwidth
US3651489A (en) * 1970-01-22 1972-03-21 Itt Secondary emission field effect charge storage system
US3611067A (en) * 1970-04-20 1971-10-05 Fairchild Camera Instr Co Complementary npn/pnp structure for monolithic integrated circuits
US3868722A (en) * 1970-06-20 1975-02-25 Philips Corp Semiconductor device having at least two transistors and method of manufacturing same
US3770519A (en) * 1970-08-05 1973-11-06 Ibm Isolation diffusion method for making reduced beta transistor or diodes
NL7016720A (de) * 1970-11-14 1972-05-16
US3911470A (en) * 1970-11-14 1975-10-07 Philips Corp Integrated circuit for logic purposes having transistors with different base thicknesses and method of manufacturing
US3878551A (en) * 1971-11-30 1975-04-15 Texas Instruments Inc Semiconductor integrated circuits having improved electrical isolation characteristics
US3787253A (en) * 1971-12-17 1974-01-22 Ibm Emitter diffusion isolated semiconductor structure
FR2216678B1 (de) * 1973-02-02 1977-08-19 Radiotechnique Compelec
US3945857A (en) * 1974-07-01 1976-03-23 Fairchild Camera And Instrument Corporation Method for fabricating double-diffused, lateral transistors
DE2460269A1 (de) * 1974-12-19 1976-07-01 Siemens Ag Bipolares transistorpaar mit elektrisch leitend miteinander verbundenen basisgebieten und verfahren zur herstellung des transistorpaares
US4125853A (en) * 1977-03-28 1978-11-14 Bell Telephone Laboratories, Incorporated Integrated circuit transistor
US4125855A (en) * 1977-03-28 1978-11-14 Bell Telephone Laboratories, Incorporated Integrated semiconductor crosspoint arrangement
US4355322A (en) * 1978-12-22 1982-10-19 Spellman Gordon B Integrated gate turn-off device having a vertical power transistor forming a regenerative loop with a lateral transistor
US4398205A (en) * 1978-12-22 1983-08-09 Eaton Corporation Gate turn-off device with high turn-off gain
IT1151504B (it) * 1981-01-30 1986-12-24 Rca Corp Circuito di protezione per dispositivi a circuito integrato
US4567500A (en) * 1981-12-01 1986-01-28 Rca Corporation Semiconductor structure for protecting integrated circuit devices
US4492008A (en) * 1983-08-04 1985-01-08 International Business Machines Corporation Methods for making high performance lateral bipolar transistors
US4546536A (en) * 1983-08-04 1985-10-15 International Business Machines Corporation Fabrication methods for high performance lateral bipolar transistors
US4969823A (en) * 1986-09-26 1990-11-13 Analog Devices, Incorporated Integrated circuit with complementary junction-isolated bipolar transistors and method of making same
US5021856A (en) * 1989-03-15 1991-06-04 Plessey Overseas Limited Universal cell for bipolar NPN and PNP transistors and resistive elements
US5736755A (en) * 1992-11-09 1998-04-07 Delco Electronics Corporation Vertical PNP power device with different ballastic resistant vertical PNP transistors
DE19520182C2 (de) * 1995-06-01 2003-06-18 Infineon Technologies Ag Bipolartransistor vom pnp-Typ
JP7071801B2 (ja) 2017-03-03 2022-05-19 Ntn株式会社 転がり軸受及びそれを備えた軸受構造

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3177414A (en) * 1961-07-26 1965-04-06 Nippon Electric Co Device comprising a plurality of transistors
US3221215A (en) * 1962-01-30 1965-11-30 Nippon Electric Co Device comprising a plurality of electrical components
NL297820A (de) * 1962-10-05
US3327182A (en) * 1965-06-14 1967-06-20 Westinghouse Electric Corp Semiconductor integrated circuit structure and method of making the same
US3370995A (en) * 1965-08-02 1968-02-27 Texas Instruments Inc Method for fabricating electrically isolated semiconductor devices in integrated circuits
US3423653A (en) * 1965-09-14 1969-01-21 Westinghouse Electric Corp Integrated complementary transistor structure with equivalent performance characteristics
US3380153A (en) * 1965-09-30 1968-04-30 Westinghouse Electric Corp Method of forming a semiconductor integrated circuit that includes a fast switching transistor

Also Published As

Publication number Publication date
FR1580317A (de) 1969-09-05
US3524113A (en) 1970-08-11
DE1764464A1 (de) 1971-08-05
GB1197403A (en) 1970-07-01
DE1764464B2 (de) 1976-04-15

Similar Documents

Publication Publication Date Title
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE1294557C2 (de) Integrierte komplementaere transistoranordnung und verfahren zu ihrer herstellung
DE2032315C3 (de) Halbleiteranordnung mit emittergekoppelten inversen Transistoren sowie Verfahren zu ihrer Herstellung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
EP0032999A2 (de) Verfahren zum Herstellen einer bipolaren, vertikalen Transistorstruktur
EP0001586A1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1926884A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE3034894C2 (de)
DE2238450A1 (de) Halbleiterbaugruppe und verfahren zur herstellung derselben
DE2422912A1 (de) Integrierter halbleiterkreis
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE2621791A1 (de) Integrierter transistor mit saettigungsverhindernder schottky- diode
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2063952A1 (de) Bipolartransistor
DE2558925C2 (de) Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE2364753A1 (de) Halbleitervorrichtung
DE1802849A1 (de) Verfahren zur Herstellung von monolithischen Schaltungen
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE2527076A1 (de) Integriertes schaltungsbauteil
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee