DE2256447A1 - Integrierte halbleiteranordnung und verfahren zur herstellung - Google Patents

Integrierte halbleiteranordnung und verfahren zur herstellung

Info

Publication number
DE2256447A1
DE2256447A1 DE2256447A DE2256447A DE2256447A1 DE 2256447 A1 DE2256447 A1 DE 2256447A1 DE 2256447 A DE2256447 A DE 2256447A DE 2256447 A DE2256447 A DE 2256447A DE 2256447 A1 DE2256447 A1 DE 2256447A1
Authority
DE
Germany
Prior art keywords
zone
epitaxial layer
diffusion
buried
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2256447A
Other languages
English (en)
Inventor
Kanu Ashar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2256447A1 publication Critical patent/DE2256447A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/761PN junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/037Diffusion-deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/151Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Böblingen, den 2. Oktober 1972 gg-sn
Anmelderin: International Business Machines
Corporation, Armorik, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: FI 971 048
Integrierte Halbleiteranordnung und Verfahren zur Herstellung
Die Erfindung betrifft eine integrierte Halbleiteranordnung mit Selbstisolation und ein Verfahren zur Herstellung dieser Halbleiteranordnung. Insbesondere betrifft die Erfindung sich selbst isolierende Transistörstrukturen.
Die bei der Herstellung sperrschichtisolierter, integrierter Halbleiteranordnungen bekannten Isolationstechniken bestehen darin, daß auf ein P-dotiertes Substrat eine N-dotierte Epitaxieschicht aufgebracht wird und daß dann bis in das Substrat reichende P-dotierte Isolationszonen in die Epitaxieschicht eindiffundiert werden. Sind dabei niederohmige N-dotierte Zonen ererforderlich, so wird vor dem Aufbringen der N-dotierten Epitaxieschicht eine hoch N-dotierte, vergrabene Zone in das P-dotierte Substrat eindiffundiert. Auf jeden Fall entstehen N-dotierte Halbleiterinseln, die voneinander durch doppelte Sperrschichten, die gegeneinander geschaltete Dioden bilden, elektrisch isoliert sind. Zur Vervollständigung der niederohmigen, N-dotierten Zone werden zusätzlich hoch N-dotierte schmale Zonen in die N-dotierte Epitaxieschicht eindiffundiert. Diese Zonen kontaktieren die vergrabene N-dotierte Zone. Die auf diese Weise entstandene Struktur ist allseitig von P-dotierten Isolationszonen umgeben. Derartige Strukturen können zu Transistoren, Widerständen, Unterquerungen und zu Dioden durch Anwendung der bekannten in-
309825/0737
tegrierten Schaltungstechnik Vervollständigt werden.
Die beschriebene, bekannte Isolationstechnik wurde dahingehend verbessert, daß der Flächenbedarf und die Anzahl der erforderlichen Diffusionsschritte reduziert wurden. Dabei geht man im allgemeinen so vor, daß eine hoch N-dotierte vergrabene Schicht in ein P-dotiertes Substrat eingebracht wird, daß dann eine P-dotierte Epitaxieschicht auf die Oberfläche des Substrats aufgewachsen wird und daß dann durch Eindiffusion von hoch N-dotierten Isolationszonen, die die vergrabene Zone an ihrer Peripherie kontaktiert, in die Epitaxieschicht eindiffundiert werden. Soll dabei eine Transistorstruktur gebildet werden, dann folgt im Bereich der isolierten, P-dotierten Halbleiterinsel eine weitere Diffusion. Auf diese Weise entsteht eine Transistorstruktur mit der vergrabenen Zone und der Isolationszone als Kollektorzone, mit der von dieser Kollektorzone eingeschlossenen P-dotierten Epitaxieschicht als Basiszone und mit der im Bereich der Basiszone eindiffundierten N-dotierten zusätzlichen Zone als Emitterzone .
Eine weitere zusätzliche, bekannte Verbesserung dieser Technik besteht darin, daß in die Oberfläche der P-dotierten Epitaxieschicht nach der Eindiffusion der N-dotierten Isolationszone eine nichtselektive Diffusion von weiteren Störstellen des P-Leitfähigkeitstyps erfolgt. Als Ergebnis erhält man eine Struktur mit weiteren Vorteilen. Diese sind eine niedrige effektive Oberflächen-Rekombinationsgeschwindigkeit, eine Einstellmöglichkeit des Basisschichtwiderstandes, die Verhinderung der Bildung von Oberflächen-Inversionsschichten und die Verminderung einer Injektion von der Kante der Emitterzone her auf ein Minimum. Dieser zusätzliche Diffusionsschritt kann jedoch nurdann ohne Maskierung durchgeführt werden, wenn die Basiszone eine geringere Oberflächenkonzentration als die Kollektor-Isolatxonszone aufweist. Das heißt aber, daß die Konzentration in der Basiszone begrenzt ist. Strebt man also eine Basiskonzentration an, die ausreichend hoch ist, um eine
FI 971 048
309825/0737
verbesserte Charakteristik zu erhalten, so ist eine zusätzliche, maskierte Diffusion erforderlich. Eine maskierte Diffusion beeinflußt aber wiederum die Ausbeute. Höhere Konzentrationen in der Basis werden deswegen angestrebt, da sie geringe Basisweiten zulassen, und zwar ohne daß die Durchbruchspannung herabgesetzt würde, da ein geringerer Basiswiderstand entsteht und da eine beträchtliche Verminderung der Basisausweitung bei hoher Stromdichte gewährleistet ist. Man erhält also kleinere Strukturabmessungen und geringere Kollektorkapazitäten. Da die Eigenschaften eines Transistors direkt vom Verhältnis Grenzfrequenz zu Produkt aus Basiswiderstand und Kollektorkapazität abhängig sind, sind ein geringerer Basiswiderstand und eine geringere Kollektorkapazität als Folge einer höheren Basiskonzentration wünschenswert.
Die angegebene Struktur wurde auch bereits nach einer weiteren Methode hergestellt. Dabei besteht die vergrabene N-dotierte Zone aus zwei Teilzonen, die unterschiedliche Ausdiffusionskoeffizienten aufweisen. Die schneller ausdiffundierende Teilzone umgibt die langsamer ausdiffundierende Teilzone. Teilzonen mit unterschiedlichen Ausdiffusionskoeffizienten erhält man dadurch, daß zwei Arten von Störstellen unterschiedliche Diffusionskoeffizienten oder Teilzonen mit unterschiedlichen Störstellenkonzentrationen verwendet werden. In beiden Fällen erhöht sich jedoch die Anzahl der Diffusionsschritte, was die Wirtschaftlichkeit des Gesamtverfahrens vermindert. Beim Aufwachsen der P-dotierten Epitaxieschicht diffundieren die beiden Teilzonen der vergrabenen Zone derart aus, daß sich die umgebende Teilzone weiter an die Oberfläche der Epitaxieschicht erstreckt als die umgebene Teilzone. In einem weiteren Diffusionsschritt wird dann die Isolationszone bis zur Oberfläche der Epitaxieschicht weitergeführt und gleichzeitig der N-dotierte Emitter eindiffundiert. Die bei dieser Methode erhaltene Struktur entspricht im wesentlichen der bereits beschriebenen Struktur und weist auch die gleichen Nachteile auf. Diese Nachteile liegen auch hier in der relativ geringen Basiskonzentration. Bei beiden
FI971°48 309825/0737
2256U7
beschriebenen Methoden sind grundsätzlich drei selektive Diffusionsschritte erforderlich, wobei zusätzlich ein vierter selektiver Diffüsionsschritt durchzuführen ist, um die Basis-, konzentration auf eine gewünschte Höhe zu bringen.
Es ist die der Erfindung zugrunde liegende Aufgabe, eine sich selbst isolierende Halbleiteranordnung und ein Verfahren zu ihrer Herstellung anzugeben, wobei gewährleistet ist, daß die Störstellenkonzentration in der Basiszone erhöht werden kann, ohne daß die Anzahl der Dotierungs- bzw. Diffusionsschritte erhöht werden müßte. Insbesondere soll eine selbstisolierte Transistor struktur mit verbesserten Eigenschaften angegeben werden, ohne daß bei der Herstellung zusätzliche Diffusionsschritte erforderlich wären. Gleichzeitig soll der für die einzelnen Strukturen erforderliche Platzbedarf reduziert werden.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß zwischen einem Substrat und einer darauf aufgebrachten Epitaxieschicht eines ersten Leitfähigkeitstyps eine vergrabene erste Zone des zweiten Leitfähigkeitstyps angeordnet ist, daß über der vergrabenen Zone in die Epitaxieschicht eine einen geringeren spezifischen Widerstand als diese aufweisende zweite Zone des ersten Leitfähigkeitstyps eingebracht ist, daß sich in der zweiten Zone eine dritte Zone des zweiten Leitfähigkeitstyps befindet und daß seitlich von der zweiten Zone eine die erste Zone kontaktierende vierte Zone des zweiten Leitfähigkeitstyps angeordnet ist. In bevorzugter Weise ist die vierte Zone so ausgebildet, daß sie die zweite Zone umgibt. Als Dotierungsmaterial für die zweite Zone wird vorteilhafterweise Bor und für die erste, dritte und vierte Zone Antimon verwendet.
Ein bevorzugtes Ausführungsbeispiel besteht darin, daß die erste Zone den Subkollektor, die zweite Zone die Basis, die dritte Zone den Emitter und die vierte Zone die gleichzeitig die Isolation bewirkende Kollektorkontaktzone eines Transistors bildet.
309825/0737
225S447
Ein bevorzugtes Verfahren zur Herstellung der Halbleiteranordnung besteht darin, daß in die Oberfläche des Substrats die erste Zone eingebracht wird, daß darüber die Epitaxieschicht aufgewachsen wird, daß in die Epitaxieschicht die zweite Zone eingebracht wird und daß in die zweite Zone im gleichen Verfahrensschritt die dritte und vierte Zone eingebracht werden.
Betrachtet man die mit einer derartigen Struktur erreichbaren Vorteile am Beispiel eines Transistors, so ist folgendes festzustellen. Die Emitterzone liegt im Bereich der die Basiszone bildenden zweiten Zone, während die Kollektorkontaktzonen außerhalb dieser Basiszone in der niedriger dotierten Epitaxieschicht liegen. Dadurch wird sichergestellt, daß bei der gleichzeitigen Diffusion der Kollektorkontaktzonen und der Emitterzone die Kollektorkontaktzone bis in die vergrabene Zone eindiffundiert, während die Emitterzone lediglich teilweise in die Basiszone eindiffundiert. Man erhält also bereits nach drei selektiven Dotierungs- bzw. E)iffusionsschritten sich selbst isolierende Halbleiterstruktüren, wobei gleichzeitig eine Basiszone mit hoher Störstellenkonzentration gewährleistet ist.
Weitere Einzelheiten ergeben sich aus der nachstehenden der in der Zeichnung dargestellten bekannten Strukturen und eines erfindungsgemäßen Ausführungsbeispiels. Es zeigen:
Fign. IA und IB bekannte, selbstisolierende Transistorstrukturen,
Fig. 2 in perspektivischem Querschnitt eine f erfindungsgemäße Transistorstruktur und
Fign. 3A bis 3F Querschnitte der erfindungsgemäßen Struktur
jeweils am Ende einzelner wesentlicher Verfahrensschritte.
Die Funktionstüchtigkeit eines Transistors hängt im wesentlichen FI 971 048
309825/0737
von drei Parametern ab, nämlich der Grenzfrequenz, dem Basiswiderstand und der Kollektorkapazität. Bei bestehenden integrierten Halbleiteranordnungen, wie beispielsweise selbstisolierten Transistorstrukturen, kann eine Verbesserung der Eigenschaften am ehesten dadurch erreicht werden, daß die Störstellenkonzentration in der Basis auf etwa 10 bis 10 Atome/ cm erhöht wird. Die Schwierigkeit bei den bekannten Herstellungsverfahren besteht darin, daß eine Anhebung der Störstellenkonzentration in der Basis einen zusätzlichen maskierten Diffusionsprozeß erforderlich macht. Da die Ausbeute direkt proportional der Anzahl der maskierten Diffusionsprozesse ist, bringt diese Methode beträchtliche Nachteile mit sich. Zwei bekannte Verfahren zur Herstellung selbstisolierter Transistor- ■ strukturen, wie sie in den Fign. IA und IB dargestellt sind, machen dies deutlich.
Bei der bekannten Struktur gemäß Fig. IA resultiert die Selbstisolation aus der Verwendung einer vergrabenen Zone mit zwei Teilbereichen unterschiedlicher Ausdiffusionskoeffizienten. Ausgangspunkt beim Herstellungsprozeß ist ein P-dotiertes Siiiciumsubstrat 101. In dieses Substrat wird eine erste vergrabene Zone 103 eindiffundiert (erste maskierte Diffusion), die eine ringförmige Gestalt hat. Da dieses Teilgebiet schneller ausdiffundieren muß, wird als Dotierungsstoff Phosphor verwendet. Anschließend wird der zweite Teilbereich 105 der vergrabenen Zone selektiv eindiffundiert (zweite maskierte Diffusion) und zwar in das Gebiet, das vom ersten Teilbereich der vergrabenen Zone umgeben ist. Da dieser zweite Teilbereich 105 nur relativ langsam ausdiffundiereη soll, wird als Dotierungsstoff beispielsweise Antimon verwendet. Beide Teilbereiche der ι vergrabenen Zone gehören dem gleichen Leitfähigkeitstyp an. Nach Durchführung dieser beiden Diffusionsprozesse wird eine Epitaxieschicht 107 des gleichen Leitfähigkeitstyps wie das Substrat 101 aufgewachsen. Während dieses Prozesses diffundieren die Teilbereiche 103 und 105 in die Epitaxieschicht 107 aus. Infolge der unterschiedlichen Diffusionskoeffizienten diffundiert
FI 971 048
309825/0737
der Teilbereich 103 weiter als der Teilbereich 105 in die Epitaxieschicht 107 aus. Zur Vervollständigung der Struktur werden in einem weiteren Diffusionsprozeß (dritte maskierte Diffusion) die Kollektorkontaktzone 109 und die Emitterzone 111 in die Epitaxieschicht 1O7 eindiffundiert. Die resultierende Struktur stellt einen selbstisolierten Transistor dar, bei dem die Zonen 109 und die vergrabenen Zonen 103 und 105 den Kollektor, die eingeschlossene Epitaxieschicht 107, die. Basis 113 und die Zone 111 den Emitter bilden.
Offensichtlicher Nachteil dieser in der angegebenen Weise hergestellten Struktur ist die geringe Störstellenkonzentration in der Basiszone 113. Eine Erhöhung dieser Konzentration kann nur durch einen vierten maskierten Diffusionsprozeß erfolgen. Die damit verbundenen Nachteile wurden bereits angegeben.
Auch die nach der zweiten bekannten Methode hergestellte Struktur (Fig. IB) bildet einen selbstisolierten Transistor. Ausgangsmaterial ist wiederum ein P-dotiertes Substrat 121. In dieses Substrat wird eine vergrabene Zone 123 eindiffundiert (erster maskierter Diffusionsprozeß). Anschließend wird auf die Oberfläche des Substrats 121 eine die vergrabene Zone 123 bedeckende Epitaxieschicht 125 des P-Leitfähigkeitstyps aufgewachsen. Dann wird eine N-dotierte Kollektorkontaktzone 127 selektiv eindiffundiert (zweiter maskierter Diffusionsprozeß). Diese Kollektorkontaktzone 127 kontaktiert die vergrabene Zone 123 entlang ihres Randes. Um nun an dieser Stelle die Störstellenkonzentratxon in der Basiszone 129 zu erhöhen, kann ein nichtselektiver, d.h. ein unmaskierter Diffusionsschritt eingefügt werden. Offensichtlich ist aber die Wirksamkeit dieser Diffusion dadurch beschränkt, daß die durch sie bewirkte Oberflächenkonzentration niedriger als die im Bereich der Kollektorkontaktzone 127 bleiben muß. Zur Vervollständigung der Struktur wird anschließend die Emitterzone 131 eindiffundiert (dritter maskierter Diffusionsprozeß) .
FI 971 048
309825/0737
Wie die Struktur nach Fig. IA stellt die Struktur nach Fig. IB einen selbstisolierten Transistor dar, der eine relativ niedrige Störstellenkonzentration in der Basiszone aufweist. Wie oben beschrieben, kann diese Konzentration nur durch einen zusätzlichen maskierten Diffusionsprozeß wesentlich angehoben werden.
Es sei an dieser Stelle darauf hingewiesen, daß die beschriebenen und noch zu beschreibenden Prozesse denen der bekannten photolithographischen Maskierungs- und Diffusionstechniken entsprechen, so daß diese nicht näher zu beschreiben sind. Außerdem wird darauf verzichtet, die elektrische Kontaktierung und die Zwischenverbindungen, die nach der Herstellung der eigentlichen Struktur in weiteren Prozeßschritten zu verwirklichen sind, zu beschreiben, da auch diese Prozesse bekannt sind.
In Fig. 2 ist die perspektivische Ansicht eines Ausführungsbeispiels einer erfindungsgemäßen Halbleiteranordnung dargestellt, die aus zwei identischen Transistorstrukturen besteht. Es handelt sich um durch Sperrschichten selbstisolierte NPN-Transistoren mit einer vergrabenen Zone 201 in Verbindung mit einer Kollektorkontaktzone 203, die den Kollektor bilden, mit einer Eepitaktisch aufgebrachten Basiszone 205 und einer diffundierten Basiszone 207, die zusammen die Basis des Transistors bilden, und mit einer diffundierten Emitterzone 209.
Es sei nun das Verfahren zur Herstellung der Struktur gemäß Fig. 2 anhand der Fign. 3A bis 3F beschrieben. Ausgangsmaterial ist ein monokristallines Siliciumsubstrat 211, das einheitliche Dicke und spezifischen Widerstand aufweist. Es handelt sich um ein P-dotiertes Substrat, dessen Störstellenkonzentration in der Größenordnung von 10 bis 10 Atomen/cm liegt (Fig. 3A).
Im nächsten, in Fig. 3B dargestellten Verfahrensschritt wird in einem maskierten Diffusionsprozeß die vergrabene Zone 201 selektiv in die Oberfläche des Substrats 211 eindiffundiert. Es handelt sich um eine N-dotierte Zone eines niedrigen spezifischen Wider-
FI 971 048
309825/0737
Standes und einer Störstellenkonzentration im Bereich von IO
19 3
bis 10 Atomen/cm . Als geeignetes Dotierungsmaterial kann beispielsweise Arsen oder Antimon verwendet werden. Die Entscheidung, ob ein langsam diffundierender Dotierungsstoff wie Arsen oder Antimon oder ob ein schneller diffundierender Dotierungsstoff wie Phosphor verwendet wird, hängt in erster Linie davon ab, wie weit eine Ausdiffusion der vergrabenen Zone in die im nächsten Verfahrensschritt aufzuwachsende Epitaxieschicht erfolgen soll.
Fig. 3C zeigt das Aufwachsen der Epitaxieschicht 213 auf die Oberfläche des Substrats 211 über der vergrabenen Zone 201. Die Epitaxieschicht 213 kann beispielsweise eine Dicke von 2 Mikron aufweisen, sie ist wie das Substrat P-dotiert und weist eine Störstellenkonzentration im Bereich von 10 bis 10 ■■ Atome/cm auf.
Anschließend wird, wie in Fig. 3D gezeigt, in einem zweiten maskierten Diffusionsprozeß die Basiszone 207 selektiv in die Epitaxieschicht 213 eindiffundiert. Die maskierte Diffusion erfolgt direkt über der vergrabenen Zone 201 und reicht durch die Epitaxieschicht 213 hindurch, so daß zwischen der gebildeten Basiszone 207 und der vergrabenen Zone 201 ein gemeinsamer Übergang entsteht. Als Störstellenmaterial für diesen Diffusionsprozeß eignet sich beispielsweise Bor. Die Störstellenkonzentration der P-leitenden Basiszone 207 liegt im Bereich von 10 bis Atome/cm .
Fig. 3E demonstriert den dritten und letzten maskierten Diffusionsprozeß, bei dem die Kollektorkontaktzone 203 und die Emitterzone 209 gleichzeitig hergestellt werden. Die Diffusion der Emitterzone 209 erfolgt im Bereich der diffundierten Basiszone 207. Die Kollektorkontaktzone 203 wird in die Epitaxieschicht direkt über und entlang des ümfanges der vergrabenen Zone 201 eindiffundiert. Diese Zone umgibt also die Basiszone 207, ist von dieser aber durch restliche Bereiche der Epitaxieschicht
FI 971 048
309825/0737
getrennt. Als Störstellenmaterial für diese Diffusion eignet sich beispielsweise Arsen, so daß die Emitterzone 209 und die Kollektorkontaktzone 203 hoch N-dotiert sind und damit einen niedrigen spezifischen Widerstand aufweisen. Der Diffusionsprozeß wird so lange fortgesetzt, bis die Kollektorkontaktzone 203 die Epitaxieschicht 213 gänzlich durchquert hat und in die vergrabene Zone 201 übergeht. Gleichzeitig mit der Diffusion der Kollektorkontaktzone 203 erfolgt die Diffusion der Emitterzone 209 in die Basiszone 207. Da jedoch die Basiszone 207 eine wesentlich höhere Störstellenkonzentration als die P-dotierte Epitaxieschicht 213 aufweist, ist die Eindringtiefe der Emitterzone 209 im Vergleich zur Eindringtiefe der Kollektorkqntaktzone 203 wesentlich geringer. Mit anderen Worten, die Geschwindigkeit, mit der die Kollektorkontaktzone 203 in die Epitaxieschicht 213 eindiffundiert, ist wesentlich größer als die Geschwindigkeit, mit der die Emitterzone 209 in die Basiszone 207 eindiffundiert. Für diesen Diffusionsprozeß eignen sich beispielsweise als Störmaterial Arsen, Antimon oder Phosphor. Bei Verwendung von Phosphor als Störstellenmaterial erfordert der bekannte Austreibeffekt ein tieferes Eindiffundieren der Emitterzone. Damit wird sichergestellt, daß die Kollektorkontaktzone 203 die vergrabene Zone 201 erreicht. Bei bestimmten Vorschriften für die Emitterzone, kann es vorkommen, daß die Kollektorkontaktzone 203 die Epitaxieschicht 213 nicht ohne weiteres völlig durchdringen kann. In diesen Fällen kann die völlige Durchdringung aber dadurch sichergestellt werden, daß an das Substrat 211 gegenüber der Kollektorkontaktzone 203 während des Diffusionsprozesses eine Spannung von wenigen Volt angelegt wird.
Bei der Herstellung der einzelnen Zonen bildet sich, wie aus Fig. 3F zu ersehen, auf der Oberfläche der Anordnung eine Oxydschicht 301, im betrachteten Beispiel also Siliciumdioxyd. Diese Oxydschicht kann, wie angedeutet, als Maske für das Aufbringen der erforderlichen Kontakte verwendet werden.
Fi 971 048 309825/0737
Infolge der bei der erfindungsgemäßen Struktur wesentlich höheren StörStellenkonzentration in der Basiszone 207, wird die Erscheinung der Ausweitung der Basiszone beträchtlich reduziert. Verwendet man bei der Herstellung der vergrabenen Zone 207 Störstellen eines niedrigen Diffusionskoeffizienten, so wird die seitliche Ausdiffusion der vergrabenen Zone 207 gering gehalten. Diese beiden Faktoren, entweder einzeln oder gemeinsam, lassen kleinere Abmessungen der Struktur selbst und kleinere Abstände zwischen einzelnen Strukturen zu, so daß die Ausbeute erhöht wird.
Im Vergleich zu der bekannten Struktur gemäß Fig. IA weist die erfindungsgemäße Struktur weitere Vorteile auf. Bei der Struktur gemäß Fig. IA stellt die Ausdiffusion während der Herstellung einen wesentlichen Prozeßschritt dar. Die Steuerung dieses Ausdiffusionsproz,esses kann nur wesentlich ungenauer erfolgen als die Steuerung einer Diffusion von der Oberfläche in die Epitaxieschicht hinein. Außerdem kann die bei der Struktur gemäß Fig. IA entstehende Form der ausdiffundierten Zone unerwünscht sein.
In bestimmten Fällen, insbesondere bei Verwendung dickerer Epitaxieschichten (Vereinfachung der Steuerung des Epitaxieprozesses), kann" es von Vorteil sein> für die Emitter- und Kollektorkontaktdiffusionen eine Mischung mehrerer Störstellenmaterialien, beispielsweise Arsen und Phosphor, zu verwenden. Dabei wird dann die Phosphorkonzentration niedriger als die StörStellenkonzentration in der Basiszone, aber höher als die Störstellenkonzentration in der Emitterzone gewählt. Die Emitterzone entsteht dann so als ob Arsen alleine vorhanden wäre, da die Phosphordiffusionsfront die Arsendiffusionsfront nicht überholen kann. Im Bereich der Kollektorkontaktdiffusion wird aber eine vollständige Durchdringung der Epitaxieschicht sichergestellt, da die Phosphorkonzentration höher als die Störstellenkonzentration der Epitaxieschicht ist und da Phosphor verglichen mit Arsen einen höheren Diffusionskoeffizienten aufweist. ' -
Es sei noch darauf hingewiesen, daß das beschriebene erfindungs-FI 971 048
309825/0737 ■ . .
gemäße Verfahren zur gleichzeitigen Herstellung einer Vielzahl von Transistoren und anderer Elemente anwendbar ist. Beispielsweise lassen sich in der beschriebenen Weise auch die bekannten Pinch-Widerstände herstellen.
FI 971 048
309825/0737

Claims (7)

  1. PATENTANSPRÜCHE
    Integrierte Halbleiteranordnung mit Selbstisolation, dadurch gekennzeichnet, daß zwis.chen einem Substrat und einer darauf aufgebrachten Epitaxieschicht eines ersten Leitfähigkeitstyps eine vergrabene erste Zone des zweiten Leitfähigkeitstyps angeordnet ist, daß über der vergrabenen Zone in die Epitaxieschicht eine einen geringeren spezifischen Widerstand als diese aufweisende, zweite Zone des ersten Leitfähigkeitstyps eingebracht ist, daß sich in der zweiten Zone eine dritte Zone des zweiten Leit— fähigkeitstyps befindet und daß seitlich von der zweiten Zone eine die erste Zone kontaktierende vierte Zone des zweiten Leitfähigkeitstyps angeordnet ist.
  2. 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die vierte Zone die zweite Zone umgibt.
  3. 3. Halbleiteranordnung nach den Ansprüchen 1 und 2, dadurch · gekennzeichnet, daß als Dotierungsmaterial für die zweite Zone Bor und für die erste, dritte und vierte Zone Antimon verwendet wird.
  4. 4. Halbleiteranordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die erste Zone den Subkollektor, die zweite Zone die Basis, die.dritte Zone den Emitter und die vierte Zone die gleichzeitig die Isolation bewirkende Kollektorkontaktzöne eines Transistors bildet.
  5. 5. Halbleiteranordnung nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß eine Vielzahl erster, zweiter, dritter und vierter Zonen vorhanden sind.
  6. 6. Verfahren zur Herstellung der Anordnung nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß in die Oberfläche des Substrats die erste Zone eingebracht wird, daß darüber die
    Fi 971 048 309825/0737
    Epitaxieschicht aufgewachsen wird, daß in die Epitaxieschicht die zweite Zone eingebracht wird und daß in die zweite Zone im gleichen Verfahrensschritt die dritte und vierte Zone eingebracht werden.
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Störstellenkonzentration in der zweiten Zone im Bereich von 10 bis 10 Atome/cm liegt.
    FI 971 048
    309825/0737
DE2256447A 1971-12-17 1972-11-17 Integrierte halbleiteranordnung und verfahren zur herstellung Ceased DE2256447A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US20923771A 1971-12-17 1971-12-17

Publications (1)

Publication Number Publication Date
DE2256447A1 true DE2256447A1 (de) 1973-06-20

Family

ID=22777928

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2256447A Ceased DE2256447A1 (de) 1971-12-17 1972-11-17 Integrierte halbleiteranordnung und verfahren zur herstellung

Country Status (7)

Country Link
US (1) US3787253A (de)
JP (1) JPS5113629B2 (de)
CA (1) CA993569A (de)
DE (1) DE2256447A1 (de)
FR (1) FR2163773B1 (de)
GB (1) GB1372607A (de)
IT (1) IT969828B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2241600A1 (de) * 1971-08-26 1973-03-01 Dionics Inc Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung
US3971059A (en) * 1974-09-23 1976-07-20 National Semiconductor Corporation Complementary bipolar transistors having collector diffused isolation
JPS5317081A (en) * 1976-07-30 1978-02-16 Sharp Corp Production of i2l device
US5087579A (en) * 1987-05-28 1992-02-11 Texas Instruments Incorporated Method for fabricating an integrated bipolar-CMOS circuit isolation for providing different backgate and substrate bias
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
JPH05102175A (ja) * 1991-10-07 1993-04-23 Sharp Corp 半導体装置の製造方法
JPH05226347A (ja) * 1991-11-12 1993-09-03 Nec Corp 半導体装置
JPH09330936A (ja) * 1996-06-07 1997-12-22 Mitsubishi Electric Corp バイポーラ半導体装置及びその製造方法
KR0171128B1 (ko) * 1995-04-21 1999-02-01 김우중 수직형 바이폴라 트랜지스터
KR100331296B1 (ko) * 1995-12-20 2002-06-20 클라크 3세 존 엠. 에피택셜 핀치 저항기 및 그 형성 방법
US7027893B2 (en) * 2003-08-25 2006-04-11 Ati Industrial Automation, Inc. Robotic tool coupler rapid-connect bus
US9048104B2 (en) * 2010-07-12 2015-06-02 Microchip Technology Inc. Multi-chip package module and a doped polysilicon trench for isolation and connection

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3524113A (en) * 1967-06-15 1970-08-11 Ibm Complementary pnp-npn transistors and fabrication method therefor
US3596149A (en) * 1967-08-16 1971-07-27 Hitachi Ltd Semiconductor integrated circuit with reduced minority carrier storage effect
US3575741A (en) * 1968-02-05 1971-04-20 Bell Telephone Labor Inc Method for producing semiconductor integrated circuit device and product produced thereby
GB1226899A (de) * 1968-07-17 1971-03-31

Also Published As

Publication number Publication date
FR2163773B1 (de) 1976-06-04
IT969828B (it) 1974-04-10
JPS4868187A (de) 1973-09-17
CA993569A (en) 1976-07-20
JPS5113629B2 (de) 1976-05-01
US3787253A (en) 1974-01-22
GB1372607A (en) 1974-10-30
FR2163773A1 (de) 1973-07-27

Similar Documents

Publication Publication Date Title
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE2032315C3 (de) Halbleiteranordnung mit emittergekoppelten inversen Transistoren sowie Verfahren zu ihrer Herstellung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE69125390T2 (de) Laterale Bipolartransistorstruktur mit integriertem Kontrollschaltkreis und integriertem Leistungstransistor und deren Herstellungsprozess
DE2048945A1 (de) Verfahren zur Herstellung integrier ter Schaltungen
DE2823967C2 (de)
DE2317577A1 (de) Monolithisch integrierte halbleiteranordnung
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE2351985A1 (de) Planardiffusionsverfahren zum herstellen einer monolithisch integrierten festkoerperschaltung
DE1903870B2 (de) Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE68923730T2 (de) Verfahren zur Herstellung einer bipolaren integrierten Schaltung.
DE2063952A1 (de) Bipolartransistor
DE2364752A1 (de) Halbleitervorrichtung
DE2914636A1 (de) Halbleiterbauelement und verfahren zur herstellung
DE2261541B2 (de) Verfahren zur Herstellung einer linearen integrierten Halbleiterschaltung für hohe Leistungen
DE2904480A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrem herstellen
DE69225355T2 (de) Transistor mit einer vorbestimmten Stromverstärkung in einer integrierten Bipolarschaltung
DE2364753A1 (de) Halbleitervorrichtung
DE1813130B2 (de) Verfahren zur Herstellung einer Zenerdiode
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OD Request for examination
8131 Rejection