DE2904480A1 - Integrierte halbleiterschaltung und verfahren zu ihrem herstellen - Google Patents

Integrierte halbleiterschaltung und verfahren zu ihrem herstellen

Info

Publication number
DE2904480A1
DE2904480A1 DE19792904480 DE2904480A DE2904480A1 DE 2904480 A1 DE2904480 A1 DE 2904480A1 DE 19792904480 DE19792904480 DE 19792904480 DE 2904480 A DE2904480 A DE 2904480A DE 2904480 A1 DE2904480 A1 DE 2904480A1
Authority
DE
Germany
Prior art keywords
epitaxial layer
zone
conductivity type
substrate
chemical element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19792904480
Other languages
English (en)
Other versions
DE2904480B2 (de
Inventor
Heshmat Khajezadeh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2904480A1 publication Critical patent/DE2904480A1/de
Publication of DE2904480B2 publication Critical patent/DE2904480B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H01L27/0244—I2L structures integrated in combination with analog structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/916—Autodoping control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Dr.-lng. Reimar König ■ Dipl.-lng. Klaus Bergen
Ceciliensllse "76 A Düsseldorf 3O Telefon 45ΞΟΟ8 Patentanwälte
5. Februar 1979
32 738 B
RCA Corporation, 30 Rockefeller Plaza,
New York, N-Y. 10020 (V.St.A.)
"Integrierte Halbleiterschaltung und Verfahren zu ihrem
Herstellen"
Die Erfindung betrifft eine integrierte Halbleiterschaltung mit einem ein Substrat des einen Leitungstyps und eine Epitaxialschicht des anderen Leitungstyps enthaltenden Halbleiterkörper, in welchem sich an der Grenzfläche zwischen dem Substrat und der Epitaxialschicht mit Abstand voneinander eine erste und eine zweite örtlich begrenzte bzw. vergrabene Zone des zweiten Leitungstyps befinden. Die Erfindung betrifft ferner ein Verfahren zum Herstellen einer solchen Schaltung. Vorzugsweise sollen in der Schaltung Funktionselemente mit sich erheblich voneinander unterscheidenden Leistungskennwerten integriert sein.
Bipolare digitale und analoge integrierte Schaltungen (IC) werden oft in einer normalerweise als Epitaxialschicht auf einem Substrat gebildeten Halbleiterschicht hergestellt, welche vergrabene Zonen mit dem Leitungstyp der Schicht aber mit relativ niedrigem spezifischen Widerstand enthält. Wenn Niederspannungs-Schnellschaltelemente hergestellt werden sollen, wie sie zum Beispiel in digitalen, die integrierte Injektions-Logik anwendenden Schal-
tungen (I L-Schaltungen) gebraucht werden, ist eine relativ dünne und relativ hochdotierte, d. h. einen relativ niedrigen spezifischen Widerstand aufweisende Epitaxial-
9 0 9833/0675
schicht erwünscht. Wenn andererseits Hochspannungs-Schaltelemente hergestellt werden sollen, ist eine relativ dikke Schicht mit relativ hohem spezifischen Widerstand erwünscht. Wenn demgemäß bei relativ niedriger Spannung und bei relativ hoher Spannung arbeitende Schaltelemente auf ein und demselben Halbleiterchip zu kombinieren sind, müssen Kompromisse betreffend die Dicke und den spezifischen Widerstand der Epitaxialschicht in Kauf genommen werden.
Hersteller, die die übliche, im allgemeinen bei Hochspannungs-Schaltelementen angewendete Technologie zum Herstellen bipolarer integrierter Schaltungen benutzen, sind auf Schwierigkeiten bei dem Versuch gestoßen, in ihren
2
Bauelementen mit Niederspannung arbeitende I L-Schaltungen zu integrieren. Wenn Modifikationen des Verfahrens
2
nicht vorgenommen werden, haben die entstehenden I L-Schaltelemente ein schlechtes Verhältnis des Stromverstärkungsfaktors in Sperr-Richtung (inverses Beta) zu dem Stromverstärkungsfaktor in Durchlaßrichtung (Vorwärts-Beta); das entstandene I L-Schaltelement weist nämlich nur einen kleinen Emitter-Wirkungsgrad (Ergiebigkeit) auf. Zum Verbessern des Stromverstärkungsfaktors in Sperr-Richtung dieser Bauelemente ist versucht worden, den Stromverstärkungsfaktor in Durchlaßrichtung zu vergrössern; hierbei ergaben sich aber schlechte Ausbeuten.
Der Erfindung liegt die Aufgabe zugrunde, in einer integrierten Halbleiterschaltung eingangs genannter Art ohne besonderen Herstellungsaufwand und Ausbeuteverlust ein Hochspannungs- und ein Niederspannungs-Bauelement zu vereinigen und dabei wesentliche Kompromisse betreffend die Qualität und Einsatzfähigkeit der Bauelemente nicht einzugehen. Mit der Erfindung soll ferner ein Verfahren zum Herstellen einer integrierten Halbleiterschaltung geschaffen werden.
909833/0675
'NSPECTED
2304480
Die erfindungsgemäße Lösung der Aufgabe besteht darin, daß die den Leitungstyp bestimmenden Störstellen der ersten begrenzten Zone im wesentlichen aus einem ersten chemischen Element und diejenigen der zweiten begrenzten Zone im wesentlichen aus einem zweiten chemischen Element bestehen, daß die beiden chemischen Elemente praktisch gleiche Diffusionskoeffizienten in dem Halbleitermaterial aber erheblich voneinander abweichende Dampfdrücke bei der Aufwachstemperatur der Epitaxialschicht aufweisen und daß der an die das zweite chemische Element mit dem höheren Dampfdruck enthaltende zweite begrenzte Zone angrenzende Bereich der Epitaxialschicht eine größere Zahl selbstdotierter Atome des zweiten Elements aufweist als der der ersten begrenzten Zone benachbarte Bereich der Epitaxialschicht selbstdotierte Atome des ersten chemischen Elements enthält.
Die erfindungsgemäße integrierte Halbleiterschaltung kann also Schaltelemente mit sehr verschiedenen Leistungskennwerten enthalten. In den einzelnen Schaltelementen sind dabei verschiedene chemische Elemente als Dotierstoffe enthaltende vergrabene Zonen vorgesehen, aus denen heraus durch die Wirkung der chemischen Elemente der jeweils angrenzende Bereich der Epitaxialschicht in voneinander abweichender Weise beim Aufwachsen der Epitaxialschicht selbstdotiert worden ist. Vorzugsweise sind als Substrat des Halbleiterkörpers P-leitendes Silizium und als Epitaxialschicht N-leitendes Silizium vorgesehen. Eine vorteilhafte Kombination von chemischen Elementen zum Dotieren der ersten und zweiten örtlich begrenzten bzw. vergrabenen Zone des erfindungsgemäßen Halbleiterkörpers ist die Kombination von Antimon mit einem relativ niedrigen Dampfdruck und Arsen mit einem relativ hohen Dampfdruck bei der Aufwachstemperatur der Epitaxialschicht.
909833/0675
Ein Verfahren zum Herstellen eines erfindungsgemäßen Halbleiterbauelements in einem Halbleitersubstrat eines ersten Leitungstyps ist durch folgende Schritte gekennzeichnet:
a) Herstellen einer örtlich begrenzten Zone mit den zweiten Leitungstyp hervorrufenden Störstellen in einem ersten Teil der Oberfläche des Substrats, wobei die Störstellen im wesentlichen zu einem ersten chemischen Element mit bestimmten Diffusionskoeffizienten in dem Halbleitermaterial und bestimmtem Dampfdruck bei gegebener Temperatur gehören;
b) Herstellen einer örtlich begrenzten Zone mit den zweiten Leitungstyp hervorrufenden Störstellen in einem
zweiten Teil der Oberfläche des Substrats, wobei die Störstellen im wesentlichen zu einem zweiten chemischen Element mit praktisch dem gleichen Diffusionskoeffizienten wie bei dem ersten chemischen Element aber mit erheblich höherem Dampfdruck bei der gegebenen Temperatur gehören; und
c) Aufwachsen einer Epitaxialschicht des Halbleitermaterials auf der Oberfläche des Substrats bei der gegebenen Temperatur, wobei der der zweiten begrenzten Zone benachbarte Bereich der Epitaxialschicht eine größere Zahl selbstdotierter Atome des zweiten chemischen Elements enthält als der an die erste begrenzte Zone angrenzende Bereich der Epitaxialschicht selbstdotierte Atome des ersten chemischem Elements aufweist.
Das Halbleiterbauelement kann während des Aufwachsens der Epitaxialschicht auch von einer äußeren Quelle her mit den zweiten Leitungstyp hervorrufenden Störstellen dotiert werden. Die Zahl solcher Störstellen in einem
909833/0675
bestimmten Bereich der Epitaxialschicht ist dann die Summe der aus der äußeren Quelle stammenden Störstellen und der selbstdotierten Störstellen.
Insoweit besteht ein wesentliches Merkmal der Erfindung also darin, daß in einer integrierten Halbleiterschaltung zusammenzufassende Hochspannungs- und Niederspannungs-Schaltelemente jeder für sich in der günstigsten Weise dadurch hergestellt werden, daß die aufwachsende Epitaxialschicht in den verschiedenen Bereichen durch Elemente mit demselben Leitungscharakter aber abweichendem Dampfdruck bei der Aufwachstemperatur mit voneinander entsprechend abweichender Konzentration selbstdotiert wird.
Anhand der schematischen Darstellung von Ausführungsbeispielen werden weitere Einzelheiten der Erfindung erläutert. Es zeigen:
Fig. 1 einen Schnitt durch einen Teil einer integrierten Halbleiterschaltung; und
Fig. 2 bis 4 Verfahrensschritte beim Herstellen der integrierten Halbleiterschaltung demonstrierende
Schnitte durch Teile von Halbleiterscheiben.
Die Prinzipien einer erfindungsgemäßen integrierten Schaltung werden am Beispiel eines Bauelements 10 anhand von Figur 1 beschrieben. Zu dem Bauelement 10 gehören ein normalerweise aus Silizium bestehender, ein Substrat 14 des einen Leitungstyps und eine Epitaxialschicht 16 des anderen Leitungstyps enthaltender Halbleiterkörper 12. Ebenso wie in dem gezeichneten Beispiel sind in der Praxis das Substrat 14 P-leitend und die Epitaxialschicht 16 N-leitend.
909833/0675
An der zwischen Epitaxialschicht 16 und Substrat 14 definierten Grenzfläche 18 befindet sich im letzteren ein erstes vergrabenes Gebiet bzw. eine erste örtlich begrenzte bzw. beschränkte Zone 20, welche mit den zweiten Leitungstyp herrufenden Störstellen relativ hoch dotiert ist. Wie Figur 1 zeigt, erstreckt sich die vergrabene Zone 20 etwas über die Grenzfläche 18 hinaus in die Epitaxialschicht 16 hinein. Obwohl die Zeichnung schematisch ist, zeigt sie doch grundsätzlich den Zustand in fertigen Bauelementen, der sich durch Ausdiffusion und/oder Selbstdotierung von Störstellen aus dem Substrat heraus beim Aufwachsen der Epitaxialschicht in diese hinein einstellt.
Mit Abstand von der ersten vergrabenen Zone 20 ist im Substrat 14 an der Oberfläche 18 eine zweite örtlich begrenzte bzw. vergrabene Zone 22 des zweiten Leitungstyps vorgesehen. Auch die zweite vergrabene Zone 22 erstreckt sich gemäß Figur 1 in die Epitaxialschicht 16 hinein. Hierbei ist jedoch zu beachten, daß die zweite vergrabene Zone 22 weiter in die Epitaxialschicht 16 hineinreicht als die erste vergrabene Zone 20. Natürlich gibt die Zeichnung nicht die genaue räumliche Struktur im Bauelement wieder, zumal es keine exakt bestimmbare Grenze zwischen den vergrabenen Zonen 20 oder 22 einerseits und der Epitaxialschicht 16 andererseits gibt. Es sind jedoch in der Epitaxialschicht 16 mehr Störstellen, welche aus der Ausdiffusion und/oder Selbstdotierung der zweiten vergrabenen Zone 22 als der ersten vergrabenen Zone 20 stammen.
Zum Erreichen der zuvor erläuterten Ergebnisse werden die beiden vergrabenen Zonen 20 und 22 durch Dotieren des Substrats 14 mit voneinander unterschiedlichen Störstellen gebildet. Insbesondere werden verschiedene EIe-
909833/0675
mente benutzt, bei denen es sich zum Beispiel im Falle der ersten vergrabenen Zone 20 um Antimon und im Falle der zweiten vergrabenen Zone 22 um Arsen handeln kann. Kennzeichen dieser beiden Elemente ist es, im wesentlichen denselben Diffusionskoeffizienten in Silizium zu besitzen, aber erheblich unterschiedliche Dampfdrücke bei der Aufwachstemperatur der Epitaxialschicht 16 aufzuweisen. Hierbei ist es das zweite chemische Element, nämlich Arsen, das den relativ höheren Dampfdruck bei der Aufwachstemperatur hat. Das hat zur Folge, daß in dem an die zweite vergrabene Zone 22 angrenzenden Bereich der aufwachsenden Epitaxialschicht 16 mehr selbstdotierte Arsen-Atome eingebaut als in dem an die erste Zone 20 angrenzenden Teil der Epitaxialschicht 16 bei deren Aufwachsen selbstdotierte Antimon-Atome enthalten sind. Es gibt auch andere Kombinationen unterschiedlicher chemischer Elemente mit Hilfe deren versucht werden kann, in die genannten Bereich der Epitaxialschicht die voneinander abweichenden Konzentrationen an Dotierstoffen einzubauen; solche Kombinationen sind zum Beispiel Antimon und Phosphor oder Arsen und Phosphor.
Phosphor besitzt jedoch einen relativ hohen Diffusionskoeffizienten in Silizium, so daß es schwierig ist, die in die Epitaxialschicht 16 eintretende Menge an Phosphor zu kontrollieren. Wenn man also Phosphor nicht benutzt und auf die Selbstdotierung anstelle der Ausdiffusion vertraut, läßt sich der Störstelleneinbau in die Epitaxialschicht 16 genauer steuern.
Wie sich aus der Beschreibung des erfindungsgemäßen Verfahrens noch ergeben wird, ist ein zusätzlicher Unterschied zwischen der vergrabenen Zone 20 und der vergrabenen Zone 22 durch die höhere Oberflächenkonzentration des zum Bilden der zweiten Zone 22 benutzten Arsens als des zum Bilden der vergrabenen Zone 20 benutzten Antimons
909833/0675
gegeben. Dieser Effekt kommt zu dem vorbeschriebenen
Selbstdotier-Effekt hinzu.
In Figur 1 sind folgende weitere Elemente gezeigt:
Zunächst sind übliche, die Epitaxialschicht 16 in getrennte Inseln teilende P+-leitende Isolierzonen 24 vorgesehen. Die durch die Isolierzonen 24 getrennten Inseln sind im Ausführungsbeispiel mit 26 und 28 bezeichnet. Der an die erste vergrabene Zone 20 angrenzende Bereich der Epitaxialschicht 16 - d.h. die Insel 26 - ist wie ein Schaltelement mit Hochspannungscharakteristik, insbesondere wie ein bipolarer Transistor, ausgestattet. Es ist daher eine P-leitende Zone 30 angrenzend an eine Oberfläche 32 der Epitaxialschicht 16 und innerhalb der P-leitenden Zone 30 eine N -leitende Zone 34 vorgesehen. Diese Zonen 30 und 34 dienen als Basis- bzw. Emitterzonen, wobei das Material der Insel 26 als Kollektorzone des transistors vorgesehen ist. Falls erwünscht, kann eine Kollektor-Kontaktzone 36 mit Abstand von der P-leitenden Zone 30 angrenzend an die Oberfläche 32 eingebaut werden.
In der Insel 28 sind Mittel zum Bilden eines Schaltelements mit einer vergleichsweise Niederspannungs-Charakteristik vorgesehen. Im Ausführungsbeispiel handelt es sich
ρ
um eine I L-Struktur mit zwei Kollektoren. Angrenzend an die Oberfläche 32 der Epitaxialschicht 16 befinden sich daher eine zweite P-leitende Zone 38 innerhalb der Insel 28 und ein Paar N+-leitender Zonen 40 und 42 innerhalb der P-leitenden Zone 38 sowie eine dritte P-leitende Zone 44 mit Abstand von der zweiten P-leitenden Zone 38 in der Insel 28. Funktionell stellen diese Zonen einen Lateral-Injektor-Transistor mit der Zone 44 als Emitter, einem Teil der Insel 28 als Basis und der zweiten P-leitenden Zone 38 als Kollektor dar. Die Schalt-Transistoren der I L-Struktur sind durch das Material der Insel 28 als gemeinsamen Emitter, durch die zweite P-leitende Zone
909833/0675
2304480
38 als gemeinsame Basis und durch die Zonen 40 und 42 als deren Kollektor gekennzeichnet. Es kann eine Emitter-Kontaktzone 46 vorgesehen werden, die sich von der Oberfläche 32 der Epitaxialschicht 16 in die vergrabene Zone
22 hinein erstreckt. Diese I L-Schaltung hat im allgemeinen einen üblichen Aufbau, unterscheidet sich aber von den bekannten Strukturen dadurch, daß sie einen besseren Emitter-Wirkungsgrad aufweist weil die Insel 28 infolge der Verwendung von Arsen als Dotiermittel für die vergrabene Zone 22 und dem oben beschriebenen Selbstdotiereffekt höher dotiert ist als die Insel 26.
Anhand der Figuren 2 bis 4 sind einige Schritte des erfindungsgemäßen Verfahrens erläutert. In der Beschreibung sind jedoch zum Beispiel übliche Ätz-und Reinigungsschritte zur Vereinfachung der Erläuterung weggelassen worden.
Das Verfahren geht von einem herkömmlichen, mit einer Oberflächenmaske 48, zum Beispiel aus Siliziumdioxid, versehenen Substrat 14 aus. Mit Hilfe üblicher fotolithografischer Verfahren wird in der Maske 48 eine Öffnung 50 als Ort für die erste vergrabene Zone 20 gebildet. Das Substrat 14 wird alsdann in einen Standard-Diffusionsofen gesetzt. Dort wird durch die Öffnung 50 Antimon in das Substrat 14 eindiffundiert, so daß eine relativ hoch N-leitend dotierte Diffusionszone 20 S entsteht, die in Fig. 2 mit N bezeichnet ist. Die Diffusionsbedingungen sollen so ausgewählt werden, daß die Diffusionszone 20 o S einen spezifischen Flächenwiderstand von 25 bis 30 Ohm/ <o Quadrat erhält.
oo
^ Im Anschluß an das Herstellen der Diffusionszone 20 S wird die Maske 48 abgetragen und durch eine neue auf die
*-J Oberfläche des Substrats 14 aufgebrachte Maske 52 ercn
setzt. Durch eine fotolithografisch an der für die zweite vergrabene Zone 22 vorgesehenen Stelle begrenzten Öffnung 54 in der Maske 52 wird alsdann Arsen in das Substrat 14 eindiffundiert und damit eine Diffusionszone 22 S her-
290448Q
gestellt. Die Diffusionsbedingungen bei diesem Verfahrensschritt sollen so ausgewählt werden, daß sich ein relativ höherer Dotierungsgrad der Zone 22 S als in der Zone 2OS einstellt. Ein spezifischer Flächenwiderstand von etwa 10 Ohrn/Quadrat ist relativ leicht zu erhalten, da das Kristallgitter des Arsens relativ gut mit demjenigen des Siliziums des Substrats 14 zusammenpaßt.
Die nächsten Verfahrensschritte bestehen darin, das Substrat 14 in üblicher Weise für das Aufwachsen der Epitaxialschicht 16 vorzubereiten und diese Schicht aufwachsen zu lassen. Das Ergebnis ist in Figur 4 dargestellt. Aus Figur 4 ergeben sich auch schematisch die unterschiedlichen Ausdehnungen der Zonen 20 und 22. Weil im vorliegenden Fall der Vorteil des Selbstdotier-Phänomens ausgenutzt wird, müssen Vorsichtsmaßnahmen beim Aufwachsen der Epitaxialschicht 16 ergriffen werden. Eine wichtige Vorsichtsmaßnahme besteht darin, für das epitaxiale Abscheiden einen Reaktionsofen zu verwenden, in dem ein relativ geringer seitlicher Gasfluß über die Oberfläche des Substrats auftritt. Ein bekannter Flach- oder Scheiben-Ofen (pancake reactor) als Horizontal-Reaktor ist für diesen Zweck gut geeignet. Des weiteren sollen die Aufwachszeit und -temperatur so gesteuert werden, daß eine Epitaxialschicht 16 mit einer Dicke im Bereich von 6 bis 8 Mikrometern entsteht. Das ist relativ dünn im Vergleich zur bisherigen Praxis, ermöglicht aber ein relativ schnelles Wachsen und führt zu einer insbesondere
ρ
für den I L-Abschnitt des Bauelements vorteilhaften Dikke. Natürlich kann die Epitaxialschicht 16 während ihres Aufwachsens von einer äußeren Quelle her dotiert werden; dadurch wird eine Schicht mit einem spezifischen Widerstand von etwa 0,5 bis etwa 0,8 0hm-cm erzielt. Der tatsächliche spezifische Widerstand jeder örtlich beschränk-
909833/0675
ten Zone bzw. vergrabenen Tasche der Epitaxialschicht hängt ab von der Kombination des von außen kommenden Dotiermittels mit dem von der Selbstdotierung herrührenden; der tatsächliche spezifische Widerstand der Epitaxialschicht 16 ist daher an verschiedenen Stellender Epitaxialschicht verschieden. Der spezifische Widerstand an irgendeiner bestimmten Stelle der Epitaxialschicht 16 ist die Resultierende aus der Wirkung der von außen kommenden und der durch Selbstdotierung in die Epitaxialschicht eingebauten Störstellen.
Durch das vorstehend beschriebene Verfahren können Hochspannungs- und Niederspannungs-Bauelemente - insbesonde-
re für den Fall einer I L-Schaltung als Niederspannungs-Bauelement - auf ein und demselben Chip vereinigt werden.
Durch die vergrabene Zone mit der hohen Arsen-Konzentra-
p
tion wird die für das I L-Bauelement vorgesehene epitaxiale Zone selbstdotiert, was einen besseren Emitter-Wirkungsgrad und einen höheren Stromverstärkungsfaktor in Sperr-Richtung (inverses Beta) bedingt. Der niedrige
Durchbruch bzw. die niedrige Durchbruchspannung ist kein
2
den I L-Abschnitt betreffendes Problem, da dieser Teil der integrierten Halbleiterschaltung im allgemeinen nur bei Versorgungsspannungen von weniger als 1 Volt betrieben wird. Der bei relativ hohen Spannungen arbeitende Abschnitt der integrierten Halbleiterschaltung, z. B. der oben beschriebene Transistor, kann mit herkömmlichen Spannungen betrieben werden.
909833/067 5

Claims (6)

  1. 2304480
    RCA Corporation, 30 Rockefeller Plaza,
    New York, N.Y. 10020 (V.St.A.)
    Patentansprüche:
    ( 1.) Integrierte Halbleiterschaltung mit einem ein Substrat des einen Leitungstyps und eine Epitaxialschicht des anderen Leitungstyps enthaltenden Halbleiterkörper, in welchem sich an der Grenzfläche zwischen dem Substrat und der Epitaxialschicht mit Abstand voneinander eine erste und eine zweite örtlich begrenzte bzw. vergrabene Zone des zweiten Leitungstyps befinden, dadurch gekennzeichnet, daß die den Leitungstyp bestimmenden Störstellen der ersten begrenzten Zone (20) im wesentlichen aus einem ersten chemischen Element und diejenigen der zweiten begrenzten Zone (22) im wesentlichen aus einem zweiten chemischen Element bestehen, daß die beiden chemischen Elemente praktisch gleiche Diffusionskoeffizienten in dem Halbleitermaterial aber erheblich voneinander abweichende Dampfdrücke bei der Aufwachstemperatur der Epitaxialschicht (16) aufweisen und daß der an die das zweite chemische Element mit dem höheren Dampfdruck enthaltende zweite begrenzte Zone (22) angrenzende Bereich der Epitaxialschicht (16) eine größere Zahl selbstdotierter Atome des zweiten Elements aufweist als der der ersten begrenzten Zone (20) benachbarte Bereich (26) der Epitaxialschicht (16) selbstdotierte Atome des ersten Elements enthält.
  2. 2. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß als Halbleitermaterial Silizium, als erster Leitungstyp die P-Leitung und als zweiter Leitungstyp die N-Leitung sowie als erstes chemisches Element Antimon und als zweites chemisches Element Arsen vorgesehen
    sind· 909833/0675
    - >er-
  3. 3. Verfahren zum Herstellen eines Halbleiterbauelements mit einem Halbleitersubstrat des einen Leitungstyps gekennzeichnet durch folgende Schritte:
    a) Herstellen einer örtlich begrenzten Zone (20 S) mit den zweiten Leitungstyp hervorrufenden Störstellen in einem ersten Teil der Oberfläche des Substrats (14), wobei die Störstellen im wesentlichen zu einem ersten chemischen Element mit bestimmtem Diffusionskoeffizienten in dem Halbleitermaterial und bestimmtem Dampfdruck bei gegebener Temperatur gehören (Figur 2);
    b) Herstellen einer örtlich begrenzten Zone (22 S) mit den zweiten Leitungstyp hervorrufenden Störstellen in einem zweiten Teil der Oberfläche des Substrats (14), wobei die Störstellen im wesentlichen zu einem zweiten chemischen Element mit praktisch dem gleichen Diffusionskoeffizienten wie beim ersten chemischen Element aber erheblich höherem Dampfdruck bei der gegebenen Temperatur gehören (Figur 3); und
    c) Aufwachsen einer Epitaxialschicht (16) des Halbleitermaterials auf der Oberfläche des Substrats (14) bei der gegebenen Temperatur, wobei der der zweiten begrenzten Zone (22) benachbarte Bereich (28) der Epitaxialschicht (16) eine größere Zahl selbstdotierter Atome des zweiten chemischen Elements enthält als der an die erste begrenzte Zone (20) angrenzende Bereich (26) der Epitaxialschicht (16) selbstdotierte Atome des ersten chemischen Elements aufweist.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß bei Verwendung von Silizium als Halbleitermaterial und der P-Leitung als erstem Leitungstyp bzw.
    909833/0675
    der N-Leitung als zweitem Leitungstyp die erste begrenzte Zone (20) durch Diffusion von Antimon bis zu einer vorbestimmten Oberflächenkonzentration in das Substrat (14) und die zweite begrenzte Zone (22) durch Diffusion von Arsen bis zu einer vorbestimmten Oberflächenkonzentration in das Substrat (14) gebildet werden.
  5. 5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet , daß Arsen bis zu einer höheren Oberflächenkonzentration als Antimon diffundiert wird.
  6. 6. Verfahren nach einem oder mehreren der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß die Epitaxialschicht (16.) während ihres AufWachsens auch von einer äußeren, den zweiten Leitungstyp hervorrufende Störstellen enthaltenden Quelle derart dotiert wird, daß die Zahl der Dotierstoffe des zweiten Leitungstyps in einem vorgegebenen Bereich der Epitaxialschicht (16) die Summe der Störstellen aus der äußeren Quelle und der selbstdotierten Störstellen darstellt.
    909833/0 675
DE2904480A 1978-02-15 1979-02-07 Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen Withdrawn DE2904480B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/877,856 US4170501A (en) 1978-02-15 1978-02-15 Method of making a semiconductor integrated circuit device utilizing simultaneous outdiffusion and autodoping during epitaxial deposition

Publications (2)

Publication Number Publication Date
DE2904480A1 true DE2904480A1 (de) 1979-08-16
DE2904480B2 DE2904480B2 (de) 1981-02-19

Family

ID=25370869

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2904480A Withdrawn DE2904480B2 (de) 1978-02-15 1979-02-07 Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen

Country Status (5)

Country Link
US (1) US4170501A (de)
JP (1) JPS5585052A (de)
DE (1) DE2904480B2 (de)
IT (1) IT7919362A0 (de)
SE (1) SE7900229L (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3042100A1 (de) * 1979-11-28 1981-09-03 Hitachi Microcomputer Engineering Ltd., Tokyo Halbleitervorrichtung
EP0058566A2 (de) * 1981-02-17 1982-08-25 Fujitsu Limited Verfahren zur Herstellung einer Halbleiteranordnung mit einem Diffusionsschritt
EP0174986A1 (de) * 1984-03-19 1986-03-26 Advanced Micro Devices Inc Verfahren zur herstellung und einstellung von eingegrabenen schichten.

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS567463A (en) * 1979-06-29 1981-01-26 Hitachi Ltd Semiconductor device and its manufacture
US5055417A (en) * 1987-06-11 1991-10-08 National Semiconductor Corporation Process for fabricating self-aligned high performance lateral action silicon-controlled rectifier and static random access memory cells
US5243214A (en) * 1992-04-14 1993-09-07 North American Philips Corp. Power integrated circuit with latch-up prevention
JP3353277B2 (ja) * 1992-09-25 2002-12-03 ソニー株式会社 エピタキシャルウェハの製造方法
JP2647057B2 (ja) * 1995-06-02 1997-08-27 日本電気株式会社 半導体装置
JP3409548B2 (ja) 1995-12-12 2003-05-26 ソニー株式会社 半導体装置の製造方法
US5731619A (en) * 1996-05-22 1998-03-24 International Business Machines Corporation CMOS structure with FETS having isolated wells with merged depletions and methods of making same
DE102017121693B4 (de) 2017-09-19 2022-12-08 Infineon Technologies Ag Dotierungsverfahren

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL273009A (de) * 1960-12-29
GB1050478A (de) * 1962-10-08
US3479233A (en) * 1967-01-16 1969-11-18 Ibm Method for simultaneously forming a buried layer and surface connection in semiconductor devices
US3591430A (en) * 1968-11-14 1971-07-06 Philco Ford Corp Method for fabricating bipolar planar transistor having reduced minority carrier fringing
FR2041710B1 (de) * 1969-05-08 1974-06-14 Radiotechnique Compelec
US3582725A (en) * 1969-08-21 1971-06-01 Nippon Electric Co Semiconductor integrated circuit device and the method of manufacturing the same
BE758683A (fr) * 1969-11-10 1971-05-10 Ibm Procede de fabrication d'un dispositif monolithique auto-isolant et structure de transistor a socle
US3885998A (en) * 1969-12-05 1975-05-27 Siemens Ag Method for the simultaneous formation of semiconductor components with individually tailored isolation regions
DE2044863A1 (de) * 1970-09-10 1972-03-23 Siemens Ag Verfahren zur Herstellung von Schottkydioden
US4032372A (en) * 1971-04-28 1977-06-28 International Business Machines Corporation Epitaxial outdiffusion technique for integrated bipolar and field effect transistors
US3961340A (en) * 1971-11-22 1976-06-01 U.S. Philips Corporation Integrated circuit having bipolar transistors and method of manufacturing said circuit
JPS51116687A (en) * 1975-04-07 1976-10-14 Hitachi Ltd Semiconductor integrated circuit device
JPS51132784A (en) * 1975-05-14 1976-11-18 Hitachi Ltd Production method of semiconductor device
JPS5261976A (en) * 1975-11-18 1977-05-21 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit device and its production

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3042100A1 (de) * 1979-11-28 1981-09-03 Hitachi Microcomputer Engineering Ltd., Tokyo Halbleitervorrichtung
EP0058566A2 (de) * 1981-02-17 1982-08-25 Fujitsu Limited Verfahren zur Herstellung einer Halbleiteranordnung mit einem Diffusionsschritt
EP0058566A3 (en) * 1981-02-17 1986-01-29 Fujitsu Limited Process for producing a semiconductor device using a diffusion step
EP0174986A1 (de) * 1984-03-19 1986-03-26 Advanced Micro Devices Inc Verfahren zur herstellung und einstellung von eingegrabenen schichten.
EP0174986A4 (de) * 1984-03-19 1989-06-14 Advanced Micro Devices Inc Verfahren zur herstellung und einstellung von eingegrabenen schichten.

Also Published As

Publication number Publication date
US4170501A (en) 1979-10-09
SE7900229L (sv) 1979-08-16
IT7919362A0 (it) 1979-01-17
JPS5585052A (en) 1980-06-26
DE2904480B2 (de) 1981-02-19

Similar Documents

Publication Publication Date Title
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
DE3788486T2 (de) Verfahren zur Herstellung einer monolithischen Hochspannungshalbleiterschaltung.
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE3002051A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen
DE1130932B (de) Verfahren zur Herstellung kleinflaechiger pn-UEbergaenge in Halbleiter-koerpern von einem Leitfaehigkeitstyp von Halbleiteranordnungen, z. B. Dioden oder Transistoren
DE2749607A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
CH655202A5 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE2904480A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrem herstellen
DE3022122C2 (de)
DE2364752A1 (de) Halbleitervorrichtung
DE2617482A1 (de) Verfahren zur dielektrischen isolation integrierter halbleiteranordnungen
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE69131390T2 (de) Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen
DE69033593T2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einer Isolationszone
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE3852362T2 (de) Verfahren zur Herstellung eines monolithischen Halbleiterbauelementes mit epitaxischer Mehrschichtstruktur und geringer Konzentration an Verunreinigungen.
DE68922212T2 (de) Halbleiteranordnung, die eine integrierte schaltung mit einem vertikalen transistor enthält.
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE69030205T2 (de) Bipolarer Transistor und Verfahren zu dessen Herstellung
DE2657822C2 (de)

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8230 Patent withdrawn