DE2657822C2 - - Google Patents

Info

Publication number
DE2657822C2
DE2657822C2 DE2657822A DE2657822A DE2657822C2 DE 2657822 C2 DE2657822 C2 DE 2657822C2 DE 2657822 A DE2657822 A DE 2657822A DE 2657822 A DE2657822 A DE 2657822A DE 2657822 C2 DE2657822 C2 DE 2657822C2
Authority
DE
Germany
Prior art keywords
zone
transistor
base
collector
local
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2657822A
Other languages
English (en)
Other versions
DE2657822A1 (de
Inventor
Wolfgang Franz Joseph Son Nl Edlinger
Michel De Caen Fr Brebisson
Jean-Pierre Henri Bieville-Beuville Fr Biet
Jean-Michel Argences Fr Decrouen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2657822A1 publication Critical patent/DE2657822A1/de
Application granted granted Critical
Publication of DE2657822C2 publication Critical patent/DE2657822C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0828—Combination of direct and inverse vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung bezieht sich auf eine integrierte Schal­ tungsanordnung, entsprechend dem Oberbegriff des Patent­ anspruchs 1 bzw. 2.
Eine solche Schaltungsanordnung ist aus der DE-OS 25 18 010 bekannt.
Die Erfindung bezieht sich weiter auf ein Verfahren zur Herstellung einer solchen integrierten Schaltungsanordnung im folgenden auch kurz als integrierte Schaltung bezeich­ net.
Integrierte Schaltungsanordnungen dieser Art sind allge­ mein bekannt und finden in der elektronischen Halbleiter­ industrie vielfach Anwendung.
Ein wichtiges Beispiel integrierter Schaltungen dieser Art wird bei der Familie der Erzeugnisse gefunden, die als "integrierte Injektions­ logik" bezeichnet werden und auch unter der Abkürzung "I2L" bekannt sind; die letztere Abkürzung wird nachstehend zur Bezeichnung dieser Erzeugnisse verwendet. Eine detaillierte Beschreibung derselben findet man z. B. in der DE-OS 22 24 574, aus der auch die Verwendung vertikaler Injektionstransistoren bekannt ist.
Diese Art integrierter Schaltungen enthält im allgemeinen Bipolartransistoren mit vertikaler Struktur, die im allgemeinen mehrere Oberflächen­ kollektoren aufweisen und deren Basisgebiete mit Komplementärtransistoren gekoppelt sind, die einen Einstellstrom liefern.
Die im allgemeinen für die Herstellung von I2L-Anordnungen verwendeten Verfahren sind bisher nahezu gleich den Verfahren zur Herstellung von Familien bipolarer logischer integrierter Schaltungen nach bereits bekannten Techniken, wie der Logik mit Transistoren und Widerständen, die unter der Abkürzung T2L (oder TTL) bekannt ist, diese Bezeichnung steht für "Transistor-Transistor-Logic".
Diese Verfahren umfassen insbesondere das Kombinieren von Schritten, wie: das Anwachsen oder Niederschlagen einer isolierenden Schutzschicht auf der Oberfläche des Halbleiterkörpers, der im allgemeinen aus Silicium besteht; das Anbringen von Öffnungen in dieser Schicht durch Photoätzen; das örtliche Diffundieren von Verunreinigungen; das Anwachsen epitaktischer Schichten, Ionenimplantation und das Miteinanderverbinden verschiedener Elemente der Schaltung mit Hilfe aufgedampfter Metallschichten, die durch Photoätzen in ein Netzwerk von Verbindungen umgewandelt sind, wobei das genannte Netzwerk auf einem einzigen Pegel oder auf verschiedenen Pegeln angebracht werden kann, wenn der verwickelte Charakter der Schaltung dies erfordert. Einer der wichtigsten Gründe der Wandung des üblichen Verfahrens zur Herstellung von Schaltungen von I2L-Typ ist, daß auf diese Weise die Möglichkeit erhalten wird, auf demselben Halbleiterkörper Randteile der elektronischen Schaltung zu integrieren, die aus Elementen der genannten früheren Familien bestehen. Dadurch können die Ein- und/oder Ausgangssignale der Schaltung mit denen anderer Schaltungen der genannten bereits bekannten Familien kompatibel sein.
Indem aber solche üblichen Verfahren zur Herstellung von Schaltungen vom I2L-Typ verwendet werden, die gerade mit Rücksicht auf die Kompatibilität mit anderen Familien entworfen sind, ergibt sich eine Anzahl von Nachteilen: Die Anzahl von Herstellungs­ schritten ist groß, was durch die Tatsache nach­ gewiesen werden kann, daß es sich als notwendig erwiesen hat, zehn oder mehr verschiedene Ätzmasken für die Herstellung der Anordnung anzuwenden.
Es versteht sich, daß die Herstellungs­ ausbeute einer integrierten Schaltung erheblich von der Anzahl für deren Herstellung benötigter Bearbeitungs­ schritte beeinflußt wird. Dies wird umso mehr betont, als es sich um komplexe integrierte Schaltungen (LSI = large scale integration), d. h. um komplexe Schaltungen mit einer Vielzahl von Elementen handelt, wobei die Schaltungen je einen verhältnismäßig großen Teil der Oberfläche des Halbleitersubstrats beanspruchen. Die Wahrscheinlichkeit, daß ein Fehler herbeigeführt wird, der die Wirkung der Schaltung praktisch unmöglich macht, nimmt nämlich schnell mit der Anzahl von Bearbeitungen und mit der von der Schaltung beanspruchten Oberfläche zu.
Daraus folgt, daß die Entwicklung integrierter Schaltungen mit Bipolartransistoren mit einer immer größeren Komplexität durch technische und wirtschaft­ liche Beschränkungen im Zusammenhang mit zu niedrigen Herstellungsausbeuten gehemmt wird.
Obgleich die Einführung der I2L-Technik vor allem eine Verbesserung dieser Sachlage und insbesondere eine weitere Verschiebung der Komplexitäts­ grenze der integrierten Schaltungen mit Bipolar­ transistoren beabsichtigt, bringt nach wie vor die Anwendung der üblichen Strukturen integrierter Schaltungen, die Verfahren mit einer Vielzahl von Schritten notwendig machen, eine praktische und wirt­ schaftliche Beschränkung der Großintegration noch komplexerer Funktionen mit sich.
Es ist zwar möglich, die Verbindungen zwischen den Elementen der Schaltung mittels eines Netzwerks auf verschiedenen Pegeln herzustellen, was dank den sich darauf ergebenden Verdrahtungs­ vereinfachungen meist zu einer geringen Herabsetzung der von der Schaltung beanspruchten Oberfläche führt, aber die potentielle Vergrößerung der Herstellungs­ ausbeute, die sich darauf ergeben könnte, wird praktisch durch die Einführung zusätzlicher Schritte in das Verfahren neutralisiert, wobei diese Schritte besonders bedenklich sind, weil sie zu der Vergrößerung des Reliefs der Oberfläche der Schaltung beitragen; dieses Relief bringt eine Vergrößerung der Gefahr vor dem Auftreten von Fehlern infolge von Unterbrechungen der Metallbahn, z. B. an der Flanke der Stufenunter­ schiede, mit sich.
Die Erfindung bezweckt, diesen Nachteilen zu begegnen. Diese Nachteile, die in bezug auf die logischen Schaltun­ gen vom I2L-Typ erwähnt sind, sind für alle integrierten Schaltungen mit Bipolartransistoren kennzeichnend, so daß, obgleich die Erfindung sich insbesondere auf Schaltungen vom I2L-Typ bezieht, sie auch alle Schaltungen mit Bi­ polartransistoren der in der Einleitung genannten Art um­ faßt.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungs­ anordnung der eingangs genannten Art so auszugestalten, daß die Verstärkung des zweiten Transistors leichter auf einen gewünschten, insbesondere hohen Wert eingestellt werden kann. Weiter soll das Verfahren zur Herstellung der Schaltungsanordnung möglichst einfach (insbesondere wenige Verfahrensschritte) und kostengünstig durchführbar sein.
Diese Aufgabe wird durch die in den Patentansprüchen 1 und 2 gekennzeichnete Erfindung gelöst.
Bei der Lösung nach dem Anspruch 1 erstreckt sich die Basiszone des zweiten Transistors auf der Oberfläche des örtlichen Gebietes, während bei der Lösung nach dem An­ spruch 2 diese Basiszone in dem örtlichen Gebiet liegt.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Die mit der Erfindung erzielten Vorteile bestehen insbe­ sondere darin, daß die Verstärkung des zweiten Transistors leichter als im Falle eines Transistors mit horizontaler Struktur durch Änderung baulicher Merkmale eingestellt werden kann, und vor allem daß diese Verstärkung, wenn dies erwünscht ist, auf einen hohen Wert eingestellt werden kann. Die Struktur nach der Erfindung ergibt außerdem den Vorteil, daß sie einen weniger großen Teil der Oberfläche des Halbleiterkörpers beansprucht und also zu gedrängteren Schaltungen führt. Daraus ergibt sich vor allem, daß die Herstellungsausbeute größer ist, wodurch der Selbstkostenpreis niedriger sein kann. Ähnliche Vorteile in bezug auf Ausbeute und Selbstkostenpreis ergeben sich außerdem aus der Tatsache, daß die integrierte Schaltung nach der Erfindung sich insbesondere dazu eignet, durch ein vereinfachtes Verfahren hergestellt zu werden, daß eine verhältnismäßig geringe Anzahl von Schritten umfaßt. Dieses Verfahren bildet selbst auch den Gegen­ stand der vorliegenden Erfindung.
Die Gefahr des Auftretens von Herstellungs­ fehlern wird auf ein Mindestmaß herabgesetzt. Die Struktur nach der Erfindung dient also als Ausgangsstruktur für die Herstellung komplexerer monolithischer integrierter Schaltungen, d. h. mit einer größeren Anzahl von Elementen, unter wirtschaftlich günstigen Bedingungen.
Die Struktur nach der Erfindung bietet weiter den Vorteil, daß die Pauschalleistungsaufnahme der integrierten Schaltungen verhältnismäßig niedrig ist. Außerdem ergibt sie den Vorteil, daß sie eine unabhängigere Wahl der Eigenschaften des die Basiszone des zweiten Transistors und die erste zu dem Oberflächengebiet des Substrats gehörige Zone des ersten Transistors bildenden Halbleitermaterials gestattet. Ein mühsamer Kompromiß in bezug auf die Eigenschaften dieses Materials ist also nicht erforderlich und durch passende Wahl der einzelnen Eigenschaften dieser Gebiete können insbesondere bessere Leistungen der Anordnung erhalten werden.
Schließlich bietet die Schaltung nach der Erfindung den Vorteil, daß sich ihre Struktur dazu eignet, durch ein vereinfachtes Verfahren mit einer kleinen Anzahl von Schritten hergestellt zu werden, das selber den Gegenstand der vorliegenden Erfindung bildet. Die mit der gegenseitigen Verbindung auf zwei Pegeln einhergehenden Verdrahtungsvereinfachungen werden nach der Erfindung praktisch durch die Bear­ beitungen erhalten, die normalerweise zu einer Schaltung mit einem einzigen Verbindungspegel führen. Da die Anzahl von Herstellungsschritten herabgesetzt ist, wird die Ausbeute vergrößert und der Selbstkostenpreis verringert.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigt
Fig. 1 eine Draufsicht auf einen Teil einer integrierten Schaltung nach der Erfindung,
Fig. 2 schematisch einen Schnitt durch den gleichen Teil der integrierten Schaltung längs der Linie AA der Fig. 1,
Fig. 3 einen Schnitt durch ein anderes Detail des gleichen Teiles der integrierten Schaltung nach der Erfindung längs der Linie BB der Fig. 1,
Fig. 4 einen Schnitt durch einen Teil einer anderen Ausführungsform einer integrierten Schaltung nach der Erfindung, und
Fig. 5a bis 5e1 schematisch die wesentlichen Schritte eines vorteilhaften Verfahrens zur Herstellung einer integrierten Schaltung nach der Erfindung und
Fig. 5b2 bis 5e2 eine Abwandlung dieses Verfahrens.
Fig. 1 zeigt eine integrierte Schaltung vom I2L-Typ, von der in Draufsicht ein Teil dargestellt ist, in dem die Erfindung angewandt ist. Im vorliegenden Beispiel ist das Halbleitersubstrat aus einkristallinem n-leitendem Silicium hergestellt, das eine hohe Dotierungsverunreinigungskonzentration aufweist. Der Halbleiterkörper enthält in der Nähe einer aktiven oder Hauptfläche eine Anzahl örtlicher Gebiete nahezu gleicher Dicke von einem dem des Substrats entgegengesetzten Leitungstyp, im vorligenden Beispiel also vom p-Typ. Eines dieser örtlichen Gebiete ist in der Zeichnung mit 11 bezeichnet. Das Gebiet 11 ist elektrisch gegen den verbleibenden Teil der Schaltung einerseits durch den pn-Übergang, den das Gebiet 11 mit dem Oberflächenteil des n-leitenden Halbleiter­ substrats, das unter diesem Gebiet liegt und in der Ebene der Fig. 1 nicht sichtbar ist, bildet und andererseits in seitlicher Richtung durch Isolier­ materialbänder 12 aus z. B. Siliciumdioxid isoliert, die eine derartige Dicke aufweisen, daß sie sich bis zu dem ober bis in den Oberflächenteil 25 des n-leitenden Substrats erstrecken, der das Substrat­ gebiet bildet.
Ein erster bipolarer npn-Transistor, der mit einem an der Oberfläche liegenden Kollektor und einem tiefliegenden Emitter wirkt, wie dies oft in I2L-Schaltungen der Fall ist, enthält eine erste, hier den Emitter bildende Zone, die zu dem Oberflächen­ teil des Substrats gehört, wie bei 25 in Fig. 2 darge­ stellt ist. Die zweite Zone, die die Basis des npn- Transistors bildet, besteht aus einem Teil des örtlichen Gebietes 11 und gehört zu diesem Gebiet.
Dieser Transistor enthält zwei Kollektoren, die durch die n-leitenden Gebiete 13 und 14 (Fig. 1) gebildet werden, die auf dem örtlichen Gebiet 11 angebracht sind.
Ein Teil desselben örtlichen Gebietes 11 dient als Kollektorzone eines zweiten Bipolartransistors, dessen Polarität der des ersten entgegengesetzt ist und der somit vom komplementären pnp-Typ ist. Die Basis dieses zweiten Transistors enthält eine n-leitende Zone 15, die sich auf oder über dem örtlichen Gebiet 11 erstreckt. Der Emitter 26 dieses pnp-Transistors befindet sich an der Oberfläche der Basiszone und ist auf eine nachstehend näher zu be­ schreibende Weise angebracht, wobei die Struktur dieses zweiten Transistors die eines vertikalen pnp-Transistors ist. Der Kontakt mit dem Emitter dieses Transistors ist in Fig. 1 durch den Teil 16 der Metallbahn 17 dargestellt, die übrigens einen Teil eines Netzwerks von Verbindungen zwischen bestimmten Elementen der Schaltung bildet. Im vor­ liegenden Beispiel besteht die Metallbahn 17 aus Aluminium mit einer Dicke in der Größenördnung von 1 µm.
Die Verbindungsbahnen 18, 19, 20 sind Teile einer Halbleiterschichtkonfiguration, die hier eine dünne Schicht aus stark dotiertem n-leitenden Silicium ist.
Fig. 1 zeigt außerdem eine Metallbahn 24, die über den Teil 27 dieser Bahn mit dem örtlichen Gebiet 11 in Kontakt ist, sowie eine Metallbahn 21, die mit der Bahn 19 der Schichtkonfiguration in elektrischer Ver­ bindung steht, wobei die Kontaktzone durch den Teil 22 der Bahn 21 dargestellt ist. Die Bahn 21 kreuzt die Halbleiterbahn 20 ohne Berührung mit dieser Bahn in dem Gebiet 23, in dem diese Bahnen übereinander liegen, weil eine Schicht 29 aus Isoliermaterial (Fig. 3), z. B. eine Schicht aus Siliciumdioxid, die Metallbahn von der Halbleiterbahn trennt. Die genannte Isolierschicht erstreckt sich über die Oberfläche des ganzen Körpers und unter dem Netzwerk von Metallbahnen, ausgenommen an den Kontaktstellen 16, 22 und 27.
Die Bahn 17, die mit dem Emitter des pnp- Transistors bei 16 verbunden ist, ragt aus dem Umfang der Basiszone 15 und des örtlichen Gebietes 11 hervor und ist gegen diese Zone und dieses Gebiet isoliert.
Fig. 2 zeigt schematisch einen Schnitt durch den Teil der integrierten Schaltung nach Fig. 1 längs der Linie AA. Das örtliche Gebiet 11, das im vorliegenden Beispiel eine epitaktische p-leitende Schicht mit einer Dicke von etwa 0,6 µm ist, wird von dem n-leitenden Substrat getragen, von dem ein Teil 25 dargestellt ist.
Die dicken Oxidbänder 12 begrenzen seitlich das örtliche Gebiet 11 und erstrecken sich in der Tiefe weiter als die epitaktische Schicht. Ein versenktes Oxid dieser Art kann durch die bekannte Technik örtlicher Oxidation vom Silicium erhalten werden, wobei dann eine Siliciumnitridmaske gegen thermische Oxidation verwendet wird, während über Öffnungen an den gewünschten Stellen die Oxidation erhalten wird. Nach einer besonders einfachen bevorzugten Ausführungsform der Erfindung, die sich besonders gut zur Bildung einer Vielzahl elementarer Gebiete eignet, die eine verschiedene Funktion erfüllen und für die dieselbe Anzahl von Bearbeitungen durchgeführt wird, wird die Basiszone 15 des pnp-Transistors in einem einkristallinen Teil der genannten Halbleiter­ schichtkonfiguration gebildet, die einer Stelle ent­ spricht, an der dieser Teil der Halbleiterschicht in direktem Kontakt mit dem örtlichen Gebiet 11 steht.
Die Emitterzone 26 des pnp-Transistors liegt an der Oberfläche in der Zone 15. Diese Emitter­ zone ist p-leitend, weist eine starke Dotierungs­ verunreinigungskonzentration auf und kann auf an sich bekannte Weise, z. B. durch Diffusion oder Ionenimplantation erhalten werden. Fig. 2 zeigt ebenfalls im Schnitt die Metallbahn 17, die im vorliegenden Beispiel aus Aluminium besteht und die mit dem Emitter 26 in der Öffnung 28 in der Isoliermaterialschicht 29 in Kontakt steht, während die dargestellte Bahn 24 mit dem örtlichen Gebiet 11 über die Öffnung 27 a verbunden ist.
Nach einer Weiterbildung dieser beschriebenen bevorzugten Ausführungsform der Erfindung sind die Kollektorzonen 13 und 14 des npn-Transistors durch einkristalline Teile der Halbleiterschichtkonfiguration gebildet, die Stellen entsprechen, an denen die Halb­ leiterschicht in direktem Kontakt mit dem örtlichen Gebiet 11 steht. Außerhalb der Teile, die die Zonen 13, 14 und die Zone 15 bilden, wird die Halbleiterschicht­ konfiguration von den dicken Oxidbändern 12 getragen, so daß wegen des Anwachsverfahrens, das nachstehend näher auseinandergesetzt werden wird, das Material der genannten Schicht dort im allgemeinen poly­ kristallin ist.
Fig. 3 zeigt auch einen Schnitt durch einen Teil der Schaltung nach Fig. 1, nun aber längs der Linie BB.
Die Halbleiterbahnen 19 und 20 werden auf der Höhe dieses Schnittes BB von dem dicken Oxidband 12 getragen, das die genannten Bahnen gegen das Substrat 25 isoliert.
Fig. 3 zeigt ein Beispiel eines Metall­ kontakts mit einer Halbleiterbahn und einer isolierten Krezung von Verbindungen nach einer bevorzugten Ausführungsform der Erfindung. Die Isolierschicht 29 trennt die Metallbahn 21 elektrisch von der Halbleiter­ bahn 20, wodurch eine isolierte Kreuzung von Verbindungen erhalten wird, während eine Öffnung 30 in dieser Schicht zum Erhalten eines elektrischen Kontakts zwischen der Halbleiterbahn 19 und dem Metall der Bahn 21 angebracht ist.
Es sei bemerkt, daß bei der durch die integrierte Schaltung gebildeten Zeile nach den Fig. 1, 2 und 3 unter Verwendung der I2L-Technik der Emitter des npn-Transistors unmittelbar mit einer Vielzahl anderer Emitter ähnlicher npn-Transistoren verbunden werden kann. Dies kann mit dem n-leitenden Substrat erzielt werden, das die ein Bezugspotential aufweisende Elektrode bildet. Im allgemeinen wird auch die Basis jedes der pnp-Transistoren an dieses Potential angeschlossen.
Da diese Verbindung nicht unmittelbar durch die Halbleiterzonen hergestellt wird, wird sie mittels einer Leiterbahn erhalten, die mit dem Substrat über eine äußere Verbindung oder z. B. über ein tiefes n-leitendes Kontaktgebiet verbunden ist, das durch die epitaktische p-leitende Schicht hindurchdiffundiert ist, oder diese Verbindung wird auf eine andere geeignete Weise hergestellt.
Die Struktur weist den Vorteil auf, daß sie eine indirekte Verbindung mit der Basis jedes der pnp-Transistoren ermöglicht, so daß diese Basis erwünschtenfalls auf ein Potential gebracht werden kann, das von dem Bezugspotential verschieden ist, z. B. dadurch, daß eine Impedanz zwischengefügt wird.
Es sei bemerkt, daß der beispielsweise beschriebene Teil der Schaltung auf vielerlei Weise abgewandelt werden kann.
So ist die Schaltung nach der Erfindung nicht notwendiger­ weise vom I2L-Typ, sondern kann im allgemeinen durch jede Schaltung vom Typ mit komplementären bipolaren Transistoren gebildet werden.
Der Kollektor des pnp-Transistors und die Basis des npn-Transistors brauchen nicht in demselben örtlichen Gebiet zu liegen, wie oben beschrieben ist. Wenn sie in verschiedenen örtlichen Gebieten liegen, ergibt sich der Vorteil, daß die Potentiale dieser beiden Zonen in gegenseitiger Unabhängigkeit gewählt werden können.
Im beschriebenen Beispiel weist der Halbleiterkörper oder die -scheibe, der oder die das Substrat bildet, den n-Leitungstyp auf und ist homogen, was vom Gesichtspunkt der Vereinfachung der Herstellung günstig ist. Auch könnten jedoch nur die Oberflächen­ teile des Substrats den n-Typ aufweisen, wobei der verbleibende Teil des Substrats den p-Typ aufweisen kann und/oder aus Isoliermaterial bestehen kann. In einem dieser Fälle können die genannten Oberflächen­ teile des Substrats selber mit Hilfe einer homogenen Schicht, einer Doppelschicht oder einer Mehrschichten­ struktur gebildet werden, wodurch besondere Anforderungen in bezug auf die Wirkung der Schaltung erfüllt werden können.
Ein örtliches Gebiet, wie das Gebiet 11 in Fig. 2, kann auch durch jede bekannte Technik statt der genannten epitaktischen Ablagerung und z. B. durch Ionenimplantation oder Diffusion erhalten werden. Die Isolierung in seitlicher Richtung dieses örtlichen Gebietes ist nach dieser Beschreibung mit Hilfe eines dicken Oxids erhalten, was die Vorteile bietet, daß die Herstellung einfach ist und außerdem der Platzraum verringert und die Leistungen verbessert werden, welche Vorteile für die Isolierungs­ form an sich bekannt sind. Die Isolierung könnte aber auch mit Hilfe eines pn-Übergangs erzielt werden. In diesem Falle werden die n-leitenden Bänder, die das örtliche p-leitende Gebiet umgeben, mit einer Isoliermaterialschicht wenigstens an den Stellen überzogen sein müssen, an denen sich die Halbleiterschicht­ konfiguration erstreckt, so daß diese gegen diese n-leitenden Bänder isoliert ist.
Bei einer derartigen Isolierung durch einen Übergang bieten die n-leitenden Bänder, die in direkter elektrischer Verbindung mit den Oberflächen­ teilen des Substrats stehen, an zahlreichen Punkten an der Oberfläche der Schaltung eine große Zugänglich­ keit für das Bezugspotential.
Es leuchtet ein, daß im Rahmen der Erfindung der in den Fig. 1 und 2 dargestellte npn-Transistor statt zweier Kollektoren an der Oberfläche auch nur einen einzigen Kollektor oder mehr als zwei Kollektoren enthalten könnte.
Die Isolierschicht, die in den Fig. 2 und 3 mit 29 bezeichnet ist und die im vorliegenden Beispiel eine Siliciumoxidschicht ist, kann auch aus einem anderen Isoliermaterial, wie Siliciumnitrid oder Aluminiumoxid, bestehen oder kann aus verschiedenen aufeinanderfolgenden Schichten aus Isoliermaterial verschiedenen Charakters zusammengesetzt sein.
In bezug auf das Verbindungsnetzwerk der Elemente der Schaltung, das zu der Schichtkonfiguration komplementär ist, versteht es sich, daß das im Beispiel erwähnte Aluminium nicht das einzige für diesen Zweck geeignete Material ist und daß jedes andere für diesen Zweck in der Halbleiterindustrie übliche Metall oder jede Kombination solcher Metalle Anwendung finden kann.
Das beschriebene Ausführungsbeispiel weist einen einzigen Pegel von Metallverbindungen auf, was in Vereinigung mit der Schichtkonfiguration nach der Erfindung Integrationsmöglichkeiten für komplexe Funktionen bietet, die mit denen vergleichbar sind, die durch Anwendung gegenseitiger Verbindungen auf zwei Pegel geboten wird, wobei keine zusätzlichen Bearbeitungen im Vergleich zu einem üblichen Verfahren mit einem einzigen Pegel gegenseitiger Verbindungen erforderlich sind.
Die integrierte Schaltung kann jedoch auch mit mehr als zwei Metallpegeln versehen werden, so daß die Elemente einer noch verwickelteren Schaltung leichter miteinander verbunden werden können.
In bezug auf Fig. 3 ist ein Beispiel einer isolierten Kreuzung zwischen zwei Verbindungspegeln beschrieben, wobei der erste Pegel durch eine Verbindungs­ bahn gebildet wird. Diese weitere Leiterbahn kann an beiden Enden mit einer Metallbahn des komplementären Netzwerks verbunden sein, so daß hauptsächlich eine isolierte Kreuzung mit einer anderen Metallbahn des Netzwerks gebildet wird. Diese Verbindungs­ bahn bildet auch einen Teil der Schichtkonfiguration.
Weiter können die Leitungstypen der unter­ schiedlichen Gebiete der Struktur nach der Erfindung vertauscht werden, so daß die Polarität der beschriebenen Transistoren umgekehrt wird.
Fig. 4 zeigt schematisch im Schnitt einen Teil einer anderen Ausführungsform einer integrierten Schaltung nach der Erfindung; auf der aktiven oder Hauptfläche der stark dotierten n-leitenden Silicium­ scheibe 25 a ist eine epitaktische Schicht 31 abgelagert, die ein örtliches p-leitendes Gebiet bildet, das seitlich durch die dicken Oxidbänder 32 isoliert ist, die durch örtliche Oxidation der epitaktischen Schicht gebildet werden.
Ein npn-Transistor wird durch einen zu dem Oberflächenteil des Substrats 25 a gehörigen Emitter, eine aus einem Teil des örtlichen Gebietes 31 bestehende Basis und zwei Kollektorgebiete gebildet. Der eine Kollektor wird durch ein n-leitendes Gebiet 33 gebildet, das die Fortsetzung im örtlichen Gebiet 31 eines Teiles 43 einer Halbleiterschichtkonfiguration bildet, die eben­ falls vom n-Typ ist, wobei der genannte Teil 43 mit dem genannten Gebiet 33 in Kontakt ist.
Auf gleiche Weise wird der andere Kollektor des npn-Transistors durch das Gebiet 34 gebildet, das unter dem Teil 44 liegt und mit diesem in Kontakt ist, wobei der genannte Teil 44 ebenfalls zu der genannten Schichtkonfiguration gehört.
Fig. 4 zeigt zeigt ebenfalls einen pnp-Transistor. Die Kollektorzone dieses Transistors bildet einen Teil des Gebietes 31. Die Basiszone dieses Transistors liegt in dem n-leitenden Gebiet 35, das mit dem Teil 45 der Halbleiterschichtkonfiguration in Kontakt ist. An der Oberfläche des Gebietes 35 liegt eine p-leitende Zone 36, die den Emitter des pnp-Transistors bildet. Eine Metall­ bahn 37 ist mit der Emitterzone 36 über die in dem Teil 45 der Halbleiterschichtkonfiguration angebrachte Öffnung 38 und über die schmäler ausgeführte Öffnung 39 in der Isolierschicht 49 verbunden. Die genannte Isolierschicht bedeckt weiter die Oberfläche der Anordnung und isoliert die Verbindungsbahn 37, gleich wie alle anderen Bahnen eines metallenen Verbindungsnetzwerks an allen gewünschten Stellen, elektrisch gegen der verbleibenden Teil der Schaltung. Eine Metallbahn 46 ist mit dem örtlichen Gebiet 31 über die Öffnung 47 in der Isolierschicht 49 verbunden. Nach dieser bevorzugten Ausführungsform der Erfindung sind die Verbindungsbahnen, wie sie in Fig. 1 mit 18, 19 und 20 bezeichnet sind, aus der Siliciumschicht gebildet, die von den dicken Oxidbändern getragen wird. Die genannte Siliciumschicht ist polykristallin infolge des verwendeten Trägers und der Weise, in der die Schicht angewachsen wird.
Ausgehend von dem auf einem örtlichen Gebiet ruhenden Teil der Siliciumschichtkonfiguration wird vorzugsweise das n-leitende Gebiet dadurch gebildet, daß die Verunreinigungen derart in die Schicht des genannten Teiles eindiffundiert werden, daß der Leitungstyp des Teiles des örtlichen Gebietes, der unter diesem Teil der Siliciumschicht liegt, umgekehrt wird. Auf diese Weise ist es nicht notwendig, daß die Siliciumschicht der Konfiguration an irgendwelcher Stelle einkristallin ist. Der besondere Vorteil wird ausgenutzt, daß die Verunreinigungskonzentration in der Siliciumschicht sehr hoch sein kann, wodurch es möglich wird, den Widerstand der Bahnen der Konfiguration auf einen Mindestwert herabzusetzen.
Fig. 5a und 5e1 beziehen sich auf ein Herstellungsverfahren für eine besonders günstige Ausführungsform einer integrierten Schaltungsanordnung nach der Erfindung. Eine n-leitende Silicium­ scheibe mit einem spezifischen Widerstand von 8 bis 15 · 10-3 Ω · cm wird zunächst mit einer epitaktischen p-leitenden Siliciumschicht überzogen, deren Merkmale im vorliegenden Beispiel folgende sind: spezifischer Widerstand 0,5 bis 3 Ω · cm und Dicke 0,5 bis 0,8 µm. Die genannte epitaktische Schicht wird danach in örtliche Gebiete durch isolierende Bänder unterteilt, die z. B. mit Hilfe der bereits erwähnten bekannten Technik örtlicher Oxidation des Siliciums hergestellt sind.
Fig. 5a zeigt in einem schematischen Schnitt diesen vorbereitenden Schritt des Verfahrens, in dem der Oberflächenteil des Substrats - das n-leitend ist - mit 50 und die epitaktische Schicht mit 51 bezeichnet ist. Die seitliche Begrenzung ist mittels dicker Oxidbänder 52 erhalten.
Die Gesamtoberfläche der örtlichen Gebiete ist freigelegt und dieser Bearbeitungsschritt erfordert keine Maske. Mit einer zusätzlichen Maske könnten auch nur bestimmte Teile der örtlichen Gebiete freigelegt werden.
Auf der gesamten aktiven oder Hauptfläche wird eine dünne n-leitende Siliciumschicht nieder­ geschlagen, deren Merkmale folgende sind: spezifischer Widerstand etwa 2 bis 3 · 10-2 Ω · cm, Dicke etwa 0,5 bis 0,8 µm und eine einkristalline Struktur der Teile, die von den freigelegten Teile der örtlichen Gebiete getragen werden. Dazu wird die Schicht bei einer genügend hohen Temperatur, z. B. 1050°C oder höher bei Anwendung von Silan (SiH4) als Siliciumquelle oder etwa 1100°C oder höher bei Anwendung von Trichlorsilan (SiHCl3) niedergeschlagen. Diese niedergeschlagene Siliciumschicht weist, wie gefunden wurde, eine polykristalline oder amorphe Struktur an der Stelle auf, an der sie auf einem Material mit unorganisierter Struktur, wie dem dicken Oxid der Isolierung oder auch auf einer Isoliermaterialschicht niedergeschlagen ist, die teilweise auf der Oberfläche des örtlichen Gebietes hätte behalten werden können.
Diese Schicht wird einer Photoätzbehandlung unter Verwendung eines der in der Halbleitertechnik bekannten Verfahren zur Entfernung der nichtnützlichen Teile der Schicht unterworfen, wobei die Konfiguration nach der Erfindung übrigbleibt. Die genannte Konfiguration enthält einerseits polykristalline Verbindungsbahnen, die von dicken Oxidbänder getragen werden, wie die bei 55 in Fig. 5b1 dargestellte Bahn, und andererseits einkristalline Teile, die von örtlichen Gebieten getragen werden, wie die Teile 53 und 54, die von dem örtlichen Gebiet 51 getragen werden.
Im vorliegenden Beispiel grenzen die Bahn 55 und der Teil 54 aneinander. Diese beiden Teile der Konfiguration können aber auch auf Abstand voneinander liegen.
Eine Isoliermaterialschicht wird dann auf der Oberfläche des Halbleiterkörpers oder der -scheibe z. B. durch Ablagerung von Siliciumoxid aus der Dampf­ phase mit einer Dicke in der Größenordnung von 0,5 bis 0,7 µm angebracht. Außerdem könnte eine Silicium­ nitridschicht statt der vorgenannten Oxidschicht oder auch eine Oxid-Nitriddoppelschicht abgelagert werden, wodurch eine günstige Anwendung der selektiven Lösungseigenschaften des Oxids in bezug auf das Nitrid möglich wird, um in zwei Schritten die Öffnungen zu bilden, von denen dann die zweite selbstregistrierend in bezug auf die erste ist. Die genannte Schicht könnte auch durch eine einfache thermische Oxidation der Siliciumschichtkonfiguration hergestellt werden. Diese Stufe des Verfahrens ist in Fig. 5c1 dargestellt, in der die Isolierschicht mit 56 bezeichnet ist. In Fig. 5d1 ist die Schaltung in einer späteren Stufe des Verfahrens dargestellt, in der die p⁺-Zone 57, die den Emitter des pnp-Transistors bildet, mit Hilfe eines der in der Halbleitertechnik bekannten Verfahren, z. B. durch Implantation von Borionen bis zu einer Tiefe von etwa 0,2 µm in der dazu in der Isolierschicht 56 angebrachten Öffnung 58 erzeugt. Die Scheibe wird an­ schließend bei 900°C derart ausgeglüht, daß das implantierte Bor wirksam wird, und sie wird außerdem mit einer Isolierschicht überzogen, in der die Öffnungen angebracht werden, die für die Kontakte mit dem metallenen Verbindungsnetzwerk erforderlich sind. Das Netzwerk wird z. B. mittels einer Aluminiumschicht mit einer Dicke von 1 µm hergestellt.
Fig. 5e1 zeigt die so erhaltene Anordnung. Der pnp-Transistor wird durch die Emitterzone 57, die mit einem Metallkontakt 59 versehen ist, durch die Basiszone 54, die zu der niedergeschlagenen Siliciumschichtkonfiguration gehört und sich der zu derselben Schichtkonfiguration gehörigen Bahn 55 anschließt, und durch die Kollektorzone gebildet, die zu dem örtlichen Gebiet 51 gehört.
Ein npn-Transistor enthält eine Basiszone 51, die gemeinsam mit dem Kollektor des pnp-Transistors ausgeführt ist. Der Kollektor dieses npn-Transistors liegt an der Oberfläche. Nach einer bevorzugten Ausführungsform der Erfindung wird dieser Kollektor durch einen Teil 53 der Schichtkonfiguration gebildet. Der npn-Transistor enthält weiter ein Basisgebiet, das zu dem örtlichen Gebiet 51 gehört, und ein Emittergebiet, das zu dem Oberflächenteil 50 des Siliciumsubstrats gehört.
Die Fig. 5b2 und 5e2 illustrieren verschiedene Stufen einer Abwandlung des bevorzugten Verfahrens zur Herstellung der Schaltung nach der Erfindung. Auf einer n-leitenden Siliciumscheibe werden die örtlichen p-leitenden Gebiete auf die bereits an Hand der Fig. 5a beschriebene Weise erzeugt. Die Dicke der epitaktischen Schicht ist etwa großer, z. B. in der Größenordnung von 0,7 bis 1 µm.
Dann wird eine dünne n-leitende Silicium­ schicht niedergeschlagen, deren Merkmale etwa folgende sind: spezifischer Widerstand 3 bis 5 · 10-4 Ω · cm, Dicke 0,3 bis 0,5 µm. Diese Schicht wird bei einer Temperatur von 650 bis 700°C niedergeschlagen, wobei Silan als Siliciumquelle verwendet wird. Bei dieser verhältnismäßig niedrigen Niederschlag­ temperatur und unter Berücksichtigung der sehr hohen Konzentration in die Schicht eingeführter Verunreinigungen weist diese Schicht als ganzes eine polykristalline amorphe Struktur auf, was bei dieser Abwandlung des Verfahrens nicht störend ist.
Die Schicht wird anschließend gemäß der gewünschten Konfigurationsform geätzt, die in Fig. 5b2 beispielsweise durch eine Verbindungsbahn 60 dargestellt ist, die sich in dem Teil 61 fortsetzt, der sich über dem örtlichen Gebiet 51 erstreckt, wobei außerdem ein weiterer Teil 62 auch auf dem genannten örtlichen Gebiet liegt.
Dann wird die Scheibe einer thermischen Behandlung bei z. B. 1000°C unterworfen, so daß die Verunreinigungen in das örtliche Gebiet eindiffundieren und darin n-leitende Gebiete bilden, die in Fig. 5c2 mit 71 und 72 bezeichnet sind. Die Tiefe dieser Diffusion beträgt etwa 0,4 µm. Während der Diffusion wird die Schicht an der Oberfläche oxidiert. Je nach der Dicke des erhaltenen Oxids kann eine ergänzende Schicht durch Ablagerung aus der Dampfphase angebracht werden, derart, daß die erhaltene Schicht 66 für die nachfolgenden Maskierungen genügend ist.
In der so gebildeten Schicht 66 wird eine Öffnung angebracht, die in Fig. 5d2 mit 73 bezeichnet ist und die sich in einer ähnlichen Öffnung 74 in der Siliciumschicht fortsetzt. Dann wird die p⁺-Zone 75 z. B. durch Implantation von Borionen erzeugt.
In Fig. 5e2 ist die auf diese Weise erhaltene Schaltung dargestellt. Die Isolierschicht 76 enthält Öffnungen für die Kontaktanschlüsse mit dem Netzwerk von Metallbahnen. Eine dieser Öffnungen ist mit 77 bezeichnet und eine dieser Metallbahnen ist als der Emitterkontakt 78 dargestellt. Der pnp-Transistor enthält weiter eine Basiszone 71 und eine zu dem örtlichen Gebiet 51 gehörige Kollektorzone.
Der Teil 61 der Schichtkonfiguration nach der Erfindung steht mit dem Gebiet vom gleichen Leitungstyp in Verbindung, das die Basis 71 des pnp-Transistors bildet, während dieselbe Schicht­ konfiguration ebenfalls eine Verbindungsbahn 60 bildet.
Der npn-Transistor nach einer bevorzugten Abwandlung der Ausführungsform enthält einen Kollektor, der durch das Ge­ biet 72 gebildet wird, während der Kontakt für diesen Kollektor durch den Teil 62 gebildet wird. Die Basiszone des genannten Transistors gehört zu dem örtlichen Gebiet 51 und die Emitterzone gehört zu dem Oberflächenteil 50 des Siliciumsubstrats.
Statt Silicium können auch andere Halbleitermaterialien, wie Germanium oder AIIIBV-Verbindungen, verwendet wer­ den.

Claims (11)

1. Integrierte Schaltungsanordnung mit
  • a) einem Halbleiterkörper mit einem Substratgebiet (25) von einem ersten Leitungstyp, das eine Anzahl örtlicher Gebiete (11) von einem zweiten, dem ersten entgegengesetzten Leitungstyp trägt, wobei die örtlichen Gebiete nahezu die gleiche Dicke und eine dem Substratgebiet gegenüberliegende Oberfläche auf­ weisen,
  • b) Isoliermaterialdomänen (12), die an die örtlichen Gebiete (11) grenzen,
  • c) mindestens einem ersten bipolaren Transistor mit drei vertikal angeordneten, aufeinanderfolgenden Zonen (25, 11, 14), von denen die erste Zone (25) zu dem Substratgebiet gehört, eine zweite, eine Basis des Transistors bildende Zone (11) zu einem der örtlichen Gebiete gehört und vom zweiten Leitungstyp ist und die dritte Zone (14) vom ersten Leitungstyp ist und auf der Oberfläche über der zweiten Zone angeordnet ist, wobei die zweite Zone (11) die dritte Zone von dem Substratgebiet (25) trennt,
  • d) mindestens einem zweiten, zum ersten Transistor komplementären, bipolaren Transistor mit aufeinan­ derfolgenden Emitter-, Basis- und Kollektorzonen (26, 15, 11), dessen Kollektorzone (11) zu einem der örtlichen Gebiete (11) gehört und vom zweiten Lei­ tungstyp ist, und der zum Liefern eines Einstellstroms mit der Basis des ersten Transistors gekoppelt ist,
  • e) einer Halbleiterschichtkonfiguration (18, 19, 20) vom ersten Leitungstyp, die sich teilweise über die Iso­ liermaterialdomänen (12) erstreckt und mindestens eine Leiterbahn bildet und mit einer Isolierschicht (29) bedeckt ist,
  • f) weiteren Leiterbahnen (17, 24) die zum Teil auf der Isolierschicht (29) liegen,
dadurch gekennzeichnet, daß
  • g) die Emitter-, Basis- und Kollektorzonen (26, 15, 11) des zweiten Transistors in der Weise vertikal ange­ ordnet sind, daß die Basiszone (15) auf der Ober­ fläche des örtlichen Gebietes (11), zu dem die Kollektorzone des zweiten Transistors gehört, und die Emitterzone (26) des zweiten Transistors in der Oberfläche der Basiszone angeordnet ist und
  • h) sich die Halbleiterschichtkonfiguration (18, 19, 20) vom ersten Leitungstyp teilweise über das örtliche Gebiet (11) zu der die Kollektorzone des zweiten Transistors gehört, erstreckt um einen Kontakt für die Basiszone (15) des zweiten Transistors zu bil­ den,
  • i) wobei der sich über das örtliche Gebiet, zu dem die Kollektorzone des zweiten Transistors gehört, er­ streckende Teil der Halbleiterschichtkonfiguration wenigstens teilweise mit der Isolierschicht (29) be­ deckt ist und die Emitterzone (26) des zweiten Tran­ sistors von einer der weiteren Leiterbahnen (17) kon­ taktiert ist, wobei diese Leiterbahn zum Teil durch die Isolierschicht von dem genannten Teil der Halbleiter­ schichtkonfiguration getrennt ist.
2. Integrierte Schaltungsanordnung mit
  • a) einem Halbleiterkörper mit einem Substratgebiet (25) von einem ersten Leitungstyp, das eine Anzahl ört­ licher Gebiete (11) von einem zweiten, dem ersten entgegengesetzten Leitungtyp trägt, wobei die örtlichen Gebiete nahezu die gleiche Dicke und eine dem Substratgebiet gegenüberliegende Oberfläche auf­ weisen,
  • b) Isoliermaterialdomänen (12), die an die örtlichen Gebiete (11) grenzen,
  • c) einer Halbleiterschichtkonfiguration (18, 19, 20) vom ersten Leitungstyp, die mindestens eine Leiterbahn bildet und mit einer Isolierschicht (29) bedeckt ist, und die einen ersten Teil, der sich über eines der örtlichen Gebiete erstreckt, und einen weiteren Teil, der sich über die Isoliermaterialdo­ mänen (12) erstreckt, aufweist,
  • d) mindestens einem ersten bipolaren Transistor mit drei vertikal angeordneten, aufeinanderfolgenden Zonen (25, 11, 14), von denen die erste Zone (25) zu dem Substratgebiet gehört, eine zweite, eine Basis des Transistors bildende Zone (11) zu dem einen örtlichen Gebiet gehört und die dritte Zone (14) vom ersten Leitungstyp ist und direkt unter dem ersten Teil der Halbleiterkonfiguration in der zweiten Zone gebildet ist, wobei die zweite Zone (11) die dritte Zone von dem Substratgebiet (25) trennt,
  • e) mindestens einem zweiten, zum ersten Transistor komplementären, bipolaren Transistor mit aufeinan­ derfolgenden Emitter-, Basis- und Kollektorzonen (26, 15, 11), dessen Kollektorzone (11) zu einem der örtlichen Gebiete (11) gehört und vom zweiten Lei­ tungstyp ist, und der zum Liefern eines Einstell­ stromes mit der Basis des ersten Transistors ge­ koppelt ist,
  • f) weiteren Leiterbahnen (17, 24) die zum Teil auf der Isolierschicht (29) liegen,
dadurch gekennzeichnet, daß
  • g) die Emitter-, Basis- und Kollektorzonen (26, 15, 11) des zweiten Transistors in der Weise vertikal ange­ ordnet sind, daß die Basiszone (15) in dem örtlichen Gebiet (11), zu dem die Kollektorzone des zweiten Tran­ sistors gehört, unter einem zweiten Teil der Halblei­ terkonfiguration gebildet ist, wobei dieser zweite Teil eine Öffnung aufweist, über die ein elektrischer Kon­ takt mit der in der Basiszone ausgebildeten Emitterzone hergestellt ist, der Teil der weiteren Leiterbahnen ist.
3. Integrierte Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der erste Transistor als Emitter die erste Zone be­ sitzt und mehrere dritte Zonen aufweist, die Kollek­ toren bilden.
4. Integrierte Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Basiszone des zweiten Transistors in einem ersten einkristallinen Schichtteil der Halbleiter­ schichtkonfiguration liegt.
5. Integrierte Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die dritte Zone des ersten Transistors einen zwei­ ten einkristallinen Schichtteil der Halbleiterschicht­ konfiguration enthält.
6. Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die örtlichen Gebiete wenigstens teilweise seitlich von einem Isoliermaterialband begrenzt sind, das wenig­ stens einen Teil der Isoliermaterialdomänen (12) bildet und in der Tiefe bis zu dem Substratgebiet (25) reicht.
7. Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Basiszone des ersten Transistors und die Kollektorzone des zweiten Transistors zu demselben ört­ lichen Gebiet gehören, so daß eine direkte Verbindung zwischen den genannten Zonen besteht.
8. Verfahren zur Herstellung einer Schaltungsanordnung nach einem der Ansprüche 1, 4 oder 5, dadurch gekennzeichnet, daß die Halbleiterschichtkonfiguration so abgeschieden wird, daß sie im wesentlichen einkristallin auf dem nicht von den Isoliermaterialdomänen eingenommenen Teil der Oberfläche anwächst.
9. Verfahren zur Herstellung einer Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß nach dem Aufbringen der Halbleiterschichtkonfigura­ tion eine thermische Behandlung durchgeführt wird, bei der aus der Halbleiterschichtkonfiguration Verunreini­ gungen diffundieren, und in dem örtlichen Gebiet unter der Halbleiterschichtkonfiguration ein einkristallines Gebiet vom ersten Leitungstyp bilden.
DE19762657822 1975-12-29 1976-12-21 Integrierte schaltung mit komplementaeren bipolaren transistoren Granted DE2657822A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7539963A FR2337432A1 (fr) 1975-12-29 1975-12-29 Perfectionnement a la structure des circuits integres a transistors bipolaires complementaires et procede d'obtention

Publications (2)

Publication Number Publication Date
DE2657822A1 DE2657822A1 (de) 1977-07-07
DE2657822C2 true DE2657822C2 (de) 1989-10-05

Family

ID=9164256

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762657822 Granted DE2657822A1 (de) 1975-12-29 1976-12-21 Integrierte schaltung mit komplementaeren bipolaren transistoren

Country Status (8)

Country Link
JP (1) JPS5283080A (de)
AU (1) AU506891B2 (de)
CH (1) CH609489A5 (de)
DE (1) DE2657822A1 (de)
FR (1) FR2337432A1 (de)
GB (1) GB1571621A (de)
NL (1) NL7614383A (de)
SE (1) SE7614560L (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5470781A (en) * 1977-11-16 1979-06-06 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and its manufacture
US4338622A (en) * 1979-06-29 1982-07-06 International Business Machines Corporation Self-aligned semiconductor circuits and process therefor
US4539742A (en) * 1981-06-22 1985-09-10 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3624467A (en) * 1969-02-17 1971-11-30 Texas Instruments Inc Monolithic integrated-circuit structure and method of fabrication
NL7107040A (de) * 1971-05-22 1972-11-24
DE2212168C2 (de) * 1972-03-14 1982-10-21 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierte Halbleiteranordnung
US3904450A (en) * 1974-04-26 1975-09-09 Bell Telephone Labor Inc Method of fabricating injection logic integrated circuits using oxide isolation

Also Published As

Publication number Publication date
AU506891B2 (en) 1980-01-24
CH609489A5 (en) 1979-02-28
JPS5514539B2 (de) 1980-04-17
FR2337432B1 (de) 1979-06-22
NL7614383A (nl) 1977-07-01
AU2090976A (en) 1978-06-29
FR2337432A1 (fr) 1977-07-29
DE2657822A1 (de) 1977-07-07
SE7614560L (sv) 1977-06-30
JPS5283080A (en) 1977-07-11
GB1571621A (en) 1980-07-16

Similar Documents

Publication Publication Date Title
DE2745857C2 (de)
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE3222805A1 (de) Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3205022A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE1926884A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3245064A1 (de) Verfahren zum anbringen einer schmalen nut oder eines spaltes in einem substratgebiet, insbesondere einem halbleitersubstratgebiet
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2849373C2 (de)
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE3002740A1 (de) Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE2657822C2 (de)
DE1901807C3 (de) Verfahren zum Herstellen einer monolithisch integrierten Halbleiterschaltung mit integrierter Versorgungsspannungszuführung
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE2050955A1 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2133977C3 (de) Halbleiterbauelement
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee