DE3245064A1 - Verfahren zum anbringen einer schmalen nut oder eines spaltes in einem substratgebiet, insbesondere einem halbleitersubstratgebiet - Google Patents

Verfahren zum anbringen einer schmalen nut oder eines spaltes in einem substratgebiet, insbesondere einem halbleitersubstratgebiet

Info

Publication number
DE3245064A1
DE3245064A1 DE19823245064 DE3245064A DE3245064A1 DE 3245064 A1 DE3245064 A1 DE 3245064A1 DE 19823245064 DE19823245064 DE 19823245064 DE 3245064 A DE3245064 A DE 3245064A DE 3245064 A1 DE3245064 A1 DE 3245064A1
Authority
DE
Germany
Prior art keywords
layer
oxidation
oxidized
substrate area
oxidizable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823245064
Other languages
English (en)
Other versions
DE3245064C2 (de
Inventor
Johannes Arnoldus 5621 Eindhoven Appels
Henricus Godefridus Rafael Maas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3245064A1 publication Critical patent/DE3245064A1/de
Application granted granted Critical
Publication of DE3245064C2 publication Critical patent/DE3245064C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66946—Charge transfer devices
    • H01L29/66954—Charge transfer devices with an insulated gate
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/911—Differential oxidation and etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Description

24 5 064
PHN 10.2 11 -S- 20-9^19»·-
"Verfahren zum Anbringen einer schmalen Nut oder eines Spaltes in einem Substratgebiet, insbesondere einem Halbleitersubstratgebiet" .
Die Erfindung bezioht η Lc-h auf ein Verfahren
zum Anbringen mindestens eLnvr schmalen Nut i.n einem Sub — stratgebiet, wobei die Breite der Nut auf selbstregistrierende Weise bestimmt xvird.
Die Erfindung bezieht sich auch auf eine Anordnung mit einem Substratgebiet mit einer schmalen Nut oder einem schmalen Spalt, die durch Anwendung dieses Verfahrens hergestellt ist.
Bei der fortschreitenden Entwicklung integrierter Schaltungen und der dabei angewandten Technologie werden immer höhere Anforderungen an die Packungsdichte gestellt und infolgedessen immer kleinere Abmessungen der einzelnen Bauelemente der Schaltung angestrebt. Dabei werden in den niei Hl.fiii FfVl 1 <5ii pho Io 1 i. t.ho/;riiph Lsolie Älzverfalircu benutzt. Dii bei. wird aber schon bald ο ine untere Grenze dtsr erzieibaren Abmessungen erreicht. Diese Grenze wird u.a. durch das Auflösungsvermögen des bei diesen Techniken verwendeten photoempfindlichen Lackes bestimmt. In dieser Hinsicht kann eine gewisse Verbesserung erhalten werden, wenn Lacke verwendet werden, die für Ultraviolett-, Röntgen- oder Elektronenstrahlung empfindlich sind, aber auch dann bleibt der Nachteil erhalten, dass oft nacheinander mehrere Masken in bezug aufeinander ausgerichtet werden 'müssen. Dabei müssen Toleranzen berücksichtigt werden, die auch wieder den erzielbaren kleinsten Abmessungen eine Grenze setzen.
Der letztere Nachteil kann zu einem wesentlichen Teil dadurch vermieden worden, dasH Unlbloi t.or/.oneri, Kontaktfenster und Metallisierung auf selbstregis ti-Lereude Weise, d.h. unter Verwendung einer Reihe aufeinanderfolgender Bearbeitungen, von denen keine das Ausrichten eines Musters in bezug auf ein bereits früher angebrachtes Muster erfordert, angebracht werden.
Ein Verfahren eingangs beschriebener Art, bei
BAD ORIGINAL
«I ·
PHN 10.2 11 . g. 20-9-1982
dem in einem Substratgebiet, das aus einer polykristallinen Siliciumschicht besteht, ein schmaler Spalt angebracht wird, ist aus "Proceedings of the I.E.E.E.", "International Solid-State Circuits Conference", Februar I98I, S. 216-217 bekannt.
Bei diesem bekannten Verfahren wird die Breite
des Spaltes durch einen Unterätzvorgang mit Hilfe einer selektiven Ätzflüssigkeit bestimmt. Die Anwendung eines derartigen "nassen" Unterätzverfahrens weist jedoch grosse Nachteile auf, wie u.a. die Gefahr, dass Verunreinigungen in den durch Unterätzung gebildeten Hohlräumen zurückbleiben, und ergibt im allgemeinen ein nicht oder schlecht reproduzierbares Resultat.
Die Erfindung hat u.a. die Aufgabe, ein Verfahren zu schaffen, durch das auf selbstregistrierende Weise eine schmale Nut oder ein schmaler Spalt in einem Substratgebiet angebracht wird, ohne dass dazu mit Hilfe einer Ätzflüssigkeit eine Unterätzung durchgeführt zu werden braucht und ohne dass verwickelte Ätzverfahren angewandt zu werden brauchen.
Die Erfindung liegt u.a. die Erkenntnis zugrunde, dass dies dadurch erreicht werden kann, dass eine Schicht aus einem oxidierbaren Material verwendet wird, die zeitweilig als Hilfsschicht wirkt und im Laufe des Vorgangs ent— fernt wird.
Ein Verfahren eingangs beschriebener Art ist dazu nach der Erfindung dadurch gekennzeichnet, dass auf einer Oberfläche des Substratgebietes mindestens eine Oxidation verhindernde Schicht und darauf eine oxidierbare Schicht erzeugt wird, dass die oxidierbare Schicht über einem Teil der Oberfläche des Substratgebietes selektiv entfernt wird, wonach ein Randteil des verbleibenden Teiles der oxidierbaren Schicht über seine ganze Dicke und der übrige Teil der oxidierbaren Schicht höchstens nur über einen Teil seiner Dicke selektiv oxi.diei-t wird, und dass dann wenigstens der unbedeckte Teil der Oxidation verhindernden Schicht selektiv entfernt, der freigelegte Teil des Substratgebietes über einen Teil seiner Dicke thermisch oxidiert und auf selbstregis—
BAD ORIGINAL
3 2 A 5 O 6 4
PHN 10.211 ^ 20-9-1982
• τ ·
trierende Weise praktisch, nur an der Stelle des oxidierten Randteiles das Substratgebiet freigelegt und zur Bildung der Nut über wenigstens einen Teil seiner Dicke weggeätzt wird, wobei der genannte verbleibende Teil der oxidierbaren Schicht, einschliesslich des oxidierten Randteiles, entfernt wird.
Das Verfahren nach der Erfindung weist den grossen Vorteil auf, dass der bereits am Anfang des Vorgangs erhaltene oxidierte Randteil, der sehr geringe Abmessungen (<. 1 pm) aufweisen kann, die endgültig erhaltene Breite des Spaltes oder der Nut bestimmt, ohne dass dazu weitere genaue Aus— rieht- und Maskierungsschritte erforderlich sind. Ausserdem kann bei Anwendung des Verfahrens nach der Erfindung zur Herstellung einer Halbleiteranordnung dieser oxidierte Randteil weiter die Lage weiterer aktiver und passiver Teile der Anordnung, z.B. von Diffusionen und Kontakten, bestimmen, wie nachstehend näher auseinandergesetzt! werden wird»
Das selbstregistrierende Freilegen des schmalen für die Ätzung der Nut bestimmten Substratteiles kann auf verschiedene Weise erfolgen. Nach einer ersten wichtigen bevorzugten Ausführungsform wird nach der Entfernung des unbedeckten Teiles der Oxidation verhindernden Schicht der oxi^- dierte Teil der oxidierbaren Schicht völlig weggeätzt, wonach zugleich mit der thermischen Oxidation des freigelegten Teiles des Substratgebietes der verbleibende Teil der oxidierbaren Schicht völlig oxidiert und durch Entfernung des unbedeckten Teiles der Oxidation verhindernden Schicht der darunterliegende Teil des Substratgebietes freigelegt wird. Dabei kann zugleich mit. der Erzeugung des oxidierten Rand— teiles auch der verbleibende Teil der oxidierbaran Schicht zum Teil oxidiert werden.
Nach einer anderen Ausführungsform wiru jedoch in erster Linie nur ein Randteil der oxidierbaren Schicht oxidiert. Dazu wird auf der oxidierbaren Schicht eine zweite Oxidation verhindernde Schicht erzeugt, die während der Oxidation des genannten Randteiles den übrigen Teil der oxidierbaren Schicht vor Oxidation schützt.
Der oxidierte Randteil kann während des grössten
BAD ORIGINAL
PHN 10.211 "W ^0-9-1982
.8-
Teiles des Vorgangs vorhandenbleiben. Dies ist der Fall bei einer bevorzugten AusfUhrungsform, bei der nach, der genannten thermischen Oxidation des freigelegten Teiles des Substratgebietes die zweite Oxidation verhindernde Schicht und die darunterliegende oxidierbare Schicht entfernt werden, dann der so freigelegte Teil der ersten Oxidation verhindernden Schicht entfernt wird und danach der oxidierte Randteil und die thermische Oxidschicht auf dem Substratgebiet weggeätzt werden, wonach das Substratgebiet aufs neue thermisch oxidiert und durch Entfernung des unbedeckten Teiles der ersten Oxidation verhindernden Schicht der darunterliegende Teil des Substratgebietes freigelegt wird.
Der oxidierte Randteil kann aber auch bereits in einer frühen Stufe entfernt werden, ohne dass dadurch die selbstregistrierende Bestimmung der Breite der Nut beeinträchtigt wird. So wird nach einer anderen wichtigen bevorzugten Ausführungsform bereits nach der Entfernung des unbedeckten Teiles der ersten Oxidation verhindernden Schicht der oxidierte Randteil weggeätzt und wird nach der thermisehen Oxidation des Substratgebietes die zweite Oxidation verhindernde Schicht entfernt, wonach während der Ätzung der Nut in den freigelegten Teil des Substratgebietes auch die oxidierbare Schicht weggeätzt wird.
Eine andere Abwandlung des Verfahrens nach der Erfindung ist dadurch gekennzeichnet, dass nach der Erzeugung des oxidierten Randteiles die zweite Oxidation verhindernde Schicht völlig und die erste Oxidation verhindernde Schicht nur über einen Teil ihrer Dicke weggeätzt wird, dass dann die oxidierbare Schicht selektiv weggeätzt wird, dass anschliessend die nicht unter dem oxidierten Randteil liegenden Teile der ersten Oxidation verhindernden Schicht entfernt werden, wonach der oxidierte Randteil weggeätzt und danach der freigelegte Teil des Substratgebietes oxidiert wird, und dass dann der verbleibende Teil der ersten Oxida— tion verhindernden Schicht selektiv weggeätzt wird.
Obgleich das Verfahren nach der Erfindung insbesondere ftlr die Herstellung einer Halbleiteranordnung von Bedeutung ist, kann es bei Anwendung nichthalbleitender Sub—
OFiIGSNAL
PHN 10.211 y 20-9-1982.
J ·
stratmaterialien sehr gut zum Anbringen schmaler Nuten in anderen Materialien, z.B. in einem Kunststoff oder in einem Metall, verwendet werden.
Die Nut kann sich über einen Teil der Dicke des Substratgebietes erstrecken. Wenn aber als Substratgebiet eine auf einem Träger angebrachte Schicht verwendet wird, kann sich die Nut mit Vorteil über die ganze Dicke dieser Schicht erstrecken und auf diese Weise eine spaltförmige Öffnung bilden.
Enige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden nähex- beschrieben. Es zeigen:
Fig. 1 bis 9 schematisch im Querschnitt eine Halbleiteranordnung in aufeinanderfolgenden Stufen der Herstellung nach einer ersten Ausführungsform des erfindungsgemässen Verfahrens;
Fig. 10 bis 15 schematisch Querschnitte durch eine Halbleiteranordnung in aufeinanderfolgenden Stufen der Herstellung nach einer Abwandlung der Ausführungsform der Fig. 1 bis 9;
Fig. 16 bis 23 schematisch im Querschnitt aufeinanderfolgende Stufen der Herstellung einer Halbleiteranordnung nach einer anderen bevorzugten Ausführungsform;
Fig. 24 bis 31 schematisch im Querschnitt aufeinanderfolgende Stufen der Herstellung einer Halbleiteranordnung nach einer weiteren bevorzugten Ausführungsforrn;
Fig. 32 schematisch im Querschnitt eine andere Halbleiteranordnung, die nach der bevorzugten Ausführungsform der Fig. 24 bis 31 hergestellt ist; Fig. 33 bis 38 eine Abwandlung der Ausführungsform nach den Fig. 24 bis 3I;
Fig. 39 bis 45 schematisch im Querschnitt andere Details während der Herstellungsstufen nach der Ausführungsform der Fig. 33 bis 38, und
Fig. 46 bis 51 schematisch im Querschnitt die HersteLlung einer ladungsgekoppelten Feldef Fek tanordn-uiig nach der Erfindung und
Fig. 52 bis 5^ eine Anwendung des Verfahrens nach
BAD ORIGINAL
PHN 10.211 * 0 20-9-1982
./ίθ·
der Erfindung ausserhalb des Gebietes der Hableitertechnik. Die Figuren sind rein schematisch und nicht massstäblich gezeichnet.
Entsprechende Teile sind in der Regel mit denselben Bezugsziffern bezeichnet.
FLg. 1 bis 9 zeigen schematisch im Querschnitt aufeinanderfolgende Stufen der Herstellung einer Halbleiteranordnung nach dem erfindungsgemässen Verfahren.
Im vorliegenden Beispiel wird die Erfindung dazu angewandt, einen inseiförmigen Teil einer epitaktischen Schicht seitlich mittels sehr schmalen Oxidgebiete zu isolieren. Es wird von einem Substratgebiet ausgegangen, das im vorliegenden Beispiel durch einen Siliciumkörper mit einem p-leitenden Gebiet 10, einer η-leitenden vergrabenen Schicht 11 und einer darauf liegenden p-leitenden epitaktischen Schicht 12 gebildet wird. Auf einer Oberfläche 13 des Substratgebietes 1 ist eine Oxidation verhindernde Schicht 2, im vorliegenden Beispiel eine Siliciumnitridschicht, erzeugt. ■ Darauf ist eine oxidierbare Schicht 3> im vorliegenden Falle eine Schicht aus polykristallinen Silicium, erzeugt. Obgleich dies, wie aus einem folgenden Beispiel hervorgehen wird, nicht stets notwendig ist, wird im vorliegenden Beispiel auf der Schicht 3 noch eine zweite Oxidation verhindernde Schicht k, im vorliegenden Falle ebenfalls eine Siliciumnitridschicht, erzeugt. Damit ist die Situation nach Fig. 1 erhalten.
Die oxidierbare Schicht 3 wird nun über einem Teil der Oberfläche 13 entfernt. Dazu wird zunächst die Siliciumnitridschicht h teilweise weggeätzt, wonach der so freigelegte Teil der Schicht 3 durch Atzen oder durch Oxidieren und Wegätzen des Oxids völlig entfernt wird. Der Rand des verbleibenden TeiLes der Schicht 3 wird dann einer thermischen Oxidation unterworfen, wodurch ein Randteil 5 der Schicht 3 über seine ganze Dicke oxidiert wird; siehe Fig.
Dann werden der verbleibende Teil der Schicht h und der unbedeckte Teil der ersten Oxidation verhindernden Schicht 2 entfernt; siehe Fig. 3· Anschliessend wird auf selbstregistrierende Weise praktisch nur an der Stelle des oxidierten Randteiles 5 das Substratgebiet freigelegt und
BAD ORIGINAL
• « t β *
PHN 10.211 Jf 20-9-1982
geätzt. Im vorliegenden Beispiel findet dies auf folgende Weise statt.
Nachdem der oxidierte Randteil 5 weggeätzt worden ist, wobei die Situation nach Figo k erhalten ist, wird der freigelegte Teil des Substratgebietes 1 Über einen Teil der Dicke der Schicht 12 thermisch oxidiert. Während dieser thermischen Oxidation wird zugleich die Siliciumschicht 3 über ihre ganze Dicke oxidiert. Auf diese Weise werden die Oxidschichten 6 und 7 erzeugt; siehe Fig. 5· Dann wird der zwischen den Oxidschichten 6 und 7 verbleibende Teil der Siliciumnitridschicht 2 selektiv weggeätzt, so dass an der Stelle des früher entfernten oxidierten Randteiles 5 der Schicht 3 das Substratgebiet freigelegt wird. Durch Plasma- ' ätzen wird nun in den sehr schmalen freigelegten Teil des Substratgebietes, der eine Breite von weniger als 1 um aufweisen kann, eine Nut 8 mit nahezu senkrechten Wänden geätzt, die seitlich einen inseiförmigen Teil 12A der epitaktischen Schicht 12 völlig umgibt und sich d\ireh die vergrabene Schicht 11 hindurch erstreckt; siehe Fig. 6.
Nach dem Wegätzen der Oxidschichten 6 und 7 (siehe Fig. 7) wird nun eine thermische Oxidation durchgeführt, wobei die Nut 8 völlig mit Oxid ausgefüllt wird, und wobei in der Nut 8 und ausserhalb der Insel 12A eine dicke Feldoxidschicht 9 erzeugt wird (Fig. 8).
Nach dem selektiven Wegätzen der Siliciumnitridschicht 2 kann nun durch Anwendung in der Halbleitertechnik allgemein üblicher Verfahren in der Insel 12A ein Halbleiterschaltungselement, z.B. ein Transistor mit einer Kollektorzone 11, einer Basiszone 12A und einer η-leitenden Emitterzone 14 sowie einer Kollektorverbindungszone 15, gebildet werden. Die Kontaktfenster können dabei in einer dünnen Oxidschicht 16 gebildet werden. Die Ätzung von Kontaktfenstern durch das dicke Feldoxid hindurch kann dank dem Vorhandensein der Nitridschicht 2 während der Dichtoxidierung der Nut 8 vermieden werden.
Da Siliciumoxid, Siliciumnitrid und Silicium
selektiv in bezug aufeinander geätzt werden können, wurde im beschriebenen Verfahren ohne Maskierungs— und Ausricht-
BAD
PHN 10.21 T
schritte, also völlig auf selbstregistrierende Weise, nur der unter dem oxidierten Randteil 5 liegende Teil des Substratgebietes 1, d.h. der oberen epitaktischen Schicht 12 dieses Gebietes, freigelegt und über einen Teil der Substratdicke weggeätzt, wobei der verbleibende Teil der oxidierbaren Schicht 3 sowie der oxidierte Randteil 5 entfernt wurden.
Die in den Nuten 8 erzeugten Oxidgebiete 9 können schmäler als 1 μτη, also beträchtlich schmäler als die übliehen diffundierten oder dielektrischen Trenngebiete, sein. Dadurch wird in erheblichem Masse die Gedrängthet der Schaltung vergrössert, die eine Vielzahl von Inseln der Struktur Su* nach Fig. 9 mit vielen Halbleiterschaltungselementen enthalten kann.
Die Wahl der verschiedenen Schichtdicken und Ätzverfahren kann völlig dem Fachmann überlassen werden und ist von der gewünschten Anwendung abhängig. Im vorliegenden Beispiel war die Dicke der Schicht (2) 75 nm, der Schicht (3) 0,35 um und der Schicht (k) I50 nm. Die Breite der Nuten 8 war 0,5 μπι und ihre Länge 7 pm. Die epitaktische Schicht wie eine Dicke von 3 μΐ" auf und die vergrabene Schicht 1 1 war 3 pm dick.
Als .selektives Ätzmittel für Siliciumnitrid kann z.B. heisse Phosphorsäure (1kO - 18O°C), als selektives Ätzmittel für Siliciumoxid eine gepufferte HF-Lösung in Wasser und als selektives Ätzmittel für polykristallines Silicium KOH in Wiisser (20 Gew.fo) verwendet werden. Die Ätzung der Nuten H kann z.B. in einem CCIi -Chlorplasma bei einer Frequenz von z.B. 13»56 MHz, einem Druck von 9,3 Pa und einer Leistung von 3000 W durchgeführt werden.
Stat:t eines Transistors mit einer epitaktischen Basiszone kann selbstverständlich auch ein Transistor mit diffundierter oder implantierter p-leitender Basiszone gebildet werden, wenn z.B. die Schicht 12 nicht p-leitend, sondern n—leitend ist und als Kollektorzone dient, wobei die hochdotierte η-leitende vergrabene Schicht 11 dann auf übliche Weise den vergrabenen Kollektoranschluss bildet, der fiber die Zone 15 auf der oberen Fläche kontaktiert wird.
PHN 10.211 «Γ 20-9 -1982
Eine mögliche Abwandlung des Beispieles nach, den Fig. 1 bis 9 ist in den Fig. 10 bis I5 schematisch dargestellt. Dadurch, dass bei dieser Abwandlung die Siliciumnitridschicht k dünner als die Schicht 2 gewählt wird, bleibt nach dem Wegätzen der Schicht k der unbedeckte Teil der Schicht 2 noch teilweise erhalten; siehe Fig. 10, die der Stufe nach Fig. 3 des vorhergehenden Beispieles entspricht. Dann wird die Siliciumschicht 3 selektiv weggeätzt (Fig. 11), wonach alles unbedeckte Siliciumnitrid entfernt wird (Fig. 12). Nach dem Wegätzen des oxidierten Randteiles 5 (Fig. 13) wird durch thermische Oxidation die Oxidschicht 7 erzeugt (Fig. 14). Dann wird das Siliciumnitrid 2 selektiv weggeätzt und in den so freigelegten Teil des Substrats 1 die Nut 8 geätzt (Fig. I5)· Diese Abwandlung weist aber den Nachteil auf, dass nach dem Ausfüllen der Nut 8 mit Oxid das dicke Feldoxid zu beiden Seiten der Nut erzeugt wird, das für die Bildung und Kontaktierung dotierter Halbleiterzonen nachher anzubringender Halbleiterschaltungselemente Probleme ergeben kann. Für gewisse andere Anwendungen, z.B.
wenn das Substrat 1 eine auf einem Träger erzeugte Siliciumschicht ist, die von der Nut 8 völlig durchschnitten wird, kann diese Abwandlung jedoch vorteilhaft sein, weil sie technologisch etwas einfacher ist. So werden hier z.B. die Teile des Substratgebietes 1 zu beiden Seiten der Nut derselben thermischen Oxidation unterworfen und erhalten dadurch endgültig dieselbe Dicke. Dies im Gegensatz zu dem Beispiel nach den Fig. 1 bis 9> i-n dem in der Endstufe (Fig. 9) die epitaktiscl-e Schicht 12 an der Stelle der Insel 12A dicker als daneben ist.
Eine andere bevorzugte Ausführungsform, bei der eine zweite Oxidation verhindernde Schicht auf der oxidierbaren Schicht 3 weggelassen werden kann, wird nun an Hand der Fig. i6 bis 23 beschrieben. In diesem Beispiel und einigen folgenden Beispielen wird das Verfahren nach der Erfindung an Hand der Herstellung eines kleinen Bipolartransistors ertilutert. Es ist aber einleuchtend, dass bei der Herstellung anderer Halbleiterschaltungselemente die Erfindung auch mit Vorteil benutzt werden kann.
; ; -;ύ BAD ORIGINAL
PHN 10.211 Vtf 2O-9-T982
. ty
Es wird von einem Trägerkörper 2O aus η—leitendem Silicium ausgegangen, in den über ein Fenster in einer SiIiciumoxidschicht 22 eine p-rleitende Basiszone 21 eindiffundiert ist. Auf der Isolierschicht 22 und innerhalb des Fen— sters auf der Basiszone 21 ist eine Schicht aus polykristallinen! Silicium 1 niedergeschlagen. Die Siliciumschicht 1 bildet im vorliegenden Beispiel das Substratgebiet 1 und ist nicht oder nur schwach dotiert. Auf der Schicht 1 ist eine Oxidation verhindernde Schicht 2 aus Siliciumnitrid erzeugt und auf dieser Schicht 2 befindet sich wieder eine oxidierbare Schicht 3, die auch im vorliegenden Beispiel aus Silicium besteht. Nachdem ein Teil der oxidierbaren Schicht 3 entfernt worden ist, wird die in Fig. i6 dargestellte Situation erhalten.
Nun wird, wie in den vorhergehenden Beispielen, ein Randteil 5 der Schicht 3 Über seine ganze Dicke oxidiert. Da die Schicht 3 unbedeckt ist, wird während dieser Oxidation auch der verbleibende Teil der Siliciumschicht 3 über einen Teil seiner Dicke oxidiert. Dann wird der unbedeckte Teil der Oxidation verhindernden Schicht 2 entfernt, so dass die Struktur nach Fig. 17 erhalten wird. Die Grenze des völlig oxidierten Randteiles 5 ist gestrichelt angegeben.
In dieser Stufe kann der freigelegte Teil der Schicht 1 dotiert werden. Im vorliegenden Beispiel erfolgt dies mit einer Borionenimplantation, die den freiliegenden Teil der Schicht 1 stark p-leitend macht, während der übrige Teil der Schicht 1 von den darüber liegenden Schichten gegen diese Ionenimplantation maskiert wird. Die Dosis und die Energie der Implantation können dazu in jedem vorkommenden Kali vom Fachmann passend gewählt werden.
Dan Oxid wird anschliessend entfernt (siehe Fig. 18) Dann wird aufs neue eine thermische Oxidation durchgeführt, wobei, der ganze verbleibende Teil der Siliciumschicht 3 in. Oxid 23 umgewandelt wird. Auf dem unbedeckten Teil der SiIiciuinschicht entsteht dabei auch eine Oxidschicht 24 (siehe FiR-. 19).
Der unbedeckte Teil der Siliciumnitridschicht 2 wird danach weggeätzt (siehe Fig. 2θ) und mit Hilfe der
BAD ORfGfNAL
PHN 10.211 y\ ""20-^- T9*82
Schichten 2, 23 und 2k als Maskierung wird durch Plasmaätzen eine Nut 8 gebildet, die sich durch die ganze Dicke der Schicht 1 hindurch erstreckt. Die Schicht 1 wird auf diese Weise in zwei Schichtteile 1A und 1B unterteilt (siehe Fig. 21). Dann wird das Oxid 23 und 2k weggeätzt (Fig. 22), wonach durch thermische Oxidation der Schicht t'eil 1A und die Wand der Nut 8 mit einer Oxidschicht 25 bedeckt verden (siehe Fig. 23). Nach der Entfernung der Siliciumnitridschicht 2 kann dann durch Diffusion oder Implantation die η-leitende Emitterzone 26 erzeugt werden, wobei gleichzeitig der Schichtteil IB eine starke n—Dotierung erhält. Der so erhaltene Transistor weist niederohmige polykristalline Emitter— und Basisanschlüsse auf·. Der Kollektoranschluss kann anderswo auf dem Kollektorgebiet 20 angebracht werden (hier nicht dargestellt).
Die Fig. 2k bis 31 zeigen schematisch im Querschnitt aufeinanderfolgende Stufen der Herstellung einer Halbleiteranordnung nach einer weiteren bevorzugten Ausführungsform des erfindungs^emässen Verfahrens.
Im vorliegenden Beispiel wird ebenfalls die Herstellung eines Bipolartransistors beschrieben. Nur der Teil der herzustellenden Halbleiteranordnung, in dem der Transis—. tor gebildet wird, ist in den Figuren dargestellt.
Es wird von einem Trägerkörper ausgegangen, der im vorliegenden Beispiel durch ein η-leitendes Siliciumgebiet 30 gebildet wird, das zum Teil mit einer Siliciumoxidschicht 31 bedeckt ist. In der Schicht 3"I ist ein Fenster vorgesehen, über das durch Diffusion oder Ionenimplantation eine p-leitende Basiszone 32 erzeugt ist. Auf diesem Trägerkörper werden nacheinander durch Anwendung in der Halbleitertechnik bekannter Ablagerungsverfahren eine als Substratgebiet dienende erste Siliciumschicht 1, eine darauf liegende Oxidation verhindernde Schicht 2, im vorliegenden Beispiel aus Siliciumnitrid, und eine darauf liegende oxidierbare Schicht 3» i'n vorliegenden Beispiel eine zweite Siliciumschicht, angebracht. Im hier erörterten Beispiel wird ausserdem auf der zweiten Siliciumschicht 3 noch eine zweite Oxidation verhindernde Schicht k mit einer die der Schicht
ORIGINAL
PHN 10.211 XS. 20-9-19Ö2
Überschreitendon Dicke, im vorliegenden Beispiel ebenfalls aus Siliciumnitrid, erzeugt. Es sei noch bemerkt, dass hier, wie in den vorhergehenden Beispielen, zwischen den Siliciumnitridschichten 2 und 4 und den unterliegenden Siliciumschichten 1 bzw. 3 manchmal noch eine sehr dünne (hier nicht dargestellte) Oxidschicht erzeugt wird. Die Schichten 1 und 3 sind im vorliegenden Beispiel nahezu undotierte polykristalline SiIiciumschichten mit einer Dicke von 0,5 um bzw. 0,35 um. Die Nitridschichten 2 und 4 weisen eine Dicke von 75 nn> bzw. 150 rim. auf.
Durch diese Bearbeitungen ist die Situation nach Fig·. 24 erhalten.
'^ Indem die Schichten 4 und 3 nacheinander geätzt
werden, wobei eine Photolackmaske als Ätzmaske verwendet werden kann, wird die zweite Siliciumschicht 3 über einem Teil der Oberfläche der Schicht 1 entfernt, wonach dann ein Randteil 5 des verbleibenden Teiles der oxidierbaren Siliciumschicht 3 über seine ganze Dicke oxidiert wird (siehe Fig. »5). Die Siliciumnitridschichiten 2 und 4 schützen die unterliegenden Siliciumschichten 1 bzw. 3 dabei vor Oxidation. Der oxidierte Randteil 5 weist im vorliegenden Beispiel ejin> Breite von nahezu 0,9 um auf.
Anschliessend wird (siehe Fig. 26) der unbedeckte Teil der ersten Oxidation verhindernden Schicht 2 ( ein— schliesslich einer gegebenenfalls darunterliegenden sehr dünnen Oxidschicht) entfernt. Die Nitridschicht 4 bleibt dabei, weil, sie dicker als die Schicht 2 ist, teilweise erhalten. Anschliessend wird (siehe Fig. 27) durch Erhitzung in einer sauerstoffhaltigen Atmosphäre der freigelegte Teil der ersten Siliciumschicht 1 über einen Teil seiner Dicke oxidiert, wodurch eine thermische Oxidschicht 33 mit einer Dicke von z.B. 0,15 μπι erzeugt wird.
Danach wird auch hier auf selbstregistrierende Weise praktisch nur an der Stelle des oxidierten Randteiles T das Subs t ι\·ι tfveb 101, hier also die «rate SiJ. lc ium schicht 1, freigelegt und weggeätzt, wobei der verbleibende Teil der oxidierbaren Schicht, hier der Siliciumschicht 3i anschliesslich des oxidierten Randteiles 5 entfernt wird. Im vorliegen-
324506A
am o«
β ma • · ο * «
PHN 10.211 0 " * '20-9-1^*2
den Beispiel findet dies auf folgende Weise statt.
Zunächst werden nacheinander die zweite Oxidation verhindernde Schicht k und die darunterliegende zweite SiIiciumschicht 3 durch Ätzen entfernt, wonach auch der so freigelegte Teil der ersten Oxidation verhindernden Schicht 2 entfernt wird. Auf diese Weise wird die Situation nach Fig. 28 erhalten. Anschliessend werden gleichzeitig der oxidierte Randteil 5 und die thermische Oxidschicht 33 weggeätzt, wobei die Struktur nach Figo 29 erhalten wird. Danach
]Q wird die ganze Siliciumsehicht 1 aufs neue mit einer thermischen Oxidschicht 3k versehen, wobei der ursprünglich unter dem Oxidrand 5 liegende Teil der Schicht 2 gegen diese thermische Oxidation maskiert. Dieser verbleibende Teil der Schicht 2 wird dann selektiv weggeätzt, wonach der darunter— liegende Teil der Siliciumsehicht 1 durch Ätzen entfernt wird. Die erhaltene Nut 8 erstreckt sich also im vorliegenden Falle durch die ganze Dicke des Substratgebietes und bildet auf diese Weise einen schmalen Spalt, der die Schicht 1 in zwei Teile 1A und 1B unterteilt.
2Q Um den Bipolartransistor zu bilden, wird nach dem
Erreichen der Stufe nach Fig. 25 der nicht unter der Schicht 3 liegende Teil der Siliciumsehicht 1 mit einem Akzeptor, z.B. mit Bor, dotiert. Dies kann durch Ionenimplantation (die durch die Nitridschicht 2 hindurch stattfinden kann) sowohl in der Stufe nach Fig. 25 als auch in der Stufe nach Fig. 26 und durch Diffusion in der Stufe nach Fig. 26 erfolgen. Der so erhaltene hochdotierte p-leitende Teil der Schicht 1 bildet einen guten ohmschen Kontakt auf der p-lei— tenden Basiszone 32. Die zweite Siliciumsehicht: 3 und dessen
,η oxidierter Randteil 5 dienen bei dieser Dotierung als Maske.
Weiter wird nach dem Erreichen der Stufe nach Fig. 28 eine Donatorimplantation oder -diffusion, z.B. mit Arsen, durchgeführt. Der unbedeckte Teil der Siliciumsehicht 1 erhält dabei eine hohe η-Dotierung. Wenn eine Arsenimplan— tation durchgeführt wird, kann diese auch erfolgen, wenn die Schicht 2 noch vorhanden ist. Während der mit dieser Dotierung gepaarten thermischen Behandlungen und auch während der Erzeugung der thermischen Oxidschicht 3k diffundiert
BAD ORIGINAL
das Arsen aus der Schicht 1 in die Basiszone 32 und bildet dort die η-leitende Emitterzone 35 (siehe Fig. 28 - 30).
Erwtinschtenfalls kann in der Stufe nach Fig. 29 die Siliciumschicht 1 völlig mit einer Schicht aus einem Metallsilicid, z.B. Platinsilicid, Molybdänsilicid oder einem anderen geeigneten Silicid überzogen werden, um die Leitfähigkeit sowohl der Emitter- als auch der Basisanschlussleiter zu erhöhen. Dazu wird auf übliche Weise die Schicht 1 mit einer· Metrillschicht überzogen, die danach durch Erhitzung; in eine Silicidschicht umgewandelt wird. Das auf der Nitridschicht 2 zurückgebliebene Metall wird dann durch Ätzen entfernt. In Abhängigkeit von der Dicke der ^ Siliciumschicht 1 kann dabei diese Schicht 1 über ihre ganze Dicke oder über nur einen Teil ihrer Dicke in Metallsilicid umgewandelt werden.
Schliesslich werden (siehe Fig. 31) durch eine
thermische Oxidation oder auf pyrolytischem Wege der Emitter/ Basis-Übergang und die Ränder der Siliciuraschichtteile 1A und 1B mit einer Oxidschicht '}G überzogen, wonach auf übliehe Weise die Kollektorzone 30 an einer geeignet gewählten Stelle, im vorliegenden Beispiel auf der Unterseite, mit einer Elektrodenschicht 37 versehen wird. Die Schichtteile 1Λ und 1Π, die die Basis- und Emitteranschlüsse bilden, und die Elektrodenschicht 37 können dann mit Anschlüssleitern versehen werden und die Anordnung kann auf übliche Weise V,/ fertigrnontiert werden. Das Kollektorgebiet 30 kann auch auf der Oberseite kontaktiert werden, was zu bevorzugen ist, wenn der Transistor einen Teil einer integrierten Schaltung bildet.
Aus der obenstehenden Beschreibung geht hervor, dass nach der ersten, nicht kritischen Maskierung zum Erhalten der Struktur nach Fig. 25 der ganze Vorgang bis die Stufe nach Fiß. 31 einschliesslich ohne Maske durchgeführt werden kann, wobei der Abstand zwischen den Siliciumschicht— teilen 1A und IB, die die Basis- und Eniitterverdrahtung bilden, und die Stelle der Emitterzone J5 bereits am Anfang durch den oxidierten Randteil 5 bestimmt werden. Mit sehr einfachen Mitteln kann auf diese Weise durch Anwendung der
BAD ORJGJNAL
PHN 10ο 211 16 *"2θ-9-1·98"2
Erfindung ein hoher Selbstregistrierungsgrad erreicht werden.
Im hier beschriebenen Ausführungsbeispiel wurde ein Transistor mit nur einem einzigen Basis- und Emitteran-Schluss erhalten, wobei die erste Siliciumschicht 1 endgültig aus zwei in geringer Entfernung voneinander liegenden Schichtteilen bestand. Indem die zweite Siliciumschicht 3 aber derart geätzt wird, dass in der Stufe nach Fig. 25 mehrere Teile dieser Schicht übrigbleiben, von denen jeder Teil mit oxidierten Randteilen 5 versehen werden kann, ist es möglich, verwickeitere Strukturen zu erhalten, wobei die erste Siliciumschicht 1 aus mehreren in geringer Entfernung voneinander liegenden Teilen besteht. Als Beispiel ist in Fig. 32 im Querschnitt eine Transistorstruktur mit zwei Basisanschlüssen (1A, IC), einem Emitterkontakt 1B und einem Kollektorkontakt 1D, die sich alle auf der Oberseite befinden und alle aus Teilen der ersten Siliciumschicht 1 bestehen, dargestellt, die auf diese Weise verwirklicht werden kann und bei der ein teilweise versenktes Oxidmuster 38 an— gewendet wird. Die Siliciumschichtteile IA und 1C sind anderswo (ausserhalb der Zeichnungsebene) miteinander verbunden. Die η —leitende Kollektorkontaktzone 39 wird zugleich mit der Emitterzone 35 durch Diffusion aus dem darauf liegenden hochdotierten η-leitenden Teil 1D der Schicht 1 erzeugt.
In den Fig. 33 bis 38 ist eine Abwandlung dieser bevorzugten Ausführungsform dargestellt, bei der (siehe Fig. 33) von der Situation nach Fig. 26 ausgegangen wird, wobei jedoch auch bereits der oxidierte Randteil 5 weggeätzt ist. Nach dem Oxidieren des freiliegenden Teiles der SiIiciumschicht 1, wobei auch der Rand der Siliciumschicht 3 wieder leicht oxidiert ist (siehe Fig. 3*0» wird der freiliegende Teil der Siliciurnnitridschicht 2 selektiv weggeätzt (siehe Fig. 35)· Dann wird vorzugsweise in einem einzigen Plasmaätzschritt die Siliciumschicht 3 völlig weggeätzt und zu gleicher Zeit die Nut 8 gebildet (Fig. 36). Nach einer leichten Oxidation der Wände der Nut 8 wird durch selektives Wegätzen der Siliciumnitridschicht 2 der darunterliegende Teil der SiLiciumschicht 1 freigelegt (Fig. 3?). Dieser Teil
BAD
PHN 10.211 y6
kann dann mit z.B. Arsen durch. Diffusion öder durch. Ionenimplantation dotiert werden, wobei die Oxidschicht 33 als Maske dient. Dabei wird in der Basiszone 32 zugleich die Emitterzone 35 erzeugt (Fig. 38). Schliesslich wird auf dem Teil 1B der Silicxumschicht 1 und über einen Teil des Oxids 33 eine Kontaktschicht ko, z.B. aus Aluminium, zur Kontaktierung der Emitterzone angebracht. Auch der Schichtteil 1A kann erwünschtenfalls über ein Fenster in der Oxidschicht mit einer Kontaktschicht versehen werden, während auch das Kollektorgebiet 30 an einer dazu geeigneten Stelle mit einem Anschluss versehen wird.
Bei Anwendung des Verfahrens nach der Erfindung zur Bildung schmaler Spalte in einer zu der Verdrahtung und den Zwischenverbindungen einer integrierten Schaltung gehörigen S.L ] iciuinachiclit, wie in den Beispielen nach den Figuren 16 bis 23, 2k bis 31 und 33 bis 38, wird an verschiedenen Stellen ein p-dotierter Teil dieser Silicxumschicht in einen η-dotierten Teil übergehen müssen, ohne dass der Überganggleichrichtend sein darf. Dieser Fall wird sich z.B.
ergeben, wenn die Kollektorzone eines npn-Transistors über die genannte Siliiciumschicht mit der Basiszone eines anderen npn-Transistors verbunden ist. Eine sehr geeignete Weise, auf die bewirkt wird, dass bei der in der vorliegenden Anmeldung beschriebenen Technik in derartigen Fällen die p- und η-leitenden Siliciumsehichtteile sich nichtgleich— richtend aneinander anschliessen, wird an Hand der Fig. 39 bis 45 angegeben. Beispielsweise wird hier von dem im Beispiel nach Fig. 33 bis 38 beschriebenen Verfahren ausgegangen (das eine Abwandlung des Beispieles nach Fig. 2k bis 31 ab Fig. 26 ist).
An der Stelle, an der in der Silicxumschicht ein Übergang zwischen p- und n-Silicium gebildet werden wird, wird, bevor die Seliir.Iiton I, L?, '} und '* aus bzw. Silicium, Si I Lc iuiiiri L t.r i ti, ai.li.cium und Siliciumnitrid erzeugt werden, ein kleines Gebiet, das aus einer Metailsxlicidschxcht 50 aus z.U. PtSi besteht, die vorzugsweise mit einer Isolierschicht 51 aus z.B. Siliciumnitrid oder Siliciumoxid überzogen ist, angebracht (siege Fig. 39)· Diese Stufe entspricht
BAD OR/GJNAL
ί « «Ο
PHN 10.:2 11 V?" **ίϊΟ-9
.. 34 ·
der nach Fig. 2k. Nachdem entsprechend Fig. 25 ein Teil der Siliciuraschicht 3 entfernt und ein Randteil 5 oxidiert worden ist, entsteht die Struktur nach Fig. ko. Nach Entfernung der freigelegten Teile der Siliciumnitridschicht und Wegätzen des Oxidgebietes 5 wird die Struktur nach
Fig. h"\ erhalten, die der Stufe nach Fig. 33 entspricht. Zu diesem Zeitpunkt wird durch Implantation von Borionen der freiliegende Teil der Siliciumschicht 1 stark p-dotiert. Anschliessend wird dieser freiliegende Teil der Schicht 1 (und auch der Rand der Schicht 3) durch thermische Oxidation mit einer Oxidschicht 33 überzogen, wonach das freiliegende Nitrid 2 selektiv entfernt wird; siehe Fig. k2, die der Stufe nach Fig. Jk entspricht.
Nach Entfernung der Nitridschicht k wird die Schicht 1 z.B. durch Plasmaätzen bis auf die Schicht 51 durchgeätzt, wobei die Nut oder der Spalt 8 gebildet wird; siehe Fig. ^3» die der Stufe nach Fig. 36 entspricht. Dabei wird auch die Siliciumschicht 3 völlig weggeätzt.
Nach Entfernung der verbleibenden Teile der Sili — ciumhitridschicht 2 wird der so freigelegte Teil der Siliciumschicht 1 durch z.B. eine Phosphorionenimplantation stark η-leitend gemacht, wobei die Oxidschicht 33 gegen diese Implantation maskiert. So entsteht die Struktur nach Fig. kk. Dann erfolgt eine leichte Oxidation der η-leitenden Schicht 1 (Oxidschicht 52), wonach erwünschtenfalls ohne Bedenken eine zweite Metallisierungsschicht 53 ange bracht werden kann, die völlig gegen die Schicht 1 isoliert ist, während zwischen den p— und n—leitenden Teilen der Schicht 1 über das Metallsilicid 50 ein guter ohmscher Übergang gebildet ist. Die endgültig erhaltene Struktur zeigt Fig. k$, die der Stufe nach Fig. 38 entspricht (wobei in Fig. 38 naturgemäss das Oxid 52 von dem Schichtteil IB weggeätzt ist, um Kontakt mit der Metallschicht ko herzustellen). Die Isolierschicht 51 kann, wenn das Metallsilicid 50 gegen den Ätz-Vorgang, mit dessen Hilfe die Nut 8 angebracht wird, beständig ist und wenn Kontakt zwischen den Schichten 1 und 53 unbedenklich ist (oder wenn die Schicht 53 fehlt), weggelassen werden.
λ,^·;Γ 3 BAD ORIGINAL
PHN 10.211 Λ&" 20-9-1982
Obschon sich die bisher behandelten Ausführungs» beispiele alle auf die Herstellung bipolarer Halbleiteranordnungen bezogen, beschränkt sich die Erfindung keineswegs darauf. So können durch Anwendung des erfindungsgemässen Verfahrens auch durchaus Feldeffektanordnungen, wie beispielsweise Feldeffekttransistoren mit zwei oder mehreren isolierten Steuerelektroden, Ladungs gekoppelte (CCD)-Anordnungen, Ubergangsfeldtransistoren (JFET) und dergleichen hergestellt werden, d.h. in allen Fällen, bei denen in einem Substrat beziehungsweise in einer Schicht eine oder mehrere sehr schmale Nuten oder Spalte angebracht werden müssen.
Als Beispiel wird an Hand der Fig. 46-51 die Herstellung einer Feldeffektanordnung mit einer Anzahl in sehr geringem Abstand voneinander liegender isolierter Steuer-IS elektroden beschrieben werden. In diesem Beispiel wird auf einem Trägerkörper 60 aus η-leitenden Silicium eine thermische Oxidschicht 61, das Gate-Oxid angewachsen. Darauf wird eine etwa 500 nm dicke polykristalline Siliciumschicht 1 angebracht, die, beispielsweise durch Diffusion stark η-leitend gemacht wird. Auf der Schicht 1 wird eine oxidationsverhindernde Schicht 2 aus beispielsweise Siliciumnitrid und darauf eine etwa 50 nm dicke polykristalline Siliciumschicht 3 angebracht, die mit einer weiteren oxidations— verhindernden Schicht, hier wieder eine Siliciumnitridschicht, 4 bedeckt wird.
Dann wird an Stellen, wo, wie in diesem Beispiel, Zuführungs- und Abführungszonen gebildet werden müssen, die Schicht 4 weggeätzt, wonach die auf diese Weise freigelegten Teile der Siliciumschicht 3 über die ganze Dicke oxi— diert werden und die Oxidschichtteile 62 bilden. Damit ist die Struktur entstanden, die in Fig. 46 auf schematische Weise im Schnitt dargestellt ist.
Nun werden (siehe Fig. 47) die Schichten 4 und 3 örtlich weggeätzt, so dass Streifen aus diesen Schichten (in Fig. h" im Schnitt dargestellt) zurückbleiben. Durch thermische Oxidation werden daraufhin Randteile 5 dieser Streifen im Oxid umgewandelt, siehe Fig. 48.
Danach werden die unbedeckten Teile der Nitrid-
BAD ORIG/NAL
10.211 1»- *··*'..· .:..:.. *2£?-690ΐ982
schicht 2 und zugleich die Nitridschicht h weggeätzt, siehe Fig. 49. Dann werden durch Ätzen die oxidierten Randteile sowie die Oxidschichten 62 entfernt, wonach durch thermische Oxidation die restlichen Teile der Siliciumschicht 3 völlig in Oxid (6) umgewandelt werden, während auf den freiliegenden Teile der dickeren Siliciumschicht 1 Oxidschichten 7 gebildet werden. Auf diese Weise entsteht die Struktur aus Fig. 50.
Nun werden durch Ätzen die freiliegenden Teile der Nitridschicht 2 entfernt, wonach die auf diese Weise freigelegten Teile der Siliciumschicht 1 über die ganze Dicke dieser Schicht bis auf die Oxidschicht 61 weggeätzt werden, beispielsweise durch Plasmaätzen. Auf diese Weise entsteht eine Steuerelektrodenstruktur, die aus Siliciumstreifen 1A bis einschliesslich. 1G besteht, die in sehr geringem Abstand voneinander (<1 nm) liegen können, welcher Abstand durch die oxidierten Randteile 5 festgelegt wird, ebenso wie in den vorhergehenden Beispielen. Die Steuerelektroden sind teilweise durch eine Oxidschicht 1J, und teilweise durch eine Nitridschicht 2 mit einer diese Schicht bedeckenden Oxidschicht 6 bedeckt und können ausserhalb der Zeichenebene durch Öffnungen in der Schicht 7 beziehungsweise in den Schichten 2 und 6 kontaktiert werden.
Eine derartige Steuerelektrodenstruktur kann in einem MOSS-Transistor mit mehreren Steuerelektroden oder in einer ladungsgekoppelten Anordnung verwendet werden. Zum Bilden von (ausserhalb der Zeichenebene kontaktierten) Zu— führungs- und Abführungszoiien 63 können beispielsweise Borionen über die Oxidschicht 61 in den Siliciumkörper 60 im— plantiert werden, unter Verwendung beispielsweise einer Photolackmaske 6k, die nicht genau ausgerichtet zu sein braucht und in Fig. 5I gestrichelt dargestellt ist. Das etwaige Anbringen von Zuführungs- und Abführungszonen ist selbstverständlich für das Verfahren, entsprechend dem die Steuerelektrodenstruktur gebildet wird, nicht von Bedeutung.
Eine ladungsgekoppelte Anordnung, wie diese in Fig. 51 dargestellt ist, bietet den grossen Vorteil, dass, da der Abstand zwischen den Steuerelektroden äusserst gering
BAD ORIGINAL
PHN 10.211 2<T
ist, keine überlappenden Steuerelektroden auf zwei Pegeln verwendet zu werden brauchen, was u.a. die Streukapazitäten verringert. Selbstverständlich, ist die Zeichnung nur schematisch und werden im allgemeinen bei einer CCD viel mehr Steuerelektroden vorhanden sein.
Ein Substrat, das nach der Erfindung mit Spalten oder Nuten versehen ist, kann für mehrere Zwecke verwendet werden. Wenn das Substrat als Maskierungsschicht verwendet wird, können die darin vorgesehenen Spalte oder Nuten für Dotierungszwecke benutzt werden, z.B. zum Anbringen sehr geringer Kanalunterbrechungszonen bzw. "Channelstoppers". So kann in dem Stadium nach Fig. 6 nachdem die Nuten 8 vorgesehen sind ein Borionenimplantierung nahezu senkrecht zu der Oberfläche durchgeführt werden zur Bildung geringer ρ -kanalunterbrechender Zonen 17 in dem Boden der Nuten (in Fig. 6-9 gestrichelt angegeben). Das Substrat kann auch eine Maskierungsschicht z.B. aus Silicium, sein, die nach der Dotierung entfernt wird.
Das Verfahren beschränkt sich nicht auf die Bil— dung von Nuten in Halbleitermaterialien, wie oben bereits bemerkt wurde. Zur Illustrierung werden in den Fig. 52 bis 54 drei Stufen in der Herstellung eines Kondensators gezeigt. Dazu wird (siehe Fig. 52) von einem Substratgebiet 1 aus Aluminiumfolie ausgegangen, auf dem eine Oxidation verhindernde Schicht 2 aus Siliciumoxid, eine oxidierbare Schicht 3 aus Aluminium und eine zweite Oxidation verhindernde Schicht k aus Siliciumoxid angebracht sind. Nach dem an Hand der Fig. 10 bis 15 beschriebenen Verfahren wird daraus die Struktur nach Fig. 53 erhalten, die der Struktur nach Fig. -T 5 entspricht und bei der die Schicht 7 aus Aluminiumoxid besteht. Nach selektivem Wegätzen der Schicht 7» z.B. mit einer Lösung von Natriurndichromat und HCl in Wasser, wird das Substrat 1, einsch1iesslich der Nut 8, durch eine leichte Oxidation mit einer dünnen Aluminiumoxidschicht 70 überzogen und wird über das Ganze eine Metallschicht 71» die z.B. ebenfalls aus Aluminium besteht, angebracht (Fig. 5^). Zwischen den Anschlussklommen 72 und 73 ist dann ein Kondensator mit Dielektrikum 70 erhalten. Die Nut 8 kann einen
BAD ORIGINAL
PHN 10.211 SK ** 20-"9-Ί982
mäanderförmigen Verlauf aufweisen. Auch, können mehrere Nuten angebracht werden. Die gesamte wirksame Oberfläche des Kondensators wird durch das Vorhandensein der Nuten stark vergrössert, so dass auf derselben Substratoberfläche eine viel grössere Kapazität als beim Fehlen der Nuten erhalten werden kann.
Als selektives Ätzmittel für Siliciumoxid kann eine gepufferte HF-Lösung, als selekt ives Ätzmittel für Aluminiumoxid eine Lösung von Phosphorsäure und Chromtrioxid in Wasser und als selektives Atzmittel für Aluminium eine Lösung von Natriumdichromat, HCl und eine Spur von Kupferchlorid in Wasser verwendet werden.
Das Verfahren nach der Erfindung ist nicht auf die gegebenenen Ausfuhrungsbeispiele beschränkt. So kann z.B.
die oxidierbare Schicht aus anderen Materialien als Silicium oder Aluminium, wie z.B. Zirkon oder Hafnium, bestehen. Im allgemeinen können als oxidierbare Schichten Materialien mit in bezug auf diese Materialien selektiv ätzbaren Oxiden verwendet werden. Auch können als Oxidation verhindernde Schichten statt Siliciumnitrid andere Materialien verwendet werden, je nach dem Material des Substratgebietes und der oxidierbaren Schicht. Bei Anwendung zweier Oxidation verhindernder Schichten brauchen diese auch nicht aus demselben Material zu bestehen, solange nur das Kriterium der selektiven Ätzbarkeit erfüllt wird. Unter Umständen kann eine oxidationsverhindernde Schicht eine zusammengestellte Schicht sein und beispielweise aus zwei oder mehr aufeinander angebiEchten Schichten aus unterschiedlichen Materialien, wie Siliciumnitrid und Siliciumoxid bestehen. So kann es manchmal, insbesondere wenn die polycristalline Siliciumschicht 3 äusserst dünn ist (beispielsweise 50 nm oder weniger) vorteilhaft sein, zwischen den Schichten 3 JTid 4 (siehe Fig. l) eine sehr dünne Siliciumoxidschicht anzubringen, die u.a. beim Wegätzen (beispielsweise durch Plasmaätzen) der Schicht k als Atzstop wirksam sein kann.
: \\ϊ--·~- ■ Si-X
Leerseite

Claims (1)

  1. PATENTANSPRUCH FC:
    Verfahren zum Anbringen mindestens einer schmalen Nut in einem Substratgebiet ,!-«wobei die Breite der Nut auf selbstregistrierende Weise bestimmt wird, dadurch gekennzeichnet, dass auf einer Oberfläche des Substratgebietes mindestens eine erste Oxidation verhindernde Schicht und darauf eine oxidierbare Schicht erzeugt wird, dass die oxidierbare Schicht über einem Teil der Oberfläche dew Sub.stratgebiotcH selektiv entfernt wird, wonach <> Ln Rund toi L liew verbleibenden Teiles der oxidierbaren Schicht; über seine ganze Dicke und der übrige Teil der oxidierbaren Schicht höchstens nur über einen Teil seiner Dicke selektiv oxidiert wird, und dass dann wenigstens der unbedeckte Teil der ersten Oxidation verhindernden Schicht selektiv entfernt, der freigelegte Teil des Substratgebietes über einen Teil seiner Dicke thermisch oxidiert und auf selbstregistrierende Weise praktisch nur an der Stelle des oxidierten Randteiles das Substratgebiet freigelegt und zur Bildung der Nut über wenigstens einen Teil seiner Dicke weggeätzt wird, wobei der- genannten verbleibende Teil der oxidierbaren Schicht, einschliesslich des oxidierten Randteiles, entfernt wird.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass nach der Erfindung des unbedeckten Teiles der ersten Oxidation verhindernden Schicht der oxidierte Teil der oxidierbaren Schicht völlig weggeätzt wird, wonach gleichzeitig mit der thermischen Oxidation des freigelegten Teiles des Substratgebietes der verbleibende Teil der oxidierbaren Schicht völlig oxidiert und durch Entfernung des unbedeckten Teiles der ersten Oxidation verhindernden Schicht der darunterliegende Teil des Substratgebietes freigelegt wird.
    3. Verfahren nach Anspruch 2, dadurch gekennzeichnet,
    dass während der Erzeugung des oxidierten Randteiles auch der verbJ eibende Teil der oxidierbaren Schicht über einen. Teil seiner Dicke oxidiert wird.
    BAD ORIGINAL
    PHN 10.211 __ C*. 2(3-9-*1^82
    4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass auf der oxidierbaren Schicht eine zweite Oxidation verhindernde Schicht angebracht wird, die während der Oxidalion dos genannten Randteiles den verbleibenden Teil der oxidierbaren Schicht vor Oxidation schützt.
    5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass nach der genannten thermischen Oxidation des freigelegten Teiles des Substratgebietes die zweite Oxidation verhindende Schicht und die darunterliegende oxidierbare Schicht entfernt werden, und dass dann der so freigelegte Teil der ersten Oxidation verhindernden Schicht entfernt wird und danach der oxidierte Randteil und die thermische Oxidschicht auf dcMn Substratgebiet weggeätzt werden, wonach das Substratgebie. t aufs neue thermisch oxidiert wird und durch Entfernung des unbedeckten Teiles der ersten Oxidation verhindernden Schicht, dur darunterliegende Teil des Substratgebietes frei — ge 1 eg I" w i I'd .
    (). Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass nach der Entfernung des unbedeckten Teiles der ersten Oxidation verhindernden Schicht der oxidierte Randteil weggeätzt wird, und dass nach der thermischen Oxidation des Subs tratgebietes die zweite( Oxidation verhindernde Schicht entfernt: wird, wonach beim Atzen der Nut in den freigelegten Teil dt: .s Sub.-itratgeb ietes zugleich die oxidierbare Schicht weggeä t ζ t wird .
    7- Vnrl'aliren nach Anspruch 4, dadurch gekennzeichnet, tliish nach der Krzoiigung des oxidierten Randteiles die zweite Uxidat Lon verhindernde Schicht völ 1 ig und die erste Oxida-I ion verhindernde Schicht nur über einen Teil ihrer Dicke
    3U weggeätzt wird, dn.--s dann die oxidierbare Schicht selektiv weggeätzt wird, dass anschliessend die nicht unter dem oxidierten Randteil liegenden Teile der ersten Oxidation verhindernden Schicht, entfernt werden, wonach der oxidierte Randteil woggeätζt und danach der freigelegte Teil des Subs t r:> tgdb i e te:-, oxidiert wird, und dass dann der verbleibende Γ ο i. 1 der ο rs ton Oxidation verhindernden Schicht selektiv wegge.'i 1 /. ι w i rd .
    .S. Verfahren nach einem der vorhergehenden Ansprüche,
    BAD ORrGINAL
    245064
    PHN 10.211 3· * *'-0-y-iyÖ2
    dadurch gekennzeichnet, dass das Substratgebiet aus Halbleitermaterial besteht.
    9» Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Ätzen der Nut eine thermische Oxidation durchgeführt wird, wodurch die Nut mit einer Oxidschicht überzogen wird.
    10. Verfahren nach Anspruch 9, dadurch.- ijokeimzeiclmol:, dass durch die thermische Oxidation die Nut völlig mit Oxid ausgefüllt wird.
    11· Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass das Substratgebiet ein an die Oberfläche grenzendes schichtförmiges erstes Gebiet von einem ersten Leitungstyp enthalt, das mit einem darunterliegenden zweiten Gebiet, vom zweiten entgegengesetzten Lei — tungstyp einen pn—Übergang bildet, und dass sich die Nut durch die ganze Dicke des schichtförmigen Gebietes hindurch erstreckt.
    12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass das zweite Gebiet durch eine auf einem dritten HaIbleitergobiet vom ersten Leitungstyp liegende vergrabene Schicht gebildet wird, und dass sich die Nut durch die ganze Dicke der vergrabenen Schichit hindurch bis in das dritte Gebiet erstreckt.
    13· Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Subs tx^atgobie L durch eine auf einem Trägerkörper angebrachte Si.liciumscliicht gebildet; wird, und dass die Nut eine sich durch die ganze Dicke dieser Siliciumschicht hindurch erstreckende spnltförmige Öffnung bildet.
    2Q 14, Verfahren nach Anspruch 13» dadurch gekennzeichnet, dass der Trägerkörper ein wenigstens teilweise mit einer Isolierschicht überzogener Ha Lblei terkö -rper ist. und dass die durch den Spalt bzw. die Spalte getrennten 'DeLIo dor SiLL-ciumschicht mindestens zwei auf der isolierenden Schicht
    3g liegende Steuerelektroden einer Feldeffek tanordnung bilden. 15- Verfahren nach Anspruch 1't , dadurch gekennzeichnet, dass die Steuerelektroden zu einer l.adungsgekoppe L ton Anordnung (CCD) gehören.
    PlIN 10. .'-!1 1
    ι .· .:..;.. 20-9—ΐ9β 2
    16. Vorfahren nach Anspruch 13» dadurch gekennzeichnet, dass an der Stelle wo in der als Substratgebiet dienenden Sxliciumschicht ein Übergang· zwischen n- und p—leitenden Schichtteilen gebildet wird, bevor diese Siliciumschicht angebracht wird, eine Metallsilxcidinsel auf der Isolierschicht, angebracht wird, wobei über dieser Insel die genannte Nu t. a η geh ra c 111. w i r d .
    17· Verfahren nach Ansprucli 16, dadurch gekennzeichnet, dass auf der Meta 1Jsilicidxnsel eine Isolierschicht angebracht wird, die gegen die Ätzung der Nut beständig ist.
    18. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als oxidierbare Schicht eine SiI LCiuiiischich t verwendet wird.
    19· Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die vorhandenen Oxidation verhindernden Schichten Siliciumnitrid enthalten.
    20. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Substratgebiet mit den darin vorgesehenen Spalten als Maskierung bei einem Dotierungsvorfahren dient, wobei durch die Spalte in einem unter dem Substratgebiet liegenden Halbleitergebiet ein Dotierungss ti) ff angebracht wird.
    21. Anordnung mit einem Substratgebiet mit einer schmalen N'u t oder Spalt, die durch Anwendung des Verfahrens nach Ptncrn dor vorhergehenden Ansprüche hergestellt ist.
    BAD ORIGINAL
DE19823245064 1981-12-10 1982-12-06 Verfahren zum anbringen einer schmalen nut oder eines spaltes in einem substratgebiet, insbesondere einem halbleitersubstratgebiet Granted DE3245064A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL8105559A NL8105559A (nl) 1981-12-10 1981-12-10 Werkwijze voor het aanbrengen van een smalle groef in een substraatgebied, in het bijzonder een halfgeleidersubstraatgebied.

Publications (2)

Publication Number Publication Date
DE3245064A1 true DE3245064A1 (de) 1983-06-16
DE3245064C2 DE3245064C2 (de) 1992-05-14

Family

ID=19838515

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823245064 Granted DE3245064A1 (de) 1981-12-10 1982-12-06 Verfahren zum anbringen einer schmalen nut oder eines spaltes in einem substratgebiet, insbesondere einem halbleitersubstratgebiet

Country Status (10)

Country Link
US (1) US4449287A (de)
JP (1) JPS58107637A (de)
CA (1) CA1203323A (de)
CH (1) CH661150A5 (de)
DE (1) DE3245064A1 (de)
FR (1) FR2518316B1 (de)
GB (1) GB2111304B (de)
IE (1) IE54307B1 (de)
IT (1) IT1191118B (de)
NL (1) NL8105559A (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59119848A (ja) * 1982-12-27 1984-07-11 Fujitsu Ltd 半導体装置の製造方法
NL8302541A (nl) * 1983-07-15 1985-02-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, en halfgeleiderinrichting vervaardigd volgens de werkwijze.
DE3329074A1 (de) * 1983-08-11 1985-02-28 Siemens AG, 1000 Berlin und 8000 München Verhinderung der oxidationsmitteldiffusion bei der herstellung von halbleiterschichtanordnungen
NL8303179A (nl) * 1983-09-15 1985-04-01 Philips Nv Halfgeleiderinrichting.
NL8400224A (nl) * 1984-01-25 1985-08-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting vervaardigd door toepassing daarvan.
JPS618945A (ja) * 1984-06-25 1986-01-16 Nec Corp 半導体集積回路装置
NL8402223A (nl) * 1984-07-13 1986-02-03 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting, vervaardigd door toepassing daarvan.
US4583282A (en) * 1984-09-14 1986-04-22 Motorola, Inc. Process for self-aligned buried layer, field guard, and isolation
US4574469A (en) * 1984-09-14 1986-03-11 Motorola, Inc. Process for self-aligned buried layer, channel-stop, and isolation
NL8402859A (nl) * 1984-09-18 1986-04-16 Philips Nv Werkwijze voor het vervaardigen van submicrongroeven in bijvoorbeeld halfgeleidermateriaal en met deze werkwijze verkregen inrichtingen.
FR2573919B1 (fr) * 1984-11-06 1987-07-17 Thomson Csf Procede de fabrication de grilles pour circuit integre
NL8500771A (nl) * 1985-03-18 1986-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een op een laag siliciumoxide aanwezige dubbellaag - bestaande uit poly-si en een silicide - in een plasma wordt geetst.
US4650544A (en) * 1985-04-19 1987-03-17 Advanced Micro Devices, Inc. Shallow groove capacitor fabrication method
NL8501338A (nl) * 1985-05-10 1986-12-01 Philips Nv Ladingsgekoppelde halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
US4648937A (en) * 1985-10-30 1987-03-10 International Business Machines Corporation Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer
IT1213457B (it) * 1986-07-23 1989-12-20 Catania A Procedimento per la fabbricazione di dispositivi integrati, in particolare dispositivi cmos adoppia sacca.
US4735681A (en) * 1986-08-15 1988-04-05 Motorola Inc. Fabrication method for sub-micron trench
EP0407077A3 (en) * 1989-07-03 1992-12-30 American Telephone And Telegraph Company Trench etching in an integrated-circuit semiconductor device
JP2741964B2 (ja) * 1991-04-15 1998-04-22 シャープ株式会社 半導体装置の製造方法
US5314836A (en) * 1992-09-15 1994-05-24 Eastman Kodak Company Method of making a single electrode level CCD
KR960014456B1 (ko) * 1994-01-19 1996-10-15 현대전자산업 주식회사 트렌치형 소자분리구조를 갖는 반도체 장치 및 그 제조방법
US5696020A (en) * 1994-11-23 1997-12-09 Electronics And Telecommunications Research Institute Method for fabricating semiconductor device isolation region using a trench mask
KR0148602B1 (ko) * 1994-11-23 1998-12-01 양승택 반도체 장치의 소자 격리방법
JP2715972B2 (ja) * 1995-03-04 1998-02-18 日本電気株式会社 半導体装置の製造方法
JP3393286B2 (ja) * 1995-09-08 2003-04-07 ソニー株式会社 パターンの形成方法
US5858256A (en) * 1996-07-11 1999-01-12 The Board Of Trustees Of The Leland Stanford, Jr. University Method of forming small aperture
US6828082B2 (en) 2002-02-08 2004-12-07 Chartered Semiconductor Manufacturing Ltd. Method to pattern small features by using a re-flowable hard mask
US20040266155A1 (en) * 2003-06-30 2004-12-30 Chartered Semiconductor Manufacturing Ltd. Formation of small gates beyond lithographic limits
US7056757B2 (en) 2003-11-25 2006-06-06 Georgia Tech Research Corporation Methods of forming oxide masks with submicron openings and microstructures formed thereby

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2646308A1 (de) * 1975-10-15 1977-04-28 Philips Nv Verfahren zur herstellung elektronischer anordnungen
US4209349A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming a narrow dimensioned mask opening on a silicon body utilizing reactive ion etching
US4274909A (en) * 1980-03-17 1981-06-23 International Business Machines Corporation Method for forming ultra fine deep dielectric isolation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5373973A (en) * 1976-12-14 1978-06-30 Matsushita Electric Ind Co Ltd Manufacture for semiconductor device
JPS5472972A (en) * 1977-11-24 1979-06-11 Toshiba Corp Manufacture of semiconductor device
US4334348A (en) * 1980-07-21 1982-06-15 Data General Corporation Retro-etch process for forming gate electrodes of MOS integrated circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2646308A1 (de) * 1975-10-15 1977-04-28 Philips Nv Verfahren zur herstellung elektronischer anordnungen
US4209349A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming a narrow dimensioned mask opening on a silicon body utilizing reactive ion etching
US4274909A (en) * 1980-03-17 1981-06-23 International Business Machines Corporation Method for forming ultra fine deep dielectric isolation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Sakai, T. et.al.: A 3ns 1Kb RAM using Super Solf-Aligned Process Technology. In: Proceedings of the IEEE International Solid-State Circuits Conference, Feb. 1981, S. 216-217 *

Also Published As

Publication number Publication date
IT8224636A0 (it) 1982-12-06
GB2111304B (en) 1985-09-11
US4449287A (en) 1984-05-22
CA1203323A (en) 1986-04-15
IE822900L (en) 1983-06-10
NL8105559A (nl) 1983-07-01
FR2518316B1 (fr) 1985-10-31
JPH059939B2 (de) 1993-02-08
DE3245064C2 (de) 1992-05-14
FR2518316A1 (fr) 1983-06-17
IT8224636A1 (it) 1984-06-06
GB2111304A (en) 1983-06-29
JPS58107637A (ja) 1983-06-27
CH661150A5 (de) 1987-06-30
IE54307B1 (en) 1989-08-16
IT1191118B (it) 1988-02-24

Similar Documents

Publication Publication Date Title
DE3245064A1 (de) Verfahren zum anbringen einer schmalen nut oder eines spaltes in einem substratgebiet, insbesondere einem halbleitersubstratgebiet
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE2745857C2 (de)
EP0000327B1 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik
DE2916364C2 (de)
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2922018A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE19649686A1 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE2718779A1 (de) Mis-halbleiter-bauelement und verfahren zu dessen herstellung
DE2056220A1 (de) Verfahren zur Herstellung einer elektn sehen Anordnung, und Anordnung hergestellt nach dem Verfahren
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2824419C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2921010A1 (de) Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte
DE2922014A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2729973A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2926334C2 (de)
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE3223230A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE19521006C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2640981A1 (de) Verfahren zur herstellung von halbleiteranordnungen unter verwendung einer schutzschicht aus oxid
DE2541651C2 (de) Verfahren zur Herstellung einer Ladungsübertragungsanordnung
EP0000326A1 (de) Verfahren zum Herstellen sehr kleiner, mit Störstellen versehener Zonen in einem Halbleitersubstrat

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: KUNZE, K., DIPL.-ING. DR.-ING., PAT.-ASS., 2000 HA

D2 Grant after examination
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8339 Ceased/non-payment of the annual fee