DE2921010A1 - Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte - Google Patents

Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte

Info

Publication number
DE2921010A1
DE2921010A1 DE19792921010 DE2921010A DE2921010A1 DE 2921010 A1 DE2921010 A1 DE 2921010A1 DE 19792921010 DE19792921010 DE 19792921010 DE 2921010 A DE2921010 A DE 2921010A DE 2921010 A1 DE2921010 A1 DE 2921010A1
Authority
DE
Germany
Prior art keywords
layer
polysilicon
substrate
source
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19792921010
Other languages
English (en)
Inventor
Jun Gordon C Godejahn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing North American Inc
Original Assignee
Rockwell International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockwell International Corp filed Critical Rockwell International Corp
Publication of DE2921010A1 publication Critical patent/DE2921010A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

23. Mai 1979
79-T-355O
ROCKWELL INTERNATIONAL CORPORATION, El Segundo,
Kalifornien 90245, V.St.A.
Verfahren zur Herstellung von sowie Strukturen für VLSI-Schaltungen mit hoher Dichte
Die Erfindung bezieht sich auf Verfahren sowie Strukturen für VLSI-Schaltungen mit hoher Dichte. Insbesondere bezieht sich ä i Erfindung auf die Herstellung von FET-Vorrichtungen sowie Leitungsverbindungen zur Verbindung solcher FET-Vorrichtungen, um auf diese Weise VLSI-Schaltungen mit erhöhter Dichte und Zuverlässigkeit zu erzielen.
Die Halbleiter-Technik ist bestrebt, die Größe sowie den
Leistungsverbrauch einzelner Vorrichtungen in integrierten Schaltungen zu vermindern, um so die logische Leistung dieser Schaltungen pro Einheitsfläche zu erhöhen. Über die Jahre wurden verschiedene Maßnahmen vorgesehen, um die Grösse der Vorrichtungen zu vermindern "und um die Toleranzen zu reduzieren, mit der diese Vorrichtungen hergestellt werden .
Diese Bemühungen umfaßten u.a. die Feinlinien-Lithographie, eine verbesserte Maskenherstellung sowie Ausrichtungsvorrichtungen und ferner auch verbesserte Toleranzen bei der
9 0-9848/087 3
Maskenausrichtung sowie selbstausrichtende Gates. Diese Verfahren verminderten die zur Herstellung der bei integrierten Schaltungen verwendeten FET-Vorrichtungen erforderliche Fläche. Wegen der Ausrichttoleranzen mußten jedoch FET-Vorrichtungen mit größeren Geometrien ausgelegt werden als dies dann erforderlich gewesen wäre, wenn eine perfekte Maskenausrichtung zu erreichen wäre. Es besteht infolgedessen ein Bedürfnis nach einem verbesserten Herstellungsverfahren zur Erzeugung von VLSI-Schaltungen, einschließlich FET-Vorrichtungen und Leitungsverbindungen, welches eine verminderte Empfindlichkeit gegenüber der Maskenausrichtung besitzt und dadurch eine erhöhte Dichte und Zuverlässigkeit solcher Vorrichtungen und Schaltungen ermöglicht.
Zusammenfassung der Erfindung. Die Erfindung sieht ein Verfahren zur Herstellung von VLSI(very large scale integrated = in einem großen Maßstab integrierte)-Schaltungen vor, und zwar unter Verwendung von selbstausrichtenden Gates und Kontakten für FET-Vorrichtungen, und zwar für sowohl diffundierte Verbindungsleitungen im Substrat als auch für Polysiliciumverbindungsleitungen, angeordnet auf einem isolierenden Feldoxidgebilde auf dem Substrat. Die Maskenausrxchttoleranzen werden erhöht und nichtkritisch gemacht. Die Verwendung von Materialien in aufeinanderfolgenden Lagen mit unterschiedlichen Ätzcharakteristiken gestattet die selektive Oxydation von gewünschten Teilen von allein der Struktur, ohne die Notwendigkeit der Maskierung und Entfernung des ausgewählten oder selektierten Materials von den gewünschten Stellen durch Chargenentfernungsverfahren, und zwar wiederum ohne Verwendung von Masken. Es ergeben sich dabei VLSI-Schaltungen mit erhöhter Dichte und Zuverlässigkeit. Gemäß einem Ausführungsbeispiel der Erfindung wird ein Substrat derart verarbeitet, daß es isolierende Feldzonen (Isolierfeldzonen) aus Siliciumdioxid aufweist, welche vorbestimmte Gebiete des Substrats umgeben, auf denen aktive Vorrichtungen und diffundierte Verbindungsleatungen ausgebildet werden sollen. Ein Gate-Isolator
909848/0873
und eine Gateelektrode kann unter Verwendung üblicher Verfahren hergestellt werden, und zwar in einer Erstreckung mittig über ein vorbestimmtes Gebiet hinweg, auf dem eine aktive Vorrichtung ausgebildet werden soll.
Eine dotierte polykristalline Siliciumlage wird auf einen derartigen Wafer (Halbleiterscheibe) aufgebracht und sodann wird auf der Oberseite der Polysiliciumlage eine Siliciumnitridlage aufgebracht. Unter Verwendung üblicher Verfahren (beispielsweise des fotolithographxschen Maskierens und Ätzens) wird die Siliciumnitridlage selektiv vom Wafer entfernt, und zwar mit Ausnahme an den Zonen, wo die Source und Drains angeordnet werden sollen, und an der Oberseite der Zone, wo die Gateelektrode liegt. Da diese Zonen gleichzeitig durch den gleichen Maskierschritt ausgebildet werden, betrifft das einzige Ausrichtproblem die Ausrichtung der Zone über der Gateelektrode. Da jedoch die Zone über der Gateelektrode nur hinreichend groß sein muß, um Kontakt mit der Gateelektrode zu machen, so ist die Ausrichtungstoleranz nicht besonders kritisch.
Der Substratwafer, der nunmehr über den Source-, Gate- und Drain-Zonen der herzustellenden FET-Vorrichtung Nitridknöpfe aufweist, wird sodann einem Oxydationsprozess unterworfen, der die Polysiliciumlage in eine Siliciumdioxidlage überall umwandelt, mit der Ausnahme unterhalb der Siliciumnitridknöpfe. Die Siliciumnitridknöpfe (buttons) schützen die entsprechenden darunter liegenden Teile aus Polysilicium und verhindern deren Oxydation.Auf diese Weise werden die Source-, Gate- und Drain-Zonen durch zweilagige Knöpfe überdeckt, die eine untere Polysiliciumlage und eine obere Siliciumnitridlage besitzen. Der Rest der Waferoberflache ist mit einer Siliciumdioxidlage abgedeckt. Ferner treibt der Oxydationsprozess die Dotier-Ionen, die in den verbleibenden PoIysiliciumlagenteilen über den Source- und Drain-Zonen vorhanden sind, in die Oberfläche des bloßen Siliciums, mit dem sie in Kontakt stehen. Auf diese Weise bildet der Oxydations-
909848/0873
prozess gleichzeitig die dotierten Source- und Drain-Zonen, und es werden auch zusätzliche isolierende Siliciumdioxidzonen, die als Überkreuzungen (cross-overs) bezeichnet werden und die Source und Gate trennen, und die Gate- und Drain-Kompaktzonen gebildet.
Die Siliciumnitridknöpfe können sodann selektiv durch konventionelle Chargenentfernungsmittel entfernt werden, auf welche Weise die leitenden Polysiliciumgebiete freigelegt werden, zu denen ein Kontakt hergestellt werden kann. Es ist wichtig darauf hinzuweisen, daß keine zusätzlichen Maskierschritte zur Entfernung der Nitridknöpfe erforderlich sind. Vielmehr ist der Chargenentfernungsprozess ein selektiver Ätzprozess, bei dem das Ätzmittel das Nitrid entfernt, aber nicht in wesentlicher Weise die nicht aus Nitrid (beispielsweise Siliciumdioxid) bestehenden Gebiete beeinflußt. Auf diese Weise können durch gleichzeitige Herstellung von Source-, Gate- und Drain-Kontakten und gleichzeitige Dotierung der Source- und Drain-Zonen in Verbindung mit der Bildung der Siliciumdioxidisolierzonen FET-Vorrichtungen hergestellt werden in kleineren Gebieten, als sie durch konventionelle Mittel hergestellt werden können. Die gleichzeitige Herstellung der Source-, Drain- und Gate-Kontakte vermeidet die Verwendung der Mehrfach-Lithographie-Maskierung mit den zusätzlich erforderlichen Schutzzonen, die durch den Aufbau oder die Addition der Ausrichttoleranzen erforderlich gemacht werden. Es ist die Verminderung oder Entfernung dieser Schutzzonen, die die kleinere FET-Vorrichtungsflache möglich macht.
Gemäß einem weiteren Ausführungsbeispiel der Erfindung werden die oben zusammengefaßten Grundverfahren zur Herstellung von nicht nur Transistor- oder anderen aktiven Vorrichtungen verwendet, sonder ι auch zur Herstellung von Polysiliciumverbindungsleitungen auf dem Feldoxid und diffundierter Leit-ungsverbindungen im Substrat, und zwar mit selbstausrichtenden Kontakten dafür, so daß ganze Schaltungen hergestellt werden können. Die durch die erfindungsgemäßen Verfahren erreichte verminderte Größe hat eine hohe Packungsdichte der Komponen-
9 09848/0873
ten sowie der notwendigen Zwischenverbindungen bei dieser Schaltungsherstellung zur Folge. Derartige Konfigurationen mit hoher Dichte sind als VLSI-Schaltungen bekannt. Wenn eine größere Miniarturisierung erreicht wird, so führt natürlich die kritische Bedingung der Maskenausrichtung und somit die verminderte Toleranz gegenüber einer Maskenfehlausrichtung einschränkende Paktoren ein hinsichtlich der Fähigkeit, die gewünschte Dichte und somit VLSI-Schaltungserfordernisse zu erreichen. Die erfindungsgemäßen Verfahren sowie die erfindungsgemäßen Produkte liefern einen Beitrag zur Realisierung von VLSI-Schaltungen, und zwar durch Erhöhung der Maskentoleranz und durch die Verwendung von selbstausrichtenden Gates und Kontakten und ferner durch die Verwendung von selektiven Ätz- oder Materialentfernungs-Verfahren, welche die Eliminierung bestimmter Masken gestatten.
Gemäß weiteren Ausführungsbeispielen der Erfindung werden sowohl die Gateoxidlage als auch eine Siliciumnitridlage auf der Oberfläche eines Siliciumsubstrats in Gebieten ausgebildet, in denen aktive Vorrichtungen wie beispielsweise FET's sowie diffundierte Verbindungsleitungen ausgebildet werden sollen, und zwar umgeben von Feldoxid. Eine auf der Nitridlage ausgebildete Polysiliciumlage wird abgegrenzt (deliniiert), um den Polysiliciumleiter eines Gates, d.h. die Gateelektrode, vorzusehen; die Lage kann sodann auf ihrer freiliegenden Oberfläche oxydiert werden, und zwar unter Verwendung des Maskiereffekts der Nitridlage. Dies gewährt eine minimale Oxidlagendicke auf der Gatepolysiliciumlage und trägt wiederum zur Verminderung der Vorrichtungsgröße bei. Die Siliciumnitridkissen oder -knöpfe können ausgebildet werden über den Source- und Drain-Zonen, den Polysiliciumkontaktgebieten und diffundierten Verbindungsleitungsgebieten, um so die thermische Oxydation der Oberfläche solcher Zonen und Verbindungsleitungen für Isolationszwecke zu gestatten. Daraufhin wird eine materialselektive Ätzung verwendet, um die Nitridkissen zu entfernen und um auf diese Weise eine selbstausrichtende Kontaktoberfläche für
90 9848/0873
Verbindungszwecke vorzusehen.
Die erfindungsgemäßen Verfahren gestatten den direkten Kontakt mit der Gateelektrode und auch mit einem schwimmenden (schwebenden = floating) Gate und entfernten Gatekontaktkonfigurationen. Diffundierte Verbindungsleitungen gestatten eine Verbindung auf erstem Niveau mit Source und Drain, und sie sind auch kompatibel mit einer direkten Gatekontaktkonfiguration. Umgekehrt kann auch ein entfernter Gatekontakt mit direkten Source- und Gate-Kontakten ermöglicht werden. Theoretisch können gleichseitige und direkte Source-, Gate- und Drain-Kontakte vorgesehen werden, obwohl die derzeitige Technologie die Miniaturisierung der Vorrichtungsgröße und Konfiguration begrenzt infolge der erforderlichen Abmessungen der Verbindungsleitungen in einer solchen gleichzeitigen direkten Kontaktvorrichtungskonfiguration.
Weitere Vorteile, Ziele und Einzelheiten der Erfindung ergeben sich insbesondere aus den Ansprüchen sowie aus der Beschreibung von Ausführungsbeispielen anhand der Zeichnung; in der Zeichnung zeigt:
Fig. 1 einen Teilquerschnitt eines Halbleitersubstratwafers ohne Verwendung der Erfindung;
Fig. 2 einen Teilquerschnitt des Wafers der Fig. 1 nach Abscheidung einer Polysiliciumlage;
Fig. 3 einen Teilquerschnitt des Wafers der Fig. 2,
wobei die Siliciumnitridknöpfe über oder oberhalb der Polysiliciumlage dargestellt sind;
Fig. 4 einen Teilquerschnitt des Wafers der Fig. 3, nachdem dieser einem Oxydationsprozess ausgesetzt wurde;
8/0873
Fig. 5 einen Teilquerschnitt des Wafers der Fig. 4, nachdem die Nitridknöpfe entfernt wurden und metallisierte Zwischenverbindungen zugefügt wurden;
Fig. 6 einen Teilquerschnitt eines Halbleitersubstratwafers vor der Herstellung der Vorrichtung und gemäß einem weiteren Ausführungsbeispiel der Erfindung ;
Fig. 7 eine Draufsicht auf eine zur Verarbeitung der Waferstruktur der Fig. 6 verwendete Maske;
Fig. 8 einen Querschnitt des Wafers der Fig. 6 längs der Linie 8-8 in Fig. 7, wobei die Struktur dargestellt ist, die sich durch eine Bearbeitung mit der Maske der Fig. 7 ergibt;
Fig. 9 einen Querschnitt entsprechend dem der Fig. 8,
wobei die Entwicklung eines Feldoxids dargestellt ist;
Fig. 10 einen Querschnitt wie in Fig. 9 nach Verarbeitung zur Entfernung dazwischen angeordneter Siliciumdioxid- und Siliciumnitrid-Streifen, die sich zwischen dem Feldoxid auf der Siliciumoberfläche erstrecken;
Fig. 11 einen weiteren Querschnitt wie in Fig. 10, wobei die Aufbringung von zusätzlichen Siliciumnitrid-Siliciumoxynitrid-Polysilicium- und Polysiliciumoxid-Lagen auf die Struktur der Fig. 10 dargestellt ist;
Fig. 12 eine Maske zur Abgrenzung oder Delinearisierung
von Polysiliciumteilen, wie beispielsweise im Gate, und für eine Verbindungsleitung auf einem Feldoxid, gegenüber der Polysiliciumlage der Fig. 11;
9 09848/0873
Fig. 13 einen Querschnitt längs der Linie 13-13 der
Fig. 12, wobei die Struktur dargestellt ist, die sich durch die fotolithographischen Verfahren unter Verwendung der Maske der Fig. an der Struktur der Fig. 11 ergibt;
Fig. 14 einen Querschnitt wie in Fig. 13, wobei die
Ergebnisse der thermischen Oxydation dargestellt sind, um ein Oxid auf der Polysiliciumlage des Gates und auf einer Polysiliciumleitung zu entwickeln, und wobei ferner der Maskiereffekt während des Dotierens der Source und Drain und der diffundierten Verbindung»leitung dargestellt ist;
Fig. 15 eine Draufsicht auf eine Maske zum Öffnen von
Kontakten zu Polysiliciumleitungen auf dem Feldoxid;
Fig. 16 einen Querschnitt längs der Linien 16-16 in
Fig. 15, wobei ein zu einer Polysiliciumleitung auf dem Feldoxid geöffneter Kontakt dargestellt ist;
Fig. 17 einen Querschnitt längs der Linie 17-17 in
Fig. 15, wobei die Ausbildung oder Konfiguration Lner FET-Vorrichtungsstruktur mit schwebendem Gate gezeigt ist;
Fig. 18 eine Draufsicht auf eine Maske zum fotolithographischen Verarbeiten der Struktur der Fig. 16 und 17;
Fig. 19,2Ound 21 Querschnitt längs der Linie 19-19, 20-20 und
21-21 in Fig. 18, wobei die sich ergebenden Strukturen dargestellt sind, und zwar nach der
909848/08 7-3
selektiven Entfernung der Nitrid- und Gateoxidlagen von Teilen, die nicht durch eine im fotolithographischen Verfahren verwendete darüber liegende Fotoresistlage geschützt sind, und wobei sich dadurch die Freilegung des Substrats in den Source- und Drain-Zonen (Fig. 19 und 20) und in der diffundierten Verbindungsleitungszone (Fig. 21) ergibt;
Fig. 22 eine Draufsicht einer Maske zur Erzeugung
von Öffnungen durch eine Silox (Isolier)-Lage, aufgebracht auf die Struktur der Fig. 19-21 zur Erzeugung erhöhter elektrischer Isolierung;
Fig. 23,24 und 25 die Maskierverarbeitung der Struktur der
Fig. 19 bzw. 20 bzw. 21, nachdem übergroß bemessene Fenster zur Substratoberfläche in den Source- und Drain- und diffundierten Verbindungsleitüngs-Gebieten oder Zonen und zum Kontakt der Polysiliciumleitung auf dem Feldoxid geöffnet wurden;
Fig. 26, 27 und 28 Querschnitte entsprechend jeweils denen der
Fig. 23-25, wobei die Anordnung von Metallverbindungsleitungen auf den freiliegenden Kontaktoberflächen der Struktur dargestellt ist;
Fig. 29 eine teilweise schematische Draufsicht der
Konfiguration eines gemäß der Erfindung ausgebildeten Transistors mit einem direkten Gatekontakt sowie einer mit den Source- und Drain-Zonen verbundenen diffundierten Verbindungsleitung;
909848/0873
Fig. 30 und 31 die Ausbildung eines direkten Gatekontakts;
Fig. 32 eine elektrische integrierte Schaltung,
die ein Teil einer VLSI-Schaltung sein kann ;
Fig. 33 das äquivalente elektrische Schaltbild
der Struktur der Fig. 32;
Fig. 34, 35, 36, 37 und 38 aufeinanderfolgende Schritte bei
der Herstellung von Source-, Drain- und entfernten Polysiliciumleitungsverbindungen und zur diffundierten Leitungsverbindung, wie dies gemäß einer weiteren Alternative der Erfindung hergestellt ist.
Beschreibung des bevorzugten Ausführungsbeispiels. Fig. 1 zeigt einen Teilquerschnitt des Halbleitersubstrats, nachdem dies einer vorausgegangenen Bearbeitung unterworfen wurde. Obwohl das Substrat 1 als aus einem einzigen Stück von N- oder P-Type-Silicium bestehend dargestellt ist, so kann doch auch ein zusammengesetzter Wafer, beispielsweise Silicium auf Saphir, in gleicher Weise beim erfindungsgemäßen Verfahren Verwendung finden. Durch die vorausgegangenen Verfahrensschritte wurden Siliciumdioxid-Feldlagen 2 und 3 thermisch auf eine Siliciumlage 1 aufgewachsen. Öffnungen 4 und 5 sind durch übliche Maskierverfahren vorgesehen. Ein Gebiet oder eine Fläche 6, wie dies in der Mitte der Fig. 1 dargestellt ist, wird schließlich als die Gatezone definiert und enthält den Kanal der herzustellenden FET-Vorrichtung. Eine Siliciumdioxid-Gateisolatorlage 7 und eine polykristalline Siliciumlage 8 (Polysilicium) sind auf der Gatezone 6 vorgesehen. Die Polysiliciumlage 8 kann entweder zuvor dotiert worden sein oder sie kann zu einer späteren Zeit dotiert werden, und zwar abhängig von den gextfünschten elektrischen Eigenschaften. Die Siliciumdioxidlage 7 wurde zuvor hergestellt, um so die Gateisolator-
909848/0873
zone des FET zu bilden, während die Polysiliciumlage 8 als die Gateelektrode des FET dient.
Eine polykristalline Silicium (Polysilicium)-Lage 9 wird sodann auf der Oberfläche des Substrats 1 abgeschieden. Fig. zeigt das Substrat 1 nach der Abscheidung der polykristallinen Siliciumlage 9. Die polykristalline Siliciumlage 9 kann beispielsweise mittels eines chemischen Dampfabscheidungsverfahrens abgeschieden werden und das verwendete polykristalline Silicium gehört zu einer dotierten Art, und zwar unter Verwendung von Dotiermitteln wie Arsen, Bor, Phosphor, usw.
Oben auf der Polysiliciumlage 9 ist eine Siliciumnitridlage 10 abgeschieden. Diese Siliciumnitridlage 10 wird schließlich abgegrenzt und die davon verbleibenden Teile werden verwendet, um die Oxydation der darunterliegenden Zonen der Polysiliciumlage 9 während der thermischen Oxydation der freiliegenden Gebiete davon zu verhindern.
Die Abgrenzung der Nitridlage 10 wird durch ein übliches Maskierverfahren ausgeführt. Eine Lage aus Fotoresist (Fotolack) wird auf der Siliciumnitridlage 10 aufgebracht. Diese Fotoresistlage wird sodann mit aktinischer Strahlung durch eine fotolithographische Maske belichtet. Die Gebiete des Fotoresist, die keine aktinische Strahlung empfangen, wegen der Abschirmung der Maske, werden in einer geeigneten Entwicklerlösung löslich gemacht, wohingegen die durch die aktinische Strahlung belichteten Gebiete nichtlöslich in der gleichen Entwicklerlösung gemacht werden. Auf diese Weise werden durch die Verarbeitung des Substrats in der geeigneten Entwicklerlösung ausgewählte Teile der
909848/0873
Fotoresistlage auf der Oberfläche der Nitridlage 10 übriggelassen. Die fotolithographische Maske ist derart an geordnet/ daß die Fotoresistlage über denjenigen Zonen des Wafers nicht löslich ist, wo sich die Source-, Gate- und Drain-Kontakte befinden sollen. Auf diese Weise werden nach der Verarbeitung des Substrats in den geeigneten Entwickler die Fotoresistzonen die Nitridlage in den Zonen schützen, wo die Source-, Gate- und Drain-Kontakte angeord net werden sollen.
Sodann wird der Wafer einem Nitridlagen-Entfernungsprozess (beispielsweise Ätzen) unterworfen, um selektiv die Nitrid lage 10 dort zu entfernen, wo sie nicht durch die verbleibende Fotoresistlage abgedeckt ist. Nach dem Nitridlagenentfernungsschritt wird die verbleibende Fotoresistlage durch konventionelle Mittel entfernt. Der Querschnitt des Siliciumsubstrats ergibt sich dann, wie dies in Fig.3 gezeigt ist. Teile der Siliciumnitridlage 10 sind übriggelassen in der Zone über dem Gategebiet 6 und auch in den Zonen über den darauffolgend als Source- und Drain-Zonen 11 und 12 der FET-Vorrichtung definierten Gebieten.
Das Substrat 1 wird sodann einem thermischen Oxdationsprozess ausgesetzt, der die freiliegende Polysiliciumlage 9 in Siliciumdioxid umwandelt. Es wird jedoch im wesentlichen die ganze unter den verbleibenden Teilen der Nitridlage 10 angeordnete Polysiliciumlage
9098A8/0873
gegenüber Oxydation geschützt und bleibt daher in ihrem ursprünglichen nicht oxydierten Zustand. Wie in Fig. 4 gezeigt, werden die Kanten der Gate-Polysiliciuntlage 8, die sich in Kontakt oder Berührung mit der Polysiliziumlage 9 befinden, in einem gewissen Ausmaß durch das Oxdationsverfahren oxydiert. Ferner treibt der gleiche Oxydationsprozess einige der Dotierionen, die anfangs in der Polysiliciumlage 9 vorhanden waren, in die Source- und Drainzonen 11 und 12 des Siliciumsubstrats Die Gate-Polysiliciumlage 8 kann auch durch dieses Verfahren dotiert werden. Somit bildet der Oxydationsprozess gleichzeitig die dotierten Sperrschichten der FET-Vorrichtung und wandelt das freiliegende Polysilicium in Siliciumdioxid um. Fig. 4 zeigt den Wafer nach dem Oxydationsprozess. Die Polysiliciumlage 9 wurde oxydiert in den Siliciumdioxidzonen 13, 14, die zur Passivierung der Source- und Drainzonen 11 und 12 dienen und eine elektrische Isolierung zwischen Source-^Drain- und Gate-Kontaktzonen vorsehen. Es ist darauf zu achten, daß die Polysiliciumzonen 15, 16 und 17,die jeweils unterhalb der Source- bzw. Drain- bzw. Gate-Zone angeordnet sind, nicht in Siliciumdioxid umgewandelt wurden. Die Zonen 19 und 20 sind nunmehr dotierte Source- und Drainzonen der FET-Vorrichtung.
Die Siliciumnitridzonen befinden sich natürlich direkt über den Source- und Drainzonen, da sie verwendet wurden, um die Polysiliciumlage 9 während der Ausbildung der Source- und Drainzonen zu maskieren. Da sie gleichzeitig ausgebildet wurden, war das einzige Ausrichtproblem die nicht strenge Ausrichttoleranz der photolithographischen Maske bezüglich der zuvor ausgebildeten Gatezone. Die Nitridzone oberhalb des Gategebietes - obwohl sie nicht zur Ausbildung des Gateisolators oder Gateelektrode verwendet wurde - erfordert auch keine sehr genaue Ausrichttoleranz bei der Anordnung, da sie lediglich ein Gebiet definiert, an dem der Gatekontakt später ausgebildet wird. Es ergibt sich somit kein Aufbau von Ausrichttoleranzen und die eine Ausrichtungstoleranz ist nicht strikt.
909 848/0873
Die Siliciumnitridzonen werden sodann selektiv entfernt, und zwar typischerweise unter Verwendung eines Phosphorsäureätzverfahrens oder eines Plasmaätzverfahrens. Das Substrat 1 enthält nunmehr eine vervollständigte FET-Vorrichtung mit leitenden Polysiliciumzonen über den Source-, Drain- und Gate-Gebieten. Diese leitenden Zonen sind beträchtlich größer als dies für die endgültigen elektrischen Verbindungen damit erforderlich ist. Es ist somit keine Ausrichtung hoher Genauigkeit erforderlich» wenn die kleineren Metallisierungslageverbindungen auf der Oberseite der größeren Polysiliciumkontaktgebiete hergestellt werden. Ferner hat das erfindungsgemäße Verfahren die richtige Anordnung eines Siliciumdioxidfilms als Teil der Seitenwand der FET-Sperrschichten sichergestellt, um elektrische Isolierung und auch Reduzierung der Sperrschichtkapazität zu erzeugen, wodurch eine eine niedrige Kapazität aufweisende Struktur vorgesehen wird und die Arbeitsgeschwindigkeit der FET-Vorrichtung erhöht wird. Dies ist besonders wichtig bei Metalloxid-Halbleitervorrichtungen zur Verwendung in N-Kanal-MOS-Type-Schaltungen. Darüber hinaus gestattet die Tatsache, daß die Kontaktzonen durch eine Isolierzone (d.h. die Siliciumdioxidlage) umgeben sind, eine nicht strenge Ausrichtung der darauffolgend aufgebrachten Leiterlage.
Die sich ergebende Struktur wird dann durch konventionelle Verfahren verarbeitet, die beispielsweise folgendes einschliessen würden:
1) Aufbringung einer Metallisierungslage
2) Aufbringung einer Photoresistlage oben auf der Metallisierungslage und Belichtung der Photoresistlage mit
aktinischer Strahlung durch eine Metallisierungs-Kontaktmaske. Es ist wichtig darauf hinzuweisen, daß die Metallisierungs-Kontaktmaske keine strikten Ausrichttoleranzen erfordert, da der erfindungsgemäße Prozess relativ große Polysiliciumkontaktgebiete für die Source-, Gate- und Drain-Zonen erzeugt. Da ferner diese Source-, Drain- und Gate-Kontaktzonen durch eine
909848/0873
V*'"7%
isolierende Siliciumdioxidlage getrennt sind, muß man nur sicherstellen/ daß die durch die Metallisierungslage gebildeten Verbindungen nicht versehentlich mehr als eine Verbindungszone kontaktieren.
3) Die unerwünschte Photoresistlage wird sodann entfernt und die Metallisierungslage wird selektiv zur Erzeugung der verschiedenen notwendigen Verbindungen geätzt.
4) Die Metallisierungslage wird angelassen und der Wafer wird sodann den üblichen Endbearbeitungsschritten unterworfen.
Fig. 5 zeigt den Wafer nach Entfernung der Nitridknöpfe 10 und der Aufbringung der Metallisierungslage und der selektiven Entfernung durch die oben erwähnten Maskierschritte. Die metallisierten Verbindungen 21-23 sind in direktem Kontakt mit den Polysilicium-Kontaktzonen 15 bzw. 16 bzw. 17 gezeigt. Die Siliciumdioxid-Kreuzungszonen 14 dienen zur elektrischen Isolierung der metallisierten Verbindungen 21-23 voneinander. Da ferner die Oberfläche des verarbeiteten Wafers durch einen elektrischen Isolator (d.h. Siliciumdioxid) geschützt ist, wird jede Fehlausrichtung der Metallisierungsmaske, was Überhänge (beispielsweise 24-26, wie in Fig. 5 gezeigt) der metallisierten Verbindungen hervorruft, nicht notwendigerweise die Vorrichtung kurzschließen und nichtbetriebsfähig machen.
Ein Verfahren gemäß einem weiteren Ausführungsbeispiel der Erfindung beginnt mit einem Wafer 30 aus (100-orientiertem) P-Type-monokristallinem-Silicium 32. Eine thermische Siliciumdioxidlage 34 wird auf die gesamte Oberfläche des Wafers auf
ο
eine Tiefe von annähernd 800 A aufgewachsen. Sodann wird eine
Siliciumnitridlage 36 über dem gesamten Wafer auf eine Tiefe
ο
von annähernd 575 A abgeschieden. Der Wafer am Ende dieses Schrittes ist im Querschnitt in Fig. 6 gezeigt.
909848/087 3
Eine Lage 38 aus Photoresist wird auf der Siliciumnitridlage 36 abgeschieden und mit aktinischer Strahlung durch eine Isolations- oder N-Maske 100 (Fig. 7) belichtet, welch letztere Schutzteile 104 immer dort aufweist, wo kein Feldoxid sein soll und, insbesondere, wenn aktive Vorrichtungen oder diffundierte Leitungen im Substrat vorgesehen werden sollen. Die Maskenzone 104T befindet sich über der zukünftigen Lage eines Feldeffekttransistors und die Maskenzone 104N befindet sich über einer zukünftigen leitenden N-Type-Verbindungsleitung. Die Schutzteile 104 der N-Maske sind opak (undurchsichtig) oder transparent,entsprechend der Art des verwendeten Resist,und bewirken, daß der darunter befindliche Photoresist nichtlösbar gemacht wird, während der Rest des Photoresist lösbar gemacht wird. Darauffolgend auf die Belichtung des Photoresist wird dieser entwickelt, um die löslichen Teile des Photoresist zu entfernen. Die Teile der Siliciumnitridlage 36, die ungeschützt durch die Entfernung des löslichen Photoresist bleiben,werden in geeigneter Weise entfernt. Die Teile der Siliciumdioxidlage 34, die durch die Entfernung der nicht geschützten Teile des Siliciumnitridfilms abgedeckt werden, werden in geeigneter Weise entfernt und der Wafer erhält die in Fig. 8 im Querschnitt gezeigte Form.
Als nächstes wird das verbleibende Photoresistmaterial 38 vom Wafer 1O entfernt und der Wafer wird thermischen Oxydationsbedingungen ausgesetzt, um ein Feldoxid 50 auf eine
ο Tiefe von annähernd 9000 bis 12 000 A auf diese Teile der Waferoberfläche aufzuwachsen, die nicht durch einen Siliciumnitridfiim (Siliciumnitridschicht) geschützt sind. Fig. 9 veranschaulicht den Wafer am Ende dieses Schrittes.
Darauffolgend auf das Wachstum des Feldoxids 50 wird der Rest der Siliciumnitridschicht 36 in geeigneter Weise entfernt. Der Rest der Siliciumdioxidschicht oder -lage 34 wird ebenfalls entfernt und der Wafer erscheint wie in Fig. 10 gezeigt.
909 848/0873
Der Wafer wird thermischen Oxydationsbedingungen ausgesetzt, um wieder eine Gateoxidlage 54 auf die nun freiliegenden Teile des Siliciumwafers aufzuwachsen. Dieses Gateoxid be-
sitzt vorzugsweise eine Tiefe von annähernd 800 A. Ein zweiter Siliciumnitridfilm 56 wird sodann über der gesamten Oberfläche des Wafer abgeschieden und Oxydationsbedingungen ausgesetzt, um eine Siliciumoxynitridschicht 58 auf der Oberfläche der Siliciumnitridlage 56 auszubilden.
Eine PoIysilicium!age 60 wird auf der Siliciumnitridlage
ο 58 auf eine Tiefe von annähernd 7500 A abgeschieden. Diese Polysiliciumlage ist eine dotierte N-Type. Eine Siliciumdioxidschicht 62 wird thermisch auf die Oberfläche des Polysiliciums 60 aufgewachsen, und zwar auf eine Tiefe von
annähernd 1000 A, wobei der Wafer in der in Fig· 11 gezeigten Weise erscheint.
Eine Photoresistlage 64 wird auf dem Wafer 30 ausgebildet und mit aktinischer Strahlung durch eine Gatemaske 110 belichtet. Die Gatemaske 110 ist in Fig. 12 gezeigt. Die Maske 110 besitzt Schutzteile 114, wo Polysilicium 60 über der Gatezone (Teil 114G) oder als ein Leitungspfad zur Verwendung in Verbindungsvorrichtungen (Teil 114A) beibehalten werden soll. In Fig. 12 ist ein Teil 114G und ein Teil 114A bei 115 verbunden dargestellt, um eine kontinuierliche Zone zu bilden, um so einen entfernten Kontakt zum Polysilicium des Gate vorzusehen. Die andere dargestellte Zone 114G ist nicht mit einer Zone 114A verbunden, weil das Gate hier schwebend oder schwimmend gelassen wird. Die Verbindung der Zonen 114A und 114G ist wahlweise und eine Funktion der Schaltungsauslegung. Die Ausrichtung der Maske 110 mit der darunterliegenden Struktur ist durch Zonen 104T und 104N der Maske 100 veranschaulicht, deren Lagen gestrichelt dargestellt sind. Nachdem der Photoresist entwickelt ist, werden die ungeschützten Teile der Siliciumdioxidlage 63 in entsprechender Weise entfernt. Teile der Polysiliciumlage 60, die durch Entfernung des Siliciumdioxids
9098A8/0873
aufgedeckt werden, werden in geeigneter Weise entfernt. Das zur Entfernung des Polysiliciums verwendete Verfahren ist vorzugsweise ein an der Oberfläche der Siliciumoxynitridlage 58 selbstendendes Verfahren. Nach Entfernung des nicht geschützten Polysiliciums erscheint der Wafer wie in Fig. gezeigt.
Nachdem das ungeschützte Polysilicium entfernt wurde, wird das verbleibende Photoresistmaterial vom Wafer entfernt und das verbleibende Polysiliciummaterial wird thermisch zur
ο Bildung einer Siliciumdioxidlage 66 von annähernd 5000 A Dicke oxdiert, wobei dann der Wafer sich wie in Fig. 14 gezeigt dargestellt. Es ist wichtig darauf hinzuweisen, daß die Nitridlage 56 nicht ohne weiteres oxydiert wird, und somit vergrößert sich die Dicke ihrer zuvor vorgesehenen Oxynitridlage 58 nicht in signifikanter Weise während der Entwicklung der thermischen Oxidüberzüge 66 auf den PoIysiliciumleitungen 60. Die Dicke des Überzugs 66 wird etwas größer gemacht als dies notwendig ist für die schließlich zu erreichende elektrische Isolierung und Integritätscharakteristiken infolge darauffolgender Oxidätzschritte, die ohne Maskierung ausgeführt werden, und zwar zur Entfernung der relativ viel dünneren Gateoxidlage 54, während der ein Teil der Lage 66 weggeätzt wird. Ebenfalls macht in einem darauffolgenden Verarbeitungsschritt die Oxynitridlage 58 als erstes eine Oxidätzung vor der Nitridätzung erforderlich, um die Nitridlage 56 in bestimmten vorbestimmten Gebieten zu entfernen; die Oxynitridätzung wird ebenfalls eine gewisse geringe Ätzung der Polysiliciumoxidlage 66 bewirken, wird aber keinen schädlichen Effekt hervorrufen, und zwar infolge der relativen Dicke dieser beiden Oxidlagen.
Die Source- und Drainzonen der zwischen den zwei isolierenden Gebieten aus Feldoxid 50 - vgl. Fig. 14 - gebildeten aktiven Vorrichtung sind somit definiert als unter denjenigen
909848/0873
Teilen des ausgewählten Gebiets liegend, welches durch den Maskenteil 1O4T (vgl. Fig. 7) definiert ist, und die kein Teil der zusammengesetzten Gatestruktur sind, die schließlich ausgebildet wird und die folgendes umfaßt: Das Gatepolysilicium 60 und die zugehörige thermische Oxidlage 66 und die entsprechende sich lateral ausdehnende Verlängerung der darunterliegenden Oxynitridlage 58, die Nitridlage 56 und die darunterliegende Siliciumdioxidlage 54.
Das Dotieren der Source- und Drainzonen wird durch eine Implantation von Phosphor oder alternativ von Arsen erreicht, und zwar unter Verwendung einer 400 KeV Implantationsvorrichtung mit hohen Dosierungen, was schematisch in Fig. 14 durch die gewellten Pfeile und die Bezeichnung "P+" angedeutet ist, wobei die Dotierung der diffundierten Verbindungsleitung in gleicher Weise angezeigt ist. Die sich ergebende Implantierung ist angezeigt durch Strich-Linien, welche die Querschnittsflächen in Fig. 14 von Source-, Drain- und Verbindungsleitung unterstreichen. Es ist wichtig, daß während dieses Ionen-Implantationsvorgangs der dicke Oxidüberzug 66 auf dem Polysilicium 60 dessen Dotierung verhindert, wohingegen das Nitrid die Dotierung der gewünschten Zonen nicht verhindert.
Darauffolgend auf die Dotierung wird eine zusätzliche Lage 68 aus Photoresist auf dem Wafer ausgebildet und der aktinischen Strahlung durch eine Polysiliciumkontaktmaske 120 ausgesetzt, die in Fig. 15 gezeigt ist. Die Maske 120 besitzt nicht schützende Teile dort, wo die Kontakte zum Polysilicium oder einer Verbindungsleitung (Teil 122P) ausgebildet werden sollen. Die Ausrichtmaske 120 ist gestrichelt durch Phantom-Umgrenzungen der Teile 104T und 104N der Maske 100 und der Teile 114G und 114A der Maske 110 dargestellt. Nach der Entwicklung von Photoresist 68 ist das Oxid 66 über dem Polysilicium ungeschützt an denjenigen Stellen 7O, die sich in Ausrichtung mit Maskenteilen
909848/0873
befanden, d.h. dort, wo es zweckmäßig ist, Kontakte zum PoIysilicium vorzusehen, wie dies bei 7OP in Fig. 16 gezeigt ist. Dieses ungeschützte Siliciumoxid wird in einer geeigneten Weise entfernt und das Wafer erscheint im Querschnitt wie in Fig. 16 und 17 gezeigt, wobei die Schnitte längs der Linien 16-16 bzw. 17-17 in Fig. 15 verlaufen.
Die Ausrichtung der Maske 120 für die Kontaktzone 122P hat eine beträchtliche Toleranz, wobei das Haupterfordernis darin besteht, daß die Öffnung 70P nicht das Oxid 66 irgendeines anderen der zurückbehaltenen Polysiliciumteile überlappt; somit ist diese öffnung im wesentlichen selbstausrichtend. Nachdem die ungeschützten Teile des Oxids 66 entfernt sind, wodurch freiliegende Kontaktgebiete für die Polysiliciumleitung, wie in Fig. 16 gezeigt, vorgesehen werden, werden die verbleibenden Teile von Photoresist 68 entfernt.
Eine zusätzliche Photoresistlage 72 wird auf dem Wafer ausgebildet und aktinischer Strahlung durch N-Type-Kontaktmaske 130 ausgesetzt. Die Maske 130 ist in Fig. 18 gezeigt. Die Maske 130 weist nicht schützende Teile 132 auf, und zwar sowohl in der Nähe der Source- und Drain-Zonen (Teile 132T), als auch in der Nähe, wo Kontakte zu N-Type-Verbindungsleitungen erwünscht sind (Teile 132N). Die Ausrichtung der Maske 130 mit der darunterliegenden Struktur ist durch gestrichelte Umgrenzung der Teile 104T und 104N der Maske 100, der Teile 114G und 114A der Maske 110 und des Teils 122P der Maske dargestellt. Um eine Maskenfehlausrichtung zuzulassen, sind die Teile 132T größer als die Source- und Draingebiete und die Teile 132N sind breiter als die leitenden N+-Leitungen.
Nach der Entwicklung des Resistmaterials ist die Siliciumoxynitridlage 58 ungeschützt über den Source- und Drainzonen und über derjenigen Stelle der N-Type-Verbindungsleitungen, wo Kontakte mit dem Siliciummaterial gemacht werden sollen. Die ungeschützten Teile des Siliciumoxynitrids 58 werden von der Oberfläche des Siliciumnitrids 56 in geeigneter Weise entfernt. Wie bereits erwähnt, bewirkt die
909848/0873
Entfernung des Siliciumoxynitrids 58 eine gewisse Ätzung des nunmehr ungeschützten Oxids 66 des Gatepolysiliciums 6Oy dies hat jedoch infolge der vergrößerten Dicke des Oxids 66, wie es für diesen Zweck vorgesehen ist, keinen schädlichen Effekt. Das nicht abgedeckte Siliciumnitrid 56 wird in einer geeigneten Weise entfernt. Die Teile des Gate-Dielektrikums 54, die infolge der Entfernung des nicht geschützten Siliciumnitrids ungeschützt werden, werden auf geeignete Weise entfernt, wodurch das Halbleitermaterial der Source- und Drainzonen und N-Kontaktgebiete freigelegt wird. In gleicher Weise wird, wie zuvor erwähnt, die relativ viel dünnere Oxidlage sehr schnell geätzt, verglichen mit dem Ausmaß der Ätzung des Polysiliciumoxids 66, und somit ergibt sich kein schädlicher Effekt hinsichtlich des letzteren während der Entfernung der freiliegenden Teile der Oxidlage 54. Das Wafer erscheint nunmehr in der Weise wie dies im Querschnitt in den Fig. 19, 20 und 21 dargestellt ist, wobei es sich dabei um Schnitte bezüglich der Linie 19-19 bzw. 20-20 bzw. 21-21 in Fig. 18 handelt.
Nach dem öffnen der Kontaktgebiete zum Substrat 32 und somit für die in den Fig. 19 und 20 im Querschnitt gezeigten Source- und Drainzonen und die im Querschnitt in Fig. 21 gezeigten Verbindungsleitungen, wird das Substrat einer Aktivierung oder einem Treiber- oder Drive-Zyklus ausgesetzt, um die Source- und Drainzonen und die N+-Verbindungsleitungszone zu diffundieren, und um die diffundierten Zonen zu erzeugen, wie dies schematisch in den Fig. 19-21 dargestellt ist.
Der verbleibende Photoresist oder Photolack 72 wird sodann entfernt und eine Siliciumdioxid (beispielsweise Silox (Warenzeichen) )-Lage 76 mit 6 bis 8% Phosphorgehalt wird durch übliche CVD-Verfahren über dem gesamten Wafer abgeschieden.
909848/0873-
Eine Photoresistlage 78 (nicht gezeigt) wird auf der Siloxlage 76 vorgesehen und aktinischer Strahlung durch eine Kontaktmaske 140 ausgesetzt, die in Fig. 22 dargestellt ist. Die Maske 140 besitzt nicht schützende Teile 142 über den Feldeffekttransistoren (142T), über den Zonen, wo Kontakte zum Polysilicium ausgebildet werden (142P) und über den Zonen, wo Kontakte zu den N+-Leitungen ausgebildet werden (142N). Die Ausrichtung der Maske 140 ist durch die gestrichelten Umrißlinien der Teile 104T und 104N der Maske 100, der Teile 114A und 114G der Maske 110, des Teils 122P der Maske 120 und der Teile 132T und 132N der Maske 130 dargestellt. Für die dargestellte Schaltungskonfiguration muß die Ausrichtung der Maske 140 derart erfolgen, daß die Schutzzone, wo das Silox darunter beibehalten wird, zwischen der nicht schützenden Zone 142T und Teilen des PoIysiliciums 60,zu denen Kontakt gemacht werden soll, letztere von der benachbarten Source- oder Drainzone isoliert, wobei genug von jeder freiliegend übrigbleibt, um gute Metallisierungskontakte zum freiliegenden (belichteten) Silicium der benachbarten Source- und/oder Drain-Zonen und zum Polysilicium 60 sicherzustellen. Die Schutzzone zwischen 142N und der benachbarten Zone 142T muß dort liegen, wo sie den N-Kontakt von der benachbarten Source oder Drain isoliert. In ähnlicher Weise muß die Schutzzone zwischen der Zone 142P und der benachbarten Zone 142N die Polykontakt- oder Mehrfachkontakt-Zone von der N-Kontakt-Zone isolieren. Nachdem die Photoresistlage 78 entwickelt ist, sind die Teile der Silox-Lage 76 über den Feldeffekttransistoren, die Mehrfach- oder Poly-Leitungskontaktzonen und die ^-diffundierten Verbindungsleitungskontaktzonen ungeschützt. Das ungeschützte Silox 76 wird in einer geeigneten Weise entfernt, und nach der Entfernung des Resist 78 erscheint der Wafer wie in den Fig. 23-25 dargestellt. Die Querschnitte der Fig. bzw. 24 bzw. 25 entsprechen den Ansichten der Fig. 19 bzw. bzw. 21.
909848/0873
Es sei bemerkt, daß die Silox-Lage 76 als eine zusätzliche Sicherheitsmaßnahme vorgesehen ist, da die Oberflächen, über denen das Silox aufgebracht wird, von sich aus eine hinreichende elektrische Isolierung vorsehen. Silox sieht jedoch eine größere Toleranz für die verwendete Metallisierungsmaske bei der Definition der Leiter vor, die die verschiedenen Kontaktgebiete kontaktieren. Zudem erzeugt Silox ein zusätzliches Dielektrikum über den Leitungselementen, wie beispielsweise Polysilicium-Leitung 6O einschließlich des Gatepolysiliciums der aktiven Vorrichtung, wodurch die Verbindungsleitungen (beispielsweise Metallisierung) aufgebracht darüber, wie sie in der Feldzone oder durch Überlappung der Source- und Drain-Kontaktleiter auf dem Gateoxid auftreten können, keine kapazitive Kopplung zur Gateelektrode erzeugen, was dann auftreten könnte, wenn nur die dünnere Lage aus Polysiliciumoxid 66 für diesen Isolationszweck vorgesehen wäre.
Da das gewünschte Metallisierungsmuster für Verbindungsleitungen nicht kritisch ist, ist keine derartige Maske in diesen Figuren dargestellt. Nichtsdestoweniger erzeugen die Fig. 26-28 Querschnittsdarstellungen der Metallisierungsausbildung. Vor der Metallisierung wird vorzugsweise ein Rückströmungszyklus ausgeführt, um die Kanten des Silox zu glätten, und um auf diese Weise eine bessere Oberfläche für die Aufbringung der Metallisierungslage vorzusehen .
In Fig. 26 sind die Metallkontakte zu den Source- und Drainzonen durch 8OS bzw. 8OD angedeutet, und der Metallkontakt zur Polyleitung 6O ist bei 8OP gezeigt. Wie zuvor erwähnt, bietet die Silox-Lage 76 einen erhöhten dielektrischen Abstand zwischen den Metalleitern und der Gateelektrode, als man beispielsweise ohne weiteres in der Fig. 26 erkennt.
909848/0873
Wie sich aus der Querschnittsgröße der Leiter ergibt, können die "Fenster" oder Öffnungen,gebildet durch die Metallisierungsmaske durch die Silox-Lage,im wesentlichen Übergröße bezüglich der Kontaktgebiete zu der Source und Drain und der diffundierten Verbindungsleitung aufweisen.
Die erfindungsgemäßen Verfahren können auch verwendet werden, um einen direkten Kontakt zur Gatestruktur vorzusehen. Gemäß der Lehre der Erfindung ist es zumindest theoretisch möglich, direkte Kontakte zu jeder der Source-, Gate- und Drain-Zonen eines FET vorzusehen, wobei vom praktischen Standpunkt aus die Abstandsanordnung der gleichzeitigen direkten Kontakte so kritisch wird, daß dies sich unter praktischen Herstellungsbedingungen beim derzeitigen Stand der Technik nicht empfiehlt. Somit wird die folgende Diskussion nur das Vorsehen eines direkten Gatekontakts veranschaulichen, wobei entfernte Source- und Drain-Verbindungen veranschaulichend vorgesehen sind durch die diffundierten Leitungen, die im wesentlichen Erweiterungen oder Verlängerungen der diffundierten,die Source und Drain bildenden Zonen sind.
In Fig. 29 ist die Maske 120 der Fig. 15 in veränderter Form als Maske 120 dargestellt, um eine diffundierte Leitung 1O4N-S, die die Verbindung zur Source herstellt, und 1O4N-D, die die Verbindung zur Drain des bei 104T1 defininierten FET herstellt, aufzuweisen. Der Umriß oder die Begrenzung des Gategebietes, definiert durch Maskenteil 114G der Maske der Fig. 12, bleibt wie zuvor. Der Maskenteil 122G definiert ein Gebiet, in dem eine darunterliegende Photoresistlage nicht geschützt ist und somit entfernt wird. Insbesondere würde die Maske 1201 der Fig. 29 verwendet in Verbindung mit einer Photoresistlage, die über der Struktur aufgebracht ist, die entsprechend der Erfindung wie in Fig. 14 hergestellt ist. Der Maskenteil 122G der Fig. 2 9 würde zur Entfernung des Photoresxstmaterials dienen, welches über der Gatepolysiliciumlage 6O und derem zugehörigen Oxid 66 liegt,
909848/0873
vim so zu gestatten, daß ein Ätzmittel die Oxidlage 66 entfernt/ um den direkten Gatekontakt zu erreichen. Der Photoresist 68 wird - vgl. dazu insbesondere den Schnitt längs Linie 30-30 in Fig. 30 und Fig. 29 - in der Zone 7OG entfernt/ um die die Gatepolysiliciumlage 60 umgebende Siliciumdioxidlage 66 freizulegen. In der Gatezone kann daher eine Oxidätzung verwendet werden, um die Siliciumdioxidlage 66 zu entfernen und die Polysiliciumlage 60 der Gatezone freizulegen.
Alternative Verfahrensschritte können dann nach Wunsch zur Vollendung der Struktur verwendet werden. Da beispielsweise die N+-diffundierten Leitungen die externe Verbindung zu den Source- und Drainzonen vorsehen, besteht keine Notwendigkeit/ die Nitridlage 56 oder ihre zugehörige Oxynltridlage 58 oder die darunterliegende Gateoxidlage 54 von den Oberflächen der Source- und Drainzonen zu entfernen/ da kein direkter Kontakt dazu bei dieser Konfiguration erforderlich ist. Alternativ kann die Gatesource begrenzt werden entsprechend der Verarbeitung, wie sie in den Fig. 18-20 gezeigt 1st, so daß die Source- und Drainzonen freigelegt sind. Xn diesem Beispiel muß der Maskenteil 122G der Fig. genauer eingeschränkt werden/ um in Ausrichtung mit der Gatestruktür zu sein, und insbesondere öffnet sich vorzugsweise ein Fenster von annähernd der gleichen Breite wie die Breite der Polysiliclumleitung 60 durch die darüberliegende Siliciumdioxidlage 66.
In jedem Falle wird nach Entfernung des Photoresist 68 oder des Photoresist 72, abhängig davon, welche Alternative ausgewählt ist, eine Silox-Lage 76, wie sie in Verbindung mit Fig. 22-25 verwendet wurde, aufgebracht, und für die Zwecke des in Rede stehenden Direkt-Gatekontakt-Transistors wird eine Maske im wesentlichen entsprechend der der Fig. verwendet, die einen vergrößerten, nicht schützenden Maskenteil 122G aufweist, um ein Fenster durch die isolierende
909848/0873
Silox-Lage 72 zu öffnen, wodurch die Siliciumlage 66 des Gate durch das Fenster freiliegt. Eine Metallisierungslage mit geeigneter Maskierung wird verwendet, um die direkte Gatekontaktverbindungsleitung zu definieren. Die endgültige Struktur, insbesondere wie sie in Fig. 31 dargestellt ist, wo die Metallverbindungsleitung 8OG direkten Kontakt mit der Gatezone macht, wird auf das Gatepolysilicium 66 durch die Öffnung in der Silox-Lage 76, die dafür vorgesehen ist, abgeschieden.
Die zahlreichen erfindungsgemäßen Merkmale des erfindungsgemäßen Verfahrens und der sich ergebende VSLI-Struktur sollten aus der vorstehenden Beschreibung klar sein. Bei der Maskierung und dem Photoresistschutz der Fig. 6-8 wird das Feldoxid selektiv anfangs in denjenigen Gebieten gewachsen, die dazu dienen sollen, die aktiven Vorrichtungen und die diffundierten NH—Leitungen voneinander zu isolieren.
Darauffolgende Abscheidungsschritte werden vorzugsweise auf der glatten Oberfläche eines neuen thermisch gewachsenen Oxids ausgeführt. Wie man in Fig. 11 erkennt, wird somit eine neue Siliciumoxidlage 54 thermisch auf die Oberfläche des Siliciumwafers 32 aufgewachsen. Diese thermische Oxydation erzeugt typischerweise eine zusätzliche Dicke des Feldoxids 50. Die Nitridlage 56, die über der neugewachsenen Oxidlage 54 angeordnet ist, einschließlich des Feldoxids 50, sieht einen Schutz bei darauffolgenden Ätzschritten vor, insbesondere hinsichtlich der öffnung eines Kontaktfensters zu einer Polysiliciumleitung, wie beispielsweise 60, um so das darunterliegende Feldoxid 50,auf dem die Polysiliciumleitung 60 ausgebildet ist, nicht zu unterschneiden und somit einen Seitenteil der N+-Verbindungsleitung 54 freizulegen, was andernfalls während des ÄtzVorgangs gemäß Maske in Fig. 15 auftreten könnte. Durch Vergleich der Fig. 14, und 16 erkennt man, daß die Maske 122p, die zum öffnen eines Fensters zum Oxid 66,ausgebildet in der Polysilidiumleitung 60, dient, vorzugsweise eine beträchtliche Ausdehnung zur Maxi-
909848/0873
te
mierung der Ausrichttoleranzen aufweist, und in der Tat über die Oberfläche der N+-Leitung 54 überlappen kann. Die Siliciumnitridlage 56 gestattet die selektive Entfernung des Oxids ohne Angreifen des darunterliegenden Feldoxids und vermeidet somit das Problem der unbeabsichtigten öffnung der Seitenwand der N+-Leitung, zu der eine unerwünschte elektrische Verbindung später auftreten könnte bei dem Metallisierungsschritt zur Aufbringung der Metallkontakte an diesen Kontaktgebieten.
Unter Bezugnahme auf die Fig. 13 und 14 erkennt man, daß die Verwendung der Nitridlage 56 signifikant insoferne ist, als sie die thermische Oxydation des Gatepolysiliciums 60 und der Polysiliciumleitung 60 auf dem Feldoxid 50 gestattet, und zwar ohne die Entwicklung unerwünschter thermischer Oxide in den Gebieten über anderen schließlich zu definierenden Kontaktzonen, wie beispielsweise den Source- und Drain-Zonen der aktiven Vorrichtung,verbunden mit dem Gate- und N+-Leitungskontakt-Gebiet.
Es ist ebenfalls signifikant, daß die Nitridlage 56 von diesen Kontaktgebieten durch eine Chargenätzung entfernt werden kann und somit ohne das Erfordernis irgendeiner weiteren Maskierung mit zugehörigen Ausrichtungsproblemen, da eine konventionelle Naßätzung das Nitrid entfernt,ohne die auf dem Gatepolysilicium 60 und der Polysiliciumleitung 60 ausgebildete Oxidlage 66 anzugreifen.
Beim Fortschreiten von Fig. 18 zu Fig. 19 sind die Maskenausrichttoleranzen wiederum nicht kritisch, da das Gatepolysilicium 60 durch die sehr dicke thermisch aufgewachsene Siliciumdioxidlage 66 geschützt bleibt. Auf diese Weise können die freiliegenden Gebiete der Nitridlage 56, wie sie durch die Maske 130 definiert sind, selektiv entfernt werden, und zwar gefolgt von einer Entfernung des verbleibenden Teils der Siliciumdioxidlage 54, um dadurch die Oberfläche des Siliciums 32 in denjenigen Zonen freizulegen, die zur Definition von Source und Drain der aktiven Vorrichtung vorgesehen sind. Bei diesem Entfernungsschritt muß die
909848/0873
- ^ so
Oxynitridlage 58 durch eine Oxidätzung geätzt werden, und auch die Gateoxidlage 54 muß durch eine Oxidätzung entfernt werden; die Dünne dieser Lagen relativ zur Dicke der Oxidlage 66 auf dem Gatepolysilicium 60 gestattet die Verwendung von Chargenätzverfahren, ohne nachteilig die Integrität oder elektrischen Isoliereigenschaften zu beeinflussen, die vom Oxid 66 auf dem Gatepolysilicium gefordert werden.
Weiterschreitend zu Fig. 21 ist ebenfalls klar, daß die Siliciumnitridlage 56 über der N+-Leitung durch eine selektive Nitridätzung entfernt werden kann, die dementsprechend nicht das Feldoxid 50 angreift. Das somit durch die Nitridlage 56 geöffnete Fenster legt die Siliciumdioxidlage 54, die über der N+-Leitung liegt, frei, die somit durch eine Oxidätzung entfernt werden kann. Die Dünne der Oxidlage 54 gestattet wie zuvor deren Entfernung ohne schädliche Beeinflussung der Oxidlage 6 6 des Gatepolysiliciums 60 oder des Feldoxids 50 infolge der relativ größeren Dicke der letzgenannten Oxide.
In der endgültigen Struktur wird die minimale Vorrichtungsgeometrie zwischen Source und Drain erreicht, da die Versetzung dazwischen nur definiert ist durch die Breite der Gatestruktur, die minimiert wurde durch die thermisch aufgewachsene Oxidlage 66 auf der Gatepolysiliciumlage 66, die nur so hinreichend dick sein muß, daß die erforderliche elektrische Isolierung des Gatepolysiliciums 60 von den angrenzenden Kontakten zur Source und Drain gewährleistet ist. Im wesentlichen werden die elektrischen Betriebsniveaus der sich ergebenden Vorrichtung die notwendige Dicke bestimmen, um eine adäquate elektrische Isolierung und Isolation (Trennung) sicherzustellen. In dieser Hinsicht kann daher die Vorrichtungsgeometrie und Größe wie gewünscht minimiert werden, und zwar begrenzt nur durch die notwendige Dicke des Gatepolysiliciumoxids 66, welches für diesen Isolationsoder Trennungszweck erforderlich ist.
909848/0873
Die Fig. 32 und 33 veranschaulichen eine praktische Schaltungsanwendung des eben beschriebenen Verfahrens der Verwendung diffundierter Verbindungsleitungen zur Verbindung der Source- und Drainzonen eines FET, und zwar mit dem Merkmal einer direkten Gatekontaktverbindungsleitung.
Fig. 32 ist eine Teildraufsicht eines Teils eines Halbleitersubstrats, welches gemäß der Erfindung hergestellte Elemente enthält. Dargestellt sind Feldeffekttransistor-Vorrichtungen Q1 und Q2, deren jeder eine Source, Gate und Drain besitzt. Verbunden mit den entsprechenden Sourceelektroden der Transistoren Q1 und Q2 sind diffundierte N+-Leitungen 801 und 803, die mittels der diffundierten N+-Leitung 806 verbunden sind. In gleicher Weise sind die Drains der Transistoren Q1 und Q2 miteinander mittels diffundierter N+-Leitungen 802, 805 und 807 verbunden. Alle diese diffundierten Leitungen können gleichzeitig mittels des N-Maskenschritts abgegrenzt sein. Wie in Fig.32 gezeigt, können sich die diffundierten N+-Leitungen 806 und 807 in verschiedene Richtungen auf dem Substrat erstrecken, um so mit einer Vielzahl von zusätzlichen Vorrichtungen Verbindungen herzustellen. Es ist natürlich auch möglich, eine oder mehrere Kontaktzonen vorzusehen und direkt die N+-diffundierten Leitungen 806 und 807 mit darauffolgenden metallisierten Zwischenverbindungen,abgegrenzt im M-Maskenschritt, zu verbinden.
Die Gates der Transistoren Q1 und Q2 sind verbunden mit Polysiliciumleitungen 800 bzw. 804 dargestellt. Diese entfernten Polysiliciumleitungen könnten mit anderen Teilen der am Substrat enthaltenen Schaltung erbunden sein. In vielen Fällen würde jedoch ein direkter Kontakt an Stelle eines entfernten Kontakts vorgesehen sein, um so direkt die Gates der Transistoren mit den metallisierten Zwischenverbindungen, abgegrenzt durch den M-Maskenschritt, zu verbinden.
909848/0873
Fig. 33 zeigt schematisch den Teil der in Pig. 32 gezeigten Substratschaltung· Gleichartige Bezeichnungen der Elemente in Fig. 33 entsprechen gleichartigen Elementen in Fig. 32.
Eine wichtige Verwendung für die in den Fig. 32 und 33 gezeigte Schaltung besteht bei der Herstellung von monolithischen RAM's oder ROM's mit einer großen Anzahl von Speicherelementen. Wie in der Zusammenfassung der Erfindung erwähnt, ist das erfindungsgemäße Herstellungsverfahren geeignet für die Herstellung von Schaltungen mit aktiven Vorrichtungen und zugehörigen Verbindungen, und zwar mit einem wesentlich reduzierten Oberflächengebiet, verglichen mit einer gemäß üblichen Verfahren hergestellten Schaltung. Da von Natur aus Größenbeschränkungen hinsichtlich des Oberflächengebiets von Siliciumsubstraten in integrierten Halbleiterchips vorhanden sind, gestattet die vorteilhafte Reduzierung des Gesamtoberflächengebiets der gemäß der Erfindung hergestellten Elemente die Erzeugung von integrierten Schaltungs-Chips mit einer größeren Anzahl von Speicherelementen. Beispielsweise macht es die Erfindung möglich, RAM-Chips mit 256 Kilobits gleicher Fähigkeit herzustellen, wohingegen die derzeitigen Herstellungsverfahren nur in der Lage waren» kommerziell RAM-Chips mit 32 Kilobits Speicherfähigkeit herzustellen.
Der Maskiereffekt der Nitridlage, wie er in den oben beschriebenen Verfahrensschritten verwendet wurde, wie beispielsweise bei der Herstellung der Sil'iciumdioxidlagen 66 auf den Polysiliciumleitungen 60 (siehe beispielsweise Fig. 14), kann weiter ausgedehnt werden, um die öffnung von Kontakten zu einer Polysiliciumleitung oder Gateelektrode und auch zur Source und Drain eines Transistors und zu einer diffundierten Leitung zu erleichtern. Dieses Verfahren ist in den Fig. 34 bis 38 beschrieben, wobei es sich hier um eine alternatives, bereits erwähnte Möglichkeit hinsichtlich der Gateoxidlage handelt. Die Oxidlage 34 und die Nitridlage 36 - vgl. dafür die Fig. 9 und 10 - wurden von den Oberflächen des Siliciums 32 darauffolgend auf die Entwicklung
909848/0873
des Feldoxids 50 abgestreift. Wie zuvor erläutert, ist dies in den meisten Fällen vorzuziehen, da das Gateoxid sodann wieder auf die Oberfläche des Siliciums 32, wie bei 54 in Fig. 11 gezeigt, aufgewachsen werden kann, worauf eine neue Siliciumnitridlage 56 auf der kombinierten Feldoxid 50/Gateoxid 54-Oberflache ausgebildet wird.
Fig. 34 zeigt eine Alternative, bei der die Original-Gateoxidlage 34 und die Original-Nitridlage 36 darauffolgend auf die Ausbildung des Feldoxids 50 beibehalten werden. Darauffolgend auf Schritte, welche denjenigen der Maske der Fig. 12 und der sich ergebenden Struktur in Fig. 13-15 entsprechen, wird eine Polysiliciumlage auf der Nitridlage 36 abgeschieden, und eine Polysiliciumleitung 60 wird auf der Oberfläche von Feldoxid 50 abgegrenzt. Ionen-Dotierung der sich ergebenden Struktur wird wie in Fig. 9 gezeigt ausgeführt.
Unter Bezugnahme auf Fig. 35 wird eine zweite Siliciumnitridlage sodann auf der in Fig. 34 definierten Oberfläche ausgebildet, und zwar gefolgt von der Aufbringung einer (nicht gezeigten) Fotoresistlage und einer (nicht gezeigten) Maske. Zur Erzeugung der Struktur der Fig. 35 weist die Maske Schutzgebiete über den Positionen von Source, Drain, Polysiliciumleitungskontakt und diffundierten Leitungskontakt auf. Nach Belichtung des Fotoresists werden die verbleibenden Gebiete des Fotoresists entfernt, um die darunterliegenden Teile der Siliciumnitridlage freizulegen, wobei diese freiliegenden Teile sodann durch eine geeignete Ätzung oder andere Nitridentfernungsverfahren entfernt werden. Es ergibt sich die im Querschnitt in Fig. 35 gezeigte Struktur, in der Siliciumnitridkissen oder -knöpfe darüberliegend über diesen beabsichtigten Kontaktgebieten verbleiben. Insbesondere verbleibt der Nitridknopf 200 auf der über der Sourcezone liegenden Nitridlage 34, der Nitridknopf 202 liegt in gleicher Weise über der Drainzone, der Nitridknopf 204 liegt über dem Kontakt zur Polysiliciumleitung 60 auf dem Feldoxid 50 und der Nitridknopf 206 liegt sodann
909848/0873
ca
über der Kontaktposition zur N+-Leitung. Wie gezeigt, können diese Nitridknöpfe vergrößert sein, um sich längs der Oberfläche des Feldoxids 50 benachbart zu den beabsichtigten Kontaktgebieten zu überlappen und zu erstrecken.
Bei diesem alternativen Prozess wird eine anfängliche Oxidlage 66A auf dem Polysilicium 60 ausgebildet, und zwar sowohl in dem Gate als auch auf dem Feldoxid, und zwar durch thermische Oxydation. Nachdem die Siliciumnitridkissen, wie in Fig. 5 gezeigt, gebildet sind, wird die Struktur weiterer thermischer Oxydation ausgesetzt, um die gewünschte Dicke der Siliciumdioxidlage 66B auf dem Gatepolysilicium 60 und auf der Polysiliciumleitung 60 auf dem Feldoxid 50 zu erzeugen. Die Nitridknöpfe verhindern jedoch die Entwicklung irgendeiner signifikanten Nitridmenge auf den entsprechenden darunterliegenden Gebieten der Struktur. Die Nitridknöpfe werden daraufhin durch eine selektive Materialätzung entfernt, welche ohne ein Angreifen der Oxide das Nitrid entfernt, wobei die sich ergebende Struktur im Querschnitt in Fig. 36 gezeigt ist. Zu diesem Punkt verbleibt die dünne Gateoxidlage 34 über der Oberfläche von Source
ο und Drain, wohingegen die relativ dicke (annähernd 5000 A) Lage aus Siliciumdioxid 60B auf der Gatepolysiliciumlextung 60 verbleibt, wohingegen nur eine relativ dünne Lage aus Oxid 6 6A auf der Polysiliciumleitung 60 auf dem Feldoxid 50 in dem Kontaktgebiet zu dieser Polysiliciumleitung verbleibt. Das relativ dünne Gateoxid verbleibt abdeckend über den Source- und Draingebieten und dem N+-diffundierten Leitungskontaktgebiet. Die relativ dünnen Siliciumdioxidlagen 34 und 66A können allein durch zeitgesteuerte Oxidätzung entfernt werden, und zwar ohne schädliche Beeinflussung der Oxidlage 66B. Vorzugsweise wird eine dotierte Lage aus Siliciumdioxid (Silox) auf der gesamten Oberfläche der Struktur der Fig."36 gebildet, und durch geeignete Maskierung werden Fens.ter durch die Silox-Lage geöffnet, um die oxidbedeckten Kontaktoberflächen von Source- und Drain-Zonen, der
909848/0873
Polysiliciumleitung 60 auf Feldoxid 50 und der Oberfläche des Substrats 32 am diffundierten Leitungskontakt freizulegen. Die sich ergebende Konfiguration der Struktur einschließlich Silox-Lage 72" ist in Fig. 38 gezeigt, wobei die Kontakte nunmehr freigelegt sind durch Fenster, die
durch die Silox-Lage 72'· geöffnet sind. Geeignete Verbindungsleitungen können nunmehr auf diese freiliegenden Kohtaktgebiete in der zuvor beschriebenen Weise aufgebracht
werden, wobei die sich ergebende Struktur im wesentlichen in den Fig. 36-38 dargestellt ist.
Wie zuvor erwähnt und unter Bezugnahme auf die Fig. 29-31 erläutert, kann ein gleichartiges Nitridkissen oder -knopf alternativ auf dem Gateoxid ausgebildet werden, um die
direkte Gatekontaktstruktur der Flg. 31 zu erreichen.
Zusammenfassend sieht die Erfindung Verfahren sowie Strukturen vor, um Transistorvorrichtungen mit minimaler Größe zu erreichen eowie effiziente und dichte Anordnungen aus
Polysiliciumverbindungsleitungen und diffundierten Leitungen im Substrat. Dies sind grundsätzliche Bestandteile für
die Erreichung hoher Dichte oder VLSI-Schaltungen, wobei
oben auch kurze Beispiele dafür angegeben wurden. Signifikant für die hohe DichtmögÜchkeit und Miniaturisierung der Vorrichtungsgröße sind die Maßnahmen der seibstausgerichteten Gates und der durch das erfindungsgemäße Verfahren erreichten Kontakte. Toleranzen bei der Maskenausrichtung werden wesentlich verbessert und erhöht, so daß selbst dort, wo Maskierschritte in den verschiedenen Ausführungsbeispielen der beschriebenen Prozesse verwendet werden, die Maskenausrichtung nicht kritisch ist. Im allgemeinen können die
durch entsprechende Lagen geöffneten Fenster Übergröße aufweisen, um die Maskenausrichtungstoleranz zu erhöhen, ohne die Möglichkeit des Kurzschließens zu irgendeiner aktiven oder leitenden Zone oder Struktur einzuführen.
909848/0873
Zahlreiche Abwandlungen sowie Änderungen des erfindungsgemäßen Verfahrens sowie der erfindungsgemäßen Vorrichtungen und Strukturen sowie der integrierten Schaltungskonstruktionen liegen im Rahmen der Erfindung. Wenn beispielsweise N-Kanal-Vorrichtungen beschrieben sind, so können auch stattdessen P-Kanal-Vorrichtungen bei diesem Verfahren benutzt werden. Die Verfahren wurden unter Verwendung "Massen"-Silicium dargestellt, es könnten aber auch Siliciumlagen auf anderen Substraten, wie beispielsweise Silicium auf Saphir, als Alternative verwendet werden.
Zusammenfassend sieht die Erfindung somit eine Verfahren zur Erzeugung von VLSI-Schaltungen vor, und zwar unter Verwendung von selbstausrichtenden Gates und Kontakten für FET-Vorrichtungen, und zwar für sowohl diffundierte Verbindungsleitungen im Substrat als auch Polysiliciumverbindungsleitungen, angeordnet auf isolierendem Feldoxid, ausgebildet auf dem Substrat. Die Maskenausrichtungstoleranzen werden vergrößert und nichtkritisch gemacht. Die Verwendung von Materialien in darauffolgenden Lagen mit unterschiedlichen Ätzcharakteristiken gestatten die selektive Oxydation gewünschter Teile nur von der Struktur ohne die Notwendigkeit der Maskierung und Entfernung von ausgewähltem Material von gewünschten Stellen durch Chargenentfernungsverfahren, und zwar wiederum ohne die Verwendung der Maskierung. Es ergeben sich so VSLI-Schaltungen mit erhöhter Dichte und Zuverlässigkeit.
909848/0873
Leerseite

Claims (53)

Patentansprüche
1. Verfahren zur Herstellung von Gate-/ Source- und Drain-Kontakten zu entsprechenden Zonen einer FET-Vorrichtungsstruktur,ausgebildet auf einem freiliegenden Oberflächengebiet eines Substrats,mit ersten definierten Feldoxidzonen, wobei die FET-Vorrichtung eine Gatestruktur einschließlich einer dielektrischen Lage auf dem freiliegenden Oberflächengebiet des Substrats abgedeckt durch eine Polysiliciumgateelektrode aufweist, gekennzeichnet durch: Aufbringen einer Lage aus dotiertem Polysilicium mit Dotierungs-Ionen darinnen über den Feldoxidzonen, dem freiliegenden Oberflächengebiet des Substrats und der Gatepolysiliciumelektrode.
Aufbringen einer Lage aus Siliciumnitrid über der dotierten Polysiliciumlage,
selektive Entfernung von Teilen der Siliciumnitridlage zum Freilegen der Polysiliciumlage, wobei Siliciumnitridteile über den dotierten Polysiliciumlageteilen,die benachbart auf den Source-, Drain und Gate-Zonen der FET-Vorrichtung angeordnet sind, beibehalten werden, um die ermähnten benachbarten Polysiliciumlageteile zu schützen, Aussetzen der Struktur gegenüber einem thermischen Oxydationsverfahren zur Umwandlung der freiliegenden Polysiliciumlage in Siliciumdioxid, um dadurch Überkreuzungs-Siliciumdioxidzonen herzustellen, die die Gatestruktur der FET-Vorrichtung von den Polysiliciumlageteilen benachbart auf den Source- und Drain-Zonen der FET-Vorrichtung trennen, und Aussetzen der Struktur gegenüber einem selektiven Materialentfernungsprozess, der das Nitridmaterial entfernt, ohne in materieller Weise das Nicht-Nitridmaterial zu beeinflussen, um so die Siliciumnitridteile zu entfernen und die darunterliegende Oberfläche der geschützten Polysiliciumteile freizulegen,wobei die freigelegten Polysiliciumoberflächen elektrische Kontaktgebiete für jeweils die Source-, Drain- und Gate-Zonen der FET-Vorrichtung vorsehen.
909848/0873
2. Verfahren nach Anspruch 1, gekennzeichnet durch das Aufbringen einer Metallisierungslage auf die Oberfläche der sich ergebenden Struktur und
selektive Entfernung von Teilen der Metallisierungslage zur Beibehaltung von Verbindungsleitungen, welche die freiliegenden Kontaktgebiete von den Source-, Drain- und Gate-Zonen der FET-Vorrichtung kontaktieren.
3. Verfahren nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß der thermische Oxydationsprozess die in der dotierten Polysiliciumlage in Kontakt mit der freiliegenden Oberfläche des Substrats vorhandenen Dotier-Ionen in die freiliegende Oberfläche des Substrats diffundiert, um dotierte aktive Source- und Drain-Zonen in mindestens der Oberfläche des Substrats zu gestatten.
4. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt der Aufbringung einer Lage aus dotiertem Polysilicium ein Abscheidungsprozess ist, um die dotierte Polysiliciumlage abzuscheiden.
5. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt der selektiven Entfernung von Teilen der Siliciumnitridlage folgendes aufweist: Aufbringung einer Lage aus Fotoresistmaterial auf der Siliciumnitridlage,
Bestrahlung der Fotoresistlage mit aktinischer Strahlung durch ein Maskenelement, wobei das Maskenelement verhindert, daß die aktinische Strahlung ausgewählte Teile der Fotoresistlage erreicht,
Aufbringen einer Entwicklerlösung auf die Fotoresistlage, wodurch die Entv.icklerlösung diejenigen Teile der Fotoresistlage entfernt, die nicht mit aktinischer Strahlung bestrahlt wurden,
Aussetzen der Siliciumnitridlage gegenüber einem Ätzverfahren, wodurch das Ätzverfahren alle nicht durch die ver-
909848/0873
bleibende Fotoresistlage abgedeckten Teile der Siliciumnitridlage entfernt/ und
Entfernung der verbleibenden Fotoresistlage.
6. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 1, dadurch gekennzeichnet, daß der selektive Materialentfernungsprozess ein Ätzverfahren ist.
7. Integrierte Schaltung mit einem Substrat mit einer ersten Oberfläche, gekennzeichnet durch eine Feldoxidlage ausgebildet auf der ersten Oberfläche des Substrats und mindestens ein ausgewähltes Gebiet des Substrats umgebend und isolierend (trennend), eine in dem erwähnten mindestens einen ausgewählten Gebiet des Substrats gebildete Feldeffektvorrichtung mit einer Gatestruktur angeordnet mittig zu und sich erstreckend über das ausgewählte Gebiet, und zwar unter Definition verbleibender getrennter erster und zweiter Teile in dem Gebiet,
wobei die Gatestruktur einschließlich einer ersten Gateisolatorlage ein Oxid des Substrats aufweist, eine zweite Gateisolatorlage ein Nitrid des Substratmaterials aufweist und eine dritte Gateisolatorlage ein Oxynitrid des Substratmaterials aufweist und ferner eine Gatemateriallage, und schließlich gekennzeichnet dadurch, daß das Substrat in den verbleibenden getrennten (separierten) ersten und zweiten Teilen des ausgewählten Gebiets dotiert ist, um Source- und Drain-Zonen der Feldeffekt-Vorrichtung zu bilden.
8. Integrierte Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Gateelektrode Polysilicium aufweist.
9. Integrierte Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß ferner ein Polysiliciumleiter vorgesehen ist, und zwar angeordnet auf dem Feldoxid zur Erzeugung elektrischer Zwischenverbindungen in der integrierten Schaltung.
90 9848/08 7 3
10. Integrierte Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß die Gateelektroden-Materiallage ein Polysiliciummaterial gemeinsam mit der entfernten PoIysiliciumverbindungsleitung (oder Leitverbindung) aufweist.
11. Integrierte Schaltung nach Anspruch 9 und/oder 10, dadurch gekennzeichnet, daß die Polysiliciumleitung eine freiliegende Kontaktoberfläche aufweist sowie eine darauf ausgebildete Isolieroxidlage,mit Ausnahme an der Kontaktoberfläche.
12. Integrierte Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß die ersten und zweiten Teile des Gebiets selbstausrichtende Kontaktoberflächen zu den entsprechenden Source- und Drain-Zonen der Feldeffekt-Vorrichtung vorsehen.
13. Integrierte Schaltung nach Anspruch 12, dadurch gekennzeichnet, daß die Gateelektroden-Materiallage auf allen freiliegenden Oberflächen eine isolierende Oxidlage ausgebildet besitzt, und zwar durch die Umwandlung eines Teils des Materials der Gateelektroden-Materiallage.
14. Integrierte Schaltung nach Anspruch 13, dadurch gekennzeichnet, daß ferner Verbindungsleitungen angeordnet und sich längs der Feldoxidlage erstreckend vorgesehen sind, und zwar in Kontakt mit den freiliegenden Kontaktoberflächen der Source- und Drainzonen, um eine elektrische Verbindung damit zu erzeugen, und ferner isoliert gegenüber der Gateelektroden-Materiallage durch die erwähnte isolierende Oxidlage, die darauf ausgebildet ist.
15. Integrierte Schaltung nach Anspruch 7, 8, 9 oder 10, dadurch gekennzeichnet, daß die erwähnte Feldoxidlage mindestens ein weiteres ausgewähltes Gebiet des Substrats umgibt und isoliert (trennt), wobei ferner eine diffundierte Verbindungsleitung in mindestens einem weiteren ausgebildeten Gebiet des Substrats vorgesehen ist.
909848/0873
16. Integrierte Schaltung nach einem oder mehreren der Ansprüche 7-10, dadurch gekennzeichnet, daß die erwähnte Feldoxidlage mindestens ein weiteres ausgewähltes Gebiet des Substrats umgibt und isoliert (trennt), und wobei weiterhin vorgesehen ist eine diffundierte Verbindungsleitung in dem erwähnten mindestens weiterem ausgewählten Gebiet des Substrats, und wobei jede der diffundierten Verbindungsleitung eine selbstausrichtende Kontaktoberfläche zur elektrischen Verbindung damit aufweist, und wobei ferner eine Oxidlage auf der Oberfläche ausgebildet ist, zur elektrischen Isolierung der diffundierten Verbindungsleitung,mit Ausnahme an der erwähnten Kontaktoberfläche derselben.
17. Integrierte Schaltung nach einem oder mehreren der Ansprüche 7-10, dadurch gekennzeichnet, daß die Feldoxidlage mindestens ein weiteres ausgewähltes Gebiet des Substrats umgibt und isoliert (trennt), wobei ferner folgendes vorgesehen ist: eine diffundierte Verbindungsleitung in dem erwähnten mindestens weiteren ausgewählten Gebiet des Substrats, und wobei jede der Source- und Drain-Zonen jeder der erwähnten Feldeffekt-Vorrichtungen gemeinsam verbunden ist mit einer entsprechenden diffundierten Verbindungsleitung, und wobei jede der diffundierten Verbindungsleitungen eine selbstausrichtende Kontaktoberfläche zur elektrischen Verbindung zu der diffundierten Verbindungsleitung und zu den jeweils zugehörigen Source- und Drain-Zonen aufweist, und wobei ferner eine Oxidlage auf der Oberfläche davon zur elektrischen Isolierung der Verbindungsleitung vorgesehen ist, und zwar mit Ausnahme der Kontaktoberflächen.
18. Integrierte Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß ferner eine elektrische Verbindung zur Gateelektroden-Materiallage der Gatestruktur vorgesehen ist.
19. Integrierte Schaltung nach Anspruch 18, dadurch gekennzeichnet, daß ferner eine Isolierlage über den ersten und zweiten verbleibenden Teilen vorgesehen ist, die die
909848/0873
entsprechenden Source- und Drain-Zonen der Feldeffekt-Vorrichtung umfassen, und wobei diffundierte Verbindungsleitungen jeweils verbunden sind mit den Source- und Drain-Zonen der Feldeffekt-Vorrichtung und selbstausrichtende Kontaktoberflächen zur elektrischen Verbindung über die entsprechenden der diffundierten Verbindungsleitungen zu den entsprechenden Source- und Drain-Zonen aufweisen, und wobei ferner eine Oxidlage über den entsprechenden der Verbindungsleitungen vorgesehen ist, um elektrisch diese, mit Ausnahme an den erwähnten Kontaktoberflächen, zu isolieren.
2O. Integrierte Schaltung, gekennzeichnet durch ein Substrat mit einer ersten Oberfläche, eine Feldoxidlage ausgebildet auf der ersten Oberfläche des Substrats und umgebend sowie isolierend (trennend) mindestens ein ausgewähltes Gebiet des Substrats, eine Nitridlage, die sich mindestens über die erwähnte Feldoxidlage erstreckt,
eine Feldeffekt-Vorrichtung ausgebildet in dem erwähnten mindestens einen ausgewählten Gebiet des Substrats, eine Gatestruktur mit einer ersten Gateisolatorlage aus einem Oxid des Substratmaterials, eine zweite Gateisolatorlage aus einem Nitrid des Substrats und eine Gateelektroden-Materiallage,
wobei die Gatestruktur mittig zu und sich über das ausgewählte Gebiet erstreckend angeordnet ist und verbleibende, getrennte arste und zweite Teile des ausgewählten Gebiets bildet, und wobei ferner das Substrat in den verbleibenden ersten und zweiten Teilen dotiert ist, um die entsprechenden Source- und Drain-Zonen der Feldeffekt-Vorrichtung zu definieren.
909848/0873
21. Integrierte Schaltung nach Anspruch 20, dadurch gekennzeichnet, daß die Gateelektrode Polysilicium aufweist.
22. Integrierte Schaltung nach Anspruch 20, dadurch gekennzeichnet, daß ferner ein Polysilisiumleiter auf dem Feldoxid angeordnet ist, um elektrische Verbindungen in der integrierten Schaltung vorzusehen.
23. Integrierte Schaltung nach Anspruch 22, dadurch gekennzeichnet, daß die Gateelektroden-Materiallage ein PoIysiliciumaterial gemeinsam mit der entfernten Polysiliciumverbindungsleitung (Leitungsverbindungsvorrichtung) aufweist.
24. Integrierte Schaltung nach Ansprüchen 22 oder 23, dadurch gekennzeichnet, daß die Polysiliciumleitung eine freiliegende Kontaktoberfläche aufweist sowie eine darauf ausgebildete isolierende Oxidlage,mit Ausnahme an der erwähnten Kontaktoberfläche.
25. Integrierte Schaltung nach Anspruch 20, dadurch gekennzeichnet, daß die ersten und zweiten Teile des Gebiets selbstausrichtende Kontaktoberflächen für die entsprechenden Source- und Drain-Zonen der Feldeffekt-Vorrichtung vorsehen.
26. Integrierte Schaltung nach Anspruch 25, dadurch gekennzeichnet, daß die Gateelektroden-Materiallage auf sämtlichen freiliegenden Oberflächen eine isolierende Oxidlage ausgebildet aufweist, und zwar gebildet durch die Umwandlung eines Teils des Materials der Gateelektroden-Materiallage.
27. Integrierte Schaltung nach Anspruch 26, gekennzeichnet durch Verbxndungsleitungen,angeordnet und sich längs der Feldoxidlage erstreckend in Kontakt mit den freiliegenden Kontaktoberflächen der Source- und Drain-Zonen zur Erzeugung einer elektrischen Verbindung damit und isoliert (getrennt) von der Gateelektroden-Materiallage durch die isolierende Oxidlage, die darauf ausgebildet ist.
909848/0873
28. Integrierte Schaltung nach Ansprüchen 20, 21, 22 oder 23, dadurch gekennzeichnet, daß die Feldoxidlage mindestens ein weiteres ausgewähltes Gebiet des Substrats umgibt und isoliert (trennt), und wobei ferner eine diffundierte Verbindungsleitung in dem erwähnten mindestens einen weiteren ausgewählten Gebiet des Substrats vorgesehen ist.
29. Integrierte Schaltung nach Ansprüchen 20, 21, 22 oder 23, dadurch gekennzeichnet, daß die Feldoxidlage mindestens ein weiteres ausgewähltes Gebiet des Substrats umgibt und isoliert, und daß ferner eine diffundierte Verbindungsleitung in dem erwähnten mindestens weiteren ausgewählten Gebiet des Substrats vorhanden ist, und wobei jede der diffundierten Verbindungsleitungen eine selbstausgerichtete Kontaktoberfläche aufweist für die elektrische Verbindung damit und eine Oxidlage ausgebildet auf der Oberfläche davon zur elektrischen Isolierung der diffundierten Verbindungsleitung, mit Ausnahme an der erwähnten Kontaktoberfläche.
30. Integrierte Schaltung nach einem oder mehreren der Ansprüche 20-2 3, dadurch gekennzeichnet, daß die Feldoxidlage mindestens ein weiteres ausgewähltes Gebiet des Substrats umgibt und isoliert, und daß ferner eine diffundierte Verbindungsleitung in dem mindestens einen weiteren ausgewählten Gebiet des Substrats vorgesehen ist, und wobei jeweils die Source- und Drain-Zonen jeder der erwähnten Feldeffektvorrichtung gemeinsam mit einer entsprechenden diffundierten Verbindungsleitung verbunden sind, und wobei ferner jede der diffundierten Verbindungsleitungen eine selbstausgericatete Kontaktoberfläche für die elektrische Verbindung mit der diffundierten Verbindungsleitung und den entsprechenden zugehörigen Source- und Drain-Zonen aufweist, und ferner eine Oxidlage auf der Oberfläche davon vorgesehen ist zur elektrischen Isolierung der Verbindungsleitung, mit Ausnahme ihrer Kontaktoberflächen.
909848/0873
31. Integrierte Schaltung nach Anspruch 20, dadurch gekennzeichnet, daß ferner eine elektrische Verbindung mit der Gateelektroden-Materiallage der Gatestruktur vorgesehen ist.
32. Integrierte Schaltung nach Anspruch 31, dadurch gekennzeichnet, daß ferner eine Isolierlage über den ersten und zweiten verbleibenden Teilen vorgesehen ist, die entsprechende Source- und Drain-Zonen der Feldeffektvorrichtung aufweist, und daß die diffundierten Verbindungsleitungen jeweils verbunden sind mit den Source- und Drain-Zonen der Feldeffektvorrichtung und selbstausrichtende Kontaktoberflächen aufweisen für die elektrische Verbindung durch die entsprechenden diffundierten Verbindungsleitungen zu den entsprechenden Source- und Drain-Zonen, und wobei ferner eine Oxidlage über den entsprechenden der Verbindungsleitungen vorgesehen ist für die elektrische Isolierung derselben,mitAusnahme an deren Kontaktoberflächen.
33. VLSI-Schaltung, gekennzeichnet durch ein Substrat mit einer ersten Oberfläche, eine Feldoxidlage ausgebildet auf der ersten Oberfläche des Substrats und eine Vielzahl von ausgewählten Gebieten des Substrats umgebend und isolierend,
Feldeffektvorrichtungen gebildet in einer Vielzahl von entsprechenden ersten der ausgewählten Gebiete des Substrats, wobei jede Vorrichtung eine Gate-Struktur angeordnet aufweist, und zwar mittig zu und sich erstreckend über das entsprechende erste ausgewählte Gebiet unter Definition verbleibende.r gesonderter erster und zweiter Teile des Gebiets, wobei die Gate-Struktur eine erste ein Oxid des Substrats aufweisende Gateisolatorlage aufweist, eine zweite Gateisolatorlage aus einem Nitrid des Substratmaterials und eine dritte Gateisolatorlage aus einem Oxynitrid des Substratmaterials, und schließlich mit einer Gateelektroden-Materiallage, wobei ferner diffundierte Verbindungsleitungen in einer Vielzahl entsprechender zweiter ausgewählter Gebiete des Substrats ausgebildet sind, das Substrat in den ersten und
90 9848/08 73.
zweiten Teilen jedes des ersten ausgewählten Gebiets dotiert ist, um die Source- und Drain-Zonen der Feldeffektvorrichtungen zu bilden, und ferner in den zweiten ausgewählten Gebieten dotiert ist, um die diffundierten Verbindungsleitungen in dem Substrat zu bilden, wobei ferner mehrere Polysiliciumleiter auf dem Feldoxid angeordnet sind, die Source- und Drain-Zonen jeder der Feldeffektvorrichtungen an der ersten Oberfläche des Substrats freiliegen, um selbstausrichtende Kontaktoberflächen zu den entsprechenden Source- und Drain-Zonen vorzusehen, und wobei ferner jede der diffundierten Leitungen mit einer Oxidlage abgedeckt ist für die elektrische Isolierung und mindestens ausgewählte der diffundierten Leitungen ein freiliegendes Oberflächengebiet für einen elektrischen Kontakt damit besitzen, und wobei ferner jeder der Polysiliciumleiter eine Oxidisolationslage darauf für die elektrische Isolierung besitzt und an mindestens ausgewählten der PoIysiliciumleiter eine freiliegende Kontaktoberfläche für die elektrische Verbindung damit vorgesehen ist, und wobei schließlich Leitmittel angeordnet sind,auf dem Substrat sich in verschiedener Weise erstreckend über das Feldoxid und die isolierenden Oxidlagen auf den Polysiliciumleitern und den diffundierten Leitungen auf den freiliegenden Kontaktoberflächen und abgegrenzt zur Erzeugung elektrischer Verbindung damit, wobei die diffundierten Verbindungsleitungen, die PoIysiliciumleiter und die Verbindungslagenleiter die elektrische Zwischenverbindung der Feldeffektvorrichtungen gemäß der integrierten Schaltung vorsehen.
34. VSLI-Schaltung, gekennzeichnet durch ein Substrat mit einer ersten Oberfläche, eine Feldoxidlage ausgebildet auf der ersten Oberfläche des Substrats und eine Vielzahl von ausgewählten Gebieten des Substrats umgebend und isoli jrend,
eine sich mindestens über die Feldoxidlage erstreckende Nitridlage,
Feldeffektvorrichtungen ausgebildet in einer Vielzahl von entsprechenden ersten der ausgewählten Gebiete des Substrats, wobei jede Vorrichtung eine Gate-Struktur angeordnet mittig
9 0 9 8 A 8 / 0 8 7 3
zu und sich erstreckend über das entsprechende erste ausgewählte Gebiet aufweist und verbleibende gesonderte erste und zweite Teile des Gebiets definiert, eine Gate-Struktur mit einer ersten Gateisolatorlage, aufweisend ein Oxid des Substratmaterials, eine zweite Gateisolatorlage aufweisend ein Nitrid des Substrats,und eine Gateelektroden-Materiallage,
diffundierte Verbindungsleitungen ausgebildet in einer Vielzahl von entsprechenden zweiten ausgewählten Gebieten des Substrats,
wobei das Substrat in den ersten und zweiten Teilen jedes des ersten ausgewählten Gebiets dotiert ist, um Source- und Drain-Zonen der Feldeffektvorrichtungen zu definieren, und wobei es ferner in den erwähnten zweiten ausgewählten Gebieten dotiert ist, um diffundierte Verbindungsleitungen in dem Substrat zu bilden,
eine Vielzahl von Polysiliciumleitern angeordnet auf dem Feldoxid, wobei die Source- und Drain-Zonen jeder der Feldeffektvorrichtungen an der ersten Oberfläche des Substrats freiliegen,um selbstausrichtende Kontaktoberflächen zu den entsprechenden Source- und Drain-Zonen vorzusehen, und wobei ferner jede diffundierte Leitung abgedeckt ist mit einer Oxidlage zur elektrischen Isolierung und mindestens ausgewählte der diffundierten Leitungen ein freiliegendes Oberflächengebiet für den elektrischen Kontakt damit aufweisen, und wobei ferner jeder erwähnte Polysiliciumleiter eine Oxidisolationslage darauf zur elektrischen Isolation besitzt und mindestens ein ausgewählter der Polysiliciumleiter eine freiliegende Kontaktoberfläche für die elektrische Verbindung damit besitzt, wobei schließlich leitende Mittelauf dem Substrat angeordnet sind, und zwar sich erstreckend in verschiedener Weise über das Feldoxid und die Isolationsoxidlagen der Polysiliciumleiter und die diffundierten Leitungen auf den freiliegenden Kontaktoberflächen und abgegrenzt zur Erzeugung einer elektrischen Verbindung damit, wobei die diffundierten Verbindungsleitungen, die Polysiliciumleiter und die Verbindungslagenleiter eine elektrische Zwischenverbindung der Feldeffektvorrichtungen gemäß der integrierten Schaltung
909848/0 873
vorsehen.
35. Festkörpergebilde geeignet für VLSI-Schaltungen aus einer Vielzahl aktiver Vorrichtungen und Verbindungsleitungen gebildet auf jeweils ausgewählten Gebieten einer ersten Oberfläche eines monokristallinen Silicium-Halbleitersubstrats, gekennzeichnet durch mindestens eine aktive Vorrichtung gebildet auf einem entsprechend zugeordneten ausgewählten Gebiet und mindestens eine diffundierte Leitung gebildet auf einem in entsprechender Weise zugeordneten ausgewählten Gebiet der ersten Oberfläche des Substrats, jede aktive Vorrichtung weist dabei ein zusammengesetztes Gate auf der ersten Oberfläche des Substrats auf, erstreckt sich quer über und ist mittig angeordnet zu dem zugehörigen ausgewählten Gebiet und definiert verbleibende freiliegende erste und zweite getrennte Teile des ausgewählten Gebiets, wobei die zusammengesetzte Gate-Struktur eine Gateisolationslage aufweist, gebildet durch Umwandlung eines Teils des monokristallinen Siliciums der Substratoberfläche, eine Siliciumnitridlage, gebildet auf der Gateisolatorlage, und eine leitende Lage, gebildet auf der Siliciumnitridlage und mit einer Oxidlage, gebildet auf den freiliegenden Oberflächen davon durch Umwandlung eines Oberflächenteils der leitenden Lage, wobei die laterale oder seitliche Breite der Siliciumnitrid- und Gateisolator-Lage bestimmt ist durch die seitliche Breite der leitenden Lage einschließlich der darauf befindlichen Oxidlage, wobei das Substrat ferner selektiv dotiert ist in den gesonderten ersten und zweiten Teilen des zugehörigen ausgewählten Gebiets der aktiven Vorrichtung zur Definition von Source- bzw. Drain-Zonen, und wobei ferner die ersten und zweiten Teile des ausgewählten Gebiets erste und zweite elektrische Kontaktgebiete für die Source- bzw. Drain-Zonen bildend,
und wobei ferner jede diffundierte Verbindungsleitung gebildet ist in einem entsprechend zugeordneten ausgewählten Gebiet der ersten Oberfläche des Halbleitersubstrats und darin isoliert, wobei die Leitung einschließlich einer elektrischen Isolierlage darüber eine öffnung darinnen besitzt,
909848/0873
um die Leitung freizulegen, um eine Kontaktoberfläche für den elektrischen Kontakt zu der Leitung vorzusehen, und wobei ferner sich eine Vielzahl von leitenden Mitteln über das Substrat erstreckt und elektrisch davon isoliert ist, und zwar selektiv auf die source- und drain-elektrischen Kontaktgebiete in angrenzender Beziehung zu der zusammengesetzten Gate-Struktur zur Erzeugung elektrischen Kontakts zu den Source- und Drain-Zonen der aktiven Vorrichtung, wobei die Verbindungsmittel von der Gate-Leitungslage durch die zugehörige Oxidlage isoliert sind, und ferner sich auch erstreckend auf die freiliegende Kontaktoberfläche der diffundierten Verbindungsleitung zur Erzeugung eines elektrischen Kontakts zu der diffundierten Verbindungsleitung.
36. Festkörperstruktur nach Anspruch 35, dadurch gekennzeichnet, daß die Gateleitungslage Polysilicium aufweist.
37. Festkörperstruktur nach Anspruch 36, dadurch gekennzeichnet, daß die Oxidlage, gebildet auf der Gateleitungslage, Siliciumdioxid aufweist.
38. Aktive Vorrichtung mit selbstausrichtendem Gate und Source- und Drain-Kontakten, gebildet auf einem ausgewählten Gebiet einer ersten Oberfläche eines monokristallinen Silicium-Halbleitersubstrats, gekennzeichnet durch Feldoxid, selektiv gebildet auf der ersten Oberfläche des Substrats zur Definition, für jede aktive darauf auszubildende Vorrichtung, eines ausgewählten Gebiets, in dem die erste Oberfläche des Halbleitersubstrats freiliegt, und für jede Vorrichtung folgendes vorgesehen ist:
eine thermisch aufgewachsene Siliciumdioxidlage, die sich über das ausgewählte Gebiet erstreckt, eine Siliciumnitridlage, die sich mindestens über die Siliciumdioxidlage des ausgewählten Gebiets und über das Feldoxid erstreckt,
eine zusammengesetzte Gate-Struktur auf der ersten Oberfläche des Substrats,sich quer angeordnet mittig auf dem ausgewählten Gebiet erstreckend und erste und zweite separierte Teile des
909848/0873
ausgewählten Gebiets bildend, wobei die zusammengesetzte Gate-Struktur eine Polysiliciumlage aufweist, die sich in Transversalrichtung erstreckt und eine Siliciumdioxidlage selektiv ausgebildet auf den freiliegenden Oberflächen durch thermische Oxydation besitzt, wobei die Nitridlage die Bildung jedweder substantiellen Menge an Siliciumdioxid auf den verbleibenden ersten und zweiten separierten Teilen des ausgewählten Gebiets verhindert, und wobei die zusammengesetzte Gate-Struktur ferner Teile aus dem darunter liegenden Siliciumnitrid und Siliciumoxidlagen aufweist, und zwar definiert in der seitlichen oder lateralen Ausdehnung durch selektive Materialätzung der freiliegenden Nitridlage in den separierten Teilen des ausgewählten Gebiets, und durch Ätzung der Siliciumdioxidlage freiliegend durch Entfernung der Siliciumnitridlage, wodurch die erste Oberfläche des Halbleitersubstrats in den ersten und zweiten separierten Teilen des ausgewählten Gebiets freigelegt wird, und wobei die Gate-Polysilicium- und zugehörigen thermisch gebildeten Siliciumdioxid-Lagen die seitliche Erstreckung der darunter liegenden Siliciumnitrid- und Siliciumdioxid-Lagen der zusammengesetzten Gate-Struktur definieren, und wobei das Substrat selektiv in den gesonderten oder separierten ersten und zweiten Teilen des ausgewählten Gebiets dotiert wird, um die Source- bzw. Drain-Zonen zu definieren, wobei ferner die ersten und zweiten Teile des ausgewählten Gebiets erste und zweite elektrische Kontaktgebiete definieren für die Source- bzw. Drain-Zonen der aktiven Vorrichtungen, wobei schließlich Leitungsmittel sich über das Substrat und elektrisch isoliert davon auf die Source- und Drain-elektrischen-Kontaktgebiete erstrecken, um einen elektrischen Kontakt mit Source- und Drain-Zonen vorzusehen, wobei die Leitungsmittel isoliert von der Polysiliciumlage sind durch die thermisch aufgewachsene Siliciumdioxidlage.
909848/0873
292Ί0Ί0
39. Verfahren zur Herstellung von VLSI-Schaltungen mit Feldeffekt-Halbleitervorrichtungen und Verbindungsleitungen auf einem monokristallinen Silicium-Halbleitersubstrat mit einer ersten Oberfläche, auf der integrierte Schaltungen ausgebildet werden sollen, gekennzeichnet durch folgende Schritte:
Ausbildung eines Feldoxids auf der ersten Oberfläche, umgebend und isolierend ausgewählte Gebiete der ersten Oberfläche, auf denen jeweils entsprechende aktive Vorrichtungen ausgebildet werden sollen,
thermisches Aufwachsen einer Siliciumdioxidlage auf den ausgewählten Gebieten der ersten Oberfläche mit einer Dicke geeignet für die Gateisolatorlage einer aktiven Vorrichtung,
Ausbildung einer Siliciumnitridlage auf der Siliciumdioxidlage und sich erstreckend mindestens über die ausgewählten Gebiete,
Abscheidung einer Lage aus dotiertem Polysilicium auf der Nitridlage,
Abgrenzung der Polysiliciumlage zur Definition einer Gatepolysiliciumlage, sich transversal zu dem ausgewählten Gebiet für jede der aktiven Vorrichtungen erstreckend und zur Definition von Polysilicium-Verbindungsleitungen auf dem Feldoxid, und Entfernung verbleibender Teile der Polysiliciumlage, wobei die Gatepolysiliciumlage erste und zweite verbleibende Teile des ausgewählten Gebiets entsprechend zu den Source- und Drain-Zonen der aktiven Vorrichtung definiert,
Oxydierung der Oberflächen der Gatepolysiliciumlage und der Polysiliciumverbindungsleitungen, während die Siliciumnitridlage über den Source- und Drain-Zonen jeder aktiven Vorrichtung beibehalten bleibt, um die Bildung jedweder substantiellen Menge an thermischem Oxid auf den Source- und Drain-Zonen zu verhindern,
Entfernung der freiliegenden Teile der Siliciumnitridlage durch ein materialselektives Entfernungsverfahren, wodurch die darunter liegende Siliciumdioxidlage auf den Source- und Drain-Zonen freigelegt wird, Entfernung der Siliciumdioxidlage freigelegt durch die
'909848/0873
Entfernung der Teile der Nitridlage, um dadurch die Oberfläche des Substrats an den erwähnten Source- und Drain-Zonen von mindestens ausgewählten der aktiven Vorrichtungen freizulegen, um dadurch selbstausgerichtete Kontakte zu den Source- und Drain-Zonen der ausgewählten aktiven Vorrichtungen vorzusehen.
40. Verfahren nach Anspruch 39, gekennzeichnet durch das Entfernen eines Teils der thermisch auf den Polysilicium-Verbindungsleitungen ausgebildeten Oxidlage zur Freilegung des darunter liegenden Polysiliciums und zur Definition einer elektrischen Kontaktoberfläche.
41. Verfahren nach Ansprüchen 39 oder 40, gekennzeichnet durch das Vorsehen von Verbindungsleitungen, die sich über das Feldoxid erstrecken und in Kontakt mit den freiliegenden Oberflächen der Source- und Drain-Zonen der ausgewählten aktiven Vorrichtungen zur Erzeugung einer elektrischen Verbindung damit.
42. Verfahren nach Ansprüchen 39 oder 40, ferner gekennzeichnet durch Aufbringung eines leitenden Materials auf die Oberfläche des Substrats, welches sich über das Feldoxid und die aktiven Vorrichtungen erstreckt und die freiliegende Substratoberfläche in den Source- und Drain-Zonen der ausgewählten aktiven Vorrichtungen kontaktiert, und Abgrenzung der leitenden Materiallage zur Erzeugung unabhängiger Verbindungsleitungen zur Erzeugung eines elektrischen Kontakts zu den Source- und Drain-Zonen jeder der ausgewählten aktiven Vorrichtungen.
43. Verfahren nach Anspruch 40, gekennzeichnet durch die Abgrenzung der Polysiliciumlage für mindestens ausgewählte der aktiven Vorrichtungen zur Verbindung der Gatepolysiliciumlage und einer zugehörigen Polysilicium-Verbindungsleitung, um dadurch einen entfernten elektrischen Kontakt zu der Polysiliciumlage des Gates vorzusehen, und zwar durch die
8.-19848/0873
Polysilicium-Verbindungsleitung an der freiliegenden PoIysilicium-Kontaktoberflache.
44. Verfahren nach Anspruch 39, gekennzeichnet durch Ausbildung des Feldoxids zur Definition" weiterer ausgewählter Gebiete der ersten Oberfläche, in der jeweils entsprechende diffundierte Verbindungsleitungen ausgebildet werden sollen,
gleichzeitiges thermisches Aufwachsen einer Siliciumdioxidlage auf die weiteren ausgewählten Gebiete der ersten Oberfläche,
gleichzeitige Ausbildung der Siliciumnitridlage auf der Siliciumdioxidlage mindestens über den weiteren ausgewählten Gebieten,
gleichzeitige Entfernung der Nitridlage von gewünschten Kontaktgebieten der diffundierten Verbindungsleitungen zur Erzeugung einer elektrischen Kontaktoberfläche zu jeder der diffundierten Verbindungsleitung.
45. Verfahren nach Ansprüchen 39 oder 44, dadurch gekennzeichnet, daß der Schritt des Ausbildens einer Siliciumnitridlage das Vorsehen einer Siliciumnitridlage über dem Substrat, einschließlich des Feldoxids und der ausgewählten Gebiete, umfaßt, und daß der Schritt der Entfernung der Nitridlage ausgeführt wird durch Entfernung von Teilen der Siliciumnitridlage von denjenigen ausgewählten Gebieten, an denen Kontaktoberflächen vorgesehen werden sollen, wobei die entfernten Teile wesentlich größer sind als die Kontaktoberflächen.
46. Vei-fahren nach Ansprüchen 39 oder 40, gekennzeichnet durch Aufbringen einer Lage aus Isoliermaterial an dem Feldoxid und den ausgewählten Gebieten, einschließlich der freiliegenden Kontaktoberflächen der ausgewählten Gebiete, und Entfernung vergrößerter Teile der Isolationslage, die über jedem Kontaktgebiet liegt und dieses umgibt, um die Kontaktgebiete freizulegen, während die verbleibenden Teile der Isolationslage zusätzliche Isolierung geben,
909848/0873
Aufbringen einer leitenden Materiallage auf die Oberfläche der Isolationslage und Erstreckung in Kontakt mit den freiliegenden Kontaktoberflächen der ausgewählten Gebiete, und Abgrenzung der leitenden Materiallage zur Erzeugung unabhängiger elektrischer Verbindungen zu den freiliegenden Kontaktoberflächen der ausgewählten Gebiete.
47. Verfahren zur Herstellung einer Feldeffekt-Halbleitervorrichtung auf einem monokristallinen Siliciumsubstrat mit einer ersten Oberfläche, auf der die Vorrichtung ausgebildet werden soll, gekennzeichnet durch folgende Schritte: thermisches Wachsen einer Siliciumdioxidlage auf dem ausgewählten Gebiet der ersten Oberfläche auf einer Dicke geeignet für die Gateisolatorlage der Feldeffekt-Vorrichtung, Ausbildung einer Siliciumnitridlage auf der Siliciumdioxidlage,
Ausbildung einer Siliciumoxynitridlage auf der Siliciumdioxidlage,
Abscheidung einer Lage aus dotiertem Polysilicium auf der Nitridlage,
Abgrenzung der Polysiliciumlage zur Definition einer Gatepolysiliciumlage, die sich quer zum ausgewählten Gebiet der aktiven Vorrichtung erstreckt, und Entfernung der verbleibenden Teile der Polysiliciumlage, wobei die Gatepolysiliciumlage erste und zweite verbleibende Teile des ausgewählten Gebiets entsprechend den Source- und Drain-Zonen der aktiven Vorrichtungen definiert, Oxydierung der Oberfläche der Gate-Polysiliciumlage, während die Siliciumnitrid- und Siliciumoxynitrid-Lagen über den Source- und Drain-Zonen der aktiven Vorrichtung beibehalten werden, um die Ausbildung irgendeiner substantiellen Menge an Oxid darauf zu verhindern,
Entfernung der Ox/nitridlage von denjenigen Teilen, die über den Source- und Drain-Zonen liegen, und zwar durch einen Oxid-Entfernungsprozesschritt, während eine hinreichende Dicke des Siliciumdioxids auf der Gatepolysiliciumlage beibehalten wird, um eine elektrische Isolierung demgegenüber vorzusehen,
909848/0873
Entfernung der Nitridlagenteile über den Source- und Drain-Zonen,
Entfernung der Siliciumdioxidlage, abgedeckt durch die Entfernung der erwähnten Teile der Nitridlage, wodurch selbstausgerichtete Kontaktgebiete zu den Source- und Drain-Zonen vorgesehen werden.
48. Verfahren zur Herstellung einer Feldeffekt-Halbleitervorrichtung auf einem monokristallinen Siliciumsubstrat
mit einer ersten Oberfläche, auf der die Vorrichtung ausgebildet werden soll, gekennzeichnet durch folgende Schritte: thermische Oxydierung der Oberfläche des Halbleitersubstrats zur Bildung einer Siliciumdioxidlage darauf,
Ausbildung einer Siliciumnitridlage auf der Siliciumdioxidlage, Beibehaltung von Teilen der Siliciumnitridlage und der entsprechenden darunter liegenden Siliciumdioxidlage in dem ausgewählten Gebiet und Entfernung verbleibender Teile der
Siliciumnitrid- und Siliciumdioxid-Lagen zur Freilegung der Substratoberfläche außerhalb des ausgewählten Gebiets,
thermisches Wachsen eines Feldoxids auf den freigelegten
Oberflächen des Substrats, das ausgewählte Gebiet umgebend, Abscheidung einer Lage aus dotiertem Polysilicium auf der
Nitridlage,
Abgrenzung der Polysiliciumlage zur Definition einer Gatepolysiliciumlage, die sich quer zu dem ausgewählten Gebiet erstreckt, und zwar für jede aktive Vorrichtung und zur
Definition von Polysilicium-Verbindungsleitungen auf dem
Feldoxid, und Entfernung verbleibender Teile der Polysiliciumlage, wobei die Gate-Polysiliciumlage erste und zweite verbleibende Teile des ausgewählten Gebiets definiert, und zwar entsprechend den Source- und Drain-Zonen jeder der aktiven
Vorrichtungen,
Oxydierung der Oberflächen der Gate-Polysiliciumlage und
der Polysilicium-Verbindungsleitungen, während die Siliciumnitridlage über den Source- und Drain-Zonen jeder aktiven Vorrichtung beibehalten wird, um die Bildung irgendeiner sub-
909848/0873
stantiellen Menge an thermischem Oxid auf den Source- und Drain-Zonen zu verhindern/
Entfernung der freiliegenden Teile der Siliciumnitridlage durch ein materialselektives Entfernungsverfahren, wodurch die darunter liegende Siliciumdioxidlage auf den Source- und Drain-Zonen freigelegt wird/
Entfernung der Siliciumdioxidlage, abgedeckt durch die Entfernung der Teile der Nitridlage, wodurch die Oberfläche des Substrats an den Source- und Drain-Zonen mindestens ausgewählter aktiver Vorrichtungen freigelegt wird, wodurch selbstausgerichtete Kontakte zu den Drain- und Source-Zonen der ausgewählten aktiven Vorrichtungen hergestellt werden.
49. Verfahren nach Anspruch 48, dadurch gekennzeichnet, daß nach Abgrenzung der Polysiliciumlage die Gate-Polysiliciumlage definiert wird für jede aktive Vorrichtung sowie Polysiliciumverbindungsleitungen auf dem Feldoxid: Ausbildung zweiter Nitridlagenteile, liegend über mindestens gewünschten Kontaktoberflächen der Polysiliciumleitungsverbindungen, und daraufhin Oxydierung der Oberflächen der Gate-Polysiliciumlage und der Polysiliciumverbindungsleitungen, während die Siliciumnitridlage über den Source- und Drain-Zonen und die zweiten Siliciumnitridlagenteile über den Polysiliciumleitungs-Kontaktoberflachen die Bildung irgendeines substantiellen thermischen Oxids darauf verhindern, und gleichzeitige Entfernung der zweiten Nitridlagenteile durch einen materialselektiven Entfernungsprozess, wodurch die darunter liegende gewünschte Kontaktoberfläche der PoIysiliciumleitung freigelegt wird, um dadurch einen selbstausrichtenden Kontakt zu jeder Polysiliciumleitung vorzusehen.
50. Verfahren zur Herstellung einer Feldeffekt-Halbleitervorrichtung auf einem monokristallinen Siliciumsubstrat mit einer ersten Oberfläche, auf der die Vorrichtung ausgebildet werden soll, gekennzeichnet durch folgende Schritte: thermische Oxydierung der Oberfläche des Halbleitersubstrats zur Bildung einer ersten Siliciumdioxidlage darauf, Ausbildung einer ersten Siliciumnitridlage auf der ersten
909848/0873
Siliciumdloxidlage,
Beibehaltung von Teilen der ersten Siliciumnitridlage und entsprechende darunter liegende erste Siliciumdioxidlagenteile, liegend über einem ausgewählten Gebiet der Substratoberfläche, und Entfernung verbleibender Teile der ersten Siliciumnitrid- und Siliciumdioxid-Lagen zur Freilegung der Substratoberfläche außerhalb des ausgewählten Gebiets, thermisches Aufwachsen eines Peldoxids auf die freiliegende Oberfläche des Substrats, das ausgewählte Gebiet umgebend, Entfernung der ersten Nitrid- und Siliciumdioxid-Lagen, thermisches Wachsen einer zweiten Siliciumdioxidlage auf das ausgewählte Gebiet,
Ausbildung einer zweiten Siliciumnitridlage auf der zweiten Siliciumdioxidlage und dem Feldoxid, Abscheidung einer Lage aus dotiertem Polysilicium auf der zweiten Nitridlage,
Abgrenzung der Polysiliciumlage zur Definition einer Gate-Polysiliciumlage, die sich quer zum ausgewählten Gebiet erstreckt, und zwar für jede aktive Vorrichtung und zur Definition von Polysilicium-Verbindungsleitungen auf der zweiten Nitridlage über dem Feldoxid, und Entfernung der verbleibenden Teile der Polysiliciumlage, wobei die erwähnte Gate-Polysiliciumlage erste und zweite verbleibende Teile des ausgewählten Gebiets entsprechend den Source- und Drain-Zonen jeder der aktiven Vorrichtungen definiert, Oxydation der Oberflächen der Gate-Polysiliciumlage und der Polysiliciumverbindungsleitungen, wobei die zweite Siliciumnitridlage über den Source- und Drain-Zonen jeder aktiven Vorrichtung beibehalten wird, um die Bildung jedweder sutstantiellen Menge an thermischem Oxid auf den Source- und Drainzonen zu verhindern, Entfernung freigelegter Teile der zweiten Siliciumnitridlage durch ein materialselektives Entfernungsverfahren, wodurch die darunter liegende erwähnte zweite Siliciumdioxidlage auf den Source- und Drain-Zonen freigelegt wird,
09848/0873
Entfernung der Teile der zweiten Siliciumdioxidlage, abgedeckt durch die Entfernung der erwähnten Teile der zweiten Nitridlage, wodurch die Oberfläche des Substrats an den Source- und Drain-Zonen von mindestens ausgewählten der aktiven Vorrichtungen freigelegt wird, wodurch selbstausgerichtete (selbstjustierte) Kontakte zu den Source- und Drain-Zonen der ausgewählten aktiven Vorrichtungen vorgesehen werden.
51. Verfahren nach Ansprüchen 39, 47, 48, 49 oder 5O, dadurch gekennzeichnet, daß nach der Oxydierung der Oberfläche der Gate-Polysiliciumlage Ionen in das Substrat zur Dotierung der ausgewählten Gebiete implantiert werden, wobei die Siliciumdioxid-Isolierlage, ausgebildet auf der Gate-Polysiliciumlage, die Dotierung des Substrats in den jeweils darunterliegenden Teilen verhindert.
52. VLSI-Schaltung, hergestellt nach dem Verfahren der Ansprüche 39, 40, 43 oder 44.
53. Feldeffekt-Vorrichtung, hergestellt nach dem Verfahren der Ansprüche 47, 48, 49 oder 50.
909848/0873
DE19792921010 1978-05-26 1979-05-23 Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte Ceased DE2921010A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/909,886 US4277881A (en) 1978-05-26 1978-05-26 Process for fabrication of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines

Publications (1)

Publication Number Publication Date
DE2921010A1 true DE2921010A1 (de) 1979-11-29

Family

ID=25427983

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792921010 Ceased DE2921010A1 (de) 1978-05-26 1979-05-23 Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte

Country Status (7)

Country Link
US (1) US4277881A (de)
JP (1) JPS54155782A (de)
DE (1) DE2921010A1 (de)
FR (1) FR2426977A1 (de)
GB (3) GB2021860B (de)
IT (1) IT1117188B (de)
NL (1) NL7904120A (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4587711A (en) * 1978-05-26 1986-05-13 Rockwell International Corporation Process for high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
EP0035690B1 (de) * 1980-03-06 1988-10-12 Kabushiki Kaisha Toshiba Halbleitervorrichtung mit isolierten Bauelementen und Verfahren zu ihrer Herstellung
US4317276A (en) * 1980-06-12 1982-03-02 Teletype Corporation Method of manufacturing an insulated gate field-effect transistor therefore in a silicon wafer
US4335502A (en) * 1980-10-01 1982-06-22 Standard Microsystems Corporation Method for manufacturing metal-oxide silicon devices
US4517729A (en) * 1981-07-27 1985-05-21 American Microsystems, Incorporated Method for fabricating MOS device with self-aligned contacts
JPS58175846A (ja) * 1982-04-08 1983-10-15 Toshiba Corp 半導体装置の製造方法
CA1198226A (en) * 1982-06-01 1985-12-17 Eliezer Kinsbron Method for manufacturing a semiconductor device
FR2548453B1 (fr) * 1983-06-30 1986-11-14 Thomson Csf Procede de fabrication d'un transistor a effet de champ a jonction vertical haute frequence
JPS6091673A (ja) * 1983-10-25 1985-05-23 Toshiba Corp 半導体装置の製造方法
US4584761A (en) * 1984-05-15 1986-04-29 Digital Equipment Corporation Integrated circuit chip processing techniques and integrated chip produced thereby
US4658496A (en) * 1984-11-29 1987-04-21 Siemens Aktiengesellschaft Method for manufacturing VLSI MOS-transistor circuits
JPS61150369A (ja) * 1984-12-25 1986-07-09 Toshiba Corp 読み出し専用半導体記憶装置およびその製造方法
CA1258320A (en) * 1985-04-01 1989-08-08 Madhukar B. Vora Small contactless ram cell
US5739569A (en) * 1991-05-15 1998-04-14 Texas Instruments Incorporated Non-volatile memory cell with oxide and nitride tunneling layers
US5384278A (en) * 1992-11-16 1995-01-24 United Technologies Corporation Tight control of resistor valves in a SRAM process
JP3653107B2 (ja) * 1994-03-14 2005-05-25 株式会社ルネサステクノロジ 半導体装置およびその製造方法
WO2000039858A2 (en) 1998-12-28 2000-07-06 Fairchild Semiconductor Corporation Metal gate double diffusion mosfet with improved switching speed and reduced gate tunnel leakage
US7078296B2 (en) 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
DE102006051490B4 (de) * 2006-10-31 2010-07-08 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung einer Passivierungsschicht ohne ein Abschlussmetall
TWI364798B (en) * 2008-03-21 2012-05-21 Vanguard Int Semiconduct Corp Semiconductor device and fabrication method thereof
US11276641B1 (en) * 2020-01-06 2022-03-15 Rockwell Collins, Inc. Conformal multi-plane material deposition

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3837935A (en) * 1971-05-28 1974-09-24 Fujitsu Ltd Semiconductor devices and method of manufacturing the same
JPS4859781A (de) * 1971-11-25 1973-08-22
US3899373A (en) * 1974-05-20 1975-08-12 Ibm Method for forming a field effect device
JPS50148084A (de) * 1974-05-20 1975-11-27
US3943542A (en) * 1974-11-06 1976-03-09 International Business Machines, Corporation High reliability, low leakage, self-aligned silicon gate FET and method of fabricating same
US4021789A (en) * 1975-09-29 1977-05-03 International Business Machines Corporation Self-aligned integrated circuits
JPS605065B2 (ja) * 1976-01-30 1985-02-08 株式会社日立製作所 Ｍｉｓ形半導体装置の製造方法
US4151537A (en) * 1976-03-10 1979-04-24 Gte Laboratories Incorporated Gate electrode for MNOS semiconductor memory device
NL7604986A (nl) * 1976-05-11 1977-11-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting, en inrichting vervaardigd door toe- passing van de werkwijze.
JPS6041470B2 (ja) * 1976-06-15 1985-09-17 松下電器産業株式会社 半導体装置の製造方法
US4057820A (en) * 1976-06-29 1977-11-08 Westinghouse Electric Corporation Dual gate MNOS transistor

Also Published As

Publication number Publication date
FR2426977A1 (fr) 1979-12-21
GB2100926A (en) 1983-01-06
IT7949184A0 (it) 1979-05-25
US4277881A (en) 1981-07-14
JPS54155782A (en) 1979-12-08
GB2106713B (en) 1983-08-10
GB2021860A (en) 1979-12-05
GB2100926B (en) 1983-05-25
GB2021860B (en) 1983-04-27
GB2106713A (en) 1983-04-13
IT1117188B (it) 1986-02-17
NL7904120A (nl) 1979-11-28

Similar Documents

Publication Publication Date Title
DE68918619T2 (de) Verfahren zum Herstellen eines selbstisolierenden source/drain-Kontaktes in einem MOS-Transistor.
DE69307216T2 (de) Verfahren für DMOS-Transistor mit Grabenstruktur unter Verwendung von sechs Masken
DE69524376T2 (de) Herstellungsverfahren für einen ein eeprom und einen kondensator enthaltenden integrierten schaltungschip
DE2921010A1 (de) Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE3788172T2 (de) MIS integrierte Schaltung, wie eine EPROM-Speicherzelle, und Verfahren zu deren Herstellung.
DE4028488C2 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE3037431C2 (de)
DE3245064C2 (de)
DE2922018A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE19747776C2 (de) Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung
DE2923995A1 (de) Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE10235986A1 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE3106202A1 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE2922014A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE3588129T2 (de) Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2922016A1 (de) Vlsi-schaltungen
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE4444686A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
DE19535629C1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE19521006C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8131 Rejection