DE69738558T2 - Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten - Google Patents

Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten Download PDF

Info

Publication number
DE69738558T2
DE69738558T2 DE69738558T DE69738558T DE69738558T2 DE 69738558 T2 DE69738558 T2 DE 69738558T2 DE 69738558 T DE69738558 T DE 69738558T DE 69738558 T DE69738558 T DE 69738558T DE 69738558 T2 DE69738558 T2 DE 69738558T2
Authority
DE
Germany
Prior art keywords
layer
gate
column
silicon
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69738558T
Other languages
English (en)
Other versions
DE69738558D1 (de
Inventor
Simon Deleonibus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of DE69738558D1 publication Critical patent/DE69738558D1/de
Application granted granted Critical
Publication of DE69738558T2 publication Critical patent/DE69738558T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01326—Aspects related to lithography, isolation or planarisation of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0125—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten auf einem Siliziumsubstrat.
  • Das Verfahren der Erfindung betrifft insbesondere die Herstellung von Feldeffekttransistoren des Typs mit isoliertem Gate wie etwa zum Beispiel MOS-Transistoren (Metal Oxide Semiconductor).
  • Die Erfindung findet auf den Gebieten der Mikroelektronik und insbesondere zur Herstellung integrierter Schaltkreise mit hoher Integrationsdichte Anwendung.
  • Stand der Technik
  • 1 der angefügten Zeichnungen stellt die Struktur eines Feldeffekttransistors eines bekannten Typs schematisch im Schnitt dar.
  • In einem Siliziumsubstrat 10 ist ein aktiver Bereich 12 durch eine oder mehrere, mit dem Bezugszeichen 14 bezeichnete Feldisolierschichten begrenzt. Die Feldisolierschichten 14 aus Siliziumoxid werden dadurch hergestellt, dass das Substrat 10 einer selektiven Oxidation in den den (die) aktiven Bereich(e) umgebenden Bereichen unterzogen wird. Während dieser Oxidation werden die aktiven Bereiche im Allgemeinen durch eine Siliziumnitridmaske geschützt.
  • Ein über dem aktiven Bereich 12 gebildetes Gate 16 des Transistors ist durch eine Gateoxidschicht 18 vom Substrat 10 getrennt. Die seitlichen Flanken des Gates 16 sind durch seitliche Spacer 20 isoliert.
  • Eine Doppelimplantation von Dotierungsverunreinigungen in dem aktiven Bereich 12 des Substrats 10 ermöglicht dort das Bilden von Source-Bereichen 22 und Drain-Bereichen 24. Eine erste Dotierung in geringer Dosis wird einfach unter Verwenden des Gates 16 als Implantationsmaske ausgeführt. Dann wird eine zweite Implantation in stärkerer Dosis nach der Bildung der seitlichen Spacer ausgeführt. Während der zweiten Implantation wird die durch das Gate und die seitlichen Spacer gebildete Anordnung als Ätzmaske verwendet. Diese doppelte Im plantation ermöglicht das Erhalten von Source- und Drain-Bereichen mit gradueller Konzentration.
  • Nach der Bildung des Gates 16 und der Source- und Drain-Bereiche 22, 24 wird die gesamte Struktur mit einer dicken Schicht 26 aus Isoliermaterial auf der Grundlage von Siliziumdioxid abgedeckt.
  • In der Isoliermaterialschicht 26 werden zu den Source- und Drain-Bereichen 22, 24 im Wesentlichen senkrechte Öffnungen 30, 32 gebildet. Die Öffnungen werden schließlich mit einem elektrisch leitenden Material 34 in elektrischem Kontakt mit den Source- und Drain-Bereichen gefüllt. Das leitende Material stellt auf diese Weise die Kontaktmittel dar.
  • Mit dem Bezugszeichen 38 bezeichnete, auf der Isoliermaterialschicht 26 gebildete Verbindungslinien werden mit dem elektrisch leitenden Material 34 verbunden. Sie gestatten das Verbinden verschiedener, auf demselben Substrat gebildeter Komponenten.
  • Eine vorstehend zusammenfassend beschriebene derartige Struktur und das Verfahren zu ihrer Herstellung weisen unter dem Gesichtspunkt der Miniaturisierung der Bauteile und integrierten Schaltkreise eine Anzahl Einschränkungen auf.
  • Tatsächlich weisen die Öffnungen 30, 32 und die darin gebildeten Kontaktmittel einen erheblichen Platzbedarf auf. Dieser Platzbedarf ist eines der Haupthindernisse für die Miniaturisierung.
  • Der gesamte Platzbedarf der Kontaktmittel umfasst nicht nur den direkt mit der Größe der Öffnungen 30 und 32 verbundenen Platzbedarf, sondern auch den mit einem Mindestabstand verbundenen Platzbedarf, dessen Erhalt einerseits zwischen den Kontaktmitteln und dem Gate 16 und andererseits zwischen den Kontaktmitteln und der Feldisolierung nötig ist.
  • Diese Mindestabstände sind insbesondere mit der Auflösung der zum Festlegen der Ätzmasken während der Herstellung der Öffnungen 30 und 32 verwendeten Werkzeuge zur Photolithographie verbunden. Praktisch werden zum Ausgleichen der auf die Auflösung der Werkzeuge zurückzuführenden Einschränkungen die diffundierten Bereiche, in denen die Kontaktmittel hergestellt werden, vergrößert. Dies lässt sich zum Beispiel auf einer Figur des Dokuments „Status, Trends, Comparison and Evolution of EPROM and FLASH EPROM Technolo gies" von A. Bergemont, Seite 575–582, Proc. 23rd ESSDERC, Grenoble, September 1993, erkennen.
  • Die Miniaturisierung der Transistoren und der mit diesen Transistoren gebildeten Schaltkreise erfordert die Verwendung von Werkzeugen mit hoher Genauigkeit und bedingt daher hohe Herstellungskosten.
  • 2 der Zeichnungen zeigt die Folgen eines Ausrichtungsfehlers der Kontaktmittel in einem Drain- oder Source-Bereich eines Transistors. Im Beispiel der 2 ist eine Kontaktmittelöffnung zu einer seitlichen Isolationsschicht verschoben.
  • Zur Vereinfachung der Beschreibung der 2 tragen die zu denen der 1 identischen oder ähnlichen Teile dieselben Bezugsziffern und folglich ist die vorangehende Beschreibung auf sie anwendbar.
  • 2 zeigt nur ein auf einem Source-Bereich 22 hergestelltes Kontaktmittel, die folgende Überlegung ist jedoch gleichermaßen auf ein Drain-Kontaktmittel anwendbar.
  • Wie 2 zeigt, wurde der der Source 22 gegenüberliegende obere Rand des Feldoxids beim Ätzen der Kontaktöffnung 32 in der Isolierschicht 26 angegriffen. Tatsächlich beruhen die Schicht 26 und das Feldoxid 14 alle beide auf Siliziumoxid und das die Kontaktmittelöffnungen bestimmende Ätzen weist keine gute Selektivität für eines dieser Teile gegenüber einem anderen auf.
  • Auf diese Weise besteht auf dem Boden der Kontaktmittelöffnungen das Risiko eines direkten Kontakts zwischen einem leitenden Material, das in diesen Öffnungen gebildet wurde, um die Kontaktmittel darzustellen, und dem Substrat 10. Dies bringt das Risiko eines systematischen Kurzschlusses mit dem Substrat in den Source- und Drain-Bereichen mit sich.
  • Außerdem ist selbst in dem Fall, wenn das Feldoxid wie in der Zeichnung von 2 dargestellt nur teilweise angegriffen ist, die Qualität der Isolierung, die es liefert, verringert.
  • Zum Begrenzen der negativen Auswirkungen eines Ausrichtungsfehlers bei den Kontaktöffnungen und deren Überlappung mit den Feldoxidbereichen ist es möglich, unter den Kontaktmittelöffnungen befindliche Teile des Substrats zu dotieren. Eine derartige Dotierung ist in der
  • 2 mit dem Bezugszeichen 40 bezeichnet. Sie weist gewissermaßen eine Wirkung des Verlängerns des Source-Bereichs 22 unter die Kontaktmittelöffnung 32 auf. Wenn daher diese Öffnung mit einem leitenden Material gefüllt wird, steht dieses Material mit dem Substrat 10 nicht direkt in Kontakt.
  • Diese Maßnahmen sind komplex und bringen nur eine teilweise Lösung des gestellten Problems.
  • Aus dem Dokument DE-43 36 869 ist ein Verfahren zur Herstellung eines MOS-Transistors bekannt. Dieses Verfahren umfasst neben anderen Schritten die Schritte des Bildens eines Schichtenstapels auf einem Substrat, der eine Oxidschicht, eine dotierte Polysiliziumschicht und eine Nitridschicht aufweist, Ätzens des Stapels gemäß einer ersten Maske mit Stopp auf der Oxidschicht, Bildens einer Isolierschicht auf den Seitenwänden des geätzten Stapels und der Oxidation des Substrats zum Bilden von Feldoxidschichten in dem Substrat. Ein Source/Drain-Bereich geringer Konzentration und ein Source/Drain-Bereich hoher Konzentration werden anschließend durch Ätzen gemäß einer zweiten Maske, Ionenimplantationen und Wärmebehandlungen in dem Substrat hergestellt.
  • Die vorliegende Erfindung hat folglich zum Gegenstand, ein Verfahren zur Herstellung eines Transistors vorzuschlagen, bei dem die vorstehend erwähnten Probleme nicht auftreten.
  • Die Erfindung hat insbesondere zum Gegenstand, ein Verfahren zur Herstellung eines Transistors vorzuschlagen, bei dem eine physische Trennung zwischen den Kontaktmitteln und dem Rand der Feldoxide ungeachtet der Dicke dieser Feldoxide automatisch sichergestellt ist.
  • Ein weiterer Gegenstand ist das Vorschlagen eines Verfahrens, das das Herstellen weiter miniaturisierter Transistoren und folglich von Schaltkreisen mit einer höheren Integrationsdichte ermöglicht.
  • Ein Gegenstand ist auch das Vorschlagen eines Verfahrens, das die Befreiung von einem hohen Maß an mit der Auflösung der verwendeten photolithographischen Werkzeuge verbundenen Zwängen ermöglicht.
  • Beschreibung der Erfindung
  • Zum Erreichen der vorstehend angeführten Gegenstände hat die Erfindung genauer ein Ver fahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten auf einem Substrat zum Gegenstand, das die folgenden, sukzessiven Schritte umfasst:
    • a) Bildung eines Schichtenstapels auf dem Substrat, der der Reihe nach eine so genannte Gateoxidschicht, eine Gateschicht und mindestens eine Schutzschicht umfasst,
    • b) Bildung einer ersten Ätzmaske auf dem Stapel, wobei die Maske wenigstens ein einem aktiven Bereich eines Transistors entsprechendes Muster aufweist, und Ätzung des Stapels gemäß der ersten Maske mit Stopp auf der Gateoxidschicht, wobei von dem Stapel wenigstens eine dem Motiv des genannten aktiven Bereich entsprechende Säule aus dem Stapel erhalten bleibt,
    • c) Bildung seitlicher Spacer auf den Flanken der Säule und Implantation von Dotierungsverunreinigungen, fähig eine Oxidation zu begünstigen, in einem nicht durch die Säule und die seitlichen Spacer maskierten Bereich des Siliziumsubstrats,
    • d) lokalisierte Oxidation des Siliziumsubstrats in dem implantierten Bereich und Elimination der seitlichen Spacer und der Schutzschicht, um eine Feldisolationsschicht (Oxid) zu bilden,
    • e) Abscheidung einer die Säule umgebenden Schicht aus isolierendem Material und Politur der Schicht aus isolierendem Material mit Stopp auf der Säule des Stapels,
    • f) Bildung einer zweiten Maske mit einem Gate-Muster und Ätzung der Säule gemäß der zweiten Maske mit Stopp auf der Gateoxidschicht, um eine Gate-Struktur mit zweiten Flanken zu bilden und um dritte Flanken zu entblößen, die den aktiven Bereich abgrenzen,
    • g) Bildung von selbstausrichtenden isolierenden seitlichen Spacern auf den zweiten und dritten Flanken, Implantation von Source und Drain in dem Siliziumsubstrat auf beiden Seiten der Gate-Struktur in den Bereichen, wo das Gateoxid durch die Ätzung der Säule entblößt ist,
    • h) und Eliminierung des entblößten Gateoxids und Bildung von Kontaktmitteln auf Source und Drain, selbstausgerichtet auf die Gate-Struktur.
  • Dank der lokalisierten Oxidation des Substrats in dem implantierten Bereich sowie der auf den Flanken der Säule gebildeten lokalisierten seitlichen Spacer, ist der oxidierte Bereich, der die Feldisolierung auf beiden Seiten des aktiven Bereichs bildet, von den Drain- und Source-Bereichen getrennt.
  • Da die Kontaktmittel auf der Gate-Struktur und den dritten Flanken, die den aktiven Bereich begrenzen, selbstausgerichtet sind, ist zwischen diesen Kontaktmitteln und der Feldisolierung außerdem ein Sicherheitsabstand ausgespart. Die Kontaktmittel sind aus diesem Grund auch bezüglich der Feldisolierung selbstausgerichtet. Ein Sicherheitsabstand ist ebenfalls zwischen den Kontaktmitteln und dem Gate ausgespart.
  • Die Sicherheitsabstände können leicht eingestellt werden, indem die Dicke der seitlichen Spacer und gegebenenfalls der Implantation von Dotierungsverunreinigungen (n oder p) während des Schritts c) verändert werden. Überdies ist das Einstellen der Sicherheitsabstände nicht von der Streuung der Abmessungen oder eventuellen Ausrichtungsfehlern der photolithographischen Mittel abhängig.
  • Gemäß einer vorteilhaften Weiterbildung der Erfindung kann das Verfahren außerdem nach Schritt e) die Bildung einer so genannten Shuntschicht umfassen, die im Kontakt mit der Gate-Schicht der Säule steht und die Isoliermaterialschicht bedeckt. Die zweite Maske wird über der Shuntschicht gebildet und die Shuntschicht wird während des Schritts f) auch geätzt, um Teil der Gate-Struktur zu werden.
  • Wenn die Shuntschicht gebildet wird, kann sie eine Adressierzeile des Transistorgates wie etwa zum Beispiel eine Wortleitung in einem Nur-Lese-Speicher darstellen (zur Veranschaulichung siehe Dokument (1)).
  • Gemäß einem weiteren Aspekt der Erfindung kann während Schritt a) eine erste Schutzschicht aus Siliziumoxid und eine die Siliziumoxidschicht bedeckende zweite Schutzschicht aus Siliziumnitrid auf dem Stapel gebildet werden, wobei die zweite Schutzschicht aus Siliziumnitrid während Schritt b) eliminiert wird, und die erste Schutzschicht während Schritt e) eliminiert wird.
  • Vorteilhafterweise kann über der Shuntschicht eine elektrisch isolierende Schicht gebildet werden, wobei die elektrisch isolierende Schicht während Schritt f) mit der Shuntschicht geätzt wird. Es ist anzumerken, dass die während Schritt g) gebildeten Spacer auch die Flanken der Shuntschicht bedecken. Daher ist die Shuntschicht oben durch die isolierende Schicht und auf ihren Seitenflächen durch die während Schritt g) gebildeten seitlichen Spacer isoliert.
  • Mit diesen Maßnahmen können die Kontaktmittel leicht durch eine konforme Abscheidung einer Metallschicht im Kontakt mit Source und Drain, die Politur dieser Metallschicht mit Stopp auf der die Shuntschicht bedeckenden elektrisch isolierenden Schicht und die Formung der Metallschicht gebildet werden.
  • Gemäß einem weiteren Aspekt der Erfindung kann vor der Bildung der seitlichen Spacer auf den Flanken der Säule während Schritt c) auf diesen Flanken eine Flankenoxidschicht gebildet werden, wobei die der Säule zugewandte Seite während Schritt f) entblößt wird, um die den aktiven Bereich begrenzenden dritten Flanken zu bilden.
  • Dieses Merkmal ist besonders vorteilhaft, wenn das Gate-Material Silizium oder Polysilizium ist. Tatsächlich ermöglicht die Flankenoxidschicht in diesem Fall das Abbauen von Spannungen, die zwischen den zum Beispiel aus Siliziumnitrid bestehenden seitlichen Spacern und dem Gate auftreten können. Diese Spannungen können besonders leicht bei Wärmebehandlungen der Struktur im Lauf des Verfahrens wie etwa ein Kriechen des während Schritt e) abgeschiedenen Isoliermaterials oder auch ein Tempern zur Aktivierung der Source- und Drain-Ionenimplantationsquelle auftreten. Die Rolle der Siliziumoxidschicht ist somit der eines mechanischen Puffers ähnlich.
  • Zum Durchführen des Verfahrens der Erfindung ist es zum Beispiel möglich, ein Substrat aus massivem Silizium oder ein Substrat des Typs Silizium-auf-Isolator SOI (Silicon-on-Insulator) zu verwenden, das einen Stapel einer oberflächlichen Siliziumschicht auf einer so genannten vergrabenen Siliziumoxidschicht umfasst.
  • Im Fall eines Substrats des SOI-Typs wird der in Schritt a) des Verfahrens gebildete Stapel auf der oberflächlichen Siliziumschicht gebildet.
  • Andere Merkmale und Vorteile der Erfindung stellen sich besser aus der folgenden Beschreibung unter Bezug auf die angefügten Zeichnungen heraus, die einzig zur Veranschaulichung und nicht begrenzend angegeben ist.
  • Kurze Beschreibung der Figuren
  • Die bereits beschriebene 1 ist ein schematischer Schnitt durch einen Transistor eines bekannten Typs,
  • die bereits beschriebene 2 ist ein schematischer Schnitt eines Details eines Transistor eines bekannten Typs, der das Ergebnis eines Ausrichtungsfehlers einer Kontaktmittelöffnung auf einem Source- (oder Drain-)Bereich dieses Transistors veranschaulicht,
  • die 3 ist ein schematischer Schnitt durch eine Struktur, die am Ende eines ersten Schritts des Verfahrens der Erfindung erhalten wurde, der der Bildung eines Schichtenstapels entspricht,
  • die 4 ist ein schematischer Schnitt durch eine Struktur, die am Ende eines zweiten Schritts des Verfahrens der Erfindung erhalten wurde, der einer ersten Ätzung des Stapels entspricht,
  • die 5 ist ein schematischer Schnitt durch eine Struktur, die am Ende eines dritten Schritts des Verfahrens der Erfindung erhalten wurde,
  • die 6 und 7 sind schematische Schnitte durch eine Struktur, die einen vierten Schritt des Verfahrens der Erfindung veranschaulichen,
  • die 8 ist ein schematischer Schnitt durch eine Struktur, die am Ende eines fünften Schritts des Verfahrens der Erfindung erhalten wurde und der Abscheidung eines den aktiven Bereich des hergestellten Transistors umgebenden Isoliermaterials entspricht,
  • die 9 ist ein schematischer Schnitt durch die Struktur der 6, auf der ein so genanntes Shuntmaterial gebildet ist,
  • die 10 ist ein schematischer Schnitt der Struktur der 9 entlang einer Schnittebene senkrecht zur Schnittebene in den vorangehenden Figuren und veranschaulicht die Ätzung einer Gate-Struktur,
  • die 11 ist ein schematischer Schnitt durch einen am Ende des Verfahrens der Erfindung erhaltenen Transistor und veranschaulicht die Bildung von Kontaktmitteln auf den Source- und Drain-Bereichen dieses Transistors,
  • die 12 entspricht der 3; es handelt sich um einen schematischen Schnitt durch die am Ende eines ersten Schritts des Verfahrens der Erfindung erhaltenen Struktur, bei der auf einem Substrat des SOI-Typs ein Stapel gebildet ist,
  • die 13 und 14 entsprechen den 8 und 9 und sind schematische Schnitte, die Schritte des Verfahrens der Erfindung veranschaulichen,
  • die 15 ist ein schematischer Schnitt entlang einer Schnittebene senkrecht zur Schnittebene der 12 bis 14 und zeigt einen auf einem Substrat des SOI-Typs gemäß dem Verfahren der Erfindung erhaltenen Transistor.
  • Genaue Beschreibung von Ausführungsformen der Erfindung
  • 3 entspricht einem ersten Schritt des Verfahrens.
  • Wie die Figur zeigt, wird auf einem Substrat 100 aus Silizium ein Stapel 101 gebildet, der eine Gateoxidschicht 102, eine Gateschicht 104 aus das Gatematerial darstellendem polykristallinem Silizium (Polysilizium), eine dünne Siliziumoxidschicht 106, die eine erste Schutzschicht bildet, und eine Siliziumnitridschicht 108 umfasst, die die zweite Schutzschicht der Gateschicht 104 bildet.
  • Die Gateoxidschicht 102 kann direkt durch thermische Oxidation des Siliziumsubstrats 100 gebildet werden.
  • Die Schichten 104, 106 und 108 werden anschließend nacheinander abgeschieden.
  • Die Schicht 106 aus SiO2 weist eine geringe Dicke zwischen zum Beispiel 10 nm und 50 nm auf und ermöglicht insbesondere das Begrenzen der Spannung auf dem aktiven Bereich während der Oxidation der Flanken und dient als Stoppschicht während des Entfernens der zweiten Schutzschicht 108.
  • Das Bezugszeichen 110 der 3 bezeichnet eine erste Ätzmaske, die durch unterbrochene Linien dargestellt wird. Es handelt sich zum Beispiel um eine Maske aus lichtempfindlichem Harz, die gemäß bekannten photolithographischen Techniken gebildet wurde.
  • Diese Maske weist ein Muster auf, das den Stapel und die Größe des aktiven Bereichs (Drain, Kanal, Source) des Transistors definiert, den man herzustellen wünscht.
  • Bei der veranschaulichten Ausführungsform ist eine einzige Ätzmaske dargestellt. Sie entspricht der Herstellung eines einzigen Transistors. Gleichwohl sollte verdeutlicht werden, dass es durchaus möglich ist, auf demselben Substrat und in demselben Schichtenstapel gleichzeitig eine Mehrzahl Transistoren herzustellen.
  • Dies ist insbesondere der Fall, wenn das Herstellen eines aus einer großen Anzahl Transistoren bestehenden integrierten Schaltkreises gewünscht wird. In diesem Fall wird eine Maske mit einer Mehrzahl Muster auf dem Stapel 101 gebildet.
  • Nach dem Anbringen der Maske wird eine Ätzung des Stapels 101 gemäß dem Muster der Maske mit Stopp auf der Gateoxidschicht 102 ausgeführt. Bei dieser Ätzung wird eine in 4 sichtbare Säule 111 des Stapels 101 beibehalten. Die Flanken 112 der Säule werden oxidiert, um sie mit einer Flankenoxidschicht 114 zu bedecken.
  • Der Vorteil der Flankenoxidschicht wird aus 5 deutlicher.
  • 5 zeigt die Bildung seitlicher Spacer 116 auf den Flanken der Säule 111 und dann die Implantation von Dotierungsverunreinigungen um die Säule 111 herum zum Bilden implantierter Bereiche 118.
  • Die seitlichen Spacer 116 werden durch Festplattenauftrag einer Siliziumnitridschicht, dann durch anisotrope Ätzung dieser Schicht unter ihrem vollständigen Entfernen mit Ausnahme des die Flanken der Säule 111 bedeckenden Teils gebildet. Bei diesem Schritt wird die Schicht 108 auf eine der der Dickenstreuung nach dem Auftrag äquivalente Dicke angegriffen.
  • Die im vorangehenden Schritt gebildete Flankenoxidschicht 114 stellt eine Pufferschicht zwischen dem Gatematerial, in diesem Fall Polysilizium, und dem Siliziumnitrid der seitlichen Spacer dar. Das Flankenoxid ermöglicht das Abbauen der Spannungen zwischen den beiden Materialien und insbesondere der auf die Wärmeendbehandlungen des Verfahrens zurückzuführenden Spannungen.
  • Die Implantation von Dotierungsverunreinigungen des Typs n+, zum Beispiel Phosphor oder Arsen, oder auch des Typs p+, zum Beispiel Bor oder Indium, ermöglicht das Bilden eines oder mehrerer Bereiche 118 von dotiertem Silizium um die Säule herum, deren Eigenschaft ist, sich rascher als undotiertes Silizium zu oxidieren. Zum Beispiel ist bei einer n+-Dotierung mit Phosphoratomen in einer Dosis von 1020 cm–3 das Verhältnis der Geschwindigkeit der Oxidation des dotierten Siliziums zu der des undotierten Siliziums 3. Bei einer p+-Dotierung in derselben Konzentration ist das Verhältnis der Geschwindigkeit der Oxidation des dotierten Siliziums zu der des undotierten Siliziums 2.
  • Der Implantationsvorgang wird in 5 durch die Pfeile 119 symbolisiert. Bei dieser Implantation schützen die Schutzschichten 106 und die angegriffene Schicht 108 das Gatematerial. Die gesamte Säule 111 stellt eine Maske dar, die die implantierten Verunreinigungen daran hindert, einen Teil der Siliziumschicht 100 unter der Säule zu erreichen. Dieser Teil der Siliziumschicht, der dem aktiven Bereich des Transistors entspricht, ist mit dem Bezugszeichen 120 bezeichnet.
  • Auf die Implantation folgend wird eine lokalisierte Oxidation des dotierten Teils des Siliziums in dem Substrat durchgeführt.
  • Die Oxidation, die zum Beispiel unter Wasserdampf bei einer Temperatur in der Größenordnung von 950°C durchgeführt wird, ermöglicht das Bilden einer Feldoxidschicht 122, die die Säule 111 umgibt. Diese Schicht ist in 6 zu erkennen.
  • Es ist festzuhalten, dass die Feldoxidschicht 122 weder das Material der Gateschicht 104 noch das Oxid 114 erreicht, sondern davon insbesondere durch die seitlichen Spacer 116 getrennt ist.
  • Es ist außerdem anzumerken, dass der Unterschied der Geschwindigkeit der Oxidation der dotierten Teile in Bezug auf die nicht dotierten Teile das Vermeiden einer Deformation des „Vogelschnabel"-Typs (bird's beak) ermöglicht.
  • Nach dem Entfernen der seitlichen Spacer 116 aus Siliziumnitrid und der zweiten Schutzschicht 118 ebenfalls aus Siliziumnitrid wird die in 7 dargestellte Struktur erhalten.
  • In 7 ist ein Raum 124 festzuhalten, der die Feldoxidschicht 122 von der (oder den) Flanke(n) 114 der Säule 111 trennt. Die Größe des Raums 124 wird nicht durch die Abmessungen der Muster der Herstellung des Transistors (Masken) vorgeschrieben, hängt aber wesentlich von der Größe der zuvor gebildeten seitlichen Spacer (siehe 6), der Ionenimplantation (siehe 5) und der Oxidationszeit ab, die den Erhalt der Oxidschicht 122 ermöglicht.
  • 8 zeigt die Bildung einer Schicht 130 aus Isoliermaterial um die Säule 111 herum. Die Schicht 130 weist eine ebene obere Oberfläche 132 auf, die mit der Spitze der Säule 111 bündig ist. Die Schicht 130 bedeckt auch die Flanken der Säule 111 und die Feldoxidschicht 122.
  • Die Schicht 130 wird zum Beispiel durch die Festplattenabscheidung einer dotierten Oxidschicht wie etwa aus PSG-Glas (Phosphosilicate Glass) oder aus BPSG-Glas (Borophosphosilicate Glass) und durch Planarisieren dieser Schicht mit Stopp auf dem Stapel der Säule 111 gebildet.
  • Schicht 130 führt eine Anzahl Funktionen aus. Sie liefert zunächst eine elektrische Isolierung des hergestellten Transistors. Sie bildet auch eine ebene obere Oberfläche 132 und ermöglicht das Abtrennen einer während eines späteren Schritts gebildeten so genannten Shuntschicht von dem aktiven Bereich des Transistors.
  • Die Bildung der Shuntschicht 134 wird in 9 dargestellt. Es handelt sich dabei zum Bei spiel um eine Schicht aus polykristallinem Silizium und/oder eine Schicht aus einem Silicid eines Metalls wie etwa Wolfram, die auf der ebenen Oberseite 132 gebildet ist. Die Shuntschicht gelangt mit der Gatematerialschicht 104 in Kontakt, die durch Entfernen der ersten Schutzschicht 106 entblößt wurde.
  • Die Shuntschicht 134 kann vorteilhafterweise mit einer isolierenden Oxidschicht 136 beschichtet werden. Diese Schicht ermöglicht das elektrische Isolieren der Oberseite der Shuntschicht 134 von den Kontaktmitteln auf dem später hergestellten und weiter unter beschriebenen Transistorgate und -drain.
  • Wie vorstehend erwähnt, kann die Shuntschicht nach dem Ausformen eine Adressierzeile des Gates wie etwa eine Wortleitung darstellen.
  • Das Ausformen der Shuntschicht kann gleichzeitig mit der Bildung einer Gate-Struktur stattfinden. Die Gate-Struktur wird in der 10 mit dem Bezugszeichen 140 bezeichnet. Es wird daran erinnert, dass die 10 sowie die folgende 11 Schnitte entlang einer zu der Schnittebene der 3 bis 9 senkrechten Ebene sind. Diese Schnittebene IX-IX ist in der 9 angezeigt.
  • Die Gate-Struktur wird gemäß einer zweiten Ätzmaske 138 mit Stopp auf der Gateoxidschicht 102 geätzt. Die auf der Schicht 136 gebildete Maske 138 ist in der 10 mit unterbrochenen Linien dargestellt. Es handelt sich zum Beispiel um eine Maske aus lichtempfindlichem Material. Diese über der Säule 111 gebildete Maske bestimmt den Ort und die Abmessungen der Gate-Struktur.
  • Die Ätzung der Gate-Struktur ist zum Beispiel eine reaktive ionische Ätzung des Typs R. I. E. (Reactive Ion Etching). Sie wird gleichzeitig durch die Gateoxidschicht 102, die Flankenoxidschicht 114, die die Flanke(n) der Säule bedeckt (4 und 9), und durch die Isolierschicht 130, ebenfalls aus Oxid, gestoppt. Deshalb ist die Gate-Struktur in Bezug auf die Flanken der Schicht 130 und den Flankenoxiden 114 selbstausgerichtet, die aus der geätzten Säule stammen und die nunmehr die der Gate-Struktur gegenüberliegenden Seitenflächen der Schicht 130 begrenzen. Die Flanken 114 werden im folgenden Text als dritte Flanken bezeichnet. Die Selbstausrichtung der Gate-Struktur ist jedoch vom Rand der Feldoxidschicht 122, die dank des Raums 124 vertieft bleibt, unabhängig.
  • Die durch die Flankenoxidschicht 114 definierten, zweite Flanken und dritte Flanken genannten Flanken der Gate-Struktur werden mit Spacern 142, 143 aus Siliziumnitrid überzogen. Diese Spacer werden wie die Spacer 116 durch den Auftrag einer Siliziumnitridschicht und dann durch anisotrope Ätzung dieser Schicht gebildet.
  • Vorteilhafterweise können die zweiten Flanken vor der Bildung der Spacer mit einer Pufferoxidschicht 144 überzogen werden. Die Oxidschicht 144 ermöglicht das Lösen der Spannungen, die zwischen den die Gate-Struktur bildenden Materialien und dem Spacer 142 aus Siliziumnitrid bei den nachfolgenden Wärmebehandlungen auftreten können.
  • Eine Ionenimplantation, zum Beispiel von Arsenionen für n-Kanaltransistoren durch die bei der Ätzung der Gate-Struktur entblößte Gateoxidschicht ermöglicht das Bilden der Source-Bereiche 150 und 152 in dem aktiven Bereich 120. Bei dieser Implantation bilden die Gate-Struktur und die isolierende Schicht 130 Implantationsmasken.
  • Source und Drain 150, 152 sind mit den seitlichen Spacern 142 und 143 sowie mit der am Anfang des Verfahrens gebildeten Oxidschicht 114 ausgerichtet. Sie sind nicht mit dem Rand der Feldisolierschicht 122 ausgerichtet, die vertieft ist. Dieser Aspekt ermöglicht das Verbessern der elektrischen Isolierung der Transistoren untereinander.
  • Ein letzter Schritt des Verfahrens sowie der schließlich erhaltene Transistor sind in 11 dargestellt.
  • Der letzte Schritt entspricht der Bildung von Kontaktmitteln 160, 162 auf Source und Drain. Er umfasst das Entfernen der bei der Ätzung der Gate-Struktur entblößten Teile Gateoxid 102, die konforme Abscheidung einer Metallschicht 159, ihre Planarisierung und das Ausformen dieser Schicht. Es ist anzumerken, dass das Risiko eines Kurzschlusses zwischen der Metallschicht 159 und der Shuntschicht 134 durch die isolierenden seitlichen Spacer, die auf den Flanken der Gate-Struktur ausgebildet sind, und durch die isolierende Gateoxidschicht 136, die die Shuntschicht bedeckt, verhindert wird.
  • Das Metall der Schicht 159, zum Beispiel Wolfram, kann gemäß einer Technik der chemischen Dampfphasenabscheidung (CVD) aufgebracht werden. Das Planarisieren der Schicht 159, zum Beispiel durch ein Verfahren des Typs des mechanisch-chemischen Polierens mit Stopp auf der Schicht 136, ermöglicht das Isolieren der Source- und Drain-Bereiche des Tran sistors untereinander bevor zu dem Ausformen dieser Schicht geschritten wird. Ihr Ausformen gemäß klassischen Techniken der Photolithographie und Ätzung ermöglicht das gleichzeitige Herstellen von Verbindungen zwischen verschiedenen Transistoren oder Bauteilen eines integrierten Schaltkreises auf demselben Substrat.
  • Es zeigt sich auch aus 11, dass das Risiko einer Überlappung der Kontaktmittel 160, 162 mit der Feldisolierschicht 122 durch das Verfahren der Erfindung ausgeschlossen ist. Dies ist insbesondere auf den Raum 124 zurückzuführen, dessen Größe gesteuert werden kann und unabhängig von den Ätzmustern und den Formen oder Abmessungen der hergestellten Transistoren ist.
  • Es wird nun eine durch die 12 bis 15 veranschaulichte Variante der Ausführung des Verfahrens auf einem Substrat des Typs Silizium-auf-Isolator beschrieben. Die Verfahrensschritte bleiben im Wesentlichen unverändert und daher sind die Bezugsziffern der Elemente, die in 12 bis 15 auftreten und den Elementen entsprechen, die zu denen der 3 bis 11 identisch oder gleich sind, dieselben. Daher kann dazu auf die vorangehende Beschreibung verwiesen werden.
  • Wie 12 zeigt, wird mit einem Substrat 100 des SOI-Typs begonnen, das eine dicke Trägerschicht 97 aus Silizium, eine so genannte vergrabene Schicht 98 aus Siliziumoxid und eine so genannte Oberflächenschicht 99 aus Silizium umfasst. Die elektrisch isolierende vergrabene Schicht 98 ist zwischen den Siliziumschichten 97 und 99 angeordnet.
  • Auf dem SOI-Substrat 100 wird ein Stapel 101 gebildet, der eine Gateoxidschicht 102, eine Gatematerialschicht 104 und Schutzschichten 106, 108 umfasst. Hierzu kann auf die Erläuterungen der 3 verwiesen werden.
  • 13 entspricht der 8. Sie zeigt die nach der Oxidation zum Bilden der Feldoxidschicht 122 und nach der Bildung der Isoliermaterialschicht 130 erhaltene Struktur.
  • Die Implantations- und Oxidationsschritte, die zur Bildung der Feldoxidschicht 122 führen, werden in einer ausreichenden Tiefe und in einer ausreichenden Dicke ausgeführt, damit die Schicht 122 die gesamte Dicke der Oberflächenschicht 99 des SOI-Substrats einnimmt. Die Feldoxidschicht 122 erstreckt sich folglich bis zu der ebenfalls isolierenden vergrabenen Schicht 98. Nur ein Teil der Oberflächenschicht 99, der sich unter der Säule 111 befindet, wird bewahrt. Er bildet den aktiven Teil 120 des Transistors.
  • 14 entspricht der 9 und zeigt die Bildung der Shuntschicht.
  • Die Ätzung dieser Schicht und die Ätzung der Säule 111 zum Bilden des Gates werden unter denselben Bedingungen wie den vorstehend beschriebenen durchgeführt. Die Gateoxidschicht 102 stellt eine Ätzstoppschicht dar.
  • 15 entspricht der vorangehenden 11. Es handelt sich um einen Schnitt entlang derselben Schnittebene wie 10 und 11.
  • Sie zeigt die Implantation des Source-Bereichs 150 und Drain-Bereichs 152 in dem unter der Säule 111 bewahrten Teil der Schicht 99 (siehe 14) und entspricht dem aktiven Teil 120.
  • Source und Drain 150, 152 sind an den auf den zweiten und dritten Flanken gebildeten seitlichen Spacern 142 und 143 selbstausgerichtet.
  • Daher befinden sich dank dieser Spacer und dank des bereits vorstehend beschriebenen Raums 124 die Source- und Drain-Bereiche 150, 152 nicht direkt gegenüber der Feldoxidschicht 122. Zwischen den Source- und Drain-Bereichen und der Feldoxidschicht bleiben mit dem Bezugszeichen 170 bezeichnete Teile der Schicht 99 bestehen. Die Teile 170 verringern die Risiken eines Leckstroms und insbesondere eines Lecks durch den Boden der Schicht 99 zu der Schicht 98 hin.

Claims (10)

  1. Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten auf einem Substrat, die folgenden Schritte umfassend: a) Bildung eines Schichtenstapels (101) auf dem Substrat, der sukzessiv eine sogenannte Gateoxidschicht (102), eine Gateschicht (104) und mindestens eine Schutzschicht (106, 108) umfasst, b) Bildung einer ersten Ätzmaske auf dem Stapel, wobei die Maske wenigstens ein einem aktiven Bereich eines Transistors entsprechendes Muster (110) aufweist, und Ätzung des Stapels gemäß der ersten Maske mit Stopp auf der Gateoxidschicht, wobei von dem Stapel wenigstens eine dem genannten aktiven Bereich entsprechende Säule (111) erhalten bleibt, c) Bildung von seitlichen Spacern (116) auf den Flanken (112) der Säule (111) und Implantation von Dotierungsverunreinigungen, fähig eine Oxidation zu begünstigen, in einem nicht durch die Säule (111) und die seitlichen Spacer (116) maskierten Bereich des Siliciumsubstrats, d) lokalisierte Oxidation des Siliciumsubstrats in dem implantierten Bereich und Elimination der seitlichen Spacer und der Schutzschicht, um eine Feldoxidschicht (122) zu bilden, e) Abscheidung einer die Säule umgebenden Schicht aus isolierendem Material (130) und Politur der Schicht aus isolierenden Material mit Stopp auf der Säule des Stapels, f) Bildung einer zweiten Maske (138) mit einem Gate-Muster auf der Säule (111) und Ätzung der Säule (111) gemäß der zweiten Maske mit Stopp auf der Gateoxidschicht (102), um eine Gate-Struktur (140) mit zweiten Flanken zu bilden und um dritte Flanken zu entblößen, welche den aktiven Bereich abgrenzen, g) Bildung von selbstausrichtenden isolierenden seitlichen Spacern (142, 143) auf den zweiten und dritten Flanken, Implantation von Source und Drain (150, 152) in dem Siliciumsubstrat auf beiden Seiten der Gate-Struktur (140) in den Bereichen, wo das Gateoxid (102) durch die Ätzung der Säule entblößt ist, und h) Eliminierung des entblößten Gateoxids und Bildung von Kontaktmitteln (160, 162) auf Source und Drain, selbstausgerichtet auf die Gate-Struktur (140).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass man vor der Bildung der seitlichen Spacer (116) auf den Flanken der Säule während des Schritts c) auf diesen Flanken eine Flankenoxidschicht (114) bildet, wobei die der Säule zugewandte Seite während des Schritts f) entblößt wird, um die den aktiven Bereich begrenzenden dritten Flanken zu bilden.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet – wobei die Gateschicht (104) eine Schicht aus polykristallinem Silicium ist –, dass man die Flankenoxidschicht durch Oberflächenoxidation der Flanken (112) der Säule (111) erzeugt.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass man während des Schritts c) Verunreinigungen implantiert, die zu einer Dotierung des Typs n oder p führen.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass es außerdem, nach dem Schritt e), die Erzeugung einer sogenannten Shuntschicht (134) umfasst, die Kontakt hat mit der Gateschicht (104) der Säule (111) und die Isoliermaterialschicht (130) bedeckt, wobei die zweite Maske (138) über der Shuntschicht gebildet wird und die Shuntschicht (134) während des Schritts f) auch geätzt wird, um Teil der Gate-Struktur (140) zu werden.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass man über der Shuntschicht (134) eine elektrisch isolierende Schicht (136) erzeugt, wobei die zweite Maske (138) über der isolierenden Schicht (136) gebildet wird und die elektrisch isolierende Schicht während des Schritts f) mit der Shuntschicht (134) geätzt wird.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Bildung von Kontaktmitteln (160, 162) die konforme Abscheidung einer Metallschicht (159) im Kontakt mit Source und Drain (150, 152), die Politur der Metallschicht mit Stopp auf der die Shuntschicht (134) bedeckenden elektrisch isolierenden Schicht (136) und die Formung der genannten Metallschicht umfasst.
  8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass man während des Schritts a) in dem Stapel eine erste Schutzschicht (106) aus Siliciumoxid und eine diese erste Schicht (106) bedeckende zweite Schutzschicht (108) aus Siliciumnitrid erzeugt, wobei die zweite Schutzschicht aus Siliciumnitrid (108) während des Schritts d) eliminiert wird, und die erste Schutzschicht (106) während des Schritts e) eliminiert wird.
  9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass man ein Substrat (100) aus massivem Silicium verwendet.
  10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass man ein Substrat (100) des Typs 501 (Silicon-on-Insulator) verwendet.
DE69738558T 1996-08-21 1997-08-19 Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten Expired - Lifetime DE69738558T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9610333 1996-08-21
FR9610333A FR2752644B1 (fr) 1996-08-21 1996-08-21 Procede de realisation d'un transistor a contacts auto-alignes

Publications (2)

Publication Number Publication Date
DE69738558D1 DE69738558D1 (de) 2008-04-24
DE69738558T2 true DE69738558T2 (de) 2009-04-02

Family

ID=9495142

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69738558T Expired - Lifetime DE69738558T2 (de) 1996-08-21 1997-08-19 Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten

Country Status (6)

Country Link
US (1) US5913136A (de)
EP (1) EP0825641B1 (de)
JP (1) JP3793626B2 (de)
KR (1) KR19980018844A (de)
DE (1) DE69738558T2 (de)
FR (1) FR2752644B1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2758907B1 (fr) * 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
KR100246602B1 (ko) * 1997-07-31 2000-03-15 정선종 모스트랜지스터및그제조방법
US6083809A (en) * 1997-10-01 2000-07-04 Texas Instruments Incorporated Oxide profile modification by reactant shunting
EP0967640A3 (de) * 1998-06-25 2000-01-05 Siemens Aktiengesellschaft Méthode de réalisation d'un contact auto-aligné
DE19837893B4 (de) * 1998-08-20 2006-09-28 Mosel Vitelic Inc. Herstellungsverfahren für ein Halbleiterelement mit einem Wolframsilizid enthaltenden Gatestapel
US6486506B1 (en) 1999-11-01 2002-11-26 Advanced Micro Devices, Inc. Flash memory with less susceptibility to charge gain and charge loss
KR20010059016A (ko) * 1999-12-30 2001-07-06 박종섭 반도체소자의 제조방법
KR100315728B1 (ko) * 1999-12-31 2001-12-13 박종섭 트랜지스터 및 그의 제조 방법
JP2002009292A (ja) * 2000-06-22 2002-01-11 Oki Electric Ind Co Ltd 半導体装置の製造方法
US6541327B1 (en) * 2001-01-16 2003-04-01 Chartered Semiconductor Manufacturing Ltd. Method to form self-aligned source/drain CMOS device on insulated staircase oxide
FR2821208B1 (fr) * 2001-02-21 2003-04-11 St Microelectronics Sa Procede de realisation du niveau d'interconnexion intermediaire utilisant le couple dielectrique-conducteur sur grille
TW580729B (en) * 2001-02-23 2004-03-21 Macronix Int Co Ltd Method of avoiding electron secondary injection caused by pocket implantation process
FR2839203A1 (fr) * 2002-04-26 2003-10-31 St Microelectronics Sa Zone active de circuit integre mos
JP5193551B2 (ja) 2007-10-05 2013-05-08 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
UA112681C2 (uk) * 2014-10-09 2016-10-10 Товариство З Обмеженою Відповідальністю "Рза Системз" Блок живлення зі струмовим входом

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694732A (en) * 1979-12-28 1981-07-31 Fujitsu Ltd Semiconductor substrate
JPS6158737A (ja) * 1984-08-31 1986-03-26 帝人株式会社 複層ガラスの製造方法
JPS62216246A (ja) * 1986-03-17 1987-09-22 Nippon Texas Instr Kk 半導体装置の製造方法
JPS62216268A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd 半導体装置の製造方法
JPH05149993A (ja) * 1991-11-28 1993-06-15 Showa Electric Wire & Cable Co Ltd 部分放電測定方法
JPH0714916A (ja) * 1993-06-22 1995-01-17 Nec Corp Ｍｏｓ電界効果トランジスタの分離構造およびその製造 方法
DE4336869C2 (de) * 1993-10-28 2003-05-28 Gold Star Electronics Verfahren zum Herstellen eines MOS-Transistors
US5376578A (en) * 1993-12-17 1994-12-27 International Business Machines Corporation Method of fabricating a semiconductor device with raised diffusions and isolation
JPH0897202A (ja) * 1994-09-22 1996-04-12 Fujitsu Ltd 半導体装置の製造方法
KR0161731B1 (ko) * 1994-10-28 1999-02-01 김주용 반도체소자의 미세콘택 형성방법
US5773346A (en) * 1995-12-06 1998-06-30 Micron Technology, Inc. Semiconductor processing method of forming a buried contact

Also Published As

Publication number Publication date
KR19980018844A (ko) 1998-06-05
JPH1093088A (ja) 1998-04-10
EP0825641B1 (de) 2008-03-12
DE69738558D1 (de) 2008-04-24
EP0825641A1 (de) 1998-02-25
JP3793626B2 (ja) 2006-07-05
FR2752644A1 (fr) 1998-02-27
US5913136A (en) 1999-06-15
FR2752644B1 (fr) 1998-10-02

Similar Documents

Publication Publication Date Title
DE68918619T2 (de) Verfahren zum Herstellen eines selbstisolierenden source/drain-Kontaktes in einem MOS-Transistor.
DE69431867T2 (de) Selbstausgerichtes vergrabenes Band für DRAM Grabenzellen
DE3788172T2 (de) MIS integrierte Schaltung, wie eine EPROM-Speicherzelle, und Verfahren zu deren Herstellung.
DE3932621C2 (de) Feldgesteuerte Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69307216T2 (de) Verfahren für DMOS-Transistor mit Grabenstruktur unter Verwendung von sechs Masken
DE3844388C2 (de)
DE4140681C2 (de) Verfahren zur Herstellung eines Masken-Nur-Lesespeichers (Masken-ROM)
DE60133214T2 (de) Gateherstellungsprozess für den dram-bereich und logikbauteile auf demselben chip
DE3687179T2 (de) Herstellung eines selbstausrichtenden kontaktfensters in einer integrierten schaltung.
DE68922819T2 (de) Ultradichte DRAM-Zelle-Matrix und ihr Herstellungsverfahren.
DE3910033C2 (de) Halbleiterspeicher und Verfahren zu dessen Herstellung
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
EP1166350B1 (de) Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren
DE102004009597A1 (de) Verfahren zur Herstellung einer Halbleiterbaugruppe
DE4232820B4 (de) Verfahren zur Herstellung eines MOSFET
DE4028488A1 (de) Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE69018690T2 (de) Verfahren zur Herstellung einer EPROM-Zellen-Matrize.
DE3780484T2 (de) Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren.
DE2921010A1 (de) Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte
DE69226223T2 (de) Kontaktausrichtung für Festwertspeicher
DE3855889T2 (de) Ein verfahren zur herstellung selbstausrichtender halbleiteranordnungen
DE10351008A1 (de) Verbesserte Technik zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
EP1125328B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
DE3685684T2 (de) Kleine kontaktlose ram-zelle.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition