DE19837893B4 - Herstellungsverfahren für ein Halbleiterelement mit einem Wolframsilizid enthaltenden Gatestapel - Google Patents
Herstellungsverfahren für ein Halbleiterelement mit einem Wolframsilizid enthaltenden Gatestapel Download PDFInfo
- Publication number
- DE19837893B4 DE19837893B4 DE19837893A DE19837893A DE19837893B4 DE 19837893 B4 DE19837893 B4 DE 19837893B4 DE 19837893 A DE19837893 A DE 19837893A DE 19837893 A DE19837893 A DE 19837893A DE 19837893 B4 DE19837893 B4 DE 19837893B4
- Authority
- DE
- Germany
- Prior art keywords
- region
- silicon
- interlayer
- tungsten
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 title claims abstract description 14
- 229910021342 tungsten silicide Inorganic materials 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000011229 interlayer Substances 0.000 claims abstract description 31
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 3
- 239000001301 oxygen Substances 0.000 claims abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract 12
- 239000010703 silicon Substances 0.000 claims abstract 12
- 239000010410 layer Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 25
- 150000004767 nitrides Chemical group 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- JZUFKLXOESDKRF-UHFFFAOYSA-N Chlorothiazide Chemical compound C1=C(Cl)C(S(=O)(=O)N)=CC2=C1NCNS2(=O)=O JZUFKLXOESDKRF-UHFFFAOYSA-N 0.000 claims 1
- 239000002210 silicon-based material Substances 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 230000015654 memory Effects 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 239000004020 conductor Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- PQZSQOYXZGDGQW-UHFFFAOYSA-N [W].[Pb] Chemical compound [W].[Pb] PQZSQOYXZGDGQW-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical group [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Verfahren
zum Herstellen eines Halbleiterelementes, mit:
(a) Bilden eines Wolframsilzid-Bereiches (116) auf einem Silizium-Bereich (114),
(b) Bedecken mindestens einer Seitenoberfläche des Wolframsilzid-Bereiches (116) mit einer Silizium-Zwischenlage (150) ohne dabei Sauerstoff einzubringen und
(c) Thermisches Oxidieren der Silizium-Zwischenlage (150) zum Bilden einer Siliziumozid-Zwischenlage (152), die die Seitenoberfläche des Wolframsilzid-Bereiches (116) bedeckt.
(a) Bilden eines Wolframsilzid-Bereiches (116) auf einem Silizium-Bereich (114),
(b) Bedecken mindestens einer Seitenoberfläche des Wolframsilzid-Bereiches (116) mit einer Silizium-Zwischenlage (150) ohne dabei Sauerstoff einzubringen und
(c) Thermisches Oxidieren der Silizium-Zwischenlage (150) zum Bilden einer Siliziumozid-Zwischenlage (152), die die Seitenoberfläche des Wolframsilzid-Bereiches (116) bedeckt.
Description
- Die vorliegende Erfindung bezieht sich auf ein Herstellungsverfahren für ein Halbleiterelement wie MOSFET/IGFET-Vorrichtungen.
- Die Erfindung wird bei einer DRAM-MOSFET/IGFET-Anwendung beschrieben. Für den Fachmann ist es jedoch klar, daß diese Erfindung auf andere Transistortechnologien und andere Klassen integrierter Schaltungsvorrichtungen anwendbar ist. Es gibt einen anhaltenden Trend zum Vergrößern der Speicherkapazität von Halbleiterspeichern wie DRAMs. Dieses wird erzielt durch eine Kombination neuer Technologien, die die Verringerung der Abmessungen der Komponenten ermöglichen, die den DRAM darstellen. Mehrere Innovationen bei der Vorrichtungsarchitektur und -herstellung sind eingeführt worden zum Verringern der Größe, D-81545 MÜNCHEN, HARTHAUSER STR. 25d · Telefon.(089) 640640 · Telefax (089) 6422238 die jede Speicherzelle des Speicherfeldes eines DRAMs einnimmt. Jede Speicherzelle wird typischerweise durch einen MOSFET, der mit einem Kondensator verbunden ist, realisiert. Das Gate des MOSFETs wird mit einem Zeilenleiter, z.B. einer Wortleitung verbunden. Die Drain des MOSFETs ist mit einem Spaltenleiter, z.B. einer Bitleitung verbunden. Die Source des MOSFETs ist mit einer Platte des Kondensators verbunden. Das Vorhandensein und die Abwesenheit von Ladung auf dem Kondensator entspricht unterschiedlichen Logikwerten, die durch die Speicherzelle gespeichert werden. Durch selektive Aktivierung (d.h. Anlegen von Spannungen an oder Empfangen von Spannung von) der Wortleitung und der Bitleitung einer speziellen Speicherzelle kann ein bestimmter Logikwert in die Speicherzelle geschrieben werden, oder der in der Speicherzelle gespeicherte Logikwert kann ausgelesen werden.
- Wenn die Abmessungen des MOSFETs einer Speicherzelle verringert werden, nimmt der Widerstand des Gates auf ein unerwünschtes Niveau zu. Die Betriebsgeschwindigkeit des DRAMs ist eine Funktion des Gatewiderstandes der Speicherzelle. Somit ist es wünschenswert, den Gatewiderstand zu verringern.
-
1 und2 stellen einen Submikronherstellungsvorgang zum Bilden eines MOSFET-Gates niedrigen Widerstandes aus einem Polyzidmaterial dar, von dem die Erfindung ausgeht. Wie in1 gezeigt ist, wird eine Gateoxidschicht12 auf einem Substrat durch Oxidation oder Abscheiden gebildet. Eine polykristalline Siliziumschicht oder Poly-Si-Schicht14 wird dann auf der Gateoxidschicht12 abgeschieden. Als nächstes wird eine Wolframpolyzidschicht oder WSix-Schicht16 auf der Poly-Si-Schicht14 durch Sputtern oder Abscheiden gebildet. Eine abdeckende Nitridschicht18 wird dann auf der WSix-Schicht16 gebildet. Wie in2 gezeigt ist, werden die Nitridschicht18 , die WSix-Schicht16 und die Poly-Si-Schicht14 zum Bilden von Gatebe reichen20 bemustert. Dieses wird typischerweise unter Benutzung von Photolithographie- und Ätzverfahren erreicht. - Ein Gate
20 , das einen WSix-Bereich16' enthält, weist einen niedrigen Gatewiderstand auf. Solche Gates weisen jedoch gewisse Nachteile auf. Zum Beispiel ist typischerweise ein Leiter benachbart zu dem Gate20 gebildet, wie in3 gezeigt ist. Wie gezeigt ist, füllt ein durchgehender Metalldurchkontaktierung22 eine Passage in einem dielektrischen Material24 zum Bilden zum Beispiel einer elektrischen Verbindung zu der Source oder der Drain des MOSFETs aus. Die Bildung des Aufbaues verlangt typischerweise eine oder mehrere Hochtemperaturbehandlungen (z.B. 750°C). Oft bilden sich als Resultat der Hochtemperaturbehandlungen, die auf das Ätzen des Gates20 aus den Schichten14 ,16 und18 folgen, Vorsprünge von den offenliegenden Seitenwänden des WSix-Bereiches16' . Diese Vorsprünge können das Gate20 mit einer benachbarten (in der seitlichen Richtung) Durchkontaktierung22 kurzschließen. Selbst die Vorgänge, die zum Bilden von Stickstoffabstandshaltern26 benutzt werden, sind nicht zum Verhindern solcher Vorsprünge zu benachbarten Durchkontaktierungen ausreichend, die Kurzschlußversagen verursachen. Als Resultat hat das beschriebene WSix eine unerwünschte Verringerung in der Ausbeute. - Aus der
EP 0 825 641 A1 ist die Herstellung eines Halbleiterbauelementes bekannt, bei dem die Seitenwände einer Gatestruktur mit einem Wolframsilizidbereich mit einer Pufferoxidschicht bedeckt werden, bevor sie mit Nitridspacern beschichtet werden. Dabei kann der Wolframsilizidbereich jedoch oxidieren und es können unerwünschte leitende Wolframsilizidvorsprünge resultieren. - Aus der
DE 195 163 39 A1 ist es bekannt, bei der Herstellung eines Halbleiterbauelementes mit einer niederohmigen Gateelektrode eine Silizidschicht vor Oxidation zu schützen, um elektrische Streufelder an den Gateelektrodenkanten zu verringern. - Aus der WO 97/36321 A1 ist es bekannt, eine Gatestruktur mit einem Polysiliziumbereich, einem Wolframsiliziumbereich und einem Oxidbereich zu verwenden.
- Es ist Aufgabe der Erfindung, die oben beschriebenen Nachteile zu überwinden und die Ausbeute zu erhöhen.
- Diese Aufgabe wird gelöst durch ein Verfahren zum Herstellen eines Halbleiterelementes mit dem Merkmalen des Anspruches 1.
- Insbesondere wird ein WSix-Bereich auf einem Si-Bereich wie ein Poly-Si-Bereich gebildet. Mindestens eine Seitenoberfläche des WSix-Bereiches wird mit einer Si-Zwischenlage bzw. Si-Liner bedeckt. Die Si-Zwischenlage wird dann zum Bilden einer SiO2-Zwischenlage oxidiert, die die Seitenoberfläche des WSix-Bereiches bedeckt.
- Bevorzugte Ausgestaltungen des Verfahrens ergeben sich aus den zugehörigen Unteransprüchen.
- Ein mit dem erfindungsgemäßen Verfahren hergestellter Halbleiter-MOSFET ist mit einer Source, einer Drain, einem die Source von der Drain trennenden Kanal und einem Gate versehen. Das Gate enthält einen Poly-Si-Bereich, der über dem Kanalbereich vorgesehen ist, und einen WSix-Gatebereich, der auf dem Poly-Si-Bereich vorgesehen ist. Eine oxidierte SiO2-Zwischenlage ist vorgesehen, die mindestens eine Seitenoberfläche des WSix-Gatebereiches bedeckt.
- Die Si-Zwischenlage stabilisiert den WSix-Bereich. Das heißt, die Si-Zwischenlage (1) verhindert das Oxidieren des WSix-Bereiches und (2) verhindert Spannung in dem WSix-Bereich. Diese Resultate werden erzielt wegen eines überschüssigen Betrages von Si, der durch die Si-Zwischenlage vorgesehen wird, die um die übereinander gestapelten Gatebereiche einschließlich des WSix-Bereiches gewunden ist. Es handelt sich um eine Gateseitenwandpassivierung zum Verhindern unnormalen Wolframpolyzidwachstums.
- Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
-
1 und2 einen WSix-Gateherstellungsvorgang, von dem die Erfindung ausgeht; -
3 ein bekanntes Halbleiterbauelement mit einem WSix-Gate und benachbart dazu eine Durchkontaktierung; -
4 bis7 einen Vorgang zum Herstellen eines Halbleiterelementes mit einem WSix-Gate gemäß einer ersten Ausführungsform der Erfindung; -
8 bis einen Vorgang zum Bilden eines Halbleiterelementes mit einem WSix-Gate gemäß einer zweiten Ausführungsform der Erfindung; -
11 ein Halbleiterelement mit einem WSix-Gate und einer seitlich benachbarten Durchkontaktierung gemäß der ersten Ausführungsform der vorliegenden Erfindung; und -
12 ein Halbleiterelement mit einem WSix-Gate und einer. seitlich benachbarten Durchkontierung gemäß der zweiten Ausführungsform der Erfindung. - Die Erfindung wird im einzelnen, bei einem Herstellungsvorgang zum Bilden einer MOS-Vorrichtung einer Speicherzelle in einem 64 Mbit-DRAM nach der Technologie für Abmessungen kleiner als 0,5 μm dargestellt, dabei ist die Erfindung auf andere MOS- und Nicht-MOS-Technologien, Speicher und integrierte Schaltungen, die nicht Speicher sind, und andere integrierte Schaltungen von Speichereinrichtungen anwendbar. Der Herstellungsvorgang kann die in
1 und2 und oben beschriebene Schritte aufweisen.4 zeigt einen Querschnitt des Halbleiterwafers in der Nähe eines MOSFET bei einem Herstellungszwi schenschritt. Das auf einem Substrat110 (durch Abscheiden oder Oxidation) gebildete Gateoxid112 ist beispielsweise SiO2 und weist eine Dicke in dem Bereich von ungefähr 5 bis 12 nm auf. Ein Poly-Si-Bereich114 ist aus einer Poly-Si-Schicht bemustert, die auf dem Gateoxid112 mit einer Dicke in dem Bereich von ungefähr 80 bis 150 nm abgeschieden ist. Ein WSix-Bereich116 ist aus einer WSix-Schicht bemustert, die auf der Poly-Si-Schicht mit einer Dicke in dem Bereich von 60 bis 100 nm durch Sputtern gebildet oder abgeschieden ist. Ein Decknitridbereich118 ist aus einer SiN enthaltenden Nitridschicht, die auf der WSix-Schicht mit einer Dicke von ungefähr 150 bis 250 nm abgeschieden ist, bemustert. Der Decknitridbereich118 , der WSix-Bereich116 und der dicke Poly-Si-Bereich114 bilden gemeinsam einen Gatebereich120 . Der Gatebereich weist typischerweise eine seitliche Breite von ungefähr 0,3 um auf. Diese Breite ist vorteilhafterweise so klein wie möglich in Hinblick auf die photolithographische Auflösung des Bemusterungsvorganges durchgeführt, der zum Ätzen der Bereiche114 ,116 ,118 des Gates120 benutzt wird. Wie oben beschrieben wurde, wird das Gate120 typischerweise durch vertikales Ätzen durch die Nitrid-, WSix- und die dicke Poly-Si-Schicht gebildet. - Als nächstes wird, wie in
5 gezeigt ist, eine dünne Si-Zwischenlagenschicht (Si-Liner-Schicht)150 auf der oberen Oberfläche und den Seitenoberflächen des Gates120 und den oberen Oberflächen des Gateoxids112 abgeschieden, die nicht durch das Gate120 bedeckt sind. Die dünne Si-Zwischenlagenschicht150 kann auf genau gesteuerte Weise durch Abscheiden in einer chemischen Dampfphasenabscheidungs-(CVD)Kammer gebildet werden. Bei dem Abscheidungsvorgang wird ein SiH4-Gas in einem Temperaturbereich von ungefähr 500°C bis 600°C bei einem Druck von ungefähr 66,5 bis 665Pa (0,5 bis 5 Torr) und während einer Zeit von 60 bis 120 Sekunden eingeführt. Dieses bildet eine dünne Si-Zwischenlagenschicht150 mit einer Dicke in dem Bereich von ungefähr 5 nm bis 15 nm. - Die Si-Zwischenlagenschicht
150 berührt alle offenliegenden (seitlichen) Seitenoberflächen des WSix-Bereiches116 . Dieses dient zum Stabilisieren des WSix-Bereiches116 . Das heißt, es verhindert den WSix-Bereich116 daran, oxidiert zu werden, und löst eine mechanische Spannung in dem WSix-Bereich116 auf. Solche Resultate treten durch die Wirkung des Vorsehens eines überschüssigen Betrages von Si in der dünnen Si-Zwischenlagenschicht150 auf, die um den Gatestapel gewunden ist. Das heißt, es ist bekannt, daß bei der Abwesenheit der Si-Zwischenlagenschicht150 der WSix-Bereich116 die Phase ändert, wenn er einer Temperatur von 750°C oder höher ausgesetzt wird. Solch ein Phänomen kann in der unerwünschten Erzeugung leitender WSix-Vorsprüngen resultieren, die elektrisch das Gate120 mit einem benachbarten Leiter (wie eine leitende Durchkontaktierung) verbinden können. Die Si-Zwischenlagenschicht150 sieht eine Quelle von Si zum Reagieren mit dem WSix-Bereich116 vor. Auf diese Weise verzögert die Si-Zwischenlagenschicht150 solche unnormalen Reaktionen, die die Vorsprünge erzeugen. Diese wiederum verringert die Wahrscheinlichkeit, daß die WSix-Vorsprünge mit benachbarten Leitern ein Kurzschlußversagen erzeugen. - Als nächstes wird, wie in
6 gezeigt ist, die Si-Zwischenlagenschicht150 zum Erzeugen einer SiO2-Schicht152 in einem schnellen Oxidationsvorgang (RTO-Vorgang) oxidiert. Dieses wird durch Erwärmen des Wafers bei dem Vorhandensein von Sauerstoff bei einer Temperatur in dem Bereich von ungefähr 950°C bis 1100°C und während einer Zeitdauer in dem Be reich von ungefähr 80 Sekunden bis 100 Sekunden durchgeführt. Dieses bildet eine SiO2-Zwischenlagenschicht152 mit einer Dicke in dem Bereich von ungefähr 10 nm bis 20 nm. Als zusätzlicher Vorteil wird das Material der Si-Zwischenlagenschicht150 , das nicht mit dem WSix-Bereich116 reagiert hat, zum Erhöhen der seitlichen Dicke der Abstandshalter, die seitlich benachbart zu dem Gate120 gebildet werden, oxidiert. Wie in7 gezeigt ist, werden Nitridabstandshalter126 , die zum Beispiel SiN enthalten, seitlich benachbart zu den seitlichen Seitenoberflächen der SiO2-Zwischenlagenschicht152 gebildet. Bei der in7 gezeigten Ausführungsform bedeckt die SiO2-Zwischenlagenschicht152 alle (zuvor) offenliegenden Oberflächen des Gates120 einschließlich der Seitenoberfläche und der oberen Oberfläche des Decknitridbereiches118 . Somit berühren die Abstandshalter126 nicht die Decknitridschicht118 , da die SiO2-Zwischenlagenschicht152 den Deckitridbereich118 von den Nitridabstandshaltern126 isoliert. Die Nitridabstandshalter126 werden unter Benutzung wohlbekannter Vorgänge wie das Abscheiden einer Nitridschicht auf der gesamten Oberfläche des Wafers und anisotropes Zurückätzen der Nitridschicht zum Bilden der Seitenabstandshalter126 gebildet (das anisotrope Ätzen entfernt das SiO2-Material von der Zwischenlage152 von der Oberseite des Gates120 ). Die Breite der Abstandshalter126 kann in dem Bereich von ungefähr 40 nm bis 50 nm liegen. Die Breite des Abstandshalter126 ist eine Funktion der Höhe des Gates120 . -
8 bis10 stellen eine Variation des oben angegebenen Vorganges dar. Es wird Bezug genommen auf8 , nachdem die Si-Zwischenlagenschicht150 gebildet ist (5 ), wird der Wafer einer vertikalen Ätzung unterworfen. Zum Beispiel kann ein anisotropes Ätzen mit einer HBr/HCl/Cl2-Chemie durchgeführt werden. Ein HBr-, HCl- oder Cl2-Chemieätzmittel weist eine hohe Ätzselektivität zum Oxidieren und Vorsehen einer guten Steuerung zum Ätzen der Si-Zwischenlagenschicht150 vor. Solch ein Vorgang kann in einer Kammer durchgeführt werden, wobei die Wand- und Elektrodentemperatur auf ungefähr 50°C, die Leistung auf ungefähr 200 bis 300 Watt und der Druck auf ungefähr 665 bis 1330 mPa (5 bis 10 mTorr) eingestellt werden. Dieses erzeugt Si-Zwischenlagenabstandshalter154 auf den seitlichen Seitenoberflächen des Gates120 . Die Si-Zwischenlagenabstandshalter154 bedecken gesamt die seitlichen Seitenoberflächen des WSix-Bereiches116 zum Vorsehen von so viel Kontakt zwischen dem Si-Material der Si-Zwischenlagenabstandshalter154 und den WSix-Bereich116 wie möglich. Die Si-Zwischenlagenabstandshalter154 können jedoch auch weniger als die gesamten Seitenoberflächen des Decknitridbereiches118 bedecken und brauchen nicht die obere Oberfläche des Decknitridbereiches118 zu bedecken. - Als nächstes wird, wie in
9 gezeigt ist, die Si-Zwischenlagenabstandshalter154 oxidiert. Ein ähnlicher Vorgang, wie er in Zusammenhang mit6 beschrieben wurde, kann benutzt werden. Dieses erzeugt SiO2-Zwischenlagenabstandshalter156 . Die SiO2-Zwischenlagenabstandshalter156 haben eine Breite in dem Bereich von 10 nm bis 20 nm - Wie in
10 gezeigt ist, werden Nitridabstandshalter126' benachbart zu der SiO2-Zwischenlagenabstandshalter156 und sie berührend gebildet. Die Nitridabstandshalter126' unterscheiden sich von den Nitridabstandshaltern126 von7 darin, daß die Nitridabstandshalter 126° mindestens einen Teil der Seitenoberfläche des Decknitridbereiches118 berühren, der nicht bereits von den SiO2-Zwischenlagenabstandshalter156 bedeckt ist, Als Resultat weisen die Nitridabstandshalter126' eine von den Nitridabstandshaltern126 (7 ) unterschiedliche Form und eine Breite in dem Bereich von 40 nm bis 50 nm auf. Ähnliche Vorgänge können zum Bilden der Nitridabstandshalter126' benutzt werden, wie sie zum Bilden der Nitridabstandshalter126 benutzt werden. -
11 und12 stellen einen Aufbau100 oder100' dar, in denen ein WSix-Bereich116 eingesetzt ist, der unter Benutzung einer Si-Zwischenlage, wie sie oben beschrieben wurde, stabilisiert ist. Insbesondere ist der Aufbau100 unter Benutzung des in den4 bis7 beschriebenen Vorganges gebildet, und der Aufbau100' ist unter Benutzung des in den4 ,5 und8 bis10 beschriebenen Vorganges gebildet. Jeder Aufbau100 oder100' ist ein MOSFET102 mit seitlich benachbarten leitenden (z.B. metallischen) Durchkontaktierungen122 , die in einer Passage durch ein Abdecken des Dielektrikum124 gebildet ist. Die Bildung der Source101 und Drain103 der MOSFETs100 und100' , der dielektrischen Schicht124 und der Durchkontaktierung122 werden nicht beschrieben. Es kann jedoch jegliche Kombination herkömmlicher Vorgangsschritte benutzt werden, besonders jene, die Hochtemperaturen beinhalten, die gleich oder größer als 750°C sind. Bei beiden Aufbauten100 und100' ist das Gate120 über einem Kanalbereich130 gebildet, der die Source101 von der Drain103 trennt. Es sei angemerkt, daß die Durchkontaktierung122 auf der anderen Seite des Gates120 vorgesehen sein kann, das heißt mit der Drain103 oder einem anderen Bereich verbunden. Alternativ braucht der Leiter benachbart zu dem Gate120 keine Durchkontaktierung zu sein.
Claims (8)
- Verfahren zum Herstellen eines Halbleiterelementes, mit: (a) Bilden eines Wolframsilzid-Bereiches (
116 ) auf einem Silizium-Bereich (114 ), (b) Bedecken mindestens einer Seitenoberfläche des Wolframsilzid-Bereiches (116 ) mit einer Silizium-Zwischenlage (150 ) ohne dabei Sauerstoff einzubringen und (c) Thermisches Oxidieren der Silizium-Zwischenlage (150 ) zum Bilden einer Siliziumozid-Zwischenlage (152 ), die die Seitenoberfläche des Wolframsilzid-Bereiches (116 ) bedeckt. - Verfahren nach Anspruch 1, bei dem der Schritt (a) weiter den Schritt des Abscheidens des Wolframsilzid-Bereiches (
116 ) auf den Silizium-Bereich (114 ) aufweist. - Verfahren nach Anspruch 2, bei dem der Schritt des Abscheidens durch Sputtern erfolgt.
- Verfahren nach einem der Ansprüche 1 bis 3, weiter mit den Schritten: Bilden einer Gateoxidschicht (
112 ) auf einem Silizium-Substrat (110 ), Bilden des Silizium-Bereiches (114 ) auf der Gateoxidschicht (112 ) und Bilden eines Nitridbereiches (118 ) auf dem Wolframsilzid-Bereich (116 ). - Verfahren nach einem der Ansprüche 1 bis 4, weiter mit den Schritten: Bilden eines leitenden Bereiches (
122 ) benachbart zu der Siliziumozid-Zwischenlage (152 ), wobei das Silizium-Material der Siliziumozid- Zwischenlage (152 ) verhindert, daß sich ein Kurzschlußvorsprung zwischen dem Wolframsilzid-Bereich (116 ) und dem leitenden Bereich (122 ) bildet. - Verfahren nach Anspruch 5, bei dem der leitende Bereich (
122 ) als leitende Durchkontaktierung gebildet wird. - Verfahren nach einem der Ansprüche 1 bis 6, weiter mit den Schritten: (d) Bilden eines Deckbereiches (
118 ) auf einer oberen Oberfläche des Wolframsilzid-Bereiches (116 ), wobei der Schritt (b) weiter die Schritte des Bedeckens jeder offenliegenden Seitenoberfläche des Wolframsilzid-Bereiches (116 ) und der oberen Oberfläche und der Seitenoberfläche des Kappenbereiches (118 ) mit der Silizium-Zwischenlage (150 ) aufweist. - Verfahren nach Anspruch 7, weiter mit den Schritten: (b1) vor dem Schritt (c) vertikales Zurückätzen der Silizium-Zwischenlage (
150 ) und/oder (e) nach dem Schritt (c) Bilden eines Abstandshalters (126 ) benachbart zu mindestens einer Seitenwand der Siliziumozid-Zwischenlage (152 ).
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19837893A DE19837893B4 (de) | 1998-08-20 | 1998-08-20 | Herstellungsverfahren für ein Halbleiterelement mit einem Wolframsilizid enthaltenden Gatestapel |
US09/184,869 US20010003062A1 (en) | 1998-08-20 | 1998-11-03 | Gate sidewall passivation to prevent abnormal tungsten polycide growth |
TW087118813A TW409323B (en) | 1998-08-20 | 1998-11-11 | Semiconductor device having liner spacer gates and its manufacture |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19837893A DE19837893B4 (de) | 1998-08-20 | 1998-08-20 | Herstellungsverfahren für ein Halbleiterelement mit einem Wolframsilizid enthaltenden Gatestapel |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19837893A1 DE19837893A1 (de) | 2000-02-24 |
DE19837893B4 true DE19837893B4 (de) | 2006-09-28 |
Family
ID=7878211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19837893A Expired - Fee Related DE19837893B4 (de) | 1998-08-20 | 1998-08-20 | Herstellungsverfahren für ein Halbleiterelement mit einem Wolframsilizid enthaltenden Gatestapel |
Country Status (3)
Country | Link |
---|---|
US (1) | US20010003062A1 (de) |
DE (1) | DE19837893B4 (de) |
TW (1) | TW409323B (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6358788B1 (en) | 1999-08-30 | 2002-03-19 | Micron Technology, Inc. | Method of fabricating a wordline in a memory array of a semiconductor device |
JP2012124351A (ja) * | 2010-12-09 | 2012-06-28 | Toshiba Corp | 集積回路装置の製造方法 |
KR102609243B1 (ko) | 2018-09-21 | 2023-12-05 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19516339A1 (de) * | 1994-06-08 | 1995-12-14 | Samsung Electronics Co Ltd | Verfahren zur Herstellung eines Halbleiterbauelementes mit niederohmiger Gateelektrode |
WO1997036321A1 (en) * | 1996-03-27 | 1997-10-02 | Advanced Micro Devices, Inc. | Process to separate the doping of polygate and source drain regions |
EP0825641A1 (de) * | 1996-08-21 | 1998-02-25 | Commissariat A L'energie Atomique | Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten |
-
1998
- 1998-08-20 DE DE19837893A patent/DE19837893B4/de not_active Expired - Fee Related
- 1998-11-03 US US09/184,869 patent/US20010003062A1/en not_active Abandoned
- 1998-11-11 TW TW087118813A patent/TW409323B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19516339A1 (de) * | 1994-06-08 | 1995-12-14 | Samsung Electronics Co Ltd | Verfahren zur Herstellung eines Halbleiterbauelementes mit niederohmiger Gateelektrode |
WO1997036321A1 (en) * | 1996-03-27 | 1997-10-02 | Advanced Micro Devices, Inc. | Process to separate the doping of polygate and source drain regions |
EP0825641A1 (de) * | 1996-08-21 | 1998-02-25 | Commissariat A L'energie Atomique | Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten |
Also Published As
Publication number | Publication date |
---|---|
US20010003062A1 (en) | 2001-06-07 |
TW409323B (en) | 2000-10-21 |
DE19837893A1 (de) | 2000-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102018122648B4 (de) | Speichervorrichtungen und Verfahren zum Herstellen derselben | |
DE19829300B4 (de) | Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung | |
US5716863A (en) | Method of manufacturing semiconductor device having elements different in gate oxide thickness and resistive elements | |
DE4220497B4 (de) | Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
DE4127967C2 (de) | MOS-Transistor mit Gate-Drain-Elektrodenüberlapp und Verfahren zu seiner Herstellung | |
DE69534870T2 (de) | Verfahren zur Herstellung eines flachen Grabens zur Isolierung von zwei nebeneinanderliegenden tiefen Gräben unter Verwendung eines Silizidierungsprozesses | |
US7238609B2 (en) | Method for fabricating semiconductor device | |
DE102005025951B4 (de) | Verfahren zum Herstellen einer Mehrschicht-Gatestapelstruktur mit einer Metallschicht und Gatestapelstruktur für eine FET-Vorrichtung | |
DE19719699A1 (de) | Verfahren zur Bildung eines dynamischen Speichers mit hoher Dichte und wahlfreiem Zugang | |
DE19836965A1 (de) | Halbleitervorrichtung mit Kondensator und Verfahren zur Herstellung derselben | |
DE102005025209A1 (de) | Halbleiterbauelemente mit Phasenänderungsspeicherzellen, diese verwendende elektronische Systeme und Verfahren zur Herstellung derselben | |
DE102004030806B4 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE19842704C2 (de) | Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform | |
DE19615692C2 (de) | Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung | |
DE4232817B4 (de) | Halbleiter-Speicherzelle und Verfahren zu deren Herstellung | |
DE4203565C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE19907070A1 (de) | Halbleitervorrichtung und zugehöriges Herstellungsverfahren | |
DE3446643C2 (de) | ||
DE102004031741A1 (de) | Verfahren zur Herstellung von Feldeffekttransistorstrukturen mit Gateelektroden mit einer Metalllage | |
DE10314595B4 (de) | Verfahren zur Herstellung von Transistoren unterschiedlichen Leitungstyps und unterschiedlicher Packungsdichte in einem Halbleitersubstrat | |
DE10153619A1 (de) | Verfahren zur Herstellung eines Gate-Schichtenstapels für eine integrierte Schaltungsanordnung | |
DE19837893B4 (de) | Herstellungsverfahren für ein Halbleiterelement mit einem Wolframsilizid enthaltenden Gatestapel | |
DE4102184C2 (de) | Verfahren zum Herstellen einer DRAM-Zelle | |
DE102021108764A1 (de) | Halbleitende metalloxidtransistoren mit einem strukturierten gate und verfahren zum bilden derselben | |
DE19926500C2 (de) | Nichtflüchtige Halbleiter-Speicherzelle mit einer eine hohe relative Dielektrizitätskonstante aufweisenden dielektrischen Schicht und Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: MOSEL VITELIC INC., HSINCHU, TW Owner name: PROMOS TECHNOLOGIES, INC., HSINCHU, TW Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110301 |