DE69534870T2 - Verfahren zur Herstellung eines flachen Grabens zur Isolierung von zwei nebeneinanderliegenden tiefen Gräben unter Verwendung eines Silizidierungsprozesses - Google Patents

Verfahren zur Herstellung eines flachen Grabens zur Isolierung von zwei nebeneinanderliegenden tiefen Gräben unter Verwendung eines Silizidierungsprozesses Download PDF

Info

Publication number
DE69534870T2
DE69534870T2 DE69534870T DE69534870T DE69534870T2 DE 69534870 T2 DE69534870 T2 DE 69534870T2 DE 69534870 T DE69534870 T DE 69534870T DE 69534870 T DE69534870 T DE 69534870T DE 69534870 T2 DE69534870 T2 DE 69534870T2
Authority
DE
Germany
Prior art keywords
deep
notch
etching
layer
notches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69534870T
Other languages
English (en)
Other versions
DE69534870D1 (de
Inventor
c/o Int. Prop. Div. Masakatsu Minato-ku Tsuchiaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE69534870D1 publication Critical patent/DE69534870D1/de
Publication of DE69534870T2 publication Critical patent/DE69534870T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/692—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their composition, e.g. multilayer masks or materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/041—Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/40—Isolation regions comprising polycrystalline semiconductor materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Die Erfindung betrifft im Allgemeinen die Ausbildung von Kerben in einem Material und insbesondere die Ausbildung von seichten Kerben in einem Halbleitersubstrat zum Isolieren benachbarter tiefer Kerbenkonfigurationen.
  • Tiefe Kerbenkonfigurationen werden gewöhnlich in Halbleitervorrichtungen benutzt, zum Beispiel als Speicherungskondensatorkomponenten für Speicherzellenvorrichtungen. Jede Speicherzellenvorrichtung weist eine tiefe Kerbenkonfiguration und eine ebene Vorrichtung auf, die benachbart zu der Kerbenkonfiguration angeordnet ist, wie einen Schalttransistor oder Gate-Transistor, der die Ladung steuert, die von der tiefen Kerbenkonfiguration gehalten wird. Die ebene Vorrichtung, die an der Fläche des ebenen Halbleitersubstrats gebildet wird, ist mit einer inneren Fläche der tiefen Kerbenkonfiguration durch ein elektrisch leitfähiges Material elektrisch verbunden. Dieses Material wird gewöhnlich als eine Verbindung bezeichnet.
  • Die oben beschriebene Speicherzellenvorrichtung stellt Information dar, die darauf basiert, ob die tiefe Kerbenkonfiguration geladen ist oder nicht. Im Allgemeinen kann eine seichte Kerbenisolation (STI) benutzt werden, um zweckbestimmte Speicherzellenvorrichtungen zu isolieren, um Interferenzen dazwischen zu verhindern. Dementsprechend sind zwischen benachbarten tiefen Kerbenkonfigurationen seichte Isolationskerben ausgebildet, um zu gewährleisten, dass sie unabhängig funktionieren. Jedoch erfordert die seichte Kerbenisolation von zwei nahe zueinander angeordneten tiefen Kerbenkonfigurationen sowie die individuelle Verbindungsbildung für jede der tiefen Kerbenkonfigurationen die minutiöse Einstellung der zugehörigen Herstellungsprozesse wie Lithographie und Ätzen, insbesondere wenn der nächste Abstand zwischen den Kerben unter 0,25 μm fällt. Folglich ist die Toleranz des Herstellungsverfahrens beschränkt und eine strikte Qualitätskontrolle jedes Verarbeitungsschrittes erforderlich. Aus diesem Grund ist es schwierig, die Speicherzellenvorrichtungen herzustellen. Einige dieser Probleme, die mit der Vorrichtungsherstellung in Verbindung stehen, werden durch die folgenden Beispiele erläutert werden.
  • 1 stellt einen Abschnitt eines Verbundstoffkörpers 100 dar, der ein Halbleitersubstrat 110 aufweist, der eine Segmentoxidschicht 120, zum Beispiel SiO2 aufweist, die darauf ausgebildet ist. Das Halbleitersubstrat 100 kann zum Beispiel aus kristallinem Silizium gebildet sein. Eine Schicht 130 ist über der Segmentoxidschicht 120 ausgebildet. Die Schicht 130 kann aus einem Nitrid wie Si3N4 gebildet sein. Natürlich können je nach den gewünschten Eigenschaften andere Silikonnitridverbindungen, zum Beispiel Si3±xN4±x benutzt werden. Die Oxidschicht 120 und die Nitridschicht 130 dienen als Masken für die zugehörigen Herstellungsverfahren wie zum Beispiel Ätzen, Oxidation und/oder chemisch-mechanisches Polieren (CMP). Die erste und die zweite tiefe Kerbe 140, 150 sind in der Nitridschicht 130, der Oxidschicht 120 und dem Halbleitersubstrat 110 ausgebildet. Eine Nitridregion 135, eine Oxidregion 125 und eine Halbleitersubstratregion 115 sind zwischen den tiefen Kerben 140, 150 angeordnet. Die erste und die zweite tiefe Kerbenkonfiguration sind jeweils in einer ersten und einer zweiten tiefen Kerbe 140, 150 konstruiert.
  • Jede der ersten und der zweiten Kerbekonfiguration 142, 152 weist eine dünne Isolierschicht 144, 154 auf, die auf den inneren Flächen der Kerbe 140, 150 ausgebildet ist, eine dicke Isolierschicht 146, 156, die an einem Mittelabschnitt der Kerbe 140, 150 über der dünnen Isolierschicht 144, 154 ausgebildet ist, und ein Speicherknotenmaterial 147, 157 auf, das ausgebildet ist, um das Innere der jeweiligen tiefen Kerben 140, 150 auf die Höhe der dünnen Isolierschicht 144, 154 und der dicken Isolierschicht 146, 156 aufzufüllen. Das Füllen der tiefen Kerben 140, 150 ist jedoch aufgrund ihrer hohen Querschnittsverhältnisse schwierig. Folglich sind in dem Speicherknotenmaterial 147, 157 Lücken 148, 158 ausgebildet. Diejenigen Abschnitte der dünnen Isolierschichten 144, 146, 154 und 156, die über einem zu bildenden Speicherknoten angeordnet sind, werden abgerieben. Das Verbindungsmaterial 149 und 159 wird in die Räume über den Oberseiten der dünnen Isolierschichten 144 und 154, dicken Isolierschichten 146 und 156 und Speicherknotenmaterial 147 und 157 gefüllt. Die Oberseite des Verbindungsmaterials 149 und 159 befindet sich etwas unter der Fläche des Halbleitersubstrats 110. Aus diesem Grund steht das Verbindungsmaterial 149, 159 sowohl mit dem Halbleitersubstrat 110 um die tiefen Kerbenkonfigurationen 142, 152 als auch mit der Oberseite des Speicherknotenmaterials 147, 157 in Kontakt, wie in 1 dargestellt.
  • Die dünnen Isolierschichten 144, 154 können aus Silikonnitrid, zum Beispiel Si3N4 gebildet sein und dienen dazu, eine Kapazität zwischen dem Speicherknotenmaterial 147, 157 und dem Halbleitersubstrat 110 zu bilden. Die dicken Isolierschichten 146, 156, die durch die chemische Dampfabscheidung (CVD) von Tetraethylorthosilikat (TEOS) Si(OC2H5)4 gebildet werden können, isolieren das Speicherknotenmaterial 147, 157 von einem Teil des umgebenden Halbleitersubstrats 110. Das Speicherknotenmaterial 147, 157 dient als Speicherknoten und kann zum Beispiel aus n+-Polysilikon gebildet werden. Das Verbindungsmaterial 149, 159 kann aus intrinsischem polykristallinen Silikon gebildet werden.
  • Wenn der Verbundstoffkörper 100 als Teil der Speichervorrichtung konstruiert ist, wird die STI benutzt, um die tiefen Kerbenkonfigurationen 142, 152 voneinander zu isolieren und die Regionen zu begrenzen, auf denen die ebenen Vorrichtungen ausgebildet sind. Es sollte beachtet werden, dass vor Initiieren der STI-Bildungsprozesse alle Speicherknoten mit dem Halbleitersubstrat 110 durch die Verbindungen 149, 159 verbunden werden. Aus diesem Grund sollten die tiefen Kerbenkonfigurationen voneinander isoliert sein. Nach der seichten Kerbenisolation wird das isolierende Material benutzt, um die seichten Kerben bis zu der Fläche des Verbundstoffkörpers 100 aufzufüllen. Nach Vollendung der STI-Bildungsprozesse werden die Verbindungen sowie die tiefen Kerben somit vollständig unterhalb der Isolierschicht eingelassen. Diese Art Verbindungsbildung, das heißt, eingelassene Verbindungen, ist vorteilhaft, da sie ermöglicht, dass nachfolgende Prozesse auf einer ebenen Fläche vollbracht werden können. Eine flache Topografie ist entscheidend, um eine ausgezeichnete Auflösung bezüglich der Lithographie zu erzeugen. Ebene Vorrichtungen, umfassend Schalttransistoren, die an die jeweiligen tiefen Kerbenkonfigurationen 142, 152 gekoppelt sind, werden dann unter Verwendung von derzeit auf dem Fachgebiet bekannten Flächenvorrichtungs-Herstellungstechniken hergestellt.
  • Herkömmlicherweise werden Abschnitte der ersten und der zweiten tiefen Kerbenkonfiguration 142, 152 mit der Nitridregion 135, der Oxidregion 125 und dem Halbleitersubstrat 115 in einer Region, die in 1 mit 160 bezeichnet ist, aneinander geätzt. Dies gewährleistet die Isolation zwischen benachbarten tiefen Kerbenkonfigurationen trotz einer leichten Fehlausrichtung und schlechten Auflösung in der lithographischen Stufe des STI-Prozesses. Außerdem kann die kapazitive Kopplung zwischen dem Speicherknoten einer tiefen Kerbenkonfiguration und dem Gate-Material, das darüber läuft, verringert werden. Um die Ätzung durchzuführen, wird eine Abdeckschicht über dem in 1 dargestellten Verbundstoffkörper 100 gebildet und entwickelt, um ein Muster zum Ätzen zu bilden. 2 stellt eine seichte Kerbe 210 dar, die zwischen der ersten und der zweiten tiefen Kerbenkonfiguration 142, 152 durch Ätzen des Verbundstoffkörpers 100 durch die Öffnung 220 in der Abdeckschicht 230 gemäß herkömmlicher Techniken ausgebildet ist. Solch eine Struktur und Verfahren sind in US-A-4,593,452 offenbart. Jedoch bestehen mehrere Nachteile und Schwierigkeiten, wenn die seichte Kerbe durch solch eine herkömmliche Technik gebildet wird.
  • Wie am deutlichsten in 1 zu sehen ist, weist die obere Fläche des Verbundstoffkörpers 100 erstens Aussparungen 170, 180 auf, die aus den unterschiedlichen Ebenen der oberen Flächen der Segmentnitridschicht 130 und der Verbindungsschichten 149, 159 resultieren. Die Aussparungen 170, 180 weisen Stufenabschnitte 171, 172, 181 und 182 auf, die an den Kanten zwischen der oberen Fläche der Segmentnitridschicht 130 und den oberen Flächen der Verbindungsschichten 149, 159 der ersten und der zweiten tiefen Kerbenkonfiguration 142, 152 ausgebildet sind. Die Stufenabschnitte 171, 172, 181 und 182 können eine Höhe von zum Beispiel etwa 2.000 Angström aufweisen. Um ein gewünschtes Muster oder seichte Kerbenätzmaske zu erhalten, sollte ein Abdeckmittel mit einer definitiven Kante an der Mitte der Verbindungsschicht entwickelt werden, das von der Flächenebene des Halbleitersubstrats 110 ausgespart ist, wie in 2 dargestellt. Wenn jedoch das Abdeckmittel auf eine Fläche angewendet wird, die Stufenbildungen aufweist, wird Licht durch das Abdeckmittel gelassen und reflektiert von beiden Substratflächen und der ausgesparten Fläche. Das von der ausgesparten Fläche reflektierte Licht stört das einfallende Licht, das sich von dem Licht unterscheidet, das von der Substratfläche reflektiert wird, wodurch ein unerwünschtes Abdeckprofil nach der Entwicklung hervorgerufen wird. Das Störmuster und somit das Abdeckmuster hängen von der Höhe der Stufe ab. Folglich ist die Auflösung an der Kante des Abdeckprofils schlecht und sehr empfindlich auf Variationen in der Stufenhöhe. Dementsprechend ist das Prozessfenster zur Lithographie beschränkt und die Wiederholbarkeit des Prozesses beeinträchtigt.
  • Ferner ist das Ätzen der seichten Kerbe selbst schwierig, weil die Halbleitersubstratregion 115, Abschnitte der intrinsischen Polysilikon-Verbindungsschichten 149, 159, Abschnitte des dünnen Nitridisolators 144, 154, Abschnitte des dicken Oxidisolators 146, 156, Abschnitte des n+-Polysilikon-Speicherknotenmaterials 147, 157, die Segmentnitridregion 135 und die Segmentoxidregion 125 alle entfernt werden müssen. Während die Segmentnitridregion 135 und die Segmentoxidregion 125 unter Verwendung eines Prozesses geätzt werden können, der für Silikon selektiv ist, ist ein gleichzeitiges Ätzen von vielen Materialien für das Polysilikon, Nitrid und Oxid erforderlich. Die Gründe hierfür liegen darin, dass diese Materialien keine Schichten bilden, die horizontal verlaufen, und nicht mittels RIE (Reaktives Ionenätzen) nacheinander geätzt werden können, das vertikal stattfindet. Aus diesem Grund ist eine äußerst nichtselektive Ätztechnik erforderlich, wobei einige Maßnahmen ergriffen werden müssen, um ein gewünschtes Ätzprofil bereitzustellen.
  • Wie oben erwähnt, erzeugt die Lithographie außerdem eine schlechte Auflösung der Kanten des Abdeckmittels über der tiefen Kerbenkonfiguration 142 und 152. Im Allgemeinen hängt die Form einer Kerbe in großem Maße von der Abdeckprofilvariation ab, wenn die Kerbe unter den Bedingungen zum Bilden von verjüngten Kerben gebildet wird. Darüber hinaus können tiefe Kerben nicht angemessen von seichten verjüngten Kerben getrennt werden, sogar wenn die Fehlausrichtung zwischen der Abdeckmaske und dem zugrunde liegenden Muster (das heißt, die tiefen Kerben) sehr gering ist. Um die Nebenwirkung zu minimieren, welche die Lithographie auf die Auflösung ausübt, und um eine ausreichende Ausrichtungstoleranz bereitzustellen, ist es absolut notwendig, Kerben zu bilden, die ein vertikales Profil aufweisen, um die tiefen Kerben zu trennen.
  • Die Anforderung eines vertikalen Kerbenprofils steht im Konflikt zu der Anforderung des nichtselektiven Ätzens. Dies bedeutet für das Ätzverfahren schwerwiegende Beschränkungen. Um ein nichtselektives Ätzen zu erreichen, kann kein abscheidungsartiger Ätzprozess angewendet werden, der eine Abscheidungsschicht auf der vertikalen Ebene bildet, da die Schicht auch auf der horizontalen Ebene jedes Materials anders abscheidet und somit Unterschiede bezüglich der Ätzrate zwischen den Materialien bewirkt. Dementsprechend wird das resultierende Ätzen selektiv, was mit der Anforderung der Nichtselektivität unvereinbar ist. Im Allgemeinen ist es jedoch schwierig, ein Ätzprofil der Kerbe ohne einen Ätzprozess zu steuern, der auch eine Abscheidungsschicht bildet. Ohne die Abscheidungsschicht auf den vertikalen Flächen würde selbst eine leichte Veränderung der Ätzbedingungen eine relativ große Veränderung des Ätzprofils erzeugen.
  • Ferner weisen Transistoren, die durch seichte Kerben begrenzt und isoliert sind, die ein hohes vertikales Profil aufweisen, mindestens ein Problem auf. Scharfe Ecken, die durch die Seitenwand der seichten Kerben und die Halbleitersubstratfläche gebildet werden, verändern die lokale elektrische Feldverteilung, um den lokalen Schwellenwert zu verringern. Demgemäß weist die Schwellenspannung der Kanalregion, die benachbart zu der Seitenwand der seichten Kerben liegt, einen geringeren Wert auf als diejenige im Zentrum der Kanalregion. Der geringere Schwellenwert an der Ecke ist für die Sperreigenschaften des Transistors schädlich und kann einen Leckstrom verursachen. Für eine periphere Schaltung, die relativ große Transistoren enthält, die relativ große Ströme aufweisen, erzeugt der Leckstrom eine bedeutende Verlustleistung. Der Leckstrom in Schalttransistoren, die mit den Speicherknoten verbunden sind, führt zu der Entladung der Speicherknoten und somit zu einem Informationsverlust.
  • Um eine Grenzfläche von guter Qualität zwischen dem Silikon und der Seitenwand der seichten Kerbe zu erhalten, wird eine thermische Oxidation der inneren Fläche der seichten Kerbe bevorzugt. Während dieses Oxidationsschritts verbreitet sich jedoch Oxidationsmittel durch den freiliegenden dicken Oxidisolator und bewirkt eine unerwünschte Oxidation von Silikon in seiner Nähe. Außerdem kann die innere Fläche der Speicherknotenlücken 148, 158 oxidiert werden, die, wie oben erwähnt, aus n+-Polysilikon gebildet werden können. Die Oxidation von Silikon bewirkt eine Volumenausdehnung. Die Spannung, die aus der Ausdehnung resultieren kann, kann zu kristallinen Defekten wie Verlagerungen in dem kristallinen Silikonhalbleitersubstrat führen. Solche kristallinen Defekte verändern die elektrischen Eigenschaften des Halbleiters und bewirken Kontaktleckströme. Folglich können die Rückhaltungszeit einer Speicherzellenvorrichtung sowie andere wichtige Eigenschaften beeinträchtigt werden. Dementsprechend besteht ein Bedarf an der Bereitstellung eines Verfahrens zum Ausbilden einer seichten Kerbe zwischen tiefen Kerbenkonfigurationen, das leicht umgesetzt werden kann und das die Schwierigkeiten und Nachteile herkömmlicher Verfahren vermeidet.
  • Die vorgenannten Mängel der herkömmlichen Techniken werden durch die vorliegende Erfindung vermieden, die ein Verfahren nach Anspruch 1 bereitstellt. In diesem Verfahren wird eine seichte Kerbe in einer Fläche eines Verbundstoffkörpers ausgebildet, der eine erste und eine zweite tiefe Kerbenkonfiguration darin aufweist. Der Verbundstoffkörper weist ein Halbleitersubstrat auf, das eine Segmentoxidschicht, die darauf ausgebildet ist, und eine Segmentnitridschicht, die auf der Segmentoxidschicht ausgebildet ist. Die erste und die zweite tiefe Kerbenkonfiguration sind in dem Halbleitersubstrat durch die Nitrid- und Oxidschicht ausgebildet. Die erste und die zweite tiefe Kerbenkonfiguration können ein Isoliermaterial und ein leitfähiges Material umfassen, das in der ersten und der zweiten tiefen Kerbe ausgebildet ist, um einen Kondensator herzustellen. In einer bevorzugten Ausführungsform kann jede der ersten und zweiten tiefen Kerbenkonfiguration ein dünnes Nitridisolierfutter, eine ein dickes Oxidisolierfutter, Speicherknoten-Füllmaterial und eine intrinsische obere Polysilikonschicht aufweisen. Die obere Fläche des Verbundstoffkörpers wird derart geebnet, dass die erste und die zweite Verbindungsschicht und die Segmentnitridschicht eine kontinuierliche, geebnete Fläche bilden.
  • Eine Titanschicht wird über der geebneten Fläche ausgebildet und überlagert dadurch die erste und die zweite intrinsische Polysilikonschicht der ersten und der zweiten tiefen Kerbenkonfiguration und die Segmentnitridschicht. Der Verbundstoffkörper wird dann einem Silicidierungsverfahren ausgesetzt, bei dem die Titanschicht und ein oberer Abschnitt der ersten und der zweiten Polysilikonschicht reagieren, um eine erste und eine zweite selbst ausgerichtete Kappe für tiefe Kerben aus Titansilicid zu bilden. Die erste und die zweite Kappe für tiefe Kerben überlagern jeweils die ersten und die zweite tiefe Kerbenkonfiguration. Die Titanschicht ist mit der Segmentnitridschicht nicht reaktiv und das restliche Titan wird abisoliert. Da sich diejenigen Teile der Titanschicht, die nicht reagiert haben, während des Silicidierungsverfahrens nicht ausdehnen, bleiben die Flächen derjenigen Teile des Verbundstoffkörpers, die unter den nicht reagierten Teilen der Titanschicht liegen, geebnet, sogar nachdem die Abschnitte der Titanschicht abisoliert worden sind.
  • Danach wird eine Maskierungsschicht, zum Beispiele eine Abdeckschicht zum Ausbilden einer seichten Kerbe auf der flachen Fläche des Verbundstoffkörpers ausgebildet. Eine Öffnung wird in der Maskierungsschicht ausgebildet, um das Segmentnitrid zwischen der ersten und der zweiten tiefen Kerbenkonfiguration freizulegen. Da die erste und die zweite Kappe für tiefe Kerben in einem nachfolgenden Ätzschritt als Masken benutzt werden können, müssen die Breite der Öffnung und das Profil der Öffnung nicht genau gesteuert werden.
  • Dadurch wird eine breitere Ausrichtungstoleranz für das Abdeckmuster erzeugt.
  • Danach wird ein selektives Ätzen ausgeführt, wobei das Titansilicid nicht geätzt wird und wodurch eine seichte Kerbe zwischen der ersten und der zweiten tiefen Kerbenkonfiguration gebildet wird. Wie oben erwähnt, werden die erste und die zweite tiefe Kerbenkonfiguration durch die erste und die zweite Kappe für tiefe Kerben, die aus Titansilicid gebildet sind und deshalb nicht geätzt werden, vor dem selektiven Ätzschritt geschützt. Folglich ist ein gleichzeitiges Ätzen vieler Materialien gemäß der vorliegenden Erfindung nicht erforderlich. Ferner sind die Kerbenkappen selbst ausrichtend, was keine Fehlausrichtung verursacht und das Freilegen des Abschnitts zwischen der ersten und der zweiten tiefen Kerbenkonfiguration zu jedem gewünschten Zeitpunkt ermöglicht. Die Bedingungen, die zum vertikalen Ätzen stark erforderlich sind, werden abgeschwächt. Folglich ist das Ätzverfahren nicht so stark eingeschränkt wie herkömmliche Verfahren. Zum Beispiel können die Bedingungen zum Bilden einer Abscheidungsschicht benutzt werden, um das Ätzprofil zu steuern. Eine verjüngte Kerbe, welche die Speichervorrichtungsregion umgibt, kann dann ausgebildet werden, um Leckströme zu verhindern.
  • Die Maskierungsschicht und die erste und die zweite Kappe für tiefe Kerben werden nach dem Ätzen der seichten Kerbe entfernt. Die inneren Flächen der seichten Kerbe werden danach oxidiert. Es sollte beachtet werden, dass es für Sauerstoff keinen direkten Durchgang zu den dicken Oxidisolatorfuttern und dem n+-Polysilikonspeichermodus gibt, die von Verbindungen und dünnen Nitridisolatorfuttern geschützt werden. Während der Oxidation wird der tiefe Teil des Silikonsubstrats nicht oxidiert, da er mit den Speicherknoten und dem dicken Oxidisolatorfutter in Kontakt steht. Nachfolgend wird eine Nitritschicht über dem oxidierten Inneren der seichten Kerbe gebildet. Auf diese Weise werden die tiefen Kerbenkonfigurationen nun vollständig gegen jegliche nachfolgende Oxidationsschritte abgeschirmt. Eine unerwünschte Oxidation von Silikon um die Kerbenkonfiguration und die damit in Verbindung stehende Spannung und kristalline Defektbildung werden vermieden. Aus diesem Grund kann eine seichte Kerbe zwischen der ersten und der zweiten Kerbenkonfiguration gebildet werden, ohne auf die derzeit bestehenden Schwierigkeiten und Nachteile zu treffen.
  • Eine vollständigere Betrachtung der vorliegenden Erfindung und viele der begleitenden Vorteile davon werden ohne weiteres erhalten, da die Erfindung durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden wird, wenn diese in Verbindung mit den beiliegenden Zeichnungen berücksichtigt wird.
  • 1 stellt einen Verbundstoffkörper dar, der eine erste und eine zweite tiefe Kerbenkonfiguration aufweist, die in einem Halbleitersubstrat ausgebildet sind.
  • 2 stellt eine seichte Kerbe dar, die zwischen der ersten und der zweiten tiefen Kerbenkonfiguration gemäß herkömmlicher Verfahren gebildet wird;
  • 3A bis 3G erläutern das Bilden einer seichten Kerbe zwischen der ersten und der zweiten Kerbenkonfiguration gemäß der Erfindung;
  • 4A stellt ein Schaubild des Dampfdrucks SiF4 als eine Temperaturfunktion dar;
  • 4B stellt ein Schaubild des Dampfdrucks TiF4 als eine Temperaturfunktion dar; und
  • 5 ist eine Querschnittsansicht, die eine DRAM-Zelle gemäß einer Ausführungsform dieser Erfindung darstellt.
  • Die vorliegende Erfindung wird nun in Verbindung mit 3A bis 3G beschrieben. Übereinstimmende Strukturen in 1 und 3A bis 3G werden mit identischen Bezugszeichen gekennzeichnet, wobei eine Erläuterung davon ausgelassen wird. Natürlich können die tiefen Kerben 140, 150 gemäß Techniken wie reaktivem Ionenätzen (RIE) gebildet werden, die auf dem Fachgebiet bekannt sind. Ferner können die tiefen Kerben 140, 150 mit einem Isoliermaterial und jeglichem leitfähigen Material gefüllt werden, um eine Kondensatorstruktur unter Anwendung von Techniken zu bilden, die auf dem Fachgebiet bekannt sind. Gemäß der vorliegenden Erfindung werden die Verbindungsschichten 149, 159, die aus intrinsischem Polysilikon gebildet werden können, derart ausgebildet, dass sie die erste und die zweite Kerbe 140, 150 vollständig füllen. Die Flächen der Segmentnitridschicht 130 und intrinsischen Polysilikonschichten 149, 159 werden geebnet, um eine flache äußere Fläche 310 des Verbundstoffkörpers 100 zu bilden, wie in 3A dargestellt. Die Planarisierung kann gemäß verschiedenen Techniken erreicht werden, die auf dem Fachgebiet bekannt sind. Zum Beispiel kann die Planarisierung durch chemisch-mechanisches Polieren erreicht werden.
  • Wie in 3B dargestellt, wird eine Titan- (Ti) Schicht 320 gemäß bekannter Techniken, zum Beispiel Sputtern oder Verdampfung auf die geebnete Fläche 310 abgeschieden. Jedoch können andere Materialien benutzt werden, die mit der vorliegenden Erfindung vereinbar sind, solange sie mit dem Si der Polysilikonschichten 149, 159 und nicht mit dem Si3N4 der Schicht 130 selektiv reagieren und durch Nassätzen (zum Beispiel unter Verwendung von Hydrofluorsäure (HF)) gegen Si und Si3N4 eine entfernbare Verbindung erzeugen. Der Verbundstoffkörper 100 wird dann zum Beispiel einer Wärmebehandlung unterzogen, welche die Silicidierung der Ti-Schicht 320 bewirkt, wodurch die Ti-Schicht 320 und die intrinsische Polysilikonschichten 149, 159 reagieren, um Titandisilicid (TiDi2) zu bilden. Die Ti-Schicht 320 reagiert jedoch nicht mit der Segmentnitridschicht 130. Folglich wird TiSi2 in Regionen gebildet, welche die Polysilikonschichten 149, 159 überlagern, jedoch nicht in Regionen, welche die Segmentnitridschicht 130 überlagern. Solch eine selbst ausrichtende Silicidierung von zum Beispiel Titan und Polysilikon zur Erzeugung von TiSi2 wird als Salicidierung bezeichnet.
  • Außerdem führt die Reaktion der Ti-Schicht 320 und der intrinsischen Polysilikonschichten 149, 159 zur Erzeugung von TiSi2 zu einer Volumenveränderung. Vorausgesetzt, dass das relative Volumen von Ti 1 ist und das relative Volumen von Si 2,27 ist, weist das erzeugte TiSi2 ein relatives Volumen von 2,51 auf. Wenn eine Si-Schicht von 2.000 Angström einer Reaktion unterzogen wird, wird folglich eine TiSi2-Schicht von 2.200 Angström erzeugt, wodurch eine „überschüssige" Schicht von 200 Angström gebildet wird. Jegliches restliche Titan, das nicht reagiert hat, um ein Silicid zu bilden, wird dann zum Beispiel durch eine Schwefelperoxidlösung (Schwefelsäure und Wasserstoffperoxid) abisoliert. Wie in 3C dargestellt, führen dementsprechend der Salicidierungsschritt und die nachfolgende Abisolierung zu der Bildung jeweils einer ersten und einer zweiten Kappe 340, 350 für tiefe Kerben über der ersten und der zweiten tiefen Kerbenkonfiguration 142, 152. Der Salicidierungsschritt kann derart gesteuert werden, dass sich die verbleibenden, unreagierten intrinsischen Polysilikonschichten 149, 159 innerhalb der Kerben 140, 150 aus den untenstehend ausführlicher erläuterten Gründen auf einer Ebene unter der Ebene des Halbleitersubstrats befinden. Die unreagierten Polysilikonschichten 149, 159 können verwendet werden, um in nachfolgenden Verarbeitungsschritten eingelassene Verbindungen zu bilden.
  • Wie in 3D dargestellt, wird eine Maskierungsschicht 360 über der äußeren Fläche des Verbundstoffkörpers 100 gebildet. In einer bevorzugten Ausführungsform der vorliegenden Erfindung wird ein Abdeckmittel als die Maskierungsschicht verwendet. Es ist jedoch zu verstehen, dass in Verbindung mit der vorliegenden Erfindung andere Maskierungstechniken benutzt werden können. Ein Muster von Öffnungen, das die Öffnung 365 aufweist, ist in der Maskierungsschicht 360 ausgebildet, um die Segmentnitridregion 135 freizulegen. Das Maskierungsschichtprofil auf der ersten und der zweiten Kappe 340, 350 für tiefe Kerben ist für das Ätzen belanglos, wie aus der untenstehenden Erläuterung deutlich werden wird, da die erste und die zweite Kappe 340, 350 für tiefe Kerben selbst als Masken während des nachfolgenden Ätzens dienen. Somit stellen die erste und die zweite Kappe 340, 350 für tiefe Kerben einen Toleranzbereich zum Bilden der Öffnung 365 bereit, der die Notwenigkeit für eine übergenaue Einstellung der Breite der Öffnung 365 unnötig macht.
  • Mit Bezug auf 3E wird eine Region zwischen der ersten und der zweiten tiefen Kerbenkonfiguration geätzt, um eine seichte Kerbe 370 bilden. Während 3E eine seichte Kerbe 370 darstellt, die ein vertikales Profil aufweist, sollte klar sein, dass die seichte Kerbe 370 mit einem verjüngten Profil gebildet werden kann, zum Beispiel durch ein abscheidungsartiges Ätzverfahren, wie untenstehend ausführlicher erläutert wird. Der Ätzschritt kann in einem einzigen Schritt oder in einer Vielzahl von Schritten ausgeführt werden. Zum Beispiel kann der Ätzschritt in zwei Schritten stattfinden, wie unten erläutert wird. Zuerst kann die Segmentnitridregion 135 unter Verwendung einer Technik geätzt werden, die bezüglich Silikon selektiv ist. Zum Beispiel kann Nitrid wie Si2N4 mit primären Ätzgasen von CF4 und/oder CHF3 selektiv gegen Si geätzt werden. Gleichzeitig kann die Segmentoxidregion 125 durch Überätzen entfernt werden.
  • Ein zweiter Ätzschritt kann auf Titansilicid selektiv sein, so dass nur das Silikon geätzt wird. Der zweite Ätzschritt kann eine abscheidungsartige RIE-Ätzung unter Verwendung von zum Beispiel Fluorinatomen als Ätzmittel sein. 4A stellt ein Schaubild bereit, das den Dampfdruck von SiF4, dem Hautprodukt einer RIE-Ätzung von Silikon unter Verwendung von Fluorin, als Temperaturfunktion darstellt. Während der RIE reagieren die Fluorinatome mit dem Silikon an der freiliegenden Fläche des Halbleiterkörpers, um SiF4 zu bilden. Titan ist ebenfalls reaktiv mit den Fluorinatomen, um TiF4 zu bilden. 4B stellt ein Schaubild bereit, das den Dampfdruck von TiF4 als eine Temperaturfunktion darstellt. Wie durch Vergleichen von 4B zu sehen ist, weist TiF4 im Vergleich zu SiF4 einen viel geringeren Dampfdruck auf. Da der Dampfdruck den Teildruck darstellt, unter welchem ein Material verdampft, kann der Druck des Ätzverfahrens derart gesteuert werden, dass SiF4, das durch eine Reaktion zwischen Si und F gebildet wird, sofort verdampft und dass TiF4, das durch eine Reaktion zwischen Ti und F gebildet wird, nicht von dem Verbundstoffkörper 100 verdampft. Dementsprechend wird Si von dem Substrat entfernt, Ti jedoch nicht. Aus diesem Grund kann das Flächensilikon ohne Entfernen von Titansilicid entfernt werden. Um dies zu erreichen, kann der zweite Ätzschritt die auf Fluorin basierende Chemie wie SF6 oder CF4 mit O2 benutzen. Da der Unterschied bezüglich des Dampfdrucks groß ist, gibt es bezüglich des Drucks des Ätzverfahrens praktisch keine Einschränkung. Der bestimmte Druck kann zum Beispiel basierend auf dem Verfahren zur Plasmaerzeugung, Werkzeugkonfiguration und Ätzleistung ausgewählt werden.
  • Wie oben erwähnt, wird in den Ätzbedingungen eine Toleranz erzeugt, da keine Notwendigkeit besteht, die Nichtselektivität oder Fehlausrichtung zwischen der Abdeckmaske und dem darunter liegenden Muster zu berücksichtigen. Es ist deshalb leicht, das Ätzprofil zu steuern. Durch Einführen von Abscheidungsspezies (wie Fluorcarbon) in die Ätzgase wird eine Dünnschicht (wie CFx) auf die Fläche abgeschieden. Diese Dünnschicht hemmt das Ätzen des Materials, das darunter liegt, wenn sie sich bildet. Jedoch unterliegen horizontale Flächen dem vertikalen Ionenbeschuss aus dem Plasma, was bewirkt, dass die Dünnschicht abgesputtert wird. Aus diesem Grund findet das Ätzen hauptsächlich auf der horizontalen Fläche statt. Verjüngte Kerben können durch Steuern des Gleichgewichts zwischen der abgeschiedenen Dünnschicht und dem Ionenbeschuss aus dem Plasma ausgebildet werden. Dieses Ätzen ist selektiv auf Materialien und kann nicht in herkömmlichen Verfahren durchgeführt werden. Das Ätzen kann eine verjüngte Kerbe bilden, die eine aktive Region isoliert, die eine tiefe Kerbenkonfiguration aus der Region aufweist, die eine Region umgibt, in der ein Transistor ausgebildet sein kann. Die verjüngte Kerbe dient der Hemmung von Leckströmen.
  • Die Maskierungsschicht 360 wird abisoliert, wie in 3F dargestellt ist, und die erste und die zweite Kappe 340, 350 für tiefe Kerben werden zum Beispiel unter Verwendung von Hydrofluor (HF)-säure entfernt. Wenn die erste und die zweite Kappe 340, 350 für tiefe Kerben entfernt sind, befinden sich die intrinsischen Polysilikonschichten 149, 159 unter der Fläche des Halbleitersubstrats 110. Diese Polysilikonschichten haben die Funktion von eingelassenen Verbindungen. Die eingelassenen Verbindungen werden automatisch gebildet, wenn die Kerbenkappen gebildet und entfernt werden. Es ist kein besonderer Schritt notwendig, um eingelassene Verbindungen zu bilden. Die eingelassenen Verbindungen koppeln jede tiefe Kerbenkonfiguration 142, 152 an benachbarte Quellen-/Drain-Regionen von nachfolgend gebildeten Schalt- oder Gate-Transistoren.
  • Wie in 3G dargestellt, wird eine thermische Oxidschicht 380 über den Polysilikonschichten 149, 159 und der inneren Fläche der Kerbe 370 gebildet. Ein Nitridfutter 390 wird über der thermischen Oxidschicht 380 gebildet. Die thermische Oxidschicht 380 und das Nitridfutter 390 dienen zum Isolieren des dicken Oxidisolierfutters 146, 156 und der Lücken 148, 158 von dem Oxidationsmittel und unterdrücken dadurch die Verlagerung und Spannung. Folglich kann eine seichte Kerbe 370 zwischen der ersten und der zweiten tiefen Kerbenkonfiguration 142, 152 gebildet werden. Die seichte Kerbe 370 kann gemäß Techniken gefüllt werden, die im Stand der Technik bekannt sind. Außerdem können eine erste und eine zweite Speicherzelle, die einen ersten und einen zweiten Transistor aufweisen, der mit der ersten und der zweiten tiefen Kerbenkonfiguration durch eingelassene Verbindungen verbunden ist, unter Verwendung von Bearbeitungstechniken gebildet werden, die im Stand der Technik bekannt sind.
  • 5 stellt eine DRAM-Zelle gemäß einer Ausführungsform der Erfindung dar. Wie in 5 dargestellt, können die Schalttransistoren benachbart zu der tiefen Kerbenkonfiguration und gegenüber der seichten Kerbe 370 gebildet werden. Zum Beispiel kann die seichte Kerbe 370 mit CVD-Oxid 402 gefüllt werden. Das CVD-Oxid wird auf das Substrat angepasst abgeschieden, weshalb die Stufen, die durch die unterschiedlichen Flächenebenen des Substrats und der seichten Kerbe gebildet werden, erhalten bleiben. Eine flache obere Fläche kann durch Entfernen von überschüssigem Oxid unter Anwendung eines Planarisierungsprozesses, zum Beispiel einer CMP-Technik gebildet werden. Folglich werden die seichten Kerben bis zu ihren oberen Flächen gefüllt. Die Verbindung 149 sowie die tiefen Kerbenkonfigurationen 142 werden bei dieser Stufe unterhalb des CVD-Oxids eingelassen. Das intrinsische Polysilikon 149, das die Verbindungen bildet, kann durch Ausdiffusion von n+-Dotierungsmittel aus den Speicherknoten in einem späteren thermischen Prozess leitfähig gemacht werden. Somit wird eine elektrische Verbindung zwischen den Speicherknoten und der Silikonfläche (eingelassene Verbindungsbildung) erreicht. Ein Gate-Isolator 403 kann auf der ebenen Fläche gebildet und ein Gate-Material kann abgeschieden und gemustert werden, um eine Gate-Elektrode 404 zu bilden. Durch Verwenden der Gate-Elektrode 404 als Maske können die Quellen-/Drain-Regionen 405, 406 durch Ionenimplantation gebildet werden. Die Quellen-/Drain-Region 406 wird mit der Verbindung 149 verbunden. Dementsprechend wir der MOS-Transistor, der den Schalttransistor 401 aufweist, der mit den Kerbenkondensatoren verbunden ist, gebildet. Die Verbindung zwischen den Vorrichtungen und die Metallisierung für die Ausgangsklemmen werden durch Techniken durchgeführt, die im Stand der Technik bekannt sind.
  • Eine Bit-Leitung 408 wird durch einen Kontaktabschnitt 407 mit der Quellen-/Drain-Region 405 verbunden. Ein Substrat 100 besteht zum Beispiel aus einer N-artigen Region 409 und einer P-artigen Region 410, die auf der Region 409 befestigt ist. Die n-artige Region 409 bildet zusammen mit der n+-Polysilikonschicht 147, die einen Speicherknoten und die dünne Nitridschicht 144 bildet, einen Kondensator. Über der Verbindung 149 ist eine Passwortleitung 412 ausgebildet.
  • Die Verbindungsleitungen 149,159 können aus einem Material gebildet werden, das nicht intrinsisches Polysilikon ist. In solch einem Fall können intrinsische Polysilikonschichten über den Verbindungsschichten 149, 159 zur Reaktion mit der Ti-Schicht 320 ausgebildet werden. Natürlich kann ein alternatives Material zur Reaktion mit der Ti-Schicht 320 bereitgestellt werden, um Kappen für tiefe Kerben zu bilden.
  • Obwohl die vorliegende Erfindung oben im Allgemeinen mit Bezug auf das Ausbilden einer seichten Kerbe zwischen benachbarten tiefen Kerbenkonfigurationen beschrieben worden ist, ist die Erfindung diesbezüglich nicht eingeschränkt. Das heißt, die Prinzipien dieser Erfindung können auf das Ausbilden von seichten Kerben zum Isolieren benachbarter Strukturen angewendet werden.

Claims (9)

  1. Verfahren zum Ausbilden einer seichten Kerbe in einem Verbundstoffkörper (100), der eine erste und eine zweite benachbarte tiefe Kerbenkonfiguration (142, 152) hat, wobei das Verfahren den Schritt des Ebnens der oberen Fläche des Verbundstoffkörpers (100) umfasst und gekennzeichnet durch die Schritte: nach dem Schritt des Ebnens Bilden einer ersten und einer zweiten Metallsilicidkappe (340, 350) für tiefe Kerben über die erste und zweite benachbarte tiefe Kerbenkombination (142, 152), und selektives Ätzen von Material zwischen der ersten und der zweiten Metallsilicidkappe (340, 350) für tiefe Kerben, um eine seichte Kerbe (370) zwischen der ersten und zweiten tiefen Kerbenkonfiguration (142, 152) auszubilden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste und die zweite tiefe Kerbenkonfiguration (142, 152) jeweils durch eine erste und eine zweite Polysilikonschicht (149, 159) bedeckt sind und die obere Fläche des Verbundstoffkörpers (100) die erste und die zweite Polysilikonschicht sowie eine Nitridschicht (130) aufweist, die die erste und zweite Polysilikonschicht umgibt, und wobei der Schritt des Ebnens das Ebnen der Fläche der ersten und der zweiten Silikonschicht und der Nitridschicht umfasst.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der Schritt des Ausbildens der ersten und der zweiten Metallsilicidkappen (340, 350) für tiefe Kerben das Ausbilden einer Metallschicht (320) auf der oberen Fläche des Verbundstoffkörpers, der die erste und die zweite Polysilikonschicht (149, 159) aufweist, umfasst und bewirkt, dass das Metall mit der ersten und der zweiten Polysilikonschicht reagiert und dabei die erste und die zweite Metallsilicidkappe für tiefe Kerben bildet.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass das Metall (320) Titan umfasst, und dass die erste und die zweite Metallsilicidkappe (340, 350) für tiefe Kerben jeweils eine erste und eine zweite Titansilicidkappe für tiefe Kerben umfassen.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der Verbundwerkstoffkörper (100) ein Silikonsubstrat (110) aufweist, und dass der Schritt des Ätzens selektiv das Ätzen eines Abschnitts des Silikonsubstrats (110), der sich zwischen der ersten und der zweiten tiefen Kerbenkonfiguration (142, 152) befindet, umfasst, wobei die erste und die zweite Titansilicidkappe (340, 350) für tiefe Kerben als eine Ätzmaske verwendet wird.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass der Schritt des Ätzens ferner Folgendes umfasst: Ausbilden einer Maskierungsschicht (360), die ein Muster aus Öffnungen über eine Fläche des Verbundstoffkörpers (100) hat, wobei das Muster der Öffnungen eine Öffnung (365) umfasst, die einen Abschnitt der ersten und der zweiten Titansilicidkappe (340, 350) für tiefe Kerben und den Werkstoff (135), der dazwischen angeordnet ist, freilegt, und Ätzen des Werkstoffs (135, 125, 110), der zwischen der ersten und der zweiten Titansilicidkappe (340, 350) für tiefe Kerben liegt, wobei die Maskierungsschicht (360) und die erste und zweite Titansilicidkappe für tiefe Kerben als Ätzmasken dienen.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass es ferner die folgenden Schritte aufweist: nach dem Ätzschritt Stripping der ersten und der zweiten tiefen Kerbenkappen (340, 350) und Ausbilden eines Nitridfutters (390) über die erste und die zweite tiefe Kerbenkonfiguration (143, 152) sowie über eine Innenfläche der seichten Kerbe (370).
  8. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die erste und die zweite Polysilikonschicht (149, 159) eingelassene Verbindungen (149, 159) bilden, die mit Speicherknoten (147, 157) verbunden sind, die in der ersten und zweiten tiefen Kerbenkonfiguration (142, 152) bereitgestellt sind.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass es ferner den Schritt des Ausbildens einer Quellen-/Drain-Region (405, 406) in der Fläche des Halbleitersubstrats (110) für einen von Transistoren (401) umfasst, die mit der eingelassenen Verbindung (149, 159) der seichten Kerbe (370) verbunden sind.
DE69534870T 1994-11-30 1995-11-29 Verfahren zur Herstellung eines flachen Grabens zur Isolierung von zwei nebeneinanderliegenden tiefen Gräben unter Verwendung eines Silizidierungsprozesses Expired - Fee Related DE69534870T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35116194A 1994-11-30 1994-11-30
US351161 1994-11-30

Publications (2)

Publication Number Publication Date
DE69534870D1 DE69534870D1 (de) 2006-05-11
DE69534870T2 true DE69534870T2 (de) 2006-10-12

Family

ID=23379830

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69534870T Expired - Fee Related DE69534870T2 (de) 1994-11-30 1995-11-29 Verfahren zur Herstellung eines flachen Grabens zur Isolierung von zwei nebeneinanderliegenden tiefen Gräben unter Verwendung eines Silizidierungsprozesses

Country Status (5)

Country Link
US (1) US5895255A (de)
EP (1) EP0715350B1 (de)
JP (1) JP3278562B2 (de)
KR (1) KR0182248B1 (de)
DE (1) DE69534870T2 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933746A (en) * 1996-04-23 1999-08-03 Harris Corporation Process of forming trench isolation device
US7157385B2 (en) * 2003-09-05 2007-01-02 Micron Technology, Inc. Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry
US6090712A (en) * 1997-12-18 2000-07-18 Advanced Micro Devices, Inc. Shallow trench isolation formation with no polish stop
US6140184A (en) 1998-06-01 2000-10-31 Motorola, Inc. Method of changing the power dissipation across an array of transistors
US6593605B2 (en) 1998-06-01 2003-07-15 Motorola, Inc. Energy robust field effect transistor
US6074909A (en) * 1998-07-31 2000-06-13 Siemens Aktiengesellschaft Apparatus and method for forming controlled deep trench top isolation layers
US6762447B1 (en) * 1999-02-05 2004-07-13 Infineon Technologies North America Corp. Field-shield-trench isolation for gigabit DRAMs
US6184107B1 (en) 1999-03-17 2001-02-06 International Business Machines Corp. Capacitor trench-top dielectric for self-aligned device isolation
US6300219B1 (en) * 1999-08-30 2001-10-09 Micron Technology, Inc. Method of forming trench isolation regions
DE19944011B4 (de) * 1999-09-14 2007-10-18 Infineon Technologies Ag Verfahren zur Bildung mindestens zweier Speicherzellen eines Halbleiterspeichers
US6340615B1 (en) * 1999-12-17 2002-01-22 International Business Machines Corporation Method of forming a trench capacitor DRAM cell
US6706634B1 (en) * 2000-09-19 2004-03-16 Infineon Technologies Ag Control of separation between transfer gate and storage node in vertical DRAM
US6504225B1 (en) * 2001-04-18 2003-01-07 Advanced Micro Devices, Inc. Teos seaming scribe line monitor
US6551874B2 (en) * 2001-06-22 2003-04-22 Infineon Technologies, Ag Self-aligned STI process using nitride hard mask
US7005338B2 (en) * 2002-09-19 2006-02-28 Promos Technologies Inc. Nonvolatile memory cell with a floating gate at least partially located in a trench in a semiconductor substrate
KR100829367B1 (ko) * 2002-12-17 2008-05-13 동부일렉트로닉스 주식회사 반도체 소자의 트렌치 제조 방법
US6853025B2 (en) * 2003-02-20 2005-02-08 Infineon Technologies Aktiengesellschaft Trench capacitor with buried strap
US7125815B2 (en) * 2003-07-07 2006-10-24 Micron Technology, Inc. Methods of forming a phosphorous doped silicon dioxide comprising layer
US7053010B2 (en) * 2004-03-22 2006-05-30 Micron Technology, Inc. Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells
US7235459B2 (en) * 2004-08-31 2007-06-26 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry
ITRM20040445A1 (it) * 2004-09-17 2004-12-17 St Microelectronics Srl Processo per scavare trincee in un dispositivo ottico integrato.
US7217634B2 (en) * 2005-02-17 2007-05-15 Micron Technology, Inc. Methods of forming integrated circuitry
US7510966B2 (en) * 2005-03-07 2009-03-31 Micron Technology, Inc. Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines
US8012847B2 (en) * 2005-04-01 2011-09-06 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
JP2006319232A (ja) * 2005-05-16 2006-11-24 Toshiba Corp 半導体装置およびその製造方法
US8105956B2 (en) * 2009-10-20 2012-01-31 Micron Technology, Inc. Methods of forming silicon oxides and methods of forming interlevel dielectrics
US9196672B2 (en) * 2012-01-06 2015-11-24 Maxim Integrated Products, Inc. Semiconductor device having capacitor integrated therein
JP6823533B2 (ja) * 2017-04-24 2021-02-03 東京エレクトロン株式会社 チタンシリサイド領域を形成する方法
US11063157B1 (en) 2019-12-27 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Trench capacitor profile to decrease substrate warpage

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56109023A (en) * 1980-01-31 1981-08-29 Nec Corp Channel selection system
JPS5791535A (en) * 1980-11-29 1982-06-07 Toshiba Corp Manufacture of semiconductor device
JPS57204146A (en) * 1981-06-10 1982-12-14 Toshiba Corp Manufacture of semiconductor device
US4390393A (en) * 1981-11-12 1983-06-28 General Electric Company Method of forming an isolation trench in a semiconductor substrate
JPS6054453A (ja) * 1983-09-05 1985-03-28 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
DE3586341T2 (de) * 1984-02-03 1993-02-04 Advanced Micro Devices Inc Bipolartransistor mit in schlitzen gebildeten aktiven elementen.
US4593459A (en) * 1984-12-28 1986-06-10 Gte Laboratories Incorporated Monolithic integrated circuit structure and method of fabrication
JPS62279655A (ja) * 1986-05-28 1987-12-04 Mitsubishi Electric Corp 半導体装置の製造方法
US4801988A (en) * 1986-10-31 1989-01-31 International Business Machines Corporation Semiconductor trench capacitor cell with merged isolation and node trench construction
JPS63142820A (ja) * 1986-12-05 1988-06-15 Nec Corp 砒化ガリウム・デバイス・チツプ
JPS63164357A (ja) * 1986-12-26 1988-07-07 Oki Electric Ind Co Ltd 半導体装置の製造方法
FR2610140B1 (fr) * 1987-01-26 1990-04-20 Commissariat Energie Atomique Circuit integre cmos et procede de fabrication de ses zones d'isolation electrique
US4778563A (en) * 1987-03-26 1988-10-18 Applied Materials, Inc. Materials and methods for etching tungsten polycides using silicide as a mask
EP0388565B1 (de) * 1988-02-11 1996-06-05 STMicroelectronics, Inc. Schwerschmelzende Metallsilicid-Verkapselung, zum Schutz mehrlagiger Policide
US5221853A (en) * 1989-01-06 1993-06-22 International Business Machines Corporation MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region
US5194405A (en) * 1989-07-06 1993-03-16 Sony Corporation Method of manufacturing a semiconductor device having a silicide layer
US5041394A (en) * 1989-09-11 1991-08-20 Texas Instruments Incorporated Method for forming protective barrier on silicided regions
US5288666A (en) * 1990-03-21 1994-02-22 Ncr Corporation Process for forming self-aligned titanium silicide by heating in an oxygen rich environment
US5047367A (en) * 1990-06-08 1991-09-10 Intel Corporation Process for formation of a self aligned titanium nitride/cobalt silicide bilayer
US5001085A (en) * 1990-07-17 1991-03-19 Micron Technology, Inc. Process for creating a metal etch mask which may be utilized for halogen-plasma excavation of deep trenches
US5013680A (en) * 1990-07-18 1991-05-07 Micron Technology, Inc. Process for fabricating a DRAM array having feature widths that transcend the resolution limit of available photolithography
US5143862A (en) * 1990-11-29 1992-09-01 Texas Instruments Incorporated SOI wafer fabrication by selective epitaxial growth
NL9100334A (nl) * 1991-02-26 1992-09-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een zelfregistrerend kobalt- of nikkel-silicide gevormd wordt.
US5270256A (en) * 1991-11-27 1993-12-14 Intel Corporation Method of forming a guard wall to reduce delamination effects
US5215602A (en) * 1992-05-29 1993-06-01 At&T Bell Laboratories Water-soluble flux
US5256597A (en) * 1992-09-04 1993-10-26 International Business Machines Corporation Self-aligned conducting etch stop for interconnect patterning
JP2914117B2 (ja) * 1993-08-28 1999-06-28 日本電気株式会社 半導体装置の製造方法
US5389559A (en) * 1993-12-02 1995-02-14 International Business Machines Corporation Method of forming integrated interconnect for very high density DRAMs
US5360758A (en) * 1993-12-03 1994-11-01 International Business Machines Corporation Self-aligned buried strap for trench type DRAM cells
US5369049A (en) * 1993-12-17 1994-11-29 International Business Machines Corporation DRAM cell having raised source, drain and isolation

Also Published As

Publication number Publication date
EP0715350A2 (de) 1996-06-05
US5895255A (en) 1999-04-20
JPH08335678A (ja) 1996-12-17
KR0182248B1 (ko) 1999-04-15
KR960019662A (ko) 1996-06-17
JP3278562B2 (ja) 2002-04-30
EP0715350A3 (de) 1998-02-18
EP0715350B1 (de) 2006-03-15
DE69534870D1 (de) 2006-05-11

Similar Documents

Publication Publication Date Title
DE69534870T2 (de) Verfahren zur Herstellung eines flachen Grabens zur Isolierung von zwei nebeneinanderliegenden tiefen Gräben unter Verwendung eines Silizidierungsprozesses
DE69737783T2 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauteils
DE10107125B4 (de) Verfahren zum Ausbilden von Kontaktlöchern in einer integrierten Schaltungsvorrichtung durch selektives Ätzen einer Isolationsschicht, um die zu einem Halbleiterbereich benachbarte selbstausrichtende Kontaktfläche zu vergrößern, und dadurch ausgebildeter Kontakt in einer integrierten Schaltungsvorrichtung
DE3882557T2 (de) DRAM-Zelle und Herstellungsverfahren.
DE10045019B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung
DE10021385B4 (de) Verfahren zur Herstellung eines Kondensators mit Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht
DE10222083A1 (de) Isolationsverfahren für eine Halbleitervorrichtung
DE102004030806B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
EP0971414A1 (de) Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren
DE10141948A1 (de) Halbleiterspeichervorrichtung und Hersttelungsverfahren dafür
DE102005054431A1 (de) Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators
DE4233486B4 (de) Grabenkondensator-Speicherzelle und Verfahren zu deren Herstellung
DE102021108764A1 (de) Halbleitende metalloxidtransistoren mit einem strukturierten gate und verfahren zum bilden derselben
DE3855889T2 (de) Ein verfahren zur herstellung selbstausrichtender halbleiteranordnungen
DE102004009292B3 (de) Verfahren zum Bilden von Kontaktlöchern
DE19929859B4 (de) Herstellungsverfahren für Trenchkondensator
DE102004052577A1 (de) Technik zur Herstellung einer dielektrischen Ätzstoppschicht über einer Struktur, die Leitungen mit kleinem Abstand enthält
DE10162905B4 (de) Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM
DE10211898A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69324524T2 (de) Verfahren zur Herstellung eines Halbleiter-Speicherbauteils
DE102005063092B3 (de) Halbleiterbauelement mit einer Kontaktstruktur mit erhöhter Ätzselektivität
DE10352068A1 (de) Ausbilden von Siliziumnitridinseln für eine erhöhte Kapazität
DE10145173C2 (de) Verfahren zur Bildung von Kontakten bei der Herstellung einer integrierten DRAM-Schaltung
DE10233195A1 (de) Halbleitervorrichtung mit Grabenisolierung und Verfahren zu deren Herstellung
DE69819719T2 (de) Verfahren zur isolierung von mos- transistoren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee