DE10153619A1 - Verfahren zur Herstellung eines Gate-Schichtenstapels für eine integrierte Schaltungsanordnung - Google Patents

Verfahren zur Herstellung eines Gate-Schichtenstapels für eine integrierte Schaltungsanordnung

Info

Publication number
DE10153619A1
DE10153619A1 DE10153619A DE10153619A DE10153619A1 DE 10153619 A1 DE10153619 A1 DE 10153619A1 DE 10153619 A DE10153619 A DE 10153619A DE 10153619 A DE10153619 A DE 10153619A DE 10153619 A1 DE10153619 A1 DE 10153619A1
Authority
DE
Germany
Prior art keywords
layer
gate layer
gate
side wall
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10153619A
Other languages
English (en)
Other versions
DE10153619B4 (de
Inventor
Von Schwerin Ulrike Gruening
Alexander Ruf
Frank Richter
Ulrike Bewersdorff-Sarlette
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10153619A priority Critical patent/DE10153619B4/de
Priority to TW091123293A priority patent/TWI299523B/zh
Priority to KR10-2002-0066608A priority patent/KR100491484B1/ko
Priority to US10/284,777 priority patent/US20030082862A1/en
Publication of DE10153619A1 publication Critical patent/DE10153619A1/de
Application granted granted Critical
Publication of DE10153619B4 publication Critical patent/DE10153619B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Abstract

Bei der Herstellung strukturierter Gate-Schichtenstapel (10) für Transistoren in integrierten Halbleiterschaltungen werden eine untere (3) und eine obere Gate-Schicht (5) abgeschieden. Beide Schichten werden lateral strukturiert. Die untere Gate-Schicht (5) aus Polysilizium wird stets oxidiert, um nahe ihrer Seitenwand eindiffundierte Fremdionen räumlich in einem Oxid (13) zu binden. Sofern die obere Gate-Schicht (5) aus Wolfram besteht, kann dieses bei der Oxidation geschädigt und die Leitfähigkeit des Gate-Schichtenstapels (10) herabgesetzt werden. Auch vor der Oxidation auf die obere Gate-Schicht (5) abgeschiedene Seitenwandbedeckungen (9) bieten keinen Schutz vor einer Wolframoxidation, wenn das Seitenwandoxid (13) von der Seite her tiefer in den Gate-Schichtenstapel (10) hineinwächst als bis zu den Innenseiten (8) der Seitenwandbedeckungen. Erfindungsgemäß wird die Strukturierung der unteren Gate-Schicht (3) in zwei separate Prozeßschritte aufgeteilt, zwischen denen die Ausbildung der Seitenwandbedeckungen (9) erfolgt. Dadurch erstrecken sich die Seitenwandbedeckungen (9) bis in die untere Gate-Schicht (3) hinein und verhindern eine Wolframoxidation auch bei nach innen überwachsendem Seitenwandoxid (13).

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines strukturierten Gate-Schichtenstapels für eine integrierte Schaltungsanordnung, wobei das Verfahren die folgende Reihenfolge von Schritten aufweist:
    • a) Bereitstellen eines Halbleitersubstrats,
    • b) Ausbilden einer Gate-Oxidschicht auf dem Halbleitersubstrat,
    • c) Abscheiden einer unteren Gate-Schicht,
    • d) Abscheiden einer oberen Gate-Schicht höherer elektrischer Leitfähigkeit als die untere Gate-Schicht,
    • e) Strukturieren zumindest der oberen Gate-Schicht,
    • f) Abscheiden einer Schutzschicht zumindest auf Seitenwände der strukturierten oberen Gate-Schicht zum Ausbilden von Seitenwandbedeckungen,
    • g) weiteres Strukturieren des Gate-Schichtenstapels zumindest bis zum Erreichen der Gate-Oxidschicht.
  • Die Erfindung betrifft ferner eine integrierte Schaltungsanordnung mit einem Halbleitersubstrat und einem darauf angeordneten strukturierten Gate-Schichtenstapel, wobei der Gate- Schichtenstapel eine untere Gate-Schicht, die über einer Gate-Oxidschicht auf dem Halbleitersubstrat angeordnet ist, und eine obere Gate-Schicht höherer elektrischer Leitfähigkeit als die untere Gate-Schicht aufweist, wobei der strukturierte Gate-Schichtenstapel Seitenwandbedeckungen aufweist, die zumindest Seitenwände der oberen Gate-Schicht bedecken und deren Unterkanten oberhalb der Gate-Oxidschicht und in einem Abstand von der Gate-Oxidschicht angeordnet sind.
  • Bei der Fertigung integrierter Halbleiterschaltungen werden auf einem Halbleitersubstrat Transistoren, üblicherweise MOS- FETs (metal oxide semiconductor field effect transistor) hergestellt, zu deren Ausbildung eine Abfolge mehrerer Schichten ganzflächig auf das Halbleitersubstrat abgeschieden und anschließend mit Hilfe von Ätzprozessen, denen eine lithographische Maskenbelichtung vorausgeht, lateral strukturiert werden. MOSFETs besitzen zwischen den in das Halbleitersubstrat implantierten Source-Elektroden eine Gate-Elektrode, die als Schichtenstapel oberhalb des auf dem Substrat befindlichen Gate-Oxids ausgebildet ist. Der Gate-Schichtenstapel besitzt eine untere Gate-Schicht, die meist aus Polysilizium besteht, und eine obere Gate-Schicht, die eine höhere Leitfähigkeit als Polysilizium besitzt und häufig aus Wolframsilizid besteht. Über dieser oberen Gate-Schicht befindet sich meist noch eine Deckschicht, die bedeckte Flächenbereiche des Schichtenstapels während der Ätzprozesse schützt. Die obere Gate-Schicht ist erforderlich, um die Leitfähigkeit des in Form von Wortleitungen strukturierten Schichtenstapels in lateraler Richtung insgesamt zu erhöhen. In DRANs (dynamic random access memory) wird die obere Gate-Schicht aus Wolframsilizid gefertigt, welches jedoch nur eine begrenzte Erhöhung der Leitfähigkeit mit sich bringt. Bei Gate-Elektroden von Logiktransistoren wird die obere Gate-Schicht teilweise auch durch eine Silizidierung des Polysiliziums erzeugt. Bei der Herstellung von Halbleiterschaltungen, die sowohl Speicherbereiche als auch Logikbereiche aufweisen und bei denen die Transistoren im Speicherbereich paarweise in geringem Abstand zueinander und mit gemeinsamer Source-/Drain-Elektrode gefertigt werden, ist jedoch eine nachträgliche Silizidierung des Polysiliziums zur Bildung der oberen Gate-Schicht aus verfahrenstechnischen Gründen nicht möglich.
  • In Speicherbereichen integrierter Schaltungen werden Transistoren daher immer häufiger mit einer oberen Gate-Schicht aus metallischem Wolfram hergestellt, welches eine noch größere elektrische Leitfähigkeit als Wolframsilizid besitzt. Wolfram hat jedoch den Nachteil, bei Temperaturen oberhalb von 350°C schon bei geringsten Mengen von Sauerstoff zum Teil flüchtiges Wolframoxid zu bilden. Außerdem besteht die Gefahr, daß bei Temperaturen schon unterhalb von 700°C wolframhaltige Verbindungen in wasserstoffhaltigen Atmosphären abdampfen. Dadurch wird die obere Gate-Schicht aus Wolfram angegriffen und die elektrische Leitfähigkeit der Gate-Elektrode verschlechtert. Die Gefahr einer Oxidierung des Wolfram besteht insbesondere dann, wenn nach der Ätzung, d. h. lateralen Strukturierung der Gate-Schichtenstapel die Seitenwände der unteren Schicht aus Polysilizium in einer sauerstoffhaltigen Atmosphäre oxidiert werden, um in das Polysilizium eingetretene Ionen oder sonstige Verunreinigungen räumlich zu binden und so die Qualität der Gate-Elektrode sicherzustellen.
  • Zeitgleich mit dieser Seitenwandoxidation wird auf dem Halbleitersubstrat zwischen den durch die Gate-Strukturen bedeckten Flächenbereichen eine Siliziumdioxidschicht ausgebildet oder noch weiter verstärkt. Diese Flächenbereiche aus Siliziumdioxid dienen ebenfalls dazu, das Auftreten von Leckströmen zu verhindern. Nach Abschluß des Oxidationsprozesses werden Spacer erzeugt, indem der strukturierte Gate-Schichtenstapel mit einer konformen Nitridschicht bedeckt wird, welche anschließend anisotrop in Richtung senkrecht zur Substratoberfläche geätzt wird und daher ausschließlich an den Seitenwänden der Gate-Schichtenstapel zurück bleibt. Dadurch ist die Gate-Elektrode, deren obere Gate-Schicht durch die Deckschicht bereits geschützt ist, auch in seitlicher Richtung geschützt.
  • Während der Seitenwandoxidation ist der Spacer noch nicht vorhanden. Wenn die obere Gate-Schicht aus Wolfram besteht, wird dieses bei der Oxidation angegriffen; die Gate-Elektrode wird unbrauchbar.
  • US 6,107,171 beschreibt ein Verfahren zur Herstellung eines strukturierten Gate-Schichtenstapels, bei dem auf jeder Seitenwand zwei verschiedene Schutzschichten aufgebracht sind. Die innere Schutzschicht dient dazu, eine Oxidation des Wolframs während der Seitenwandoxidation zu verhindern. Die äußere Schutzschicht übernimmt die Funktion eines Spacers, d. h. eines Abstandsstücks, das vor der Implantation der Source- und der Drain-Elektrode einen ausreichenden lateralen Abstand dieser Elektrodenimplantationen zum Kanalbereich unterhalb der Gate-Elektrode sicherstellen soll. Die innere Schutzschicht soll eine Oxidation der oberen Gate-Schicht aus Wolfram verhindern, gleichzeitig muß jedoch eine Seitenwandoxidation der unteren Gate-Schicht aus Polysilizium stattfinden. Das in dem obigen Dokument beschriebene Verfahren sieht daher vor, zunächst nur die obere Gate-Schicht (gemeinsam mit einer Deckschicht und einer dünnen Zwischenschicht) zu ätzen und dann die erste innere Schutzschicht aufzubringen und zu ersten Seitenwandbedeckungen zu strukturieren. Anschließend wird die untere Gate-Schicht aus Polysilizium strukturiert, wobei die Deckschicht und die ersten Spacer als Ätzmaske dienen. Diese umgeben die wolframhaltige obere Gate-Schicht während der Seitenwandoxidation des Polysiliziums und schützen dabei die Seitenwände der oberen Schicht aus Wolfram.
  • Das vorgeschlagene Verfahren hat den Nachteil, daß je nach Dauer des Oxidationsprozesses und je nach Breite der ersten Spacer ein zuverlässiger Schutz vor einer Oxidation des Wolframs nicht in jedem Fall erreicht wird. Sofern die Seitenwandoxidation zu einer Oxidschicht führt, die sich von der Seite her weiter nach innen in das Polysilizium hinein erstreckt als bis zu den Innenseiten der Seitenwandbedeckungen der Wolframschicht, so reicht das gebildete Siliziumdioxid bis an die Unterseite der oberen Gate-Schicht aus Wolfram heran. Auch wenn sich unterhalb dieser Gate-Schicht noch eine Zwischenschicht aus beispielsweise Wolframnitrid befindet, die häufig eingesetzt wird, um eine chemische Reaktion mit Polysilizium bei der Wolframabscheidung zu verhindern, ist noch eine Oxidierung von Wolfram möglich. Denn bei späteren Verfahrensschritten, die eine Temperaturerhöhung erfordern, ensteht aus der Schichtenfolge von Wolfram auf Wolframnitrid eine gemeinsame Schicht überwiegend aus Wolfram, deren Silizidanteil vom unten nach oben kontinuierlich abnimmt. Diese Schicht enthält auch an ihrer Unterseite zu einem großen Teil Wolfram, welches bei heranreichendem Seitenwandoxid einer Oxidation von unten her ausgesetzt ist.
  • Um eine solche Oxidation zu verhindern, muß daher die Seitenwandbedeckung des Wolframs sehr breit dimensioniert sein, oder der Oxidationprozeß darf nur über eine sehr kurze Zeitdauer durchgeführt werden. Dadurch aber werden Verunreinigungen und Ionen, die sich in etwas größerem Abstand zur Seitenwand befinden, nicht mehr räumlich gebunden und Leckströme in das Halbleitersubstrat nicht mehr zuverlässig verhindert.
  • Es ist die Aufgabe der vorliegenden Erfindung, eine Verschlechterung der elektrischen Leitfähigkeit der oberen Gate- Schicht ohne Einbuße des Schutzes der Seitenwände der unteren Gate-Schicht zuverlässig zu verhindern.
  • Diese Aufgabe wird hinsichtlich des Verfahrens dadurch gelöst, daß die untere Gate-Schicht zwischen den Schritten e) und f) in einem oberen Teil ihrer Schichtdicke strukturiert wird und im Schritt f) in dem oberen Teil ihrer Schichtdicke mit der Schutzschicht bedeckt wird und daß im Schritt g) die untere Gate-Schicht nur noch im unteren Teil ihrer Schichtdicke strukturiert wird.
  • zwischen den Schritten e) und f) die untere Gate-Schicht in einem oberen Teil ihrer Schichtdicke strukturiert wird und dort in Schritt f) mit der Schutzschicht bedeckt wird und daß in Schritt g) die untere Gate-Schicht nur noch im restlichen, unteren Teil ihrer Schichtdicke strukturiert wird.
  • Erfindungsgemäß wird die Ätzung der untere Gate-Schicht in zwei Prozeßschritte aufgespalten, bei denen die unteren Gate- Schicht jeweils nur in einem Teilbereich ihrer Schichtdicke strukturiert wird, und der Prozeßschritt der Erzeugung der Schutzschicht, d. h. der Seitenwandbedeckungen, wird zwischen diese beide Teilschritte eingeschoben. Dies hat zur Folge, daß die gebildete Seitenwandbedeckung weder in einer Höhe über der unteren Gate-Schicht noch unter ihr, sondern in ihr endet. Dadurch reicht das unterhalb der Seitenwandbedeckung gebildete Oxid auch bei längerer Oxidationsdauer nicht an die obere Gate-Schicht heran.
  • Während des Strukturierungsschrittes e) wird die obere Gate- Schicht und eine obere Teildicke der unteren Gate-Schicht geätzt wie auch, soweit vorhanden, eine dazwischen liegende Barriereschicht und eine zu oberst liegende Deckschicht beispielsweise aus Nitrid. Die Gate-Elektrode ist dann bis auf einen unteren Teil der unteren Gate-Schicht und die Gate- Oxidschicht strukturiert. Danach wird die integrierte Schaltungsanordnung mit einer dünnen, konformen Schutzschicht aus beispielsweise Siliziumnitrid bedeckt. Durch den anschließenden anisotropen Ätzvorgang wird die Schutzschicht entfernt außer auf den Seitenwänden der soweit strukturierten Gate- Elektrode. Aufgrund des erfindungsgemäßen Verfahrens erstreckt sich die gebildete Seitenwandbedeckung nun bis zu einer Höhe unterhalb der Unterseite der oberen Gate-Schicht oder, soweit vorhanden, unterhalb der Unterseite der Barriereschicht. Die Seitenwandbedeckung reicht in die untere Gate- Schicht aus Polysilizium hinein. Wird anschließend durch die restliche Strukturierung des Gate-Schichtenstapels die untere Gate-Schicht auch im unteren Teilbereich ihrer Schichtdicke strukturiert, so wird sie nur in dem Höhenbereich unterhalb der gebildeten Seitenwandbedeckung von der Seite her zugänglich. Im Falle einer Seitenwandoxidation wird daher nur der untere Bereich der Polysiliziumschicht in Siliziumdioxid umgewandelt, welches in das Polysilizium hinein wächst (und in etwa gleichem Masse nach außen).
  • Aufgrund des erfindungsgemäßen Verfahren erreicht das in das Polysilizium hinein wachsende Siliziumdioxid nicht mehr die Unterseite der oberen Gate-Schicht oder der Barriereschicht, da diese zumindest durch die Höhendifferenz der oberen Teildicke der Polysiliziumschicht von dem einwachsenden Siliziumoxid zusätzlich entfernt sind. Dadurch wird auch bei seitlichem Ausbreiten der Grenze zwischen Polysilizium und Siliziumdioxid über die Schichtdicke der Seitenwandbedeckung hinaus eine Oxidation der wolframhaltigen oberen Gate-Elektrode zuverlässig verhindert. Eine Verkürzung der Dauer der Seitenwandoxidation ist nicht erforderlich.
  • Vorzugsweise wird nach Schritt e) ein Ätzmittel zum Strukturieren der oberen Gate-Schicht gegen ein Ätzmittel zum Strukturieren der unteren Gate-Schicht ausgetauscht, mit dem die untere Gate-Schicht in dem oberen Teil ihrer Schichtdicke strukturiert wird. Im Falle einer anisotropen Trockenätzung mit Hilfe eines RIE-Verfahrens (Reactive Ion Etching) kann die Ätzung zwar in derselben Ätzkammer durchgeführt werden, jedoch wird die Zuführung des Ätzmittels zum Strukturieren der oberen Gate-Schicht beendet und statt dessen ein anderes Ätzmittel zum Strukturieren der unteren Gate-Schicht zugeführt. Hierdurch unterscheidet das Verfahren von einem bloßen Verlängern des Ätzprozesses zum Ätzen etwa der oberen Gate- Schicht, was als Overetching bezeichnet wird und lediglich dazu dienen soll, eine vollständige Abtragung der oberen Gate-Schicht auch an Stufen zu gewährleisten.
  • Vorzugsweise wird der Gate-Schichtenstapel durch Trockenätzen strukturiert und nach Schritt e) das Ätzmittel Chlor gegen Bromwasserstoff ausgetauscht. Chlor eignet sich in Verbindung mit Sauerstoff zur Ätzung von Nitrid und Metall- oder Metallsilizidschichten selektiv zu Polysilizium, wohingegen letzteres durch Bromwasserstoff (HBr) geätzt werden kann.
  • Vorzugsweise werden in einem Schritt h) die Seitenwände der unteren Gate-Schicht unterhalb der Unterkanten der Seitenwandbedeckungen oxidiert. Dadurch wird bis zur Höhe der Unterkante der Schutzschicht, die die Seitenwandbedeckung oberhalb der unteren Teildicke der unteren Gate-Schicht bildet, d. h. lediglich in der Nähe der Gate-Oxidschicht ein Seitenwandoxid ausgebildet. Der Oxidationsprozeß kann, da bei dem erfindungsgemäßen Verfahren keine Wolframoxidation auftreten kann, ausreichend lange durchgeführt werden, um ein Seitenwandoxid in der erforderlichen Dicke herzustellen. Auch in dem Fall, daß das Seitenwandoxid zwischen den einander zugewandten Innenseiten der Schutzschichten auf beiden Seiten des Gate-Schichtenstapels teilweise nach oben in Richtung der oberen Gate-Schicht wächst, verhindert die in die untere Gate-Schicht hineingezogene Schutzschicht einen Kontakt von Wolfram oder Wolframsilizid mit Sauerstoff.
  • Vorzugsweise wird zwischen den Schritten d) und e) eine Deckschicht abgeschieden und in Schritt f) die Schutzschicht mit einer Dicke von weniger als 10 nm abgeschieden. Die Einsatz einer nitridhaltigen Deckschicht vergleichbarer oder größerer Dicke wie die obere oder untere Gate-Schicht ist bekannt. Aufgrund der erfindungsgemäß nach unten in die untere Gate- Schicht hinein verlängerte Schutzschicht jedoch kann die Schutzschicht selbst wesentlich dünner, beispielsweise dünner als 10 oder gar 5 nm abgeschieden werden. Auf der Oberseite schützt die ausreichend dicke Deckschicht nach Verbrauchen der Schutzschicht den Gate-Schichtenstapel während der restlichen Strukturierung der unteren Gate-Schicht. Zugleich erfüllt die sehr dünne Schutzschicht zuverlässig ihre Funktion als Oxidationsschutz, da sie ausreichend tief in die untere Gate-Schicht hinein reicht. Unabhängig von ihrer Dicke schützt sie die obere Gate-Schicht außer vor einer Oxidation zugleich vor einer Veränderung infolge abgeschiedener und rückgeätzter Polymere, die aufgrund angewandter Reinigungs- oder Ätzmittel abgeschieden wurden.
  • Vorzugsweise werden nach dem Schritt h) Spacer neben den Seitenwandbedeckungen und dem Oxid erzeugt. Diese werden in herkömmlicher Weise über die Höhe des gesamten Gate- Schichtenstapels erzeugt und dienen insbesondere bei paarweise angeordneten Speichertransistoren in borderless contact- Bauweise zum Schutz der Gate-Schichtenstapel bei einer nachfolgenden Source-/Drain-Kontaktätzung.
  • Die der Erfindung zugrundeliegende Aufgabe wird hinsichtlich der eingangs genannten integrierten Schaltungsanordnung dadurch gelöst, daß die Seitenwandbedeckungen in einem oberen Teil der Schichtdicke der unteren Gate-Schicht deren Seitenwände bedecken und daß die Unterkanten der Seitenwandbedeckungen in einer Höhe über der Gate-Oxidschicht angeordnet sind, die dem restlichen, unteren Teil der Schichtdicke der unteren Gate-Schicht entspricht.
  • Bei einer herkömmlichen Schaltungsanordnung mit Gate- Schichtenstapeln, welche Seitenwandbedeckungen aufweisen, die sich nicht über alle Gate-Schichten erstrecken, sind die Unterkanten der Seitenwandbedeckungen oberhalb der Gate- Oxidschicht in einem Abstand zu ihr, der genau der Schichtdicke der unteren Gate-Schicht entspricht, angeordnet. Somit liegt die gesamte Seitenwand der unteren Gate-Schicht frei und würde bei einer Oxidation oxidiert. An der Oberseite der unteren Gate-Schicht würde das Oxid von der Seite her in das Polysilizium hinein wachsen und nach einem Wachstum über die Schichtdicke der darüber liegenden Seitenwandbedeckung hinaus schließlich die Unterseite der wolframhaltigen oberen Gate- Schicht oder der Barriereschicht erreichen. Von da an würde Wolfram oxidiert und die Gate-Elektrode geschädigt.
  • Erfindungsgemäß bedeckt daher die Seitenwandbedeckung zusätzlich einen oberen Teil der unteren Gate-Schicht, so daß die Unterkanten der Seitenwandbedeckungen um einen Abstand, der kleiner ist als die Schichtdicke der unteren Gate-Schicht, von der Gate-Oxidschicht entfernt sind. Bei einer in dieser Weise ausgebildeten Gate-Elektrode einer integrierten Schaltungsanordnung ist sichergestellt, daß die für die Leitfähigkeit der Gate-Elektrode wichtige obere Gate-Schicht frei von Oxidationschäden ist und zugleich Fremdionen in der Nähe der Seitenwände der unteren Gate-Schicht zuverlässig in eine oxidische Umgebung eingebunden und somit räumlich fixiert sind. Eine in dieser Weise ausgebildete Gate-Elektrode funktioniert einwandfrei.
  • Die Höhe der Unterkanten der Seitenwandbedeckungen über der Gate-Oxidschicht beträgt vorzugsweise zwischen 10 und 90% der Schichtdicke der unteren Gate-Schicht. Insbesondere ist bevorzugt, daß die Höhe dieser Unterkanten über der Gate- Oxidschicht mindestens 10 nm kleiner ist als die Schichtdicke der unteren Gate-Schicht. Diese Ausführungsformen erlauben auch im Falle sehr dicker Seitenwandoxide hohe Leitfähigkeitswerte der Gate-Schichtenfolge.
  • Entsprechend einer bevorzugten Ausführungsform, gemäß derer die Seitenwände der unteren Gate-Schicht unterhalb der Seitenwandbedeckungen zu einem Oxid oxidiert sind, sieht eine besonders bevorzugte Ausführungsform vor, daß sich das Oxid in seitlicher Richtung tiefer in die untere Gate-Schicht hinein erstreckt als bis zu den Innenseiten der Seitenwandbedeckungen. Der Abstand der einander zugewandten Innenseiten des linken und des rechten Seitenwandoxids kann daher auch kleiner sein als der Abstand der einander zugewandten Seiten der linken und der rechten Seitenwandbedeckung. Aufgrund des durch die in die untere Gate-Schicht hinein verlängerten Seitenwandbedeckungen erreichten Höhenunterschiedes zwischen Seitenwandoxiden und die oberen Gate-Schicht ist die obere Gate-Schicht wie auch eine eventuelle Barriereschicht in jedem Fall oxidfrei.
  • Vorzugsweise ist vorgesehen, daß sich das Oxid um eine Strecke, die kleiner ist als der obere Teil der Schichtdicke der unteren Gate-Schicht, über die Innenseiten der Seitenwandbedeckungen hinaus noch tiefer in die untere Gate-Schicht hinein erstreckt. Entsprechend dieser Ausführungsform ist eine Oxidation der oberen Gate-Elektrode aus geometrischen Gründen vollständig ausgeschlossen. Selbst in dem unterstellten Fall, daß das gewachsene Seitenwandoxid nach Überschreiten der Dicke der darüber angeordneten Seitenwandbedeckung nach oben hin mit gleicher Wachstumsrate gewachsen wäre wie nach innen, wäre die Dicke des Seitenwandoxids insgesamt zu klein, als das dieses die Unterseite der oberen Gate-Schicht erreicht und Wolframoxid gebildet haben könnte.
  • Vorzugsweise ist vorgesehen, daß die untere Gate-Schicht im wesentlichen aus Polysilizium und die obere Gate-Schicht im wesentlichen aus Wolfram besteht. Die Seitenwandbedeckungen bestehen vorzugsweise aus einem Nitrid, insbesondere aus Siliziumnitrid.
  • Vorzugsweise ist vorgesehen, daß der Gate-Schichtenstapel zwischen der oberen und der unteren Gate-Schicht eine dünne Barriereschicht aufweist, deren Seitenwände ebenfalls durch die Seitenwandbedeckungen bedeckt sind. Eine solche Barriereschicht besteht typischerweise aus Wolframnitrid, Titannitrid oder Tantalnitrid und dient dazu, bei der Abscheidung von Wolfram auf Polysilizium eine chemische Reaktion beider Materialien miteinander zu verhindern.
  • Der strukturierte Gate-Schichtenstapel bildet vorzugsweise die Gate-Elektrode eines Transistors, vorzugsweise eines Speichertransistors eines flüchtigen Halbleiterspeichers. Dementsprechend ist die integrierte Schaltungsanordnung vorzugsweise ein DRAM oder eDRAM (embedded Dynamical Random Access Memory).
  • Die Erfindung wird nachstehend anhand der Fig. 1 bis 9 beschrieben. Es zeigen:
  • Die Fig. 1 bis 6 eine nach dem erfindungsgemäßen Verfahren hergestellte Schaltungsanordnung in verschiedenen Verfahrensstufen,
  • Fig. 7 eine herkömmliche Schaltungsanordnung,
  • Fig. 8 eine erfindungsgemäße Schaltungsanrdnung und
  • Fig. 9 ein DRAM mit der erfindungsgemäßen Schaltungsanordnung.
  • Die Erfindung geht von einer Schaltungsanordnung aus, die üblicherweise ein Halbleitersubstrat und einen darauf bzw. auf dessen Gate-Oxid strukturierten Gate-Schichtenstapel umfaßt. Im folgenden wird das Herstellungsverfahren für einen Gate- Schichtenstapel beschrieben.
  • Auf dem in Fig. 1 als unterste Schicht 1 dargestellten Halbleitersubstrat, welches bereitgestellt und anschließend durch Oxidation auf seiner oberen Fläche mit einer Gate-Oxidschicht 2 versehen wird, werden nacheinander die in Fig. 1 dargestellten Schicht 3 bis 6 abgeschieden. Zunächst wird eine untere Gate-Schicht 3, die in der Regel aus Polysilizium besteht, abgeschieden. Darüber kann eine dünne Barriereschicht 4 abgeschieden werden, bevor eine obere Gate-Schicht 5 abgeschieden wird. Die Barriereschicht 4 dient dazu, während nachfolgender Prozeßschritte, die eine Temperaturerhöhung erfordern, eine Diffusion von Silizium aus der unteren Gate- schicht aus Polisilizium in die obere Gateschicht aus einem Metall wie Wolfram zu verhindern, beim Abscheiden der oberen Gate-Schicht 5 entstehende chemische Reaktionen mit dem Material der unteren Gate-Schicht 3 zu verhindern. Eine Barriereschicht 4 wird insbesondere dann verwendet, wenn als obere Gate-Schicht 5 Wolfram abgeschieden wird. Die obere Gate- Schicht 5 dient dazu, die elektrische Leitfähigkeit der in Form von Wortleitungen, die lateral über das Halbleitersubstrat verlaufen, ausgebildeten Gate-Schichtenstapel zu erhöhen. Die Schicht 5 wird aus einem Metall oder zumindest aus einem Metallsilizid gebildet, sofern kein Wolfram verwendet wird. Auf die obere Gate-Schicht 5 wird eine Deckschicht 6 aus beispielsweise Siliziumnitrid abgeschieden, die die darunterliegenden Schichten bei nachfolgenden Ätzprozessen schützt.
  • Ein solcher Ätzprozeß dient dazu, die zunächst ganzflächig auf das Halbleitersubstrat 1 abgeschiedene Schichtenfolge 10 zu strukturieren, wobei die zu oberst abgeschiedene Nitridschicht 6 als Ätzmaske für die darunterliegenden Schichten verwendet wird. Diese Strukturierung zur Bildung von Gate- Elektroden wird herkömmlich in einem Schritt durchgeführt, sofern die obere Gate-Schicht 5 nicht gerade aus Wolfram besteht.
  • Erfindungsgemäß wird, wie in Fig. 2 im Ergebnis dargestellt, der Gate-Schichtenstapel 10 zunächst nur teilweise strukturiert. Diese teilweise Strukturierung gliedert sich in einen ersten Strukturierungsschritt, bei dem die Deckschicht 6, die obere Gate-Schicht 5 und die Barriereschicht 4 in einem Zeitintervall t1 mit einem ersten Ätzmittel 21 wie beispielsweise Chlor (Bezugszeichen 21) mit Hilfe eines anisotropen Trockenätzprozesses strukturiert werden. Unmittelbar anschließend wird die untere Gate-Schicht 3 in einem zweiten Zeitintervall t2 mit Hilfe eines anderen, zweiten Ätzmittels 22 wie beispielsweise Bromwasserstoff geätzt. Die Ätzung der unteren Gate-Schicht mit HBr wird erfindungsgemäß zunächst nur bis zum Erreichen einer ersten Ätztiefe d2, die nur einen Teil der Schichtdicke d der unteren Gate-Schicht 3 beträgt, durchgeführt. Somit ist der Gate-Schichtenstapel 10 bis in etwa zur Mitte der Höhe der unteren Gate-Schicht 3 strukturiert, wie in Fig. 2 dargestellt. Die darunter befindliche Restdicke d1, in der die untere Gate-Schicht 3 noch ganzflächig auf dem Halbleitersubstrat 1 vorhanden ist, erfolgt erfindungsgemäß nicht unmittelbar anschließend, sondern erst nach Ablauf weiterer Verfahrensschritte zur Erzeugung von Seitenwandbedeckungen strukturiert.
  • Hierzu wird, wie in Fig. 3 abgebildet, eine Nitridschicht 7 auf die in soweit hergestellte Schaltungsanordnung abgeschieden. Der Abscheidungsprozeß ist konform und isotrop und dient vor allem dazu, die Seitenwände 8 der oberen Gate-Schicht 5 mit einer durchgehenden Schutzschicht 7 zu bedecken.
  • Die Nitridschicht 7 wird, wie in Fig. 4 im Ergebnis dargestellt gemeinsam mit der verbliebenen Restdicke der unteren Gate-Schicht 3 geätzt, bis zumindest die Gate-Oxidschicht 2 erreicht ist. Vorzugsweise wird auch die Gate-Oxidschicht 2 noch zumindest über einen Teil ihrer Dicke geätzt, was der üblichen Ätzdauerverlängerung (overetching) entspricht, durch die eine zu strukturierende Schicht wie hier etwa die untere Gate-Schicht 3 auch in Stufen der Halbleiteroberfläche zuverlässig entfernt wird.
  • Die Ätzung der Schutzschicht 7 und der restlichen unteren Gate-Schicht geschieht innerhalb eines separaten Zeitintervalls t3 mit Hilfe desselben Ätzmittels 22, mit dem bereits die erste Teildicke d1 der unteren Gate-Schicht 3 geätzt worden ist. Die durch diesen Ätzvorgang gebildete Struktur ist in Fig. 4 abgebildet. Sie weist an den Seitenwänden des strukturierten Gate-Schichtenstapels 10 in derjenigen Höhe, über die die Strukturierung bereits während der Zeitintervalle t1 und t2 stattfand, eine Seitenwandbedeckung 9 auf, die ähnlich wie ein Spacer die Seitenwände der Deckschicht 6, der oberen Gate-Schicht 5, der Barriereschicht 4 und der unteren Gate- Schicht 3 in einem oberen Teil d2 ihrer Schichtdicke seitlich bedeckt und vor äußeren Einflüssen schützt.
  • Unterhalb der Unterkanten 12 der Seitenwandbedeckungen 9, die einen Abstand von der unter dem Gate-Schichtenstapel 10 angeordneten Gate-Oxidschicht 2 von der verbleibenden Restdicke d1 besitzen, liegen die Seitenwände 11 der unteren Gate- Schicht 3 frei.
  • Nun wird gemäß Fig. 5 bei erhöhter Temperatur in einer sauerstoffhaltigen Atmosphäre ein Oxidationsschritt vorgenommen, bei dem die Seitenwände der unteren Gate-Schicht 3, soweit sie freiliegen, oxidiert und dadurch in Siliziumdioxid umgewandelt werden. Gleichzeitig wird die Oxidschicht 2 seitlich außerhalb des Gate-Schichtenstapels 15 verstärkt (in Fig. 5 nicht abgebildet). Wenn die obere Gate-Schicht 5 aus Wolfram besteht, sind Seitenwandbedeckungen 9 aus beispielsweise einen Nitrid erforderlich, um während die Oxidation die Wolframschicht 5 zu schützen. Diese ist, wie in Fig. 5 ersichtlich, durch die Barriereschicht 4 und den sich unterhalb dieser Schicht noch zusätzlich erstreckenden Teil der Seitenwandbedeckungen räumlich von den Oxidbereichen 13 getrennt, so daß auch durch die untere Gate-Schicht 3 hindurch keine Oxidation stattfinden kann.
  • Der auf diese Weise strukturierte und durch eine Oxidation behandelte Gate-Schichtenstapel 10 wird schließlich noch mit einer Spacer-Schicht 20 bedeckt, wie in Fig. 6 dargestellt. Diese Schicht 20 besteht typischerweise ebenfalls aus Siliziumnitrid und hat die Funktion, bei der Implantation von Source-/Drain-Elektroden einen ausreichenden lateralen Abstand eingebrachter Dotierungen zum Kanalbereich direkt unterhalb des Gate-Schichtenstapels zu gewährleisten.
  • Fig. 7 zeigt einen herkömmlichen Gate-Schichtenstapel 10 einer integrierten Schaltungsanordnung, der auf den Seitenwänden 8 der oberen Gate-Schicht 5, der Deckschicht 6 und der Barriereschicht 4 eine Seitenwandbedeckung 9 aufweist, die an ihrer Unterkante 12 bündig mit der Unterseite der Barriereschicht 4 abschließt. Die Seitenwandbedeckungen 9 wurden aus einer konform abgeschiedenen Schicht hergestellt, die unmittelbar nach dem Ätzen der Deckschicht 6, der oberen Gate- Schicht und der Barriereschicht 4 abgeschieden wurde. Infolge dessen befindet sich die Unterkante 12 des gebildeten Nitridliners 9 auf einer Höhe mit der Oberseite der unteren Gate- Schicht 3 aus Polysilizium.
  • Die Seitenwände 11 der Polysiliziumschicht 3 sind mit einem Oxid 13 bedeckt, welches sich über die gesamte Höhe der unteren Gate-Schicht 3 erstreckt. Das Oxid 13 wurde unmittelbar nach der vollständigen Strukturierung der unteren Gate- Schicht 3 und eines Teils der Polysiliziumschicht 2 gewachsen. Das Oxid 13, nämlich Siliziumdioxid, welches durch Oxidation der Polysiliziumschicht 3 gebildet wurde, besitzt eine größere Breite als die die Seitenwände der oberen Schichten bedeckenden Seitenwandbedeckungen 9. Insbesondere erstreckt sich das Oxid 13 von der Seite her tiefer in das Innere, d. h. in die Mitte des Gate-Schichtenstapels 10 hinein. Dadurch kommt es zu einer Überschneidung und Berührung der Oxidschicht 13 mit der Barriereschicht 4, die typischerweise aus Wolframsilizid besteht und bei thermischen Prozessen mit der darüber liegenden oberen Gate-Schicht 5 aufs Wolfram zu einer einheitlichen Wolframschicht unterschiedlichen Silizidanteils verschmilzt. Aufgrund der Berührungspunkte zwischen der Unterseite der Schicht 4 und dem überschneidenden Bereich der Oberseite des Oxids 13 kommt es während des Oxidationsprozesses entsprechend dem Verfahrensstadium aus Fig. 5 zu einer Oxidation von Wolfram und damit zu einer unkontrollierten Verringerung der Leitfähigkeit der oberen Gate-Schicht.
  • Fig. 8 hingegen zeigt einen strukturierten Gate- Schichtenstapel einer Schaltungsanordnung gemäß der vorliegenden Erfindung. Die Seitenwandbedeckungen 9 erstrecken sich unterhalb der Unterseite der Barriereschicht 4 zusätzlich noch über einen Teilbereich d2 der unteren Schichtdicke d der unteren Gate-Schicht 3. Sie wurden erst erzeugt, nachdem auch noch die untere Gate-Schicht 3 in ihrem oberen Teilbereich d1 strukturiert wurde. Infolge dessen wurde das Seitenwandoxid 13 nur in einem unteren Teilbereich d1 der Schichtdicke d der Polysiliziumschicht 3 ausgebildet. Dadurch sind die Barriereschicht 4 und die Seitenwandoxidschichten 13 durch eine Schicht aus dem Material der unteren Gate-Schicht 3 mit einer Dicke von d2 räumlich voneinander getrennt. Wie aus Fig. 8 ersichtlich, kommt es auch bei einem langen Oxidationsprozeß, bei dem das Seitenwandoxid tiefer als bis zu den Innenseiten 8 der Seitenwandbedeckungen 9 in Richtung der Mitte der unteren Gate-Schicht 3 wächst, nicht zu einer Berührung der wolframhaltigen Schichten 4, 5 und des Seitenwandoxids 13 und infolge dessen nicht zu einer Oxidation von Wolfram in der Gate-Elektrode. Insbesondere ist zu erkennen, daß sich das Oxid 13 um eine Strecke x, die kleiner ist als der obere Teil d2 der Schichtdicke d der unteren Gate-Schicht 3, noch tiefer in die untere Gate-Schicht 3 hinein erstreckt als die Innenseiten 8 der Seitenwandbedeckungen 9; die Höhe des oberhalb der Seitenwandoxide 13 mit den Seitenwandbedeckungen 9 umgebenen unteren Gate-Schicht ist größer als die Differenz der lateralen Abmessungen des Seitenwandoxids 13 und der Seitenwandbedeckung 9. Daher kann auch in dem Fall, daß sich von der Innenseite der Unterkante 12 der Seitenwandbedeckungen 9 aus das Oxid 13 in alle Richtungen, insbesondere auch nach oben, mit gleicher Wachstumsrate ausbreitet, eine Oxidation der Schichten 4, 5 nicht stattfinden. Infolge dessen unterbleibt eine Schädigung der Gate-Elektrode.
  • Fig. 9 zeigt einen Halbleiterspeicher 40, insbesondere ein DRAM oder ein embedded DRAM, dessen Speicherbereich einen Transistor 30 mit der erfindungsgemäßen Schaltungsanordnung aufweist. Der Transistor 30 besitzt seitlich außerhalb des strukturierten Gate-Schichtenstapels 10 Source- und Drain- Implantationen S. D, zwischen denen sich bei geeigneten Spannungen ein Kanal im Halbleitersubstrat 1 direkt unten unmittelbar unter der Gate-Oxidschicht 2 unter dem Gate- Schichtenstapel 10 ausbildet. Die im oberen Bereich des Gate- Schichtenstapels 10 angeordneten Seitenwandbedeckungen 9 besitzen eine Breite von vorzugsweise zwischen 3 und 15 nm und fallen daher besonders dünn aus. Dies ist nur deshalb möglich, weil sich die Seitenwandbedeckungen 9 auch noch eine gewisse Strecke d1 unterhalb der Unterseite der Barriereschicht 4 bzw. der oberen Gate-Schicht 5 erstrecken. Das unter den Seitenwandbedeckungen 9 vorhandene Seitenwandoxid 13besitzt vorzugsweise eine Dicke zwischen 5 und 20 nm. Die Spacer 20 außerhalb der Seitenwandbedeckungen 9 und des Seitenwandoxids 13 ist typischerweise wesentlich dicker. Die elektrischen Kontakte für die Elektroden des Transistors entsprechen dem Stand der Technik und sind in Fig. 9 nicht dargestellt.
  • Mit Hilfe der vorliegenden Erfindung kann die Seitenwandoxidation, mit deren Hilfe Leckströme in das Siliziumsubstrat hinein verhindert und Ionen in den Seitenwänden der unteren Gate-Schicht 3 räumlich gebunden werden, sogar noch längere Zeit als herkömmlich durchgeführt werden. Der Grund liegt darin, daß aufgrund des Höhenversatzes zwischen dem Seitenwandoxid 13 und der untersten wolframhaltigen Gate-Schicht 4 oder 5 auch bei verlängerter Oxidationsdauer, d. h. bei verlängertem Wachstum des Seitenwandoxids in die untere Gate- Schicht 3 hinein die Schichtgrenzen der untersten wolframhaltigen Gate-Schicht und der Seitenwandoxidschichten nicht aufeinander stoßen.
  • Aufgrund der vorliegenden Erfindung entfällt die Notwendigkeit, selektive Oxidationsprozesse zu entwickeln, mit deren Hilfe unter Umständen eine Ätzung der unteren Gate-Schicht 3 selektriv zu wolframhaltigen Gate-Schichten 4, 5 möglich werden könnte. Durch die Einkapselung der oberen Gate-Schicht 5 sowie der Barriereschicht 4 auch in Höhe eines oberen Teils der unteren Gate-Schicht 3 wird eine Anoxidation von Wolfram verhindert. Bezugszeichenliste 1 Halbleitersubstrat
    2 Gateoxid
    3 untere Gate-Schicht
    4 Barriereschicht
    5 obere Gate-Schicht
    6 Deckschicht
    7 konforme Schicht zur Seitenwandbedeckung
    8 obere Seitenwand des Gateschichtenstapels
    9 Seitenwandbedeckung
    10 Gateschichtenstapel
    11 untere Seitenwand des Gateschichtenstapels
    12 Unterkante der Seitenwandbedeckung
    13 Seitenwandoxid
    20 Spacer
    21 erstes Ätzmittel
    22 zweites Ätzmittel
    30 Transistor (MOSFET)
    40 Halbleiterspeicher

Claims (16)

1. Verfahren zur Herstellung eines Gate-Schichtenstapels für eine integrierte Schaltungsanordnung, wobei das Verfahren die folgende Reihenfolge von Schritten aufweist:
a) Bereitstellen eines Halbleitersubstrats (1),
b) Ausbilden einer Gate-Oxidschicht (2) auf dem Halbleitersubstrat (1),
c) Abscheiden einer unteren Gate-Schicht (3),
d) Abscheiden einer oberen Gate-Schicht (5) höherer elektrischer Leitfähigkeit als die untere Gate-Schicht (3),
e) Strukturieren zumindest der oberen Gate-Schicht (5),
f) Abscheiden einer Schutzschicht (7) zumindest auf Seitenwände (8) der strukturierten oberen Gate-Schicht (5) zum Ausbilden von Seitenwandbedeckungen (9),
g) weiteres Strukturieren des Gate-Schichtenstapels (10) zumindest bis zum Erreichen der Gate-Oxidschicht (2),
dadurch gekennzeichnet, daß
die untere Gate-Schicht (3) zwischen den Schritten e) und f) in einem oberen Teil (d2) ihrer Schichtdicke (d) strukturiert wird und im Schritt f) in dem oberen Teil (d2) ihrer Schichtdicke (d) mit der Schutzschicht (7) bedeckt wird und
daß im Schritt g) die untere Gate-Schicht (3) nur noch im unteren Teil (d1) ihrer Schichtdicke strukturiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach Schritt e) ein Ätzmittel (21) zum Strukturieren der oberen Gate-Schicht (5) gegen ein Ätzmittel (22) zum Strukturieren der unteren Gate-Schicht (3) ausgetauscht wird, mit dem die untere Gate-Schicht (3) in dem oberen Teil (d1) ihrer Schichtdicke (d) strukturiert wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Gate-Schichtenstapel (10) durch Trockenätzen strukturiert wird und daß nach Schritt e) das Ätzmittel Chlor (21) gegen Bromwasserstoff (22) ausgetauscht wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, gekennzeichnet durch h) Oxidieren der Seitenwände (11) der unteren Gate-Schicht (3) unterhalb der Unterkanten (12) der Seitenwandbedeckungen (9).
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß zwischen den Schritten d) und e) eine Deckschicht (6) abgeschieden wird und in Schritt f) die Schutzschicht (7) mit einer Dicke von weniger als 10 nm abgeschieden wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß nach dem Schritt h) Spacer (20) neben den Seitenwandbedeckungen (9) und dem Oxid (13) erzeugt werden.
7. Integrierte Schaltungsanordnung mit einem Halbleitersubstrat (1) und einem darauf angeordneten strukturierten Gate- Schichtenstapel (10), wobei der Gate-Schichtenstapel (10) eine untere Gate-Schicht (3), die über einer Gate-Oxidschicht (2) auf dem Halbleitersubstrat (1) angeordnet ist, und eine obere Gate-Schicht (5) höherer elektrischer Leitfähigkeit als die untere Gate-Schicht (3) aufweist, wobei der strukturierte Gate-Schichtenstapel (10) Seitenwandbedeckungen (9) aufweist, die zumindest Seitenwände (8) der oberen Gate-Schicht (5) bedecken und deren Unterkanten (12) oberhalb der Gate- Oxidschicht (15) und in einem Abstand von der Gate- Oxidschicht (2) angeordnet sind, dadurch gekennzeichnet, daß
die Seitenwandbedeckungen (9) in einem oberen Teil (d2) der Schichtdicke (d) der unteren Gate-Schicht (3) deren Seitenwände bedecken und
daß die Unterkanten (12) der Seitenwandbedeckungen (9) in einer Höhe über der Gate-Oxidschicht (2) angeordnet sind, die dem restlichen, unteren Teil (d1) der Schichtdicke (d) der unteren Gate-Schicht (3) entspricht.
8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Höhe der Unterkanten (12) der Seitenwandbedeckungen (9) über der Gate-Oxidschicht zwischen 10 und 90% der Schichtdicke (d) der unteren Gate-Schicht (3) beträgt.
9. Schaltungsanordnung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Höhe der Unterkanten (12) der Seitenwandbedeckungen (9) über der Gate-Oxidschicht (2) um mindestens 10 nm kleiner ist als die Schichtdicke (d) der unteren Gate-Schicht (3).
10. Schaltungsanordnung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß die Seitenwände (11) der unteren Gate-Schicht (3) unterhalb der Seitenwandbedeckungen (9) zu einem Oxid (13) oxidiert sind.
11. Schaltungsanordnung nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß sich das Oxid (13) in seitlicher Richtung tiefer in die untere Gate-Schicht (3) hinein erstreckt als die Innenseiten (8) der Seitenwandbedeckungen (9).
12. Schaltungsanordnung nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, daß sich das Oxid (13) um eine Strecke, die kleiner ist als der obere Teil (d2) der Schichtdicke (d) der unteren Gate-Schicht (3), über die Innenseiten der Seitenwandbedeckungen (9) hinaus noch tiefer in die untere Gate-Schicht (3) hinein erstreckt.
13. Schaltungsanordnung nach der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß die untere Gate-Schicht (3) im wesentlichen aus Polysilizium und die obere Gate-Schicht (5) im wesentlichen aus Wolfram besteht.
14. Schaltungsanordnung nach einem der Ansprüche 7 bis 13, dadurch gekennzeichnet, daß die Seitenwandbedeckungen (9) aus einem Nitrid bestehen.
15. Schaltungsanordnung nach einem der Ansprüche 7 bis 14, dadurch gekennzeichnet, daß der Gate-Schichtenstapel (10) zwischen der oberen (5) und der unteren Gate-Schicht (3) eine dünne Barriereschicht (4) aufweist, deren Seitenwände ebenfalls durch die Seitenwandbedeckungen (9) bedeckt sind.
16. Schaltungsanordnung nach einem der Ansprüche 7 bis 15, dadurch gekennzeichnet, daß der strukturierte Gate-Schichtenstapel (10) die Gate- Elektrode eines Transistors (30), vorzugsweise eines Speichertransistors (30) eines flüchtigen Halbleiterspeichers (40) bildet.
DE10153619A 2001-10-31 2001-10-31 Verfahren zur Herstellung eines Gate-Schichtenstapels für eine integrierte Schaltungsanordnung und integrierte Schaltungsanordnung Expired - Fee Related DE10153619B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10153619A DE10153619B4 (de) 2001-10-31 2001-10-31 Verfahren zur Herstellung eines Gate-Schichtenstapels für eine integrierte Schaltungsanordnung und integrierte Schaltungsanordnung
TW091123293A TWI299523B (en) 2001-10-31 2002-10-09 Verfahren zur Herstellung eines Gate-Schichtenstapels fur ei-ne integrierte Schaltungsanordnung
KR10-2002-0066608A KR100491484B1 (ko) 2001-10-31 2002-10-30 집적 회로 장치용 게이트 층 스택의 제조 방법
US10/284,777 US20030082862A1 (en) 2001-10-31 2002-10-31 Method for fabricating a gate layer stack for an integrated circuit configuration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10153619A DE10153619B4 (de) 2001-10-31 2001-10-31 Verfahren zur Herstellung eines Gate-Schichtenstapels für eine integrierte Schaltungsanordnung und integrierte Schaltungsanordnung

Publications (2)

Publication Number Publication Date
DE10153619A1 true DE10153619A1 (de) 2003-05-15
DE10153619B4 DE10153619B4 (de) 2004-07-29

Family

ID=7704264

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10153619A Expired - Fee Related DE10153619B4 (de) 2001-10-31 2001-10-31 Verfahren zur Herstellung eines Gate-Schichtenstapels für eine integrierte Schaltungsanordnung und integrierte Schaltungsanordnung

Country Status (4)

Country Link
US (1) US20030082862A1 (de)
KR (1) KR100491484B1 (de)
DE (1) DE10153619B4 (de)
TW (1) TWI299523B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639220B1 (ko) * 2005-12-01 2006-11-01 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US20080076892A1 (en) * 2006-08-03 2008-03-27 Bruno Ameduri Telomer compositions and production processes
KR100906642B1 (ko) * 2006-09-29 2009-07-07 주식회사 하이닉스반도체 반도체 소자의 게이트전극 제조방법
KR100954107B1 (ko) * 2006-12-27 2010-04-23 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100854897B1 (ko) 2006-12-28 2008-08-28 주식회사 하이닉스반도체 반도체 소자의 게이트 형성 방법
KR101109572B1 (ko) * 2007-08-20 2012-01-31 홍성만 테이프 자동 절단기의 절단테이프 인출 도움장치
KR20110042614A (ko) * 2009-10-19 2011-04-27 삼성전자주식회사 반도체 소자 및 그 형성방법
CN102376715B (zh) * 2010-08-11 2014-03-12 中国科学院微电子研究所 一种无电容型动态随机访问存储器结构及其制备方法
JP5933953B2 (ja) * 2011-10-06 2016-06-15 キヤノン株式会社 半導体装置の製造方法
CN103681290B (zh) * 2012-09-26 2016-08-03 中芯国际集成电路制造(上海)有限公司 硅化物的形成方法
FR3046876B1 (fr) * 2016-01-19 2018-12-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Consommation du canal d'un transistor par oxydation sacrificielle
KR20180129387A (ko) * 2017-05-26 2018-12-05 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198144B1 (en) * 1999-08-18 2001-03-06 Micron Technology, Inc. Passivation of sidewalls of a word line stack

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610430A (en) * 1994-06-27 1997-03-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device having reduced gate overlapping capacitance
US5796151A (en) * 1996-12-19 1998-08-18 Texas Instruments Incorporated Semiconductor stack having a dielectric sidewall for prevention of oxidation of tungsten in tungsten capped poly-silicon gate electrodes
US5925918A (en) * 1997-07-30 1999-07-20 Micron, Technology, Inc. Gate stack with improved sidewall integrity
US6573132B1 (en) * 1999-03-25 2003-06-03 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor device having contacts self-aligned with a gate electrode thereof
US6346734B2 (en) * 1999-06-04 2002-02-12 International Business Machines Corporation Modified gate conductor processing for poly length control in high density DRAMS
KR20010008591A (ko) * 1999-07-02 2001-02-05 김영환 반도체장치의 게이트전극 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198144B1 (en) * 1999-08-18 2001-03-06 Micron Technology, Inc. Passivation of sidewalls of a word line stack

Also Published As

Publication number Publication date
KR100491484B1 (ko) 2005-05-27
US20030082862A1 (en) 2003-05-01
TWI299523B (en) 2008-08-01
KR20030036061A (ko) 2003-05-09
DE10153619B4 (de) 2004-07-29

Similar Documents

Publication Publication Date Title
DE10135870C1 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit einem Speicher- und einem Logikbereich
DE102005012112B4 (de) Verfahren zum Herstellen von ladungsfangenden Halbleiterspeicherbauelementen und ladungsfangendes Halbleiterspeicherbauelement
DE10194791B4 (de) Verfahren zum Bilden von Halbleiterstrukturen
EP1166350B1 (de) Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren
DE102005025951B4 (de) Verfahren zum Herstellen einer Mehrschicht-Gatestapelstruktur mit einer Metallschicht und Gatestapelstruktur für eine FET-Vorrichtung
DE102009023298B4 (de) Verformungserhöhung in Transistoren mit einer eingebetteten verformungsinduzierenden Halbleiterlegierung durch Erzeugen von Strukturierungsungleichmäßigkeiten an der Unterseite der Gateelektrode
EP1128428B1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE102010003452B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kondensator, der in der Kontaktebene ausgebildet ist
DE10128718B4 (de) Grabenkondensator einer DRAM-Speicherzelle mit metallischem Collarbereich und nicht-metallischer Leitungsbrücke zum Auswahltransistor
DE10153619B4 (de) Verfahren zur Herstellung eines Gate-Schichtenstapels für eine integrierte Schaltungsanordnung und integrierte Schaltungsanordnung
DE102006037751A1 (de) Verfahren zur Ausbildung eines dotierten Abschnitts und eines Transistors
DE10219123A1 (de) Verfahren zur Strukturierung keramischer Schichten
DE4232817B4 (de) Halbleiter-Speicherzelle und Verfahren zu deren Herstellung
DE112006001520B4 (de) Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern, wobei "Mausohren" vermieden werden
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
DE10231966A1 (de) Feldeffekttransistor, zugehörige Verwendung und zugehöriges Herstellungsverfahren
DE10205077A1 (de) Halbleiterspeicherzelle mit einem Graben und einem planaren Auswahltransistor und Verfahren zu ihrer Herstellung
DE102006023607A1 (de) Seitenwand-Distanzstruktur, Verfahren zur Ausbildung von Seitenwand-Distanzstrukturen und Feldeffekttransistoren sowie Strukturierungsverfahren
EP1060515A1 (de) Elektrisch programmierbare speicherzellenanordnung und verfahren zu deren herstellung
DE10142340B4 (de) Feldeffekttransistor mit einem Kontakt zu einem seiner Dotiergebiete und Verfahren zu seiner Herstellung
DE4102184C2 (de) Verfahren zum Herstellen einer DRAM-Zelle
DE10214065A1 (de) Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung
DE10225410A1 (de) Verfahren zur Herstellung von NROM-Speicherzellen mit Grabentransistoren
DE102007014115B3 (de) Integrierte Schaltung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee