DE112006001520B4 - Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern, wobei "Mausohren" vermieden werden - Google Patents

Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern, wobei "Mausohren" vermieden werden Download PDF

Info

Publication number
DE112006001520B4
DE112006001520B4 DE112006001520T DE112006001520T DE112006001520B4 DE 112006001520 B4 DE112006001520 B4 DE 112006001520B4 DE 112006001520 T DE112006001520 T DE 112006001520T DE 112006001520 T DE112006001520 T DE 112006001520T DE 112006001520 B4 DE112006001520 B4 DE 112006001520B4
Authority
DE
Germany
Prior art keywords
spacers
nitride
forming
gate electrode
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112006001520T
Other languages
English (en)
Other versions
DE112006001520T5 (de
Inventor
Johannes Van Meer
Huical Zhong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of DE112006001520T5 publication Critical patent/DE112006001520T5/de
Application granted granted Critical
Publication of DE112006001520B4 publication Critical patent/DE112006001520B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41775Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783Raised source or drain electrodes self aligned with the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66613Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Abstract

Verfahren zur Herstellung erhabener Source- und Drain-Bereiche, mit den Schritten:
Bilden einer Gateelektrode (14, 34) auf einem Substrat (10; 30);
Bilden doppelter zu entfernender Abstandshalter (20, 24; 40, 46) an jeder Seitenwand der Gateelektrode (14, 34);
Bilden erhabener Source/Drain-Gebiete (26, 48) auf dem Substrat (10, 30); und
Entfernen der doppelten zu entfernenden Abstandshalter (20, 24; 40, 46).

Description

  • Gebiet de vorliegenden Erfindung
  • Die vorliegende Erfindung betrifft das Gebiet der Halbleiterherstellung und betrifft insbesondere die Herstellung von Halbleiterbauelementen mit erhabenen Source- und Drain-Gebieten.
  • Hintergrund der Erfindung
  • Aktuell ist die Technik der komplementären Metall-Oxid-Halbleiter (CMOS) im Bereich deutlich 1 μm die bevorzugte Technologie für integrierte Bauelemente mit sehr hohem Integrationsgrad (ULSI). Über die letzten beiden Jahrzehnte war das Reduzieren der Größe von CMOS-Transistoren und das Vergrößern der Transistordichte auf IC's der wesentliche Aspekt in der mikroelektronischen Industrie. Eine ULSI-Schaltung kann CMOS-Feldeffekttransistoren (FET's) enthalten, die Halbleitergates aufweisen, die zwischen Drain- und Source-Gebieten angeordnet sind. Die Drain- und Source-Gebiete sind typischerweise stark mit einem p-Dotiermittel (Bor) oder einem n-Dotiermittel (Phosphor) dotiert. Die Drain- und Source-Gebiete enthalten typischerweise flache Source- und Drain-Erweiterungsgebiete, die teilweise unterhalb des Gates angeordnet sind, um das Transistorverhalten zu verbessern. Die flachen Source- und Drain-Erweiterungsgebiete dienen dazu, eine gewisse Immunität gegen Kurzkanaleffekte zu erreichen, die das Transistorverhalten sowohl für n-Kanal- als auch p-Kanaltransistoren beeinträchtigen. Kurzkanaleffekte können eine Variabilität der Schwellwertspannung und eine Verringerung der durch das Drain hervorgerufenen Barrierenwirkung hervorrufen. Die flachen Source- und Drain-Erweiterungsgebiete und damit das Steuern der Kurzkanaleffekte ist insbesondere wichtig, wenn die Transistoren in ihren Abmessungen kleiner werden.
  • Wenn die Größe der Transistoren, die auf IC's vorgesehen sind, abnimmt, sind die Transistoren mit sehr flachen Source- und Drain-Erweiterungsgebieten sehr schwer herzustellen. Beispielsweise erfordert ein kleiner Transistor sehr flache Source- und Drain-Erweiterungsgebiete mit einer Tiefe des pn-Übergangs von weniger als 30 Nanometer (nm). Das Herstellen von Source- und Drain-Erweiterungsgebieten mit einer Tiefe der pn- Übergänge von weniger als 30 nm unter Anwendung konventioneller Herstellungsverfahren ist sehr schwierig. In konventionellen Ionenimplantationsverfahren ist es schwierig, flache Source- und Drain-Erweiterungsgebiete zu erhalten, da während der Ionenimplantation erzeugte Punktdefekte in dem Halbleitervollsubstrat bewirken können, dass eine Dotierstoffsorte schneller diffundiert (gesteigerte Diffusionsänderung TED). Die Diffusion vergrößert häufig die Source- und Drain-Erweiterungsgebiete in vertikaler Richtung nach unten in das Halbleitervollsubstrat hinein. Ferner führen konventionelle Ionenimplantations- und Diffusionsdotierverfahren häufig dazu, dass Transistoren in dem IC für Kurzkanaleffekte anfällig sind, woraus sich eine Dotierstoffprofilierung mit einer auslaufenden Verteilung ergibt, die sich tief in das Substrat erstreckt.
  • Um diese Schwierigkeiten zu überwinden, werden Source- und Drain-Gebiete als erhabene Gebiete durch selektive Siliziumepitaxie bereitstellt, um Verbindungen zu den Source- und Drain-Kontakten weniger aufwendiger zu gestalten. Die erhabenen Source- und Drain-Gebiete liefern zusätzliches Material für einen Kontaktsilizidierungsprozess und reduzieren den Source/Drain-Übergangswiderstand der tiefen Gebiete und verringern auch den Source/Drain-Reihenwiderstand.
  • Prozesse für erhöhte bzw. erhabene Source/Drain-Gebiete unter Anwendung von zu entfernenden Abstandshaltern werden eingesetzt, sind aber bei abnehmenden Abmessungen, etwa entsprechend dem 65 nm-Technologiestandard und darunter, nicht geeignet. Die 16a bis 16c und die 17a bis 17d zeigen einige der Probleme, die in diesen Vorgehensweisen auftreten.
  • In 16a ist eine Gateelektrode 72 auf einem Substrat 70 vorgesehen. Eine Siliziumnitridabdeckung 74 dient dazu, die Polysiliziumgateelektrode 72 vor einem unerwünschten Siliziumwachstum während des selektiven epitaktischen Wachstumsprozesses (SEG) zu schützen. Der SEG-Prozess ist in Richtung des Siliziumnitrid selektiv und als Ergebnis davon wird kein Silizium auf der Oberseite der Gateelektrode 72 während des SEG-Prozesses aufgewachsen.
  • Ein Oxid, etwa TEOS, oder LTO-Oxid, wird verwendet, um eine Oxidbeschichtung 76 zu bilden. Nach der Herstellung der Oxidbeschichtung 76 werden zwei Seitenabstandshalter 78 beispielsweise aus Siliziumnitrid hergestellt. Die Herstellung der Siliziumnitrid- Abstandshalter 78 wird typischerweise durch Abscheiden einer Siliziumnitridschicht gefolgt von einem Trockenätzprozess bewerkstelligt.
  • Vor dem SEG-Prozess muss ein nasschemischer Ätzprozess, etwa ein HF-Nassätzprozess ausgeführt werden, um das Oxid der Oxidbeschichtung 76 zu entfernen. Das Entfernen des Oxids ist notwendig, da epitaktisches Silizium lediglich auf Siliziumoberflächen aufwächst. Das Vorhandensein der Oxidbeschichtung 76 auf dem Substrat 70 würde ein Aufwachsen und damit die Ausbildung der erhabenen Source/Drain-Gebiete verhindern.
  • Da die Oxidbeschichtung 76 zwischen der Nitriddeckschicht 74 und den Nitridabstandshaltern 78 angeordnet ist, kann ein Hohlraum während des HF-Nassätzprozesses geätzt werden. Dieser Hohlraum kann die Polysiliziumgateelektrode 72 erreichen. Da TEOS oder LTO rasch in HF geätzt werden, ist die Wahrscheinlichkeit des Freilegens der oberen linken und rechten Kante der Polysiliziumgateelektrode 72 groß. Als Folge dieses Freilegens der Kanten der Polysiliziumgateelektrode 72 bewirkt das Herstellen der erhabenen Source/Drain-Gebiete 80, das „mausartige Ohren” 82 gebildet werden, wie dies in 16b gezeigt ist. Die Ohren 82 sind äußerst unerwünscht.
  • Gemäß 16 werden die zu entfernenden Nitridabstandshalter 78 entfernt, um Halo- und Erweiterungsimplantationen zu möglichen. Jedoch blockieren die Ohren 82 wirksam die korrekte Implantation. Daher wird das Bauelemente unbrauchbar oder zumindest sehr stark in seiner Funktion beeinträchtigt.
  • Ein weiteres Verfahren zur Herstellung erhabener Source/Drain-Gebiete vermeidet die Verwendung einer abgeschiedenen Oxidbeschichtung, und es wird stattdessen ein thermisch aufgewachsenes Oxid verwendet. Wie man jedoch leicht erkennt, ist diese Vorgehensweise nicht skalierbar, da eine dünnere Nitridabdeckung eine Nitridabstandshalterätzung nicht übersteht, während ein dünnerer Nitridabstandshalter zu einer Abschattung für den Halo-Ionenimplantationsprozess führt.
  • Gemäß den 17a bis 17d ist eine Gateelektrode 92 auf einem Substrat 90 gebildet. Eine Nitridabdeckung 94 ist auf der Oberseite der Polysiliziumgateelektrode 92 vorgesehen. Eine Oxidbeschichtung 96 wird thermisch aufgewachsen und bedeckt die Siliziumnitridabde ckung 94 nicht. Zu entfernende Seitenwandabstandshalter 98 sind auf dem thermisch aufgewachsenen Oxid 96 vorgesehen.
  • 17b zeigt die Struktur der 17a nach der Herstellung des erhabenen Source/Drain in einem idealen Prozess. Jedoch wird die Oberseite der Deckschicht 94 teilweise in dem Abstandshalterätzprozess geätzt, so dass die Deckschicht 94 nicht in der gewünschten Weise in ihrer Größe reduziert werden kann. Der Nitridverlust in der Deckschicht steht im Zusammenhang mit der Überätzung in dem Abstandshalterätzprozess. Das Ergebnis des Materialverlusts in der Nitridabdeckung ist in 17c gezeigt, in welchem „Mausohren” 102 gebildet sind. In dieser Darstellung werden die Nitridabstandshalter 98 durch den Nitridabtragungsätzprozess entfernt. Die Mausohren 102 verhindern ein korrektes Ausführen des Halo-Implantationsprozesses. Eine Alternative, um die Abdeckung 94 dicker zu machen, besteht darin, die Abdeckung 94 dünn zu halten und die Abstandshalter 98 schmäler zu machen, so dass das Entfernen der Nitridabstandshalter nicht zu einem Nachätzen führt, wodurch die Oberseite der Polysiliziumgateelektrode 92 vor dem SEG-Prozess freigelegt wird. Wie jedoch in 17d gezeigt ist, führt die Verwendung dünnerer Nitridabstandshalter zu einem nicht ausreichenden Abstand zwischen der Polysiliziumgateelektrode 92 und den erhabenen Source/Drain-Gebieten 100. Die Halo-Implantationen, die typischerweise mit einem großen Neigungswinkel ausgeführt werden, sind daher nicht in der Lage, auf der Grundlage der abschattenden Wirkung, die durch die erhabenen Source/Drain-Gebiete 100 hervorgerufen wird, effizient ausgeführt zu werden. Anders ausgedrückt, die Kanten der erhabenen Source/Drain-Gebiete sind zu nahe an den Seitenwänden der Polysiliziumgateelektrode 12.
  • In der internationalen Patentanmeldung WO 2005/112099 A2 wird eine Verfahren zur Herstellung eines Halbleiterbauteils offenbart, in dem ein entfernbarer Abstandshalter vorgesehen ist, der bei dem Ausbilden erhobener Source/Drain-Bereiche eines Transistors Verwendung findet.
  • Überblick über die Erfindung
  • Es besteht ein Bedarf für ein Verfahren zur Herstellung erhabener Source/Drain-Gebiete unter Anwendung eines Abstandshalterprozesses mit zu entfernenden Abstandshalter, wobei dieser Prozess für geringe Abmessungen skalierbar ist und um ferner eine geeignete Implantation von Source/Drain-Erweiterungsgebieten und Halo-Implantationsgebieten zu ermöglichen.
  • Diese und weitere Erfordernisse werden durch Ausführungsformen der vorliegenden Erfindung erfüllt, die ein Verfahren zur Herstellung erhabener Source/Drain-Gebiete bereitstel len, wobei die Schritte enthalten sind: Bilden einer Gateelektrode auf einem Substrat und Bilden doppelter zu entfernender Abstandshalter an jeder Seitenwand der Gatelektrode. Es werden erhabene Source/Drain-Gebiete auf dem Substrat gebildet, woran sich das Entfernen der doppelten zu entfernenden Abstandshalter anschließt.
  • Die zuvor dargelegten Aufgaben werden auch durch andere Ausführungsformen der vorliegenden Erfindung gelöst, die ein Verfahren zur Herstellung einer Halbleiteranordnung bereitstellen, das die Schritte umfasst: Bilden erster zu entfernender Abstandshalter an einer Gateelektrode und Bilden zweiter zu entfernender Abstandshalter an den ersten zu entfernenden Abstandshaltern. Es werden erhabene Source/Drain-Gebiete gebildet und der erste und der zweite zu entfernende Abstandshalter werden entfernt.
  • Die vorhergehenden und weitere Merkmale, Aspekte und Vorteile der vorliegenden Erfindung gehen deutlicher aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird.
  • Kurze Beschreibung der Zeichnungen
  • 1 bis 6 zeigen eine schematische Darstellung eines Querschnitts eines Teils einer Halbleiterscheibe während diverser sequenzieller Prozessschritte gemäß gewisser Ausführungsformen der vorliegenden Erfindung.
  • 7 bis 15 zeigen sequenzielle Schritte in einem Prozess zur Herstellung erhabener Source/Drain-Bereiche gemäß weiterer Ausführungsformen der vorliegenden Erfindung.
  • 16a bis 16c zeigen ein bekanntes Verfahren unter Verwendung zu entfernender Abstandshalter, um erhabene Source/Drain-Bereiche zu bilden.
  • 17a bis 17d zeigen eine alternative konventionelle Verfahrenstechnik zur Herstellung erhabener Source/Drain-Bereiche unter Anwendung zu entfernender Abstandshalter.
  • Detaillierte Beschreibung der Erfindung
  • Die vorliegende Erfindung richtet sich an Probleme, die mit der Herstellung erhabener Source/Drain-Gebiete in einem Halbleiterbauelemente beteiligt sind und löst diese Probleme, wozu Probleme gehören, die die Source/Drain-Erweiterungsimplantation und die Halo-Implantation betreffen, wobei diese Probleme durch konventionelle Prozesse zum Erzeugen der erhabenen Source/Drain-Gebiete hervorgerufen werden. Insbesondere bietet die vorliegende Erfindung die Skalierbarkeit der Prozesstechnologie, indem doppelte zu entfernende Abstandshalter eingesetzt werden, wobei das erste Paar aus Abstandshaltern die Polysiliziumgateelektrode vor einem Freilegen während des SEG-Prozesses schützt. Dies verhindert ein Ausbilden von „Mausohren” und ermöglicht ferner, dass die Siliziumdeckschicht dünn gehalten wird, wobei breite Siliziumnitridseitenwandabstandshalter möglich sind. Die breiten Seitenwandabstandshalter ermöglichen es, dass die erhabenen Source/Drain-Gebiete ausreichend und in einstellbarer Weise von den Seiten der Polysiliziumgateelektrode beabstandet sind, nachdem die zu entfernenden Abstandshalter geätzt und entfernt sind. Diese Trennung sowie das Verhindern der mausförmigen Ohren und eines anderen übermäßigen Siliziumwachstums auf der Polysiliziumgateelektrode führt dazu, dass eine ungestörte Ionenimplantation für die Herstellung der Source/Drain-Erweiterungsgebiete und für die Halo-Implantationen möglich ist.
  • 1 bis 6 zeigen sequenzielle Schritte in einem Halbleiterfertigungsprozess gemäß gewissen Ausführungsformen der vorliegenden Erfindung. Die Halbleiterscheibe ist im Querschnitt in schematischer Darstellung gezeigt. In 1 ist eine Gateelektrode 14 auf einem Substrat 10 aufgebaut, etwa einem Siliziumvollsubstrat, einem Silizium-auf-Isolator-Substrat, etc. Die Gateelektrode 14 umfasst eine Gatedielektrikumsschicht 12, die aus einem geeigneten Gatedielektrikumsmaterial hergestellt ist, etwa einem Oxid, einem Material mit großem ε, etc. Eine Deckschicht 16 ist auf der Polysiliziumgateelektrode 14 vorgesehen. Die Deckschicht 16 kann aus einem geeigneten Material hergestellt sein, das die Oberfläche der Gateelektrode 14 während eines selektiven epitatischen Wachstumsprozesses (SEG) führt. Ein Beispiel eines geeigneten Materials ist Siliziumnitrid. Die Deckschicht 16 kann relativ dünn hergestellt werden, da die vorliegende Erfindung ein Verfahren bereitstellt, in der eine dicke Deckschicht auf der Polysiliziumgateelektrode 14 nicht erforderlich ist. In dieser anschaulichen Ausführungsform ist die Deckschicht 16 zwischen 5 nm bis 30 nm dick, um ein Beispiel zu nennen, und in gewissen speziellen Ausführungsformen beträgt die Dicke ungefähr 20 nm. Die Herstellung der Polysiliziumgateelektrode 14 und der Deckschicht 16 kann durch konventionelle Verfahren, etwa CVD-Abscheidung gefolgt von einer Strukturierung und Ätzung der Polysiliziumgateelektrode 14 und der Deckschicht 16 hergestellt werden.
  • 2 zeigt den Aufbau aus 1, woran sich die sequenzielle Herstellung einer Oxidschicht 18 und erster zu entfernender Abstandshalter 20 anschließt. Die Oxidschicht 18 ist direkt mit den Seitenwänden der Gatelektrode 14 in Kontakt. In der dargestellten Ausführungsform ist die Oxidschicht 18 eine thermisch aufgewachsene Oxidschicht und bildet sich somit nicht auf der Deckschicht 16, wenn diese aus Nitrid aufgebaut ist. Die Oxidschicht 18 kann thermisch in konventioneller Weise aufgewachsen werden. Die Dicke liegt zwischen ungefähr 10 Angstrom bis ungefähr 50 Angstrom und in speziellen Ausführungsformen beträgt die Dicke ungefähr 35 Angstrom.
  • Nach der Herstellung des thermisch aufgewachsenen Oxids in der Oxidschicht 18 werden die ersten zu entfernenden Abstandshalter 20 auf der Oxidschicht 18 hergestellt. In der anschaulichen Ausführungsform sind die ersten zu entfernenden Abstandshalter 20 aus Nitrid aufgebaut, um ein Beispiel zu nennen. Die zu entfernenden Abstandshalter 20 können als Offset- bzw. Versatzabstandshalter betrachtet werden, und können relativ dünn gemacht werden, etwa beispielsweise 5 bis 10 nm. Es kann ein konventioneller Prozess zur Herstellung von Abstandshaltern eingesetzt werden, um die ersten zu entfernenden Abstandshalter 20 zu erzeugen, wozu das Abscheiden einer dünnen Nitridschicht und das anisotrope Ätzen gehört.
  • Nach dem Herstellen der ersten zu entfernenden Abstandshalter 20 auf der Oxidschicht 18 wird eine relativ dicke Oxidschicht 22 abgeschieden, wie in 3 gezeigt ist. Beispielsweise beträgt die Dicke der Oxidbeschichtung 22 ungefähr 70 bis 80 Angstrom, obwohl andere Dickenwerte eingesetzt werden können, ohne vom Schutzbereich der vorliegenden Erfindung abzuweichen.
  • Da die Versatzabstandshalter 20 so dünn sind, kann der Ätzprozess auf den thermisch aufgewachsenen Oxid der Oxidschicht 18 angehalten werden. Dies führt automatisch zu einer vollständigen Abtrennung der Polysiliziumgateelektrode 14 im Hinblick auf den SED-Epitaxieprozess. Da die Nitridschicht 20 vor der Abstandshalterätzung sehr dünn ist, kann die Nachätzung minimal sein, woraus sich ein minimaler Abtrag der Siliziumnitriddeckschicht unterhalb der Nitridabstandshalterschicht, die auf der Oberseite der Gateelektrode 12 unmittelbar vor dem Ätzen vorhanden ist, ergibt. Die geringe Dicke der Abstandshalter 20 ermöglicht ein Prozessfenster, das für Technologien für geringe Abmessungen erforderlich ist, etwa für die 65 nm-Technologie und darunter. Da nur wenig von der Deckschicht während der Herstellung der ersten zu entfernenden Abstandshalter 20 verbraucht wird, kann die Deckschicht 16 relativ dünn gehalten werden, wodurch die Gatestrukturierung der schmalen Gates effizienter ist, etwa in der 65 nm-Technologie mit einer Breite Lpoly von ca. 30 nm. Um einige dieser Probleme zu umgehen, wird eine Anordnung mit doppelten zu entfernenden Abstandshalter vorgesehen.
  • In 3 sind zweite zu entfernende Abstandshalter 24 auf der Oxidbeschichtung 22 ausgebildet. Die zweiten zu entfernenden Abstandshalter 24 sind aus Siliziumnitrid hergestellt, um ein Beispiel zu nennen, und diese können in konventioneller Weise hergestellt werden, etwa durch das Abscheiden einer Nitridschicht und durch das anschließende Ätzen. Da die Nitriddeckschicht 16 geschützt ist, kann die Nitriddeckschicht 16 relativ dünn gehalten werden, während die zweiten zu entfernenden Abstandshalter 24 breit sind, um damit einen ausreichenden Abstand zwischen den erhabenen Source/Drain-Gebieten und den Seiten der Polysiliziumgateelektrode 14 bereitzustellen.
  • Nach der Herstellung der zweiten zu entfernenden Abstandshalter 24 wird die Oxidbeschichtung 22 durch einen konventionellen Oxid-Ätzprozess geätzt, woraus sich die Struktur aus 4 ergibt. Dieses Ätzen besitzt den Effekt, dass die Oxidbeschichtung 22 und die Oxidschicht 18 von der Oberfläche des Substrats 10 entfernt werden.
  • Nach dem Entfernen der Oxidbeschichtung 22 und der Oxidschicht 18 von der Oberfläche des Substrats 10 wird ein selektiver epitaktischer Wachstumsprozess ausgeführt, um erhabene Source/Drain-Gebiete 26 zu erzeugen, wie in 5 gezeigt ist. Der SED-Prozess kann beispielsweise ein konventioneller Prozess sein. Während dieses Prozesses verhindern die ersten zu entfernenden Abstandshalter 20 und die Nitriddeckschicht 16 ein Siliziumwachstum auf der Polysiliziumgateelektrode 14. Gleichzeitig erzeugen die relativ breiten Abstandshalter 24 einen geeigneten Trennungsabstand zwischen den Kanten zwischen den erhabenen Source/Drain-Gebiete 26 und der Polysiliziumgateelektrode 14.
  • Eine Kombination oder eine Reihe aus Nitrid- und Oxidätzprozessen wird dann ausgeführt, um die Struktur aus 6 zu erzeugen. Beispielsweise wird eine Kombination aus einer Nassätzung mit heißer Phosphorsäure zur Entfernung der doppelten zu entfernenden Abstandshalter 20, 24 und aus einem HF-nasschemischen Ätzprozess eingesetzt, um die Oxidschichten 18, 22 zu entfernen. Die relativ breiten offenen Bereiche werden durch die Verwendung der doppelten zu entfernenden Abstandshalter 20, 24 hervorgerufen, und dadurch wird die abschattende Wirkung während einer Halo-Ionenimplantation (unter Anwendung großer Neigungswinkel) vermieden, die später im Herstellungsprozess eingesetzt wird. Da die ersten zu entfernenden Abstandshalter 20 bereits selbstständig die Polysiliziumgateelektrode 14 isolieren, besteht nicht mehr die Gefahr des Erzeugens von mausartigen Ohren, wie sie etwa im Stand der Technik erzeugt werden. Die Größe der zweiten zu entfernenden Abstandshalter ist unabhängig von der Größe der Deckschicht 16 einstellbar, wodurch Probleme ausgeräumt werden, die sich auf die abschirmende Wirkung für die Halo-Implantationen beziehen. Gleichzeitig löst der erste Satz aus zu entfernenden Abstandshalter die Problematik, die in Zusammenhang mit den Mausohren steht. Im Anschluss an die Herstellung der erhabenen Source/Drain-Gebiete kann ein konventioneller Prozess eingesetzt werden, um die Herstellung des Halbleiterbauelements abzuschließen.
  • 7 bis 15 zeigen sequenzielle Schritte in anderen Ausführungsformen der vorliegenden Erfindung, um erhabene Source/Drain-Gebiete in Halbleiterbauelementen herzustellen.
  • In 7 ist eine Gateelektrode 34 auf einem Substrat 30 ausgebildet, wobei ein Gatedielektrikum 32 vorgesehen ist. Die Gateelektrode 34 ist in einigen Ausführungsformen eine Polysiliziumgateelektrode. Eine Deckschicht 36, die aus Siliziumnitrid aufgebaut ist, um ein Beispiel zu nennen, ist auf der Polysiliziumgateelektrode 34 gebildet. Die Deckschicht 36 kann mit geringer Dicke hergestellt werden, wie dies in den Ausführungsformen der 1 bis 6 der Fall ist. Im Unterschied zu den ersten beschriebenen Ausführungsformen wird eine Hartmaske 38 auf der Unterseite der Deckschicht 36 vorgesehen. Die Hartmaske kann aus einem beliebigen geeigneten Material, das sich von der Deckschicht 36 unterscheidet, hergestellt werden. Beispielsweise ist Siliziumoxid ein geeignetes Hartmaskenmaterial. Es können jedoch auch andere geeignete Materialien eingesetzt werden, ohne vom Schutzbereich der vorliegenden Erfindung abzuweichen. Konventionelle Verfahren können eingesetzt werden, um den in 7 gezeigten Stapel zu erzeugen, wie dies auch zuvor in Bezug auf die Ausführungsform der 1 erläutert ist.
  • 8 zeigt die Struktur aus 7 nach der Herstellung einer Siliziumnitridschicht 40 über dem Stapel der 7. Die Siliziumnitridschicht 40 dient als der erste zu entfernende Abstandshalter, wie dies nachfolgend verdeutlicht wird. Die dünne Nitridschicht 40, die beispielsweise eine Dicke von ungefähr 5 bis 20 nm aufweist und in gewissen Ausführungsformen ungefähr 10 nm dick ist, kann durch konventionelle Verfahren hergestellt werden. Die Nitridschicht 40 bedeckt die Seitenwände der Gateelektrode 34 und auch die Abdeckung 36 und die Hartmaske 38.
  • Nach dem Abscheiden der dünnen Siliziumnitridschicht 40 wird eine Oxidbeschichtung 42 abgeschieden. Die Oxidbeschichtung 42 ist beispielsweise ein Hochtemperaturoxid (HTO). Eine geeignete Dicke beträgt ungefähr 3 bis 10 nm, um ein Beispiel zu nennen, und ist in gewissen Ausführungsformen insbesondere ungefähr 5 nm dick. Es kann ein konventionelles Verfahren zur Herstellung des Hochtemperaturoxids eingesetzt werden. Die Struktur ist in 9 gezeigt.
  • 10 zeigt die Anordnung nach dem Abscheiden einer Abstandsschicht 44, die aus Siliziumnitrid (beispielsweise Si3N4) hergestellt wird. Die Abstandsschicht 44 ist dicker als die vorhergehenden Schichten 40, 42. Eine beispielhafte Dicke für die Abstandsschicht 44 ist ungefähr 50 nm und kann im Bereich zwischen ungefähr 20 bis ungefähr 100 nm liegen, um ein Beispiel zu nennen.
  • Nach der Abscheidung der Abstandsschicht 44 wird ein konventioneller Ätzprozess ausgeführt, um die zweiten zu entfernenden Abstandshalter 46 aus dem Siliziumnitrid der Abstandsschicht 44 zu erzeugen. Die verwendete Ätzchemie ätzt vorzugsweise das Nitrid und ätzt im Wesentlichen nicht das Oxid. Somit wird die Oxidbeschichtung 42 in diesem Schritt erhalten. Die zweiten zu entfernenden Abstandshalter 46 sind einstellbar, um eine gewünschte Breite zu erhalten, und daher wird eine gewünschte Abtrennung zwischen den erhabenen Source/Drain-Gebieten, die noch zu bilden sind, und den Seiten der Polysiliziumgateelektrode 34 erreicht. Diese Struktur ist in 11 gezeigt.
  • In 12 wird eine Nassätzung ausgeführt, um das Oxid in der Oxidbeschichtung 42 zu entfernen. Es schließt sich eine Nitridätzung an, um die dünne Schicht aus Nitrid 40 von der Oberfläche des Substrats 30 zu entfernen. Zu diesen Zeitpunkt schützt die Hartmaske 38 die relativ dünne Nitriddeckschicht 36 und die Kombination aus Oxid und Nitrid an den Sei tenwänden der Polysiliziumgateelektrode 34 und verhindert das Ausbilden von Mausohren. Das Substrat 30 ist nunmehr außerhalb der zweiten zu entfernenden Abstandshalter 46 freigelegt.
  • 13 zeigt den Aufbau der 12 nach einem selektiven epitaktischen Wachstumsprozess (SEG), um die erhabenen Source/Drain-Gebiete 48 zu bilden. Es wird ein konventioneller SEG-Prozess ausgeführt, um die erhabenen Source/Drain-Gebiete 48 zu bilden. Auf Grund des Schutzes an den Seitenwänden und der Oberseite der Polysiliziumgateelektrode 34 wird das Ausbilden von Mausohren in diesem Bereich verhindert.
  • Es wird dann eine Nitridätzung ausgeführt, deren Ergebnisse in 14 gezeigt sind. Die Nitridätzung entfernt die zweiten zu entfernenden Abstandshalter 46. Daran schließt sich ein Ätzschritt an (wie in 15 gezeigt), um das Oxid zu entfernen, etwa das Oxid, das in der Hartmaske enthalten ist, und um die Reste der Oxidbeschichtung 42 abzutragen. Nach dem Entfernen des Oxids werden die Nitriddeckschicht 36 und die Reste der ersten zu entfernenden Abstandshalter 40 mittels einer Nitridätzung entfernt. Dies führt zu der gleichen Struktur, wie sie zuvor mit der Ausführungsform der 6 gezeigt ist. Die weitere Bearbeitung des Halbleiterbauelements kann dann erfolgen, indem etwa Source/Drain-Erweiterungsimplantationen und Halo-Implantationen ausgeführt werden, ohne dass eine unerwünschte Markierung der Implantationssorte durch Mausohren oder durch die abschirmende Wirkungen, die durch die erhabenen Source/Drain-Gebiete mit einem zu geringen Abstand zu den Seitenwänden der Polysiliziumgateelektrode hervorgerufen werden, auftreten.
  • Die vorliegende Erfindung stellt somit für die Produktion geeignete Verfahren zur Bildung von erhabenen Source/Drain-Gebieten bereit, die in Technologien eingesetzt werden können, die den 65 nm Standard und darunter betreffen, wobei diese auch für Technologien über dem 65 nm-Standard eingesetzt werden können. Dies wird erreicht, ohne dass die nachfolgende Bearbeitung des Halbleiterbauelements beeinträchtigt wird, wozu die Source/Drain-Erweiterungsimplantation und die Halo-Implantation gehören.

Claims (10)

  1. Verfahren zur Herstellung erhabener Source- und Drain-Bereiche, mit den Schritten: Bilden einer Gateelektrode (14, 34) auf einem Substrat (10; 30); Bilden doppelter zu entfernender Abstandshalter (20, 24; 40, 46) an jeder Seitenwand der Gateelektrode (14, 34); Bilden erhabener Source/Drain-Gebiete (26, 48) auf dem Substrat (10, 30); und Entfernen der doppelten zu entfernenden Abstandshalter (20, 24; 40, 46).
  2. Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer Abdeckung (16, 36) auf der Gateelektrode (14) vor dem Bilden der doppelten zu entfernenden Abstandshalter (20, 24; 40, 46).
  3. Verfahren nach Anspruch 2, wobei der Schritt des Bildens der doppelten zu entfernendenden Abstandshalter (20, 24; 40, 46) Bilden erster Nitridabstandshalter (20, 40) auf der Gateelektrode (14) umfasst.
  4. Verfahren nach Anspruch 3, wobei der Schritt des Bildens doppelter zu entfernender Abstandshalter (20, 24; 40, 46) Bilden einer Oxidbeschichtung (22, 42) auf den ersten Nitridabstandshalter (20, 40) umfasst.
  5. Verfahren nach Anspruch 4, wobei der Schritt des Bildens doppelter zu entfernender Abstandshalter (20, 24; 40, 46) Bilden zweiter Nitridabstandshalter (24, 46) auf der Oxidbeschichtung (22) umfasst.
  6. Verfahren nach Anspruch 5, das ferner Bilden einer Hartmaske (38) auf der Abdeckung (36) vor dem Bilden der ersten Nitridabstandshalter (40) umfasst.
  7. Verfahren nach Anspruch 6, wobei der Schritt des Bildens der ersten Nitridabstandshalter (40) umfasst: Bilden einer Nitridschicht (40), die direkt mit den Seitenwänden der Gateelektrode (34) in Berührung ist und die Hartmaske (38) und die Abdeckung (36) abdeckt.
  8. Verfahren nach Anspruch 5, das ferner umfasst: Bilden einer Oxidschicht (18), die direkt mit den Seitenwänden der Gateelektrode (14) in Kontakt ist, und Bilden der ersten Nitridabstandshalter (20) auf der Oxidschicht (18).
  9. Verfahren nach Anspruch 8, wobei der Schritt des Entfernens der doppelten zu entfernenden Abstandshalter (20, 24) umfasst: Ausführen einer Reihe aus Nitrid- und Oxidätzprozessen, um die ersten und zweiten Nitridabstandshalter (20, 24), die Oxidschicht (18), die Oxidbeschichtung (22) und die Abdeckung (16) zu entfernen.
  10. Verfahren nach Anspruch 7, wobei der Schritt des Entfernens der doppelten zu entfernenden Abstandshalter (40, 46) umfasst: Ausführen einer Reihe aus Nitrid- und Oxidätzprozessen, um die ersten und zweiten Nitridabstandshalter (40, 46), die Oxidbeschichtung (42), die Hartmaske (38) und die Abdeckung (36) zu entfernen.
DE112006001520T 2005-06-08 2006-04-19 Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern, wobei "Mausohren" vermieden werden Expired - Fee Related DE112006001520B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/147,383 2005-06-08
US11/147,383 US7745296B2 (en) 2005-06-08 2005-06-08 Raised source and drain process with disposable spacers
PCT/US2006/014698 WO2006135489A1 (en) 2005-06-08 2006-04-19 A raised source and drain process with disposable spacers

Publications (2)

Publication Number Publication Date
DE112006001520T5 DE112006001520T5 (de) 2008-04-30
DE112006001520B4 true DE112006001520B4 (de) 2009-12-31

Family

ID=36928162

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006001520T Expired - Fee Related DE112006001520B4 (de) 2005-06-08 2006-04-19 Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern, wobei "Mausohren" vermieden werden

Country Status (8)

Country Link
US (1) US7745296B2 (de)
JP (1) JP2008544487A (de)
KR (1) KR101279132B1 (de)
CN (1) CN101194350B (de)
DE (1) DE112006001520B4 (de)
GB (1) GB2442372A (de)
TW (1) TWI396229B (de)
WO (1) WO2006135489A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8119470B2 (en) * 2007-03-21 2012-02-21 Texas Instruments Incorporated Mitigation of gate to contact capacitance in CMOS flow
KR101887144B1 (ko) 2012-03-15 2018-08-09 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
US9570554B2 (en) 2014-04-04 2017-02-14 International Business Machines Corporation Robust gate spacer for semiconductor devices
US9941388B2 (en) * 2014-06-19 2018-04-10 Globalfoundries Inc. Method and structure for protecting gates during epitaxial growth
US20160071954A1 (en) * 2014-09-04 2016-03-10 Globalfoundries Inc. Robust post-gate spacer processing and device
US11817479B2 (en) 2021-09-29 2023-11-14 Globalfoundries U.S. Inc. Transistor with air gap under raised source/drain region in bulk semiconductor substrate
US11677000B2 (en) 2021-10-07 2023-06-13 Globalfoundries U.S. Inc. IC structure including porous semiconductor layer under trench isolations adjacent source/drain regions

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005112099A2 (en) * 2004-05-05 2005-11-24 Freescale Semiconductor, Inc. Method of semiconductor fabrication in corporating disposable spacer into elevated source/drain processing

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274555B1 (ko) * 1991-06-26 2000-12-15 윌리엄 비. 켐플러 절연 게이트 전계 효과 트랜지스터 구조물 및 이의 제조 방법
JP2000124327A (ja) * 1998-10-14 2000-04-28 Toshiba Corp 半導体装置及びその製造方法
US6228730B1 (en) 1999-04-28 2001-05-08 United Microelectronics Corp. Method of fabricating field effect transistor
US6300172B1 (en) * 1999-10-01 2001-10-09 Chartered Semiconductor Manufacturing Ltd. Method of field isolation in silicon-on-insulator technology
US6271094B1 (en) * 2000-02-14 2001-08-07 International Business Machines Corporation Method of making MOSFET with high dielectric constant gate insulator and minimum overlap capacitance
US6777298B2 (en) 2002-06-14 2004-08-17 International Business Machines Corporation Elevated source drain disposable spacer CMOS
USPP16479P3 (en) * 2002-06-28 2006-04-25 Vletter & Den Haan Beheer B.V. Lily plant named ‘Conca D'or’
JP2004095639A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
KR100498475B1 (ko) 2003-01-07 2005-07-01 삼성전자주식회사 모스 전계 효과 트랜지스터 구조 및 그 제조 방법
US6800530B2 (en) 2003-01-14 2004-10-05 International Business Machines Corporation Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors
US6790733B1 (en) * 2003-03-28 2004-09-14 International Business Machines Corporation Preserving TEOS hard mask using COR for raised source-drain including removable/disposable spacer
US20050048732A1 (en) * 2003-08-26 2005-03-03 International Business Machines Corporation Method to produce transistor having reduced gate height
DE10351006B4 (de) * 2003-10-31 2010-01-21 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Transistors mit erhöhten Drain- und Source-Gebieten, wobei eine reduzierte Anzahl von Prozessschritten erforderlich ist
JP4580657B2 (ja) * 2004-01-30 2010-11-17 株式会社東芝 半導体装置およびその製造方法
ITTO20050316A1 (it) * 2005-05-10 2006-11-11 Varian Spa Sensore di pressione

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005112099A2 (en) * 2004-05-05 2005-11-24 Freescale Semiconductor, Inc. Method of semiconductor fabrication in corporating disposable spacer into elevated source/drain processing

Also Published As

Publication number Publication date
TW200703478A (en) 2007-01-16
KR101279132B1 (ko) 2013-06-26
CN101194350A (zh) 2008-06-04
US20060281270A1 (en) 2006-12-14
US7745296B2 (en) 2010-06-29
CN101194350B (zh) 2010-12-01
GB2442372A (en) 2008-04-02
WO2006135489A1 (en) 2006-12-21
JP2008544487A (ja) 2008-12-04
KR20080025128A (ko) 2008-03-19
DE112006001520T5 (de) 2008-04-30
GB0723818D0 (en) 2008-02-06
TWI396229B (zh) 2013-05-11

Similar Documents

Publication Publication Date Title
DE102006051492B4 (de) Halbleiterbauelement mit NMOS- und PMOS-Transistoren mit eingebettetem Si/Ge-Material zum Erzeugen einer Zugverformung und einer Druckverformung und Verfahren zur Herstellung eines solchen Halbleiterbauelements
DE102010030768B4 (de) Herstellverfahren für ein Halbleiterbauelement als Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand und besserer Gleichmäßigkeit und Transistor
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102005020133B4 (de) Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz
DE102006015087B4 (de) Verfahren zur Herstellung von Transistoren
DE102009010882B4 (de) Transistor mit einer eingebetteten Halbleiterlegierung in Drain- und Sourcegebieten, die sich unter die Gateelektrode erstreckt und Verfahren zum Herstellen des Transistors
DE102016119017B4 (de) Verfahren zur Halbleitervorrichtungsherstellung mit verbesserter Source-Drain-Epitaxie
DE102006009226B9 (de) Verfahren zum Herstellen eines Transistors mit einer erhöhten Schwellwertstabilität ohne Durchlass-Strombeeinträchtigung und Transistor
DE112006003576B4 (de) Verfahren zur Ausbildung eines FETs mit Struktur zur Reduzierung des äusseren Widerstands des dreidimensionalen Transistors durch Verwendung von Epitaxie-Schichten und Transistor
DE102016105520B4 (de) Bildung eines Übergangs mit symmetrischer Erweiterung mit einem Abstandshalter mit niedrigem K und zweifacher epitaxialer Prozess in einer FinFET-Einheit
DE102008059646B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements als Mehr-Gatetransistor mit Stegen mit einer Länge, die durch die Gateelektrode definiert ist und Halbleiterbauelement
DE102012214077A1 (de) Integrierte Schaltungen mit abstehenden Source- und Drainbereichen und Verfahren zum Bilden integrierter Schaltungen
DE10296953T5 (de) Doppelgatetransistor und Herstellungsverfahren
DE112006001520B4 (de) Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern, wobei "Mausohren" vermieden werden
DE102018100297A1 (de) FinFET-Bauelemente mit eingebetteten Luftspalten und ihre Fertigung
DE10351008B4 (de) Verfahren zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe sowie ein Halbleiterbauelement
DE102017117793A1 (de) Verfahren zur Herstellung von Multi-Gate-Transistoren und resultierende Strukturen
DE102017110945A1 (de) Finfet-Vorrichtung mit verringerter Breite
DE102019215248A1 (de) Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten
DE102006030264A1 (de) Transistor mit einem Kanal mit biaxialer Verformung, die durch Silizium/Germanium in der Gateelektrode hervorgerufen wird
DE102010028464A1 (de) Reduzierter STI-Verlust für bessere Oberflächenebenheit eingebetteter Verspannungsmaterialien in dicht gepackten Halbleiterbauelementen
DE102009046241A1 (de) Verformungsverstärkung in Transistoren, die eine eingebettete verformungsinduzierende Halbleiterlegierung besitzen, durch Kantenverrundung an der Oberseite der Gateelektrode
DE102016113819B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements
DE102011004672B4 (de) SOI-Halbleiterbauelement mit einer Substratdiode mit reduzierter Metallsilizidleckage
DE102009021480B4 (de) Reduzierte Siliziumdicke in n-Kanaltransistoren in SOI-CMOS Bauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee