DE102019215248A1 - Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten - Google Patents

Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten Download PDF

Info

Publication number
DE102019215248A1
DE102019215248A1 DE102019215248.1A DE102019215248A DE102019215248A1 DE 102019215248 A1 DE102019215248 A1 DE 102019215248A1 DE 102019215248 A DE102019215248 A DE 102019215248A DE 102019215248 A1 DE102019215248 A1 DE 102019215248A1
Authority
DE
Germany
Prior art keywords
insulator
gate structures
source
structures
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019215248.1A
Other languages
English (en)
Other versions
DE102019215248B4 (de
Inventor
Hui Zang
Laertis Economikos
Shesh Mani Pandey
Chanro Park
Ruilong Xie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE102019215248A1 publication Critical patent/DE102019215248A1/de
Application granted granted Critical
Publication of DE102019215248B4 publication Critical patent/DE102019215248B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Prozesse bilden integrierte Schaltkreisvorrichtungen, die parallele Finnen umfassen, wobei die Finnen in einer ersten Richtung strukturiert sind. Parallele Gatestrukturen kreuzen die Finnen in einer zweiten Richtung, die zu der ersten Richtung senkrecht ist, wobei die Gatestrukturen einen unteren Teil neben den Finnen und einen von den Finnen entfernten oberen Teil aufweisen. Auf den Finnen befinden sich zwischen den Gatestrukturen Source/Drain-Strukturen. Auf den Source/Drain-Strukturen sind Source/Drain-Kontakte angeordnet, und mehrere Isolatorschichten sind zwischen den Gatestrukturen und den Source/Drain-Kontakten angeordnet. Zusätzliche obere Seitenwandabstandshalter sind zwischen dem oberen Teil der Gatestrukturen und den mehreren Isolatorschichten angeordnet.

Description

  • HINTERGRUND
  • Gebiet der Erfindung
  • Die vorliegenden Angaben beziehen sich auf integrierte Schaltkreisvorrichtungen, und auf Bearbeitungsvorgänge zur Herstellung solcher Vorrichtungen, genauer auf Bearbeitungsvorgänge, mit denen viele konventionelle Bearbeitungsschritte vermieden werden und eine Fehlausrichtung von Kontakten berücksichtigt wird, indem zwischen Gate- und Source/Drain-Kontakten zusätzliche Isolierschichten bereitgestellt werden.
  • Beschreibung der verwandten Technik
  • In integrierten Schaltkreisvorrichtungen werden Transistoren für viele verschiedene Funktionen verwendet und diese Transistoren können viele verschiedene Formen annehmen, von planaren Transistoren bis hin zu Transistoren, in denen eine „Finnen“-artige Struktur verwendet wird (z. B. Feldeffekttransistoren vom Finnen-Typ (FinFET)). Eine Finne eines Transistors vom Finnentyp ist eine dünne, lange, sechsseitige Form (die einigermaßen rechteckig ist), die sich von einem Substrat aus erstreckt oder eine Grundfläche hat, die Teil eines Substrats ist; mit Seiten, die länger als breit sind, einer Oberseite und eine Unterseite, die einigermaßen ähnliche Längen wie die Seiten aufweisen (aber wesentlich schmalere Breiten haben) und Enden, die ungefähr so hoch vom Substrat aufragen, wie die Breite der Seiten, aber die nur ungefähr so breit wie die Oberseite und/oder Unterseite sind. Abrundungen und ungleichmäßige Formen können in solchen Finnenstrukturen auftreten (insbesondere an den Ecken und der Oberseite), und oft haben solche Strukturen eine abgerundete, sich verjüngende Form; jedoch sind solche Strukturen von planaren Bauelementen leicht unterscheidbar (obwohl beide Arten von Bauelementen sehr nützlich sind).
  • In einem Beispiel werden mit konventionellen Bearbeitungsvorgängen Sourcen/Drains auf Finnen zwischen Gates, die diese kreuzen, gebildet. Oft werden Austrittsarbeitsmetalle als Teile der Gates verwendet, und es kann erforderlich sein, solche Austrittsarbeitsmetalle anzuschrägen. Im Zusammenhang mit Austrittsarbeitsmetallen in FinFETs ist das Anschrägen ein Prozess, bei dem ein schützendes Füllmaterial auf einer Austrittsarbeitsmetallschicht abgeschieden wird, das schützende Füllmaterial zurückgesetzt wird, sämtliches freiliegendes Austrittsarbeitsmetallmaterial, das sich über das schützende Füllmaterial hinaus erstreckt, weggeätzt wird, und später das schützende Füllmaterial entfernt wird. Eine solche mehrschrittige Bearbeitung ist jedoch zeitintensiv, materialintensiv und maschinenintensiv und führt zu zusätzlichen Gelegenheiten, bei denen Defekte gebildet werden können. Außerdem werden in Gates zusätzlich zu Austrittsarbeitsmetallen weitere Metallisierungen (beispielsweise Wolfram) verwendet und solche Materialien werden oft durch eine zusätzliche Bearbeitung zurückgesetzt, was wiederum zeitintensiv, materialintensiv und maschinenintensiv sein kann und Fehler verursachen kann. Zusätzliche Schritte, die beim Durchführen von Bearbeitungsvorgängen zur Herstellung von selbstausgerichteten Kontakten (SAC) hinzugefügt werden, werden verwendet, um Kontakte an Gates und anderen Elementen von FinFETs auszurichten. Eine solche SAC-Bearbeitung kann jedoch wiederum zeitintensiv, materialintensiv und maschinenintensiv sein.
  • ZUSAMMENFASSUNG
  • In beispielhaften Verfahren hierin wird eine Schicht strukturiert, um parallele Finnen zu bilden, die sich von der Schicht aus erstrecken, wobei die Finnen in einer ersten Richtung strukturiert werden. In diesen Verfahren werden auch parallele Opfergates strukturiert, die die Finnen in einer zweiten Richtung kreuzen, die senkrecht zu der ersten Richtung ist, wird ein erster Seitenwandisolator auf Seitenwänden der Opfergates gebildet, werden Source/Drain-Strukturen epitaktisch auf den Finnen zwischen den Opfergates aufgewachsen, wird ein zweiter Seitenwandisolator auf dem ersten Seitenwandisolator gebildet und wird eine untere Isolatorschicht gebildet, die sich zwischen den Opfergates in Kontakt mit dem zweiten Seitenwandisolator befindet. In manchen Implementierungen können der erste Seitenwandisolator und der zweite Seitenwandisolator unterschiedliche Dielektrizitätskonstanten haben.
  • In solchen Verfahren wird die Höhe der Opfergates und des ersten Seitenwandisolators bei einer Bearbeitung, die die untere Isolatorschicht und den zweiten Seitenwandisolator unverändert und mit der ersten Höhe belässt, verringert (von einer ersten Höhe von der Finne aus zu einer verringerten Höhe von der Finne aus). Außerdem werden in diesen Verfahren bei einer Bearbeitung, bei der ein unterer Teil der Gatestrukturen bis zu der ersten Höhe gebildet wird und der erste Seitenwandisolator mit der verringerten Höhe bedeckt wird, die Opfergates durch einen ersten Leiter ersetzt, um den unteren Teil der Gatestrukturen zu bilden. Außerdem werden in diesen Verfahren bei Bearbeitungen, bei denen einige der Source/Drain-Strukturen freigelegt werden (wobei bei dieser Bearbeitung jedoch vermieden wird, die zweiten Seitenwandisolatoren von dem ersten Seitenwandisolator oder dem unteren Teil der Gatestrukturen zu entfernen) Teile der unteren Isolatorschicht und entsprechende horizontale Teile des zweiten Seitenwandisolators entfernt (z. B. durch anisotropes Ätzen) während der untere Teil der Gatestrukturen den ersten Seitenwandisolator bedeckt. In solchen Verfahren werden auf freiliegenden der Source/Drain-Strukturen zwischen dem unteren Teil der Gatestrukturen Source/Drain-Opferkontaktstrukturen (bis zu der ersten Höhe) gebildet. Außerdem wird in diesen Verfahren die Höhe des unteren Teils der Gatestrukturen (bis zu einer dritten Höhe von der Finne aus, die kleiner als die „verringerte“ Höhe ist) verringert, um erste Vertiefungen zu bilden.
  • In diesen Verfahren werden bei Bearbeitungen, die dazu führen, dass sich die oberen Seitenwandabstandshalter in Kontakt mit Seitenwänden der Source/Drain-Opferkontaktstrukturen, dem unteren Teil der Gatestrukturen, dem ersten Seitenwandisolator und dem zweiten Seitenwandisolator befinden, in den ersten Vertiefungen obere Seitenwandabstandshalter gebildet. Die oberen Seitenwandabstandshalter füllen die erste Vertiefung teilweise, und die oberen Seitenwandabstandshalter erstrecken sich nur bis zur Tiefe der ersten Vertiefungen. Die oberen Seitenwandabstandshalter können aus einem anderen Isolatormaterial bestehen als der erste Seitenwandisolator und der zweite Seitenwandisolator. In hierin beschriebenen Verfahren werden die Source/Drain-Opferkontaktstrukturen entfernt, um zweite Vertiefungen zurückzulassen und in den ersten Vertiefungen zwischen den oberen Seitenwandabstandshaltern und in den zweiten Vertiefungen einen zweiten Leiter zu bilden, um gleichzeitig einen oberen Teil der Gatestrukturen und untere Source/Drain-Kontaktstrukturen zu bilden.
  • Verschiedene beispielhafte integrierte Schaltkreisvorrichtungen hierin umfassen (zusätzlich zu anderen Komponenten) parallele Finnen, die sich von einer unteren Schicht aus erstrecken und in einer ersten Richtung strukturiert sind, sowie parallele Gatestrukturen, die die Finnen in einer zweiten Richtung, die zu der ersten Richtung senkrecht ist, kreuzen. Die Gatestrukturen haben einen unteren Teil, der einen ersten Leiter neben den Finnen umfasst und einen oberen Teil, der einen von den Finnen entfernten zweiten Leiter umfasst. Der untere Teil der Gatestrukturen kann von den Finnen aus unregelmäßige Höhen haben. Außerdem ist der untere Teil der Gatestrukturen in der ersten Richtung breiter als der obere Teil der Gatestrukturen. Der erste Leiter und der zweite Leiter können voneinander verschieden sein, und sie können aus vielen verschiedenen Materialien aufgebaut sein, beispielsweise aus Leitern mit unterschiedlichen Austrittsarbeiten; die oberen Teile der Gatestrukturen und die unteren Source/Drain-Kontakte können jedoch aus dem gleichen Material bestehen.
  • Außerdem befindet sich zwischen dem unteren Teil der Gatestrukturen und den Finnen ein Gateisolator und sind auf den Finnen zwischen den Gatestrukturen epitaktische Source/Drain-Strukturen angeordnet. Außerdem befinden sich auf den Source/Drain-Strukturen untere Source/Drain-Kontakte. Solche unteren Source/Drain-Kontakte sind auch zwischen den Gatestrukturen angeordnet.
  • Zwischen den Gatestrukturen und den unteren Source/Drain-Kontakten sind benachbart zu dem oberen Teil und dem unteren Teil der Gatestrukturen mehrere Isolatorschichten angeordnet. Die mehreren Isolatorschichten können aus zwei verschiedenen Isolatorschichten mit unterschiedlichen Dielektrizitätskonstanten aufgebaut sein. Zusätzliche obere Seitenwandabstandshalter sind zwischen dem oberen Teil der Gatestrukturen und den mehreren Isolatorschichten angeordnet. Die oberen Seitenwandabstandshalter befinden sich nur neben dem oberen Teil der Gatestrukturen und nicht neben dem unteren Teil der Gatestrukturen. Die oberen Seitenwandabstandshalter können aus einem anderen Isolatormaterial bestehen als die mehreren Isolatorschichten.
  • Außerdem ist auf den unteren Source/Drain-Kontakten und dem oberen Teil der Gatestrukturen ein Zwischenschichtdielektrikum angeordnet. Gatekontakte erstrecken sich durch das Zwischenschichtdielektrikum und befinden sich in Kontakt mit dem oberen Teil der Gatestrukturen. Außerdem erstrecken sich obere Source/Drain-Kontakte durch das Zwischenschichtdielektrikum und befinden sich in Kontakt mit den unteren Source/Drain-Kontakten.
  • Figurenliste
  • Die Ausführungsformen hierin werden anhand der folgenden ausführlichen Beschreibung mit Bezug auf die Zeichnungen, die nicht notwendigerweise maßstabsgetreu gezeichnet sind, besser verstanden, wobei:
    • 1A ein schematisches Konzeptdiagramm einer Draufsicht (Aufsicht) auf eine integrierte Schaltkreisstruktur gemäß Ausführungsformen hierin ist;
    • 1B ein schematisches Konzeptdiagramm einer Querschnittsansicht einer integrierten Schaltkreisstruktur gemäß Ausführungsformen hierin entlang der Linie X1-X1 in 1A ist;
    • 1C ein schematisches Konzeptdiagramm einer Querschnittsansicht einer integrierten Schaltkreisstruktur gemäß Ausführungsformen hierin entlang der Linie X2-X2 in 1A ist;
    • 1D ein schematisches Konzeptdiagramm einer Querschnittsansicht einer integrierten Schaltkreisstruktur gemäß Ausführungsformen hierin entlang der Linie Y-Y in 1A ist;
    • 2A-2D schematische Konzeptdiagramme von Herstellungsstadien von integrierten Schaltkreisstrukturen sind, die jeweils den in den 1A-1D gezeigten Ansichten entsprechen;
    • 3A-3D schematische Konzeptdiagramme von Herstellungsstadien von integrierten Schaltkreisstrukturen sind, die jeweils den in den 1A-1D gezeigten Ansichten entsprechen;
    • 4A-4D schematische Konzeptdiagramme von Herstellungsstadien von integrierten Schaltkreisstrukturen sind, die jeweils den in den 1A-1D gezeigten Ansichten entsprechen;
    • 5A-5D schematische Konzeptdiagramme von Herstellungsstadien von integrierten Schaltkreisstrukturen sind, die jeweils den in den 1A-1D gezeigten Ansichten entsprechen;
    • 6A-6D schematische Konzeptdiagramme von Herstellungsstadien von integrierten Schaltkreisstrukturen sind, die jeweils den in den 1A-1D gezeigten Ansichten entsprechen;
    • 7A-7D schematische Konzeptdiagramme von Herstellungsstadien von integrierten Schaltkreisstrukturen sind, die jeweils den in den 1A-1D gezeigten Ansichten entsprechen;
    • 8A-8D schematische Konzeptdiagramme von Herstellungsstadien von integrierten Schaltkreisstrukturen sind, die jeweils den in den 1A-1D gezeigten Ansichten entsprechen;
    • 9A-9D schematische Konzeptdiagramme von Herstellungsstadien von integrierten Schaltkreisstrukturen sind, die jeweils den in den 1A-1D gezeigten Ansichten entsprechen;
    • 10A-10D schematische Konzeptdiagramme von Herstellungsstadien von integrierten Schaltkreisstrukturen sind, die jeweils den in den 1A-1D gezeigten Ansichten entsprechen;
    • 11A-11 D schematische Konzeptdiagramme von Herstellungsstadien von integrierten Schaltkreisstrukturen sind, die jeweils den in den 1A-1D gezeigten Ansichten entsprechen;
    • 12A-12D schematische Konzeptdiagramme von Herstellungsstadien von integrierten Schaltkreisstrukturen sind, die jeweils den in den 1A-1 D gezeigten Ansichten entsprechen;
    • 13 ein schematisches Konzeptdiagramm eines Herstellungsstadiums von integrierten Schaltkreisstrukturen ist, das den in 12B gezeigten Ansichten entspricht; und
    • 14 ein Flussdiagramm ist, das Ausführungsformen hierin darstellt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Wie oben erwähnt, ist das Anschrägen ein mehrschrittiger Prozess, der zeitintensiv, materialintensiv und maschinenintensiv sein kann, und zusätzliche Gelegenheiten für die Bildung von Defekten einführen kann. Außerdem werden in Gates außer Austrittsarbeitsmetallen andere Metallisierungen (wie beispielsweise Wolfram) verwendet, und solche Materialien werden oft in zusätzlichen Bearbeitungen zurückgesetzt, die wiederum zeitintensiv, materialintensiv und maschinenintensiv sein können, und die Defekte einführen können.
  • Zusätzliche Schritte, die aufgenommen werden, wenn Bearbeitungsvorgänge für selbstausgerichtete Kontakte (SAC) durchgeführt werden, werden verwendet, um Kontakte mit Gates und anderen FinFET-Elementen auszurichten. Beispielsweise ist es üblich, Deckschichten auf Gateleitern zu bilden und an solchen Deckschichten ein chemisch-mechanisches Polieren (CMP) durchzuführen. Eine solche SAC-Bearbeitung kann jedoch wiederum zeitintensiv, materialintensiv und maschinenintensiv sein.
  • In den hierin beschriebenen Bearbeitungen werden strategisch platzierte und dimensionierte Seitenwandisolatoren und Abstandshalter verwendet, um ein Anschrägen von Austrittsarbeitsmetallen und ein Zurücksetzen von Gatemetallen zu vermeiden. Außerdem wird durch solche Seitenwandisolatoren und Abstandshalter eine Fehlausrichtung von Kontakten berücksichtigt, indem zwischen den Gatekontakten und den Source/Drain-Kontakten ein zusätzlicher Raum bereitgestellt wird, wodurch sich die Menge der SAC-Bearbeitung verringert.
  • Es gibt verschiedene Arten von Transistoren, die hinsichtlich der Weise, in der sie in einem Schaltkreis verwendet werden, kleine Unterschiede aufweisen. Beispielsweise hat ein Bipolartransistor Anschlüsse, die als Basis, Kollektor und Emitter bezeichnet werden. Ein kleiner Strom am Basisanschluss (d. h., ein Strom, der zwischen der Basis und dem Emitter fließt) kann einen wesentlich größeren Strom zwischen dem Kollektoranschluss und dem Emitteranschluss steuern oder schalten. Ein anderes Beispiel ist ein Feldeffekttransistor, der Anschlüsse hat, die als Gate, Source und Drain bezeichnet werden. Durch eine Spannung am Gate kann ein Strom zwischen Source und Drain gesteuert werden. In solchen Transistoren ist zwischen dem leitfähigen Sourcegebiet und dem ähnlich leitfähigen Draingebiet (oder leitfähigen Source/Emitter-Gebieten) ein Halbleiter (Kanalgebiet) angeordnet, und wenn sich der Halbleiter in einem leitfähigen Zustand befindet, ermöglicht der Halbleiter, dass ein elektrischer Strom zwischen Source und Drain, oder Kollektor und Emitter fließt. Das Gate ist ein leitfähiges Element, das elektrisch von dem Halbleiter durch ein „Gateoxid“ (das ein Isolator ist) getrennt ist; und ein Strom/eine Spannung im Gate macht das Kanalgebiet leitfähig, wodurch ermöglicht wird, dass ein elektrischer Strom zwischen Source und Drain fließt. Entsprechend macht ein Strom, der zwischen der Basis und dem Emitter fließt, den Halbleiter leitfähig, wodurch ermöglicht wird, dass ein Strom zwischen Kollektor und Emitter fließt.
  • In einem Transistor vom positiven Typ („P-Typ Transistor“) werden Verunreinigungen, wie beispielsweise Bor, Aluminium oder Gallium usw., in einem intrinsischen Halbleitersubstrat als Halbleitergebiet verwendet (um einen Mangel an Valenzelektronen zu erzeugen). Entsprechend ist ein „N-Typ Transistor“ ein Transistor vom negativen Typ, in dem Verunreinigungen, wie beispielsweise Antimon, Arsen oder Phosphor usw., in einem intrinsischen Halbleitersubstrat als Halbleitergebiet verwendet werden (um überschüssige Valenzelektronen zu erzeugen).
  • Im Allgemeinen können Transistorstrukturen in einem Beispiel gebildet werden, indem Verunreinigungen abgeschieden oder in ein Substrat implantiert werden, um mindestens ein Halbleiterkanalgebiet zu bilden, das von flachen Grabenisolationsgebieten unterhalb der oberen Fläche (Oberfläche) des Substrats begrenzt wird. Ein „Substrat“ kann hierin ein beliebiges Material sein, das für einen vorgegebenen Zweck geeignet ist (ob bereits bekannt oder in der Zukunft entwickelt) und kann beispielsweise ein Wafer auf Siliziumbasis (ein Bulkmaterial), ein keramisches Material, ein organisches Material, ein Oxidmaterial, ein Nitridmaterial usw. sein, ob dotiert oder undotiert. Isolationsstrukturen werden im Allgemeinen gebildet, indem stark isolierende Materialien verwendet werden (das ermöglicht, dass verschiedene aktive Gebiete auf dem Substrat elektrisch voneinander isoliert sind). Außerdem kann eine Hartmaske aus einem beliebigen geeigneten Material, ob bereits bekannt oder in der Zukunft entwickelt, gebildet werden, beispielsweise aus einem Nitrid, einem Metall oder einem organischen Hartmaskenmaterial, das eine größere Härte als das Substrat und die Isolatormaterialien, die im Rest der Struktur verwendet werden, hat.
  • Für die Zwecke hierin ist ein „Halbleiter“ ein Material oder eine Struktur, das bzw. die eine darin implantierte oder an Ort und Stelle (beispielsweise durch epitaktisches Aufwachsen) bereitgestellte Verunreinigung umfasst, die es ermöglicht, dass das Material manchmal ein Leiter und manchmal ein Isolator ist, abhängig von der Elektronen- oder Löcherladungsträgerkonzentration. „Implantationsprozesse“ wie die hier verwendeten können eine beliebige geeignete Form haben (ob bereits bekannt oder in Zukunft entwickelt) und können beispielsweise eine Ionenimplantation usw. sein. Das epitaktische Aufwachsen findet in einer erhitzten (und manchmal unter Druck gesetzten) Umgebung statt, die reich an einem Gas des aufzuwachsenden Materials ist.
  • Für die Zwecke hierin ist ein „Isolator“ ein relativer Begriff, der ein Material oder eine Struktur bezeichnet, das bzw. die es ermöglicht, dass wesentlich weniger (< 95 %) elektrischer Strom fließt als bei einem „Leiter“. Die hierin erwähnten Dielektrika (Isolatoren) können beispielsweise entweder in einer trockenen Sauerstoffumgebung oder in Dampf aufgewachsen und dann strukturiert werden. Alternativ können die Dielektrika hierin aus einem beliebigen der vielen Kandidaten von Materialien mit niedriger Dielektrizitätskonstante gebildet werden (low-K Materialien, wobei K der Dielektrizitätskonstante von Siliziumdioxid entspricht), wie beispielsweise mit Fluor oder Kohlenstoff dotiertem Siliziumdioxid, porösem Siliziumdioxid, porösem mit Kohlenstoff dotiertem Siliziumdioxid, Spin-on-Silizium oder organischen Polymerdielektrika usw. oder aus Materialien mit hoher Dielektrizitätskonstante (high-K Materialien), die Siliziumnitrid, Siliziumoxinitrid, einen Gatedielektrikumsstapel aus SiO2 und Si3N4, Hafniumoxid (HfO2), Hafniumzirkoniumoxid (HfZrO2), Zirkoniumdioxid (ZrO2), Hafniumsiliziumoxinitrid (HfSiON), Hafniumaluminiumoxidverbindungen (HfAlOx), andere Metalloxide wie Tantaloxid usw. umfassen. Die Dicke der Dielektrika hierin kann abhängig von der erforderlichen Leistung der Bauelemente variieren.
  • Die hierin erwähnten Leiter können aus einem beliebigen leitfähigen Material wie beispielsweise polykristallinem Silizium (Polysilizium), amorphem Silizium, einer Kombination aus amorphem Silizium und Polysilizium oder Polysilizium-Germanium gebildet sein, das durch die Anwesenheit eines geeigneten Dotierstoffs usw. leitfähig gemacht wird. Alternativ können die Leiter hierin ein oder mehrere Metalle sein wie beispielsweise Wolfram, Hafnium, Tantal, Molybdän, Titan oder Nickel, oder Metallsilizid, oder beliebige Legierungen solcher Metalle, und sie können abgeschieden werden, indem die physikalische Dampfabscheidung, die chemische Dampfabscheidung oder eine beliebige andere in der Technik bekannte Methode verwendet wird. Außerdem können manche Leiter hierin teilweise oder vollständig aus einem Material mit einer bestimmten Austrittsarbeit gebildet werden. Die Austrittsarbeit der Leiter kann so gewählt werden, dass eine bestimmte Menge an Energie aufgewendet werden muss, um ein Elektron aus dem Festkörper zu entfernen, wodurch die Transistorleistung verbessert wird.
  • In den 1A-13 wird ein Beispiel verwendet, das Feldeffekttransistoren (FETs) und insbesondere FETs vom Finnentyp (FinFETs) zeigt. Während in den Zeichnungen nur eine Art oder eine begrenzte Anzahl von Arten von Transistoren gezeigt wird, würden die Fachleute verstehen, dass gleichzeitig mit der hierin gezeigten Ausführungsform viele verschiedene Arten von Transistoren gebildet werden könnten, und dass beabsichtigt ist, dass die Zeichnungen die gleichzeitige Herstellung vieler verschiedener Arten von Transistoren zeigen. Die Zeichnungen wurden jedoch der Klarheit halber vereinfacht, so dass sie nur eine begrenzte Anzahl von Transistoren zeigen, und um dem Leser zu ermöglichen, die verschiedenen dargestellten Merkmale leichter zu erkennen. Damit ist nicht beabsichtigt, diese Angaben zu beschränken, da, wie die Fachleute verstehen würden, diese Angaben auf Strukturen anwendbar sind, die von jeder der in den Zeichnungen dargestellten Arten von Transistoren viele enthalten.
  • 1A-1D stellen ein Beispiel einer teilweise gebildeten FinFET-Strukturdar. Genauer ist 1A ein schematisches Konzeptdiagramm einer Draufsicht (Aufsicht) einer integrierten Schaltkreisstruktur gemäß Ausführungsformen hierin, 1B ein schematisches Konzeptdiagramm einer Querschnittsansicht derselben entlang der Linie X1-X1 in 1A, 1C ein schematisches Konzeptdiagramm einer Querschnittsansicht entlang der Linie X2-X2 in 1A und 1D ein schematisches Konzeptdiagramm einer Querschnittsansicht entlang der Linie Y-Y in 1A.
  • Um die in den 1A-1D gezeigten Strukturen zu bilden, können unterschiedliche Bearbeitungsvorgänge verwendet werden. In einigen beispielhaften Verfahren wird eine untere Schicht 100 (aus an Ort und Stelle gebildetem oder später dotiertem Halbleitermaterial) zu Finnen 110 strukturiert, wie in 1D gezeigt. Wie in 1C gezeigt, wird dabei eine „erste“ Schicht oder Substratstruktur (z. B. Finnen 110) gebildet. Beachte, dass die erste Schicht, während sie eine Finnenstruktur sein kann, keine solche sein muss, und dass die erste Schicht in manchen Implementierungen einfach eine ebene Schicht sein kann. Deshalb werden die Finnen 110 hierin manchmal einfach allgemein als eine Schicht oder ein Substrat bezeichnet. Wie in den 1D zu sehen ist, kann ein Isolator oder Isolationsmaterial 104 (z. B. eine Flachgrabenisolation, STI) gebildet und in ihrer Höhe verringert werden, um die Finnen 110 offenzulegen.
  • Wenn hierin irgendein Material strukturiert wird, kann das zu strukturierende Material in einer beliebigen bekannten Art und Weise aufgewachsen oder abgeschieden werden und eine Strukturierungsschicht (wie beispielsweise ein organischer Fotoresist) kann über dem Material gebildet werden. Die Strukturierungsschicht (der Resist) kann einem gewissen Muster aus Lichtstrahlung (z. B. einer strukturierten Belichtung, Laserbelichtung usw.) ausgesetzt werden, das in einem Belichtungslichtmuster bereitgestellt wird, und dann wird der Resist unter Verwendung eines chemischen Mittels entwickelt. Bei diesem Prozess werden die physikalischen Eigenschaften des Teils des Resists, der dem Licht ausgesetzt war, verändert. Dann kann ein Teil des Resists abgespült werden, wobei der andere Teil des Resists übrigbleibt, um das zu strukturierende Material zu schützen. (Welcher Teil des Resists abgespült wird, hängt davon ab, ob der Resist ein negativer Resist (die beleuchteten Teile bleiben übrig) oder ein positiver Resist (die beleuchteten Teile werden wegspült) ist). Dann wird ein Prozess zum Entfernen von Material durchgeführt (z. B. Nassätzen, anisotropes Ätzen (von der Orientierung abhängiges Ätzen), Plasmaätzen (reaktives lonenätzen (RIE) usw.)), um die ungeschützten Teile des zu strukturierenden Materials unterhalb des Resists zu entfernen. Der Resist wird anschließend entfernt, um das darunterliegende Material, das gemäß dem Lichtbelichtungsmuster (oder einem Negativbild davon) strukturiert ist, zurückzulassen.
  • Die 2A-2D zeigen die gleiche Ansicht wie die oben erwähnten 1A-1D Wie in den 2A-2D gezeigt, werden bei einer solchen Bearbeitung unter Verwendung der Maske 109 Opfergates 106 gebildet (die allgemein als „Dummygates“ bezeichnet werden), die sich über die Kanalgebiete 102 der Finnenschicht 110 (siehe z. B. 2C) erstrecken. Die Opfergates 106 können in einem Beispiel aus Polysilizium bestehen. Außerdem werden auf den Opfergates 106 erste Seitenwandisolatoren 108 oder erste Seitenwandabstandshalter (die beispielsweise aus einem Material mit niedriger Dielektrizitätskonstante bestehen können) gebildet. In solchen Verfahren werden Source/Drain-Strukturen 118 (beispielsweise unter Verwendung von Prozessen des epitaktischen Aufwachsens oder der Implantation) in und/oder auf der Finnenschicht 110 auf gegenüberliegenden Seiten der Opfergates 106 gebildet. Die Source/Drain-Strukturen 118 werden bei dem epitaktischen Aufwachsprozess durch die ersten Seitenwandisolatoren 108 selbstausgerichtet.
  • Für die Zwecke hierin sind „Seitenwandabstandshalter“ Strukturen, die im Allgemeinen gebildet werden, indem eine konforme Isolierschicht (beispielsweise aus einem der oben erwähnten Isolatoren) abgeschieden oder aufgewachsen wird und dann ein gerichteter (anisotroper) Ätzprozess durchgeführt wird, der Material von horizontalen Oberflächen mit einer größeren Rate ätzt, als er Material von vertikalen Oberflächen entfernt, wodurch isolierendes Material entlang der vertikalen Seitenwände von Strukturen zurückbleibt. Dieses Material, das auf den vertikalen Seitenwänden zurückbleibt, wird als Seitenwandabstandshalter bezeichnet.
  • Die 3A-3D zeigen die gleichen relativen Ansichten wie die oben erwähnten 1A-1D. Wie in den 3A-3D gezeigt, wird bei einer solchen Bearbeitung auf dem ersten Seitenwandisolator 108 ein zweiter Seitenwandisolator 124 gebildet (beispielsweise zweite Seitenwandabstandshalter). Ein solcher zweiter Seitenwandisolator 124 kann eine konforme Isolatorschicht (die z. B. in einem Beispiel eine Kontaktätzstoppschicht (CESL) wie beispielsweise Nitrid usw. sein kann) sein, und deshalb bildet der zweite Seitenwandisolator 124 anfänglich auch eine dünne Schicht auf den Source/Drain-Gebieten und auf dem Isolationsmaterial 104 (die in der unten beschriebenen späteren Bearbeitung entfernt wird). Beachte, dass der erste Seitenwandisolator 108 und der zweite Seitenwandisolator 124 aus unterschiedlichen Materialien bestehen können, die unterschiedliche Dielektrizitätskonstanten haben können.
  • Nachdem der zweite Seitenwandisolator 124 gebildet wurde, wird in diesen Prozessen eine untere Isolatorschicht 112 gebildet (z. B. ein Oxid, wie beispielsweise Siliziumdioxid). Die untere Isolatorschicht 112 kann sich deshalb in Kontakt mit dem zweiten Seitenwandisolator 124 befinden, und sie kann zwischen den Opfergates 106 angeordnet sein. Alle Elemente können, beispielsweise unter Verwendung von CMP, auf die gleiche Höhe eingeebnet werden, wie in den 3A-3D gezeigt.
  • Die 4A-4D zeigen die gleichen Ansichten wie die wie die oben erwähnten 1A-1D. In den 4A-4D wird in diesen Verfahren durch eine Bearbeitung, die die untere Isolierschicht 112 und den zweiten Seitenwandisolator 124 auf einer ersten Höhe (H1) von der Oberseite der Schicht 110 aus belässt, die Höhe der Opfergates 106 und des ersten Seitenwandisolators 108 von der ersten Höhe (H1) auf eine verringerte Höhe (H2) von der Oberseite der Schicht 110 aus verringert. In einem Beispiel kann zuerst ein selektiver reaktiver lonenätzprozess (RIE) durchgeführt werden, der nur die Opfergates 106 angreift (der z. B. nur Polysilizium angreift), worauf eine RIE-Bearbeitung folgt, die nur den ersten Seitenwandisolator 108 entfernt (die z. B. nur Siliziumdioxid angreift).
  • In selektiven Materialentfernungsprozessen werden zuerst Elemente aus Materialien, die relativ zueinander selektiv entfernt werden können, gebildet und dann werden später Techniken des Entfernens angewendet, bei denen ein Material entfernt wird, während die ein oder mehreren anderen Materialien im Wesentlichen unbeeinflusst bleiben. Während hierin manche Materialauswahlen und Techniken des selektiven Entfernens erwähnt werden, würden die Fachleute verstehen, dass andere Materialien verwendet werden könnten, solange solche Materialien selektiv voneinander entfernbar sind. Beachte dass, während bei einigen Prozessen des selektiven Entfernens von Material benachbarte Materialien teilweise entfernt werden können (oder eine Abrundung von diesen erzeugt werden kann), es sein kann, dass dies in den Zeichnungen nicht vollständig gezeigt wird, um die Zeichnungen zu vereinfachen und dadurch die Konzepte hierin klarer zu veranschaulichen.
  • Die 5A-5D zeigen die gleichen Ansichten wie die oben erwähnten 1A-1D. Wie in den 5A-5D gezeigt, werden in den Verfahren hierin die Opfergates 106 entfernt (aber die ersten und zweiten Seitenwandisolatoren 108, 124 und der Isolator 112 an Ort und Stelle belassen). Es können wiederum Prozesse des selektiven Entfernens von Material, die nur das Material der Opfergates 106 angreifen (beispielsweise nur Polysilizium angreifen) verwendet werden, um die Opfergates 106 zu entfernen. Ein Gateisolator 116 (z. B. ein Gateoxid) kann auf dem Kanalgebiet 102 der Finnenschicht 110 abgeschieden oder aufgewachsen werden (sodass es dieses direkt kontaktiert).
  • Es werden ein oder mehrere Leiter (z. B. Schichten aus Leitern mit unterschiedlicher Austrittsarbeit, von denen alle gemeinsam in den Zeichnungen durch das Element 120 dargestellt werden) abgeschieden, um den Raum zwischen den ersten und zweiten Seitenwandisolatoren 108, 124 zu füllen, in dem sich zuvor die Opfergates 106 befunden haben. Außerdem kann das Element 120 unterschiedliche Austrittsarbeitsmetalle repräsentieren, beispielsweise Austrittsarbeitsmetalle vom p-Typ und n-Typ, die in Transistoren vom p-Typ und vom n-Typ verwendet werden. Deshalb werden bei dieser Bearbeitung die Opfergates 106 wie in den 5A-5D gezeigt durch einen ersten Leiter ersetzt, um das zu bilden, was hierin als der untere Teil der Gatestrukturen bezeichnet wird, und um die Seiten und die Oberseite des ersten Seitenwandisolators mit reduzierter Höhe (H2) vollständig zu bedeckten, und zwar bei einer Bearbeitung, bei der am Anfang der untere Teil 120 der Gatestrukturen (z. B. ein Highk/Metallgate (HKMG)) bis zur ersten Höhe (H1) gebildet wird,. Nach einer solchen Bearbeitung kann überschüssiges HKMG-Material entfernt werden.
  • 5C stellt außerdem dar, dass bei dieser Bearbeitung ein Feldeffekttransistor vom Finnentyp (FinFET) 103 gebildet wird, der ein Kanalgebiet 102, Source/Drain-Gebiete 118 auf den Seiten des Kanalgebiets 102, ein Gateoxid (Isolator) 116 und ein Gate (Leiter) 120 umfasst. Wie oben erläutert wurde, wird durch eine Spannung im unteren Teil 120 der Gatestrukturen die Leitfähigkeit des Kanals 102 verändert, wodurch ermöglicht oder verhindert wird, dass ein Strom zwischen den Source/Drains 118 fließt. Mit einer solchen Bearbeitung werden hierin auf jeder Finne 110 mehrere FinFETs 103 gebildet.
  • Die 6A-6D zeigen die gleichen Ansichten wie die oben erwähnten 1A-1D. Wie in den 6A-6D gezeigt, wird bei den Verfahren hierin eine Maske 138 strukturiert und eine selektive Materialentfernung (z. B. ein Ätzen) durchgeführt, um Teile der unteren Isolatorschicht 112, die sich zwischen den unteren Teilen 120 der Gatestrukturen befinden, zu entfernen. Diese Bearbeitung kann auch gerichtet sein und Teile des zweiten Seitenwandisolators 124, die sich auf horizontalen Flächen befinden, entfernen (während der größte Teil des zweiten Seitenwandisolators 124 auf dem ersten Seitenwandisolator 108 zurückbleibt), jedoch ist diese Bearbeitung selektiv, damit die Source/Drain-Strukturen 118 nicht entfernt werden. Beachte, dass, wie in den 6A-6D gezeigt, die Dicke des oberen Teils oder die Höhe des zweiten Seitenwandisolators 124 leicht verringert werden kann, wenn die Teile der unteren Isolatorschicht 112 weggeätzt werden. Außerdem wird dieser selektive Materialentfernungsprozess durchgeführt, während der untere Teil 120 der Gatestrukturen (mit der Höhe H1) die Seiten und Oberseiten des ersten Seitenwandisolators 108 (mit der Höhe H2) vollständig bedeckt, wodurch verhindert wird, dass der erste Seitenwandisolator 108 entfernt wird, selbst wenn ein Teil des zweiten Seitenwandisolators 124 entfernt wird. Deshalb werden bei der in den 6A-6D gezeigten Bearbeitung einige der Source/Drain-Strukturen 118 freigelegt (soweit das durch die Maske 138 erlaubt wird), aber im Wesentlichen vermieden, dass der erste oder zweite Seitenwandisolator 108, 124 oder die Source/Drain-Strukturen 118 entfernt werden.
  • Die 7A-7D zeigen die gleichen Ansichten wie die oben erwähnten 1A-1D. Wie in den 7A-7D gezeigt, wird in den Verfahren hierin der Raum, der zuvor von der unteren Isolatorschicht eingenommen wurde, mit einem Opfermaterial 132 (beispielsweise einer optischen Polymerisationsschicht (OPL)), das später selektiv entfernt werden kann, gefüllt. Somit wird bei den Verfahren hierin, wie in den 7A-7D gezeigt, das, was hierin als Source/Drain-Opferkontaktstrukturen 132 bezeichnet wird, bis zu der ersten Höhe (H1) auf freiliegenden der Source/Drain-Strukturen 118 zwischen dem unteren Teil 120 der Gatestrukturen (möglicherweise nach einer CMP oder ähnlichen Bearbeitung) gebildet.
  • Die 8A-8D zeigen die gleichen Ansichten wie die oben erwähnten 1A-1D. Wie in den 8A-8D gezeigt, wird in den Verfahren hierin die Höhe des unteren Teils 120 der Gatestrukturen auf eine dritte Höhe (H3) von der Finne 110 aus verringert, die kleiner als die reduzierte Höhe (H2) ist, um erste Vertiefungen 144 zu bilden. Dieser Vertiefungsprozess wird unter Verwendung von Reaktionsmitteln durchgeführt, die nur das Material des unteren Teils 120 der Gatestrukturen (den ersten Leiter) und die zweiten Seitenwandisolatoren 124 angreifen, ohne das Material der ersten Seitenwandisolatoren 108 anzugreifen, und ohne das Material der Source/Drain-Opferkontaktstrukturen 132 anzugreifen.
  • Die 9A-9D zeigen die gleichen Ansichten wie die oben erwähnten 1A-1D. Wie in den 9A-9D gezeigt, werden in den Verfahren hierin zusätzlich obere Seitenwandabstandshalter 134 (z. B. aus einem Nitrid, wie beispielsweise Siliziumnitrid) in den ersten Vertiefungen 144 gebildet. Das Bilden der Seitenwandabstandshalter wird oben diskutiert, und mit einer solchen Bearbeitung befinden sich die oberen Seitenwandabstandshalter 134 in Kontakt mit Seitenwänden der Source/Drain-Opferkontaktstrukturen 132, des unteren Teils 120 der Gatestrukturen, des ersten Seitenwandisolators 108 und des zweiten Seitenwandisolators 124. Wie in den 9A-9D gezeigt, werden die oberen Seitenwandabstandshalter 134 in dem Prozess zum Bilden der Seitenwandabstandshalter zurückgeätzt, sodass sie die erste Vertiefung 144 nur teilweise füllen und sich die oberen Seitenwandabstandshalter 134 zwischen der dritten Höhe (H3) und der zweiten Höhe (H2) erstrecken, sodass die ersten Vertiefungen gefüllt werden. Die oberen Seitenwandabstandshalter 134 können aus einem anderen Isolatormaterial bestehen als die ersten und zweiten Seitenwandisolatoren 108, 124.
  • Die 10A-10D zeigen die gleichen Ansichten wie die oben erwähnten 1A-1D. Wie in den 10A-10D gezeigt, werden in den Verfahren hierin die Source/Drain-Opferkontaktstrukturen 132 entfernt, sodass zwei Vertiefungen 146 zurückbleiben. In einer solchen selektiven Materialentfernungsbearbeitung können wiederum Reaktionsmittel verwendet werden, die nur das Material der Source/Drain-Opferkontaktstrukturen 132 angreifen (wie z.B. OPL-Veraschung).
  • Die 11A-11D zeigen die gleichen Ansichten wie die oben erwähnten 1A-1D. Wie in den 11A-11D gezeigt, werden in den Verfahren hierin eine oder mehrere Schichten aus einem konformen Leiter abgeschieden, um in den ersten Vertiefungen 144 und gleichzeitig zwischen den oberen Seitenwandabstandshaltern 134 in den zweiten Vertiefungen 146 einen zweiten Leiter zu bilden. Überschüssiger Leiter kann entfernt werden (z. B. durch CMP usw.). Der zweite Leiter kann auch aus mehreren Leiterschichten mit unterschiedlichen Austrittsarbeiten gebildet werden, oder der zweite Leiter kann ein einzelnes leitfähiges Material (z. B. Wolfram) sein. Bei dieser Bearbeitung werden gleichzeitig ein oberer Teil 142 der Gatestrukturen und untere Source/Drain-Kontakte 140 gebildet. Beachte, dass bei dieser Bearbeitung der untere Teil 120 der Gatestrukturen vor dem Bilden des oberen Teils 142 der Gatestrukturen nicht angeschrägt werden muss, wodurch konventionelle Schritte des Anschrägens vermieden werden, die derzeitige Herstellungsprozesse verlangsamen.
  • In den 12A-12D wird ein Zwischenschichtdielektrikum (ILD) 150 abgeschieden oder aufgewachsen und Kontaktöffnungen durch das ILD 150 werden strukturiert. Solche Kontaktöffnungen werden anschließend mit Leitern gefüllt, um Kontaktöffnungskontakte zu erzeugen, die Source/Drain-Kontaktöffnungskontakte 152 (11A und 11B) und Gate-Kontaktöffnungskontakte 154 (11A und 11C) umfassen. Beachte, dass bei dieser Bearbeitung ein konventionelles Zurücksetzen eines Metalls, eine Abscheidung einer Gatekappe und eine CMP-Bearbeitung der Gatekappe vermieden werden, und dass, da diese Schritte nicht durchgeführt werden, die Bearbeitung effizienter und weniger fehleranfällig als konventionelle Prozesse ist.
  • 13 ist eine ähnliche Ansicht wie die in 12C gezeigte entlang des Querschnitts X2-X2 in 12A. 13 stellt dar, dass die vorangehende Bearbeitung es immer noch ermöglicht, geeignet dimensionierte Gates zu bilden, selbst wenn die Höhe des unteren Teils 120 des Gates (von der Finne 110 aus) ungleichmäßig ist, wobei ein relativ längerer oberer Teil 142, wie in der Fläche 162 der 13 gezeigt, sämtliche Höhenschwankungen ausgleicht. In anderen Worten, selbst wenn die ersten Vertiefungen 144 ungleichmäßige Tiefen/Größen haben, da die Höhen des unteren Teils 120 der Gatestrukturen ungleichmäßig sind, werden beim konformen Bilden des oberen Teils 142 der Gatestrukturen sämtliche derartigen Ungleichmäßigkeiten ausgeglichen. Außerdem zeigt die Fläche 160 in 13, dass auch mit einer gewissen Fehlausrichtung zwischen dem unteren Source/Drain-Kontakt 140 und dem oberen Source/Drain-Kontakt 152 kein Kurzschluss (eine unerwünschte elektrische Verbindung) zwischen dem oberen Source/Drain-Kontakt 152 und der Gatestruktur 120, 142 gebildet wird, da durch den oberen Seitenwandabstandshalter 134 und die ersten und zweiten Seitenwandisolatoren 108, 124 zusätzlicher Raum und zusätzliche Isolation bereitgestellt werden.
  • Deshalb zeigen die 12A-13, dass bei einer solchen Bearbeitung beispielhafte Strukturen erzeugt werden, die (zusätzlich zu anderen Komponenten) parallele Finnen 110, die sich von einer unteren Schicht 110 erstrecken und in einer ersten Richtung strukturiert sind, sowie parallele Gatestrukturen 120, 142, die die Finnen 110 in einer zweiten Richtung senkrecht zur ersten Richtung kreuzen, umfassen. Hier sind sowohl die erste als auch die zweite Richtung parallel zur Oberfläche der Finne 110 (siehe z. B. 1A). Die Gatestrukturen haben benachbart zu den Finnen 110 einen unteren Teil 120, der einen ersten Leiter umfasst, und einen oberen Teil 142 (der sich in Kontakt mit dem unteren Teil 120 befindet), der von den Finnen 110 entfernt ist und einen zweiten Leiter umfasst.
  • Der untere Teil 120 der Gatestrukturen kann, wie in 13 gezeigt, ungleichmäßige Höhen von der Finne aus haben. Außerdem ist der untere Teil 120 der Gatestrukturen in der ersten Richtung breiter als der obere Teil 142 der Gatestrukturen, da die oberen Seitenwandabstandshalter 134 die erste Vertiefung 144 verengen (siehe z. B. 10C), wodurch der obere Teil 142 der Gatestrukturen relativ schmäler wird. Der untere Teil 120 der Gatestrukturen (der erste Leiter) und der obere Teil 142 der Gatestrukturen (der zweite Leiter) können voneinander verschieden sein, und jeder kann aus vielen verschiedenen Materialschichten aufgebaut sein, beispielsweise aus mehreren Leiterschichten mit unterschiedlichen Austrittsarbeiten. In manchen Implementierungen umfasst der untere Teil 120 der Gatestrukturen Austrittsarbeitsmaterialien (WFM), während der obere Teil 142 der Gatestrukturen aus einem einzigen Leiter besteht (z. B. Wolfram usw.).
  • Außerdem befindet sich ein Gateisolator 116 zwischen (in Kontakt mit) dem unteren Teil 120 der Gatestrukturen und den Finnen 110, und zwischen den Gatestrukturen 120, 142 sind epitaktische Source/Drain-Strukturen 118 auf (in Kontakt mit) den Finnen 110 angeordnet. Außerdem befinden sich untere Source/Drain-Kontakte 140 auf (in Kontakt mit) den Source/ Drain-Strukturen 118. Solche unteren Source/Drain-Kontakte 140 sind auch zwischen den Gatestrukturen 120, 142 angeordnet.
  • Zwischen den Gatestrukturen 120, 124 und den unteren Source/Drain-Kontakten 140 sind benachbart zu dem oberen Teil 142 und dem unteren Teil 120 der Gatestrukturen mehrere Seitenwandisolatorschichten 108, 124 angeordnet. Die mehreren Isolatorschichten 108, 124 befinden sich miteinander in Kontakt und können aus unterschiedlichen Isolatorschichten mit verschiedenen Dielektrizitätskonstanten bestehen. Zusätzliche obere Seitenwandabstandshalter 134 sind so angeordnet, dass sie sich zwischen dem oberen Teil 142 der Gatestrukturen und den mehreren Isolatorschichten 108, 124 befinden und sich mit diesen in Kontakt befinden. Die oberen Seitenwandabstandshalter 134 befinden sich nur neben dem oberen Teil 142 der Gatestrukturen und nicht neben dem unteren Teil 120 der Gatestrukturen. Die oberen Seitenwandabstandshalter 134 können aus einem anderen Isolatormaterial bestehen als die mehreren Isolatorschichten 108, 124.
  • Außerdem befindet sich auf (in Kontakt mit) den unteren Source/Drain-Kontakten 140 und dem oberen Teil 142 der Gatestrukturen 120, 142 ein Zwischenschichtdielektrikum. Gatekontakte 154 erstrecken sich durch das Zwischenschichtdielektrikum und befinden sich in Kontakt mit dem oberen Teil 142 der Gatestrukturen. Außerdem erstrecken sich obere Source/Drain-Kontakte 152 durch das Zwischenschichtdielektrikum und befinden sich in Kontakt mit den unteren Source/Drain-Kontakten 140. Der obere Teil 142 der Gatestrukturen und die unteren Source/Drain-Kontakte 140 können aus dem gleichen Material bestehen.
  • Wie in 14 in Flussdiagrammform gezeigt, wird in beispielhaften Verfahren hierin eine Schicht strukturiert, um parallele Finnen, die sich von der Schicht aus erstrecken, zu bilden, wobei die Finnen unter Punkt 202 in einer ersten Richtung/Orientierung strukturiert werden. Außerdem werden unter Punkt 204 in solchen Verfahren parallele Opfergates strukturiert, die die Finnen in einer zweiten Richtung senkrecht zu der ersten Richtung schneiden. Unter Punkt 206 wird in diesen Verfahren auf Seitenwänden der Opfergates ein erster Seitenwandisolator gebildet. In den Verfahren hierin werden unter Punkt 208 epitaktisch Source/Drain-Strukturen auf den Finnen zwischen den Opfergates aufgewachsen. Unter Punkt 210 wird in diesen Verfahren ein zweiter Seitenwandisolator auf dem ersten Seitenwandisolator gebildet und eine untere Isolatorschicht wird auf dem zweiten Seitenwandisolator zwischen den Opfergates gebildet.
  • Wie unter Punkt 212 gezeigt, wird solchen Verfahren eine Höhe der Opfergates und des ersten Seitenwandisolators von einer ersten Höhe von der Finne aus bis zu einer verringerten Höhe von der Finne aus reduziert, und zwar bei einer Bearbeitung, die die untere Isolatorschicht und den zweiten Seitenwandisolator bei der ersten Höhe belässt. Außerdem werden, wie unter Punkt 214 gezeigt, in diesen Verfahren bei einer Bearbeitung, die den unteren Teil der Gatestrukturen bis zu der ersten Höhe bildet und die Seiten und Oberseiten des ersten Seitenwandisolators bedeckt, die Opfergates mit einem ersten Leiter ersetzt, um einen unteren Teil der Gatestrukturen zu bilden.
  • Außerdem werden, wie unter Punkt 216 gezeigt, in diesen Verfahren Teile der unteren Isolatorschicht und entsprechende horizontale Teile des zweiten Seitenwandisolators entfernt, während der untere Teil der Gatestrukturen den ersten Seitenwandisolator bedeckt. Bei dieser Bearbeitung wird unter Punkt 216 eine der Source/Drain-Strukturen freigelegt, aber eine Entfernung der zweiten Seitenwandisolatoren von dem ersten Seitenwandisolator oder dem unteren Teil der Gatestrukturen wird vermieden. Unter Punkt 218 werden in solchen Verfahren auf freiliegenden der Source/Drain-Strukturen zwischen dem unteren Teil der Gatestrukturen Source/Drain-Opferkontaktstrukturen bis zur ersten Höhe gebildet. Unter Punkt 220 wird in diesen Verfahren die Höhe des unteren Teils der Gatestrukturen auf weniger als eine reduzierte Höhe (bis zu einer dritten Höhe von der Finne aus) verringert, um erste Vertiefungen zu bilden.
  • Unter Punkt 222 werden in diesen Verfahren außerdem obere Seitenwandabstandshalter in den ersten Vertiefungen auf Seitenwänden der Source/Drain-Opferkontaktstrukturen, dem unteren Teil der Gatestrukturen, dem ersten Seitenwandisolator und dem zweiten Seitenwandisolator gebildet. Die oberen Seitenwandabstandshalter füllen die erste Vertiefung teilweise und die oberen Seitenwandabstandshalter erstrecken sich in die Tiefe der ersten Vertiefungen.
  • Im Verfahren hierin werden unter Punkt 224 die Source/Drain-Opferkontaktstrukturen entfernt, um zweite Vertiefungen zurückzulassen (aber jede Abschrägung des unteren Teils der Gatestrukturen wird, wie oben erwähnt, vermieden). Unter Punkt 226 wird in solchen Verfahren ein zweiter Leiter in den ersten Vertiefungen zwischen den oberen Seitenwandabstandshaltern und in den zweiten Vertiefungen gebildet, um einen oberen Teil der Gatestrukturen und Source/Drain-Kontaktstrukturen zu bilden (während eine Bildung einer SAC-Kappe und CMP, wie oben erwähnt, vermieden werden). Die oberen Seitenwandabstandshalter können aus einem anderen Isolatormaterial bestehen als der erste Seitenwandisolator und der zweite Seitenwandisolator, und der erste Seitenwandisolator und der zweite Seitenwandisolator können unterschiedliche Dielektrizitätskonstanten haben.
  • Außerdem wird, wie unter Punkt 228 gezeigt, ein Zwischenschichtdielektrikum auf (in Kontakt mit) den unteren Source/Drain-Kontakten, dem oberen Teil der Gatestrukturen und dem unteren Isolator angeordnet. Unter Punkt 230 werden in dem ILD Kontakte gebildet, wobei sich Gatekontakte durch das Zwischenschichtdielektrikum erstrecken und sich in Kontakt mit dem oberen Teil der Gatestrukturen befinden. Außerdem werden unter Punkt 230 obere Source/Drain-Kontakte so gebildet, dass sie sich durch das Zwischenschichtdielektrikum erstrecken und sich in Kontakt mit den unteren Source/Drain-Kontakten befinden. Der obere Teil der Gatestrukturen und die unteren Source/Drain-Kontakte können wiederum aus dem gleichen Material bestehen.
  • Die hierin verwendete Terminologie dient nur für den Zweck, bestimmte Ausführungsformen zu beschreiben, und es ist nicht beabsichtigt, das Vorangehende einzuschränken. Es ist beabsichtigt, dass die Singularformen „einer/eine/ein“ und „der/die/das“, so wie sie hier verwendet werden, außerdem die Pluralformen miteinschließen, sofern nicht der Kontext klar etwas Anderes angibt. Außerdem ist beabsichtigt, dass Begriffe wie beispielsweise „rechts“, „links“, „vertikal“, „horizontal“, „oben“, „unten“, „obere“, „untere“, „darunter“, „unterhalb“, „darunter liegend“, „über“, „darüber liegend“, „parallel“, „senkrecht“ usw. dafür vorgesehen sind, relative Orte, so wie sie in den Zeichnungen orientiert und dargestellt sind, zu bezeichnen (sofern nicht anders angegeben) und es ist beabsichtigt, dass Begriffe, wie beispielsweise „berührend“, „in direktem Kontakt“, „anstoßend“, „direkt benachbart zu“, „unmittelbar benachbart zu“ usw., angeben, dass sich mindestens ein Element in physikalischem Kontakt mit einem anderen Element befindet (ohne weitere Elemente, die die beschriebenen Elemente voneinander trennen). Der Begriff „lateral“ wird hierin verwendet, um die relativen Orte von Elementen zu bezeichnen und insbesondere, um anzugeben, dass sich ein Element auf der Seite eines anderen Elements befindet, und nicht oberhalb oder unterhalb des anderen Elements, wenn diese Elemente so wie in den Zeichnungen orientiert und dargestellt sind. Beispielsweise befindet sich ein Element, das lateral benachbart zu einem anderen Element angeordnet ist, neben dem anderen Element, ein Element, das lateral unmittelbar benachbart zu einem anderen Element angeordnet ist, befindet sich direkt neben dem anderen Element, und ein Element, das ein anderes Element lateral umgibt, befindet sich neben dem anderen Element und grenzt an die äußeren Seitenwände des anderen Elements an.
  • Ausführungsformen hierin können in einer Vielzahl elektronischer Anwendungen verwendet werden, einschließlich, aber ohne Beschränkung auf, fortschrittlichen Sensoren, Speichern/Datenspeichern, Halbleitern, Mikroprozessoren und anderen Anwendungen. Eine erhaltene Vorrichtung und Struktur, wie beispielsweise ein integrierter Schaltkreischip (IC-Chip), kann vom Hersteller in Rohwaferform (d. h., als ein einzelner Wafer, der mehrere nicht verpackte Chips umfasst), als ein rohes Plättchen, oder in verpackter Form verbreitet werden. Im letzteren Fall ist der Chip in einer Einzelchippackung (wie beispielsweise einem Plastikträger mit Zuleitungen, die an einem Motherboard oder anderen Träger höherer Ebene befestigt sind) oder in einer Mehrchipverpackung (wie beispielsweise einem Keramikträger, der entweder Oberflächenverbindungen oder vergrabene Verbindungen oder beides aufweist) montiert. In jedem Fall wird der Chip dann mit anderen Chips, diskreten Schaltkreiselementen und/oder anderen Signalverarbeitungsvorrichtungen als Teil von entweder (a) einem Zwischenprodukt wie beispielsweise einem Motherboard oder (b) einem Endprodukt integriert. Das Endprodukt kann ein beliebiges Produkt sein, das integrierte Schaltkreischips umfasst, von Spielzeugen und anderen Low-End-Anwendungen bis hin zu fortgeschrittenen Computerprodukten, die ein Display, eine Tastatur oder eine andere Eingabevorrichtung und einen Hauptprozessor aufweisen.
  • Die Beschreibung der vorliegenden Ausführungsformen wurde für Zwecke der Darstellung und Beschreibung vorgelegt, aber es ist nicht beabsichtigt, dass sie erschöpfend oder auf die Ausführungsformen in der offenbarten Form einschränkend ist. Viele Abwandlungen und Varianten werden den Fachleuten ersichtlich, ohne dass vom Umfang und Geist der Ausführungsformen hierin abgewichen wird. Die Ausführungsformen wurden ausgewählt und beschrieben, um ihre Prinzipien und ihre praktischen Anwendungen am besten zu erläutern, und um anderen Fachleuten zu ermöglichen, die verschiedenen Ausführungsformen mit verschiedenen Abwandlungen, soweit sie für die bestimmte in Betracht gezogene Verwendung geeignet sind, zu verstehen.
  • Während das Vorangehende im Detail mit Bezug auf lediglich eine begrenzte Anzahl von Ausführungsformen beschrieben wurde, sollte sofort verstanden werden, dass die Ausführungsformen hierin nicht auf diese Angaben beschränkt sind. Stattdessen können die Elemente hierin abgewandelt werden, um eine beliebige Anzahl von Varianten, Abänderungen, Ersetzungen oder äquivalenten Anordnungen, die bisher nicht beschrieben wurden, aber mit dem Geist und Umfang hierin im rechten Verhältnis stehen, aufzunehmen. Außerdem sollte verstanden werden, dass, während verschiedene Ausführungsformen beschrieben wurden, die Aspekte hierin nur von einigen der beschriebenen Ausführungsformen umfasst sein können. Somit sind die Ansprüche unten nicht als durch die vorhergehende Beschreibung eingeschränkt zu betrachten. Es ist nicht beabsichtigt, dass eine Bezugnahme auf ein Element im Singular bedeutet: „eines und nur eines“, sofern das nicht ausdrücklich angegeben ist, sondern vielmehr „ein oder mehr“. Alle strukturellen und funktionalen Äquivalente der Elemente der verschiedenen in diesen Angaben beschriebenen Ausführungsformen, die den Fachleuten bekannt sind oder später bekannt werden, werden hierin ausdrücklich durch Bezugnahme aufgenommen, und es ist beabsichtigt, dass sie durch diese Angaben umfasst sind. Es sollte deshalb verstanden werden, dass Veränderungen der speziellen angegebenen Ausführungsformen, die innerhalb des durch die beigefügten Patentansprüche abgegrenzten Umfangs des Vorangehenden liegen, vorgenommen werden können.

Claims (21)

  1. Es wird Folgendes beansprucht:
  2. Eine integrierte Schaltkreisvorrichtung, die umfasst: parallele Finnen, die sich von einer Schicht aus erstrecken, wobei die Finnen in einer ersten Richtung strukturiert sind; parallele Gatestrukturen, die die Finnen in einer zweiten Richtung, die zu der ersten Richtung senkrecht ist, kreuzen, wobei die Gatestrukturen einen unteren Teil neben den Finnen und einen von den Finnen entfernten oberen Teil aufweisen; Source/Drain-Strukturen, die auf den Finnen zwischen den Gatestrukturen angeordnet sind; Source/Drain-Kontakte, die auf den Source/Drain-Strukturen angeordnet sind; mehrere Isolatorschichten, die zwischen den Gatestrukturen und den Source/Drain-Kontakten angeordnet sind; und obere Seitenwandabstandshalter, die zwischen dem oberen Teil der Gatestrukturen und den mehreren Isolatorschichten angeordnet sind.
  3. Die integrierte Schaltkreisvorrichtung gemäß Anspruch 1, wobei sich die oberen Seitenwandabstandshalter nur neben dem oberen Teil der Gatestrukturen und nicht neben dem unteren Teil der Gatestrukturen befinden.
  4. Die integrierte Schaltkreisvorrichtung gemäß Anspruch 1, wobei sich die mehreren Isolatorschichten neben dem oberen Teil und dem unteren Teil der Gatestrukturen befinden.
  5. Die integrierte Schaltkreisvorrichtung gemäß Anspruch 1, wobei der untere Teil der Gatestrukturen in der ersten Richtung breiter ist als der obere Teil der Gatestrukturen.
  6. Die integrierte Schaltkreisvorrichtung gemäß Anspruch 1, wobei die oberen Seitenwandabstandshalter aus einem anderen Isolatormaterial bestehen als die mehreren Isolatorschichten.
  7. Die integrierte Schaltkreisvorrichtung gemäß Anspruch 1, wobei die mehreren Isolatorschichten zwei verschiedene Isolatorschichten mit unterschiedlichen Dielektrizitätskonstanten umfassen.
  8. Die integrierte Schaltkreisvorrichtung gemäß Anspruch 1, wobei die Source/Drain-Kontakte und die oberen Teile der Gatestrukturen aus dem gleichen Material bestehen.
  9. Eine integrierte Schaltkreisvorrichtung, die umfasst: parallele Finnen, die sich von einer Schicht aus erstrecken, wobei die Finnen in einer ersten Richtung strukturiert sind; parallele Gatestrukturen, die die Finnen in einer zweiten Richtung, die zu der ersten Richtung senkrecht ist, kreuzen, wobei die Gatestrukturen einen unteren Teil neben den Finnen, der einen ersten Leiter enthält und einen oberen Teil, der von den Finnen entfernt ist und einen zweiten Leiter enthält, aufweisen, und wobei der erste Leiter und der zweite Leiter verschiedene Materialien sind; einen Gateisolator zwischen dem unteren Teil der Gatestrukturen und den Finnen; epitaktische Source/Drain-Strukturen, die auf den Finnen zwischen den Gatestrukturen angeordnet sind; untere Source/Drain-Kontakte, die auf den Source/Drain-Strukturen angeordnet sind; mehrere Isolatorschichten, die zwischen den Gatestrukturen und den unteren Source/Drain-Kontakten angeordnet sind; obere Seitenwandabstandshalter, die zwischen dem oberen Teil der Gatestrukturen und den mehreren Isolatorschichten angeordnet sind; ein Zwischenschichtdielektrikum, das auf den unteren Source/Drain-Kontakten und dem oberen Teil der Gatestrukturen angeordnet ist; Gatekontakte, die sich durch das Zwischenschichtdielektrikum erstrecken und sich in Kontakt mit dem oberen Teil der Gatestrukturen befinden; und obere Source/Drain-Kontakte, die sich durch das Zwischenschichtdielektrikum erstrecken und sich in Kontakt mit den unteren Source/Drain-Kontakten befinden.
  10. Die integrierte Schaltkreisvorrichtung gemäß Anspruch 8, wobei sich die oberen Seitenwandabstandshalter nur neben dem oberen Teil der Gatestrukturen und nicht neben dem unteren Teil der Gatestrukturen befinden.
  11. Die integrierte Schaltkreisvorrichtung gemäß Anspruch 8, wobei sich die mehreren Isolatorschichten neben dem oberen Teil und dem unteren Teil der Gatestrukturen befinden.
  12. Die integrierte Schaltkreisvorrichtung gemäß Anspruch 8, wobei der untere Teil der Gatestrukturen in der ersten Richtung breiter ist als der obere Teil der Gatestrukturen.
  13. Die integrierte Schaltkreisvorrichtung gemäß Anspruch 8, wobei die oberen Seitenwandabstandshalter aus einem anderen Isolatormaterial bestehen als die mehreren Isolatorschichten.
  14. Die integrierte Schaltkreisvorrichtung gemäß Anspruch 8, wobei die mehreren Isolatorschichten zwei verschiedene Isolatorschichten mit unterschiedlichen Dielektrizitätskonstanten umfassen.
  15. Die integrierte Schaltkreisvorrichtung gemäß Anspruch 8, wobei die Gatestrukturen unregelmäßige Höhen von den Finnen aus haben.
  16. Ein Verfahren, das umfasst: Bilden eines ersten Seitenwandisolators auf Seitenwänden von Opfergates; epitaktisches Aufwachsen von Source/Drain-Strukturen auf Finnen zwischen den Opfergates; Bilden eines zweiten Seitenwandisolators auf dem ersten Seitenwandisolator; Bilden einer unteren Isolatorschicht auf dem zweiten Seitenwandisolator zwischen den Opfergates; Reduzieren einer Höhe der Opfergates und des ersten Seitenwandisolators von einer ersten Höhe zu einer reduzierten Höhe, und zwar mit einer Bearbeitung, die die untere Isolatorschicht und den zweiten Seitenwandisolator auf der ersten Höhe belässt; Ersetzen der Opfergates mit einem ersten Leiter, um einen unteren Teil von Gatestrukturen zu bilden und um den ersten Seitenwandisolator zu bedecken, und zwar mit einer Bearbeitung, die den unteren Teil der Gatestrukturen bis zu der ersten Höhe bildet; Entfernen von Teilen der unteren Isolatorschicht, während der untere Teil der Gatestrukturen den ersten Seitenwandisolator bedeckt, und zwar mit einer Bearbeitung, die einige von den Source/Drain-Strukturen freilegt; Bilden von Source/Drain-Opferkontaktstrukturen bis zu der ersten Höhe auf den freiliegenden Source/Drain-Strukturen zwischen dem unteren Teil der Gatestrukturen; Reduzieren einer Höhe des unteren Teils der Gatestrukturen bis zu einer dritten Höhe, die kleiner als die reduzierte Höhe ist, um erste Vertiefungen zu bilden; Bilden von oberen Seitenwandabstandshaltern in den ersten Vertiefungen auf Seitenwänden der Source/Drain-Opferkontaktstrukturen, dem unteren Teil der Gatestrukturen, dem ersten Seitenwandisolator und dem zweiten Seitenwandisolator; Entfernen der Source/Drain-Opferkontaktstrukturen, um zweite Vertiefungen zurückzulassen; und Bilden eines zweiten Leiters in den ersten Vertiefungen zwischen den oberen Seitenwandabstandshaltern und in den zweiten Vertiefungen, um einen oberen Teil der Gatestrukturen zu bilden, und um Source/Drain-Kontaktstrukturen dort zu bilden, wo sich die Source/Drain-Opferkontaktstrukturen befunden haben.
  17. Das Verfahren gemäß Anspruch 15, wobei die oberen Seitenwandabstandshalter die erste Vertiefung teilweise füllen.
  18. Das Verfahren gemäß Anspruch 15, wobei sich die oberen Seitenwandabstandshalter bis zur Tiefe der ersten Vertiefung erstrecken.
  19. Das Verfahren gemäß Anspruch 15, wobei beim Entfernen von Teilen der unteren Isolatorschicht vermieden wird, den zweiten Seitenwandisolator von dem ersten Seitenwandisolator zu entfernen.
  20. Das Verfahren gemäß Anspruch 15, wobei die oberen Seitenwandabstandshalter aus einem anderen Isolatormaterial bestehen als der erste Seitenwandisolator und der zweite Seitenwandisolator.
  21. Das Verfahren gemäß Anspruch 15, wobei der erste Seitenwandisolator und der zweite Seitenwandisolator unterschiedliche Dielektrizitätskonstanten haben.
DE102019215248.1A 2018-10-03 2019-10-02 Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten sowie verfahren zu seiner herstellung Active DE102019215248B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/150,651 2018-10-03
US16/150,651 US10741451B2 (en) 2018-10-03 2018-10-03 FinFET having insulating layers between gate and source/drain contacts

Publications (2)

Publication Number Publication Date
DE102019215248A1 true DE102019215248A1 (de) 2020-04-09
DE102019215248B4 DE102019215248B4 (de) 2024-05-29

Family

ID=69886296

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019215248.1A Active DE102019215248B4 (de) 2018-10-03 2019-10-02 Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten sowie verfahren zu seiner herstellung

Country Status (4)

Country Link
US (1) US10741451B2 (de)
CN (1) CN110993602A (de)
DE (1) DE102019215248B4 (de)
TW (1) TWI749363B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3514833B1 (de) * 2018-01-22 2022-05-11 GLOBALFOUNDRIES U.S. Inc. Halbleiterbauelement und verfahren
EP3853726A1 (de) * 2018-10-22 2021-07-28 Siemens Industry Software Inc. Dynamische zuweisung von rechenressourcen für elektronische entwurfsautomatisierungsoperationen
US10867863B1 (en) * 2019-09-16 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US20220393007A1 (en) * 2021-06-07 2022-12-08 Intel Corporation Narrow conductive structures for gate contact or trench contact

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3081543B2 (ja) 1996-03-29 2000-08-28 三洋電機株式会社 スプリットゲート型トランジスタ、スプリットゲート型トランジスタの製造方法、不揮発性半導体メモリ
KR100558544B1 (ko) 2003-07-23 2006-03-10 삼성전자주식회사 리세스 게이트 트랜지스터 구조 및 그에 따른 형성방법
TWI235411B (en) 2003-07-23 2005-07-01 Samsung Electronics Co Ltd Self-aligned inner gate recess channel transistor and method of forming the same
KR100500473B1 (ko) 2003-10-22 2005-07-12 삼성전자주식회사 반도체 소자에서의 리세스 게이트 트랜지스터 구조 및형성방법
US20070221993A1 (en) * 2006-03-27 2007-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a thermally stable silicide
US7667271B2 (en) * 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US7939889B2 (en) * 2007-10-16 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistance in source and drain regions of FinFETs
US8653608B2 (en) 2009-10-27 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design with reduced current crowding
US8313999B2 (en) * 2009-12-23 2012-11-20 Intel Corporation Multi-gate semiconductor device with self-aligned epitaxial source and drain
CN103928333B (zh) * 2013-01-15 2019-03-12 中国科学院微电子研究所 半导体器件及其制造方法
US8981496B2 (en) 2013-02-27 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate and gate contact structure for FinFET
US9209302B2 (en) 2013-03-13 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing the heights of source-drain sidewall spacers of FinFETs through etching
US9269792B2 (en) 2014-06-09 2016-02-23 International Business Machines Corporation Method and structure for robust finFET replacement metal gate integration
US10367070B2 (en) * 2015-09-24 2019-07-30 Intel Corporation Methods of forming backside self-aligned vias and structures formed thereby
US9768272B2 (en) 2015-09-30 2017-09-19 International Business Machines Corporation Replacement gate FinFET process using a sit process to define source/drain regions, gate spacers and a gate cavity
US10297614B2 (en) * 2016-08-09 2019-05-21 International Business Machines Corporation Gate top spacer for FinFET

Also Published As

Publication number Publication date
TW202018953A (zh) 2020-05-16
US20200111713A1 (en) 2020-04-09
CN110993602A (zh) 2020-04-10
TWI749363B (zh) 2021-12-11
DE102019215248B4 (de) 2024-05-29
US10741451B2 (en) 2020-08-11

Similar Documents

Publication Publication Date Title
DE102018115909B4 (de) Struktur und Verfahren für Finfet-Vorrichtung mit Kontakt über dielektrischem Gate
DE102019126237B4 (de) Dielektrische finnen mit unterschiedlichen dielektrizitätskonstanten und grössen in unterschiedlichen zonen einer halbleitervorrichtung
DE102014219912B4 (de) Verfahren zum Bilden von FinFET-Halbleitervorrichtungen unter Verwendung einer Austauschgatetechnik und die resultierenden Vorrichtungen
DE102014115586B4 (de) Integrierte Schaltkreisstruktur mit Substratisolation und undotiertem Kanal
DE102006062838B4 (de) Transistorbauelement mit einer vergrabenen Gateelektrode und Verfahren zum Herstellen eines Halbleiterbauelements
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102014019360B4 (de) Halbleiterstruktur und ihr herstellungsverfahren
DE102017117949B4 (de) Verringerung von rippenverlust beim ausbilden von finfets
DE102019215248B4 (de) Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten sowie verfahren zu seiner herstellung
DE102017118199A1 (de) Finfet-vorrichtung und ausbildungsverfahren
DE102019116998B4 (de) Leitfähiger kontakt mit treppenartigen barriereschichten
DE102019207381B4 (de) Unterschiedliche untere und obere Abstandshalter für einen Kontakt
DE102015108690A1 (de) Halbleitervorrichtung, die gratstrukturen umfasst, und herstellungsverfahren
DE102012101875A1 (de) Vorrichtung mit hoher Gatedichte und Verfahren zu deren Herstellung
DE112020005848T5 (de) Halbleiterbauelement, verfahren zum herstellen eines halbleiterbauelements und elektronische einrichtung mit diesem halbleiterbauelement
DE102016121157B3 (de) SYSTEM UND VERFAHREN ZUM HERSTELLEN VON ESD-FINFETs MIT VERBESSERTER METALLKONTAKTIERUNG IM DRAIN
DE102020120658A1 (de) Transistorgates und Verfahren zu deren Herstellung
DE102019113052A1 (de) Halbleiterbauelement und verfahren
DE102020133689A1 (de) Ionenimplantation für nano-fet
DE102020127426B4 (de) Halbleitervorrichtung, insbesondere mit Ein-/Ausgabe-FinFET und Kern-FinFET, und Verfahren zu deren Herstellung
DE102016118207A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102017122702B4 (de) Struktur und Verfahren für FinFET-Vorrichtung mit asymmetrischem Kontakt
DE102019208487B4 (de) Vorrichtung und Verfahren mit Verwenden von Kappen auf Source/Drain-Kontakten während eines Gate-Schnitts
DE102016113819B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements
DE102018127585A1 (de) Erhöhen des volumens von epitaxiebereichen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division