DE102019207381B4 - Unterschiedliche untere und obere Abstandshalter für einen Kontakt - Google Patents

Unterschiedliche untere und obere Abstandshalter für einen Kontakt Download PDF

Info

Publication number
DE102019207381B4
DE102019207381B4 DE102019207381.6A DE102019207381A DE102019207381B4 DE 102019207381 B4 DE102019207381 B4 DE 102019207381B4 DE 102019207381 A DE102019207381 A DE 102019207381A DE 102019207381 B4 DE102019207381 B4 DE 102019207381B4
Authority
DE
Germany
Prior art keywords
spacers
source
gate
drain
sidewalls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019207381.6A
Other languages
English (en)
Other versions
DE102019207381A1 (de
Inventor
Guowei Xu
Hui Zang
Haiting Wang
Scott Beasor
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of DE102019207381A1 publication Critical patent/DE102019207381A1/de
Application granted granted Critical
Publication of DE102019207381B4 publication Critical patent/DE102019207381B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Vorrichtung (105), umfassend:
eine erste Schicht (110) mit Kanalbereichen (102);
Source/Drain-Strukturen (120) in der ersten Schicht (110) an gegenüberliegenden Seiten der Kanalbereiche (102);
Gate-Stapel (114, 106) auf den Kanalbereichen (102), wobei die Gate-Stapel (114, 106) untere Seitenwände (L) neben den Source/Drain-Strukturen (120) und obere Seitenwände (U) distal von den Source/Drain-Strukturen (120) aufweisen;
Source/Drain-Kontakte (132) an den Source/Drain-Strukturen (120);
untere Abstandshalter (124) zwischen den unteren Seitenwänden (L) des Gate-Stapels (114, 106) und den Source/Drain-Kontakten (132); und
obere Abstandshalter (130) zwischen den oberen Seitenwänden (U) des Gate-Stapels (114, 106) und den Source/Drain-Kontakten (132), wobei die unteren Abstandshalter (124) gegenüber den oberen Abstandshaltern (130) eine andere Ätzcharakteristik aufweisen,
wobei sich die oberen Abstandshalter (130) in die Source/Drain-Kontakte (132) erstrecken, wo die oberen Abstandshalter (130) auf die unteren Abstandshalter (124) treffen.

Description

  • Hintergrund
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft Transistoren und entsprechende Vorrichtungen und insbesondere Abstandshalter entlang von Kontakten.
  • Beschreibung des Stands der Technik
  • Integrierte Schaltungsvorrichtungen verwenden Transistoren für viele verschiedene Funktionen und diese Transistoren können viele verschiedene Formen annehmen, von planaren Transistoren bis zu Transistoren, die eine „Finnen“-Struktur verwenden. Eine Finne eines Transistors vom Finnen-Typ ist von einer dünnen, langen, sechsseitigen Form (die einigermaßen rechteckig ist), die sich von einem Substrat aus erstreckt oder eine Bodenfläche aufweist, die Teil eines Substrats ist; mit Seiten, die länger sind als breit, einer Oberseite und einer Unterseite, die Längen aufweisen, die zu den Längen der Seiten einigermaßen ähnlich sind (aber Breiten aufweisen, die viel schmäler sind), und Enden aufweisen, die relativ zum Substrat ungefähr so hoch sind, wie die Seiten breit sind, aber die nur ungefähr so breit sind wie oben und/oder unten. Bei solchen Finnenstrukturen kann es zu Rundungen und ungleichmäßiger Formgebung kommen (insbesondere an den Ecken und an der Oberseite) und oft haben solche Strukturen eine abgerundete, sich verjüngende Form; diese Strukturen sind jedoch stark von planaren Vorrichtungen zu unterscheiden (auch wenn beide Gerätetypen sehr nützlich sind).
  • Isolierschichten aus dielektrischen Zwischenschichten (ILD) werden häufig über Schichten gebildet, die Transistoren umfassen, und elektrische Verbindungen werden als Durchkontaktierungen durch solche ILD-Schichten zu den Komponenten der Transistoren hergestellt. Während der Bildung solcher elektrischen Verbindungen durch die ILDs können jedoch Isolatoren der darunter liegenden Transistorvorrichtungen nachteilig beeinflusst werden, was den Betrieb solcher Transistoren beeinträchtigt.
  • Aus der Schrift US 2015 / 0 255 571 A1 ist ein Halbleiterbauelement bekannt, umfassend ein Gate, ein Kontakt und einen Source/Drain-Bereich, der elektrisch mit dem Kontakt gekoppelt ist, wobei der Source/Drain-Bereich einen Spalt definiert, der zwischen dem Gate und dem Kontakt positioniert ist. Eine Höhe des Spalts ist geringer als eine Höhe des Gates. Weiterhin ist ein Verfahren beschrieben, umfassend ein Bilden einer ersten Abstandshalterstruktur auf einem Dummy-Gate eines Halbleiterbauelements, ein Bilden eines Opferabstandshalters auf der ersten Abstandshalterstruktur, ein Ätzen einer Struktur, um eine Öffnung zu schaffen, und ein Entfernen des Opferabstandshalters über die Öffnung und Aufbringen eines Materials, um die Öffnung zu schließen und einen Spalt zu definieren.
  • In der Schrift DE 10 2018 218 518 A1 ist eine integrierte Schaltungsstruktur beschrieben, umfassend Isolationselemente, die sich in ein Substrat erstrecken, Source/Drain-Bereiche eines ersten Transistors, die die Isolationselemente kontaktieren, wobei sich die Isolationselemente von dem Substrat zu den Source/Drain-Bereichen des ersten Transistors erstrecken, Isolationsschichten, die mit den Source/Drain-Bereichen des ersten Transistors in Kontakt stehen, Source/Drain-Bereiche eines zweiten Transistors, die mit den Isolationsschichten in Kontakt stehen, wobei der erste Transistor zwischen dem zweiten Transistor und dem Substrat angeordnet ist, und wobei die Isolationsschichten sich zwischen den Source/Drain-Bereichen des ersten Transistors und den Source/Drain-Bereichen des zweiten Transistors befinden, Kanalgebiete des ersten Transistors, die mit den Source/Drain-Bereichen des ersten Transistors in Kontakt stehen und sich dazwischen erstrecken, Kanalgebiete des zweiten Transistors, die mit den Source/Drain-Bereichen des zweiten Transistors in Kontakt stehen und sich dazwischen erstrecken, und einen Gate-Leiter, der Seiten des Kanalgebiets des ersten Transistors und des Kanalgebiets des zweiten Transistors umgibt.
  • Zusammenfassung
  • Die obigen Aufgaben und Probleme werden in verschiedenen Ausführungsformen gelöst durch eine Vorrichtung gemäß dem unabhängigen Anspruch 1, eine Vorrichtung gemäß dem unabhängigen Anspruch 7 und ein Verfahren gemäß dem unabhängigen Anspruch 13. Vorteilhaftere Ausgestaltungen der Vorrichtung sind in den abhängigen Ansprüchen 2 bis 6 und 8 bis 12 definiert, während vorteilhaftere Ausgestaltungen des Verfahrens in den abhängigen Ansprüchen 14 bis 18 definiert sind.
  • Beispielhafte Verfahren hierin strukturieren eine Schicht (aus in situ gebildetem oder später dotiertem Halbleitermaterial) in Finnen, um eine „erste“ Schicht oder Struktur zu bilden, Source/Drain-Strukturen auf gegenüberliegenden Seiten von Kanalbereichen in der ersten Schicht zu bilden und um Gate-Isolatoren auf den Kanalbereichen bilden. Diese Verfahren bilden auch Gate-Leiter auf den Gate-Isolatoren und bilden einen Stapelisolator auf den Gate-Leitern, um Gate-Stapel zu bilden.
  • Ferner bilden solche Verfahren einen ersten Abstandshalter an Seitenwänden solcher Gate-Stapel in Aussparungen zwischen den Gate-Stapeln. Die Gate-Stapel weisen untere Seitenwände neben den Source/Drain-Strukturen und obere Seitenwände distal von den Source/Drain-Strukturen auf. Hierbei entfernen Verfahren den ersten Abstandshalter von den Source/Drain-Strukturen am Boden der Aussparungen und bilden dann ein Opfermaterial auf den ersten Abstandshaltern, um die (nunmehr mit ersten Abstandshalter ausgekleideten) Aussparungen mit einem solchen Opfermaterial zu füllen. Als nächstes reduzieren diese Verfahren die Höhe der ersten Abstandshalter und des Opfermaterials in den Aussparungen, um die ersten Abstandshalter nur an den unteren Seitenwänden der Gate-Stapel (um untere Abstandshalter) zu bilden und die oberen Seitenwänden der Gate-Stapel freizulassen. Auf diese Weise können diese Verfahren obere Abstandshalter an den oberen Seitenwänden der Gate-Stapel bilden. Außerdem können solche Verfahren die Höhe des Opfermaterials zusätzlich zu den unteren Abstandshaltern vor dem Bilden der oberen Abstandshalter reduzieren und eine solche Verarbeitung bewirkt, dass die oberen Abstandshalter einen Abschnitt der unteren Abstandshalter (an einer Stelle, an der sich die unteren und oberen Abstandshalter treffen) überlappen.
  • Das Opfermaterial wird dann entfernt, um die Source-Drain-Strukturen an den Böden der Aussparungen freizulegen. Dies ermöglicht die Bildung eines Source/Drain-Kontakts (Leitermaterials) auf den unteren Abstandshaltern, den oberen Abstandshaltern und den Source/Drain-Strukturen, um die (jetzt ersten und zweiten mit Abstandhalter ausgekleideten) Aussparungen mit den Source/Drain-Kontakten zu füllen. Wenn die Höhe des Opfermaterials zusätzlich zu den unteren Abstandshaltern zusätzlich verringert wird, wie oben optional angegeben, werden sich die oberen Abstandshalter in die Source/Drain-Kontakte erstrecken, wo die oberen Abstandshalter auf die unteren Abstandshalter treffen.
  • Ferner bilden solche Verfahren eine dielektrische Schicht auf den Source/Drain-Kontakten, strukturieren die dielektrische Schicht, um Öffnungen zu den Source/Drain-Kontakten unter Verwendung von Ätzprozessen zu bilden, und bilden Leiter in den Öffnungen. Dieser Ätzprozess kann das Material, das für untere Abstandshalter verwendet wird, stärker beschädigen als das Material, das für die oberen Abstandshalter verwendet wird. Die unteren Abstandshalter werden jedoch während des Ätzens durch die stärker ätzresisten oberen Abstandshalter geschützt, so dass die Verwendung eines stärker ätzresisten Materials für die oberen Abstandshalter, die entlang den oberen Seitenwänden der Aussparungen angeordnet sind, eine erhebliche Ätzschädigung verhindert, während sie dennoch weniger ätzresist ist, aber Material mit höherer elektrischer Leistung, das für die unteren Abstandhalter entlang der unteren Seitenwände der Gate-Stapel verwendet wird.
  • Diese verschiedenen Prozesse bilden unterschiedliche Strukturen, einschließlich einer beispielhaften Vorrichtung, die (neben anderen Komponenten) eine erste Schicht oder Struktur mit einem Kanalbereich, Source/Drain-Strukturen in der ersten Schicht auf gegenüberliegenden Seiten des Kanalbereichs, einen Gate-Isolator aufweist der Kanalbereich und ein Gate-Stapel auf dem Gate-Isolator. Zum Beispiel kann die erste Schicht eine Finne aus Halbleitermaterial sein.
  • Der Gate-Stapel kann einen Gate-Leiter und einen Stapelisolator auf dem Gate-Leiter umfassen. Der Gate-Stapel weist untere Seitenwände neben den Source/Drain-Strukturen und obere Seitenwände distal von den Source/Drain-Strukturen auf. Ferner befinden sich untere Abstandshalter zwischen den Source/Drain-Kontakten und den unteren Seitenwänden des Gate-Stapels; und obere Abstandhalter befinden sich zwischen den Source/Drain-Kontakten und den oberen Seitenwänden des Gate-Stapels.
  • Bei einigen Strukturen können die oberen Abstandhalter die unteren Abstandhalter teilweise überlappen.
  • Bei solchen Strukturen erstrecken sich die oberen Abstandhalter in die Source/Drain-Kontakte, wo die oberen Abstandhalter die unteren Abstandhalter treffen.
  • Darüber hinaus können die oberen Abstandshalter aus einem Material gebildet sein, das durch Ätzprozesse relativ zu den unteren Abstandshaltern weniger beschädigt wird. Beispielsweise können die oberen Abstandshalter ein Metalloxid- oder Nitridmaterial sein (z. B. Aluminiumoxid, ein Hafniumoxid, ein Siliziumnitrid usw.) und die unteren Abstandshalter können ein Low-k-Isolatormaterial (z. B. ein Siliziumoxid) sein. Die unteren Seitenwände und die oberen Seitenwände können auch ungefähr die gleiche Länge aufweisen.
  • Kurze Beschreibung der Zeichnungen
  • Die hier beschriebenen Ausführungsformen sind anhand der folgenden detaillierten Beschreibung unter Bezugnahme auf die Zeichnungen, die nicht notwendigerweise maßstabsgerecht gezeichnet sind, besser verständlich.
    • 1A ist ein konzeptionelles schematisches Diagramm einer Draufsicht (Aufsicht) einer integrierten Schaltungsstruktur gemäß hierin beschriebener Ausführungsformen;
    • 1B ist eine konzeptionelle schematische Querschnittsansicht entlang einer Linie Y-Y in 1A einer integrierten Schaltungsstruktur gemäß hierin beschriebener Ausführungsformen;
    • 1C ist eine konzeptionelle schematische Querschnittsansicht entlang der Linie X1-X1 in 1A einer integrierten Schaltungsstruktur gemäß hierin beschriebener Ausführungsformen;
    • 1D ist eine konzeptionelle schematische Ansicht einer Querschnittsansicht entlang der Linie X2-X2 in 1A einer integrierten Schaltungsstruktur gemäß hierin beschriebener Ausführungsformen;
    • 2-16 sind schematische Querschnittsansichten entlang der Linie X1-X1 in 1A in verschiedenen Stadien der Bildung einer integrierten Schaltungsstruktur gemäß hierin beschriebener Ausführungsformen;
    • 17 und 18 sind vergrößerte Abschnitte einer konzeptionellen schematischen Ansicht einer Querschnittsansicht entlang der Linie X1-X1 in 1A einer integrierten Schaltungsstruktur gemäß hierin beschriebener Ausführungsformen; und
    • 19 ist ein Flussdiagramm, das hierin Ausführungsformen veranschaulicht.
  • Detaillierte Beschreibung
  • Wie oben erwähnt, können während der Bildung von elektrischen Verbindungen durch dielektrische Zwischenschichten (ILDs) Isolatoren der darunter liegenden Transistorvorrichtungen nachteilig beeinflusst werden, was den Betrieb solcher Transistoren beeinträchtigt. Zum Beispiel trennt ein isolierender Abstandshalter oft Gate-Leiter seitlich neben Kontakten für Source/Drain-Strukturen. Wenn jedoch Durchgangsöffnungen oder Via-Öffnungen durch ILDs gebildet werden, kann dieser Abstandhalter beschädigt werden, was möglicherweise zu einer unerwünschten elektrischen Verbindung führt, die zwischen dem Gate-Leiter und den Source/Drain-Kontakten entsteht (Kurzschluss).
  • Um derartige Schaltungen zu vermeiden, kann der Durchgangsöffnungsätzprozess begrenzt werden, um ein Ätzen des Abstandshalters zu verhindern; wenn jedoch eine solche Bearbeitung zu stark begrenzt ist, kann dies dazu führen, dass die Durchkontaktierungsöffnung unvollständig gebildet wird, was wiederum verhindern kann, dass der Leiter, der anschließend in der Durchgangsöffnung gebildet wird, eine ordnungsgemäße elektrische Verbindung zu den Source/Drain-Kontakten herstellt (offene Schaltung). Andere Lösungen für solche Kurzschlüsse umfassen die Verwendung von stärker ätzresisten Materialien für solche Abstandhalter; wenn jedoch solche ätzresisten Materialien benachbart zu Vorrichtungselementen angeordnet werden (z. B. seitlich neben Gate-Leitern, Source/Drain-Strukturen usw.), erhöhen sie jedoch die effektive Kapazität (Ceff), die von solchen Vorrichtungselementen erfahren wird, und verlangsamen die Leistungsfähigkeit der Transistor. Daher hat der Vorrichtungsdesigner die unangenehme Wahl dazwischen, dass offene Schaltungen wahrscheinlich unterbrochen werden und/oder die Vorrichtungsleistung stärker abnimmt oder die Wahrscheinlichkeit für offene Schaltungen zunimmt, wenn durchgehende Abstandshalter aus einem Material entlang der gesamten Länge der Source/Drain-Kontakte verwendet werden.
  • Im Hinblick auf solche Probleme haben die Erfinder der vorliegenden Erfindung entdeckt, dass ein unterer Abstandshalter mit hoher Leistungsfähigkeit und niedriger Kapazität zwischen den Gate-Leitern und den Source/Drain-Kontakten in Kombination mit einem stärker ätzresisten oberen Abstandshalter zwischen den darüber liegenden Gate-Stapel-Isolatoren und der Source-/Drain-Kontakte, um eine hohe Leistung der Vorrichtung aufrechtzuerhalten, während die oben genannten Kurzschlüsse und offenen Schaltkreise vermieden werden.
  • Es gibt verschiedene Arten von Transistoren, die geringfügige Unterschiede in ihrer Verwendung in einer Schaltung aufweisen. Beispielsweise weist ein Bipolartransistor Anschlüsse mit der Bezeichnung Basis, Kollektor und Emitter auf. Ein kleiner Strom am Basisanschluss (der zwischen Basis und Emitter fließt) kann einen viel größeren Strom zwischen den Kollektor- und Emitteranschlüssen steuern oder schalten. Ein anderes Beispiel ist ein Feldeffekttransistor, dessen Anschlüsse mit Gate, Source und Drain bezeichnet werden. Eine Spannung am Gate kann einen Strom zwischen Source und Drain steuern. Innerhalb solcher Transistoren ist ein Halbleiter (Kanalbereich) zwischen dem leitfähigen Sourcebereich und dem ähnlich leitfähigen Drain (oder leitenden Source/Emitter-Bereich) angeordnet und wenn sich der Halbleiter in einem leitenden Zustand befindet, lässt der Halbleiter elektrischen Strom zwischen diesem Source und Drain oder Kollektor und Emitter fließen. Das Gate ist ein leitendes Element, das durch ein „Gate-Oxid“ (das ist ein Isolator) vom Halbleiter elektrisch getrennt ist, und ein Strom oder eine Spannung am Gates macht den Kanalbereich leitend, so dass ein elektrischer Strom zwischen Source und Drain fließen kann. In ähnlicher Weise macht der Strom, der zwischen der Basis und dem Emitter fließt, den Halbleiter leitfähig, wodurch der Strom zwischen dem Kollektor und dem Emitter fließen kann.
  • Ein „Transistor vom P-Typ“ mit positivem Typ verwendet Verunreinigungen wie Bor, Aluminium oder Gallium usw. innerhalb eines intrinsischen Halbleitersubstrats (um Defizite an Valenzelektronen zu erzeugen) als ein Halbleiterbereich. In ähnlicher Weise ist ein „Transistor vom N-Typ“ ein negativer Transistor, der Verunreinigungen wie Antimon, Arsen oder Phosphor usw. innerhalb eines intrinsischen Halbleitersubstrats (um übermäßige Valenzelektronen zu erzeugen) als ein Halbleiterbereich verwendet.
  • Im Allgemeinen werden Transistorstrukturen durch Abscheiden oder Implantieren von Verunreinigungen in ein Substrat gebildet, um mindestens einen Halbleiterkanalbereich auszubilden, der von flachen Grabenisolationsbereichen unterhalb der oberen (oberen) Oberfläche des Substrats begrenzt wird. Ein „Substrat“ kann hierin ein beliebiges Material sein, das für den gegebenen Zweck geeignet ist (ob nun bekannt oder zukünftig entwickelt) und kann beispielsweise Wafer auf Siliziumbasis (Bulk-Materialien), keramische Materialien, organische Materialien, Oxidmaterialien, Nitridmaterialien usw. sein, ob dotiert oder undotiert. Isolationsstrukturen werden im Allgemeinen unter Verwendung von stark isolierendem Material gebildet (dies ermöglicht, dass verschiedene aktive Bereiche des Substrats elektrisch voneinander isoliert werden). Eine Hartmaske kann auch aus irgendeinem geeigneten Material gebildet werden, ob nun bekannt oder in der Zukunft entwickelt, wie beispielsweise Nitrid, Metall oder organische Hartmaske, das eine größere Härte als die im Rest der Struktur verwendeten Substrat- und Isolatormaterialien aufweist.
  • Wenn hier irgendein Material strukturiert wird, kann das zu strukturierende Material auf jede bekannte Weise gezüchtet oder abgeschieden werden und eine Strukturierungsschicht (beispielsweise ein organischer Fotolack) kann über dem Material gebildet werden. Die Strukturierungsschicht (Lack) kann einem Muster von Lichtstrahlung (z. B. strukturierter Belichtung, Laserbelichtung usw.) ausgesetzt werden, die in einem Belichtungsmuster vorgesehen ist, und dann wird der Lack unter Verwendung eines chemischen Mittels entwickelt. Dieser Vorgang ändert die physikalischen Eigenschaften des Abschnitts des Lacks, der dem Licht ausgesetzt wurde. Dann kann ein Teil des Lacks abgespült werden, wobei der andere Teil des Lacks zurückbleibt, um das zu strukturierende Material zu schützen (welcher Teil des Lacks, der abgespült wird, hängt davon ab, ob der Lack ein negativer Lack (belichtete Abschnitte bleiben) oder positiver Lack (belichtete Abschnitte werden abgespült) ist. Anschließend wird ein Materialentfernungsprozess durchgeführt (z. B. Nassätzen, anisotropes Ätzen (orientierungsabhängiges Ätzen), Plasmaätzen (reaktives lonenätzen (RIE) usw.)), um die ungeschützten Abschnitte zu entfernen Das Material wird anschließend entfernt, um das darunter liegende Material gemäß dem Lichtbelichtungsmuster (oder einem negativen Bild davon) zu strukturieren.
  • Für Zwecke der vorliegenden Erfindung sind „Seitenwandabstandshalter“ Strukturen, die im Allgemeinen durch Abscheiden oder Aufwachsen einer konformen Isolierschicht (wie etwa einem der oben genannten Isolatoren) und dann Durchführen eines gerichteten Ätzprozesses (anisotrop) gebildet werden, der Material von horizontalen Oberflächen mit einer höheren Rate als das von vertikalen Oberflächen zu entfernende Material ätzt, wodurch Isoliermaterial entlang der vertikalen Seitenwände von Strukturen zurückbleibt. Dieses auf den vertikalen Seitenwänden verbleibende Material wird als Seitenwandabstandshalter bezeichnet.
  • 1A - 17 verwenden ein Beispiel, das Feldeffekttransistoren (FETs) und insbesondere komplementäre Metalloxidhalbleiter (CMOS) -FETs vom Finnen-Typ (FinFETs) zeigt, die sich ein gemeinsames Drain teilen. Während nur ein oder eine begrenzte Anzahl von Transistoren in den Zeichnungen dargestellt ist, würde der Fachmann verstehen, dass viele verschiedene Typen von Transistoren gleichzeitig mit der vorliegenden Ausführungsform gebildet werden könnten und die Zeichnungen die gleichzeitige Bildung mehrerer verschiedener Typen von Transistoren zeigen sollen; die Zeichnungen wurden jedoch vereinfacht, um der Übersichtlichkeit halber nur eine begrenzte Anzahl von Transistoren zu zeigen und um dem Leser zu ermöglichen, die verschiedenen dargestellten Merkmale leichter zu erkennen. Dies soll die Erfindung nicht einschränken, da diese Erfindung, wie es für Fachleute verständlich ist, auf Strukturen anwendbar ist, die viele der in den Zeichnungen gezeigten Transistortypen umfassen.
  • Wie oben erwähnt, verwendet eine hier vorgestellte beispielhafte Struktur einen unteren Abstandshalter mit hoher Leistungsfähigkeit und niedriger Kapazität zwischen den Gate-Leitern und den Source/Drain-Kontakten in Kombination mit einem oberen Abstandshalter mit stärkerem Ätzwiderstand zwischen den darüber liegenden Gate-Stack-Isolatoren und den Source/Drain-Kontakten. Die 1A - 1D veranschaulichen ein Beispiel einer teilweise ausgebildeten Finnenstruktur. Insbesondere ist 1A ein konzeptionelles schematisches Diagramm einer Draufsicht (Aufsicht) auf eine integrierte Schaltungsstruktur gemäß den hierin beschriebenen Ausführungsformen, 1B ist ein konzeptionelles schematisches Querschnittsdiagramm des Querschnitts entlang der Linie YY in 1A, wobei 1C eine konzeptionelle schematische Querschnittsansicht entlang der Linie X1-X1 in 1A ist, und 1D ist eine konzeptionelle schematische Querschnittsansicht entlang der Linie X2-X2 in 1A.
  • Um die in den 1A - 1D gezeigten Strukturen zu bilden, kann eine unterschiedliche Bearbeitung verwendet werden. In einigen beispielhaften Verfahren wird eine Schicht 100 (aus in situ gebildetem oder später dotiertem Halbleitermaterial) in Finnen 110 strukturiert, wie in 1B gezeigt ist. Gemäß der Darstellung in 1C bildet dies eine „erste“ Schicht oder Struktur (z. B. Finnen 110). Es sei angemerkt, dass, obwohl die erste Schicht 110 eine Finnenstruktur sein kann, dies nicht sein muss, und dass die erste Schicht 110 in einigen Implementierungen einfach eine planare Schicht sein kann. Daher werden die Finnen 110 hier manchmal generisch einfach als eine erste Schicht 110 bezeichnet. Wie in den 1B und 1C zu sehen ist, kann ein Isolator oder Isolationsmaterial 104 gebildet und in der Höhe reduziert werden, um die Finnen 110 freizulegen.
  • Für die Zwecke hier ist ein „Halbleiter“ ein Material oder eine Struktur, die eine implantierte oder in situ (z. B. epitaktisch gewachsene) Verunreinigung enthalten kann, die es dem Material ermöglicht, basierend auf der Konzentration an Elektronen und Löchern manchmal ein Leiter und manchmal ein Isolator zu sein. Gemäß der Verwendung hierin können „Implantationsprozesse“ jede geeignete Form annehmen (ob nun bekannt oder zukünftig entwickelt) und können beispielsweise Ionenimplantation usw. sein. Ein epitaktisches Wachstum erfolgt in einer erwärmten (und manchmal unter Druck stehenden) Umgebung, die reich an einem Gas des Materials ist, das gezüchtet werden soll.
  • Ein Gate-Isolator 116 (z. B. Gate-Oxid) wird auf der ersten Schicht 110 abgeschieden oder aufgewachsen (in direktem Kontakt) und Gate-Leiter 114 (z. B. ein Metall mit einer bestimmten Austrittsarbeit) werden auf der (über, in direktem Kontakt zu) Gate-Isolatoren 116 gebildet. Es ist zu beachten, dass in einigen Verfahren den Gate-Leitern 114 Platzhalteropferstrukturen (z. B. Dummy-Gates) vorausgehen können. Zusätzlich werden Isolatoren (wie etwa Siliziumnitrid) auf den Gate-Leitern 114 (über diese direkt kontaktierend) gebildet und diese Isolatoren werden hierin manchmal als „Stapel“-Isolatoren 106 bezeichnet. Dies bildet dadurch Gate-Stapel 114, 106. Seitenwandabstandshalter 108 (z. B. Low-k-Isolatoren) sind entlang (seitlich neben den Gate-Stapeln 114, 106 direkt angrenzend) positioniert. Bei einigen Bearbeitungsschritten werden solche Seitenwandabstandshalter 108 an den Dummy-Gates vor der Bildung der Gate-Stacks 114, 106 gebildet.
  • Die Seitenwandabstandshalter 108 sind auf gegenüberliegenden Seiten der Gate-Stapel 114, 106 in den 1A, 1C und 1D zu sehen. Ferner veranschaulicht 1A, dass die Finnen 110 in etwa parallelen Strukturen länglich sind (mit einer Länge, die länger ist als ihre Breite), und in ähnlicher Weise sind die Gate-Stapel 114, 106 langgestreckte, in etwa parallele Strukturen. 1A veranschaulicht auch, dass die Finnen 110 in einer Richtung (Orientierung) verlaufen, die ungefähr senkrecht zur Orientierung der Gate-Stapel 114, 106 ist.
  • Für die Zwecke hierin ist ein „Isolator“ ein relativer Begriff, der ein Material oder eine Struktur bedeutet, die einen wesentlich geringeren (<95%) elektrischen Stromfluss als ein „Leiter“ erlaubt. Die hier genannten Dielektrika (Isolatoren) können z.B. entweder in einer trockenen Sauerstoffumgebung oder in einer Umgebung aus Dampf gezüchtet und dann strukturiert werden. Alternativ können die Dielektrika hierin aus jedem der vielen Kandidatenmaterialien mit hoher Dielektrizitätskonstante (high-k) gebildet (gezüchtet oder abgeschieden) werden, einschließlich, ohne Beschränkung, Siliziumoxide, Siliziumnitrid, Siliziumoxynitrid, Metalloxide (z. B. Tantaloxid) usw. Die Dicke der Dielektrika hierin kann abhängig von der erforderlichen Vorrichtungsleistung variieren.
  • Die hier erwähnten Leiter können aus einem beliebigen leitfähigen Material gebildet werden, wie z. B. polykristallinem Silizium (Polysilizium), amorphem Silizium, einer Kombination aus amorphem Silizium und Polysilizium, Polysilizium-Germanium, das durch die Anwesenheit eines geeigneten Dotiermittels leitfähig gemacht wird, usw. Alternativ können die Leiter hierin ein oder mehrere Metalle darstellen, wie Wolfram, Hafnium, Tantal, Molybdän, Titan oder Nickel oder ein Metallsilizid, beliebige Verbindung solcher Metalle, und können unter Verwendung einer physikalischen Gasphasenabscheidung, chemischen Gasphasenabscheidung oder einer anderen im Stand der Technik bekannten Technik abgeschieden werden. Ferner können einige Leiter hierin teilweise oder vollständig aus einem Metall mit einer bestimmten Austrittsarbeit gebildet werden. Die Austrittsarbeit des Leiters kann so gewählt werden, dass eine bestimmte Energiemenge verwendet wird, um ein Elektron aus dem festen Material zu entfernen und dadurch die Transistorleistung zu verbessern.
  • Die an die Gate-Leiter 114 (darunter) angrenzenden Abschnitte der ersten Schicht 110 werden als Kanalbereiche 102 bezeichnet. In die erste Schicht 110 werden verschiedene Implantate in selbstausrichtender Weise eingebracht, wobei die Seitenwandabstandshalter 108 als Strukturen zur Ausrichtung/Strukturierung verwendet werden, um Source/Drain-Strukturen 120 auf gegenüberliegenden Seiten der Kanalbereiche 102 in der ersten Schicht 110 zu bilden. Zusätzliche Isolatorschichten 112 (z. B. Oxide) können gebildet werden, um solche Strukturen elektrisch zu schützen.
  • 2-16 sind schematische Querschnittsdiagramme entlang der Linie X1-X1 in 1A, die konzeptionell verschiedene Bildungsstufen einer beispielhaften integrierten Schaltungsstruktur darstellen. Wie in 2 gezeigt, bilden Verfahren hierin gemeinsame Drains 120 zwischen Kanalbereichen (so dass die Source/Drain-Strukturen zwischen den Kanalbereichen 102 kontinuierlich sind), die zum Beispiel in einigen CMOS-Strukturen (wie Invertern) verwendet werden können.
  • Gemäß der Darstellung in 3 wird eine Maske 122 über einigen der Stapel-Isolatoren 106 strukturiert. In 4 wird ein Materialentfernungsprozess (Ätzen, Nassbearbeitung usw.) durch die Öffnungen in der Maske 122 durchgeführt, um Öffnungen oder Aussparungen 133 vollständig durch den Isolator 112 hindurch zu bilden, um einige (aber nicht alle) der Source/Drain-Strukturen 120 freizulegen. In 5 wird ein erstes Abstandshaltermaterial 124 (z. B. Siliziumdioxid usw.) gezüchtet oder abgeschieden, so dass es die Aussparungen 133 beschichtet. In 6 wird ein gerichteter Ätzprozess (z. B. anisotrop) verwendet, um den ersten Abstandshalter 124 nur an den Seitenwänden solcher Gate-Stapel 114, 106 in Aussparungen 133 zwischen den Gate-Stapeln 114, 106 zu belassen, und dies entfernt den ersten Abstandshalter 124 von den Source/Drain-Strukturen 120 am Boden der Aussparungen 133.
  • Gemäß der Darstellung in 7 bildet eine solche Bearbeitung dann ein Opfermaterial 126 (z. B. eine optische Polymerisationsschicht (OPL) oder ein anderes geeignetes Material) auf den ersten Abstandshaltern 124 (z. B. Abscheidungen), um die (nun mit dem ersten Abstandshalter 124 beschichtete) Aussparung mit einem solchen Opfermaterial 126 zu füllen. Als nächstes führen diese Verfahren, wie in 8 gezeigt, einen geeigneten Materialentfernungsprozess durch, um die Höhe der ersten Abstandshalter 124 und des Opfermaterials 126 in den Aussparungen 133 zu reduzieren, so dass die ersten Abstandshalter 124 nur auf den unteren Seitenwänden der Gate-Stapel 114, 106 (zur Bildung der unteren Abstandshalter 124) verbleibt und die oberen Seitenwände der Gate-Stapel 114, 106 freiliegen. Gemäß der Darstellung in 9 können solche Verfahren einen Materialentfernungsprozess durchführen, der das Opfermaterial 126 selektiv angreift (ohne das Material des ersten Abstandshalters 124 wesentlich zu beeinflussen), so dass zusätzlich die Höhe des Opfermaterials 126 relativ zu den ersten Abstandshaltern 124 verringert wird.
  • Diese Bearbeitung definiert, dass die Gate-Stapel 114, 106 untere Seitenwandabschnitte, die zu den Source/Drain-Strukturen 120 näher sind (neben diesen liegen), und obere Seitenwandabschnitte aufweisen, die von den Source/Drain-Strukturen 120 entfernt (dazu distal zu) liegen. Da die ersten Abstandshalter 124 jetzt nur an den unteren Seitenwänden der Gate-Stapel 114 verbleiben, werden sie hierin manchmal als untere Abstandshalter 124 bezeichnet.
  • Gemäß der Darstellung in 10 bilden diese Verfahren dann ein konformes Material 130 (abscheiden oder aufwachsen), das relativ zu den unteren Abstandshalter 124 ätzresistenter ist, z. B. Hafniumoxid, Aluminiumoxid, Siliziumnitrid usw. Durch Verringern der Höhe des Opfermaterials 126 zusätzlich zu den unteren Abstandshaltern 124 vor dem Bilden der oberen Abstandshalter 130 bewirkt eine derartige Bearbeitung, dass die oberen Abstandshalter 130 einen Abschnitt der unteren Abstandshalter 124 (an einer Stelle, an der die unteren Abstandshalter 124 auf den oberen Abstandshalter 130 treffen) überlappen.
  • Gemäß der Darstellung in 11 wird ein gerichteter Materialentfernungsprozess verwendet, um das Material 130 nur auf den oberen Seitenwänden der Gate-Stapel 114, 106 zu belassen, um das, was hierin manchmal als obere Abstandshalter 130 bezeichnet wird, auf den oberen Seitenwänden der Gate-Stapel 114, 106 zu bilden. Der gleiche (oder ein separater) Materialentfernungsprozess wird verwendet, um das Opfermaterial 126 zu entfernen, so dass die Source-Drain-Strukturen 120 an den Böden der Aussparungen 133 freigelegt werden.
  • Gemäß der Darstellung in 12 wird ein Source/Drain-Kontakt 132 (z. B. ein Titansilizid, Wolfram usw.) auf den unteren Abstandshaltern 124, den oberen Abstandshaltern 130 und den Source/Drain-Strukturen 120 abgeschieden, um die (jetzt mit den ersten Abstandshaltern 124 und zweiten Abstandshaltern 130 beschichteten) Aussparungen 133 mit den Source/Drain-Kontakten 132 füllen. 13 zeigt die Struktur nach einem Planarisierungsprozess (z. B. einem chemisch-mechanischen Polieren (CMP) usw.). Wenn die Höhe des Opfermaterials 126 relativ zu den unteren Abstandshaltern 124 zusätzlich verringert wird, wie oben optional angegeben, werden sich die oberen Abstandshalter 130 in die Source/Drain-Kontakte 132 erstrecken, wo sich die oberen Abstandshalter 130 und die unteren Abstandshalter 124 treffen. Aufgrund dieser Überlappung weisen die Source/Drain-Kontakte 132 eine gerade obere Seitenwand und eine kolinear gerade untere Seitenwand auf, die durch eine Vertiefung in die Source/Drain-Kontakte 132 getrennt sind.
  • Gemäß der Darstellung in 14 bilden solche Verfahren eine dielektrische Schicht 140 (z. B. ILD) auf den Source/Drain-Kontakten 132 (abscheiden oder aufwachsen). Gemäß der Darstellung in 15A strukturiert diese Bearbeitung die dielektrische Schicht 140 unter Verwendung einer strukturierten Maske 144, um Öffnungen 146 zu den Source/Drain-Kontakten 132 unter Verwendung von Ätzprozessen zu bilden. Man beachte, dass die Maske 144 und die Öffnung 146 in 15A absichtlich als falsch ausgerichtet dargestellt sind, da dies während der Fertigung häufig vorkommt.
  • Der in 15A gezeigte Ätzprozess kann das Material, das für die unteren Abstandshalter 124 verwendet wird, stärker beschädigen als das Material, das für die oberen Abstandshalter 130 verwendet wird. Beispielsweise, wie in 15B gezeigt, wenn die oberen Abstandshalter 130 nicht vorhanden sind (und die gleiche Maske 144 ist fehlausgerichtet), können Teile eines ersten Abstandshalters 124, der über die gesamte Länge der Seitenwand des Gate-Stapels 114, 106 verläuft, unerwünschterweise entfernt werden, was zu einem Bereich 147 führt, in dem ein Kurzschluss in der Folge auftreten, sobald der Via-Leiter gebildet wird. Die unteren Abstandshalter 124 werden jedoch während des in 15A gezeigten Ätzens durch die stärker ätzresistenten oberen Abstandshalter 130 geschützt, so dass die Verwendung eines stärker beständigen Ätzwiderstandmaterials für die oberen Abstandshalter 130, die entlang den oberen Seitenwänden der Aussparungen angeordnet sind, einen erheblichen Ätzschaden verhindert, während es weiterhin möglich ist, dass ein Material mit geringerem Ätzwiderstand, aber höherer elektrischer Leistung (niedrigerer Ceff-Wert), für die unteren Abstandshalter 124 entlang der unteren Seitenwände der Gate-Stapel 114, 106 verwendet wird.
  • 16 veranschaulicht, dass die Bearbeitung hierin Via-Leiter 148 in den Via-Öffnungen 146 bildet. Wenn solche Via-Leiter 148 in der in 15B gezeigten Struktur gebildet würden, würde ein Kurzschluss zwischen dem Gate-Leiter 114 und dem Source/Drain-Kontakt 132 auftreten, verursacht durch den Via-Leiter 148, der den Bereich 147 füllt (durch den Via-Leiter 148, der eine elektrische Verbindung zwischen dem Gate-Leiter 114 und dem Source/Drain-Kontakt 132 bildet).
  • 16 zeigt auch eine CMOS-Struktur 105, die einen ersten Transistor (Source 120A, Kanal 102A, Gate 114A und gemeinsames Drain 120C) und einen zweiten Transistor mit entgegengesetzter Polarität (Source 120B, Kanal 102B, Gate 114B und gemeinsamem Drain 120C) umfasst. Mit solchen Strukturen können mehrere logische Operatoren ausgeführt werden, beispielsweise ein Inverter. Während das Beispiel in den 2-16 eine spezifische Transistorstruktur darstellt, würde der Fachmann ferner verstehen, dass der untere Abstandhalter 124 und der obere Abstandhalter 130 zwischen dem Gate-Stapel 114, 106 und dem Source/Drain-Kontakt 132 in jeder Transistorstruktur verwendet werden könnten, die einen Isolator zwischen Leitern aufweist, die elektrisch getrennt werden sollen, und insbesondere in allen Strukturen, bei denen eine geringere Kapazität im unteren Abstandshalter 124 mit einem höheren Ätzwiderstand im oberen Abstandshalter 130 gewünscht wird.
  • 17 und 18 sind eine vergrößerte Teilansicht der Strukturen, die auf einer der Source/Drain-Strukturen 120 zentriert sind. 17 zeigt, dass der untere Abschnitt L der Seitenwände (des Gate-Stapels 114, 106 oder des Source/Drain-Kontakts 132) näher an der Source/Drain-Struktur 120 liegt als der obere Abschnitt U der Seitenwände (des Gate-Stapels 114, 106 oder des Source/Drain-Kontakts 132). Der untere Abschnitt L kann auch ungefähr die gleiche Länge aufweisen, wie der obere Abschnitt U (z. B. 50/50), oder kann verschiedene Längen aufweisen (z. B. 60/40, 70/30, 80/20 usw.).
  • In einigen Strukturen hierin ist der untere Abschnitt L der Seitenwandabstandshalter mindestens so lang wie die Höhe der Oberseite des Gate-Leiters 114 (mindestens so lang, wie weit sich der Gate-Leiter 114 von der ersten Schicht 110 erstreckt). Mit anderen Worten ist der untere Abstandshalter 124 mindestens so groß wie der Gate-Leiter 114 (von der ersten Schicht 110), um zu verhindern, dass der obere Abstandshalter 130 den Gate-Leiter 114 berührt. Es kann wünschenswert sein, zu verhindern, dass der obere Abstandshalter 130 den Gate-Leiter 114 kontaktiert, um für den Transistor eine erhöhte effektive Kapazität zu vermeiden.
  • 17 veranschaulicht auch, dass die Überlappung des oberen Abstandshalters 130 auf dem unteren Abstandshalter 124 bewirkt, dass sich der obere Abstandshalter 130 in den Source/Drain-Kontakt 132 erstreckt. Die Ausdehnung des oberen Abstandshalters 130 in den Source/Drain-Kontakt 132 verringert die Breite des Source/Drain-Kontakts von W1 bis W2 entlang des Bereichs, in dem der obere Abstandshalter 130 den unteren Abstandshalter 124 überlappt. Auch ist die Länge der Erstreckung des oberen Abstandshalters 130 in den Source/Drain-Kontakt 132 größer als die Länge der Überlappung O des oberen Abstandshalters 130 auf dem unteren Abstandshalter 124 wegen der im oberen Abstandshalter 130 gebildeten Ecke, wenn diese die Oberseite des unteren Abstandshalters 124 bedeckt. Der Betrag, um den sich der obere Abstandshalter 130 in den Source/Drain-Kontakt 132 erstreckt, ist größer als die Länge der Überlappung O und hängt von der Dicke des oberen Abstandshalters 130 ab (hängt beispielsweise von der Dicke der Ecke über der Oberseite des unteren Abstandshalters 124 ab).
  • Wie zuvor erwähnt, kann der obere Abstandshalter 130 den unteren Abstandshalter 124 überlappen, der obere Abstandshalter 130 kann jedoch auch den unteren Abstandshalter 124 nicht überlappen, wenn die in 9 gezeigte Bearbeitung übersprungen wird. 18 zeigt die Struktur, ohne dass der obere Abstandshalter 130 den unteren Abstandshalter 124 überlappt. Wenn der obere Abstandshalter 130 nicht mit dem unteren Abstandshalter 124 überlappt, erstreckt sich der obere Abstandshalter 130 nicht in den Source/Drain-Kontakt 132.
  • Unter erneuter Bezugnahme auf 16 bilden diese verschiedenen Prozesse verschiedene Strukturen, einschließlich einer beispielhaften Vorrichtung 105, die (neben anderen Komponenten) eine erste Schicht 110 oder eine Struktur mit einem Kanalbereich 102 und Source/Drain-Strukturen 120 in der ersten Schicht 110 an gegenüberliegenden Seiten des Kanalbereichs 102, einen Gate-Isolator 116 auf dem Kanalbereich 102 und einen Gate-Stapel 114, 106 auf dem Gate-Isolator 116 umfasst. Zum Beispiel kann die erste Schicht 110 eine Finne aus Halbleitermaterial sein.
  • Der Gate-Stapel 114, 106 kann einen Gate-Leiter 114 und einen Stapel-Isolator 106 auf dem Gate-Leiter 114 umfassen. Der Gate-Stapel 114, 106 weist untere Seitenwände L neben den Source/Drain-Strukturen 120 und obere Seitenwände U distal zu die Source/Drain-Strukturen 120 auf. Ferner befinden sich untere Abstandshalter 124 zwischen den Source/Drain-Kontakten 132 und den unteren Seitenwänden L des Gate-Stapels 114, 106; und obere Abstandshalter 130 befinden sich zwischen den Source/Drain-Kontakten 132 und den oberen Seitenwänden U des Gate-Stapels 114, 106.
  • Bei einigen Strukturen können die oberen Abstandhalter 130 die unteren Abstandhalter 124 teilweise überlappen und bei solchen Strukturen erstrecken sich die oberen Abstandhalter 130 dort in die Source/Drain-Kontakte 132, wo sich die oberen Abstandhalter 130 und die unteren Abstandhalter 124 treffen. Die oberen Abstandshalter 130 sind darüber hinaus aus einem Material gebildet, das durch Ätzprozesse relativ zu den unteren Abstandshaltern 124 weniger beschädigt wird. Zum Beispiel können die oberen Abstandshalter 130 ein Metalloxid- oder Nitridmaterial sein (z. B. Aluminiumoxid, ein Hafniumoxid, ein Siliziumnitrid) usw.) und die unteren Abstandshalter 124 können ein Low-k-Isolatormaterial sein (z. B. ein Siliziumoxid). Auch die unteren Seitenwände L und die oberen Seitenwände U können ungefähr die gleiche Länge aufweisen.
  • 19 ist ein Flussdiagramm, das die oben beschriebene Bearbeitung darstellt. Wie in Punkt 200 gezeigt, strukturieren Verfahren hierin eine Schicht (aus in situ gebildetem oder später dotiertem Halbleitermaterial) zu Finnen, um eine „erste“ Schicht oder Struktur zu bilden. In Punkt 202 bilden diese Verfahren Gate-Isolatoren in den Kanalbereichen der ersten Schicht. Wie zuvor erwähnt, können in Punkt 204 Opfer-Gates an den Gate-Isolatoren gebildet werden. Daraufhin werden Opfer-Gate-Abstandhalter an den Opfergates in Gegenstand 206 gebildet.
  • Als Nächstes bilden diese Verfahren in Punkt 208 Source/Drain-Strukturen auf gegenüberliegenden Seiten von Kanalbereichen in der ersten Schicht, wobei das Opfer-Gate und die Abstandhalter als Selbstausrichtungsmerkmale verwendet werden. In Punkt 210 werden Isolatoren über den Source/Drain-Strukturen gebildet. Als nächstes werden in Punkt 212 die Opfergates entfernt und durch Gate-Leiter ersetzt, die an den Gate-Isolatoren gebildet sind, und Stapel-Isolatoren werden an den Gate-Leitern gebildet, um Gate-Stapel zu bilden. In Punkt 214 werden die Isolatoren über den Source/Drain-Strukturen entfernt, um Zwischengateaussparungen zwischen den Gate-Stapeln zu belassen.
  • Wie in Punkt 216 gezeigt, bilden solche Verfahren ferner einen ersten Abstandshalter an Seitenwänden solcher Gate-Stapel in den Aussparungen zwischen den Gate-Stapeln. Die Gate-Stapel weisen untere Seitenwände neben den Source/Drain-Strukturen und obere Seitenwände distal von den Source/Drain-Strukturen auf. Bei Punkt 216 entfernen diese Verfahren auch den ersten Abstandshalter von den Source/Drain-Strukturen am Boden der Aussparungen.
  • In Punkt 218 wird ein Opfermaterial auf den ersten Abstandshaltern gebildet, um die (nunmehr mit dem ersten Abstandshalter beschichteten) Aussparungen mit einem solchen Opfermaterial zu füllen. Dann reduzieren diese Verfahren in Punkt 220 die Höhe der ersten Abstandshalter und des Opfermaterials in den Aussparungen, um die ersten Abstandshalter nur an den unteren Seitenwänden der Gate-Stapel (um untere Abstandshalter zu bilden) und den oberen Seitenwänden der zu hinterlassen Gate-Stapel freizulegen. Als optionaler Schritt (durch ein gestricheltes Kästchen dargestellt) in Punkt 222 können solche Verfahren die Höhe des Opfermaterials zusätzlich zu den unteren Abstandshaltern zusätzlich reduzieren, bevor die oberen Abstandshalter gebildet werden, und eine solche Bearbeitung bewirkt, dass die oberen Abstandshalter einen Teil der unteren Abstandshalter überlappen (an einer Stelle, an der die unteren Abstandshalter auf die oberen Abstandshalter treffen). Entweder nach 220 oder 222 bilden diese Verfahren dann obere Abstandhalter an den oberen Seitenwänden der Gate-Stapel in Position 224.
  • Das Opfermaterial wird dann in Punkt 226 entfernt, um die Source-Drain-Strukturen an den Böden der Aussparungen freizulegen. Dies ermöglicht die Bildung eines Source/Drain-Kontakts (Leitermaterials) auf den unteren Abstandshaltern, den oberen Abstandshaltern und den Source/Drain-Strukturen, um die (jetzt mit den ersten und zweiten Abstandhalter beschichteten) Aussparungen mit den Source/Drain-Kontakten 228 zu füllen. Wenn die Höhe des Opfermaterials zusätzlich zu den unteren Abstandshaltern in Punkt 222, wie oben optional angegeben, zusätzlich verringert wird, werden sich die oberen Abstandshalter in die Source/Drain-Kontakte erstrecken, wo sich die oberen Abstandshalter und unteren Abstandshalter treffen.
  • In Punkt 230 bilden solche Verfahren eine dielektrische Schicht auf den Source/Drain-Kontakten, strukturieren die dielektrische Schicht, um Öffnungen zu den Source/Drain-Kontakten unter Verwendung von Ätzprozessen zu bilden, und bilden Leiter in den Öffnungen. Dieser Ätzprozess in Punkt 230 kann das Material, das für untere Abstandshalter verwendet wird, stärker beschädigen als das Material, das für die oberen Abstandshalter verwendet wird. Die unteren Abstandshalter werden jedoch während des Ätzens durch die stärker ätzresistenten oberen Abstandshalter geschützt, so dass die Verwendung eines stärker ätzresistenten Materials für die oberen Abstandshalter, die entlang den oberen Seitenwänden der Aussparungen angeordnet sind, eine erhebliche Ätzschädigung verhindert, während sie dennoch weniger ätzresistent ist, aber Material mit höherer elektrischer Leistung, das für die unteren Abstandhalter entlang der unteren Seitenwände der Gatterstapel verwendet wird.
  • Das Flussdiagramm und die Blockdiagramme in den Figuren veranschaulichen die Architektur, Funktionalität und den Betrieb möglicher Implementierungen von Geräten und Verfahren gemäß verschiedenen Ausführungsformen. In dieser Hinsicht kann jeder Block in dem Flussdiagramm oder den Blockdiagrammen ein Modul, ein Segment oder einen Teil von Anweisungen darstellen, der eine oder mehrere ausführbare Anweisungen zum Implementieren der angegebenen logischen Funktion(en) enthält. In einigen alternativen Implementierungen können die in dem Block angegebenen Funktionen in der in den Figuren angegebenen Reihenfolge auftreten. Zum Beispiel können zwei aufeinanderfolgende Blöcke tatsächlich im Wesentlichen gleichzeitig ausgeführt werden, oder die Blöcke können manchmal in umgekehrter Reihenfolge ausgeführt werden, abhängig von der betreffenden Funktionalität. Es wird auch bemerkt, dass jeder Block der Blockdiagramme und/oder der Flussdiagrammdarstellung sowie Kombinationen von Blöcken in den Blockdiagrammen und/oder der Flussdiagrammdarstellung durch hardwarebasierte Spezialsysteme implementiert werden können, die die angegebenen Funktionen oder Vorgänge ausführen Kombinieren von Spezialhardware und Computeranweisungen.
  • Die hierin verwendete Terminologie dient nur der Beschreibung bestimmter Ausführungsformen und soll das Vorstehende nicht einschränken. Wie hier verwendet, sollen die Singularformen „ein“, „eine“ und „der/die/das“ auch die Pluralformen einschließen, sofern der Kontext nicht eindeutig etwas anderes angibt. Wie hierin verwendet, werden Begriffe wie „rechts“, „links“, „vertikal“, „horizontal“, „oben“, „unten“, „oben“, „unten“, „unter“, „darunter“, „unterhalb“, „über“, „überlagern“, „parallel“, „senkrecht“ usw. sind relative Positionen zu verstehen, wie sie orientiert und in den Zeichnungen dargestellt sind (sofern nicht anders angegeben) und Begriffe wie „berühren“, „in direktem Kontakt“, „anstoßen“, „direkt benachbart zu“, „direkt neben“ usw. sollen anzeigen, dass mindestens ein Element ein anderes Element physisch berührt (ohne andere Elemente, die die beschriebenen Elemente trennen). Der Begriff „seitlich“ wird hier verwendet, um die relativen Positionen von Elementen zu beschreiben, und insbesondere um anzuzeigen, dass ein Element auf der Seite eines anderen Elements positioniert ist, im Gegensatz zu über oder unter dem anderen Element, da diese Elemente ausgerichtet und dargestellt sind in den Zeichnungen. Beispielsweise befindet sich ein Element, das seitlich neben einem anderen Element positioniert ist, neben dem anderen Element, ein Element, das seitlich unmittelbar neben einem anderen Element positioniert ist, befindet sich direkt neben dem anderen Element, und ein Element, das ein anderes Element seitlich umgibt, ist benachbart zu den äußeren Seitenwänden des anderen Elements.
  • Hierin beschriebene Ausführungsformen können in einer Vielzahl von elektronischen Anwendungen verwendet werden, einschließlich fortschrittlicher Sensoren, Speicher/Datenspeicher, Halbleiter, Mikroprozessoren und anderen Anwendungen, ohne darauf beschränkt zu sein. Eine sich ergebende Vorrichtung und Struktur, wie beispielsweise ein Chip mit integrierter Schaltung (IC), kann vom Hersteller in Form von rohen Wafern (d. h. als einzelner Wafer, der mehrere nichtverpackte Chips aufweist), als bloßer Chip oder in einer verpackten Form vertrieben werden. Im letzteren Fall ist der Chip in einem Einzelchipgehäuse (beispielsweise einem Kunststoffträger mit an einer Hauptplatine oder einem anderen Träger höherer Ebene befestigten Anschlüssen) oder in einem Multichip-Gehäuse (beispielsweise einem Keramikträger mit Oberflächenverbindungen oder vergrabenen Verbindungen) montiert. In jedem Fall wird der Chip dann mit anderen Chips, diskreten Schaltungselementen und/oder anderen Signalverarbeitungsvorrichtungen als Teil entweder (a) eines Zwischenprodukts, beispielsweise einer Hauptplatine, oder (b) eines Endprodukts integriert. Das Endprodukt kann ein beliebiges Produkt sein, das integrierte Schaltungschips enthält, von Spielzeug und anderen Low-End-Anwendungen bis hin zu fortschrittlichen Computerprodukten mit Display, Tastatur oder anderem Eingabegerät und Zentralprozessor.
  • Die entsprechenden Strukturen, Materialien, Aktionen und Äquivalente aller Mittel oder Stufen plus Funktionselemente in den folgenden Ansprüchen sollen jede Struktur, Material oder Aktion zum Durchführen der Funktion in Kombination mit anderen beanspruchten Elementen, wie sie spezifisch beansprucht werden, umfassen. Die Beschreibung der vorliegenden Ausführungsformen wurde zum Zwecke der Veranschaulichung und Beschreibung vorgelegt, soll jedoch nicht erschöpfend sein oder auf die Ausführungsformen in der offenbarten Form beschränkt sein. Für den Durchschnittsfachmann sind viele Modifikationen und Variationen offensichtlich, ohne vom Umfang und Geist der hier beschriebenen Ausführungsformen abzuweichen. Die Ausführungsformen wurden ausgewählt und beschrieben, um die Prinzipien dieser und die praktische Anwendung am besten zu erläutern und anderen Durchschnittsfachleuten das Verständnis der verschiedenen Ausführungsformen mit verschiedenen Modifikationen zu ermöglichen, die für die bestimmte beabsichtigte Verwendung geeignet sind.

Claims (18)

  1. Vorrichtung (105), umfassend: eine erste Schicht (110) mit Kanalbereichen (102); Source/Drain-Strukturen (120) in der ersten Schicht (110) an gegenüberliegenden Seiten der Kanalbereiche (102); Gate-Stapel (114, 106) auf den Kanalbereichen (102), wobei die Gate-Stapel (114, 106) untere Seitenwände (L) neben den Source/Drain-Strukturen (120) und obere Seitenwände (U) distal von den Source/Drain-Strukturen (120) aufweisen; Source/Drain-Kontakte (132) an den Source/Drain-Strukturen (120); untere Abstandshalter (124) zwischen den unteren Seitenwänden (L) des Gate-Stapels (114, 106) und den Source/Drain-Kontakten (132); und obere Abstandshalter (130) zwischen den oberen Seitenwänden (U) des Gate-Stapels (114, 106) und den Source/Drain-Kontakten (132), wobei die unteren Abstandshalter (124) gegenüber den oberen Abstandshaltern (130) eine andere Ätzcharakteristik aufweisen, wobei sich die oberen Abstandshalter (130) in die Source/Drain-Kontakte (132) erstrecken, wo die oberen Abstandshalter (130) auf die unteren Abstandshalter (124) treffen.
  2. Vorrichtung (105) nach Anspruch 1, wobei die oberen Abstandshalter (130) ein Material umfassen, das durch Ätzprozesse relativ zu den unteren Abstandshaltern (124) weniger beschädigt wird.
  3. Vorrichtung (105) nach Anspruch 1, wobei die oberen Abstandshalter (130) ein Metalloxid- oder Nitridmaterial umfassen und wobei die unteren Abstandshalter (124) ein Low-k-Isolatormaterial umfassen.
  4. Vorrichtung (105) nach Anspruch 1, wobei die oberen Abstandshalter (130) Aluminiumoxid, Hafniumoxid und Siliziumnitrid umfassen und wobei die unteren Abstandshalter (124) Siliziumoxid umfassen.
  5. Vorrichtung (105) nach Anspruch 1, wobei die unteren Seitenwände (L) und die oberen Seitenwände (U) ungefähr die gleiche Länge aufweisen.
  6. Vorrichtung (105) nach Anspruch 1, wobei die erste Schicht (110) eine Finne aus Material umfasst, das einen Halbleiter umfasst.
  7. Vorrichtung (105), umfassend: eine erste Schicht (110) mit Kanalbereichen (102); Source/Drain-Strukturen (120) in der ersten Schicht (110) an gegenüberliegenden Seiten der Kanalbereiche (102); einen Gate-Isolator (116) auf den Kanalbereichen (102); Gate-Stapel (114, 106) auf dem Gate-Isolator (116), wobei die Gate-Stapel (114, 106) einen Gate-Leiter (114) auf dem Gate-Isolator (116) und einen Stapel-Isolator (106) auf dem Gate-Leiter (114) aufweisen und wobei die Gate-Stapel (114, 106) untere Seitenwände (L) neben den Source/Drain-Strukturen (120) und obere Seitenwände (U) distal zu den Source/Drain-Strukturen (120) aufweisen; Source/Drain-Kontakte (132) an den Source/Drain-Strukturen (120); untere Abstandshalter (124) zwischen den unteren Seitenwänden (L) des Gate-Stapels (114, 106) und den Source/Drain-Kontakten (132); und obere Abstandshalter (130) zwischen den oberen Seitenwänden (U) des Gate-Stapels (114, 106) und den Source/Drain-Kontakten (132), wobei die unteren Abstandshalter (124) eine andere Ätzeigenschaft als die oberen Abstandshalter (130) aufweisen und wobei die oberen Abstandshalter (130) die unteren Abstandshalter (124) teilweise überlappen, wobei sich die oberen Abstandshalter (130) in die Source/Drain-Kontakte (132) erstrecken, wo die oberen Abstandshalter (130) auf die unteren Abstandshalter (124) treffen.
  8. Vorrichtung (105) nach Anspruch 7, wobei die oberen Abstandshalter (130) ein Material aufweisen, das durch Ätzprozesse relativ zu den unteren Abstandshaltern (124) weniger beschädigt wird.
  9. Vorrichtung (105) nach Anspruch 7, wobei die oberen Abstandshalter (130) ein Metalloxid- oder Nitridmaterial umfassen und wobei die unteren Abstandshalter (124) ein low-k-Isolatormaterial umfassen.
  10. Vorrichtung (105) nach Anspruch 7, wobei die oberen Abstandshalter (130) ein Aluminiumoxid, ein Hafniumoxid und ein Siliziumnitrid umfassen und wobei die unteren Abstandshalter (124) ein Siliziumoxid umfassen.
  11. Vorrichtung (105) nach Anspruch 7, wobei die unteren Seitenwände (L) und die oberen Seitenwände (U) ungefähr die gleiche Länge aufweisen.
  12. Vorrichtung (105) nach Anspruch 7, wobei die erste Schicht (110) eine Finne aus Material umfasst, das einen Halbleiter umfasst.
  13. Verfahren, umfassend: ein Bilden von Source/Drain-Strukturen (120) an gegenüberliegenden Seiten von Kanalbereichen (102) in einer ersten Schicht (110); ein Bilden von Gate-Isolatoren (116) auf den Kanalbereichen (102); ein Bilden von Gate-Leitern (114) auf den Gate-Isolatoren (116) und ein Bilden eines Stapel-Isolators (106) auf den Gate-Leitern (114), um Gate-Stapel (114, 106) zu bilden; ein Bilden von ersten Abstandshaltern (124) an Seitenwänden der Gate-Stapel (114, 106) in Aussparungen (133) zwischen den Gate-Stapeln (114, 106), wobei die Gate-Stapel (114, 106) untere Seitenwände (L) neben den Source/Drain-Strukturen (120) und obere Seitenwände (U) distal zu den Source/Drain-Strukturen (120) aufweisen; ein Bilden eines Opfermaterials (126) auf den ersten Abstandshaltern (124), um die Aussparungen (133) mit dem Opfermaterial (126) zu füllen; ein Verringern einer Höhe der ersten Abstandshalter (124) und des Opfermaterials (126) in den Aussparungen (133), um die ersten Abstandshalter (124) an den unteren Seitenwänden (L) und die oberen Seitenwände (U) freizulegen; ein Bilden von oberen Abstandshaltern (130) an den oberen Seitenwänden (U), wobei die ersten Abstandshalter (124) eine andere Ätzcharakteristik als die oberen Abstandshalter (130) aufweisen; ein Entfernen des Opfermaterials (126), um die Source-Drain-Strukturen (120) freizulegen; ein Bilden von Source/Drain-Kontakten (132) an den ersten Abstandshaltern (124), den oberen Abstandshaltern (130) und den Source/Drain-Strukturen (120), um die Aussparungen (133) mit den Source/Drain-Kontakten (132) zu füllen; ein Bilden einer dielektrischen Schicht (140) auf den Source/Drain-Kontakten (132); ein Strukturieren der dielektrischen Schicht (140), um Öffnungen (146) zu den Source/Drain-Kontakten (132) zu bilden; und ein Bilden von Leitern (148) in den Öffnungen (146) bilden.
  14. Verfahren nach Anspruch 13, ferner umfassend ein zusätzliches Verringern der Höhe des Opfermaterials (126) relativ zu den ersten Abstandshaltern (124) vor dem Bilden der oberen Abstandshalter (130), um zu bewirken, dass die oberen Abstandshalter (130) einen Abschnitt der ersten Abstandshalter (124) überlappen, wo die ersten Abstandshalter (124) die oberen Abstandshalter (130) treffen.
  15. Verfahren nach Anspruch 14, wobei das zusätzliche Verringern der Höhe des Opfermaterials (126) die oberen Abstandshalter (130) so bildet, dass sie sich in den Source/Drain-Kontakt (132) erstrecken, wo die oberen Abstandshalter (130) auf die ersten Abstandshalter (124) treffen.
  16. Verfahren nach Anspruch 13, wobei das Strukturieren der dielektrischen Schicht (140) einen Ätzprozess umfasst, der die ersten Abstandshalter (124) mehr als die oberen Abstandshalter (130) beschädigt.
  17. Verfahren nach Anspruch 13, ferner umfassend ein Entfernen der ersten Abstandshalter (124) von den Source/Drain-Strukturen (120) am Boden der Aussparungen (133), bevor die Aussparungen (133) mit dem Opfermaterial (126) gefüllt werden.
  18. Verfahren nach Anspruch 13, ferner umfassend ein Strukturieren eines Halbleitermaterials in Finnen, um die erste Schicht (110) zu bilden.
DE102019207381.6A 2018-06-21 2019-05-21 Unterschiedliche untere und obere Abstandshalter für einen Kontakt Active DE102019207381B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/014,076 2018-06-21
US16/014,076 US10522644B1 (en) 2018-06-21 2018-06-21 Different upper and lower spacers for contact

Publications (2)

Publication Number Publication Date
DE102019207381A1 DE102019207381A1 (de) 2019-12-24
DE102019207381B4 true DE102019207381B4 (de) 2023-12-21

Family

ID=68806022

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019207381.6A Active DE102019207381B4 (de) 2018-06-21 2019-05-21 Unterschiedliche untere und obere Abstandshalter für einen Kontakt

Country Status (3)

Country Link
US (1) US10522644B1 (de)
DE (1) DE102019207381B4 (de)
TW (1) TWI723401B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102612592B1 (ko) * 2018-10-15 2023-12-12 삼성전자주식회사 반도체 소자
US10892338B2 (en) 2018-10-24 2021-01-12 Globalfoundries Inc. Scaled gate contact and source/drain cap
US10811319B2 (en) * 2018-11-29 2020-10-20 Globalfoundries Inc. Middle of line structures
US11152284B1 (en) 2020-05-07 2021-10-19 Sandisk Technologies Llc Three-dimensional memory device with a dielectric isolation spacer and methods of forming the same
US11257926B2 (en) 2020-06-08 2022-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned contact structures
US11316023B2 (en) * 2020-06-15 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Dumbbell shaped self-aligned capping layer over source/drain contacts and method thereof
US20220336607A1 (en) * 2021-04-20 2022-10-20 Qualcomm Incorporated Transistor cell with self-aligned gate contact

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150255571A1 (en) 2014-03-10 2015-09-10 Qualcomm Incorporated Semiconductor device having a gap defined therein
DE102018218518A1 (de) 2017-11-22 2019-05-23 Globalfoundries Inc. Epitaktische Strukturen in komplementären Feldeffekttransistoren

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766969A (en) 1996-12-06 1998-06-16 Advanced Micro Devices, Inc. Multiple spacer formation/removal technique for forming a graded junction
US6399512B1 (en) 2000-06-15 2002-06-04 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer
US6635566B1 (en) 2000-06-15 2003-10-21 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit
US6492270B1 (en) 2001-03-19 2002-12-10 Taiwan Semiconductor Manufacturing Company Method for forming copper dual damascene
US7091098B2 (en) 2004-04-07 2006-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with spacer having batch and non-batch layers
US8129764B2 (en) 2008-06-11 2012-03-06 Aptina Imaging Corporation Imager devices having differing gate stack sidewall spacers, method for forming such imager devices, and systems including such imager devices
US8436404B2 (en) 2009-12-30 2013-05-07 Intel Corporation Self-aligned contacts
US9269792B2 (en) * 2014-06-09 2016-02-23 International Business Machines Corporation Method and structure for robust finFET replacement metal gate integration
US10622458B2 (en) * 2017-05-19 2020-04-14 International Business Machines Corporation Self-aligned contact for vertical field effect transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150255571A1 (en) 2014-03-10 2015-09-10 Qualcomm Incorporated Semiconductor device having a gap defined therein
DE102018218518A1 (de) 2017-11-22 2019-05-23 Globalfoundries Inc. Epitaktische Strukturen in komplementären Feldeffekttransistoren

Also Published As

Publication number Publication date
US10522644B1 (en) 2019-12-31
TW202011608A (zh) 2020-03-16
TWI723401B (zh) 2021-04-01
US20190393321A1 (en) 2019-12-26
DE102019207381A1 (de) 2019-12-24

Similar Documents

Publication Publication Date Title
DE102019207381B4 (de) Unterschiedliche untere und obere Abstandshalter für einen Kontakt
DE102018218518B4 (de) Epitaktische Strukturen in komplementären Feldeffekttransistoren
DE102014219912B4 (de) Verfahren zum Bilden von FinFET-Halbleitervorrichtungen unter Verwendung einer Austauschgatetechnik und die resultierenden Vorrichtungen
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102014019360B4 (de) Halbleiterstruktur und ihr herstellungsverfahren
DE102019126237A1 (de) Dielektrische finnen mit unterschiedlichen dielektrizitätskonstanten und grössen in unterschiedlichen zonen einer halbleitervorrichtung
DE102019215248B4 (de) Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten sowie verfahren zu seiner herstellung
DE102015106411B4 (de) Obere metallische kontaktpads als lokale verbinder von vertikaltransistoren
DE102019116998B4 (de) Leitfähiger kontakt mit treppenartigen barriereschichten
DE102018218869A1 (de) Verfahren zum Bilden von Kontaktstrukturen auf integrierten Schaltungsprodukten
DE102005009023A1 (de) Gateelektrodenstruktur und Transistor mit asymmetrischen Abstandselementen und Verfahren zum Herstellen derselben
DE102010038742A1 (de) Verformungstechnologie in dreidimensionalen Transistoren auf der Grundlage eines verformten Kanalhalbleitermaterials
DE102019103422A1 (de) Verwenden von Maskenschichten zum Erleichtern der Herstellung von selbstjustierten Kontakten und Durchkontaktierungen
DE112020000212B4 (de) Verfahren zur herstellung eines transistorkanals mit vertikal gestapelten nanoschichten, die durch finnenförmige brückenzonen verbunden sind
DE102016119021B4 (de) Dummy-MOL-Entfernung zur Leistungsverbesserung
DE102010016000A1 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112020005848T5 (de) Halbleiterbauelement, verfahren zum herstellen eines halbleiterbauelements und elektronische einrichtung mit diesem halbleiterbauelement
DE102011004922A1 (de) Erhöhte Integrität von Metallgatestapeln mit großem ε durch Abdecken von STI-Gebieten
DE102010002411A1 (de) Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE102021132381A1 (de) Transistor mit selbstausgerichteten multi-level-gate und source-/drain-anschlüssen und verfahren
DE102023118803A1 (de) Integrierte Galliumnitrid-Transistoren mit hoher Elektronenbeweglichkeit im Verarmungs- und Anreicherungsmodus
DE102018216139A1 (de) Ldmos-finfet-strukturen mit mehreren gatestrukturen
DE102020133746A1 (de) Transistoren mit asymmetrisch angeordneten source/drain-gebieten
DE102021108764A1 (de) Halbleitende metalloxidtransistoren mit einem strukturierten gate und verfahren zum bilden derselben
DE102019208487B4 (de) Vorrichtung und Verfahren mit Verwenden von Kappen auf Source/Drain-Kontakten während eines Gate-Schnitts

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division