-
Gebiet der vorliegenden Erfindung
-
Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung komplexer integrierter Schaltungen, die Transistoren mit einer nicht-ebenen Kanalarchitektur enthalten.
-
Beschreibung des Stands der Technik
-
Die Herstellung moderner integrierter Schaltungen, etwa von CPU's, Speicherbauelementen, ASIC's (anwendungsspezifischen integrierten Schaltungen) und dergleichen erfordert es, dass eine große Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau hergestellt wird, wobei Feldeffekttransistoren eine wichtige Art an Schaltungselementen repräsentieren, die das Leistungsverhalten der integrierten Schaltungen wesentlich bestimmen. Generell wird eine Vielzahl an Prozesstechnologien aktuell eingesetzt, wobei für viele Arten komplexer Schaltungen mit Feldeffekttransistoren die MOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung beispielsweise der MOS-Technologie werden Millionen Transistoren, beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, dass eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche gebildet sind, die aus stark dotierten Gebieten, die als Drain- und Sourcegebieten bezeichnet werden, und einen leicht dotierten oder nicht-dotierten Gebiet, etwa einem Kanalgebiet, erzeugt ist, das benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden. Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt u. a. von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und für eine gegebene Transistorarchitektur – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird.
-
Gegenwärtig wird die Mehrzahl der integrierten Schaltungen auf der Grundlage von Silizium hergestellt auf Grund dessen nahezu unbegrenzter Verfügbarkeit, auf Grund der gut verstandenen Eigenschaften des Siliziums und zugehöriger Materialien und Prozesse und auf Grund der Erfahrung, die während der letzten 50 Jahre gewonnen wurde. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material der Wahl für künftige Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die große Bedeutung des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Isolation unterschiedlicher Gebiete voneinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und ermöglicht damit das Ausführen nachfolgender Hochtemperaturprozesse, wie sie beispielsweise für Ausheizprozesse erforderlich sind, um Dotierstoffe zu aktivieren und um Kristallschäden auszuheilen, ohne dass die elektrischen Eigenschaften der Grenzfläche beeinträchtigt werden.
-
Aus den zuvor dargelegten Gründen wird Siliziumdioxid vorzugsweise als ein Basismaterial für Gateisolationsschichten in Feldeffekttransistoren verwendet, die die Gateelektrode, die häufig aus Polysilizium oder anderen metallenthaltenden Materialien aufgebaut ist, von dem Siliziumkanalgebiet trennt. Beim stetigen Verbessern des Bauteilverhaltens von Feldeffekttransistoren wurde die Länge des Kanalgebiets stetig verringert, um die Schaltgeschwindigkeit und den Durchlassstrom zu erhöhen. Da das Transistorverhalten u. a. durch die Spannung gesteuert ist, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets in eine ausreichend hohe Ladungsträgerdichte zu invertieren, um damit den gewünschten Durchlassstrom bei einer vorgegebenen Versorgungsspannung zu erreichen, ist ein gewisser Grad an kapazitiver Kopplung erforderlich, die von dem Kondensator hervorgerufen wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet ist. Es zeigt sich, dass eine Verringerung der Kanallänge bei einer ebenen Transistorkonfiguration eine erhöhte kapazitive Kopplung erfordert, um das sogenannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten kann zu einem erhöhten Leckstrom und zu einer ausgeprägten Abhängigkeit der Schwellwertspannung von Kanallänge führen. Aggressiv skalierte ebene Transistorbauelemente mit einer relativ geringen Versorgungsspannung und damit mit einer reduzierten Schwellwertspannung weisen einen exponentiellen Anstieg des Leckstromes auf Grund der erforderlichen erhöhten kapazitiven Kopplung der Gateelektrode zu dem Kanalgebiet auf. Somit wird die Dicke der Siliziumdioxidschicht entsprechend verringert, um die erforderliche Kapazität zwischen dem Gate und dem Kanalgebiet zu erreichen. Beispielsweise erfordert eine Kanallänge von ungefähr 0,08 μm ein Gatedielektrikum aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm. Obwohl die Verwendung von Hochgeschwindigkeitstransistorelementen mit einem extrem kurzen Kanal typischerweise auf Hochgeschwindigkeitsanwendungen beschränkt ist, wohingegen Transistoren mit einem längeren Kanal für weniger kritische Anwendungen eingesetzt werden, etwa als Speichertransistoren, erreicht der relativ hohe Leckstrom, der durch das direkte Tunneln von Ladungsträgern durch eine sehr dünne Siliziumdioxidgateisolationsschicht hervorgerufen wird, Werte bei einer Oxiddicke im Bereich von 1 bis 2 nm, die nicht mehr mit den Anforderungen für viele Arten von Schaltungen verträglich sind.
-
Aus diesen Gründen wurden viele alternative Vorgehensweisen in dem Versuch entwickelt, das Leistungsvermögen von planaren Transistoren weiter zu verbessern, wobei die zuvor beschriebenen Probleme vermieden werden. Z. B. wurde das Ersetzen von Siliziumdioxid als Material für Gateisolationsschichten in Betracht gezogen, insbesondere für extrem dünne Siliziumdioxidgateschichten. Beispielsweise kann dielektrisches Material mit einer deutlich größeren Dielektrizitätskonstante verwendet werden, etwa Hafniumoxid und dergleichen, was jedoch zusätzliche komplexe Prozesse bedeutet, wodurch zu einem insgesamt komplexen Gesamtprozessablauf beigetragen wird. Gemäß anderen Strategien wird das Leistungsvermögen planarer Transistoren effizient gesteigert, indem die Gitterstruktur in siliziumbasierten Halbleitermaterialien modifiziert wird. Es ist gut bekannt, dass eine Zugverformung oder eine Druckverformung die Ladungsträgerbeweglichkeit in siliziumbasierten Halbleitermaterialien merklich verändern, wodurch eine deutliche Leistungssteigerung planarer Transistoren möglich ist. Beispielsweise führt bei einer standardmäßigen Kristallorientierung eines siliziumbasierten Materials das Erzeugen einer Zugverformungskomponente entlang der Stromflussrichtung des Kanalgebiets eines planaren Transistors zu einer deutlichen Steigerung der Beweglichkeit von Elektronen und somit zu einer Steigerung der Schaltgeschwindigkeit und des Durchlassstromes des Transistors. Andererseits kann für die gleiche standardmäßige Kristallkonfiguration eine uniaxiale kompressive Verformung in dem Kanalgebiet die Beweglichkeit von Löchern erhöhen, wodurch die Möglichkeit geschaffen wird, das Leistungsvermögen von p-Kanaltransistoren zu erhöhen. Eine entsprechende Verformungskomponente kann erreicht werden, indem global verformte Halbleitermaterialien bereitgestellt werden, die in jeweiligen aktiven Gebieten von Transistoren ausgebildet sind. In anderen gut etablierten Prozesstechniken wird die Verformung lokal in dem Kanalgebiet der Transistoren erzeugt, indem diverse verformungsinduzierende Mechanismen eingesetzt werden, etwa der Einbau eines verformungsinduzierenden Halbleitermaterials in die Drain- und Sourcegebiete von n-Kanaltransistoren und/oder p-Kanaltransistoren. Beispielsweise führt das Bereitstellen einer Silizium/Germanium-Legierung in den Drain- und Sourcegebieten auf Grund der Gitterfehlanpassung zwischen dem Siliziumbasismaterial und der Silizium/Germanium-Legierung zu einem verformten Zustand, wodurch eine im Wesentlichen uniaxiale kompressive Verformungskomponente hervorgerufen wird, die somit das Leistungsvermögen von p-Kanaltransistoren steigert. Ferner können andere gut etablierte verformungsinduzierende Mechanismen in Form von stark verspannten Materialien angewendet werden, die in unmittelbarer Nähe zu den Transistoren angeordnet werden, wodurch ebenfalls eine gewünschte Verformungskomponente hervorgerufen wird. Zu diesem Zweck kann das dielektrische Zwischenschichtmaterial, das in der Kontaktebene der Transistoren vorgesehen ist, verwendet werden, um eine gewünschte Art an Verformung hervorzurufen.
-
1a zeigt schematisch eine perspektivische Ansicht eines komplexen Halbleiterbauelements 100 mit einem planaren Transistor 150, der in komplexen Logikschaltungen, etwa CPU's und dergleichen, verwendet werden kann, um damit eine hohe Schaltgeschwindigkeit und den erforderlichen Durchlassstrom bereitzustellen, wie dies für komplexe Anwendungen erforderlich ist. Wie gezeigt, umfasst das konventionelle Bauelement 100 ein Substrat 101, etwa ein Siliziumsubstrat und dergleichen, möglicherweise in Verbindung mit einer vergrabenen isolierenden Schicht 102, wodurch eine SOI-(Silizium-auf-Isolator-)Architektur geschaffen wird, die generell gewisse Vorteile im Hinblick auf die Schaltgeschwindigkeit und dergleichen bieten. Ferner ist eine siliziumbasierte Halbleiterschicht 103 auf der vergrabenen isolierenden Schicht 102 ausgebildet und umfasst mehrere „aktive” Gebiete 103a, die mittels Isolationsstrukturen 103b, etwa mittels flacher Grabenisolationen und dergleichen, lateral begrenzt sind. Es sollte beachtet werden, dass ein aktives Gebiet als ein Halbleitergebiet zu verstehen ist, in welchem geeignete PN-Übergänge für mindestens einen Transistor ausgebildet sind oder noch auszubilden sind. In dem gezeigte Beispiel umfasst das aktive Gebiet 103a ein Sourcegebiet 152 und ein Draingebiet 153, die stark dotierte Halbleitergebiete darstellen, so dass eine moderat hohe Leitfähigkeit erreicht wird und ein pn-Übergang mit einem Kanalgebiet 154 gebildet wird, das zwischen dem Sourcegebiet 152 und dem Draingebiet 153 angeordnet ist. Im Fall eines p-Kanal-Anreicherungstransistors sind die Drain- und Sourcegebiete 153, 152 p-dotiert, während das Kanalgebiet 154 leicht n-dotiert ist. Um somit einen hohen Durchlassstrom des Transistors 150 im Falle eines p-Kanaltransistors zu erreichen, muss das Kanalgebiet 154 mit Löchern als Ladungsträger angereichert werden, um einen p-leitfähigen Pfad von dem Sourcegebiet 152 zum Draingebiet 153 zu erzeugen. Für einen n-Kanaltransistor sind invers dotierte Drain- und Sourcegebiete und ein entsprechend invers dotiertes Kanalgebiet vorzusehen. Der Transistor 150 umfasst ferner eine Gateelektrodenstruktur 151, die ein Elektrodenmaterial 151a aufweist, das auf einem Gatedielektrikumsmaterial 151b ausgebildet ist, das wiederum das Elektrodenmaterial 151a von dem Kanalgebiet 154 trennt. Häufig wird eine Abstandshalterstruktur 151c an Seitenwänden des Elektrodenmaterials 151a bereitgestellt, wobei der Einfachheit halber die Abstandshalter 151c so dargestellt sind, dass diese durchsichtig sind, um nicht in unerwünschter Weise die Darstellung des Transistors 150 zu erschweren.
-
Die Grenzfläche zwischen dem Kanalgebiet 154 und dem Gatedielektrikumsmaterial 151b bestimmt im Wesentlichen die elektronischen Eigenschaften des Transistors 150, wobei diese Grenzfläche als eine einzelne Ebene vorgesehen ist, so dass der Transistor 150 als ein planares Transistorbauelement betrachtet werden kann. Wie zuvor erläutert ist, ist ein wichtiger Parameter des Transistors 150 die Länge der Gateelektrodenstruktur 151, die als die horizontale Erstreckung des Elektrodenmaterials 151a zu verstehen ist. Beispielsweise beträgt in komplexen Anwendungen die Gatelänge ungefähr 50 nm oder weniger, wodurch somit eine hohe kapazitive Kopplung des Elektrodenmaterials 151a an das Kanalgebiet 154 über das Gatedielektrikumsmaterial 151b erforderlich ist. Folglich müssen die Dicke und/oder die Materialzusammensetzung des Gatedielektrikumsmaterials 151b geeignet ausgewählt werden, um die gewünschte kapazitive Kopplung zu behalten. Des weiteren ist der gesamte Durchlassstrom des Transistors 150 auch durch die Transistorbreite festgelegt, die als 150w gekennzeichnet ist, da die Breite 150w den gesamten Bereich festlegt, der für den Ladungsträgertransport verfügbar ist.
-
Auf Grund der Beschränkungen im Hinblick auf Leckströme durch das Gatedielektrikumsmaterial und auf Grund der Komplexität der Strukturierung von Gateelektrodenstrukturen und aktiven Gebieten zum Erreichen des erforderlichen hohen Durchlassstromes in Verbindung mit einer hohen Schaltgeschwindigkeit wurden zusätzliche Mechanismen eingerichtet, um eine gewünschte Art an Verformung 156 in dem Kanalgebiet 154 zu erhalten. Beispielsweise wird eine verformungsinduzierende Halbleiterlegierung 155 in das Draingebiet und das Sourcegebiet 152, 153 eingebaut, wobei diese einen verformten Zustand erhalten und somit die Verformung 156 hervorrufen. Alternativ oder zusätzlich zu dem verformungsinduzierenden Material 155 wird die Abstandshalterstruktur 151 ggf. als ein stark verspanntes dielektrisches Material vorgesehen und/oder es wird ein weiteres Material auf den Drain- und Sourcegebieten 152, 153 in einem stark verspannten Zustand vorgesehen, wodurch ebenfalls ein gewisser Grad an Verformung in dem Kanalgebiet 154 hervorgerufen wird. Obwohl diese Mechanismen eine ausgeprägte Steigerung des Transistorleistungsverhaltens für eine gegebene geometrische Konfiguration des Transistors 150 ergeben, wird bei einer weiteren Größenreduzierung der Bauelemente, d. h. bei einer weiteren Verringerung der Länge der Gateelektrodenstruktur 151, die Effizienz dieser Mechanismen deutlich verringert, woraus sich ein weniger ausgeprägter Leistungszugewinn ergibt.
-
Aus diesen Gründen wurden alternative Transistorarchitekturen vorgeschlagen, etwa „dreidimensionale” Architekturen, in denen eine gewünschte Kanalbreite und somit eine Transistorbreite bei insgesamt geringeren lateralen Abmessungen erreicht wird, während gleichzeitig eine bessere Steuerbarkeit des Stromflusses durch das Kanalgebiet erreicht wird. Dazu wurden sogenannte FinFET's vorgeschlagen, in denen ein dünnes Band oder ein Steg aus Silizium über einem Substrat hergestellt ist, wobei auf beiden Seiten des Stegs und auf einer oberen Fläche ein Gatedielektrikumsmaterial und ein Gateelektrodenmaterial vorgesehen sind, wodurch ein Transistor mit mehreren Gates realisiert wird, dessen gesamtes Kanalgebiet vollständig verarmt ist. Typischerweise wird in anspruchsvollen Anwendungen die Breite der Siliziumstege in der Größenordnung von 10 bis 20 nm und deren Höhe liegt in der Größenordnung von 30 bis 40 nm.
-
Somit bieten FinFET-Architekturen Vorteile im Hinblick auf die Steigerung der wirksamen Kopplung der Gateelektrode an die diversen Kanalgebiete, ohne dass eine entsprechende Verringerung der Dicke des Gatedielektrikumsmaterials erforderlich ist. Durch das Bereitstellen dieser nicht-planaren Transistorarchitektur kann auch die wirksame Kanalbreite vergrößert werden, so dass für vorgegebene laterale Gesamtabmessungen eines Transistors ein höherer Durchlassstrom erreicht wird.
-
1b zeigt schematisch eine perspektivische Ansicht des Halbleiterbauelements 100, das einen FinFET 120 aufweist, der eine beliebige dreidimensionale oder „vertikale” Transistorarchitektur darstellen soll. Wie gezeigt, umfasst das Bauelement 100 das Substrat 101 und die isolierende Schicht 102, auf der mehrere Halbleiterstege 110 ausgebildet sind, die somit die „Reste” eines Teils der Halbleiterschicht 103 (siehe 1a) repräsentieren. Eine Gateelektrodenstruktur 130 ist ferner benachbart zu einem zentralen Bereich der Halbleiterstege 110 so ausgebildet, dass sie mit entsprechenden Kanalgebieten in Kontakt ist. Es sollte beachtet werden, dass die Gateelektrodenstruktur 130 ein Gatedielektrikumsmaterial aufweist, das an Seitenwänden 110a, 110b und einer oberen Fläche 110c ausgebildet ist. Gemäß diesem Aufbau umfasst jeder der Stege 110 ein Sourcegebiet 122 und ein Draingebiet 123, die entsprechende Endbereiche der Stege 110 darstellen und die somit eine geeignete Dotierstoffkonzentration besitzen, um pn-Übergänge mit dem Kanalgebiet zu bilden, das von der Gateelektrodenstruktur 130 bedeckt ist. Die Halbleiterstege 110 ermöglichen somit einen gesteuerten Stromfluss entlang einer Längsrichtung 110l, wobei der Stromfluss durch die Gateelektrodenstruktur 130 gesteuert ist. Wie zuvor erläutert ist, wird für vorgegebene laterale Abmessungen des Transistors 120 ein deutlich höherer Gesamtdurchlassstrom erreicht, wobei die Gateelektrodenstruktur 130 weniger kritisch ist, beispielsweise im Hinblick auf eine Dicke eines Gatedielektrikumsmaterials und dergleichen.
-
Das Halbleiterbauelement 100 mit dem dreidimensionalen Transistor oder FinFET 120 kann auf der Grundlage beliebiger geeigneter Strukturierungstechniken hergestellt werden, in denen die Halbleiterstege 110 auf der Basis aufwendiger Lithographie- und Ätztechniken erzeugt werden, um durch die anfängliche Halbleiterschicht 103 (siehe 1a) zu ätzen, wobei die vergrabene isolierende Schicht 102 als ein Ätzstoppmaterial dient. Daraufhin wir die Gateelektrodenstruktur 120 hergestellt, beispielsweise durch Bilden eines gewünschten Gatedielektrikumsmaterials, etwa eines siliziumoxidbasierten Materials, was bewerkstelligt werden kann mittels Oxidation und/oder Abscheidung, woran sich das Abscheiden eines Elektrodenmaterials, etwa in Form von Polysilizium und dergleichen, anschließt. Nach dem Bereitstellen des Gateschichtstapels werden geeignete Lithographie- und Ätztechniken angewendet, um die Gateelektrodenstruktur 130 mit der gewünschten Gatelänge, die durch 130l angegeben ist, zu bilden. Da das gesamte Volumen des Kanalgebiets für den Transport von Ladungsträgern verfügbar ist, ergibt selbst eine „Gatelänge” von ungefähr 100 nm einen moderat hohen Durchlassstrom für jeden Halbleitersteg, während andererseits eine bessere Steuerbarkeit erreicht wird, da die Steuerspannung auf das Kanalgebiet von drei Seiten des Halbleiterstegs aus wirkt. Nach dem Vorsehen der Gateelektrodenstruktur 130 werden die Drain- und Sourcegebiete 122, 123 auf der Grundlage von Ionenimplantationsprozessen und dergleichen gemäß einer beliebigen geeigneten Prozessstrategie hergestellt.
-
Um das Leistungsvermögen des FinFET 120 weiter zu steigern, wurde vorgeschlagen auch verformungsinduzierende Mechanismen anzuwenden, wie sie in ähnlicher Weise mit Bezug zu den planaren Transistor 150 aus 1a beschrieben sind, indem etwa stark verspannte dielektrische Materialien nahe an der Transistorkonfiguration vorgesehen werden, indem verformungsinduzierende Halbleitermaterialien in die Halbleiterstege 110 eingebaut werden, und dergleichen. Auf Grund des komplexen dreidimensionalen Aufbaus des Transistors 120 und auf Grund der insgesamt geringeren Abmessungen sind jedoch die entsprechenden verformungsinduzierenden Mechanismen weniger wirksam, wobei gleichzeitig sehr komplexe zusätzliche Prozesse in den gesamten Prozessablauf zu binden sind. Beispielsweise ergibt das Abscheiden eines stark verspannten dielektrischen Materials zwischen und über den Halbleiterstegen 110 markante Beschränkungen im Hinblick auf die Spaltfülleigenschaften der entsprechenden Prozesstechniken, während der Einbau eines verformungsinduzierenden Halbleiterlegierungsmaterials, etwa einer Silizium/Germanium-Legierung, in die Drain- und Sourcebereiche der Halbleiterstege 110 weniger wirksam ist auf Grund der moderat reduzierten Oberflächenbereiche der Halbleiterstege. Beim Wiederaufwachsen des Halbleitermaterials zwischen den Drain- und Source-Endbereichen der Halbleiterstege 110 zur Erzeugung eines zusammenhängenden Drain- und Sourcegebiets ist in ähnliche Weise der Einbau eines verformungsinduzierenden Halbleitermaterials weniger wirksam, da zusätzliches verformungsinduzierendes Halbleitermaterial nicht effizient auf die zentralen Bereiche der Halbleiterstege 110 einwirken kann.
-
Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Erfindung Halbleiterbauelemente und Fertigungstechniken, in denen ein verformungsinduzierender Mechanismus effizient in dreidimensionalen Transistorkonfigurationen vorgesehen wird, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
-
Überblick über die Erfindung
-
Generell stellt die vorliegende Erfindung Halbleiterbauelemente und Fertigungstechniken bereit, in denen ein verformungsinduzierender Mechanismus effizient auf der Grundlage eines verformten Halbleitermaterials eingerichtet wird, das zumindest auf einer Oberfläche eines Halbleitersteges oder eines länglichen Körpers vorgesehen wird, der in einer nichtplanaren Transistorarchitektur verwendet wird. Das verformte Halbleitermaterial kann zumindest in einem Teil des Halbleiterstegs, der dem Kanalgebiet entspricht, vorgesehen werden, wodurch zumindest vorteilhafte Verformungsbedingungen innerhalb des verformten Halbleiterkanalmaterials geschaffen werden, was somit zu einer höheren Ladungsträgerbeweglichkeit innerhalb des Kanalgebiets führt, das in dem Halbleitersteg oder in dem länglichen Halbleiterkörper ausgebildet ist. Es ist gut bekannt, dass ein verformtes Halbleitermaterial effizient auf einem kristallinen Basismaterial hergestellt werden kann, wenn das Basismaterial und das aufgewachsene Halbleitermaterial eine gewisse Fehlanpassung ihrer natürlichen Gitterkonstanten aufweisen, was somit zu einer Anpassung an die Gitterkonstante des Basismaterials durch das aufgewachsene Halbleitermaterial führt, das dann in einem verformten Zustand bereitgestellt wird. Beispielsweise kann ein Silizium/Germanium-Matrial mit einer Germanium-Konzentration von bis zu 35 Atomprozent oder mehr effizient auf einem Siliziumbasismaterial aufgewachsen werden, wobei das Silizium/Germanium-Material mit einer Gitterkonstante aufgewachsen wird, die im Wesentlichen durch die Gitterkonstante des Siliziums bestimmt ist, die kleiner ist als die Gitterkonstante einer Silizium/Germanium-Mischung auf Grund des größeren kovalenten Radius der Germaniumatome im Vergleich zu jenem der Siliziumatome. Folglich wird ein verformter Zustand innerhalb der Silizium/Germanium-Schicht erreicht, der ebenfalls wesentlich die elektronischen Eigenschaften dieses Materials bestimmt. Es wurde erkannt, dass eine geeignete Auswahl eines Verhältnisses aus Länge und Breite des verformten Halbleitermaterials zu einer ausgeprägten gewünschten uniaxialen Verformungskomponente in dem verformten Halbleitermaterial entlang der Stromflussrichtung führt, während die Verformungskomponente senkrecht zu dieser Richtung deutlich geringer ist, wodurch gewünschte Verformungsbedingungen zur Erhöhung der Ladungsträgerbeweglichkeit in dem Kanalgebiet des betrachteten Halbleiterstegs erreicht werden. Durch das Vorsehen eines zusätzlichen Halbleitermaterials in den Halbleiterstegen können daher auch andere elektronische Eigenschaften effizient eingestellt werden, etwa die Schwellwertspannung der Transistoren, beispielsweise in Kombination mit speziellen Gatedielektrikumsmaterialien und dergleichen, wodurch eine bessere Flexibilität bei der Einstellung der gesamten Transistoreigenschaften geschaffen wird. In einigen anschaulichen hierin offenbarten Ausführungsformen wird ein verformungsinduzierendes Halbleitermaterial auf jeglichen Oberflächenbereichen des Halbleiterstegs erzeugt, wodurch die gesamte Verformung in dem Kanalgebiet des Stegs weiter erhöht wird.
-
Ein anschauliches hierin offenbartes Verfahren umfasst das Bereitstellen eines verformten Halbleiterkanalmaterials auf einem Halbleitersteg, der über einem Substrat eines Halbleiterbauelements ausgebildet ist, wobei der Halbleitersteg eine Länge und eine Breite besitzt, die zu einer im Wesentlichen uniaxialen Verformung des Halbleiterkanalmaterials entlang einer Länge des Halbleiterstegs führen. Das Verfahren umfasst ferner das Bilden einer Gateelektrodenstruktur auf zumindest einem zentralen Bereich des Halbleiterstegs, wobei die Gateelektrodenstruktur ausgebildet ist, ein Kanalgebiet in dem Halbleitersteg zu steuern. Des weiteren umfasst das Verfahren das Bilden von Drain- und Sourcebereichen benachbart zu dem Kanalgebiet.
-
Ein noch weiteres anschauliches hierin offenbartes Verfahren betrifft die Herstellung eines Transistors eines Halbleiterbauelements. Das Verfahren umfasst das Bilden eines länglichen Halbleiterkörpers aus einem Halbleiterbasismaterial. Ferner umfasst das Verfahren das Bereitstellen eines verformten Halbleitermaterials auf zumindest einer Oberfläche des länglichen Halbleiterkörpers. Ferner umfasst das Verfahren das Bilden einer Gateelektrodenstruktur über zumindest einem Teil des länglichen Halbleiterkörpers, wobei die Gateelektrodenstruktur eine Gateelektrode aufweist, um ein Kanalgebiet des länglichen Halbleiterkörpers zu steuern.
-
Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst einen Halbleitersteg, der ein Halbleiterbasismaterial und ein verformtes Halbleiterkanalmaterial aufweist, das zumindest auf einer Oberfläche des Halbleiterstegs ausgebildet ist. Das Halbleiterbauelement umfasst ferner eine Gateelektrodenstruktur, die benachbart zu und um zumindest einen Teil des Halbleiterstegs herum ausgebildet ist, wobei die Gateelektrodenstruktur geeignet gestaltet ist, um einen Stromfluss durch zumindest einen Teil des Halbleiterstegs zu steuern.
-
Kurze Beschreibung der Zeichnungen
-
Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
-
1a schematisch eine perspektivische Ansicht eines planaren Transistors mit einem verformungsinduzierenden Mechanismus zeigt;
-
1b schematisch eine perspektivische Ansicht eines dreidimensionalen Transistors, etwa eines FinFET's zeigt, der mehrere Halbleiterstege aufweist, die gemäß konventioneller Prozessstrategien hergestellt sind;
-
2a schematisch eine perspektivische Ansicht eines dreidimensionalen Transistors zeigt, der mehrere Halbleiterstege aufweist, die darauf ausgebildet ein verformtes Kanalmaterial gemäß anschaulicher Ausführungsformen aufweisen;
-
2b schematisch eine Querschnittsansicht des Bauelements aus 2a zeigt;
-
2c und 2d schematisch eine Draufsicht bzw. eine Querschnittsansicht während einer Prozesssequenz zur Herstellung eines verformten Halbleiterkanalmaterials auf einem speziellen aktiven Gebiet gemäß anschaulicher Ausführungsformen zeigen;
-
2e schematisch die kristalline Struktur des Halbleiterbasismaterials und des Kanalmaterials zeigt;
-
2f bis 2h schematisch Draufsichten eines Halbleiterbasismaterials mit einem verformten Halbleitermaterial zeigen, wobei die Verformungsbedingungen für unterschiedliche Verhältnisse der Länge zu Breite gemäß anschaulicher Ausführungsformen gezeigt sind;
-
2i und 2j schematisch Graphen darstellen, die die Änderung der Ladungsträgerbeweglichkeit gegenüber der Länge (2i) und gegenüber der Breite (2j) für einige Beispiele einer Bauteilarchitektur darstellen; und
-
2k schematisch einen Halbleitersteg zeigt, der gemäß mit den obigen Kriterien hergestellt ist, um eine ausgeprägte uniaxiale Verformungskomponente gemäß anschaulicher Ausführungsformen zu erreichen;
-
2l schematisch eine Draufsicht mehrerer Halbleiterstege und einer entsprechenden Gateelektrodenstruktur zeigt, die eine geeignete ausgewählte Länge besitzt, um damit bessere Verformungsbedingungen gemäß anschaulicher Ausführungsformen zu schaffen;
-
2m schematisch eine Draufsicht eines FinFET zeigt, wobei die Halbleiterstege unter der Gateelektrodenstruktur vorgesehen sind und mit zusammenhängenden Drain- und Sourcegebieten gemäß anschaulicher Ausführungsformen in Verbindung stehen;
-
2n und 2o schematisch das Halbleiterbauelement während diverser Fertigungsphasen bei der Ausbildung von Halbleiterstegen mit unterschiedlichen Arten von verformungsinduzierenden Materialien für unterschiedliche Transistorarten gemäß anschaulicher Ausführungsformen zeigen; und
-
2p schematisch eine perspektivische Ansicht von Halbleiterstegen zeigt, wobei jede Oberfläche eines Halbleiterbasismaterials in dem Halbleitersteg von einem verformungsinduzierenden Halbeleitermaterial gemäß noch weiterer anschaulicher Ausführungsformen bedeckt wird.
-
Detaillierte Beschreibung
-
Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die hierin offenbarte Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
-
Im Allgemeinen stellt die vorliegende Erfindung effiziente verformungsinduzierende Mechanismen bereit, indem ein verformtes Halbleitermaterial zumindest im Kanalbereich der Halbleiterstege bereitgestellt wird, wobei diese auch im Weiteren als längliche Halbleiterkörper bezeichnet werden, und wobei die geometrische Konfiguration der Halbleiterstege vorteilhaft ausgenutzt wird, um eine ausgeprägte uniaxiale Verformung in dem verformten Halbleitermaterial zu erzeugen. Folglich kann eine hohe Verformung direkt in dem Kanalgebiet der Halbleiterstege geschaffen werden, so dass für ein besseres gesamtes Transistorleistungsvermögen im Vergleich zu konventionellen verformungsinduzierenden Mechanismen gesorgt ist, die auf eingebetteten verformungsinduzierenden Halbleiterlegierungen beruhen, die jedoch nicht direkt auf das Kanalgebiet einwirken, wie dies auch zuvor mit Bezug zu dem dreidimensionalen Transistor 120 erläutert ist. In einigen anschaulichen Ausführungsformen wird das verformte Halbleitermaterial auf einer oberen Fläche des Halbleiterbasismaterials in einer frühen Fertigungsphase vorgesehen, so dass der resultierende Schichtstapel effizient gemäß gut etablierter Prozessstrategien strukturiert werden kann, ohne dass signifikante Modifikationen erforderlich sind. In anderen anschaulichen hierin offenbarten Ausführungsformen wird ein verformtes Halbleitermaterial auf jeglichen freiliegenden Oberflächenbereichen eines Halbleiterstegs, der auf einem Basismaterial hergestellt ist, erzeugt, wodurch bessere Verformungsbedingungen geschaffen werden und wodurch auch gewünschte elektronische Eigenschaften, beispielsweise im Hinblick auf das Einstellen einer Schwellwertspannung und dergleichen, bereitgestellt werden. Beispielsweise kann eine effiziente Einstellung der Bandlücke auf der Grundlage des verformten Kanalmaterials in Verbindung mit beispielsweise komplexen Gatedielektrikumsmaterialien, etwa Materialien mit großem ε, erreicht werden, die häufig in komplexen Anwendungen eingesetzt werden, um die Gateleckströme zu reduzieren.
-
In anderen anschaulichen Ausführungsformen werden unterschiedliche Arten von verformten Materialien angewendet, beispielsweise für unterschiedliche Arten von Transistoren und dergleichen, um in individueller Weise das Leistungsverhalten von Transistoren, etwa von p-Kanaltransistoren bzw. n-Kanaltransistoren einzustellen. In anderen Fällen wird die uniaxiale Verformungskomponente mit einer geeigneten Auswahl der Kristallkonfiguration der Halbleiterstege kombiniert, indem beispielsweise die Längsrichtung dieser Stege in Bezug auf eine bevorzugte Kristallachse, etwa einer <100> Achse oder einer dazu äquivalente Achse oder in Bezug auf eine <110> Achse oder einer dazu äquivalenten Achse orientiert wird, was eine Zunahme der Leistungssteigerung für unterschiedliche Arten von Transistoren auf der Grundlage der gleichen uniaxialen Verformungskomponente ermöglicht.
-
Mit Bezug zu den 2a bis 2p werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a und 1b verwiesen wird.
-
2a zeigt schematisch eine perspektivische Ansicht eines Halbleiterbauelements 200, das einen dreidimensionalen oder nicht-planaren Transistor 320 aufweist. Der Transistor 220 wird auch als ein FinFET bezeichnet, wie dies auch zuvor erläutert ist. Der Transistor 220 ist über einem Substrat 201 ausgebildet, etwa einem Siliziumsubstrat oder einem anderen geeigneten Trägermaterial, über welchem eine Materialschicht 202 vorgesehen ist, in und über der der Transistor 220 eingerichtet wird. Beispielsweise ist die Materialschicht 202 ein isolierendes Material, etwa in Form von Siliziumdioxidmaterial, Siliziumnitridmaterial und dergleichen. Somit stellt die Schicht 202 eine „vergrabene” isolierende Schicht in einer anfänglichen Fertigungsphase des Substrats 202 dar, wodurch eine SOI-Architektur des Transistors 220 erreicht wird. In anderen Fällen ist die Materialschicht 202 aus einem Halbleitermaterial aufgebaut, wodurch eine Vollsubstratkonfiguration mit einem kristallinen Halbleitermaterial des Substrats 201 erzeugt wird. In der gezeigten Fertigungsphase umfasst der Transistor 220 mehrere Halbleiterstege 210, die auch als längliche Halbleiterkörper mit geeigneten lateralen Abmessungen und einer Höhe betrachtet werden können, so dass dies mit den gesamten Transistoreigenschaften verträglich ist und auch mit den geometrischen Konfigurationen im Einklang ist, wie sie zum Erreichen einer gewünschten hohen Verformungskomponente erforderlich sind, wie dies nachfolgend detaillierter beschrieben ist. Die Halbleiterstege 210 weisen ein Halbleiterbasismaterial 203, etwa ein Siliziummaterial, in Verbindung mit einem verformten Halbleitermaterial auf, etwa einem Silizium/Germanium-Material, einem Silizium/Kohlenstoffmaterial und dergleichen, wie dies zum Erreichen einer gewünschten Verformungskomponente erforderlich ist. In der gezeigten Ausführungsform ist das verformte Halbleitermaterial 212 auf der Oberseite des Basismaterials 203 ausgebildet, während in anderen Fällen jegliche freiliegende Oberflächenbereiche eines Basismaterials von einem verformten Halbleitermaterial abgedeckt sind, wie dies später noch detaillierter beschrieben ist. Ferner ist eine Gateelektrodenstruktur 230 über und in Kontakt mit zumindest einem zentralen Bereich der Halbleiterstege 210 ausgebildet, wobei die Gateelektrodenstruktur 230 ein geeignetes dielektrisches Material in Verbindung mit einem Elektrodenmaterial aufweist, wie dies nachfolgend mit Bezug zu 2b erläutert ist. Wie gezeigt, besitzt die Gateelektrodenstruktur 230 eine spezielle Abmessung entlang einer Längsrichtung der Halbleiterstege 210, wobei die entsprechende laterale Abmessung mit 230l bezeichnet ist und auch als eine Gatelänge bezeichnet wird.
-
2b zeigt schematisch eine Querschnittsansicht des Bauelements 200 entlang der Linie IIb aus 2a. Wie gezeigt, besitzen die Halbleiterstege 210 eine Breite 210w, die im Bereich von 10 bis 50 nm abhängig von den gesamten Anforderungen für das Bauelement 200 liegt. Ferner ist eine Höhe 210h 20 bis 100 nm, wobei dies von den gesamten elektronischen Eigenschaften der Halbleiterstege 210 abhängt. Das verformungsinduzierende Material 212 ist auf der Oberseite des Halbleiterbasismaterials 203 mit einer Dicke 212t vorgesehen, die in komplexen Anwendungen in einem Bereich von 5 nm bis 12 nm liegt, während in anderen anschaulichen Ausführungsformen auch eine Dicke von mehr als 12 nm angewendet wird, wobei zumindest einige Oberflächenbereiche des Materials 203 eine Dicke von weniger als 5 nm erhalten, wie dies nachfolgend detaillierter erläutert ist. Wie ferner gezeigt ist, umfasst die Gateelektrodenstruktur 230 ein Gatedielektrikumsmaterial 231, beispielsweise in Form von eines siliziumdioxidbasierten Materials, eines Siliziumnitridmaterials, eines Siliziumoxinitridmaterials oder eines oder mehrere dieser Materialien in Verbindung mit einem dielektrischen Material mit großem ε, was als ein dielektrisches Material zu verstehen ist, das eine Dielektrizitätskonstante von 10,0 oder höher aufweist, beispielsweise in Form von Hafniumoxid, Hafniumsiliziumoxid, Zirkonoxid und dergleichen. In anderen Fällen ist das dielektrische Material 231 ein dielektrisches Material mit großem ε, ohne dass ein zusätzliches konventionelles dielektrisches Material, etwa Siliziumdioxid und dergleichen erforderlich ist. Des weiteren ist ein Elektrodenmaterial 232 etwa in Form von Polysiliziummaterial und dergleichen vorgesehen, wobei in anspruchsvollen Anwendungen zusätzlich oder alternativ zu einem Halbleitermaterial auch ein metallenthaltendes Material vorgesehen sein kann, etwa in Form von Titannitrid, Tantal, Tantalnitrid, Aluminium und dergleichen. Somit sind Seitenwandflächenbereiche 210s der Halbleiterstege 210 und eine obere Fläche 210c in direktem Kontakt mit dem Gatedielektrikumsmaterial 231, das eine im Wesentlichen gleichmäßige Dicke an jeder dieser Oberflächen aufweisen kann, so dass eine Steuerung des Stromflusses durch die Halbleiterstege 210 effizient über alle diese Oberflächenbereiche bewirkt werden kann. Folglich repräsentiert der Teil des Halbleiterstegs 210, der in direktem Kontakt mit der Gateelektrodenstruktur 230 ist, d. h. mit dem Gatedielektrikumsmaterial 231 und dem Elektrodenmaterial 232, ein Kanalgebiet, dessen Leitfähigkeit durch die elektronischen Eigenschaften des Halbleiterbasismaterials 203 und des verformten Kanalmaterials 212 bestimmt ist. Durch geeignetes Vergrößern der Leitfähigkeit des Materials 212, etwa durch Vorsehen einer erhöhten uniaxialen Verformung entlang der Stromflussrichtung, d. h. in 2b der Richtung senkrecht zur Zeichenebene der 2b, kann somit die Gesamtleitfähigkeit des Kanalgebiets in den Halbleiterstegen 210 vergrößert werden, wodurch auch ein besseres Transistorleistungsverhalten erreicht wird, wie dies auch zuvor erläutert ist.
-
Das in den 2a und 2b gezeigte Halbleiterbauelement 200 kann auf der Grundlage beliebiger geeigneter Prozessstrategien hergestellt werden, um etwa die Halbleiterstege 210 zu strukturieren und um geeignete Gatematerialien für die Struktur 230 bereitzustellen und diese zu strukturieren, wie dies auch etwa zuvor erläutert ist. Das verformte Halbleitermaterial 212 kann auf der Grundlage von Prozesstechniken aufgebracht werden, wie sie nachfolgend detaillierter mit Bezug zu den 2c bis 2h erläutert werden.
-
2c zeigt schematisch eine Draufsicht des Halbleiterbauelements 200 in einer frühen Fertigungsphase. Wie gezeigt, ist eine Vielzahl aktiver Gebiete 203a, 203b lateral durch ein Isolationsgebiet 203c begrenzt. In dieser Hinsicht ist ein aktives Gebiet als ein Halbleitergebiet zu verstehen, das im Allgemeinen der lateralen Größe eines Transistors entspricht, der auf der Grundlage mehrerer Halbleiterstege herzustellen ist, wobei zumindest ein Teil davon aus dem Halbleitermaterial des entsprechenden aktiven Gebiets gebildet ist. Folglich wird zumindest nach dem Strukturieren eines Teils dieser entsprechenden aktiven Gebiete in einen oder mehreren Halbleiterstege oder längliche Halbleiterkörper eine geeignete Dotierstoffsorte so eingebaut, dass pn-Übergänge erzeugt werden, wie dies zum geeigneten Steuern des Stromflusses durch ein Kanalgebiet erforderlich ist, wie dies auch zuvor erläutert ist. Beispielsweise ist das aktive Gebiet 203a ein Halbleitermaterial, das für Halbleiterstege verwendet werden kann, die das verformte Halbleitermaterial 212 (siehe 2b) erhalten, während das aktive Gebiet 203b einem Transistor entspricht, in welchem die Abscheidung des verformten Halbleitermaterials nicht erforderlich ist. Dazu können das aktive Gebiet 203b und ein entsprechender Anteil des Isolationsgebiets 203c durch eine Maske 204 abgedeckt werden.
-
2d zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 200, wie es in 2c gezeigt ist. Wie gezeigt, bedeckt die Maske 204 zumindest das aktive Gebiet 203b, während das aktive Gebiet 203a freiliegt, wobei in einigen anschaulichen Ausführungsformen eine Vertiefung darin ausgebildet ist, um das verformte Halbleitermaterial 212 in einem nachfolgenden selektiven epitaktischen Aufwachsprozess aufzunehmen. Dazu wird eine geeignete Ätzstrategie angewendet, beispielsweise in Form nasschemischer Ätzrezepte, plasmaunterstützter Ätzrezepte, um einen Teil des aktiven Gebiets 203a abzutragen, beispielsweise gemäß der Dicke 212t des verformten Halbleitermaterials, das in und über dem aktiven Gebiet 203a herzustellen ist. Es sollte beachtet werden, dass viele selektive epitaktische Aufwachstechniken etabliert sind und zum Abscheiden von Halbleitermaterialien, etwa Silizium/Germanium, Silizium/Kohlenstoff und dergleichen angewendet werden können. Während eines selektiven Abscheideprozesses wird die Ablagerung eines Halbleitermaterials auf freiliegende Oberflächenbereiche eines kristallinen Basismaterials, etwa des aktiven Gebiets 203a, beschränkt, während eine ausgeprägte Materialabscheidung auf dielektrischen Oberflächenbereichen unterdrückt ist.
-
2e zeigt schematisch eine Querschnittsansicht des Halbleitermaterials, das nach dem selektiven epitaktischen Aufwachsen des verformten Halbleitermaterials 212 erhalten wird. Wie gezeigt, nimmt das Material der Schicht 212 im Wesentlichen die gleiche Kristallkonfiguration wie das Basismaterial 203a, das ein Siliziummaterial repräsentiert, das beispielsweise auf einer isolierenden Schicht oder einem kristallinen Substratmaterial ausgebildet ist, wie dies zuvor erläutert ist. Da im Allgemeinen das Silizium/Germanium-Material eine größere Gitterkonstante besitzt, wenn es in einem nicht verformten Zustand bereitgestellt wird, wird folglich das Material 212 gezwungen, auf der Grundlage der Gitterkonstante des darunter liegenden Siliziummaterials 203a aufzuwachsen und dies führt zu einem ausgeprägten verformten Zustand des Materials 212, der wiederum wesentlich die gesamten elektronischen Eigenschaften, etwa die Beweglichkeit von Löchern und Elektronen, beeinflusst, wobei dies auch von den speziellen Kristallrichtungen abhängt. Wie zuvor erläutert ist, kann eine kompressive Verformung, die entlang einer Stromflussrichtung in einem Siliziummaterial oder einem Silizium/Germanium-Material orientiert ist, wesentlich die Beweglichkeit von Löchern erhöhen, d. h. von den Majoritätsladungsträgern, wodurch eine höhere Leitfähigkeit geschaffen wird. Andererseits kann eine kompressive Verformung in Richtung senkrecht zur Stromflussrichtung die Ladungsträgerbeweglichkeit verringern und kann somit die Gesamtleitfähigkeit negativ beeinflussen.
-
2f zeigt schematisch die Situation in dem Material 212, wobei dieses Material 212 moderat große Abmessungen in einer Längsrichtung, die durch L angegeben ist, und in einer Breitenrichtung, die durch W angegeben ist, besitzt. Auf Grund des verformten Aufwachsens des Materials 212, wie dies in Bezug zu 2e erläutert ist, ist eine Verformung in jeglicher lateraler Richtung innerhalb des Materials 212 ausgebildet, wobei dies auch als biaxiale Verformung bezeichnet wird. Beispielsweise ist in der Breitenrichtung und der Längsrichtung eine entsprechende ausgeprägte kompressive Verformungskomponente vorhanden. Es sollte jedoch beachtet werden, dass eine entsprechende hohe kompressive Verformungskomponente in jeder lateralen Richtung innerhalb der Schicht 212 besteht. Es wurde erkannt, dass die Verringerung der Abmessungen entlang der Breitenrichtung ebenfalls zu einer ausgeprägten Relaxation der entsprechenden Verformungskomponente führt, ohne dass jedoch in unerwünschter Weise die Verformung in der Längsrichtung beeinflusst wird.
-
2g zeigt schematisch eine entsprechende geometrische Konfiguration der Schicht 212, wobei eine markante Verringerung der lateralen Größe in der Breitenrichtung zu einer reduzierten kompressiven Verformungskomponente führt, während andererseits eine gewünschte hohe Verformungskomponente der Längsrichtung weiterhin vorhanden ist.
-
2h zeigt schematisch die Situation für die Schicht 212, wenn auch die Abmessungen der Längsrichtung verringert ist, wodurch sich eine ausgeprägte Verringerung der Verformungskomponente in dieser Richtung ergibt. Durch Verwenden einer Geometrie für die Schicht 212, wie sie in 2g gezeigt ist, kann somit eine ausgeprägte Verformungskomponente in der Schicht 212 bewahrt werden, während die orthogonale Verformungskomponente deutlich reduziert ist.
-
2i zeigt schematisch die Beweglichkeit eines p-Kanaltransistors in einer planaren Konfiguration, wie sei beispielsweise zuvor mit Bezug zu 1a erläutert ist, wobei zusätzlich ein Kanal-Silizium-Germanium-Material vorgesehen ist, etwa zusätzlich zu anderen verformungsinduzierenden Mechanismen, wie dies auch zuvor erläutert ist. Die horizontale Achse repräsentiert die Stromflussrichtung und somit die Länge des planaren Transistors aus 1a. Das Verhalten der Beweglichkeit für fünf unterschiedliche Dickenwerte von 6, 7, 8, 9 und 10 nm bei einem entsprechenden Kanalmaterial ist dargestellt und wird durch die entsprechenden Kurven A, B, C, D und E repräsentiert. Beispielsweise ist für eine Länge von ungefähr 40 nm die Situation in 2h im Wesentlichen dadurch darstellbar, dass die Länge des Transistors vergrößert wird, und sich die Beweglichkeit ebenfalls vergrößert, da eine vorteilhafte uniaxiale Verformungskomponente entlang der Längsrichtung erhalten wird, wie dies beispielsweise in 2g gezeigt ist. Beispielsweise bei ungefähr 100 nm wird eine maximale Beweglichkeit erhalten, da uniaxiale Verformungskomponenten des Kanalmaterials in Verbindung mit anderen verformungsinduzierenden Mechanismen zu einem Maximum führen. Bei einem weiteren Vergrößern der Länge wird die uniaxiale Verformungskomponente weiter erhöht, woraus sich eine Verringerung der Beweglichkeit ergibt, da andere Verformungsmechanismen ebenfalls in ihrer Effizienz abfallen.
-
In ähnlicher Weise zeigt 2j schematisch die Situation, wenn die Breite der planaren Transistorkonfiguration variiert wird. Wie erwartet, wird bei einer Verringerung der Breite, wie dies beispielsweise in 2g gezeigt ist, eine gewünschte hohe Beweglichkeit für eine vorgegebene Transistorlänge auf Grund einer moderat hohen biaxialen Verformungskomponente entlang der Stromflussrichtung erreicht. Beim Vergrößern der Breite wird ein zunehmender Grad an Verformungsrelaxation beobachtet, wie dies durch die Kurven F, G, H, I und J angegeben ist, was schließlich zu einem im Wesentlichen konstanten Verhalten führt, da die maximale Verformungsrelaxation erreicht wird, wobei auch andere verformungsinduzierende Mechanismen eine im Wesentlichen konstante Wirkung entfalten.
-
Unter Anwendung eines verformten Kanalmaterials in einer Transistorkonfiguration, die an sich eine verbesserte Länge-zu-Breitenverhältnis besitzt, kann somit eine effiziente uniaxiale Verformungskomponente entlang der Stromflussrichtung erhalten werden.
-
2k zeigt schematisch die Situation für den Halbleitersteg 210, wobei das verformte Kanalhalbleitermaterial 212 auf dem Basismaterial 203 gebildet ist, wobei auf Grund der Geometrie des Halbleiterstegs 210 eine ausgeprägte uniaxiale Verformungskomponente 212s erhalten wird, beispielsweise in Form einer kompressiven Verformungskomponente, wenn ein Silizium/Germanium-Material auf einem Siliziumbasismaterial ausgebildet ist. Es sollte beachtet werden, dass die verbesserte längliche Geometrie des Halbleiterstegs 210 auch in einem Kanalbereich erhalten wird, da typischerweise die Gateelektrodenstruktur, etwa die Struktur 230, wie sie etwa zuvor mit Bezug zu 2a beschrieben ist, eine Länge von mehreren Nanometern besitzt, wobei diese auch Abstandshalterelemente und dergleichen mit einschließen kann, so dass generell der Bereich des Halbleiterstegs 210, der von der Gateelektrodenstruktur bedeckt ist, auch eine längliche Geometrie besitzt und damit für verbesserte Verformungsbedingungen sorgt.
-
2l zeigt schematisch eine Draufsicht des Halbleiterbauelements 200, wobei die mehreren Stege 210 einen verbesserten länglichen Aufbau „innerhalb” der Gateelektrodenstruktur 230 besitzen. D. h., die Länge des relevanten Bereichs der Halbleiterstege 210, der durch die Gatelänge 230l angegeben ist, ist größer als eine Breite der Stege 210, die als 212b angegeben ist, so dass eine ausgeprägte Verformungskomponente entlang der Längsrichtung L erhalten wird, wie dies zuvor erläutert ist. Bei der Herstellung des verformten Halbleitermaterials 212, wie dies beispielsweise mit Bezug zu den 2c, 2d und 2e erläutert ist, und durch Anwenden geeigneter lateraler Abmessungen, wie dies in 2l durch die Gatelänge 230l und 212w gezeigt ist, kann somit das aktive Gebiet 203a (siehe 2c) so strukturiert werden, dass die Halbleiterstege 210 erhalten werden, wie dies in 2l gezeigt ist, so dass das gewünschte Länge-zu-Breiten-Verhältnis erreicht wird. Dazu können geeignete Prozessstrategien eingesetzt werden, wie dies beispielsweise mit Bezug zu dem Halbleiterbauelement 100 beschrieben ist.
-
2m zeigt schematisch eine Draufsicht des Halbleiterbauelements 200 gemäß weiterer anschaulicher Ausführungsformen, in denen die Halbleiterstege 210 so hergestellt werden, dass diese im Wesentlichen in der Länge der Gatelänge 230l entsprechen, wobei zugehörige Drain- und Sourcegebiete 223, 222 in Form zusammenhängender Halbleiterbereiche vorgesehen sind. Der in 2m gezeigte Aufbau kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, in der die Stege 210 in einem Halbleitermaterial hergestellt werden, ohne dass eine Strukturierung der Drain- und Sourcegebiete 223, 222 erforderlich ist, wodurch ein nachfolgender komplexer selektiver Aufwachsprozess vermieden wird, um ein gewünschtes Halbleitermaterial aufzuwachsen, so dass zusammenhängende Drain- und Sourcegebiete für die mehreren Halbleiterstege 210 hergestellt werden. Auch in diesem Falle besitzen die Stege 210 eine geeignete Länge, die durch die Gatelänge 230l angegeben ist, um eine gewünschte hohe uniaxiale Verformungskomponente in dem Material 212 zu erzeugen, wie dies zuvor erläutert ist. Es sollte beachtet werden, dass das Material 212 auch auf den Drain- und Sourcegebieten 223, 222 vorgesehen werden kann, wobei jedoch eine biaxiale Verformungskomponente die gesamten Transistoreigenschaften nicht negativ beeinflusst, da die entsprechende Verformung effizient entspannt wird, beispielsweise beim Einbau der Drain- und Sourcedotierstoffe auf der Grundlage von Implantationstechniken, wobei jedoch die Halbleiterstege 210 effizient durch die entsprechende Gateelektrodenstruktur geschützt sind.
-
2n zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 200 gemäß weiterer anschaulicher Ausführungsformen, in denen das verformte Kanalmaterial 212 auf dem aktiven Gebiet 203a gebildet ist, wie dies zuvor erläutert ist, wobei auch ein weiteres verformtes Halbleitermaterial 213 auf dem aktiven Gebiet 203b ausgebildet ist, um einen entsprechenden dreidimensionalen Transistor mit geeigneten Verformungsbedingungen zu schaffen. Dazu kann das aktive Gebiet 203a, das das verformte Material 213 aufweist, mittels einem geeigneten Maskenmaterial 205, etwa Siliziumdioxid, Siliziumnitrid und dergleichen, abgedeckt werden. Auf der Grundlage einer Maske 205 wird das Material 213 auf Grundlage selektiver epitaktischer Aufwachstechniken aufgebracht, wobei das Material 213 sich von dem Material 212 zumindest in seiner Materialzusammensetzung unterscheidet. Beispielsweise wird das Material 213 als ein Halbleitermaterial vorgesehen, das eine andere Art an innerer Verformung besitzt, etwa eine Zugverformung, wenn das Material 212 mit einer kompressiven Verformung vorgesehen ist. In anderen Fällen werden die Materialien 212 und 213 mit der gleichen Art an Verformung bereitgestellt, jedoch mit einer unterschiedlichen Größe, wobei auch bei Bedarf die Materialzusammensetzung in dem Material 213 anders sein kann, um die gesamten elektronischen Eigenschaften unterschiedlich in Bezug auf das aktive Gebiet 203a einzustellen.
-
2o zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind die Halbleiterstege 210 mit dem verformten Material 212 auf der Grundlage des Materials des aktiven Gebiets 203a vorgesehen, während Halbleiterstege 210b auf der Grundlage des aktiven Gebiets 203b hergestellt sind und das verformte Halbleitermaterial 213 aufweisen. Die Halbleiterstege 210, 210b können auf der Grundlage einer beliebigen geeigneten Strukturierungsstrategie hergestellt werden, wie dies auch zuvor beschrieben ist. Daraufhin wird die Bearbeitung fortgesetzt, indem entsprechende Gateelektrodenstrukturen hergestellt werden, beispielsweise durch Abscheiden eines Gatedielektrikumsmaterials und eines Elektrodenmaterials und durch Strukturieren dieser Materialien unter Anwendung geeigneter Lithographie- und Ätzstrategien. Folglich kann der Transistor 220 auf der Grundlage des verformten Materials 212 hergestellt werden, während ein Transistor 220b auf der Basis des verformten Materials 213 hergestellt wird, das sich in der Art der Verformung, der Größe der Verformung und elektronischen Eigenschaften unterscheiden kann. Somit wird ein hoher Grad an Flexibilität beim geeigneten Einstellen der gesamten Transistoreigenschaften auf der Grundlage von Materialien 212, 213 erreicht, die in einer frühen Fertigungsphase vorgesehen werden können, ohne dass im Wesentlichen die weitere Bearbeitung beeinflusst wird, d. h. das Strukturieren der Halbleiterstege 210, 210b und die Herstellung einer geeigneten Gateelektrodenstruktur.
-
2p zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen, in denen ein verformtes Halbleitermaterial 214 in einer fortgeschrittenen Fertigungsphase bereitgestellt wird. Wie gezeigt, sind die Halbleiterstege 210 mit geeigneten lateralen Abmessungen vorgesehen und weisen das Halbleiterbasismaterial 203 auf, wie dies auch zuvor erläutert ist. Ferner sind die Halbleiterstege 210 auf der dielektrischen Materialschicht 202 ausgebildet, wodurch eine SOI-Konfiguration geschaffen wird. In dieser Fertigungsphase unterliegt das Bauelement 200 dem Einfluss eine selektiven Abscheideumgebung 206, um das Material 214 selektiv auf freiliegenden Halbleiteroberflächenbereichen aufzubringen. Folglich wird das Material 214 auf freiliegenden Oberflächenbereichen des Basismaterials 203 aufgewachsen, wodurch die Seitenwandoberflächenbereiche 210s bedeckt werden. In einigen anschaulichen Ausführungsformen wird das Material 214 auch auf der oberen Fläche des Basismaterials 203 aufgewachsen, während in anderen Ausführungsformen, wie in 2p gezeigt ist, ein verformungsinduzierendes Material bereits auf der Oberseite des Basismaterials 203 ausgebildet ist, etwa in Form des Materials 212, wie dies auch zuvor erläutert ist. Das Material 214 kann mit einer Schichtdicke vorgesehen sein, von beispielsweise 1 nm bis mehrere nm, wobei dies von der endgültigen gewünschten Breite und Höhe der Halbleiterstege 210 abhängt. Zu beachten ist, dass die Seitenwandflächenbereiche 210s ebenfalls für ein beabsichtigtes Längen-zu-Breiten-Verhältnis sorgen, so dass auch eine ausgeprägte Verformungskomponente in dem Material 214 entlang der Längsrichtung der Halbleiterstege 210 erreicht wird. Bei der Herstellung des Materials 214 nach der Strukturierung der Halbleiterstege 210 können somit jegliche freiliegende Oberflächenbereiche des Basismaterials 203 mit einem verformten Halbleitermaterial in Kontakt gebracht werden, wobei insgesamt ein höherer Anteil an verformten Halbleitermaterial geschaffen wird, der somit zu einer höheren Beweglichkeit der entsprechenden Ladungsträger führt. Durch Hinzufügen des Materials 214 in einer späteren Fertigungsphase, d. h. nach dem Strukturieren der Halbleiterstege 210, können auch spezielle elektronische Eigenschaften der Transistoren in einer gleichmäßigeren Weise eingestellt werden, beispielsweise im Hinblick auf die Schwellwertspannung und dergleichen. Beispielsweise kann eine gleichmäßigere Reaktion des Halbleiterstegs, d. h. eines Kanalbereichs davon im Hinblick auf eine angelegte Steuerspannung erreicht werden, indem eine im Wesentlichen gleichmäßige Schichtdicke über jeglichen freiliegenden Oberflächenbereichen des Basismaterials 203 geschaffen wird. Wenn beispielsweise eine spezielle Energieniveaukonfiguration an einer Grenzfläche zwischen dem Halbleitersteg 210 und einem Gatedielektrikumsmaterial erforderlich ist, kann das Bereitstellen des Materials 214 an einem freiliegenden Oberflächenbereich zu einer sehr gleichmäßigen Anpassung der elektronischen Eigenschaft an der Grenzfläche zur Gateelektrodenstruktur führen.
-
In anderen Fällen wird das Material 212 in einer frühen Fertigungsphase bereitgestellt, wie dies auch zuvor erläutert ist, und das Material 214 wird nach dem Strukturieren der Halbleiterstege 210 als ein weiterer Mechanismus eingesetzt, um die gesamten elektronischen Eigenschaften einzustellen, indem beispielsweise die endgültige Verformungskomponente eingestellt wird, die gesamten elektronischen Eigenschaften eingestellt werden und dergleichen.
-
Nach dem Abscheiden des Materials 214, das im Wesentlichen auf die Halbleiterstege 210 auf Grund der selektiven Natur des Abscheideprozesses 206 beschränkt ist, geht die weitere Bearbeitung weiter, indem ein dielektrisches Material und ein Elektrodenmaterial einer Gateelektrodenstruktur aufgebracht werden. Folglich können auch in diesem Falle gut etablierte Prozesstechniken angewendet werden, um die elektronischen Eigenschaften der Halbleiterstege 210 einzustellen, ohne dass ausgeprägte Modifizierungen im Hinblick auf andere gut etablierte Prozessstrategien erforderlich sind, die zur Herstellung konventioneller dreidimensionaler Transistoren angewendet werden.
-
Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken und Halbleiterbauelemente bereit, in denen eine uniaxiale Verformungskomponente in den Kanalgebieten von Halbleiterstegen erhalten wird, indem ein Kanalhalbleitermaterial in einem verformten Zustand zumindest auf einer oberen Fläche der Halbleiterstege aufgebracht wird. Beispielsweise wird ein Silizium/Germanium-Material auf der Grundlage epitaktischer Aufwachstechniken auf einem siliziumbasierten Material aufgebracht, das nachfolgend in einer Halbleitersteg strukturiert wird, so dass durch das günstige Längen-zu-Breiten-Verhältnis eine gewünschte Verformungskomponente entlang der Längsrichtung des Stegs im Wesentlichen bewahrt wird, während eine nicht gewünschte Verformungskomponente entlang der Breitenrichtung deutlich entspannt wird. Da auch der Kanalbereich des Halbleiterstegs eine größere Länge im Vergleich zu seiner Breite besitzt, wird auch eine gewünschte hohe Verformungskomponente entlang der Stromflussrichtung in dem Kanalbereich der Halbleiterstege beibehalten. In anderen Fällen werden zusätzlich die Seitenwandflächenbereiche des Basismaterials als ein Schablonenmaterial verwendet, um darauf ein verformtes Halbleitermaterial abzuscheiden, wodurch eine höhere Flexibilität bei der Einstellung der endgültigen Verformung in dem Kanalgebiet und der gesamten elektronischen Eigenschaften erreicht wird.
-
Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher dient diese Beschreibung lediglich anschaulichen Zwecken und soll dem Fachmann die allgemeine Art und Weise des Ausführens der hierin offenbarten Lehre vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der vorliegenden Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.
