DE102012008251A1 - Verspanntes Bauelement und Verfahren zur Herstellung - Google Patents

Verspanntes Bauelement und Verfahren zur Herstellung Download PDF

Info

Publication number
DE102012008251A1
DE102012008251A1 DE201210008251 DE102012008251A DE102012008251A1 DE 102012008251 A1 DE102012008251 A1 DE 102012008251A1 DE 201210008251 DE201210008251 DE 201210008251 DE 102012008251 A DE102012008251 A DE 102012008251A DE 102012008251 A1 DE102012008251 A1 DE 102012008251A1
Authority
DE
Germany
Prior art keywords
functional layer
substrate
layer
stressor
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201210008251
Other languages
English (en)
Inventor
Siegfried Mantl
Qing-Tai Zhao
Dr. Buca Dan Mihai
Detlev Grützmacher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Priority to DE201210008251 priority Critical patent/DE102012008251A1/de
Priority to PCT/DE2013/000168 priority patent/WO2013159758A1/de
Publication of DE102012008251A1 publication Critical patent/DE102012008251A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

Das Bauelement umfasst ein Substrat und eine verspannte halbleitende Funktionsschicht. Erfindungsgemäß ist die Funktionsschicht mindestens in dem Nutzbereich, der die elektronische oder optoelektronische Funktion des Bauelements ausübt, vom Substrat entkoppelt und durch ein mindestens in einem Teilbereich auf der Funktionsschicht angeordnetes verspanntes Stressormaterial verspannt, und/oder sie ist durch ein Haltematerial, das bei vorhandener und verspannter Funktionsschicht zwischen Funktionsschicht Substrat angeordnet wurde, an das Substrat gekoppelt. Die Funktionsschicht kann zunächst unverspannt hergestellt und erst durch das Aufbringen des Stressormaterials verspannt werden. Diese Verspannung bleibt erhalten, solange das Stressormaterial auf der Funktionsschicht verbleibt. Sie kann aber auch konserviert werden, indem zwischen der Funktionsschicht und dem Substrat ein Haltematerial angeordnet wird, das die Funktionsschicht fest an das Substrat ankoppelt. Kern des Verfahrens ist analog, dass mindestens in einem Teilbereich auf der Funktionsschicht ein verspanntes Stressormaterial aufgebracht wird und mindestens der Nutzbereich der Funktionsschicht, der die elektronische Funktion des Bauelements ausübt, vom Substrat entkoppelt wird.

Description

  • Die Erfindung betrifft ein Bauelement mit einer verspannten Funktionsschicht sowie ein Verfahren zur Herstellung.
  • Stand der Technik
  • Elastische Gitterverzerrungen verändern in halbleitenden Materialien die elektronische Bandstruktur und somit die elektrischen, strukturellen und optischen Eigenschaften grundlegend. Sie erhöhen insbesondere die Beweglichkeit der Ladungsträger. Elektronen und Löcher können so schneller durch den Transistor fließen. Um die Leistungsfähigkeit von Nanotransistoren zu erhöhen, wird daher das Kanalmaterial elastisch verspannt. Die mögliche Schaltfrequenz steigt bzw. die Leistungsaufnahme des Transistors sinkt bei gleicher Rechnerleistung. Letzteres ist besonders wichtig für batteriebetriebene oder gar autonome Systeme mit eigener Energieversorgung.
  • Zur stetigen Erhöhung der Leistungsfähigkeit von Transistoren, aber auch zur Minimierung des Energieverbrauches der Nanoelektronik („green IT”) sind hohe elastische Verspannungen des Transistorkanals sehr vielversprechend. Beispielsweise weist hochverspanntes Ge wesentlich höhere Löcher- und Elektronenbeweglichkeiten auf als unverspanntes Ge oder Si. Da zukünftige, hochskalierte Transistoren nicht nur planar mit einem Gate realisiert werden, sondern 3-dimensional in der Form eines Nanodrahtes oder einer Finne mit einem dreidimensionalen Gate (z. B. Pi-Gate, Omega-Gate etc.) realisiert werden, sind Verfahren zur elastischen Verspannung von Drähten und Finnen von großer Bedeutung. Transistoren, die Finnen nutzen, werden auch FinFETs genannt. Dabei fließt der Strom horizontal entlang der Finne, von Source über Kanal zu Drain. Alternativ können auch vertikale Transistoren z. B. mit Nanodrähten realisiert werden, bei denen der Stromfluss von Source nach Drain vertikal erfolgt. Nanowire-Transistoren können teilweise oder ganz von einem Gate, bestehend aus einem Dielektrikum und einem metallischem Kontakt, umschlossen werden („Gate all around”), um dadurch auch bei sehr kurzen Gatelängen (z. B. < 22 nm) noch eine gute elektrostatische Gatekontrolle und somit ein optimales Transistorschaltverhalten zu ermöglichen. Beispiele für Nanowire-Transistoren sind aus (S. F. Feste, J. Knoch, S. Habicht, D. Buca, Q.-T. Zhao, S. Mantl, „Silicon nanowire FETs with uniaxial tensile strain", Solid-State Electronics 53, 1257–1262 (2009)) und (S. Habicht, S. Feste, Q.-T.- Zhao, D. Buca, S. Mantl, „Electrical characterization of Ω-gated uniaxial tensile strained Si nanowire-array metal-oxide-semiconductor field effect transistors with <100>- and <110> channel orientations", Thin Solid Films 520, 3332–3336 (2012)) bekannt.
  • Nachteilig ist die Realisierung elastisch hoch verspannter Nanodrähte oder Firmen extrem schwierig, da sie entweder ein Aufwachsen von Schichten im verspannten Zustand, eine nachträgliche Modifikation von Schichten zur Erzielung einer Verspannung oder epitaktisches Wachstum einer zu verspannenden Schicht auf einer spannungsrelaxierten Pufferschicht erfordert. Die bislang erzielbare Verspannung zeigt die prinzipielle Machbarkeit und die Vorteile auf (proof-of-concept), ist aber noch zu gering für die Realisierung technologisch relevanter Bauelemente.
  • Aufgabe und Lösung
  • Es ist daher die Aufgabe der Erfindung, ein Bauelement mit einer für technische Anwendung hinreichenden Verspannung der Funktionsschicht zur Verfügung zu stellen, das zugleich praktikabler herstellbar ist als Bauelemente nach dem bisherigen Stand der Technik.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch ein Bauelement gemäß Hauptanspruch und durch ein Verfahren gemäß Nebenanspruch. Weitere vorteilhafte Ausgestaltungen ergeben sich jeweils aus den darauf rückbezogenen Unteransprüchen.
  • Gegenstand der Erfindung
  • Im Rahmen der Erfindung wurde ein Bauelement entwickelt. Dieses umfasst ein Substrat und eine verspannte halbleitende oder oxidische Funktionsschicht.
  • Erfindungsgemäß ist die Funktionsschicht mindestens in dem Nutzbereich, der die elektronische oder optoelektronische Funktion des Bauelements ausübt, vom Substrat entkoppelt und durch ein mindestens in einem Teilbereich auf der Funktionsschicht angeordnetes verspanntes Stressormaterial verspannt. Alternativ oder auch in Kombination hierzu ist sie durch ein Haltematerial, das bei vorhandener und verspannter Funktionsschicht zwischen der Funktionsschicht und dem Substrat angeordnet wurde, an das Substrat gekoppelt.
  • Das Stressormaterial ist in der Regel amorph, die Funktionsschicht hingegen kristallin, insbesondere einkristallin nach Epitaxie. Daher ist es erforderlich, das Stressormaterial auf der Funktionsschicht anzuordnen; bei umgekehrter Schichtfolge kann die Funktionsschicht nicht kristallin auf dem amorphen Stressormaterial wachsen. Das Stressormaterial kann zudem die größte Zugkraft ausüben, wenn sich auf ihm keine weitere Schicht mehr befindet.
  • Es wurde erkannt, dass sich derartige Bauelemente technisch vorteilhaft herstellen lassen. Die Funktionsschicht kann zunächst unverspannt hergestellt werden. Wird anschließend das Stressormaterial aufgebracht, wird die Funktionsschicht verspannt. Diese Verspannung bleibt erhalten, solange das Stressormaterial auf der Funktionsschicht verbleibt. Sie kann aber auch konserviert werden, indem zwischen der Funktionsschicht und dem Substrat ein Haltematerial angeordnet wird, das die Funktionsschicht fest an das Substrat ankoppelt. Dann bleibt die Verspannung der Funktionsschicht auch dann erhalten, wenn anschließend das Stressormaterial wieder entfernt wird. Dem fertigen Bauelement ist dann nicht mehr anzusehen, dass die Verspannung durch ein Stressormaterial erzeugt wurde, wohl aber, dass die Verspannung durch das Haltematerial fixiert ist: Wird das Haltematerial wieder entfernt, geht die Verspannung verloren.
  • Der Nutzbereich kann insbesondere ein freistehender Draht, eine Finne oder eine unterätzte Fläche sein.
  • Vorteilhaft ist die Funktionsschicht vom Substrat entkoppelt, indem sie zwischen mindestens zwei auf dem Substrat angeordneten Auflagern gespannt ist. Dort, wo sie entkoppelt ist, ist sie frei dehn- oder streckbar, ohne dass das Substrat der Dehnung bzw. Streckung einen Widerstand entgegensetzt. Je größer der Bereich ist, in dem die Funktionsschicht über dem Substrat freitragend ist, desto größer ist somit die Verspannung, die durch das Stressormaterial erzielt werden kann. Da das Auflager an das Substrat gekoppelt ist, ist im Bereich des Auflagers mit einer gegebenen mechanischen Kraft eine geringere Verspannung der Funktionsschicht erzielbar als im freitragenden Bereich. Als Auflager ist lediglich eine feste Verbindung zwischen der Funktionsschicht und dem in der Regel sehr viel dickeren Substrat gefordert, die die Spannungen aufnehmen kann.
  • Eine analoge Wirkung wird in einer weiteren vorteilhaften Ausgestaltung erzielt, in der die Funktionsschicht vom Substrat entkoppelt ist, indem sie einen Hohlraum in der Substratoberfläche überspannt.
  • In einer besonders vorteilhaften Ausgestaltung der Erfindung ist die Funktionsschicht derart lateral strukturiert, dass der Nutzbereich an mindestens einen Bereich mit größerer Querschnittsfläche angrenzt. Besonders vorteilhaft beabstandet er zwei Bereiche mit größerer Querschnittsfläche. Die Verspannung dieser Bereiche übt jeweils eine Kraft auf die Grenzfläche zum Nutzbereich aus. Verspannung wiederum ist definiert als Kraft pro Fläche. Je kleiner die Grenzfläche ist, desto größer ist somit die Verspannung im Nutzbereich. Es kann somit eine vergleichsweise geringe Verspannung in den Bereichen mit größerer Querschnittsfläche zu einer wesentlich größeren Verspannung im Nutzbereich mit der der geringeren Querschnittsfläche gleichsam aufkonzentriert werden.
  • Das Verhältnis der Querschnittsflächen ist durch das Verhältnis der Breiten des Nutzbereichs einerseits und der angrenzenden Bereiche andererseits gegeben. Die im Nutzbereich erzielbare Dehnung wird aber auch durch die Länge der angrenzenden Bereiche, auf denen das Stressormaterial angeordnet ist, bestimmt. Die Länge wird senkrecht zur Grenzfläche zwischen dem Nutzbereich und den angrenzenden Bereichen gemessen. Je größer die mit dem Stressormaterial belegte Fläche, desto größer ist die Fläche, die mit der durch das Stressormaterial vorgegebenen Verspannung belegt wird. Entsprechend größer ist die Kraft, die auf die Grenzfläche zum Nutzbereich ausgeübt wird, und damit die im Nutzbereich erzielbare Verspannung.
  • Vorteilhaft liegt der Nutzbereich zwischen mindestens zwei Bereichen der Funktionsschicht, auf denen jeweils das Stressormaterial angeordnet ist, so dass der Nutzbereich in mindestens einer Achse verspannt ist. Indem diese beiden Bereiche entgegengesetzt gerichtete Kräfte auf den Nutzbereich ausüben, addieren sich die hiermit erzielten Verspannungen des Nutzbereichs. In einer besonders vorteilhaften Ausgestaltung der Erfindung liegt der Nutzbereich zwischen mindestens vier Bereichen der Funktionsschicht, auf denen jeweils das Stressormaterial angeordnet ist, so dass der Nutzbereich in mindestens zwei Achsen biaxial verspannt ist.
  • Insbesondere mit biaxialen Verspannungen kann in günstigen Fällen die elektronische Bandstruktur von Halbleitern so modifiziert werden, dass aus einer indirekten Bandlücke eine direkte Bandlücke wird. In der Regel sind dafür aber große elastische Verspannungen (> 1% Dehnung) erforderlich. Ein repräsentatives Beispiel hierfür ist Germanium (Ge), das nach theoretischen Arbeiten bei einer biaxialen Dehnung um 2% einen direkten Bandübergang bildet. Dies ist für optoelektronische Anwendungen, insbesondere für lichtemittierende Bauelemente wie LED und Laser, eine Grundvoraussetzung, da nur dann ein optischer Übergang, wie Lichtemission, ohne Phononen möglich wird. Die hierfür erforderlichen großen Spannungen in Ge konnten bisher nicht erzeugt werden. Bisher wurde lediglich ein Ge-Laser hergestellt, indem eine kleine Verspannung durch rasches thermisches Abkühlen auf dem Si-Substrat erzeugt wurde und eine hohe Dotierung eingebaut wurde. Die damit erzielten Verspannungen sind allerding relativ klein (typische Dehnung < 1%), so dass das Bauelement die prinzipielle Machbarkeit zeigt, jedoch keine technologisch nutzbare Effizienz aufweist (X. Sun, J. Liu, L. C. Kimerling, J. Michel, „Direct gap photoluminescence of n-type tensilestrained Ge-on-Si", Applied Physics Letters 95, 011911 (2009)). Auch das Aufbringen von Stressorschichten, wie Silizium-Nitrid Schichten (Si3N4), auf Transistoren, Finnen oder kleinen Flächen, wie sie für LED verwendet werden, erlaubt nur relativ kleine Verspannungen. Da erfindungsgemäß Verspannung aus großen Bereichen, die mit Stressormaterial belegt sind, in einem kleinen Funktionsbereich aufkonzentriert werden kann, sind deutlich größere Verspannungen erzielbar. Ist beispielsweise je Achse zu beiden Seiten des Nutzbereichs jeweils ein fünfmal so langer Bereich mit dem Stressormaterial Siliziumnitrid SiNX belegt, so dass er sich um nur 0,3% zusammenzieht, wird der Nutzbereich durch die von beiden Seiten auf ihn ausgeübte Zugkraft bereits um 3% gedehnt. Damit rückt der direkte Bandübergang in Germanium in Reichweite.
  • Eine direkte Bandlücke ist aber auch für Tunnel-Bauelemente, wie Tunnel-MOSFETs, von Vorteil, da für den Tunnelprozess keine Phononen zur Energieerhaltung erforderlich sind und dadurch die Tunnelwahrscheinlichkeit und somit der Tunnelstrom erhöht werden kann. Letzteres ist wichtig, um besonders energieeffiziente Tunnel-MOSFETs herstellen zu können.
  • In einer weiteren vorteilhaften Ausgestaltung der Erfindung ist zwischen der Funktionsschicht und dem Substrat weiteres Stressormaterial angeordnet. Dann kann die auf den Nutzbereich ausgeübte Kraft und damit auch die erzielbare Verspannung weiter erhöht werden. Das weitere Stressormaterial kann beispielsweise nach dem Unterätzen zwischen Funktionsschicht und Substrat eingebracht werden.
  • Als Funktionsschicht können prinzipiell alle halbleitenden oder oxidischen Materialien eingesetzt werden. Die Möglichkeit, Funktionsschichten mit definierten Verspannungen herzustellen, ist auch für oxidische Materialien, etwa für das aktive Material in einem resistiv schaltbaren Speicher, wichtig. Die elektronischen bzw. optoelektronischen Eigenschaften ferroelektrischer Funktionsschichten können ebenfalls durch Verspannung geändert werden.
  • Als Stressormaterial sind insbesondere Siliziumnitrid, TiN und SiGe geeignet. In diesen Materialien lässt sich durch Variation der Stöchiometrie und Abscheidebedingungen in weiten Grenzen eine intrinsische Zug- oder Druckspannung einstellen.
  • Im Rahmen der Erfindung wurde auch ein Verfahren zur Herstellung eines Bauelements entwickelt. Bei diesem Verfahren wird eine halbleitende oder oxidische Funktionsschicht auf einem Substrat oder auf einer auf dem Substrat angeordneten Hilfsschicht aufgebracht und anschließend verspannt.
  • Erfindungsgemäß wird die Verspannung erzielt, indem mindestens in einem Teilbereich auf der Funktionsschicht ein verspanntes Stressormaterial aufgebracht wird und mindestens der Nutzbereich der Funktionsschicht, der die elektronische oder optoelektronische Funktion des Bauelements ausübt, vom Substrat entkoppelt wird.
  • Es wurde erkannt, dass es auf diese Weise möglich ist, die Funktionsschicht nachträglich zu verspannen. Die schwierige Aufgabe, eine Schicht verspannt aufzuwachsen, wird zerlegt in zwei für sich genommen deutlich praktikablere Teilaufgaben, nämlich das Aufbringen einer unverspannten Schicht und das anschließende Aufbringen des Stressormaterials.
  • Die Maßnahmen und Erkenntnisse, die zuvor für das Bauelement offenbart worden sind, finden mutatis mutandis auch bei dem Verfahren Anwendung.
  • Von der Hilfsschicht ist im Prinzip nur zu fordern, dass sie sich gegenüber der Funktionsschicht selektiv ätzen lässt. Hier ist beispielsweise SiO2 universell einsetzbar. Bei geeigneter Stöchiometrie ist aber auch ein binärer Halbleiter, etwa SiGe, selektiv ätzbar und somit als Hilfsschicht geeignet.
  • In einer besonders vorteilhaften Ausgestaltung der Erfindung wird die Funktionsschicht vom Substrat entkoppelt, indem sie unterätzt wird. Die schwierige Aufgabe, eine nur in Teilbereichen an das Substrat gekoppelte, in weiten Bereichen jedoch vom Substrat entkoppelte Funktionsschicht herzustellen, zerfällt dann in zwei praktikablere Teilaufgaben: Die Funktionsschicht wird zunächst flächig aufgebracht; anschließend werden die Bereiche definiert, in denen sie ge- bzw. entkoppelt sein soll. Am wichtigsten ist beim Unterätzen, dass dieses gleichmäßig und reproduzierbar erfolgt. Weiterhin ist gute Selektivität gefordert, d. h. nur wenig von den anderen Schichten darf abgeätzt werden, um sie nicht ihrer jeweiligen Funktion zu berauben.
  • In einer weiteren vorteilhaften Ausgestaltung der Erfindung wird in den unterätzten Bereich ein Haltematerial eingebracht, das die Funktionsschicht an das Substrat ankoppelt und die Verspannung der Funktionsschicht fixiert. Dadurch wird zum Einen eine zuvor freitragende Funktionsschicht mechanisch stabilisiert, so dass sie unempfindlicher gegen äußere Einflüsse wie etwa Erschütterungen wird. Zum Anderen ist die Verspannung der Funktionsschicht dann nicht mehr davon abhängig, dass ständig durch das Stressormaterial eine Kraft ausgeübt wird. In einer besonders vorteilhaften Ausgestaltung der Erfindung wird daher nach dem Einbringen des Haltematerials das Stressormaterial entfernt. Übrig bleibt dann nur noch der Nutzbereich, der über das Haltematerial an das Substrat gekoppelt ist. Das fertige Bauelement benötigt somit deutlich weniger Platz. Dies gilt insbesondere dann, wenn im Verhältnis zum Nutzbereich große Bereiche mit Stressormaterial belegt wurden, um aus einer kleinen Verspannung des Stressormaterials eine große Verspannung im Nutzbereich aufzukonzentrieren.
  • Mit den beschriebenen Maßnahmen kann eine hohe Verspannung erzielt werden, ohne dass eine verspannte Schicht aufgewachsen werden muss. Diese Maßnahmen lassen sich jedoch auch mit einer bereits von Haus aus verspannten Schicht kombinieren, um deren Verspannung weiter zu erhöhen.
  • Spezieller Beschreibungsteil
  • Nachfolgend wird der Gegenstand der Erfindung anhand von Figuren erläutert, ohne dass der Gegenstand der Erfindung hierdurch beschränkt wird. Es ist gezeigt:
  • 1: Ausführungsbeispiel eines erfindungsgemäßen Bauelements mit einem elastisch hoch verspannten Nanodraht.
  • 2: Ausführungsbeispiel des erfindungsgemäßen Bauelements mit einem lokal biaxial verspannten Nutzbereich.
  • 3: Modifikation von Ge als Funktionsschicht hin zu einer direkten Bandlücke.
  • 4: Ausführungsbeispiel des erfindungsgemäßen Bauelements mit kompressiver Verspannung des Nutzbereichs.
  • 5: Einsatz von SiGe-Schichten mit verschiedenen Ge-Anteilen zur Einstellung des Verspannungsverhaltens.
  • 1 zeigt ein Ausführungsbeispiel eines erfindungsgemäßen Bauelements mit einem elastisch hoch verspannten Nanodraht. Auf einen SOI (silicon on insulator) Wafer bestehend aus einem Substrat 11, einer Oxidschicht 12 und der Si-Oberflächenschicht 13 wird eine Schicht mit hoher intrinsischer Spannung 14 (Stressorschicht), z. B eine Nitridschicht SiNx, z. B. mit Hilfe plasmaunterstützter Gasphasenabscheidung (PECVD) ganzflächig deponiert (1a). Die Schichtdicke beträgt typischerweise 50 bis 100 nm, abhängig von den Strukturgrößen. Dann werden die Schichten 12, 13 und 14 lithographisch so strukturiert, dass zwei Kontaktblöcke 15 entstehen, die von einem deutlich schmaleren Steg 16 beabstandet werden. Im Bereich des Stegs 16 wird außerdem das Stressormaterial 14 entfernt, so dass dort die Si-Funktionsschicht 13 freigelegt wird. Die Funktionsschicht 13 ist im Bereich des Stegs 16 ein Nanodraht, der auf der Oxidschicht 12 aufliegt (1b). Er hat eine wesentlich kleinere Querschnittsfläche (Breite*Schichtdicke) als das Material der Funktionsschicht 13, das sich in den Kontaktblöcken 15 unter dem Stressormaterial 14 befindet.
  • Diese Struktur kann in der Ebene beliebig wiederholt werden, so dass z. B. viele parallele Nanodrähte mit gemeinsamen Kontakten entstehen. Ist die Schichtdicke der Schicht 13 größer als die Breite des Stegs 16, wird diese Struktur auch Finne genannt. Die Dimensionen und die Form von Draht und Kontaktfläche kann der entsprechenden Anwendung entsprechend angepasst werden. Anschließend wird die Schicht 12 mit Hilfe einer Maske selektiv geätzt ( 1c). Das selektive Ätzen des Oxides wird bevorzugt mit einem nasschemischen Verfahren (z. B. mit verdünnter HF) ausgeführt. Wesentlich dabei ist, dass die Funktionsschicht 13 nicht nur im Bereich des Stegs 16 mit der Länge li, sondern anteilig auch im Bereich der Kontaktblöcke 15 auf einer Länge l2 unterätzt wird. Die Schicht 12 ist im Bereich der Kontaktblöcke 15 dann auf zwei Auflager 17 reduziert, zwischen denen die Schicht 13 gespannt ist. Dadurch ist sie vom Substrat 11 beabstandet und kann größtenteils frei verspannt werden. Es ist wichtig, dass das Unterätzen gleichmäßig erfolgt, so dass l2 entlang des Bauelements konstant ist.
  • Auf Grund der intrinsischen Spannung wird sich im Bereich der Kontaktblöcke 15 die SiNX Stressorschicht 14 und damit auch die Funktionsschicht 13 zusammenziehen. Dadurch dehnen beide Kontaktblöcke 15 die Funktionsschicht 13 im Bereich des Stegs 16, in dem sie nicht mit Stressormaterial 14 belegt ist und der die Länge l1 hat, entlang dieser Längenachse elastisch.
  • Für l1 = l2 verdoppelt sich die Dehnung im l1 Bereich, weil an beiden Grenzflächen des Steges 16 jeweils betragsmäßig gleiche Zugkräfte in entgegengesetzten Richtungen ausgeübt werden. Das Verhältnis l2/l1 kann zur Verstärkung der Verspannung optimiert werden. Insgesamt ist die Dehnung des Nanodrahtes betragsmäßig um den Faktor 2·l2/l1 größer als die Dehnung der Funktionsschicht im Bereich der Kontaktblöcke 15, so dass bei größeren l2/l1 Verhältnissen enorm große Dehnungen erzielt werden können. Bei einer Dehnung des l2 Bereiches von nur –0.3% kann für l2/l1 = 5 eine zehnfache Dehnung von +3% erzielt werden. Die Schichtdicke der zu dehnenden Schicht spielt in erster Näherung keine Rolle, da die zu dehnende Schicht 13 überall die gleiche Dicke hat. In meisten Fällen wird die Schichtdicke aber im Bereich von einigen Nanometern bis einigen 100 nm liegen, vorwiegend im Bereich von 5–50 nm.
  • Das Stressormaterial 14 verbleibt im Bereich der Kontaktblöcke 15 dauerhaft auf der Funktionsschicht 13, um deren Verspannung zu fixieren.
  • 2 zeigt ein Ausführungsbeispiel des erfindungsgemäßen Bauelements mit einem lokal biaxial verspannten Nutzbereich. Im Gegensatz zu 1 befindet sich auf dem Si-Substrat 21 nicht SiO2 12, sondern eine spannungsrelaxierte SiGe Schicht 22 als Hilfsschicht. Diese Hilfsschicht ist selektiv gegenüber dem Substrat 21 und der zu verspannenden Schicht 23 ätzbar. SiGe mit einem Ge Gehalt etwa > 15 at% kann nasschemisch selektiv zu Si entfernt werden. Auf der Hilfsschicht 22 befindet sich eine zu verspannende Funktionsschicht 23. Diese kann zunächst noch unverspannt sein. Die Funktionsschicht 23 kann aber auch eine bereits biaxial verspannte Funktionsschicht sein, deren Verspannung durch die erfindungsgemäßen Maßnahmen zu verstärken ist.
  • Auf dem Schichtstapel aus Substrat 21, Hilfsschicht 22 und Funktionsschicht 23 wird eine Stressorschicht 24 (z. B. SiNx, TiN, ....) aufgebracht (2a) und entsprechend 2b strukturiert. 2b zeigt das Ergebnis der Strukturierung rechts in Aufsicht und links in Schnittzeichnung entlang der Linien A-A und B-B. Die Anordnung wird so gewählt, dass die Stressorschicht nach Strukturierung in 4 Richtungen einen Zug ausübt (Schnitt B-B in ) und der mittlere Bereich der Funktionsschicht 23 biaxial verspannt wird. In diesem mittleren Bereich befindet sich der Nutzbereich 26, in dem die Funktionsschicht die elektronische Funktion des Bauelements ausübt.
  • Um den quadratischen Nutzbereich 26 zu verspannen, wird die Funktionsschicht 23 zunächst in einem kreisringförmigen Bereich 25 um den Nutzbereich 26 überall dort weggeätzt, wo sie nicht mit Stressormaterial 24 belegt ist. 2c zeigt das Ergebnis dieser Strukturierung rechts in Aufsicht und links in Schnittzeichnungen entlang der Linien C-C und D-D.
  • Dieses Ätzen ist die Vorarbeit, die einen Zugang zur Hilfsschicht 22 schafft. Diese wird im nächsten Schritt unterhalb der Funktionsschicht 23 unterätzt. 2d zeigt das Ergebnis rechts in Aufsicht und links in Schnittzeichnungen entlang der Linien E-E und F-F. Die Unterätzung erfolgt unterhalb des Nutzbereichs 26 mit einer Größe l3 und im gesamten kreisringförmigen Bereich 25, also teilweise unterhalb der Stressorschicht. Der kreisringförmige Bereich 25 erstreckt sich um maximal l4 über die Kanten des Nutzbereichs 26 hinaus. Für große Dehnungen ist l4 >> l3. Für einen Laser wird ein l3 von typischerweise ca. 0,5–2 μm benötigt. Das Unterätzen wird mit Hilfe einer Maske durchgeführt. Durch das Unterätzen erzeugt die intrinsische Spannung der Stressorschicht eine biaxiale Zugspannung auf den aus der Funktionsschicht 23 geformten Nutzbereich 26. Bei symmetrischer Anordnung der Stressoren wird der Nutzbereich 26 daher biaxial verspannt. War er zuvor bereits verspannt, wird sein Verspannungsgrad erhöht. Die Bereiche der Hilfsschicht 22, über denen sich jeweils Funktionsschicht 23 und Stressormaterial 24 befinden, sind die Auflager 27, zwischen denen der Nutzbereich 26 der Funktionsschicht über dem Substrat 21 gespannt ist. Der Nutzbereich 26 liegt zwischen den vier Bereichen in seinen Ecken, auf denen jeweils das Stressormaterial angeordnet ist.
  • Die Dimension und Form der Stressoranordnung sind für die entsprechende Anwendung anpassbar. Um große Verspannungen zu erzeugen, sollte die intrinsische Spannung der Stressorschicht möglichst hoch sein und das Verhältnis l4/l3 maximiert werden.
  • Von einer biaxialen Verspannung abweichende Verspannungen können durch nicht symmetrische Anordnung der Stressoren erzeugt werden.
  • 3 zeigt ein weiteres Ausführungsbeispiel des erfindungsgemäßen Bauelements, das speziell auf die Modifikation von Ge als Funktionsschicht hin zu einer direkten Bandlücke optimiert ist. Dazu ist es notwendig, Ge besonders hoch biaxial zu verspannen. Das so erhaltene Bauelement ist als Tunnelbauelement oder als Licht absorbierendes oder Licht emittierendes Bauelement brauchbar.
  • Auf einen SOI (silicon on insulator) Wafer bestehend aus einem Substrat 31, einer Oxidschicht 32 und der Si-Oberflächenschicht 33 wird eine Germanium-Schicht 34, die als Funktionsschicht dient, epitaktisch aufgebracht. Auf Grund der großen Gitterfehlanpassung entstehen an der Grenzfläche viele Versetzungen im Germanium, die als schwarze Quadrate dargestellt sind. Sowohl die Oxidschicht 32 als auch die Si-Oberflächenschicht 33 dienen in diesem Ausführungsbeispiel als Hilfsschicht. Anschließend wird eine Stressorschicht 35 aufgebracht und strukturiert. Diese Strukturierung kann nach 2 zur Erzeugung von biaxialem Stress oder nach 1 für uniaxialen Stress erfolgen (3a). An die Stelle der Oxidschicht 32 kann auch eine SiGe-Schicht treten.
  • Anschließend werden die Hilfsschichten 32 aus SiO2 bzw. SiGe und 33 aus Si mit verdünnter Flusssäure unterätzt (3b), um die Funktionsschicht vom Substrat zu entkoppeln. Dabei wird teilweise auch das Si-Substrat 31 angegriffen. Da die Schichten 32 und 33 nur einige 100 nm dick sind, das Si-Substrat 31 jedoch einige 100 μm, ist dieser Einfluss auf das Substrat 31 vernachlässigbar. Von den Schichten 32 und 33 bleiben Auflager 37 stehen, zwischen denen die Funktionsschicht 34 über dem Substrat 31 aufgespannt ist. Wird der ganze SOI-Wafer bestehend aus den Schichten 31, 32 und 33 als Substrat angesehen, so überspannt die Funktionsschicht 34 einen Hohlraum 38 in dessen Oberfläche.
  • Schließlich wird auch die Funktionsschicht 34 durch Unterätzen ausgedünnt, um speziell in der Nähe des Nutzbereichs 36 den störenden Defektbereich, der in optoelektronischen Bauelementen (z. B. Lichtemitter) zu nicht strahlender Rekombination von Ladungsträgern führt, zu entfernen. Zugleich wird die als Kraft pro Fläche definierte elastische Verspannung der Funktionsschicht 34 erhöht, wenn diese bei gleicher einwirkender Kraft dünner gemacht wird. Si und SiGe bzw. Ge lassen sich nach Stand der Technik selektiv entfernen (z. B: Si mit TMAH, KOH, ...; SiGe mit CH3COOH und Ge mit H2O2). Im Ergebnis entsteht eine biaxial hoch verspannte Schicht.
  • Ähnlich wie in 1 können durch Wahl der geeigneten Geometrie Dehnungen von mehreren Prozent erreicht werden, insbesondere wenn die Länge l4 der Bereiche, in denen die Funktionsschicht 34 mit Stressormaterial 35 belegt und zugleich durch Unterätzen vom Substrat 31 entkoppelt ist, groß ist gegen die Länge l3 des Nutzbereichs 36.
  • Wird Ge als Schicht 34 verwendet, wird im Nutzbereich 36 ein direkter Bandübergang bei einer biaxialen Verspannung von etwa 2% Dehnung erwartet. Zudem nehmen die Ladungsträgerbeweglichkeiten von Elektronen und Löcher nach theoretischen Rechnungen zu.
  • Eine derartige Schicht kann für MOSFETs oder Tunnel-MOSFETs verwendet werden. Die dünne hoch verspannte Schicht eignet sich auch für lichtemittierende Bauelemente (LED, Laser) und Detektoren.
  • Des Weiteren bietet diese hochverspannte Schicht die Möglichkeit, Substrat für weitere epitaktische Schichten zu sein. Auf Grund des um einige Prozent vergrößerten Gitterparamters in der Wachstumsebene eignet sich diese Schicht besonders für die Integration anderer Materialien wie Ge-Sn mit hohen Sn Gehalten, III–V, Oxide usw.
  • Wird Ge-Sn als Funktionsschicht 34 verwendet, nimmt die Löslichkeit von Sn in Ge mit dem Gitterparameter zu, so dass dadurch mehr Sn in Ge substitutionell eingebaut werden kann. Nach theoretischen Berechnungen sollte Ge-Sn mit einem Sn Gehalt um 10 at% eine direkte Bandlücke bilden. So hochverspannte Ge/Ge-Sn Heterostrukturen sind besonders geeignet für Laser (G. Sun, R. A. Soref, and H. H. Cheng, J. Appl. Phys. 108, 033107 (2010)) oder Infrarot-Detektoren, aber auch für Hetero-Feldeffekttransistoren und Tunnel-MOSFETs.
  • Für Tunnel-FET ist es wichtig, ein Material mit einer kleinen Bandlücke im Tunnelübergang zu benutzen, um die Tunnelwahrscheinlichkeit zu erhöhen. Auch dafür erscheint Ge-Sn auf hochverspanntem Ge sehr geeignet.
  • 4 zeigt ein Ausführungsbeispiel des erfindungsgemäßen Bauelements, in dem auf die Funktionsschicht eine Druckspannung wirkt. Auf einem SOI Wafer aus Si-Substrat 41, SiO2-Schicht 42 und Si-Oberflächenschicht 43, oder auch direkt auf einem Si-Substrat 41, werden eine Si-Ge Schicht 44, z. B. mit 20 at% Ge und einer Dicke von 10 – einigen 100 nm und eine zu verspannende Schicht 45 (hier Si) pseudomorph (d. h. einkristallin, verspannt ohne Defekte) abgeschieden. Auf Grund der unterschiedlichen Gitterparameter ist SiGe kompressiv verspannt. Anschließend wird eine kompressiv verspannte Stressorschicht 46, z. B. Si-Nitrid, abgeschieden (4a).
  • Das Schichtsystem wird analog zu 3 strukturiert (4b). Zunächst wird die Stapelung aus SiGe-Schicht 44, Funktionsschicht 45 und Stressorschicht 46 derart lateral strukturiert, dass zwei breite Kontaktblöcke 47 entstehen, die durch einen schmalen Steg 48 beabstandet sind. Je nach Struktur kann alternativ auch erst unterätzt und anschließend lateral strukturiert werden. Der Teil der Funktionsschicht 45 im Bereich des Stegs 48 ist der Nutzbereich, in dem die Funktionsschicht die elektronische Funktion des Bauelements ausübt. Mit Hilfe von Masken wird die Si-Oberflächenschicht 43 partiell unterhalb der SiGe Schicht 44 selektiv unterätzt (z. B. mit TMAH oder KOH), so dass sie auf Auflager 49 reduziert wird, zwischen denen der Schichtstapel aus SiGe-Schicht 44, Funktionsschicht 45 und Stressorschicht 46 über dem Substrat 41 und der SiO2-Schicht 42 aufgespannt ist. Anschließend wird im Bereich des Stegs 48 die SiGe-Schicht 44 entfernt. Die laterale Strukturierung in Kontaktblöcke 47 und Steg 48 entspannt die kompressiv verspannte SiGe Schicht 44 und die Stressorschicht 46, sodass die Funktionsschicht 45 im Bereich des Stegs 48 kompressiv verspannt wird. Die Stressorschicht 46 übernimmt dabei zwei Funktionen: Zum Einen übt sie eine Druckspannung auf Schicht 45 aus, die durch die Relaxation der SiGe Schicht verstärkt wird. Zum Anderen verhindert der Teil der Stressorschicht 46, der im Gegensatz zu den vorherigen Ausführungsbeispielen im Bereich des Stegs 48 auf der Funktionsschicht 45 belassen wird, das Auswölben (Verformen) der druckverspannten Schicht 45. Wird der ganze SOI-Wafer bestehend aus den Schichten 41, 42 und 43 als Substrat angesehen, so überspannt die Funktionsschicht 45 einen Hohlraum 4A in dessen Oberfläche.
  • 5 zeigt ein weiteres Ausführungsbeispiel des erfindungsgemäßen Bauelements, bei dem auf SiGe oder Ge als Funktionsschicht eine lokale Druckspannung ausgeübt wird. Ausgehend von einem Substrat 51, bevorzugt einem SOI Substrat, wird wie in 2 eine spannungsrelaxierte Si1-yGey Schicht 52 mit einem Ge-Gehalt y von z. B. 20 at% erzeugt. Darauf wird eine Si1-yGey Schicht 53 mit einem Ge Gehalt x, mit x > y, deponiert. Wird nun darauf eine zu verspannende Ge oder eine SiGe Schicht 54 als Funktionsschicht mit einem Ge Gehalt > y abgeschieden, verspannt diese auf Grund der unterschiedlichen Gitterparameter kompressiv während des Wachstums, solange die kritische Schichtdicke, die zu Spannungsrelaxation durch Versetzungen führt, nicht überschritten wird. Anschließend wird eine kompressive Stressorschicht 55 abgeschieden (5a).
  • Die Stapelung aus den Schichten 52, 53, 54 und 55 wird lateral analog zu 4 in Kontaktblöcke 56 und schmalen Steg 57 strukturiert. Anschließend werden die Schicht 52 und im Bereich des Stegs 57 auch die Schicht 53 selektiv unterätzt. Die Schicht 52 wird auf zwei Auflager 58 reduziert, zwischen denen die restlichen Schichten über dem Substrat 51 aufgespannt sind.
  • Durch die laterale Strukturierung entspannen sowohl die Stressorschicht 55 als auch die SiGe-Schicht 53, so dass beide Schichten im Bereich der Kontaktblöcke 56 einen kompressiven Druck auf die zu verspannende Funktionsschicht 54 im Bereich des Stegs 57 ausüben. Die Stressorschicht verhindert dabei im Bereich des Stegs 57 zugleich eine unerwünschte Verformung (Durchbiegung) der Funktionsschicht 54. Zur mechanischen Stabilisierung kann der durch das Unterätzen entstandene Hohlraum unterhalb der Schichten 53 und 54 zumindest teilweise mit einem Haltematerial, etwa mit einem Oxid, aufgefüllt werden. Dieses Haltematerial hat dann zugleich die Wirkung, dass es die Verspannung der Funktionsschicht 54 fixiert. Diese Verspannung bleibt daher auch dann erhalten, wenn anschließend die Stressorschicht 55 entfernt wird. Wenn die im Verhältnis zum Steg 57 deutlich größeren Kontaktblöcke 56 entfernt werden, bleibt nur noch der Steg 57 übrig, in dem die Funktionsschicht 54 den für die elektronische Wirkung des Bauelements relevanten Nutzbereich bildet. Ist dieser Nutzbereich nicht mehr mit der Stressorschicht 55 bedeckt, können auf ihn weitere für die jeweilige Anwendung relevante Funktionsschichten aufgebracht werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • S. F. Feste, J. Knoch, S. Habicht, D. Buca, Q.-T. Zhao, S. Mantl, „Silicon nanowire FETs with uniaxial tensile strain”, Solid-State Electronics 53, 1257–1262 (2009) [0003]
    • S. Habicht, S. Feste, Q.-T.- Zhao, D. Buca, S. Mantl, „Electrical characterization of Ω-gated uniaxial tensile strained Si nanowire-array metal-oxide-semiconductor field effect transistors with <100>- and <110> channel orientations”, Thin Solid Films 520, 3332–3336 (2012) [0003]
    • X. Sun, J. Liu, L. C. Kimerling, J. Michel, „Direct gap photoluminescence of n-type tensilestrained Ge-on-Si”, Applied Physics Letters 95, 011911 (2009) [0017]
    • G. Sun, R. A. Soref, and H. H. Cheng, J. Appl. Phys. 108, 033107 (2010) [0055]

Claims (12)

  1. Bauelement, umfassend ein Substrat (11, 21, 31, 41, 51) und eine verspannte halbleitende oder oxidische Funktionsschicht (13, 23, 34, 45, 54), dadurch gekennzeichnet, dass die Funktionsschicht • mindestens in dem Nutzbereich (16, 26, 36, 48, 57), der die elektronische oder optoelektronische Funktion des Bauelements ausübt, vom Substrat entkoppelt und durch ein mindestens in einem Teilbereich auf der Funktionsschicht angeordnetes verspanntes Stressormaterial (14, 24, 35, 46, 55) verspannt ist und/oder • durch ein Haltematerial, das bei vorhandener und verspannter Funktionsschicht zwischen der Funktionsschicht und dem Substrat angeordnet wurde, an das Substrat gekoppelt ist.
  2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Funktionsschicht vom Substrat entkoppelt ist, indem sie zwischen mindestens zwei auf dem Substrat angeordneten Auflagern (17, 27, 37, 49, 58) gespannt ist.
  3. Bauelement nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass die Funktionsschicht vom Substrat entkoppelt ist, indem sie einen Hohlraum (38, 4A) in der Substratoberfläche überspannt.
  4. Bauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Funktionsschicht derart lateral strukturiert ist, dass der Nutzbereich (16, 26, 36, 48, 57) an mindestens einen Bereich (15, 47, 56) mit größerer Querschnittsfläche angrenzt.
  5. Bauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Nutzbereich zwischen mindestens zwei Bereichen der Funktionsschicht liegt, auf denen jeweils das Stressormaterial angeordnet ist, so dass der Nutzbereich in mindestens einer Achse verspannt ist.
  6. Bauelement nach Anspruch 5, dadurch gekennzeichnet, dass der Nutzbereich zwischen mindestens vier Bereichen der Funktionsschicht liegt, auf denen jeweils das Stressormaterial angeordnet ist, so dass der Nutzbereich in mindestens zwei Achsen biaxial verspannt ist.
  7. Bauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass zwischen der Funktionsschicht und dem Substrat weiteres Stressormaterial (44, 53) angeordnet ist.
  8. Bauelement nach einem der Ansprüche 1 bis 7, gekennzeichnet durch ein Material aus der Gruppe Siliziumnitrid, TiN und SiGe als Stressormaterial.
  9. Verfahren zur Herstellung eines Bauelements, bei dem eine halbleitende oder oxidische Funktionsschicht auf einem Substrat oder auf einer auf dem Substrat angeordneten Hilfsschicht aufgebracht und anschließend verspannt wird, dadurch gekennzeichnet, dass die Verspannung erzielt wird, indem mindestens in einem Teilbereich auf der Funktionsschicht ein verspanntes Stressormaterial aufgebracht wird und mindestens der Nutzbereich der Funktionsschicht, der die elektronische oder optoelektronische Funktion des Bauelements ausübt, vom Substrat entkoppelt wird.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Funktionsschicht mindestens in Teilbereichen vom Substrat entkoppelt wird, indem sie unterätzt wird.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass in den unterätzten Bereich ein Haltematerial eingebracht wird, das die Funktionsschicht an das Substrat ankoppelt und die Verspannung der Funktionsschicht fixiert.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass nach dem Einbringen des Haltematerials das Stressormaterial entfernt wird.
DE201210008251 2012-04-24 2012-04-24 Verspanntes Bauelement und Verfahren zur Herstellung Withdrawn DE102012008251A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE201210008251 DE102012008251A1 (de) 2012-04-24 2012-04-24 Verspanntes Bauelement und Verfahren zur Herstellung
PCT/DE2013/000168 WO2013159758A1 (de) 2012-04-24 2013-03-28 Verspanntes bauelement und verfahren zur herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201210008251 DE102012008251A1 (de) 2012-04-24 2012-04-24 Verspanntes Bauelement und Verfahren zur Herstellung

Publications (1)

Publication Number Publication Date
DE102012008251A1 true DE102012008251A1 (de) 2013-10-24

Family

ID=48325328

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201210008251 Withdrawn DE102012008251A1 (de) 2012-04-24 2012-04-24 Verspanntes Bauelement und Verfahren zur Herstellung

Country Status (2)

Country Link
DE (1) DE102012008251A1 (de)
WO (1) WO2013159758A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022243761A1 (de) * 2021-05-18 2022-11-24 Technische Universität Chemnitz Stresskonfigurierbare nanoelektronische bauelementstruktur sowie zwischenprodukt und verfahren zur herstellung einer nanoelektronischen bauelementstruktur

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110315953A1 (en) * 2010-06-28 2011-12-29 International Business Machines Corporation Method of forming compound semiconductor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101361129B1 (ko) * 2007-07-03 2014-02-13 삼성전자주식회사 발광소자 및 그 제조방법
US7902541B2 (en) * 2009-04-03 2011-03-08 International Business Machines Corporation Semiconductor nanowire with built-in stress
US8614492B2 (en) * 2009-10-26 2013-12-24 International Business Machines Corporation Nanowire stress sensors, stress sensor integrated circuits, and design structures for a stress sensor integrated circuit
US8313990B2 (en) * 2009-12-04 2012-11-20 International Business Machines Corporation Nanowire FET having induced radial strain
DE102010038742B4 (de) * 2010-07-30 2016-01-21 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren und Halbleiterbauelement basierend auf einer Verformungstechnologie in dreidimensionalen Transistoren auf der Grundlage eines verformten Kanalhalbleitermaterials

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110315953A1 (en) * 2010-06-28 2011-12-29 International Business Machines Corporation Method of forming compound semiconductor

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
G. Sun, R. A. Soref, and H. H. Cheng, J. Appl. Phys. 108, 033107 (2010)
S. F. Feste, J. Knoch, S. Habicht, D. Buca, Q.-T. Zhao, S. Mantl, "Silicon nanowire FETs with uniaxial tensile strain", Solid-State Electronics 53, 1257-1262 (2009)
S. Habicht, S. Feste, Q.-T.- Zhao, D. Buca, S. Mantl, "Electrical characterization of Omega-gated uniaxial tensile strained Si nanowire-array metal-oxide-semiconductor field effect transistors with <100>- and <110> channel orientations", Thin Solid Films 520, 3332-3336 (2012)
X. Sun, J. Liu, L. C. Kimerling, J. Michel, "Direct gap photoluminescence of n-type tensilestrained Ge-on-Si", Applied Physics Letters 95, 011911 (2009)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022243761A1 (de) * 2021-05-18 2022-11-24 Technische Universität Chemnitz Stresskonfigurierbare nanoelektronische bauelementstruktur sowie zwischenprodukt und verfahren zur herstellung einer nanoelektronischen bauelementstruktur

Also Published As

Publication number Publication date
WO2013159758A1 (de) 2013-10-31

Similar Documents

Publication Publication Date Title
EP1604390B1 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE69836177T2 (de) Lichtemittierende Halbleitervorrichtung, die Nanokristalle enthält
DE112011102011T5 (de) Herstellung eines Tunnel-FET mit vertikalem Heteroübergang
DE112011100326B4 (de) P-FET mit einem verspannten Nanodraht-Kanal und eingebetteten SiGe-Source- und Drain-Stressoren und Verfahren
DE112010006138B3 (de) Bauelemente zur umwandlung von photonen von stärker verspanntem silicium in elektronen
DE102008038170B4 (de) Verfahren zum Fertigen einer rippenförmigen Halbleiterstruktur sowie zum Fertigen eines Halbleiterbauelements
DE102014018382B4 (de) Tunnel-Feldeffekttransistor sowie Verfahren zu dessen Herstellung
DE102009046246B4 (de) Herstellverfahren und Halbleiterbauelement mit Verformungstechnologie in dreidimensionalen Transistoren auf der Grundlage global verformter Halbleiterbasisschichten
DE102019114131A1 (de) Feldeffekttransistor unter verwendung von übergangsmetall-dichalcogenid und verfahren zu dessen herstellung
DE102011119497B4 (de) Band zu Band Tunnel-Feldeffekttransistor mit gradierter Halbleiterheterostruktur im Tunnelübergang und Verfahren zu dessen Herstellung
DE102015217930A1 (de) Verfahren zur Herstellung von Halbleiterstrukturen mit Finnenstrukturen mit unterschiedlichen Spannungszuständen, und zugehörige Halbleiterstrukturen
DE102013100857A1 (de) Finnenstruktur für ein FinFET-Bauteil
DE102015217038A1 (de) Herstellung von Nanodraht-Strukturen
DE10318284A1 (de) Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
DE10139509A1 (de) Silizium Germanium Solarzelle mit hohem Wirkungsgrad
CN103311305A (zh) 硅基横向纳米线多面栅晶体管及其制备方法
DE102009031314A1 (de) Halbleiterbauelement aus Silizium mit bereichsweise vermindertem Bandabstand und Verfahren zur Herstellung desselben
US20190006241A1 (en) Method for direct forming stressor, semiconductor device having stressor, and method for forming the same
EP1497855B1 (de) Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
EP0756761B1 (de) Mikroelektronisches bauelement und verfahren zu dessen herstellung
DE102012008251A1 (de) Verspanntes Bauelement und Verfahren zur Herstellung
US20120018704A1 (en) Uniaxial tensile strain in semiconductor devices
DE112017002586T5 (de) Siliciumcarbid epitaxial-substrat und siliciumcarbid halbleiterbauteil
DE102020112030A1 (de) Ultradünne finnenstruktur
DE102014110316B4 (de) Halbleitervorrichtung und Verfahren zur Bildung einer Halbleiterwaferstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20141101