CN103311305A - 硅基横向纳米线多面栅晶体管及其制备方法 - Google Patents

Abstract

本发明提供了一种硅基横向纳米线多面栅晶体管及其制备方法。该硅基横向纳米线多面栅晶体管通过化学腐蚀形成相对的两具有硅(111)晶面的端面，在该相对的两硅(111)晶面之间实现了III-V材料纳米线横向生长并形成桥接结构，从而容易实现多面金属栅在平面上的逻辑集成。

Description

硅基横向纳米线多面栅晶体管及其制备方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种硅基横向纳米线多面栅晶体管及其制备方法。

背景技术

低成本、低功耗、高集成度在持续驱动CMOS器件的纳米化进程。CMOS器件制造技术的创新历程一直遵循着摩尔定律。3D晶体管又称三栅FinFET，它是在原有平面晶体管结构上的一次巨大改变。它沟道的位置位于垂直于硅衬底的鳍(Fin)形结构中，Fin沟道周围被三个栅极(Tri-Gate)从三个方向所包围起来。这样的设计可更好的控制晶体管的开关，最大程度有效利用晶体管开启状态时的电流(实现最佳性能)，在关闭状态时最大程度减少电流(降低漏电)。

尽管22nm的硅3D晶体管在一定程度上提高了开关性能降低了功耗，但是晶体管要获得更高的性能和更低的功耗，采用高迁移率的非硅材料仍然是最为重要的途径。近年来，研究最多的材料包括IV族的Ge、碳纳米管(CNT)、石墨烯以及III-V族的GaAs、In(Ga)As、InSb等。其中，III-V族材料不仅具有极为突出的光电性能，而且在载流子迁移率方面具有明显的优势。最具代表性的III-V族材料FinFET晶体管是美国普渡大学和哈佛大学的研究人员于2012年12月在美国旧金山举行的国际电子元器件会议(IEDM)上推出的“4D”InGaAs纳米线晶体管。该器件对3D晶体管做了改进，在InP衬底上采用InGaAs材料沟道取代了硅沟道，形成堆叠的纳米线锥形横截面如同圣诞树一样。这种方法增加了一个全新的层面，堆叠纳米线允许通过更多的电流，因此被称为“4D”晶体管。该器件结构有助于研制速度更快、更紧凑和更高效的集成电路以及更轻、产生更少热量的笔记本电脑。

硅作为晶体管的最主要材料的地位不可替代，因此将III-V族半导体材料集成到大面积的硅衬底上制备晶体管，并实现硅工艺兼容，对于低成本低功耗快速高效的器件发展方向具有重要意义。然而，在硅衬底上外延生长In(Ga)As半导体薄膜材料时，晶格失配产生的大量位错会破坏晶体质量，因此必须生长比较厚的缓冲层。

高质量的InGaAs纳米线不需要缓冲层就可以无位错生长在晶格失配高达12％的硅衬底上。这是因为InGaAs纳米线结构与硅衬底接触面积小，而且可以从纳米线上表面和侧面两个维度释放晶格失配应力和热失配。研究表明，只要纳米线的直径小于某一临界直径，其外延生长就可以无须缓冲层而不受晶格失配的制约。2012年日本北海道大学Takashi Fukui教授研究团队在《自然》杂志上发表了在硅衬底上采用选区外延生长技术获得了InGaAs/InP/InAlAs/InGaAs多重壳垂直纳米线定位阵列结构【Nature，Vol.488，p.189，2012】。

图1为现有技术硅基纳米线多面栅晶体管的结构示意图。请参照图1，Takashi Fukui教授研究团队通过在Si(111)晶面覆盖20nm的SiO₂层，利用电子束曝光和化学腐蚀在SiO₂层上获得直径小于100nm的周期性孔阵，再利用金属有机气相外延生长技术生长出垂直于硅片表面的InGaAs纳米线。纳米线直径依赖于周期孔的直径，无位错纳米线的平均直径为90nm，高度为760nm。制备的环形栅垂直纳米线晶体管的电子迁移率高达7850cm²/V·s，远远高于现有CMOS半导体场效应管。

然而，虽然垂直In(Ga)As纳米线围栅晶体管在器件结构上比较容易在硅平面衬底上获得高密度选区生长III-V族垂直纳米线，但是其金属围栅制作工艺复杂，难以在平面上实现复杂的栅极逻辑布线。

发明内容

(一)要解决的技术问题

鉴于上述技术问题，本发明提供了一种硅基横向纳米线多面栅晶体管及其制备方法，以容易实现多面金属栅在平面上的逻辑集成。

(二)技术方案

根据本发明的一个方面，提供了一种硅基横向纳米线多面栅晶体管。该硅基横向纳米线多面栅晶体管基于(110)晶面SOI衬底制备，该SOI衬底的顶硅薄层被N型或P型掺杂，包括：源极、漏极、一条或多条Si/III-V族异质结纳米线、绝缘保护层和金属栅电极。其中，源极包括：源区硅电导台面，由被掺杂的SOI衬底顶硅薄层刻蚀形成；源区金属电极，形成于源区硅电导台面上。漏极包括：漏区硅电导台面，由被掺杂的SOI衬底顶硅薄层刻蚀形成；漏区金属电极，形成于漏区硅电导台面上。一条或多条Si/III-V族异质结纳米线，分别连接于源区硅电导台面和漏极硅电导台面之间，作为晶体管的导电沟道。每条Si/III-V族异质结纳米线包括：左段硅纳米线和右段硅纳米线，分别由被掺杂的SOI衬底顶硅薄层刻蚀形成，两者朝向内侧的端面为硅(111)晶面；中段III-V材料纳米线，形成于左段硅纳米线和右段硅纳米线之间。绝缘保护层，至少包覆于一条或多条Si/III-V族异质结纳米线的外表面。金属栅电极，形成于一条或多条的Si/III-V族异质结纳米线外侧的绝缘保护层上。

根据本发明的另一个方面，还提供了一种制备上述的硅基横向纳米线多面栅晶体管的方法。该方法包括：步骤A，取(110)晶面的SOI衬底；步骤B，在该SOI衬底的顶硅薄层上淀积掩模层，然后注入杂质；步骤C，通过掩模层进行图形转移，在SOI衬底的顶硅薄层上制作出源区硅电导台面、漏区硅电导台面和整段硅纳米线；步骤D，去除整段硅纳米线、源区硅电导台面和漏区硅电导台面表面的掩模层；步骤E，热氧化在整个器件结构，在其表面形成SiO₂绝缘保护层；步骤F，去掉整段硅纳米线中部的SiO₂绝缘保护层；步骤G，去除整段硅纳米线中段部分，在左段硅纳米线和右段硅纳米线朝向内侧的端面形成硅(111)晶面；步骤H，在左段硅纳米线和右段硅纳米线朝向内侧端面的硅(111)晶面之间横向选区生长III-V材料纳米线，形成异质结桥接结构；步骤J，在整个器件表面淀积绝缘保护层；步骤K，在源区硅电导台面和漏区硅电导台面的绝缘保护层上，开出欧姆电极接触窗口，在该欧姆电极接触窗口制备源区金属电极和漏区金属电极；步骤L，在Si/III-V族异质结纳米线的外侧绝缘介质层上制备垂直于Si/III-V族异质结纳米线的金属栅电极。

(三)有益效果

从上述技术方案可以看出，本发明硅基横向纳米线多面栅晶体管及其制备方法具有以下有益效果：

(1)在SOI衬底的顶硅薄层上制备端面为硅(111)晶面的两段相对的硅纳米线，在两者之间实现In(Ga)As纳米线选区横向生长并形成桥接结构，容易实现多面金属栅在平面上的逻辑集成，为低成本、低功耗、高速的集成电路芯片提供了一种新的构造途径；

(2)通过控制左段硅纳米线和右段硅纳米线朝向内侧端面的硅(111)晶面生长区的纳米尺度直径，来控制In(Ga)As纳米线的晶格失配应力，可以实现无失配位错横向生长；

(3)将金属栅电极设置在硅和In(Ga)As纳米线异质结界面处及其附近，通过栅压调整异质结界面势垒，可以有效控制漏电流，实现高的开关电流比。

附图说明

图1为现有技术硅基纳米线多面栅晶体管的结构示意图；

图2为本发明实施例硅基横向纳米线多面栅晶体管的结构示意图；

图3为本发明实施例硅基横向纳米线多面栅晶体管制备方法的流程图。

【本发明主要元件符号说明】

10-源极；

11-源区硅电导台面；     12-源区金属电极；

20-漏极；

21-漏区硅电导台面；     22-漏区金属电极；

30-Si/III-V族异质结纳米线；

31-左段硅纳米线；       32-III-V材料纳米线；

33-右段硅纳米线；

40-绝缘保护层；

50-金属栅电极。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。需要说明的是，在附图或说明书描述中，相似或相同的部分都使用相同的图号。附图中未绘示或描述的实现方式，为所属技术领域中普通技术人员所知的形式。另外，虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。此外，以下实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本发明。

本发明提出了一种硅基横向纳米线多面栅晶体管及其制备方法，通过化学腐蚀形成相对的两具有硅(111)晶面的端面，在该相对的两硅(111)晶面之间实现了III-V材料纳米线横向生长并形成桥接结构，从而实现了多面金属栅在平面上的逻辑集成。

在本发明的一个示例性实施例中，提供了一种硅基横向纳米线多面栅晶体管。图1为本发明实施例硅基横向纳米线多面栅晶体管的结构示意图。如图1所示，本实施例硅基横向纳米线多面栅晶体管基于顶硅薄层被N型重掺杂的(110)晶面SOI衬底制备。该硅基横向纳米线多面栅晶体管包括：源极10、漏极20、一条或多条的Si/III-V族异质结纳米线30、绝缘保护层40和金属栅电极50。

以下分别对本实施例硅基横向纳米线多面栅晶体管的各个组成部分进行详细说明。

本实施例中，(110)晶面SOI衬底的顶硅薄层被N型重掺杂，其中磷杂质的浓度为1×10¹⁹cm^-3。后续多个部分将由该顶硅薄层制备。需要说明的是，该重掺杂中杂质的类型还可以为P型，重掺杂浓度一般介于10¹⁸cm^-3～10²⁰cm^-3之间。

源极10包括：源区硅电导台面11，由所述N型重掺杂的SOI衬底顶硅薄层刻蚀形成；源区金属电极12，形成于源区硅电导台面11上。源区硅电导台面11的晶面为(110)晶面；其面积为100μm×100μm；厚度为100nm。源区金属电极12的材料为Ni/Al材料。为了保证源区金属电极12与源区硅电导台面11的可靠接触，源区金属电极退火的合金温度为400℃～500℃。

漏极20包括：漏区硅电导台面21，由所述N型重掺杂的SOI衬底顶硅薄层刻蚀形成；漏区金属电极22，形成于漏区硅电导台面11上。该漏区硅电导台面41和漏区金属电极42与源极30中的相关部分在材料、晶向、面积等方面类似，此处不再重复描述。

一条或多条Si/III-V族异质结纳米线30，分别连接于源区硅电导台面11和漏极硅电导台面21之间，作为晶体管的导电沟道。该Si/III-V族异质结纳米线30包括：连在一起的左段硅纳米线31、中段III-V材料纳米线32和右段硅纳米线33，其中左段硅纳米线31和右段硅纳米线32由所述N型重掺杂的SOI衬底顶硅薄层刻蚀形成。左段硅纳米线31的左端连接于源极硅电导台面11。右段硅纳米线33的右端连接于漏极硅电导台面21。中段III-V材料纳米线33，其两端分别与左端纳米线31的右端和右端纳米线32的左端相连接。

一般情况下，Si/III-V族异质结纳米线30的数目N介于1～1000之间，其长度L介于1μm～10μm之间，其横向尺寸D介于50μm～200μm之间，均与漏极的宽度和微加工工艺的精度有关。

左段硅纳米线31和右段硅纳米线33沿一条直线，隔开0.2μm～0.5μm，直径为100nm，其朝向内侧的端面为(111)晶面。该(111)晶面为采用TMAH溶液(四甲基氢氧化铵溶液)化学腐蚀所形成的，当然也可以为采用其他方式形成的晶面。

III-V材料纳米线32的材料为In_xGa_1-xAs(0≤x≤1)，其长度L₁介于0.5μm～8μm之间。该In_xGa_1-xAs纳米线52生长于SiO₂绝缘层上，连接于硅纳米线(51和53)之间。此外，该III-V材料纳米线的材料还可以为：GaP、InP等。

本实施例中，通过控制左段硅纳米线和右段硅纳米线朝向内侧的端面形成硅(111)晶面，可以实现两者之间III-V材料纳米线选区横向生长并形成桥接结构。此外，通过控制两端面之间硅(111)晶面生长区的纳米尺度直径，来控制III-V材料纳米线的晶格失配应力，可以实现无失配位错横向生长。

绝缘保护层40至少包覆于所述一条或多条Si/III-V族异质结纳米线30上，用于将Si/III-V族异质结纳米线30与外界进行隔离。

本实施例中，是先制备绝缘保护层40后再制备源(漏)区金属电极的。因此，该绝缘保护层首先被沉积于源(漏)区硅电导台面，而后采用微加工的方法在源(漏)区硅电导台面上刻蚀形成50μm×50μm绝缘保护层窗口，而源(漏)区金属电极则是形成于该绝缘保护层窗口的位置。

绝缘保护层40的材料可以为Al₂O₃、SiO₂，HfO₂等同质或不同质的绝缘材料。在本实施例中，不同区域的绝缘保护层是在不同的工艺过程中生长的，因此其材料和厚度并不相同，其中：In_xGa_1-xAs纳米线的绝缘保护层为5nm的Al₂O₃层；源区硅电导台面、漏区硅电导台面和硅纳米线上的绝缘保护层为20nm的SiO₂层和5nm的Al₂O₃层。

金属栅电极50，形成于一条或多条的Si/III-V族异质结纳米线30外侧的绝缘保护层上，即可以位于硅纳米线(51、53)上、In_xGa_1-xAs纳米线52上或两者连接处，其材料为Ni/Au材料。

本实施例中，通过将金属栅电极设置在硅和In_xGa_1-xAs纳米线异质结界面处及其附近，通过栅压调整异质结界面势垒，可以有效控制漏电流，实现高的开关电流比。

至此，本实施例硅基横向纳米线多面栅晶体管介绍完毕。

在本发明的另一个实施例中，提供了上述硅基横向纳米线多面栅晶体管的制备方法。图3为本发明实施例硅基横向纳米线多面栅晶体管制备方法的流程图。请参照图2和图3，本实施例硅基横向纳米线多面栅晶体管制备方法包括：

步骤A，取(110)晶面的SOI衬底，SOI衬底的背衬底为300μm；SiO₂层厚度为300nm；顶硅薄层的厚度为110nm；

步骤B，在该SOI衬底10的顶硅薄层上利用等离子体增强化学气相沉积(PECVD)技术淀积SiO₂掩模层，然后注入高浓度的N型杂质，注入磷杂质的剂量为5×10¹⁵/cm²；

步骤C，以SiO₂掩模层为掩模，利用电子束光刻和ICP干法刻蚀技术在SOI衬底的顶硅薄层上制作出源区硅电导台面11、漏区硅电导台面21和整段硅纳米线，该整段硅纳米线两端分别与源区硅电导台面11和漏区硅电导台面21相连；

步骤D，用BHF(缓冲氢氟酸腐蚀液，质量浓度96％的分析纯NH₄F、质量浓度40％的HF和水混合，使之体积比为3∶6∶10)溶液去除整段硅纳米线及源区和漏区硅电导台面表面的SiO₂掩模层；

步骤E，在900℃条件下热氧化在整个器件表面形成20nm厚的SiO₂绝缘保护层，该SiO₂绝缘保护层构成绝缘保护层40的一部分；

步骤F，利用光刻和ICP刻蚀技术，去掉整段硅纳米线中部的SiO₂绝缘保护层；

步骤G，用TMAH溶液(四甲基氢氧化铵溶液)化学腐蚀掉整段硅纳米线中段部分，保留左段硅纳米线31和右段硅纳米线33，在左段硅纳米线31和右段硅纳米线33朝向内侧的端面腐蚀出的硅(111)晶面；

本步骤中，TMAH溶液的浓度介于10％～25％之间。

步骤H，利用MOCVD设备，在具有硅(111)晶面的两端面之间横向选区生长In_xGa_1-xAs纳米线32，形成异质结桥接结构；

步骤I，对桥接的In_xGa_1-xAs纳米线利用(NH₄)₂S溶液进行表面钝化处理，其目的在于减少表面悬挂键，降低电子俘获态密度；

步骤J，用原子层沉积(ALD)技术在整个器件表面淀积5nm厚的Al₂O₃绝缘保护层，该Al₂O₃绝缘保护构成绝缘保护层40的一部分；

步骤K，在源区硅电导台面和漏区硅电导台面上表面的绝缘保护层上，开出绝缘保护层窗口，蒸发10nm厚的Ni和300nm厚的Al金属电极，退火形成欧姆接触，构成源区金属电极12和漏区金属电极22；

步骤L，在In_xGa_1-xAs纳米线外侧的绝缘介质层上，蒸发垂直于Si/III-V族异质结纳米线的10nmNi/100nmAu金属栅电极50，硅基横向纳米线多面栅晶体管制备完毕。

至此，本实施例硅基横向纳米线多面栅晶体管制备方法介绍完毕。

依据以上两个实施例描述，本领域技术人员应当对本发明硅基横向纳米线多面栅晶体管及其制备方法有了清楚的认识。

此外，上述对各元件的定义并不仅限于实施方式中提到的各种具体结构或形状，本领域的普通技术人员可对其进行简单地熟知地替换。

综上所述，本发明硅基横向纳米线多面栅晶体管及其制备方法在SOI衬底上制备相对的，具有硅(111)晶面的两端面，在两端面之间实现III-V材料纳米线选区横向生长并形成桥接结构，便于多面金属栅在平面上实现逻辑集成，为低成本、低功耗、高速的集成电路芯片提供了一种新的构造途径。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种硅基横向纳米线多面栅晶体管，其特征在于，基于(110)晶面SOI衬底制备，该SOI衬底的顶硅薄层被N型或P型掺杂，包括：

源极，包括：

源区硅电导台面，由所述被掺杂的SOI衬底顶硅薄层刻蚀形成；

源区金属电极，形成于所述源区硅电导台面上；

漏极，包括：

漏区硅电导台面，由所述被掺杂的SOI衬底顶硅薄层刻蚀形成；

漏区金属电极，形成于所述漏区硅电导台面上；

一条或多条Si/III-V族异质结纳米线，分别连接于所述源区硅电导台面和漏极硅电导台面之间，作为晶体管的导电沟道，每条Si/III-V族异质结纳米线包括：

左段硅纳米线和右段硅纳米线，分别由所述被掺杂的SOI衬底顶硅薄层刻蚀形成，两者朝向内侧的端面为硅(111)晶面；

中段III-V材料纳米线，形成于所述左段硅纳米线和右段硅纳米线之间；

绝缘保护层，至少包覆于所述一条或多条Si/III-V族异质结纳米线的外表面；以及

金属栅电极，形成于所述一条或多条的Si/III-V族异质结纳米线外侧的绝缘保护层上。

2.根据权利要求1所述的硅基横向纳米线多面栅晶体管，其特征在于，所述左段硅纳米线和右段硅纳米线朝向内侧端面的硅(111)晶面为四甲基氢氧化铵溶液化学腐蚀形成。

3.根据权利要求1所述的硅基横向纳米线多面栅晶体管，其特征在于，所述中段III-V族材料纳米线的材料为In_xGa_1-xAs、GaP或InP，其中：0≤x≤1。

4.根据权利要求1至3中任一项所述的硅基横向纳米线多面栅晶体管，其特征在于，所述绝缘保护层还形成于所述源区硅电导台面、漏区硅电导台面上，其中：

所述源区金属电极，形成于源区硅电导台面上的刻蚀制备的绝缘保护层窗口上；

所述源区金属电极，形成于源区硅电导台面上的刻蚀制备的绝缘保护层窗口上。

5.根据权利要求1至3中任一项所述的硅基横向纳米线多面栅晶体管，其特征在于，所述源区硅电导台面和漏区硅电导台面的面积为100μm×100μm

所述Si/III-V族异质结纳米线的长度介于1μm～10μm之间，其横向尺寸介于50μm～200μm之间，其数目介于1～1000之间；

所述中段III-V材料纳米线的长度介于0.5μm～8μm之间。

6.根据权利要求1至3中任一项所述的硅基横向纳米线多面栅晶体管，其特征在于，所述金属栅电极的材料为Ni/Au材料；

所述源区金属电极和漏区金属电极的材料为Ni/Al材料；

所述绝缘保护层的材料为以下材料中的一种或多种：Al₂O₃、SiO₂和HfO₂。

7.根据权利要求1至3中任一项所述的硅基横向纳米线多面栅晶体管，其特征在于，SOI衬底顶硅薄层被掺杂的浓度介于10¹⁸cm^-3～10²⁰cm^-3之间。

8.一种制备方法，其特征在于，用于制备权利要求1至7中任一项所述的硅基横向纳米线多面栅晶体管，包括：

步骤A，取(110)晶面的SOI衬底；

步骤B，在所述SOI衬底的顶硅薄层上淀积掩模层，然后注入杂质；

步骤C，通过掩模层进行图形转移，在所述SOI衬底的顶硅薄层上制作出源区硅电导台面、漏区硅电导台面和整段硅纳米线；

步骤D，去除所述整段硅纳米线、源区硅电导台面和漏区硅电导台面表面的掩模层；

步骤E，热氧化在整个器件结构，在其表面形成SiO₂绝缘保护层；

步骤F，去掉整段硅纳米线中部的所述SiO₂绝缘保护层；

步骤G，去除整段硅纳米线中段部分，在保留的左段硅纳米线和右段硅纳米线朝向内侧的端面形成硅(111)晶面；

步骤H，在所述左段硅纳米线和右段硅纳米线朝向内侧端面的硅(111)晶面之间横向选区生长III-V材料纳米线，形成异质结桥接结构；

步骤J，在整个器件表面淀积绝缘保护层；

步骤K，在所述源区硅电导台面和漏区硅电导台面的绝缘保护层上，开出欧姆电极接触窗口，在所述欧姆电极接触窗口制备所述源区金属电极和漏区金属电极；

步骤L，在所述Si/III-V族异质结纳米线的外侧绝缘介质层上制备垂直于Si/III-V族异质结纳米线的金属栅电极。

9.根据权利要求8所述的制备方法，其特征在于，所述步骤G中，采用四甲基氢氧化铵溶液腐蚀掉所述整段硅纳米线中段部分，在左段硅纳米线和右段硅纳米线朝向内侧的端面上腐蚀出硅(111)晶面。

10.根据权利要求8所述的制备方法，其特征在于，所述步骤H之后还包括：

步骤I，对桥接的III-V族纳米线进行表面钝化处理。

Images