CN110085673B - 杂质原子阵列晶体管及其制备方法 - Google Patents
杂质原子阵列晶体管及其制备方法 Download PDFInfo
- Publication number
- CN110085673B CN110085673B CN201910370984.5A CN201910370984A CN110085673B CN 110085673 B CN110085673 B CN 110085673B CN 201910370984 A CN201910370984 A CN 201910370984A CN 110085673 B CN110085673 B CN 110085673B
- Authority
- CN
- China
- Prior art keywords
- silicon
- array
- polycrystalline silicon
- impurity atom
- nanocrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000012535 impurity Substances 0.000 title claims abstract description 86
- 238000002360 preparation method Methods 0.000 title claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 196
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 185
- 239000010703 silicon Substances 0.000 claims abstract description 185
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 123
- 239000002070 nanowire Substances 0.000 claims abstract description 59
- 239000002159 nanocrystal Substances 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims description 41
- 238000000151 deposition Methods 0.000 claims description 23
- 239000002086 nanomaterial Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 17
- 239000013078 crystal Substances 0.000 claims description 15
- 238000000347 anisotropic wet etching Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 5
- 229910052906 cristobalite Inorganic materials 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052682 stishovite Inorganic materials 0.000 claims description 5
- 229910052905 tridymite Inorganic materials 0.000 claims description 5
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 4
- 238000004050 hot filament vapor deposition Methods 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 3
- 229910052454 barium strontium titanate Inorganic materials 0.000 claims description 3
- 229910052451 lead zirconate titanate Inorganic materials 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 claims description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 14
- 125000004429 atom Chemical group 0.000 description 68
- 238000010586 diagram Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
一种杂质原子阵列晶体管，所述杂质原子阵列晶体管包括，SOI基片，包括硅衬底、氧化物绝缘层以及顶层硅，由所述顶层硅形成源区硅电导台面、漏区硅电导台面和V槽型多晶硅纳米晶阵列硅纳米线，其中：所述V槽型多晶硅纳米晶阵列硅纳米线连接所述源区硅电导台面和漏区硅电导台面，所述V槽型多晶硅纳米晶阵列硅纳米线具有阵列的多个V型凹槽，每个所述V型凹槽内形成单个杂质原子掺杂的多晶硅纳米晶。所述杂质原子阵列晶体管达到杂质原子数量和位置可控且室温下可以观察到量子效应的效果。
Description
技术领域
本发明涉及基于SOI(绝缘体上硅)基片的纳米结构晶体管及其制备技术领域，尤其涉及一种杂质原子阵列晶体管及其制备方法。
背景技术
随着集成电路工艺的迅速发展，晶体管尺寸已经缩小到亚10nm尺度。在如此小的纳米尺度，分立的杂质原子对器件的输运性能的影响变得至关重要。一系列基于杂质原子晶体管的量子输运特性研究成为新的研究热点。
无结硅纳米线晶体管凭借其简单的制作工艺，环栅结构的极强栅控能力，且与已有的硅工艺兼容的优势，成为纳米尺度晶体管的重要方向。目前报道的无结硅纳米线晶体管，通过掺杂在沟道中形成的杂质原子其位置和数量很难实现精确控制，且仅能在低温下观察到量子效应而在高温下量子效应被温度热能覆盖。
发明内容
有鉴于此，本发明的主要目的在于提供一种杂质原子阵列晶体管及其制备方法，以期至少部分地解决上述提及的技术问题中的至少之一。
为达到上述目的，作为本发明的一个方面，提供了一种杂质原子阵列晶体管，所述杂质原子阵列晶体管包括，SOI基片，包括硅衬底、氧化物绝缘层以及顶层硅，由所述顶层硅形成源区硅电导台面、漏区硅电导台面和V槽型多晶硅纳米晶阵列硅纳米线，其中：所述V槽型多晶硅纳米晶阵列硅纳米线连接所述源区硅电导台面和漏区硅电导台面，所述V槽型多晶硅纳米晶阵列硅纳米线具有阵列的多个V型凹槽，每个所述V型凹槽内形成单个杂质原子掺杂的多晶硅纳米晶；
氧化物包裹层，形成于所述源区硅电导台面、漏区硅电导台面和V槽型多晶硅纳米晶阵列硅纳米线表面；以及
多晶硅栅条，形成于所述氧化物包裹层上对应于所述多个V型凹槽的区域，并沿与所述V槽型多晶硅纳米晶阵列硅纳米线的延展方向相垂直的方向，延伸至所述V槽型多晶硅纳米晶阵列硅纳米线的两侧。
作为本发明的另一个方面，本发明提出了一种杂质原子阵列晶体管的制备方法，所述制备方法包括如下步骤：
步骤1：在SOI基片上淀积掩膜层；
步骤2：在步骤1所制备的掩膜层上刻蚀阵列的矩形凹槽，形成硬掩模图形；
步骤3：对步骤2所制备的矩形凹槽进行各向异性湿法腐蚀，获得阵列有多个V型凹槽的V型凹槽阵列硅纳米结构；
步骤4：在步骤3所制备的V型凹槽阵列硅纳米结构的多个所述V型凹槽内分别沉积多晶硅纳米晶，得到V槽型多晶硅纳米晶阵列；
步骤5：对步骤4所得到的SOI基片的表面采用离子注入方式进行掺杂，其中每个多晶硅纳米晶中包含单个杂质原子；
步骤6：在步骤5所得到的SOI基片的顶层硅上刻蚀制备源区硅电导台面、漏区硅电导台面和V槽型多晶硅纳米晶阵列硅纳米线；
步骤7：在步骤6所制备的源区硅电导台面、漏区硅电导台面和V槽型多晶硅纳米晶阵列硅纳米线表面形成氧化物包裹层；
步骤8：在步骤7制备的V槽型多晶硅纳米晶阵列硅纳米线的氧化物包裹层上，垂直于V槽型多晶硅纳米晶阵列硅纳米线的延展方向沉积多晶硅栅条，并覆盖所述多个V型凹槽所对应的区域。
从上述技术方案可以看出，本发明杂质原子阵列晶体管及其制备方法至少具有以下有益效果其中之一或其中一部分：
(1)多晶硅纳米晶颗粒能够将杂质原子局域在多晶硅纳米晶中，将其作为V槽型多晶硅纳米晶阵列硅纳米线沟道中杂质原子的载体，通过设计多晶硅纳米晶的位置和数量，即可精确控制沟道中杂质原子的数量和位置，而多晶硅纳米晶则依赖于V型凹槽阵列的位置和数量的精确控制。将依赖于晶面的V型凹槽硅纳米结构和多晶硅纳米晶局域杂质原子的特性结合起来，能够达到杂质原子阵列晶体管中杂质原子数量和位置可控且室温下可以观察到量子效应的效果。
(2)运用各向异性湿法腐蚀使承载有单杂质原子多晶硅纳米晶的V型凹槽表面更为光滑，增强杂质原子空间限制，优化了杂质原子阵列晶体管器件的性能，并提高器件量子效应的工作温度。
(3)通过控制栅极电压影响沟道杂质原子电势分布，使导电通道的宽度展宽到刚容纳杂质原子通过，受束缚的杂质原子由于空间限制和介电限制效应，能够实现在室温下观察到量子效应。
附图说明
图1为本发明实施例提供的杂质原子阵列晶体管的立体结构示意图；
图2为本发明实施例提供的杂质原子阵列晶体管的俯视图；
图3为本发明实施例提供的杂质原子阵列晶体管的正视图；
图4为本发明实施例提供的V槽型多晶硅纳米晶阵列硅纳米线结构组成图；
图5为本发明实施例提供的V型凹槽阵列硅纳米结构(腐蚀后光刻前)的立体结构图；
图6为图5的V型凹槽阵列硅纳米结构刻蚀后的晶向示意图；
图7为图6的的V型凹槽阵列硅纳米结构沉积多晶硅纳米晶后的结构示意图；
图8为本发明实施例提供的杂质原子阵列晶体管的制备方法流程图。
附图标记说明：
1-硅衬底；2-氧化物绝缘层；3-源电极；301-源区硅电导台面；4-漏电极；401-漏区硅电导台面；5-栅电极；501-多晶硅栅条；6-氧化物包裹层；7-V槽型多晶硅纳米晶阵列硅纳米线；701-V型凹槽阵列硅纳米结构；702-V型凹槽；703-多晶硅纳米晶；7011-掩膜层。
具体实施方式
本发明提供了一种杂质原子阵列晶体管及其制备方法，通过各向异性湿法腐蚀得到V型凹槽阵列硅纳米结构，再通过沉积多晶硅纳米晶填充V型凹槽702，得到V槽型多晶硅纳米晶阵列，经过后续离子注入和刻蚀，制得V槽型多晶硅纳米晶阵列硅纳米线7为特征结构的杂质原子阵列晶体管。通过对V槽型多晶硅纳米晶阵列硅纳米线7中承载有单杂质原子多晶硅纳米晶703的V型凹槽702阵列的位置与数量设计，可以精确控制V槽型多晶硅纳米晶阵列硅纳米线7沟道中杂质原子的数量和位置；运用各向异性湿法腐蚀纳米结构使承载有单杂质原子多晶硅纳米晶的V型凹槽702表面更为光滑，增强杂质原子空间限制，优化了晶体管器件的性能；通过控制栅极电压影响沟道杂质原子电势分布，使导电通道的宽度展宽到刚容纳杂质原子通过，受束缚的杂质原子由于空间限制和介电限制效应，能够实现在室温下观察到量子效应。
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
一种杂质原子阵列晶体管，该杂质原子阵列晶体管包括：
SOI基片，包括硅衬底1、氧化物绝缘层2以及顶层硅，由该顶层硅形成源区硅电导台面301、漏区硅电导台面401和V槽型多晶硅纳米晶阵列硅纳米线7，其中：该V槽型多晶硅纳米晶阵列硅纳米线7连接该源区硅电导台面301和漏区硅电导台面401，该V槽型多晶硅纳米晶阵列硅纳米线7具有阵列的多个V型凹槽702，每个该V型凹槽702内形成单个杂质原子掺杂的多晶硅纳米晶703；
氧化物包裹层6，形成于该源区硅电导台面301、漏区硅电导台面401和V槽型多晶硅纳米晶阵列硅纳米线7表面；以及
多晶硅栅条501，形成于该氧化物包裹层6上对应于该多个V型凹槽702部分的区域，并沿与该V槽型多晶硅纳米晶阵列硅纳米线7的延展方向相垂直的方向，延伸至该V槽型多晶硅纳米晶阵列硅纳米线7的两侧。
具体地，该SOI基片中，该顶层硅为硅(100)晶面，该V型凹槽702由硅(111)晶面形成。
具体地，该V型凹槽702的深度为30～80nm，数量为3～20。
具体地，该源区硅电导台面301、漏区硅电导台面401和V槽型多晶硅纳米晶阵列硅纳米线7的掺杂原子的类型包括N型或P型，掺杂浓度为1×1019cm-3～1×1021cm-3；优选的，该多晶硅栅条501的掺杂原子的类型包括P型或N型，掺杂浓度为1021～1023cm-3。
具体地，该杂质原子阵列晶体管还包括：
源电极3，形成于该源区硅电导台面301对应的氧化物包裹层6上；
漏电极4，形成于该漏区硅电导台面401对应的氧化物包裹层6上；以及
栅电极5，形成于该多晶硅栅条501上。
具体地，该氧化物包裹层6的材料包括SiO2、氮氧化物、HfO2、ZrO2、Ta2O5、Si3N4、BST(钛酸锶钡)或PZT(锆钛酸铅压电陶瓷)；优选的，该漏电极4和源电极3的材料包括退火的Ni/Al合金；优选的，该栅电极5的材料包括多晶硅或金属Ti/A1。
一种杂质原子阵列晶体管的制备方法，该制备方法包括如下步骤：
步骤1：在SOI基片上淀积掩膜层7011；
步骤2：在步骤1所制备的掩膜层7011上刻蚀阵列的矩形凹槽，形成硬掩模图形；
步骤3：对步骤2所制备的矩形凹槽进行各向异性湿法腐蚀，获得阵列有多个V型凹槽702的V型凹槽阵列硅纳米结构701；
步骤4：在步骤3所制备的V型凹槽阵列硅纳米结构701的多个该V型凹槽702内分别沉积多晶硅纳米晶703，得到V槽型多晶硅纳米晶阵列；
步骤5：对步骤4所得到的SOI基片的表面采用离子注入方式进行掺杂，此时掩膜层7011可以作为缓冲层以减少离子注入带来的损伤，其中每个多晶硅纳米晶703中包含单个杂质原子；
步骤6：在步骤5所得到的SOI基片的顶层硅上刻蚀制备源区硅电导台面301、漏区硅电导台面401和V槽型多晶硅纳米晶阵列硅纳米线7；
步骤7：在步骤6所制备的源区硅电导台面301、漏区硅电导台面401和V槽型多晶硅纳米晶阵列硅纳米线7表面形成氧化物包裹层6；
步骤8：在步骤7制备的V槽型多晶硅纳米晶阵列硅纳米线7的氧化物包裹层6上，垂直于V槽型多晶硅纳米晶阵列硅纳米线7的延展方向沉积多晶硅栅条501，并覆盖该多个V型凹槽702所对应部分的区域。
具体地，该制备方法在步骤8之后还包括：
步骤9：其中多晶硅栅条501在沉积完后采用离子注入的方法实现掺杂；
步骤10：在源区硅电导台面301对应的氧化物包裹层6上、漏区硅电导台面401对应的氧化物包裹层6上和多晶硅栅条501上分别制备源电极3、漏电极4和栅电极5，完成杂质原子阵列晶体管的制备。
具体地，步骤3中各向异性湿法腐蚀方法为，采用腐蚀液在温度70-90℃下腐蚀10～60秒。
具体地，步骤4中，该沉积多晶硅纳米晶703的步骤包括：采用热丝化学气相沉积方法，在1600～2000℃热丝和SOI基片150～250℃的条件下通入SiH4和H2进行多晶硅纳米晶沉积，在800～1000℃真空条件下进行高温退火；
优选的，步骤5中，离子注入后，进行快速热退火处理，退火温度为500～1000℃，退火时间为10～20S。
以下通过具体实施例来对本发明的技术方案作进一步说明。
实施例1
在本实施例中，提供一种杂质原子阵列晶体管，图1为本发明实施例提供的杂质原子阵列晶体管的立体结构示意图；图2为本发明实施例提供的杂质原子阵列晶体管的俯视图；图3为本发明实施例所提供的杂质原子阵列晶体管的正视图；图4为本发明实施例提供的V槽型多晶硅纳米晶阵列硅纳米线组成图；图5为本发明实施例提供的V型凹槽阵列硅纳米结构(腐蚀后光刻前)的立体结构图；图6为图5的V型凹槽阵列硅纳米结构(仅截取V型凹槽阵列部分)的刻蚀后的晶向示意图；图7为图6的V型凹槽阵列硅纳米结构在沉积多晶硅纳米晶后的最终结构示意图。结合图1至图7所示，该杂质原子阵列晶体管具体包括：
(100)型SOI基片，其包括725±15μm厚的硅衬底1、145±10nm厚的氧化物绝缘层2和55±7.5nm厚的顶层硅，由N型(或P型)掺杂的顶层硅形成源区硅电导台面301、漏区硅电导台面401和V槽型多晶硅纳米晶阵列硅纳米线7，其中，V槽型多晶硅纳米晶阵列硅纳米线7连接源区硅电导台面301和漏区硅电导台面401，V槽型多晶硅纳米晶阵列硅纳米线7阵列有5个V型凹槽702，每个V型凹槽702内形成有单个杂质原子P型(或N型)掺杂的多晶硅纳米晶703；SiO2包裹层，厚度为20±5nm，形成于源区硅电导台面301、漏区硅电导台面401和V槽型多晶硅纳米晶阵列硅纳米线7的表面；
多晶硅栅条501，厚度为200±20nm，形成于SiO2包裹层上对应于多个V型凹槽702部分的区域，且沿与V槽型多晶硅纳米晶阵列硅纳米线7的延展方向相垂直的方向，延伸至V槽型多晶硅纳米晶阵列硅纳米线7的两侧，将该V槽型多晶硅纳米晶阵列硅纳米线7中包含多晶硅纳米晶V型槽阵列部分覆盖；
源电极3，厚度为300nm，形成于源区硅电导台面301对应的SiO2包裹层上；
漏电极4，厚度为300nm，形成于漏区硅电导台面401对应的SiO2包裹层上；
栅电极5，厚度为300nm，该栅电极形成于多晶硅栅条501上。
本实施例中，该源区硅电导台面301、漏区硅电导台面401和V槽型多晶硅纳米晶阵列硅纳米线7采用N型(或P型)杂质原子掺杂，掺杂浓度为1019cm-3～1021cm-3；其中N型杂质原子采用磷原子，P型杂质原子采用硼原子。
本实施例中，该V型凹槽702内表面为硅(111)晶面，该上表面为硅(100)晶面，经过各向异性湿法刻蚀得到，刻蚀深度为30nm～80nm。
本实施例中，该多晶硅栅条501为P型(或N型)杂质原子掺杂，掺杂浓度为1021cm-3～1023cm-3量级；其中N型杂质原子采用磷原子，P型杂质原子采用硼原子。
本实施例中，该源电极3和漏电极4的制备材料为退火的Ni/A1合金。
本实施例中，该栅电极5的制备材料为退火的Ni/Al合金，与多晶硅栅条501实现欧姆接触；
在本实施例中，还提供一种杂质原子阵列晶体管的制备方法，图8为本发明实施例提供的杂质原子阵列晶体管的制备方法流程图，如图8，并结合图1至图7所示，该杂质原子阵列晶体管的制备方法，包括：
步骤1：选取为(100)型SOI基片；
选取一个(100)型SOI基片，该SOI基片由下至上包括：硅衬底1、氧化物绝缘层2、以及顶层硅；
步骤2：将步骤1所选取的SOI基片上淀积SiO2掩膜层7011；
在该SOI基片的顶层硅上淀积SiO2掩膜层7011，其中SiO2掩膜层7011的厚度为20nm；
步骤3：在步骤2中SOI基片上淀积的SiO2掩膜层7011中间部分刻蚀五个相邻的矩形凹槽，形成硬掩模图形；
通过电子束曝光和SiO2干法刻蚀，在该SOI基片上淀积的SiO2掩膜层中间部分刻蚀五个相邻的矩形凹槽，形成硬掩模图形，其中矩形凹槽的面积为50nm×100nm，两个矩形之间的距离L为50±10nm；
步骤4：对步骤3所制备的矩形凹槽进行化学腐蚀，获得内表面包括硅(111)晶面的V型凹槽阵列硅纳米结构701；
通过各向异性湿法腐蚀，获得V型凹槽阵列硅纳米结构701，各向异性湿法腐蚀的关键条件为：使用由35％四甲基氢氧化铵溶液、25％异丙醇溶液和去离子水配制成的腐蚀液，在水浴80℃温度下腐蚀10～60秒。V型凹槽阵列硅纳米结构701由(111)晶面和顶层硅(100)晶面围成；
步骤5：在步骤4所制备的V型凹槽阵列硅纳米结构701的V型凹槽702中沉积多晶硅纳米晶703，形成淀积在V型凹槽阵列硅纳米结构701中的V槽型多晶硅纳米晶703阵列；
通过热丝化学气相沉积(HWCVD)在1800±200℃热丝和SOI基片200±50℃的条件下通入SiH4气体和H2进行多晶硅纳米晶沉积，由于硅(111)晶面的诱导作用优于硅(100)晶面，多晶硅纳米晶将更好的沉积在硅(111)晶面的V型凹槽702中。随后在900±100℃高温真空条件下对沉积的多晶硅纳米晶进行高温退火，即得到沉积在V型凹槽阵列硅纳米结构701上的多晶硅纳米晶703；
步骤6：对SOI基片表面进行离子注入；
注入高浓度的N型或P型杂质，快速热退火处理，掺杂浓度为1019cm-3～1021cm-3，退火温度为500～1000℃，退火时间为10～20s；离子注入后每个V型凹槽702中嵌入的多晶硅纳米晶703中包含有一个杂质原子；
步骤7：在该SO1基片的顶层硅上刻蚀制备源区硅电导台面301、漏区硅电导台面401和V槽型多晶硅纳米晶阵列硅纳米线7；
通过电子束曝光和干法刻蚀，在该SOI基片的顶层硅上制作出源区硅电导台面301、漏区硅电导台面401和V槽型多晶硅纳米晶阵列硅纳米线7，其中V槽型多晶硅纳米晶阵列硅纳米线7和步骤3中所刻蚀的矩形凹槽长度方向垂直；
步骤8：在步骤7所制备的V槽型多晶硅纳米晶阵列硅纳米线7、源区硅电导台面301和漏区硅电导台面401的表面热氧化形成氧化物包裹层6；
步骤9：通过化学气相沉积方法淀积多晶硅，制作出延伸方向垂直于V槽型多晶硅纳米晶阵列硅纳米线7的多晶硅栅条，多晶硅栅条501在沉积完需采用离子注入的方法实现掺杂；
步骤10：采用本领域常规手段在源区硅电导台面301、漏区硅电导台面401和多晶硅栅条501上分别制备源电极3、漏电极4和栅电极5，完成杂质原子阵列晶体管的制备。
量子效应测试：
制备出杂质原子阵列晶体管后，采用半导体参数分析仪分别连接杂质原子阵列晶体管的源电极3、漏电极4和栅电极5，测试杂质原子阵列晶体管的转移特性曲线图，在室温下能够观察到明显的电流峰而非平滑单调上升电流曲线，表明在室温下观察到量子效应。
综上所述，本发明提供了一种杂质原子阵列晶体管及其制备方法，通过各向异性湿法腐蚀后沉积多晶硅纳米晶703得到V槽型多晶硅纳米晶阵列的V槽型多晶硅纳米晶阵列硅纳米线7，制得杂质原子阵列晶体管，有助于实现精确控制杂质原子位置与数量，并具有更优性能，使该杂质原子阵列晶体管能够实现在室温下观察到量子效应。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (14)
1.一种杂质原子阵列晶体管，其特征在于，所述杂质原子阵列晶体管包括：
SOI基片，包括硅衬底、氧化物绝缘层以及顶层硅，由所述顶层硅形成源区硅电导台面、漏区硅电导台面和V槽型多晶硅纳米晶阵列硅纳米线，其中：所述V槽型多晶硅纳米晶阵列硅纳米线连接所述源区硅电导台面和漏区硅电导台面，所述V槽型多晶硅纳米晶阵列硅纳米线具有阵列的多个V型凹槽，每个所述V型凹槽内形成单个杂质原子掺杂的多晶硅纳米晶；
氧化物包裹层，形成于所述源区硅电导台面、漏区硅电导台面和V槽型多晶硅纳米晶阵列硅纳米线表面；以及
多晶硅栅条，形成于所述氧化物包裹层上对应于所述多个V型凹槽的区域，并沿与所述V槽型多晶硅纳米晶阵列硅纳米线的延展方向相垂直的方向，延伸至所述V槽型多晶硅纳米晶阵列硅纳米线的两侧。
2.如权利要求1所述的杂质原子阵列晶体管，其特征在于，所述SOI基片中，所述顶层硅为硅(100)晶面，所述V型凹槽由硅(111)晶面形成。
3.如权利要求1所述的杂质原子阵列晶体管，其特征在于，所述V型凹槽的深度为30～80nm，数量为3～20个。
4.如权利要求1所述的杂质原子阵列晶体管，其特征在于，所述源区硅电导台面、漏区硅电导台面和V槽型多晶硅纳米晶阵列硅纳米线的掺杂原子的类型包括N型或P型，掺杂浓度为1×1019cm-3～1×1021cm-3。
5.如权利要求4所述的杂质原子阵列晶体管，其特征在于，所述多晶硅栅条的掺杂原子的类型包括P型或N型，掺杂浓度为1021～1023cm-3。
6.如权利要求1所述的杂质原子阵列晶体管，其特征在于，所述杂质原子阵列晶体管还包括：
源电极，形成于所述源区硅电导台面对应的氧化物包裹层上；
漏电极，形成于所述漏区硅电导台面对应的氧化物包裹层上；以及
栅电极，形成于所述多晶硅栅条上。
7.如权利要求6所述的杂质原子阵列晶体管，其特征在于，所述氧化物包裹层的材料包括SiO2、氮氧化物、HfO2、ZrO2、Ta2O5、Si3N4、钛酸锶钡或锆钛酸铅压电陶瓷。
8.如权利要求7所述的杂质原子阵列晶体管，其特征在于，所述漏电极和源电极的材料包括退火的Ni/Al合金。
9.如权利要求7所述的杂质原子阵列晶体管，其特征在于，所述栅电极的材料包括多晶硅或金属Ti/Al。
10.一种如权利要求1至9任一项所述的杂质原子阵列晶体管的制备方法，其特征在于，所述制备方法包括如下步骤：
步骤1：在SOI基片上淀积掩膜层；
步骤2：在步骤1所制备的掩膜层上刻蚀阵列的矩形凹槽，形成硬掩模图形；
步骤3：对步骤2所制备的矩形凹槽进行各向异性湿法腐蚀，获得阵列有多个V型凹槽的V型凹槽阵列硅纳米结构；
步骤4：在步骤3所制备的V型凹槽阵列硅纳米结构的多个所述V型凹槽内分别沉积多晶硅纳米晶，得到V槽型多晶硅纳米晶阵列；
步骤5：对步骤4所得到的SOI基片的表面采用离子注入方式进行掺杂，其中每个多晶硅纳米晶中包含单个杂质原子；
步骤6：在步骤5所得到的SOI基片的顶层硅上刻蚀制备源区硅电导台面、漏区硅电导台面和V槽型多晶硅纳米晶阵列硅纳米线；
步骤7：在步骤6所制备的源区硅电导台面、漏区硅电导台面和V槽型多晶硅纳米晶阵列硅纳米线表面形成氧化物包裹层；
步骤8：在步骤7制备的V槽型多晶硅纳米晶阵列硅纳米线的氧化物包裹层上，垂直于V槽型多晶硅纳米晶阵列硅纳米线的延展方向沉积多晶硅栅条，并覆盖所述多个V型凹槽所对应的区域。
11.如权利要求10所述的制备方法，其特征在于，所述制备方法在步骤8之后还包括：
步骤9：对所述多晶硅栅条采用离子注入的方法进行掺杂；
步骤10：在源区硅电导台面对应的氧化物包裹层上、漏区硅电导台面对应的氧化物包裹层上和多晶硅栅条上分别制备源电极、漏电极和栅电极，完成杂质原子阵列晶体管的制备。
12.如权利要求10所述的制备方法，其特征在于，步骤3中各向异性湿法腐蚀方法为，采用腐蚀液在温度70～90℃下腐蚀10～60秒。
13.如权利要求10所述的制备方法，其特征在于，步骤4中，所述沉积多晶硅纳米晶的步骤包括：采用热丝化学气相沉积方法，在1600～2000℃热丝和SOI基片150～250℃的条件下通入SiH4和H2进行多晶硅纳米晶沉积，在800～1000℃真空条件下进行高温退火。
14.如权利要求13所述的制备方法，其特征在于，步骤5中，离子注入后，进行快速热退火处理，退火温度为500～1000℃，退火时间为10～20秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910370984.5A CN110085673B (zh) | 2019-05-06 | 2019-05-06 | 杂质原子阵列晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910370984.5A CN110085673B (zh) | 2019-05-06 | 2019-05-06 | 杂质原子阵列晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110085673A CN110085673A (zh) | 2019-08-02 |
| CN110085673B true CN110085673B (zh) | 2020-10-02 |
Family
ID=67418732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910370984.5A Expired - Fee Related CN110085673B (zh) | 2019-05-06 | 2019-05-06 | 杂质原子阵列晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110085673B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103311305A (zh) * | 2013-06-13 | 2013-09-18 | 中国科学院半导体研究所 | 硅基横向纳米线多面栅晶体管及其制备方法 |
| EP2690665A1 (en) * | 2012-07-27 | 2014-01-29 | Hitachi Ltd. | Single-charge transistor |
| CN104867834A (zh) * | 2015-04-22 | 2015-08-26 | 中国科学院半导体研究所 | 基于soi衬底的单杂质原子无结硅纳米线晶体管及制备方法 |
| CN106898641A (zh) * | 2017-03-02 | 2017-06-27 | 中国科学院半导体研究所 | Iii‑v族化合物横向纳米线结构，纳米线晶体管及其制备方法 |
-
2019
- 2019-05-06 CN CN201910370984.5A patent/CN110085673B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2690665A1 (en) * | 2012-07-27 | 2014-01-29 | Hitachi Ltd. | Single-charge transistor |
| CN103311305A (zh) * | 2013-06-13 | 2013-09-18 | 中国科学院半导体研究所 | 硅基横向纳米线多面栅晶体管及其制备方法 |
| CN104867834A (zh) * | 2015-04-22 | 2015-08-26 | 中国科学院半导体研究所 | 基于soi衬底的单杂质原子无结硅纳米线晶体管及制备方法 |
| CN106898641A (zh) * | 2017-03-02 | 2017-06-27 | 中国科学院半导体研究所 | Iii‑v族化合物横向纳米线结构，纳米线晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110085673A (zh) | 2019-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6858478B2 (en) | Tri-gate devices and methods of fabrication | |
| US7154118B2 (en) | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication | |
| KR100903902B1 (ko) | 변형 채널 영역을 갖는 비평면형 ｍｏｓ 구조 | |
| KR102637107B1 (ko) | 전자 소자 및 그 제조방법 | |
| CN105161539B (zh) | 碳化硅mosfet器件及其制作方法 | |
| TW200423301A (en) | Doping of semiconductor fin device | |
| CN103928344B (zh) | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 | |
| JP2008511171A (ja) | 異なる材料から成る構成素子を有する半導体トランジスタ及び形成方法 | |
| JPWO2009050871A1 (ja) | 半導体装置およびその製造方法 | |
| KR20110084178A (ko) | 측면 성장 반도체 나노와이어 제조 방법 및 상기 방법에 의해 얻어진 트랜지스터 | |
| CN102916048A (zh) | 一种基于体硅材料的无结硅纳米线晶体管及其制备方法 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| KR100317641B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| CN106876256A (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN103855022B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN105118857B (zh) | 一种沟槽型功率mosfet的制造方法 | |
| US8928064B2 (en) | Gate stack of boron semiconductor alloy, polysilicon and high-K gate dielectric for low voltage applications | |
| CN110085673B (zh) | 杂质原子阵列晶体管及其制备方法 | |
| CN115763233B (zh) | 一种SiC MOSFET的制备方法 | |
| JPH04245480A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| CN110491940B (zh) | 一种基于共振隧穿的纳米线晶体管及其制备方法 | |
| CN107039282B (zh) | 一种制备高性能半导体场效应晶体管器件的方法 | |
| CN107634097B (zh) | 一种石墨烯场效应晶体管及其制造方法 | |
| Ito et al. | Fabrication of Si single-electron transistors having double SiO 2 barriers | |
| CN105140285B (zh) | 一种垂直导电结构SiC MOSFET功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20201002 Termination date: 20210506 |