CN107039282B - 一种制备高性能半导体场效应晶体管器件的方法 - Google Patents
一种制备高性能半导体场效应晶体管器件的方法 Download PDFInfo
- Publication number
- CN107039282B CN107039282B CN201710198903.9A CN201710198903A CN107039282B CN 107039282 B CN107039282 B CN 107039282B CN 201710198903 A CN201710198903 A CN 201710198903A CN 107039282 B CN107039282 B CN 107039282B
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- drain electrode
- source electrode
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000005669 field effect Effects 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000000463 material Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 238000005224 laser annealing Methods 0.000 claims abstract description 10
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 42
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 42
- 239000002070 nanowire Substances 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 230000003746 surface roughness Effects 0.000 claims description 4
- 238000004381 surface treatment Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 abstract description 9
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 abstract description 5
- 238000000137 annealing Methods 0.000 abstract description 3
- 238000005137 deposition process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011982 device technology Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种制备高性能半导体场效应晶体管器件的方法，该方法首先在半导体衬底上定义源极和漏极区域，对源极和漏极区域进行刻蚀，分别形成凹槽；通过常温或低温物理气相沉积在刻蚀好的凹槽中沉积半导体材料作为源极和漏极；其次通过激光退火使源极和漏极区域内沉积的半导体发生重结晶，形成源极和漏极p‑n结；最后沉积栅极绝缘层和金属栅极，形成半导体场效应晶体管器件。本发明方法通过常温/低温物理气相沉积技术，在半导体衬底刻蚀好的凹槽中沉积半导体材料作为源极和漏极，增大MOSFET器件中源漏p‑n结的掺杂浓度，减小源漏区域半导体沉积过程中的掺杂离子扩散。同时结合激光退火技术中激光脉冲时间极短的特点，抑制退火过程中掺杂离子的扩散。
Description
技术领域
本发明属于半导体材料领域，涉及一种制备高性能半导体场效应晶体管器件的方法。
背景技术
硅沟道场效应晶体管(Si MOSFET)是现代集成电路最基本的组成单元，是集成电路实现运算、存储等功能的基础。衡量MOSFET器件性能高低最主要的指标是器件的开启电流，通过缩小MOSFET器件沟道长度的方法能够提升器件的性能。经过半个世纪的技术进步，MOSFET器件的特征尺寸越来越小，目前量产级的MOSFET器件沟道长度已达到20nm。进一步缩小器件尺寸的方法将导致严重的短沟道效应，难以进一步提升集成电路性能。为了解决这一问题，提出了基于新沟道材料(如锗硅合金、锗)和新结构(如绝缘层上半导体结构、鳍型结构、纳米线结构)的MOSFET器件技术。国内外各大企业及科研机构均将新材料和新结构器件技术作为下一代高性能集成电路器件的候选方案之一。经过近年来的快速发展，在新沟道材料和新器件结构的MOSFET器件中获得了高于传统Si MOSFET器件的开启电流，显示了这些器件广阔的应用前景。
但是，无论采取何种沟道材料和器件结构，均需要利用很短的沟道长度提升MOSFET器件的开启电流。在短沟道MOSFET器件中，源极/漏极的漏电将显著增大，导致器件无法充分关断，使得电学性能劣化和功耗上升。因此，充分抑制器件中源极/漏极的漏电，是实现高性能MOSFET器件的关键问题之一。MOSFET器件的源极和漏极结构由p-n结形成，传统的制作方法包括离子注入、热扩散和化学气相沉积等。利用这些方法形成源漏p-n结，通过热或电场增加掺杂离子的能量，使得掺杂离子进入半导体的晶格中。由于掺杂离子在半导体中的扩散，难以形成掺杂浓度高、掺杂浓度梯度陡直的半导体p-n结，导致MOSFET器件的关断电流大。这些缺陷在当今集成电路规模越来越大的情况下，将造成集成电路产品功耗上升等问题。
发明内容
本发明的目的在于针对现有技术的不足，提供一种制备高性能半导体场效应晶体管器件的方法，通过该方法可以制备关断电流小的半导体场效应晶体管，在高性能逻辑器件以及超大规模集成电路等领域有广阔的应用前景。
本发明的目的是通过以下技术方案来实现的：一种制备高性能半导体场效应晶体管器件的方法，该方法包括如下步骤：
(1)在半导体衬底上定义源极和漏极区域，对源极和漏极区域进行刻蚀，分别形成凹槽；
(2)通过常温或低温物理气相沉积在刻蚀好的凹槽中沉积半导体材料作为源极和漏极；所沉积的半导体材料的掺杂类型与半导体衬底的掺杂类型相反；
(3)通过激光退火使源极和漏极区域内沉积的半导体发生重结晶，形成源极和漏极p-n结；
(4)沉积栅极绝缘层和金属栅极，形成半导体场效应晶体管器件。
进一步地，所述步骤1中刻蚀工艺包括两步：第一步是利用反应等离子刻蚀或溶液刻蚀的方法在半导体衬底上形成凹槽，第二步是通过化学溶液表面处理或牺牲氧化减小凹槽的表面粗糙度。
进一步地，所述步骤2中在凹槽中沉积半导体的工艺为蒸镀或溅射。
进一步地，所述步骤3中的激光退火过程可以在大气气氛、真空气氛或包含但不限于氩气、氮气的保护气氛中进行。
进一步地，所述步骤3中，激光脉冲的时间为10飞秒至1纳秒，激光脉冲的能量为10毫焦耳每平方厘米至500豪焦耳每平方厘米。
进一步地，所述半导体衬底的材料包含但不限于锗、硅。
进一步地，所述半导体场效应晶体管器件的结构包含但不限于平面结构器件、绝缘层上半导体结构器件、鳍型结构器件、纳米线结构器件。
本发明的有益效果是：在MOSFET器件的源漏p-n结形成过程中，由于掺杂离子的扩散系数很大，导致源漏p-n结的掺杂浓度低、掺杂浓度梯度小等问题。本发明方法通过常温/低温物理气相沉积技术，在半导体衬底刻蚀好的凹槽中沉积半导体材料作为源极和漏极，增大MOSFET器件中源漏p-n结的掺杂浓度，减小源漏区域半导体沉积过程中的掺杂离子扩散。同时，结合激光退火技术中激光脉冲时间极短的特点，抑制退火过程中掺杂离子的扩散。有效解决了MOSFET器件制备过程中源漏p-n结掺杂浓度低、掺杂浓度梯度小的问题，从而充分减小MOSFET器件的关断电流，比传统的MOSFET器件源漏p-n结形成技术具有更好的前景。
附图说明
图1(a)为在锗衬底上生长绝缘层示意图；
图1(b)为在绝缘层刻蚀孔洞示意图；
图2(a)为在锗衬底刻蚀凹槽示意图；
图2(b)为在凹槽中沉积锗示意图；
图3(a)为刻蚀锗衬底上绝缘层直至锗衬底示意图；
图3(b)为在锗衬底上沉积绝缘层示意图；
图4(a)为激光退火示意图；
图4(b)为刻蚀锗衬底上绝缘层直至锗衬底示意图；
图5为在锗衬底上沉积栅氧化层和栅电极示意图；
图6为具有绝缘层上锗衬底结构的器件示意图；
图7(a)为鳍型结构场效应晶体管平行沟道方向的侧面视图；
图7(b)为鳍型结构场效应晶体管垂直沟道方向的侧面视图；
图7(c)为鳍型结构场效应晶体管平行沟道方向的沟道剖面图；
图7(d)为鳍型结构场效应晶体管垂直沟道方向的沟道剖面图；
图8(a)为纳米线结构场效应晶体管平行沟道方向的侧面视图；
图8(b)为纳米线结构场效应晶体管垂直沟道方向的侧面视图；
图8(c)为纳米线结构场效应晶体管平行沟道方向的沟道剖面图；
图8(d)为纳米线结构场效应晶体管垂直沟道方向的沟道剖面图；
图中，锗衬底10、第一绝缘层11、锗20、第二绝缘层30、锗源漏40、栅氧化层50、栅电极51、埋氧化层61、支撑衬底60。
具体实施方式
下面结合附图及具体实施方式对本发明作进一步详细说明。
本发明提供的一种制备高性能半导体场效应晶体管器件的方法，包括如下步骤：
(1)在半导体衬底上定义源极和漏极区域，对源极和漏极区域进行刻蚀，分别形成凹槽；
(2)通过常温或低温物理气相沉积在刻蚀好的凹槽中沉积半导体材料作为源极和漏极；所沉积的半导体材料的掺杂类型与半导体衬底的掺杂类型相反；
(3)通过激光退火使源极和漏极区域内沉积的半导体发生重结晶，形成源极和漏极p-n结；
(4)沉积栅极绝缘层和金属栅极，形成半导体场效应晶体管器件。
进一步地，所述步骤1中刻蚀工艺包括两步：第一步是利用反应等离子刻蚀或溶液刻蚀的方法在半导体衬底上形成凹槽，第二步是通过化学溶液表面处理或牺牲氧化减小凹槽的表面粗糙度。
进一步地，所述步骤2中在凹槽中沉积半导体的工艺为蒸镀或溅射。
进一步地，所述步骤3中的激光退火过程可以在大气气氛、真空气氛或包含但不限于氩气、氮气的保护气氛中进行。
进一步地，所述步骤3中，激光脉冲的时间为10飞秒至1纳秒，激光脉冲的能量为10毫焦耳每平方厘米至500豪焦耳每平方厘米。
进一步地，所述半导体衬底的材料包含但不限于锗、硅。
进一步地，所述半导体场效应晶体管器件的结构包含但不限于平面结构器件、绝缘层上半导体结构器件、鳍型结构器件、纳米线结构器件。
实施例1：本实施例中，半导体衬底为锗衬底10，制备方法包括如下步骤：
(1)如图1(a)所示，在锗衬底10上沉积第一绝缘层11，第一绝缘层11的材料可以为氧化硅或氮化硅，厚度约为几百纳米；
(2)如图1(b)所示，利用光刻和刻蚀的方法在第一绝缘层11上刻蚀孔洞直至锗衬底10，孔洞的位置为Ge MOSFET器件的源漏区域；
(3)如图2(a)所示，在锗衬底10上形成凹槽结构。第一步是以第一绝缘层11作为掩模，利用反应等离子刻蚀或溶液刻蚀锗衬底10形成凹槽，凹槽的深度为几纳米至几十纳米，第二步是通过化学溶液表面处理或牺牲氧化减小锗衬底10上凹槽结构内的表面粗糙度；
(4)如图2(b)所示，在第(3)步中锗衬底10上的凹槽中通过蒸镀、溅射等方法在常温或低温下沉积高掺杂浓度的锗20，其中锗20中掺杂离子的原子浓度约为1％。当锗衬底10为p型时，所沉积的锗20为n型，当锗衬底10为n型时，所沉积的锗20为p型；
(5)如图3(a)所示，通过刻蚀工艺除去锗衬底10上作为掩模的第一绝缘层11，直至锗衬底10表面；
(6)如图3(b)所示，在锗衬底10上沉积对衬底起保护作用的第二绝缘层30，第二绝缘层30的材料可以为氧化硅或氮化硅，厚度约为几百纳米；
(7)如图4(a)所示，在氮气、氩气或其他保护气氛中，利用激光脉冲对第(6)步中得到的结构进行退火，使得锗衬底10上凹槽中沉积的锗20结晶生成锗源漏40；激光脉冲的时间为10飞秒至1纳秒，激光脉冲的能量为10毫焦耳每平方厘米至500豪焦耳每平方厘米；
(8)如图4(b)所示，通过刻蚀工艺出去锗衬底10上的第二绝缘层30，直至锗衬底10的表面；
(9)如图5所示，通过在锗衬底10上沉积栅氧化层50和栅电极51，完成Ge MOSFET器件的制备。其中栅氧化层50和栅电极51的边缘与器件中锗源漏40的边缘平齐或超出锗源漏40的边缘。
(10)图6为具有绝缘层上锗衬底结构、通过本实施例制备的Ge MOSFET器件的结构示意图，其中埋氧化层61位于支撑衬底60上，锗衬底10位于埋氧化层61上；
(11)图7为具有鳍型结构、通过本实施例制备的Ge MOSFET器件的结构示意图；
(12)图8为具有纳米线结构、通过本实施例制备的Ge MOSFET器件的结构示意图，其中支撑衬底60可以为锗，也可以为其他半导体材料。
Claims (5)
1.一种制备高性能半导体场效应晶体管器件的方法，其特征在于，该方法包括如下步骤：
（1）在半导体衬底上定义源极和漏极区域，对源极和漏极区域进行刻蚀，分别形成凹槽；所述刻蚀工艺包括两步：第一步是利用反应等离子刻蚀或溶液刻蚀的方法在半导体衬底上形成凹槽，第二步是通过化学溶液表面处理或牺牲氧化减小凹槽的表面粗糙度；
（2）通过常温或低温物理气相沉积在刻蚀好的凹槽中沉积半导体材料作为源极和漏极；所沉积的半导体材料的掺杂类型与半导体衬底的掺杂类型相反；
（3）通过激光退火使源极和漏极区域内沉积的半导体发生重结晶，形成源极和漏极p-n结；其中，激光脉冲的时间为10飞秒至1纳秒，激光脉冲的能量为10毫焦耳每平方厘米至500豪焦耳每平方厘米；
（4）沉积栅极绝缘层和金属栅极，形成半导体场效应晶体管器件。
2.根据权利要求1所述的一种制备高性能半导体场效应晶体管器件的方法，其特征在于，所述步骤2中在凹槽中沉积半导体的工艺为蒸镀或溅射。
3.根据权利要求1所述的一种制备高性能半导体场效应晶体管器件的方法，其特征在于，所述步骤3中的激光退火过程可以在大气气氛、真空气氛或包含但不限于氩气、氮气的保护气氛中进行。
4.根据权利要求1所述的一种制备高性能半导体场效应晶体管器件的方法，其特征在于，所述半导体衬底的材料包含但不限于锗、硅。
5.根据权利要求1所述的一种制备高性能半导体场效应晶体管器件的方法，其特征在于，所述半导体场效应晶体管器件的结构包含但不限于平面结构器件、绝缘层上半导体结构器件、鳍型结构器件、纳米线结构器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710198903.9A CN107039282B (zh) | 2017-03-29 | 2017-03-29 | 一种制备高性能半导体场效应晶体管器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710198903.9A CN107039282B (zh) | 2017-03-29 | 2017-03-29 | 一种制备高性能半导体场效应晶体管器件的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107039282A CN107039282A (zh) | 2017-08-11 |
| CN107039282B true CN107039282B (zh) | 2020-06-30 |
Family
ID=59533337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710198903.9A Active CN107039282B (zh) | 2017-03-29 | 2017-03-29 | 一种制备高性能半导体场效应晶体管器件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107039282B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112701044B (zh) * | 2020-12-28 | 2022-11-29 | 中国科学院半导体研究所 | 应变锗沟道晶体管及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105261617A (zh) * | 2015-10-28 | 2016-01-20 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8178430B2 (en) * | 2009-04-08 | 2012-05-15 | International Business Machines Corporation | N-type carrier enhancement in semiconductors |
-
2017
- 2017-03-29 CN CN201710198903.9A patent/CN107039282B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105261617A (zh) * | 2015-10-28 | 2016-01-20 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| Drive-Current Enhancement in Ge n-Channel MOSFET Using Laser Annealing for Source/Drain Activation;Qingchun Zhang，etal;《IEEE ELECTRON DEVICE LETTERS》;20060930;第2卷(第9期);摘要，正文第I、IV部分 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107039282A (zh) | 2017-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8853008B1 (en) | Counter-doped low-power FinFET | |
| CN103579324B (zh) | 一种三面源隧穿场效应晶体管及其制备方法 | |
| US8829576B2 (en) | Semiconductor structure and method of manufacturing the same | |
| CN103594376B (zh) | 一种结调制型隧穿场效应晶体管及其制备方法 | |
| CN107004701A (zh) | 隧道场效应晶体管及其制造方法 | |
| TW202002016A (zh) | 半導體裝置與其形成方法 | |
| CN101969061A (zh) | 一种鳍型隧穿晶体管集成电路及其制造方法 | |
| CN102916048A (zh) | 一种基于体硅材料的无结硅纳米线晶体管及其制备方法 | |
| CN104425591A (zh) | 晶体管及其形成方法 | |
| CN103700631A (zh) | 无结mos fet器件的制备方法 | |
| CN107039282B (zh) | 一种制备高性能半导体场效应晶体管器件的方法 | |
| CN104465376B (zh) | 晶体管及其形成方法 | |
| CN103515430A (zh) | 鳍式场效应晶体管及其制造方法 | |
| US9401425B2 (en) | Semiconductor structure and method for manufacturing the same | |
| CN108807179A (zh) | 半导体结构及其形成方法 | |
| CN103840005A (zh) | 具有SiGeSn源漏的鳍式场效应晶体管及其形成方法 | |
| CN105633169A (zh) | 基于InAs材料的铁电场效应晶体管及其制备方法 | |
| CN102117834A (zh) | 一种带杂质分凝的复合源mos晶体管及其制备方法 | |
| CN102117833A (zh) | 一种梳状栅复合源mos晶体管及其制作方法 | |
| CN102569405B (zh) | 具有准同轴电缆结构的隧穿晶体管及其形成方法 | |
| JPH04245480A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| Glass et al. | Examination of a new SiGe/Si heterostructure TFET concept based on vertical tunneling | |
| CN207233737U (zh) | 一种GeSn隧穿场效应晶体管 | |
| CN103123899A (zh) | FinFET器件制造方法 | |
| CN105762077A (zh) | 绝缘栅双极晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |