CN107004701A - 隧道场效应晶体管及其制造方法 - Google Patents
隧道场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN107004701A CN107004701A CN201580068414.0A CN201580068414A CN107004701A CN 107004701 A CN107004701 A CN 107004701A CN 201580068414 A CN201580068414 A CN 201580068414A CN 107004701 A CN107004701 A CN 107004701A
- Authority
- CN
- China
- Prior art keywords
- tunnel
- region
- tfet
- effect transistor
- well area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000002019 doping agent Substances 0.000 claims abstract description 31
- 230000005684 electric field Effects 0.000 claims abstract description 16
- 229910021332 silicide Inorganic materials 0.000 claims description 35
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 33
- 229910052710 silicon Inorganic materials 0.000 claims description 33
- 239000010703 silicon Substances 0.000 claims description 33
- 238000009792 diffusion process Methods 0.000 claims description 17
- 239000002070 nanowire Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 230000007547 defect Effects 0.000 claims description 7
- 229910005939 Ge—Sn Inorganic materials 0.000 claims description 6
- 229910008310 Si—Ge Inorganic materials 0.000 claims description 6
- 238000010276 construction Methods 0.000 claims description 4
- 240000007594 Oryza sativa Species 0.000 claims 1
- 235000007164 Oryza sativa Nutrition 0.000 claims 1
- 235000012149 noodles Nutrition 0.000 claims 1
- 235000009566 rice Nutrition 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 13
- 230000004888 barrier function Effects 0.000 abstract description 11
- 230000008901 benefit Effects 0.000 abstract description 7
- 238000004904 shortening Methods 0.000 abstract description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 42
- 239000002184 metal Substances 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000004065 semiconductor Substances 0.000 description 11
- 230000008859 change Effects 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 235000013495 cobalt Nutrition 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 238000005265 energy consumption Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- -1 Boron ion Chemical class 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 229910019001 CoSi Inorganic materials 0.000 description 2
- 229910018999 CoSi2 Inorganic materials 0.000 description 2
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 239000011258 core-shell material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 210000004483 pasc Anatomy 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910005898 GeSn Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000002353 field-effect transistor method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
根据本发明的隧道场效应晶体管（TFET）与迄今为止的现有技术相比尤其是具有两个优点。首先，提供了缩短的隧道势垒，并且由此提供了缩短的隧道结。这通过如下方式来实现：在源极区域中，一方面设置硅化并且此外设置掺杂物分离，它们导致更陡峭的隧道边沿。另一方面，通过选择性和自调校的硅化，隧道面积自身扩大，其中在根据本发明的隧道场效应晶体管（TFET）中设置与栅极的电场线平行延伸的隧道结。根据本发明的隧道场效应晶体管（TFET）因此将与栅极的电场线平行的隧道结与栅极之下的经扩大的隧道区域相连接，所述隧道区域具有拥有较窄带隙的材料。根据本发明的用于制造TFET的方法包括选择性的自调校的硅化并且此外包括掺杂物分离。通过这些步骤可以精确到几纳米地可再现地制造隧道结。
Description
技术领域
本发明涉及一种具有垂直隧道路径的隧道场效应晶体管以及一种用于制造这样的隧道场效应晶体管（TFET）的方法。
背景技术
为了开发越来越高性能的具有较高功率的移动设备以及计算机，能效较高的晶体管是不可或缺的。晶体管大小的不断缩小和每芯片高于109个晶体管的封装密度增加造成了过高的能耗，并且与之相关联地造成有问题的发热。尽管常规场效应晶体管（MOSFET）一直在改善并且由此能耗也被减小，但是接通特性在原则上限制了能效。这涉及被注射到晶体管沟道中的载流子在室温下的热学上展宽的能量分布。接通特性可以通过所谓的逆亚阈值斜率（S）描述，逆亚阈值斜率说明：为了将输出电流（Ion）提高十倍（dec）必须将栅极电压提高多少毫伏（mV）。在室温下，得出最小S为60mV/dec。在如用在高性能处理器中的短沟道晶体管的情况下，短沟道效应将S在32nm栅极长度的情况下扩大到大约100mV/dec。所述原理性限制也提高了在给定阈值电压情况下的关断电流（Ioff）并且因此提高了损耗。
为了减少晶体管的能耗，应当减少运行电压（=漏极电压（Vdd））和逆亚阈值斜率（S）。当附加地考虑到开关频率时，动态能耗与Vdd的平方成比例变化，甚至与Vdd的三次幂成比例变化。S的缩小使得能够缩小阈值电压而没有Ioff的显著升高。
为了满足这些要求，需要一种新型开关元件、所谓的“陡坡器件”。属于最有前景的方案的是所谓的带到带隧道晶体管（Band-to-band tunneling (BTBT) transistors）、在此称为隧道FET（TFET）、以及具有前置能量过滤器的MOSFET。后者由于巨大的技术问题而还未被实现。迄今为止制造的隧道场效应晶体管通常还未满足预期，因为输出电流过小并且S仅仅在小得不可用的栅极电压范围内<60mV/dec。
图1示意性地示出了常规MOSFET和隧道场效应晶体管的开关特性。示出了漏极侧的电流（Id）相对于栅极电压的转移特征曲线。虚线示出了具有60mV/dec的MOSFET的最小逆亚阈值斜率S。Vt表示阈值电压。根据模拟计算，隧道场效应晶体管可以实现S<60mV/dec。此外，隧道场效应晶体管可以在显著更小的栅极电压下就已经完全接通。由此可以与MOSFET相比减小阈值电压Vt（由于较小的S）而不提高Ioff，并且因此实现较高的能效。
图2示出了平面隧道场效应晶体管的原理性构造，其由具有栅极装置203、204的源极-沟道-漏极结构、例如p-i-n结构构成，其中栅极装置有利地包括具有大介电常数（k）的栅极电介质203、比如HfO2。栅极接触部（栅电极）204借助于金属层（例如TiN）来实现。源极206和漏极205在对称构建的晶体管的情况下可以交换。隧道结202可以任选地实现在源极或漏极侧。201表示本征硅。
为了简化，针对所述现有技术选择源极到沟道过渡的隧道结。晶体管在截止方向上被连接到极，也就是说，针对p型TFET，n+型掺杂的源极被置于V=0，以及在p+型掺杂的漏极和栅极上施加负电压。针对n型TFET，类似地交换源极和栅极、以及漏极电压或栅极电压的极性。由此在沟道和漏极区域中通常提高了导带和价带。在足够大电压的情况下，产生电子带走向，其中少数载流子（在此为空穴）从源极的导带遂穿到沟道材料的价带中。根据WKB近似的隧道概率TWKB由下式给定：
（方程1）
在此，Λ表示自然长度（英语：natural length），m*表示载流子的有效质量，Eg表示带隙，ΔΦ表示沟道中的价带下边缘与源极中的导带上边缘之间的电势差，q表示电子电荷和ћ表示普朗克常数除以2π。自然长度Λ是Λg与ΛCH之和。第一加数Λg是通过栅极对晶体管的静电控制的度量，第二加数ΛCH描述隧道结的锐度。
隧道电流的场依赖性由Kane模型来给定。相应地，带到带遂穿随着隧道结处的电场呈指数型增长。利用模拟计算来计算：杂散电场（英语：fringing field）从具有高介电常数的栅极电介质出发导致更好的特性。
L. Knoll, Q.T.Zhao, Lars Knoll, A. Nichau, S. Trellenkamp, S.Richter, A. Schäfer, D. Esseni, L. Selmi, K. K. Bourdelle, S. Mantl, "Inverters With Strained Si Nanowire Complementary Tunnel Field-EffectTransistors", IEEE ELECTRON DEVICE LETTERS VOL.34, NO.6, 第813-815页, 2013。迄今为止实现的纳米线带到带隧道场效应晶体管显示出仅仅在非常小漏极电流情况下的小于60mV/dec的逆亚阈值斜率S，其主要归因于隧道结由于使用具有随后的掺杂物分离的硅化源极区域而经改善的陡度。
还已经提出或制造了具有拥有较小带隙的半导体的TFET。从K. Bhuwalka等人（P-Channel Tunnel Field Effect Transistors down to Sub-50nm Channel Length" Jap.J. of Appl.Physics 45 (2006) 第3106 - 3109页）公知了针对具有硅锗（Si-Ge）的平面TFET的模拟，由此可以证明较小带隙的优点。M. M. Schmidt、R. A. Minamisawa、SRichter、R. Luptak、J.-M. Hartmann、D. Buca, Q. T. Zhao和S. Mantl“Impact ofstrain and Ge concentration on the Performance of planar SiGe band-to-band-tunneling transistors”, Proc. of ULIS 2011 Conference的实验结果证实了该优点，但是其中S>60mV/dec。在该方案中，研究了由Si-Ge合金构成的源极、沟道和漏极，其中Ge含量为30-65at%（原子百分比）。
垂直的ln0.53Ga0.47As0.47带到带隧道场效应晶体管迄今为止也不利地未提供预期结果。
C. Hu“Green Transistor as a Solution to the IC Power Crisis”（Proc. ofICSICT Conference, Peking, 2008 (978-1-4244-22186-2/08 @2008 IEEE）的深入的方案使用了复杂的异质结构，其中n+型掺杂的应变硅薄层被引入在栅极之下、源极侧上直到p+型掺杂Ge上的晶体管的大致栅极中心。由此产生了由p+型掺杂Ge/n+型掺杂应变硅构成的隧道结。该方案包括隧道区域中具有较小带隙的材料的集成的上面提到的优点，并且此外隧道结的面积通过栅极之下的集成而被扩大。该方案的一个大缺点是难以实施，这迄今为止已经妨碍了实现。
Bhuwalka等人（Proc.ESSDERC2004, 0-7803-8478-4/04@2004 IEEE）的为了改善隧道电流而将具有清晰交界面的超薄SiGe德尔塔层引入隧道结的提议也仅仅导致小的改善。
从US 8,258,031 B2中公知了TFET的制造，其中隧道结平行于栅极的电场延伸。具有相反掺杂的阱（Tasche）的垂直隧道结扩大了隧道横截面并因此扩大了隧道电流。在此，该制造方法开始于绝缘体上硅（SOI）层。高度掺杂的隧道结通过选择性生长得到，这不利地可能生成具有高缺陷密度的隧道交界面。这又导致经由所述缺陷的隧穿过程，并且因此导致大的逆亚阈值斜率（S）。
在Kanghoon Jeon、Wei-Yip Loh、Pratik Patel、Chang Yong Kang、Jungwoo Oh、Anupama Bowonder、Chanro Park、C. S. Park、Casey Smith、Prashant Majhi、Hsing-Huang Tseng、Raj Jammy、Tsu-Jae King Liu和Chenming Hu的公开物“Si TunnelTransistors with a Novel Silicided Source and 46mV/dec Swing”（2010 Symposiumon VLSI Technology Digest of Technical Papers, page 121-122）中报告了具有同质结的TFET，其具有用NiSi硅化的源极区域。但是当硅层的厚度或宽度变化时，硅化区域的边缘的特殊形状是不可再现的。
发明内容
本发明的任务是，提供一种隧道场效应晶体管（TFET），其中隧道势垒的宽度以及隧道区域的大小通过隧道电流相对于栅电极的电场的定向来有效地调整。
本发明的另一任务是，为前述隧道场效应晶体管提供技术上要求没那么高的制造方法。
根据本发明，所述任务通过根据主权利要求所述的用于隧道场效应晶体管的制造方法、以及通过根据并列权利要求的隧道场效应晶体管（TFET）来解决。晶体管和制造方法的有利扩展方案从分别引用它们的从属权利要求中得出。
发明主题
在本发明的范围内，开发了一种新型隧道场效应晶体管（TFET），其既可以以平面实施方式、又可以利用纳米线来实现。该隧道场效应晶体管由源区域（源极）、目标区域（漏极）和沟道构成，使得得出p-i-n结构。在此，掺杂区域通常为了确定源极和漏极而通过被未掺杂的沟道在空间上彼此分开地存在。与沟道接界的是电介质，该电介质将用于控制晶体管的控制电极（栅极）相对于沟道间隔开。下面连贯地使用英语术语源极、漏极和栅极。
根据本发明的隧道场效应晶体管（TFET）与迄今为止的现有技术相比尤其是具有两个优点。首先，提供了缩短的隧道势垒，并且由此提供了缩短的隧道结。根据本发明，这可以通过如下方式来实现：在源极区域中，一方面设置硅化并且此外设置掺杂物分离，它们导致更陡峭的隧道边沿。
另一方面，通过选择性和自调校的硅化，隧道面积自身扩大，其中在根据本发明的隧道场效应晶体管（TFET）中设置与栅极的电场线平行延伸的隧道结。这在文献中以不同于所谓“点遂穿”的术语“线隧穿”公知。根据本发明的隧道场效应晶体管（TFET）因此将与栅极的电场线平行的隧道结与栅极之下的经扩大的隧道区域相连接，所述隧道区域具有拥有较窄带隙的材料，如这在图3中示意性所示。
在此，该隧道结在具有小带隙的材料中、例如薄SiGe层中来实现，所述薄SiGe层假晶地在硅层上生长并且由于双轴压缩应变提供缩小的带隙。尽管本发明下面根据SiGe层来予以进一步阐述，但是技术人员知道，针对外延层，除了SiGe以外还可以考虑其它典型的材料、比如Si-Ge-Sn、Ge-Sn或仅仅Ge。
在此，具有小带隙的外延层的材料的厚度不应当超过10nm，以便借助于控制电极的电场能够实现隧穿过程所需的载流子耗尽。硅层例如可以是绝缘体上硅层（SOI，英语Silicon-on-Insulator），但是本发明不限于该衬底，而是也可以移植到标准硅衬底上。
在此，根据本发明从源极区域出发执行掺杂，该掺杂对栅极的电介质进行底切（阱区域）并且因此实现扩大的隧道区域。在此，掺杂不限于离子注入方案，而是也可以通过在生长示例性的SiGe层时的原位掺杂来实施。根据本发明，直到电介质之下的掺杂足以实现与栅极的电场线平行的隧道结。
如果掺杂例如通过离子注入来进行，则可以通过在低温下（< 900 ℃）在保护气氛中回火来实施掺杂物的活化，以便通过假晶生长获得示例性的SiGe层的双轴压缩应变。
在源极侧，外延层、例如SiGe层的掺杂区域直到栅极的边缘被除去，使得仅仅剩下栅极之下的相应的经掺杂的阱。
根据本发明，紧接着在源极区域中附加地还实现与阱区域接界的相反掺杂区域，通过该相反掺杂区域实现p+-n+型隧道结，并且因此实现与控制电极的电场线平行的隧穿。
在本发明的一个扩展方案中，为此给栅极在侧面处配备绝缘层、所谓的间隔物，该绝缘层在漏极侧到达直至经掺杂的SiGe层，并且在源极侧到达直至硅层。接着，在源极侧上的硅层配备金属层。
在此，在选择金属时应当注意，该金属在接下来的硅化步骤仅仅与硅、而不与示例性的SiGe层反应，并且因此实现相对于材料的自调校的选择性硅化，在该材料中进行实际的隧穿过程。针对SiGe层的情况，尤其是钴适于作为自调校的选择性硅化的金属。实际的硅化步骤重新在低温下在组合气体中进行，以便通过假晶生长获得示例性SiGe层的双轴压缩应变。通常，硅化在侧面进行直到栅极之下，以便提供尽可能大的隧道面积。
然后，借助于注入掩模执行仅仅到硅化物中的注入。然后是接近着在低温下的回火步骤，其中所述掺杂物从硅化物中向外扩散到示例性的SiGe层中（分离），以便通过这种方式生成与控制电极的电场线平行的清晰的p+-n+型隧道结。在此，过程不限于掺杂物从硅化物中的向外扩散，而是也可以通过首先进行硅层的掺杂、并然后进行硅化来实现（参见第2扩展方案）。在此，针对掺杂物分离对合适温度和与此对应的时间的选择影响掺杂物从硅化物中扩散到相邻阱区域中多远，并且必要时可以由技术人员通过实验预先确定。
在图4中示意性地示出了隧道结的能带图。隧道势垒的宽度用Lt来说明。明显可辨认的是隧道势垒的较小宽度，该隧道势垒的较小宽度在存在相反掺杂的阱区域（实线）的情况下与从现有技术中公知的没有相反掺杂的阱区域（虚线）的装置相比由于如本发明所设置的较窄的耗尽区而出现。
在此，从硅化物中的自调校的向外扩散生成TFET所需的源极掺杂（图5中的下部曲线）。处于其之上的阱的相反掺杂扩大了隧道结中的场强，使得隧道电流进一步升高（图5中的虚线和点线）。术语“选择性自调校硅化”在该上下文中意味着，专门的硅化物不损害示例性的SiGe层（选择性），因为该金属不与SiGe层反应，并且通过掺杂和紧接着的向外扩散来自调校地生成隧道结的掺杂。
在此，在制造隧道结时的自调校过程是根据本发明的制造方法的一个显著优点。通过该过程使得能够精确到几纳米地可再现地制造隧道结、即如图6中所示p-n区域之间的分隔线。
如果隧道连接通过在低温（< 700 ℃）下的硅化和紧接着的掺杂物分离来实现，则该隧道连接与在常规方法、例如纯粹离子注入的情况下相比可以清晰多倍。该更清晰的隧道连接由于根据方程（1）减少的自然长度Λ或具体而言Λch而导致缩短的隧道势垒Lt。通过引入相反掺杂的阱，该隧道势垒Lt还进一步缩短。此外，在完成硅化以后的掺杂物分离不仅显露了有利的更清晰的隧道连接，而且还实现了隧道连接处的更高的绝对掺杂物浓度，这使得TFET的线性输出特性可实现。
根据本发明的制造方法的另一优点是，通过从硅化物中的自调校的向外扩散——与在原位掺杂的情况下不同——可以实现特别少缺陷的隧道结。
根据本发明的隧道结可以不仅在平面1栅极晶体管中、而且在多栅极纳米线（所谓的 core-shell nanowire field-effect transistors（核壳纳米线场效应晶体管））中实现。相应地，根据实施方式，不同的制造变型方案是合适的。
附图说明
特别描述部分
下面根据几个实施例和附图进一步描述本发明，而不应由此对本发明进行限制。其中：
图1：根据转移特征曲线示出了标准MOSFET和带到带隧道晶体管（TFET）的接通特性的示意图。
图2：示出了来自现有技术的隧道场效应晶体管。
图3：示出了根据本发明的隧道场效应晶体管的一种实施方式。
图4：示出了具有和不存在相反掺杂的阱的TFET装置的能带模型的示意图。
图5：示出了没有和具有本发明的直接在栅极之下分别拥有p型掺杂阱的两个扩展方案的平面p型TFET的转移特性（转移特征曲线），其中针对源极区域的掺杂研究两种不同的掺杂强度。
图6：示出了根据本发明的具有n+-i-p+型结构的隧道场效应晶体管的示意性结构。
图7-12：示出了制造根据本发明的TFET的平面实施方式的示意图。
图15-21：示出了制造根据本发明的具有纳米线的TFET的另一实施方式的示意图。
在附图中，各附图标记在此分别表示：
101：硅衬底
102：外延层、例如SiGe层
103：用于栅电极的电介质
104：栅电极
105：经掺杂的漏极区域
106：经掺杂的阱区域
107：例如由SiO2或氮化硅构成的侧面布置的氧化物间隔物
108：硅化物、例如CoSi或CoSi2
109：掩模
110：经掺杂的硅
111：高度掺杂的半导体区域、通过从硅化物中分离掺杂物形成的区域
121：由半导体材料构成的纳米线
122：绝缘体
123：经掺杂的外延层、例如SiGe层，其形成阱区域
124：用于栅电极的电介质
125：栅电极
126：例如由SiO2或氮化硅构成的侧面布置的氧化物间隔物
127：经掺杂的漏极区域
128：硅化物、例如CoSi或CoSi2
129：高度掺杂的半导体区域、通过从硅化物中分离掺杂物形成的区域。
具体实施方式
另外，用源极区域来表示电流进入晶体管的区域，并且用漏极区域来表示电流从晶体管流出的区域。漏极与源极之间的通过电流的控制或放大通过有针对性地扩大或缩小半导体材料（衬底）的导电和不导电区域来实现。在此，预先通常被p型和n型掺杂的半导体材料通过施加在控制电极（栅极）上的电压或由此产生的电场要么被耗尽、要么积聚载流子。
图5示出了没有和具有本发明的以直接处于栅极之下的p型掺杂阱形式的两个扩展方案的平面p型TFET的转移特性（转移特征曲线、相对于栅极电压Vg的漏极电流Id），其中针对源极区域的掺杂研究两种不同的掺杂强度。具有55at%Ge的SiGe层具有5nm的起始层厚度。针对具有相反掺杂阱的扩展方案的接通电流（漏极电流）在该实验中上升了几乎两个数量级，并且逆亚阈值斜率S从200mV/dec改善为100mV/dec。经改善的技术实施方式将导致S<60 mV/dec，并且因此导致特别高能效的晶体管。还可以明显识别的是本发明的两个扩展方案的关断电流（最小电流）与没有p型掺杂阱的晶体管相比的降低。因此，在根据本发明的晶体管的情况下，极限电流与最小电流的比可以有利地至少被扩大为50倍。对于TFET典型的双极特性在使用阱的情况下也被抑制，因为在源极侧发生有利的线遂穿，而在漏极侧发生点遂穿。
图6示出了根据本发明的具有垂直隧道结的带到带隧道场效应晶体管（TFET）的一种实施方式的示意性构造。栅极装置由高介电常数的栅极电介质（HfO2）和由TiN构成的金属栅极形成。由i-SiGe构成的沟道区域是本征的、即标称未掺杂的，漏极区域在该示例中为p型掺杂的。在栅极之下在源极侧布置p型掺杂的阱。该阱与根据本发明相反掺杂（n型掺杂）的区域接界，该区域已经通过掺杂物从硅化区域中向外扩散而形成，并且在那里形成垂直隧道结，该隧道结规则地延伸到大约10nm的数量级的区域之上。
接着，用于制造根据本发明的TFET的各个方法步骤示例性地根据平面TFET在图7至12中予以示出，而在此不存在对制造变型方案的限制。
在图7中，Si（100）衬底101被示为具有布置在其上的半导体功能层（硅锗层、Si1- xGex，其中0 < x < 1）102。SiGe层假晶地在硅衬底101上生长。在此，SiGe层中的双轴压缩应变由于假晶生长而与松弛SiGe相比减小了带隙。
根据图8，在上面布置有例如5nm厚的薄SiGe层102的硅衬底101上首先根据标准MOSFET制造生成栅极104。为此，将接下来的层整面地沉积到硅锗层102上。栅极电介质HfO2譬如2至4nm厚地通过原子层沉积（英语：atomic layer deposition，ALD）被沉积到薄SiGe层102、之后的沟道上。TiN栅极104借助于脉冲气相沉积来施加。例如由TiN和多晶硅构成的整个栅极通常具有40nm和150nm之间的总层厚。栅极接着借助于反应式离子蚀刻和选择性湿法化学被结构化。
图9示出了下一方法步骤，其中硅锗层102经历掺杂。硼离子被注入到SiGe层中，以便直接在控制电极之下形成p型掺杂的宿（右侧）和n型掺杂的阱（左侧）。在此，能量有意地被低地选择，以便仅仅注入或掺杂SiGe层而不注入或掺杂处于下面的硅。附加地在低温（<900 ℃）下活化掺杂物，以便避免SiGe层的双轴压缩应变的松弛。
图10示出了：紧接着，p型掺杂的区域106接着如何通过干法蚀刻步骤除了直接处于栅极之下的区域以外被完全除去。在此，干法蚀刻未进行到电解质103和栅极104之下。因此，剩下栅极之下的p型掺杂的阱106。
对于除去p型掺杂区域直至硅层101，此外有利的是，原始SiGe层102不厚于10nm，以便使得能够通过控制电极的电场耗尽SiGe层中的载流子。
对于对源极区域进行硅化的下一步骤（参见图11），使用侧面布置的由SiO2或氮化硅构成的氧化物间隔物107。氧化物间隔物是根据MOSFET技术的标准方法制造的。氧化物间隔物107此外还保护电介质103和栅极104。
紧接着，借助于电子束蒸发将金属施加到在蚀刻以后露出的硅层101上。在此，适于作为金属的是如下这样的金属：所述金属尽管与Si层的硅反应，但是不与SiGe层反应，其中SiGe层应当被理解成示例性的。针对材料系统Si-SiGe合适的是钴，因为硅化钴的形成在Si/SiGe交界面处有利地自动停止。Ge未被置入到硅化物中。相反，针对硅化大多所使用的Ni形成Ni-Si-Ge化合物，并且因此侵蚀SiGe沟道层。可选地，还可以将另一层施加到第一金属层上，以用于保护第一金属层免于氧化。
然后，源极区域经历硅化步骤，其中金属从金属层中扩散到硅层中，并且与硅形成金属化合物、硅化物。形成硅化物区域108，该硅化物区域108可以底切源极侧的氧化物间隔物107、以及阱区域106。
掩模109将下面的掺杂限制在源极区域。这可以通过离子注入与接下来的温度处理、或者也通过其它掺杂物扩散过程来实现。在此，源极侧的掺杂与经掺杂的阱106和漏极区域105相反地、即在本情况下借助于磷作为n型掺杂来进行。
紧接在用磷离子对硅化区域108进行掺杂以后，晶体管在500℃下在氮气气氛中处理10秒钟，其中磷从硅化钴108中一方面向外扩散到Si衬底101中，并且决定性地向侧面、或向上扩散直到p型掺杂的SiGe层（经掺杂的阱）106中。在该方法中有利的是，例如磷从硅化物中的向外扩散可以通过热预算（例如500℃、10秒钟）精确到几纳米来准确控制，可以生成对隧道FET重要的陡峭掺杂形貌，并且向外热扩散与直接离子注入相比不生成SiGe层中的晶体缺陷。这对于最小化使隧道FET的S劣化的不期望的由缺陷引起的遂穿是重要的。
通过选择方法参数因此可以有利地实现：磷仅仅扩散到相反掺杂的阱区域的SiGe中几纳米，使得p-n结（=隧道结）优选地被大致构造在SiGe层的中间。
通过这种方式，可以在SiGe层之内并且直接在栅极之下形成垂直n+-p型带到带隧道结（由图13中的箭头来标示）。n+型源极区域111的掺杂物浓度在硅的情况下应当在1020cm-3的范围内，而相反掺杂的阱106的掺杂物浓度根据要求可以在1018cm-3至1020cm-3之间变化，以便实现平面TFET的线性输出特性。
根据本发明的带到带隧道场效应晶体管（TFET）也可以以替代的方式来制造。在此，替代的制造路线首先根据如图7至图10中所示的方法步骤来进行。
但是从现在起首先执行到蚀刻以后露出的硅层101中的掺杂。该掺杂可以通过离子注入、或者也通过其它扩散过程来实现。在此，源极侧的掺杂与经掺杂的阱106以及必要时漏极区域105相反地、即在本示例中借助于磷离子作为n型掺杂来进行（参见图14）。该掺杂也允许进行直到阱，但是不应当覆盖原始掺杂，因为于是不再存在n+-p+隧道结。活化直接在掺杂以后就已经可以进行，但是也可以通过接下来的硅化步骤来弥补。
紧接于此，借助于电子束蒸发将金属施加到现在n型掺杂的硅层110上。在此，适于作为金属的是如下这样的金属：所述金属尽管与Si层的硅反应，但是不与SiGe层反应。可选地，还可以将另一层施加到金属层上，以用于保护金属层免于氧化。
然后，已经n型掺杂的源极区域经历硅化步骤，其中金属从金属层中通过n型掺杂的硅层在侧向上扩散直至Si层101中并且尤其是直至Si-Ge交界面，并且形成硅化物，并且在那里实现根据本发明的有利的垂直n+-p+隧道结111。
前述示例性描述的制造过程此外也可以考虑用于非常小的结构、比如用于具有多栅极的鳍式TFET或纳米线TFET。
接着，根据图15至21阐释另一示例性的制造方法，而这不应被视为限制。在此，栅极围绕TFET布置，其中隧道结被布置为分别平行于栅极的电场，并且分别在源极侧设置选择性硅化以及通过掺杂物分离的掺杂物换出，以便提供根据本发明的隧道结。
图15示出了露出的例如由硅构成的半导体纳米线121，该半导体纳米线121布置在绝缘层122上，所述绝缘层122又布置在衬底101上。具有平行定向的多重线的阵列既可以借助于光刻与蚀刻方法的组合直接制造、或者通过纳米线生长来制造。
在下一步骤中，例如利用化学气相沉积（英语：Chemical vapor deposition）共形地围绕纳米线121进行外延层123的生长。外延层123例如可以是具有小带隙并且具有小于10nm层厚的高度掺杂的半导体层。作为这样的层的合适材料，尤其是可以列举SiGe、Ge、GeSn或SiGeSn，但是根据本发明也可以使用其它半导体材料。
在选择性地除去漏极侧和沟道区域的一部分上的外延层以后，按照标准在本情况下环形地构造栅极装置。为此，首先相应地施加和布置栅极电介质124并且紧接着是栅极金属125，这如图17中所示。
紧接着，未被栅极覆盖的外延层123被除去，使得——如从图18中可见——剩下栅极电介质之下的环绕的经掺杂的（环形）阱，使得环形栅极（英语：Gate-All-Around （全环绕型栅极）（GAA））保证器件的最优静电控制。这对于隧道FET是特别有利的，因为由此在隧道结中通过施加的栅极电压可以实现特别高的场强，这提高了隧道概率并且因此提高了漏极电流。
接着是通过侧面布置的由SiO2或氮化硅构成的氧化物间隔物126来对栅极装置的保护。
为此，在根据图19的装置中首先实现源极侧的硅化区域128，其中选择性的自调校的硅化仅仅涉及纳米线121而不涉及经掺杂的阱123。可选地，也可以在漏极侧进行硅化。接着是在源极侧的硅化区域128的与阱相反的掺杂，并且接着掺杂物从硅化物中向外扩散直到阱123中，由此产生根据本发明的高度掺杂的硅化区域129。
在这种情况下不重要的是，根据本发明的高度掺杂的硅化区域129是首先通过选择性硅化与紧接着的掺杂和向外扩散来实现，还是替代地区域129通过首先进行的对硅层的掺杂并且接着硅化和向外扩散来实现。
紧接着，通过对纳米线121进行掺杂，还构造一个经掺杂的漏极区域127，其中漏极侧127的掺杂被选择为与高度掺杂的硅化区域129相反。
在图21中以横截面示出了根据图20中的装置的晶体管。截面在图20中通过虚线来标示。在施加栅极电压的情况下，遂穿（由箭头来标示）在纳米线的居中布置的高度掺杂的硅化区域129与相反掺杂的环绕阱123之间的交界面处进行。
该最终构型的一个特别的特征是，其几乎仅仅实现线遂穿，该线遂穿与具有点遂穿的常规实施方式相比可以实现更高隧道电流以及尤其是更小的亚阈值斜率（S）。后者是晶体管的高能效的前提。
Claims (19)
1.用于制造隧道场效应晶体管（TFET）的方法，所述隧道场效应晶体管（TFET）包括源极区域、沟道区域和漏极区域，该方法具有下列步骤：
-将外延层（102，123）布置到硅衬底（101，121）上；
-在所述外延层上施加具有栅电极（104，125）和栅电极（104，125）的栅极装置，其中在栅电极与Si衬底之间布置栅极电介质（103，124）；
-在栅极电介质（103，124）之下与源极区域相邻地构造经掺杂的阱区域（106，123）；
其特征在于，
-在源极区域中构造选择性地硅化的区域（108，128），所述区域（108，128）延伸直到栅极之下；以及
-在源极区域中附加地通过掺杂物从硅化区域（108，128）中的向外扩散与阱区域（106，128）相邻地构造与阱区域相反掺杂的区域（111，129），由此实现与栅电极（104，25）的电场线平行的隧道结。
2.根据权利要求1所述的方法，其中针对外延层使用Si-Ge、Ge、Ge-Sn或者Si-Ge-Sn。
3.根据权利要求1至3之一所述的方法，其中掺杂区域（111，129）通过源极区域（108，128）的选择性硅化、接着的掺杂以及掺杂物的紧接着的向外扩散来生成。
4.根据权利要求1至4之一所述的方法，其中掺杂区域（111，129）通过源极区域（110）的掺杂、紧接着的选择性硅化以及掺杂物的紧接着的向外扩散来生成。
5.根据权利要求1至4之一所述的方法，其中进行掺杂物从硅化区域（108，128）直到阱区域（106，128）中的向外扩散。
6.根据权利要求1至5之一所述的方法，其中掺杂区域（111，129）被构造为自调校的。
7.根据权利要求1至6之一所述的方法，其中构造缺陷少的隧道结。
8.根据权利要求1至7之一所述的方法，其中使用平面Si衬底，并且在经掺杂的阱区域（106）之下生成相反掺杂的区域（111）。
9.根据权利要求1至7之一所述的方法，其中使用Si纳米线，并且在环绕的经掺杂的阱区域（123）的中心处生成相反掺杂的区域（129）。
10.根据权利要求1至9之一所述的方法，其中漏极区域（105）与经掺杂的阱区域（106，123）相同地掺杂。
11.一种隧道场效应晶体管（TFET），包括：
-Si衬底（101，121）；
-布置在Si衬底上的外延层（102，123）；
-布置在外延层上的栅极装置，其具有栅电极（104，125）以及布置在栅电极与Si衬底之间的栅极电介质（103，124）；
-布置在栅极电介质之下的沟道（102，121）以及与其接界的漏极区域（105，127）；
-布置在栅极电介质（103，124）之下并且与沟道（102，121）相邻的经掺杂的阱区域（106，123）以及与其接界的源极区域；
其特征在于，
-源极区域具有硅化区域（108，128），所述硅化区域（108，128）至少部分地布置在栅极装置之下，以及
-源极区域具有与阱区域（106，123）相反地掺杂的区域（111，129），所述区域（111，129）被布置为与相反掺杂的阱相邻并且与硅化区域相邻，并且通过所述区域（111，129）存在与栅电极（104，125）的电场线平行的隧道结。
12.根据权利要求11所述的隧道场效应晶体管（TFET），具有包括Si-Ge、Ge、Ge-Sn或者Si-Ge-Sn的外延层。
13.根据权利要求11至12之一所述的隧道场效应晶体管（TFET），其中与阱区域（106，123）相反地掺杂的区域（111，129）具有3nm和5nm之间的层厚度。
14.根据权利要求11至13之一所述的隧道场效应晶体管（TFET），具有平面Si衬底（101），其中与阱区域（106，123）相反地掺杂的区域（111）布置在阱区域之下。
15.根据权利要求11至13之一所述的隧道场效应晶体管（TFET），具有：作为Si衬底的纳米线（121）、环形阱区域（123）、以及环形布置的栅极装置（124，125），其中与环形阱区域相反地掺杂的区域（129）布置在阱区域（123）的中心处。
16.根据权利要求15所述的隧道场效应晶体管（TFET），其中源极区域（128，129）、沟道区域（121）和漏极区域（127）构造在纳米线之内。
17.根据权利要求11至16之一所述的隧道场效应晶体管（TFET），具有线性输出特性。
18.根据权利要求11至17之一所述的隧道场效应晶体管（TFET），具有缺陷少的隧道结。
19.根据权利要求11至18之一所述的隧道场效应晶体管（TFET），其是根据权利要求1至10之一所述的方法制造的。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102014018382.3A DE102014018382B4 (de) | 2014-12-15 | 2014-12-15 | Tunnel-Feldeffekttransistor sowie Verfahren zu dessen Herstellung |
| DE102014018382.3 | 2014-12-15 | ||
| PCT/DE2015/000531 WO2016095885A1 (de) | 2014-12-15 | 2015-11-04 | Tunnel-feldeffekttransistor sowie verfahren zu dessen herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107004701A true CN107004701A (zh) | 2017-08-01 |
| CN107004701B CN107004701B (zh) | 2020-10-09 |
Family
ID=54936363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201580068414.0A Active CN107004701B (zh) | 2014-12-15 | 2015-11-04 | 隧道场效应晶体管及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10153343B2 (zh) |
| EP (1) | EP3235002B1 (zh) |
| JP (1) | JP6671371B2 (zh) |
| CN (1) | CN107004701B (zh) |
| DE (1) | DE102014018382B4 (zh) |
| WO (1) | WO2016095885A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107924941A (zh) * | 2015-09-01 | 2018-04-17 | 华为技术有限公司 | 隧穿场效应晶体管及其制备方法 |
| CN110729355A (zh) * | 2019-10-23 | 2020-01-24 | 电子科技大学 | 一种改善亚阈值摆幅的纵向隧穿场效应晶体管 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10734511B2 (en) * | 2016-03-31 | 2020-08-04 | Intel Corporation | High mobility asymmetric field effect transistors with a band-offset semiconductor drain spacer |
| US11004985B2 (en) | 2016-05-30 | 2021-05-11 | Samsung Electronics Co., Ltd. | Semiconductor device having multi-thickness nanowire |
| KR20170135115A (ko) * | 2016-05-30 | 2017-12-08 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US10276663B2 (en) * | 2016-07-18 | 2019-04-30 | United Microelectronics Corp. | Tunneling transistor and method of fabricating the same |
| DE102016010106A1 (de) | 2016-08-20 | 2018-02-22 | Forschungszentrum Jülich GmbH | Feldeffekttransistor zur Erzeugung von Tunnelströmen mit vertikalem Strompfad durch dünne Schichten |
| US20180138307A1 (en) * | 2016-11-17 | 2018-05-17 | Globalfoundries Inc. | Tunnel finfet with self-aligned gate |
| CN109075193A (zh) * | 2017-02-16 | 2018-12-21 | 华为技术有限公司 | 制作隧穿场效应晶体管的方法 |
| WO2018161206A1 (zh) * | 2017-03-06 | 2018-09-13 | 华为技术有限公司 | 制作隧穿场效应晶体管的方法与制作反相器的方法 |
| US10644150B2 (en) * | 2018-06-04 | 2020-05-05 | International Business Machines Corporation | Tunnel field-effect transistor with reduced subthreshold swing |
| KR20210035553A (ko) * | 2019-09-24 | 2021-04-01 | 삼성전자주식회사 | 도메인 스위칭 소자 및 그 제조방법 |
| KR102370148B1 (ko) * | 2020-08-05 | 2022-03-04 | 한국과학기술원 | 스팁-슬롭 전계 효과 트랜지스터와 그 제조 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120199917A1 (en) * | 2011-02-03 | 2012-08-09 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN102751325A (zh) * | 2011-04-21 | 2012-10-24 | 中国科学院微电子研究所 | 一种隧穿场效应晶体管及其制造方法 |
| CN102906879A (zh) * | 2010-06-15 | 2013-01-30 | 国际商业机器公司 | 垂直异质结隧道-fet的制造 |
| US8384122B1 (en) * | 2008-04-17 | 2013-02-26 | The Regents Of The University Of California | Tunneling transistor suitable for low voltage operation |
| US20170125556A1 (en) * | 2009-12-17 | 2017-05-04 | Infineon Technologies Ag | Tunnel Field Effect Transistors |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090101972A1 (en) | 2007-10-17 | 2009-04-23 | Gaines R Stockton | Process for fabricating a field-effect transistor with doping segregation used in source and/or drain |
| US8343815B2 (en) * | 2010-05-11 | 2013-01-01 | International Business Machines Corporation | TFET with nanowire source |
| JP5383732B2 (ja) * | 2011-03-09 | 2014-01-08 | 株式会社東芝 | 半導体装置 |
| DE102011119497B4 (de) | 2011-11-26 | 2013-07-04 | Forschungszentrum Jülich GmbH | Band zu Band Tunnel-Feldeffekttransistor mit gradierter Halbleiterheterostruktur im Tunnelübergang und Verfahren zu dessen Herstellung |
| JP5728444B2 (ja) | 2012-08-23 | 2015-06-03 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
2014
- 2014-12-15 DE DE102014018382.3A patent/DE102014018382B4/de not_active Withdrawn - After Issue
-
2015
- 2015-11-04 JP JP2017531887A patent/JP6671371B2/ja not_active Expired - Fee Related
- 2015-11-04 EP EP15813251.4A patent/EP3235002B1/de active Active
- 2015-11-04 CN CN201580068414.0A patent/CN107004701B/zh active Active
- 2015-11-04 WO PCT/DE2015/000531 patent/WO2016095885A1/de active Application Filing
- 2015-11-04 US US15/535,437 patent/US10153343B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8384122B1 (en) * | 2008-04-17 | 2013-02-26 | The Regents Of The University Of California | Tunneling transistor suitable for low voltage operation |
| US20170125556A1 (en) * | 2009-12-17 | 2017-05-04 | Infineon Technologies Ag | Tunnel Field Effect Transistors |
| CN102906879A (zh) * | 2010-06-15 | 2013-01-30 | 国际商业机器公司 | 垂直异质结隧道-fet的制造 |
| US20120199917A1 (en) * | 2011-02-03 | 2012-08-09 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN102751325A (zh) * | 2011-04-21 | 2012-10-24 | 中国科学院微电子研究所 | 一种隧穿场效应晶体管及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107924941A (zh) * | 2015-09-01 | 2018-04-17 | 华为技术有限公司 | 隧穿场效应晶体管及其制备方法 |
| CN107924941B (zh) * | 2015-09-01 | 2020-09-04 | 华为技术有限公司 | 隧穿场效应晶体管及其制备方法 |
| CN110729355A (zh) * | 2019-10-23 | 2020-01-24 | 电子科技大学 | 一种改善亚阈值摆幅的纵向隧穿场效应晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107004701B (zh) | 2020-10-09 |
| DE102014018382B4 (de) | 2018-07-26 |
| JP2018504775A (ja) | 2018-02-15 |
| US10153343B2 (en) | 2018-12-11 |
| EP3235002B1 (de) | 2020-01-29 |
| WO2016095885A1 (de) | 2016-06-23 |
| US20170365663A1 (en) | 2017-12-21 |
| JP6671371B2 (ja) | 2020-03-25 |
| EP3235002A1 (de) | 2017-10-25 |
| DE102014018382A1 (de) | 2016-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107004701A (zh) | 隧道场效应晶体管及其制造方法 | |
| US9461114B2 (en) | Semiconductor devices with structures for suppression of parasitic bipolar effect in stacked nanosheet FETs and methods of fabricating the same | |
| CN101740621B (zh) | 具有金属源极的隧道场效应晶体管 | |
| Wang et al. | Design of U-shape channel tunnel FETs with SiGe source regions | |
| US8853008B1 (en) | Counter-doped low-power FinFET | |
| CN103094338B (zh) | 半导体器件及其制造方法 | |
| US20070290193A1 (en) | Field effect transistor devices and methods | |
| KR20160019051A (ko) | 집적 회로 및 그 제조 방법 | |
| US20130264544A1 (en) | Nanowire field-effect device with multiple gates | |
| CN102751325B (zh) | 一种隧穿场效应晶体管及其制造方法 | |
| TW200834925A (en) | Transistor device and method of manufacturing such a transistor device | |
| US5604154A (en) | Method of manufacturing coulamb blockade element using thermal oxidation | |
| CN104409487A (zh) | 体硅双向击穿保护双栅绝缘隧穿增强晶体管及其制造方法 | |
| Narimani et al. | Silicon tunnel FET with average subthreshold slope of 55 mV/dec at low drain currents | |
| CN103700631A (zh) | 无结mos fet器件的制备方法 | |
| CN104425269B (zh) | 鳍式场效应晶体管及其形成方法 | |
| Navlakha et al. | Overcoming the drawback of lower sense margin in tunnel FET based dynamic memory along with enhanced charge retention and scalability | |
| KR101682420B1 (ko) | 선택적 게르마늄 응축과 측벽공정을 이용한 자기정렬된 이종접합 터널링 전계효과 트랜지스터의 제조방법 | |
| CN104282750B (zh) | 主辅栅分立控制u形沟道无掺杂场效应晶体管 | |
| Knoll et al. | Gate-all-around Si nanowire array tunnelling FETs with high on-current of 75 µA/µm@ V DD= 1.1 V | |
| US11201246B2 (en) | Field-effect transistor structure and fabrication method | |
| US10068971B2 (en) | Junctionless field-effect transistor having ultra-thin low-crystalline-silicon channel and fabrication method thereof | |
| CN107039282B (zh) | 一种制备高性能半导体场效应晶体管器件的方法 | |
| CN103531636B (zh) | 源栅漏共控单掺杂型隧穿晶体管 | |
| CN104485353B (zh) | 具有u形隧穿绝缘层的绝缘栅隧穿双极晶体管及制造工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |