DE102016010106A1

DE102016010106A1 - Feldeffekttransistor zur Erzeugung von Tunnelströmen mit vertikalem Strompfad durch dünne Schichten

Info

Publication number: DE102016010106A1
Application number: DE102016010106.7A
Authority: DE
Inventors: Qing-Tai Zhao; Stefan Glaß
Original assignee: Forschungszentrum Juelich GmbH
Current assignee: Forschungszentrum Juelich GmbH
Priority date: 2016-08-20
Filing date: 2016-08-20
Publication date: 2018-02-22

Abstract

Die Erfindung betrifft einen Feldeffekttransistor zur Erzeugung von Tunnelströmen mit vertikalem Strompfad durch dünne Schichten. Dieser umfasst ein entlang einer gemeinsamen Verbindungslinie zwischen Source und Drain angeordnetes Gate. Er ist dadurch gekennzeichnet, dass auf einem elektrisch isolierenden Substrat eine dotierte erste Schicht angeordnet ist und auf dieser ersten Schicht eine elektrisch halbleitende zweite Schicht angeordnet ist. Hierbei ist jeweils eine Teilfläche der oberen Seitenfläche der einen Schicht relativ zur oberen Seitenfläche der anderen Schicht horizontal versetzt angeordnet. Source ist auf der ersten Schicht in einem Abstand neben der zweiten Schicht angeordnet. Gate ist auf der zweiten Schicht angeordnet. Hierbei ist zumindest eine Teilfläche der Gateelektrode ohne horizontale Versetzung relativ zur oberen Seitenfläche der ersten Schicht angeordnet. Drain ist an der zweiten Schicht vollständig horizontal versetzt zur oberen Seitenfläche der ersten Schicht angeordnet.

Description

Die Erfindung betrifft einen Feldeffekttransistor zur Erzeugung von Tunnelströmen mit vertikalem Strompfad durch dünne Schichten. Die Erfindung betrifft ferner ein Verfahren zur Herstellung eines solchen Feldeffekttransistors.
Stand der Technik
Aus der DE 10 2014 018 382.3 ist ein Feldeffekttransistor bekannt, welcher in Form von Elektroden einen Quellbereich für die Ladungsträger des durch den Transistor fließenden Stroms (Source), einen Abflussbereich für diese Ladungsträger (Drain) und eine Steuerelektrode (Gate) umfasst. Bei Anlegen einer Spannung zwischen Source und Drain fließt ein Tunnelstrom durch den Transistor. Der Transistor zeichnet sich durch eine kurze Tunnelbarriere und einen kurzen Tunnelübergang aus. Hierzu sind im Sourcebereich eine Silizidierung und eine Dotierstoffsegregation vorgesehen. Durch eine selektive und selbstjustierende Silizidierung wird die Tunnelfläche vergrößert. Der Tunnelstrom fließt parallel zu den Feldlinien des Gates.
Nachteilig ist der Prozess der Silizidierung schwer durchführbar und die Länge der Tunnelbarriere lässt sich nur unter hohem Aufwand präzise einstellen. Ferner lässt sich das Verfahren für extrem dünne Schichten von einer oder wenigen Atomlagen nachteilig nicht anwenden.
Aufgabe der Erfindung
Eine Aufgabe der Erfindung ist die Bereitstellung eines Feldeffekttransistors, welcher einen Tunnelstrom parallel zu den elektrischen Feldlinien des Gates bei variablen Schichtdicken bis hin zu einer Atomlage ermöglicht und bei welchem die Tunnelfläche mit einem einfachen Herstellungsverfahren festgelegt werden kann.
Darüber hinaus ist es eine Aufgabe der Erfindung, einen solchen Feldeffekttransistor bereitzustellen, bei dem auch bei sehr dünnen stromtragenden Schichten keine Kurzschlüsse auftreten. Eine weitere Aufgabe ist die Bereitstellung eines Verfahrens zur Herstellung eines solchen Transistors.
Lösung der Aufgabe
Die Aufgaben werden gelöst mit einer Vorrichtung nach Patentanspruch 1 und einem Verfahren gemäß Anspruch 10. Vorteilhafte Ausgestaltungen hierzu ergeben sich aus den jeweils hierauf rückbezogenen Patentansprüchen.
Beschreibung der Erfindung
Der erfindungsgemäße Feldeffekttransistor umfasst ein entlang einer gemeinsamen horizontalen Verbindungslinie zwischen Source und Drain angeordnetes Gate. Er ist dadurch gekennzeichnet, dass auf einem elektrisch isolierenden Substrat eine dotierte erste Schicht angeordnet ist und auf dieser ersten Schicht eine elektrisch halbleitende zweite Schicht angeordnet ist. Die erste und die zweite Schicht umfassen jeweils zumindest eine obere Seitenfläche. Hierbei ist jeweils eine Teilfläche der oberen Seitenfläche der einen Schicht relativ zur oberen Seitenfläche der anderen Schicht horizontal versetzt angeordnet. Source ist auf der ersten Schicht in einem Abstand neben der zweiten Schicht angeordnet. Gate ist auf der zweiten Schicht angeordnet. Hierbei ist zumindest eine Teilfläche der Gateelektrode ohne horizontale Versetzung relativ zur oberen Seitenfläche der ersten Schicht angeordnet. Drain ist an der zweiten Schicht vollständig horizontal versetzt zur oberen Seitenfläche der ersten Schicht angeordnet.
Die elektrisch halbleitende zweite Schicht zeichnet sich insbesondere dadurch aus, dass eine Variation eines äußeren Parameters, wie einem äußeren elektrischen Feld, in ausgezeichneten kleinen Intervallen eine starke Änderung ihrer elektrischen Leitfähigkeit zur Folge hat, also Feldeffekte auftreten. Es ist ferner bekannt, dass halbleitende Materialien influenzierbar sind. Als influenzierbar werden hier insbesondere solche Materialien bezeichnet, in welchen der bekannte Effekt der Influenz auftreten kann.
Die gesamte Oberfläche einer im Rahmen der Anmeldung betrachteten Schicht oder Erhebung lässt sich in Seitenflächen unterteilen, welche zwischen den Kanten der Schicht angeordnet sind und zum Beispiel eine obere und eine untere Seitenfläche umfassen. In der Regel umfassen die oberen Seitenflächen der Schichten oder Erhebungen plane Flächen.
Die Begriffe oben und unten beziehen sich insbesondere auf die Richtung der Normalen der oberen Seitenfläche des Substrats beziehungsweise dieser planen Flächen der oberen Seitenfläche des Substrats in Richtung der Schichtenfolge. Der Begriff vertikal bezieht sich insbesondere ebenfalls auf die Richtung dieser Normalen. Der Begriff horizontal bezieht sich insbesondere auf die zu dieser Richtung senkrechte Richtung, also auf die Richtung der Tangentialen der oberen Seitenfläche des Substrats.
Eine Teilfläche einer ersten Fläche soll insbesondere eine zweite Fläche sein, die vollständig in der ersten Fläche enthalten ist, das heißt alle Punkte der zweiten Fläche sind auch Punkte der ersten Fläche.
Ein Abschnitt oder Teilbereich eines Körpers, besonders einer Schicht oder Erhebung, soll insbesondere ein Teilkörper dieses Körpers beziehungsweise dieser Schicht oder Erhebung sein, also ein Körper, der vollständig in dieser Schicht oder Erhebung enthalten ist.
Eine erste Fläche gilt im Rahmen der Anmeldung insbesondere als horizontal versetzt relativ zu einer zweiten Fläche, wenn die zweite Fläche bei keiner Parallelverschiebung in vertikale Richtung vollständig in der ersten Fläche enthalten ist.
Eine erste Fläche gilt im Rahmen der Anmeldung insbesondere als vollständig horizontal versetzt relativ zu einer zweiten Fläche, wenn die zweite Fläche bei keiner Parallelverschiebung in vertikale Richtung eine gemeinsame Teilfläche mit der ersten Fläche aufweist. Eine entsprechende Definition soll für Körper gelten.
Vorteilhaft fließt der Strom bei der erfindungsgemäßen Vorrichtung auf dem Strompfad zwischen Source und Drain von der ersten in die zweite Schicht. An der Grenzfläche zwischen der ersten und der zweiten Schicht unterhalb des Gates tritt ein Tunnelprozess der stromtragenden Ladungsträger auf, welcher parallel zu den elektrischen Feldlinien des Gates erfolgt. Dies wird als Linientunneln bezeichnet. Somit fließt der Strom in diesem Bereich parallel zu den Feldlinien des Gates. Ein Feldeffekttransistor, bei welchem der Strom durch einen Tunnelprozess getragen wird, wird auch als Tunnelfeldeffekttransistor bezeichnet. Insbesondere wird die Länge der Strecke, über welcher der Strom an der Grenzfläche zwischen erster und zweiter Schicht bei Betrachtung des Querschnitts durch die Schichtenfolge des Feldeffekttransistors fließt, im Rahmen der Anmeldung als Tunnellänge bezeichnet.
Die erfindungsgemäße Vorrichtung lässt sich durch dem Fachmann bekannte Methoden, wie unter anderem Lithographie- und Ätzverfahren, herstellen. Vorteilhaft lässt sich die Größe der Fläche, durch die der Tunnelprozess, in diesem Falle Linientunneln, stattfindet, durch diese Verfahren einfacher kontrollieren als zum Beispiel durch Verfahren der Silizidierung, wie sie aus der DE 10 2014 018 382.3 bekannt sind. Durch Linientunneln lässt sich aus im Stand der Technik bekannten geometrischen Gründen ein höherer Tunnelstrom bewirken als beim Punkttunneln, bei welchem der Tunnelprozess senkrecht zu den elektrischen Feldlinien des Gates erfolgt.
Die Materialien der beiden Schichten am Tunnelübergang können insbesondere so gewählt werden, dass die energetische Anordnung der Bandkanten zu einem verbesserten Tunnelübergang mit höherer Tunnelwahrscheinlichkeit und gegebenenfalls zu kleineren Ausströmen führt.
Das Substrat kann hierbei insbesondere eine Siliziumschicht und eine darauf angeordnete elektrisch isolierende Schicht aus zum Beispiel SiO₂, Al₂O₃, Si₃N₄ umfassen. Die Dicke der isolierenden Schicht muss ausreichend für die elektrische Isolation sein und beträgt in der Regel 10 nm oder mehr. Die erste Schicht kann zum Beispiel Si, SiGe, Ge, GeSn, SiGeSn oder III-V Halbleiter umfassen. Sie ist insbesondere hochdotiert und weist eine vergleichsweise kleine Bandlücke bis zu 1,2 eV auf. Ihre Dicke liegt typischerweise bei 5 nm bis 20 nm. Sie muss einen geringen elektrischen Widerstand aufweisen. Die elektrisch halbleitende zweite Schicht kann Elementhalbleiter wie Si, Ge, Verbundhalbleiter wie SiGe oder III-V Halbleiter und „2D-Materialien” wie MoS₂ oder WSe₂ umfassen. Sie weist insbesondere keine oder nur eine geringe Dotierung und meist eine größere Bandlücke als die erste Schicht auf. Ihre Dicke liegt bei einer Atomlage bis 10 nm. Verbundhalbleiter umfassen insbesondere Atome verschiedener Elemente.
Wenn eine erste und eine zweite Schicht ohne gegenseitige horizontale Versetzung aufeinander angeordnet sind, besteht eine erhöhte Kurzschlussgefahr: Wenn die zweite Schicht so dünn ist, dass sowohl bei der Anordnung von Source als auch bei der Anordnung von Drain die erste Schicht kontaktiert wird, fließt der Strom nur durch die dotierte erste Schicht, wodurch ein Kurzschluss auftritt. Vorteilhaft gegenüber einer solchen Vorrichtung kann bei der erfindungsgemäßen Vorrichtung auch bei einer dünnen zweiten Schicht kein Kurzschluss auftreten. Die Dotierung kann mit dem Fachmann bekannten Methoden durchgeführt werden. Sie kann sehr präzise und defektarm während des Wachstums mit dem Fachmann bekannten Methoden in situ eingestellt werden. Hierdurch lässt sich vorteilhaft das Einschaltverhalten gegenüber dem aus der DE 10 2014 018 382.3 bekannten Transistor verbessern. Die Dotierkonzentration nimmt typischerweise Werte von 5·10¹⁹ cm^–3 bis 5·10²⁰ cm^–3 an. Eine positive Dotierung kann bekanntermaßen mit Bor durchgeführt werden. Auf der Drain-Seite kann eine Dotierung zum Beispiel mit Ionenimplantation durchgeführt werden.
Insbesondere kann die Gateelektrode oder das Gate insgesamt ohne horizontale Versetzung gegenüber der oberen Seitenfläche der ersten Schicht angeordnet sein.
Das Substrat kann insbesondere einen Silicon-on-Insulator (SOI) Wafer umfassen.
Die zweite Schicht kann dann sehr dünn bis hin zu einer Atomlage gewählt werden, wodurch das Gate direkt elektrostatisch auf den Tunnelstrom einwirkt und dieser besser durch das Gate kontrolliert werden kann.
Eine vorteilhafte Vorrichtung ist dadurch gekennzeichnet, dass die erste und die zweite Schicht jeweils einen Teilbereich umfassen, welcher zu der jeweils anderen Schicht horizontal versetzt angeordnet ist.
Die Schichten sind hier also gegeneinander horizontal versetzt angeordnet. Vorteilhaft ist die Vorrichtung bei der Anordnung der Kontakte stabiler, wenn die erste und die zweite Schicht gegeneinander horizontal versetzt angeordnet sind, als wenn nur die Oberflächen der Schichten horizontal gegeneinander versetzt angeordnet sind, zum Beispiel in Form hervorstehender Seitenflächen. Insbesondere können die erste und zweite Schicht jeweils die Form eines Quaders aufweisen oder zumindest jeweils einen Quader als Teilkörper umfassen und diese beiden Quader mit einer horizontalen Versetzung gegeneinander angeordnet sein. Die Schichten können auch jeweils mehrere Quader oder Parallelepipede als Teilkörper umfassen, wobei wenigstens ein Quader oder Parallelepiped einer Schicht zu der jeweils anderen Schicht horizontal versetzt angeordnet ist.
Eine vorteilhafte Ausgestaltung der Vorrichtung ist dadurch gekennzeichnet, dass die zweite Schicht eine Gegendotierung im Vergleich zu der ersten Schicht aufweist.
Die zweite Schicht kann also negativ dotiert sein, wenn die erste Schicht positiv dotiert ist und umgekehrt. Dann liegt Gegendotierung vor. Vorteilhaft führt eine leichte Gegendotierung zu einer Schärfung des Tunnelprofils. Das heißt insbesondere, dass der Strom zwischen Source und Drain, auch als Drainstrom bezeichnet, sich in Abhängigkeit von der Gatespannung der Form einer Stufenfunktion möglichst genau annähert. Die elektrostatische Kontrolle durch das Gate reduziert den Tunnelwiderstand auf ein Minimum und ermöglicht erhöhten Stromfluss. Dieser Effekt kann durch die leichte Gegendotierung der zweiten Schicht noch verbessert werden. Die Dotierungskonzentration kann in dieser Schicht 1·10¹⁷ cm^–3 bis 5·10¹⁹ cm^–3 betragen. Wenn die erste Schicht positiv dotiert ist, können bekanntermaßen zum Beispiel Phosphor, Arsen oder Antimon zur negativen Dotierung verwendet werden.
Eine weitere Ausgestaltung der Vorrichtung ist dadurch gekennzeichnet, dass die zweite Schicht einen ersten Teilbereich umfasst, welcher auf der ersten Schicht angeordnet ist und einen dritten Teilbereich, welcher auf dem Substrat in einem Abstand neben der ersten Schicht angeordnet ist. Ferner ist ein zweiter Teilbereich auf dem dritten Teilbereich angeordnet, welcher den ersten und dritten Teilbereich formschlüssig verbindet, wobei zumindest zwischen dem Substrat, der ersten Schicht und dem zweiten Teilbereich ein elektrisch isolierender Bereich angeordnet ist. Drain ist auf dem dritten Teilbereich angeordnet.
Vorteilhaft bewirkt der elektrisch isolierende Bereich, dass der Strom von der ersten in die zweite Schicht fließt, ohne dass ein Kurzschluss stattfinden kann. Dann lässt sich diese Vorrichtung in einfacher Weise ohne Anordnung weiterer Schichten herstellen, zum Beispiel durch Wegätzen eines geeigneten Teilbereichs der ersten Schicht. Vorteilhaft lässt sich bei dieser Vorrichtung der elektrisch isolierende Bereich anordnen, nachdem die komplette Schichtenfolge im Vakuum ohne Unterbrechung abgeschieden wurde. Das heißt, das Wachstum muss nicht für einen lithographischen Zwischenschritt unterbrochen werden um beispielsweise weitere Schichten anzuordnen. Die Höhe und Breite des elektrisch isolierenden Bereichs können in der Regel Werte von 5 nm bis 100 nm annehmen, insbesondere von 20 nm bis 50 nm.
Eine besonders vorteilhafte Vorrichtung ist dadurch gekennzeichnet, dass in einem Abstand neben der ersten Schicht eine dritte Schicht auf dem Substrat angeordnet ist. Die zweite Schicht ist auf der ersten und der dritten Schicht angeordnet. Hierbei ist zwischen dem Substrat, der ersten Schicht, der dritten Schicht und der zweiten Schicht ein elektrisch isolierender Bereich angeordnet. Drain ist auf der dritten Schicht an der zweiten Schicht angeordnet, wobei der Kontakt auch in die zweite Schicht hineinragen kann, so lange die erste Schicht und das Substrat elektrisch isoliert sind. Für eine sehr dünne zweite Schicht ist die Kontaktierung damit deutlich leichter.
Die dritte Schicht kann zum Beispiel Si, SiGe, ein Metall oder ein anderes Material umfassen, auf welchem sich ein elektrischer Kontakt anordnen lässt. Insbesondere kann sie das gleiche Material wie die erste Schicht umfassen.
Vorteilhaft kann diese Vorrichtung eine hohe mechanische Stabilität aufweisen, dadurch, dass die dritte Schicht die zweite Schicht abstützt und die zweite Schicht eine plane Oberfläche aufweisen kann, so dass die Schicht für einwirkende Kräfte keine besonderen Angriffspunkte aufweist. Außerdem kann eine hohe mechanische Stabilität dadurch bewirkt werden, dass in der zweiten Schicht mit einer planen oberen Seitenfläche weniger innere mechanische Spannungskräfte auftreten.
Eine weitere Vorrichtung ist dadurch gekennzeichnet, dass der elektrisch isolierende Bereich Luft, SiO₂, Si₃N₄, Al₂O₃ oder HfO₂ umfasst.
Vorteilhaft muss kein weiteres Material oder keine weitere Substanz in den isolierenden Bereich eingefügt werden. Es genügt bereits die bei dem Verfahren zur Herstellung der Vorrichtung in dem elektrisch isolierenden Bereich eingeschlossene Luft. Vorteilhaft kann mit SiO₂, Si₃N₄, Al₂O₃ oder HfO₂ eine bessere elektrische Isolation bewirkt werden.
Eine vorteilhafte Ausgestaltung der Vorrichtung ist dadurch gekennzeichnet, dass die Dicke der zweiten Schicht ein 1 Å bis 5 nm, insbesondere 2 nm bis 5 nm, beträgt.
Vorteilhaft lässt sich bei einer sehr geringen Dicke der zweiten Schicht, bis hin zu einer Atomlage, der Strom durch die Grenzfläche zwischen erster und zweiter Schicht durch das elektrische Feld des Gates besonders gut kontrollieren. Eine Atomlage nimmt minimal den Wert von 1 Å an. Solch dünne Schichten sind dem Fachmann bekannt, siehe zum Beispiel Sarker et al. (Nature 526 (2015), 91–95).
Eine vorteilhafte Vorrichtung ist dadurch gekennzeichnet, dass das Gate ein Gateoxid und eine auf dem Gateoxid angeordnete Elektrode umfasst und an dem Gate zwei gegenüberliegende Spacer angeordnet sind. Hierbei ist jeder der beiden Spacer jeweils an einer Seite des Gateoxids und der Elektrode angeordnet, wobei ein Spacer auf der zweiten Schicht angeordnet ist und der andere Spacer zwischen Source und der zweiten Schicht auf der ersten Schicht angeordnet ist.
Vorteilhaft wird durch diese Anordnung ein zusätzlicher Schutz der Gateelektrode bewirkt. Außerdem wird vorteilhaft eine bessere Isolation von Source-, Gate- und Drainelektrode gegeneinander bewirkt.
Eine weitere Ausführungsform der erfindungsgemäßen Vorrichtung ist dadurch gekennzeichnet, dass die erste Schicht Si, SiGe, Ge, GeSn, SiGeSn umfasst oder die zweite Schicht Si, Ge, Verbundhalbleiter wie SiGe oder III-V Halbleiter oder MoS₂ oder WSe₂ umfasst.
Aus diesen Materialien kann für einen effektiven Tunnelprozess jeweils ein Paar ausgewählt werden, derart, dass das Material der ersten Schicht eine kleine Bandlücke im Vergleich zum Material der zweiten Schicht aufweist. Zum Beispiel kann für die erste Schicht SiGe und für die zweite Schicht Si gewählt werden oder für die erste Schicht GeSn und für die zweite Schicht Ge. Ferner können MoS₂ oder WSe₂ mit aus dem Stand der Technik bekannten Methoden in einer Atomlage aufgetragen werden.
Ein Verfahren zur Herstellung eines erfindungsgemäßen Feldeffekttransistors ist gekennzeichnet durch zumindest folgende Schritte:

a) Auf einem elektrisch isolierenden Substrat wird zumindest eine dotierte erste Schicht mit zumindest einer oberen Seitenfläche angeordnet,
b) auf der ersten Schicht wird zumindest eine elektrisch halbleitende zweite Schicht mit zumindest einer oberen Seitenfläche angeordnet, wobei zumindest jeweils eine Teilfläche der oberen Seitenfläche der einen Schicht relativ zur oberen Seitenfläche der anderen Schicht horizontal versetzt angeordnet wird,
c) auf der ersten Schicht wird Source in einem Abstand neben der zweiten Schicht angeordnet,
d) an der zweiten Schicht wird Drain horizontal vollständig versetzt zu der ersten Schicht angeordnet,
e) auf der zweiten Schicht wird Gate entlang einer gemeinsamen horizontalen Verbindungslinie zwischen Source und Drain angeordnet, wobei zumindest eine Teilfläche der Gateelektrode ohne horizontale Versetzung relativ zur oberen Seitenfläche der ersten Schicht angeordnet wird,

Vorteilhaft lässt sich mit den angegebenen Verfahrensschritten ein erfindungsgemäßer Feldeffekttransistor herstellen, bei welchem Linientunneln stattfindet und die Tunnellänge auf einfache Weise durch dem Fachmann bekannte Methoden genau eingestellt werden kann. Gleichzeitig lässt sich durch das Verfahren eine Vorrichtung herstellen, bei welcher kein Kurzschluss stattfinden kann. Die Schichten können ferner auf unstrukturierten Wafern mit glatter Oberfläche aufgewachsen werden, wodurch Defekte an Grenzflächen vermieden werden. Solche Defekte entstehen bei aus dem Stand der Technik bekannten Methoden wie dem Aufwachsen auf vorstrukturierte Nanostrukturen, siehe zum Beispiel Y. Morita (IEEE IEDM (2014), 9.7.1–9.7.4, 15.–17. Dezember 2014) oder Y. Morita (IEEE EDL 35 (2014), 7).
Auf der ersten Schicht kann Source gemäß Schritt c) insbesondere in einem Abstand von 10 nm bis 1 μm von der zweiten Schicht angeordnet werden.
Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens ist dadurch gekennzeichnet, dass auf dem Substrat die erste Schicht nach dem vorgenannten Schritt a) angeordnet wird. Anschließend wird das Substrat zumindest entlang eines Grabens freigelegt, dessen Abstand von einer Seitenfläche der ersten Schicht mit der gewünschten Tunnellänge des Feldeffekttransistors übereinstimmt.
Vorteilhaft bewirkt die Freilegung des Substrates entlang des Grabens, dass der isolierende Bereich erzeugt wird, durch welchen der Stromfluss von der ersten in die zweite Schicht stattfindet. Die Grabenbreite und die Tunnellänge nehmen hierbei typischerweise Werte zwischen 10 Nanometer und einem Mikrometer an.
Eine weitere Ausgestaltung des erfindungsgemäßen Verfahrens ist dadurch gekennzeichnet, dass

i. die erste Schicht gemäß dem vorgenannten Schritt a) und zusätzlich eine dritte Schicht in einem Abstand neben der ersten Schicht auf dem Substrat angeordnet wird,
ii. die elektrisch halbleitende zweite Schicht auf der ersten und der dritten Schicht angeordnet wird,
iii. die erste Schicht an ihrem Rand zumindest entlang eines Grabens freigelegt wird, dessen Breite mit der Breite des anzuordnenden Source-Anschlusses übereinstimmt,
iv. das Verfahren gemäß dem vorgenannten Schritt c) fortgeführt wird, wobei Drain auf der dritten Schicht angeordnet wird.

Die Schritte ii. und iii. entsprechen der Anordnung der zweiten Schicht mit einer horizontalen Versetzung gegenüber der ersten Schicht gemäß dem vorgenannten Schritt b).
Die dritte Schicht kann insbesondere durch Freilegung des Substrats entlang eines Grabens angeordnet werden, so dass sie das gleiche Material umfasst wie die erste Schicht.
Vorteilhaft lässt sich hierdurch ein mechanisch stabiler Feldeffekttransistor mit einem isolierenden Bereich erzeugen, welcher einen Stromfluss von der ersten in die zweite Schicht bewirkt.
Ein vorteilhaftes Verfahren ist gekennzeichnet durch die folgenden Schritte:

I. auf dem Substrat wird eine dotierte erste Schicht gemäß dem vorgenannten Schritt a) angeordnet,
II. auf der ersten Schicht wird eine elektrisch halbleitende zweite Schicht angeordnet,
III. das Substrat wird zwischen einem Teilbereich der ersten Schicht, welcher am Rand der ersten Schicht angeordnet ist und eine Breite hat, welche durch die gewünschte Tunnellänge gegeben ist, und dem Rand der ersten Schicht, welcher diesem Teilbereich gegenüberliegt, freigelegt, wobei nur ein Teilbereich der ersten Schicht entfernt wird,
IV. bei der Freilegung des Substrats wird ein erster Teilbereich der zweiten Schicht auf der ersten Schicht angeordnet, ein dritter Teilbereich der zweiten Schicht auf dem Substrat angeordnet und ein zweiter Teilbereich der zweiten Schicht als formschlüssig verbindender Teilbereich zwischen dem ersten und dem dritten Teilbereich angeordnet, wobei zwischen dem Substrat, der ersten Schicht und dem zweiten Teilbereich ein elektrisch isolierender Bereich angeordnet wird,
V. die erste Schicht wird an ihrem Rand zumindest entlang eines Grabens freigelegt, dessen Breite mit der Breite des anzuordnenden Source-Anschlusses übereinstimmt,
VI. auf der ersten Schicht wird gemäß dem vorgenannten Schritt c) in dem Graben Source angeordnet,
VII. auf dem dritten Teilbereich wird gemäß dem vorgenannten Schritt d) Drain angeordnet und
VIII. auf dem ersten Teilbereich wird gemäß dem vorgenannten Schritt e) Gate angeordnet.

Die Schritte II. bis V. entsprechen der Anordnung der zweiten Schicht mit einer horizontalen Versetzung gegenüber der ersten Schicht gemäß dem vorgenannten Schritt b). Die Anordnung des dritten Teilbereichs der zweiten Schicht auf dem Substrat gemäß Schritt IV erfolgt durch den Ätzprozess gemäß Schritt III. Es müssen nicht notwendigerweise weitere Prozessschritte durchgeführt werden. Optional kann aber in Schritt IV zusätzlich ein dem Fachmann bekannter rapid thermal annealing Prozess durchgeführt werden, um die Kontaktierung zwischen dem dritten Teilbereich der zweiten Schicht und dem Substrat noch weiter zu verbessern.
Vorteilhaft lässt sich durch dieses Verfahren der isolierende Bereich erzeugen, welcher einen Stromfluss von der ersten in die zweite Schicht bewirkt, ohne dass weitere Schichten außer der ersten und zweiten Schicht auf dem Substrat in weiteren Prozessschritten angeordnet werden müssen.
Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens ist dadurch gekennzeichnet, dass zum Freilegen des Substrats und der Schichten selektive Ätzmittel verwendet werden, die nur spezifische Materialien ätzen.
Vorteilhaft lässt sich durch Verwendung von Ätzmitteln die Tunnellänge besonders genau einstellen.
Das Gate kann auch vor dem Ätzprozess auf der zweiten Schicht angeordnet werden. Dann wird im Rahmen der Anmeldung von einem „Gate zuerst”-Prozess gesprochen. Vorteilhaft kann dann der Gatestack, welcher insbesondere die Gateelektrode und das Gateoxid umfasst, verwendet werden, um die zweite Schicht, welche die Funktion eines elektrisch leitenden Kanals hat, in dem Ätzprozess zu schützen beziehungsweise zu stabilisieren, um gegebenenfalls während des selektiven Unterätzens der zweiten Schicht Schaden an dieser dünnen Kanalschicht zu vermeiden.
Bevor das Gate angeordnet beziehungsweise deponiert wird, muss in jedem Falle ein Reinigungsprozess durchgeführt werden, zum Beispiel in Form eines dem Fachmann bekannten RCA-cleanings, wenn die zweite Schicht Si umfasst. In dem „Gate zuerst”-Prozess wird anschließend das Gate auf der zweiten Schicht angeordnet. Insbesondere kann nach dem Reinigungsprozess zunächst das Gatematerial flächendeckend auf der zweiten Schicht angeordnet werden. Diese Schicht aus dem Gatematerial kann dann als Stabilisator für die zweite Schicht verwendet werden, wenn die erste Schicht unterhalb der zweiten Schicht geätzt wird, also die zweite Schicht selektiv unterätzt wird.
Das Gatematerial kann in dem „Gate zuerst”-Prozess zum Beispiel auf die erste und zweite Schicht, welche auf einem Substrat angeordnet sind, flächendeckend aufgetragen werden. Anschließend werden Teilbereiche des Gatematerials und der zweiten Schicht derart entfernt, dass die verbleibenden Teilbereiche des Gatematerials und der zweiten Schicht Inseln auf der ersten Schicht bilden. Hierzu können zum Beispiel dem Fachmann bekannte Verfahren des Trockenätzens, wie reaktives Ionenätzen, verwendet werden. Anschließend wird Ätzmittel auf der nun erhaltenen oberen Seitenfläche der Schichtenfolge angeordnet, welches die erste Schicht von allen Seiten jeweils einer Insel wegätzt. Dazu kann bekanntermaßen die Schichtenfolge in das Ätzmittel hineingetaucht werden. Der Ätzprozess kann durch Entfernen des Ätzmittels beziehungsweise durch Herausnehmen der Schichtenfolge aus dem Ätzmittel gestoppt werden, wenn die Breite des verbleibenden Teilbereichs der ersten Schicht unter mindestens einer Insel jeweils im Durchmesser mindestens die Summe aus der doppelten gewünschten Tunnellänge und der Breite des Source-Kontaktes beträgt, welcher im Verfahren angeordnet werden soll. Anschließend kann ein Teilbereich des Gatematerials um die vertikale Symmetrieachse mindestens dieser Insel durch einen weiteren Ätzprozess entfernt werden. Hierdurch wird die zweite Schicht unterhalb des entfernten Teilbereichs des Gatematerials freigelegt. Anschließend kann ein Teilbereich der freigelegten zweiten Schicht seinerseits entfernt werden, so dass ein Teilbereich der ersten Schicht freigelegt wird. Danach kann auf diesem freigelegten Teilbereich der ersten Schicht mindestens ein elektrischer Kontakt in einem Abstand zur zweiten Schicht als Source angeordnet werden. An der zweiten Schicht kann Drain vollständig horizontal versetzt zu Source und dem Gatematerial angeordnet werden. Source, Drain und das zwischen Source und Drain angeordnete Gatematerial als Gate definieren dann zusammen mit der darunter angeordneten Schichtenfolge einen erfindungsgemäßen Feldeffekttransistor.
Die Wahl der Chemikalien für die Reinigung in diesem „Gate zuerst”-Prozess muss dann vorteilhaft nur an die zweite Schicht, welche die oberste Schicht unterhalb des Gates ist, angepasst werden. Diese überdeckt alle tieferen Schichten, welche potentiell angeätzt werden können. Wenn zum Beispiel Silizium als Material für die zweite Schicht, also die oberste dünne Kanalschicht, verwendet wird und SiGe, Ge, GeSn, SiGeSn als Material für die dotierte erste Schicht verwendet wird, kann ein dem Fachmann bekanntes RCA cleaning durchgeführt werden, obwohl die genannten möglichen Materialien der dotieren ersten Schicht chemisch nicht resistent in Bezug auf das verwendete Ätzmaterial sind. Sie werden aber durch die obere Siliziumschicht geschützt.
Eine weitere vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens ist dadurch gekennzeichnet, dass am Gate zwei Spacer auf den Schichten angeordnet werden. Hierbei wird ein Spacer auf der zweiten Schicht angeordnet und der andere Spacer zwischen Source und der zweiten Schicht auf der ersten Schicht angeordnet.
Vorteilhaft lassen sich durch Anordnung der Spacer zwischen den Elektroden diese schützen und besonders gut gegeneinander isolieren.
Ausführungsbeispiel
Nachfolgend wird der Gegenstand der Erfindung anhand eines Beispiels näher erläutert. Dieses Beispiel ist nicht einschränkend zu verstehen. In dem Beispiel werden Verfahren zur Herstellung eines erfindungsgemäßen Feldeffekttransistors angegeben.
Die Verfahren werden anhand von Figuren näher erläutert, ohne dass der Gegenstand der Erfindung dadurch beschränkt wird.
Es ist gezeigt:
1: Querschnitt durch die Schichtenfolge des Feldeffekttransistors nach Anordnung der ersten und zweiten Schicht.
2: Querschnitt durch die Schichtenfolge nach Entfernung eines Teilbereichs der ersten Schicht.
3: Querschnitt durch die Schichtenfolge nach Anordnung des Gates.
4: Querschnitt durch den Feldeffekttransistor nach Anordnung von Source und Drain.
5: Querschnitt durch die Schichtenfolge nach Anordnung einer dritten Schicht auf dem Substrat in einem optionalen Verfahren.
6: Querschnitt durch die Schichtenfolge nach Anordnung der zweiten Schicht.
7: Querschnitt durch die Schichtenfolge nach Anordnung des Gates.
8: Querschnitt durch die Schichtenfolge nach Entfernung eines Teilbereichs der zweiten Schicht.
9: Querschnitt durch den Feldeffekttransistor nach Anordnung von Source und Drain.
10: Querschnitt durch die Schichtstruktur in einem weiteren alternativen Verfahren, wobei der Graben zwischen der ersten und dritten Schicht mit einem elektrisch isolierenden Material gefüllt wird.
11: Querschnitt durch den Feldeffekttransistor nach Durchführung des weiteren alternativen Verfahrens.
12: Beispielhafte Transfercharakteristik des erfindungsgemäßen Transistors.
In einem ersten Verfahren wird, wie in 1 gezeigt, auf einem Substrat, umfassend eine Silizium-Schicht (100) sowie eine untere elektrisch isolierende Schicht (101) insbesondere aus Siliziumdioxid und eine weitere Siliziumschicht (102), eine Silizium-Germanium-Schicht (103) als erste Schicht und auf dieser eine Silizium-Schicht (104) als zweite Schicht angeordnet. Insbesondere wird hierzu auf einem Silizium auf Isolator (SOI, Silicon on Insulator) Substrat, welches eine 145 nm dicke SiO₂ Schicht (101) und eine heruntergedünnte 10 nm bis 20 nm dicke Si Schicht (102) umfasst, mittels chemischer Gasphasenabscheidung (CVD, Chemical Vapor Deposition) eine hochdotierte Silizium-Germanium Schicht von 12 nm Dicke (103) und eine 5 nm dünne Silizium-Schicht mit leichter Gegendotierung deponiert (104).
Ein Teilbereich der Silizium-Germanium-Schicht (103) wird, wie in 2 gezeigt, durch einen Ätzprozess selektiv entfernt, insbesondere mit einer Mischung aus HF (Flusssäure): H₂O₂ (Wasserstoffperoxid): CH₃COOH (Essigsäure) in einem Volumenverhältnis von 1:2:3. Die Breite des Bereichs der Silizium-Germanium-Schicht nimmt typischerweise Werte zwischen 50 nm bis 5 μm an. Es verbleibt der Teilbereich der Silizium-Germanium-Schicht (103), durch welchen der Strom fließen soll. Es verbleibt ferner ein erster Teilbereich der Silizium-Schicht (104) auf der Silizium-Germanium Schicht (103). Ein dritter Teilbereich der Silizium-Schicht (104) wird auf dem Substrat angeordnet. Ein zweiter Teilbereich der Silizium-Schicht (104) verbindet diese beiden Teilbereiche formschlüssig. Es verbleibt ein elektrisch isolierender, neben der Silizium-Germanium-Schicht (103) angeordneter Bereich (A) zwischen der Silizium-Substratschicht (102), der Silizium-Germanium-Schicht (103) und dem zweiten Teilbereich der Silizium-Schicht (104).
Auf dem ersten Teilbereich der Silizium-Schicht (104) wird, wie in 3 gezeigt, ein Gate angeordnet, welches ein Gateoxid (105) aus zum Beispiel 3 nm HfO₂ und eine darauf angeordnete Gateelektrode (106) aus zum Beispiel 40 nm TiN umfasst, welche mit Hilfe von Atomlagenabscheidung (ALD) aufgebracht werden.
Am Rand der Silizium-Schicht (104) wird, wie in 4 gezeigt, ein Graben durch reaktives Ionenätzen (RIE, Reactive Ion Etching) geätzt, der auf der Silizium-Germanium-Schicht (103) stoppt. Dieser Graben ist mindestens so breit wie der Source-Anschluss (108), der an dem Feldeffekttransistor angeordnet werden soll. An dem Gateoxid (105) und an der Gateelektrode (106) werden zwei SiO₂ Spacer (107) angeordnet, wobei ein Spacer auf der Silizium-Schicht (104) angeordnet wird und der andere Spacer zwischen Source (108) und der Silizium-Schicht (104) auf der Silizium-Germanium-Schicht (103) angeordnet wird. Source (108) wird im Graben auf der Silizium-Germanium-Schicht (103) angeordnet. Auf dem dritten Teilbereich der Silizium-Schicht (104) wird Drain (109) angeordnet. Der Tunnelstrom (110) verläuft im Wesentlichen parallel zu den Feldlinien der Gateelektrode durch die Silizium-Germanium-Schicht (103) und die Silizium-Schicht (104). Es tritt also Linientunneln auf.
In einem optionalen Verfahren wird, wie in 5 gezeigt, auf einem Substrat umfassend eine untere Schicht aus halbleitendem Material wie Silizium (201) und eine auf dieser Schicht angeordnete elektrisch isolierende Schicht (202) eine Schicht angeordnet, welche Si, SiGe, Ge, GeSn, SiGeSn oder andere Materialien, wie III-V-Halbleiter mit einer kleinen Bandlücke umfassen kann. In diese auf dem Substrat angeordnete Schicht wird ein Graben mit einer Breite von typischerweise 10 nm bis 100 nm geätzt. Hierdurch werden eine erste Schicht (203) und eine dritte Schicht (204) aus dem gleichen vorgenannten Material auf dem Substrat angeordnet.
Anschließend wird, wie in 6 gezeigt, eine zweite Schicht (206) aus halbleitendem Material auf den zwei Schichten (203), (204) angeordnet, welche eine Dicke von einer oder mehrerer Atomlagen, und insbesondere zweidimensionale Materialien, wie MoS₂ oder WSe₂, umfassen kann. Die Dicke nimmt typischerweise Werte zwischen 1 nm bis 10 nm an. Es wird ein elektrisch isolierender Bereich (B) umfassend Luft von dem Substrat, den Schichten (203) und (204) und der Schicht (206) eingeschlossen.
Auf der zweiten Schicht (206) wird, wie in 7 gezeigt, ein Gate angeordnet, welches ein Gateoxid (207) aus zum Beispiel SiO₂, Al₂O₃ oder HfO₂ und eine darauf angeordnete Gateelektrode (208) aus zum Beispiel Poly-Si, TiN, TaN umfasst.
In die zweite Schicht (206) wird, wie in 8 gezeigt, an deren Rand auf der ersten Schicht (203) ein Graben geätzt, welcher mindestens so breit wie der Source-Anschluss ist, der an dem Feldeffekttransistor angeordnet werden soll. Der elektrisch isolierende Bereich (B) ist nach wie vor formdicht abgeschlossen
An dem Gateoxid (207) und an der Gateelektrode (208) werden, wie in 9 gezeigt, zwei Spacer (209) angeordnet, wobei ein Spacer auf der ersten Schicht (203) angeordnet wird und der andere Spacer zwischen Source (210) und der zweiten Schicht aus halbleitendem Material wie Silizium (206) angeordnet wird. Source (210) wird in dem am Rand der zweiten Schicht (206) durch einen Ätzprozess angeordneten Graben auf der ersten Schicht (203) angeordnet. Auf der dritten Schicht (204) wird Drain (211) angeordnet. Der Tunnelstrom (212) verläuft im Wesentlichen parallel zu den Feldlinien der Gateelektrode (208) durch die erste und zweite Schicht. Es tritt also Linientunneln auf.
In einem weiteren alternativen Verfahren werden, wie in 10 gezeigt, eine erste Schicht (203) und eine dritte Schicht (204) aus dem gleichen Material durch Ätzen eines Grabens in eine auf dem Substrat aufgebrachte Schicht (202) nach dem gleichen Verfahren wie in 5 angeordnet. In diesem Graben wird ein elektrisch isolierendes Material (205), zum Beispiel ein Oxid, angeordnet, um eine noch bessere Isolation zu erreichen, als wenn Luft in dem Graben angeordnet ist.
Nach Anordnung des elektrisch isolierenden Materials in dem Graben kann, wie in 11 gezeigt, der Feldeffekttransistor auf die gleiche Weise und mit der ansonsten gleichen Struktur hergestellt werden, wie in dem bei den 5–9 genannten optionalen Verfahren. In 11 werden die gleichen Bezugszeichen wie in 10 verwendet, welche sich auch auf die gleichen Komponenten des Feldeffekttransistors beziehen.
In 12 ist die Transfercharakteristik eines erfindungsgemäßen Feldeffekttransistors gezeigt, welcher eine in 4 dargestellte Struktur aufweist, also der Drainstrom in Abhängigkeit von der Gate-Spannung. Die Source-Drain Spannung liegt bei 0,1 Volt. Der Drainstrom nimmt Werte zwischen 10^–13 A und 10^–6 A an. Die Gatspannung variiert zwischen –2,0 Volt und 1,0 Volt. Dargestellt ist insbesondere der scharfe Anstieg des Drainstroms im Bereich zwischen –1,0 Volt und 0,0 Volt.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

DE 102014018382 [0002, 0016, 0019]

Zitierte Nicht-Patentliteratur

Sarker et al. (Nature 526 (2015), 91–95) [0035]
Y. Morita (IEEE IEDM (2014), 9.7.1–9.7.4, 15.–17. Dezember 2014) [0041]
Y. Morita (IEEE EDL 35 (2014), 7) [0041]

Claims

Feldeffekttransistor mit einem entlang einer gemeinsamen horizontalen Verbindungslinie zwischen Source (108, 210) und Drain (109, 211) angeordneten Gate, dadurch gekennzeichnet, dass auf einem elektrisch isolierenden Substrat eine dotierte erste Schicht (103, 203) angeordnet ist und auf dieser ersten Schicht eine elektrisch halbleitende zweite Schicht (104, 206) angeordnet ist, wobei die erste Schicht (103, 203) und die zweite Schicht (104, 206) jeweils zumindest eine obere Seitenfläche umfassen und jeweils eine Teilfläche der oberen Seitenfläche der einen Schicht relativ zu der oberen Seitenfläche der anderen Schicht horizontal versetzt angeordnet ist, und Source (108, 210) auf der ersten Schicht (103, 203) in einem Abstand neben der zweiten Schicht (104, 206) angeordnet ist und Gate auf der zweiten Schicht (104, 206) angeordnet ist, wobei zumindest eine Teilfläche der Gateelektrode (106, 208) ohne horizontale Versetzung relativ zur oberen Seitenfläche der ersten Schicht (103, 203) angeordnet ist und Drain (109, 211) an der zweiten Schicht (104, 206) vollständig horizontal versetzt zur oberen Seitenfläche der ersten Schicht (103, 203) angeordnet ist.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die erste Schicht (103, 203) und die zweite Schicht (104, 206) jeweils einen Teilbereich umfassen, welcher zu der jeweils anderen Schicht horizontal versetzt angeordnet ist.
Vorrichtung nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass die zweite Schicht (104, 206) eine Gegendotierung im Vergleich zu der ersten Schicht (103, 203) aufweist.
Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die zweite Schicht (104, 206) einen ersten Teilbereich umfasst, welcher auf der ersten Schicht (103, 203) angeordnet ist und einen dritten Teilbereich, welcher auf dem Substrat in einem Abstand neben der ersten Schicht angeordnet ist, sowie einen zweiten Teilbereich, welcher den ersten und dritten Teilbereich formschlüssig verbindet, wobei zumindest zwischen dem Substrat, der ersten Schicht und dem zweiten Teilbereich ein elektrisch isolierender Bereich (A) angeordnet ist und Drain (109, 211) auf dem dritten Teilbereich angeordnet ist.
Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass in einem Abstand neben der ersten Schicht (103, 203) eine dritte Schicht (204) auf dem Substrat angeordnet ist und die zweite Schicht (104, 206) auf der ersten Schicht (103, 203) und der dritten Schicht (204) angeordnet ist, wobei zwischen dem Substrat, der ersten Schicht (103, 203), der dritten Schicht (204) und der zweiten Schicht (104, 206) ein elektrisch isolierender Bereich (B) angeordnet ist und Drain (109, 211) auf der dritten Schicht (204) an der zweiten Schicht (104, 206) angeordnet ist.
Vorrichtung nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass der elektrisch isolierende Bereich (A, B) Luft, SiO₂, Si₃N₄, Al₂O₃ oder HfO₂ umfasst.
Vorrichtung nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass die Dicke der zweiten Schicht (104, 206) ein 1 Å bis 5 nm, insbesondere 2 nm bis 5 nm, beträgt.
Vorrichtung nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass das Gate ein Gateoxid (105, 207) und eine auf dem Gateoxid angeordnete Elektrode umfasst (106, 208) und an dem Gate zwei gegenüberliegende Spacer (107, 209) angeordnet sind, wobei jeder der beiden Spacer jeweils an einer Seite des Gateoxids (105, 207) und der Elektrode (106, 208) angeordnet ist und ein Spacer auf der zweiten Schicht (104, 206) angeordnet ist und der andere Spacer zwischen Source (108, 210) und der zweiten Schicht (104, 206) auf der ersten Schicht (103, 203) angeordnet ist.
Vorrichtung nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass die erste Schicht (103, 203) Si, SiGe, Ge, GeSn, SiGeSn umfasst oder die zweite Schicht (104, 206) Si, Ge, Verbundhalbleiter wie SiGe oder III-V Halbleiter oder MoS₂ oder WSe₂ umfasst.
Verfahren zur Herstellung eines Feldeffekttransistors, gekennzeichnet durch zumindest folgende Schritte: a) Auf einem elektrisch isolierenden Substrat wird zumindest eine dotierte erste Schicht (103, 203) mit zumindest einer oberen Seitenfläche angeordnet, b) auf der ersten Schicht (103, 203) wird zumindest eine elektrisch halbleitende zweite Schicht (104, 206) mit zumindest einer oberen Seitenfläche angeordnet, wobei zumindest jeweils eine Teilfläche der oberen Seitenfläche der einen Schicht relativ zur oberen Seitenfläche der anderen Schicht horizontal versetzt angeordnet wird, c) auf der ersten Schicht (103, 203) wird Source (108, 210) in einem Abstand neben der zweiten Schicht (104, 206) angeordnet, d) an der zweiten Schicht (104, 206) wird Drain (109, 211) horizontal vollständig versetzt zu der ersten Schicht (103, 203) angeordnet e) auf der zweiten Schicht (104, 206) wird Gate entlang einer gemeinsamen horizontalen Verbindungslinie zwischen Source (108, 210) und Drain (109, 211) angeordnet, wobei zumindest eine Teilfläche der Gateelektrode (106, 208) ohne horizontale Versetzung relativ zur oberen Seitenfläche der ersten Schicht (103, 203) angeordnet wird, wobei die Schritte a) bis e) auch in abgeänderter Reihenfolge durchgeführt werden können.
Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass auf dem Substrat die erste Schicht (103, 203) gemäß Schritt a) angeordnet wird und anschließend das Substrat zumindest entlang eines Grabens freigelegt wird, dessen Abstand von einer Seitenfläche der ersten Schicht (103, 203) mit der gewünschten Tunnellänge des Feldeffekttransistors übereinstimmt und anschließend das Verfahren gemäß Schritt b) fortgeführt wird.
Verfahren nach einem der Ansprüche 10 bis 11, dadurch gekennzeichnet, dass i. die erste Schicht (103, 203) gemäß Schritt a) in Anspruch 10 und zusätzlich eine dritte Schicht (204) in einem Abstand neben der ersten Schicht (103, 203) auf dem Substrat angeordnet wird, ii. die elektrisch halbleitende zweite Schicht (104, 206) auf der ersten (103, 203) und der dritten Schicht (204) angeordnet wird iii. die erste Schicht (103, 203) an ihrem Rand zumindest entlang eines Grabens freigelegt wird, dessen Breite mit der Breite des anzuordnenden Source-Anschlusses (108, 210) übereinstimmt, iv. das Verfahren gemäß Schritt c) in Anspruch 10 fortgeführt wird, wobei Drain (109, 211) auf der dritten Schicht (204) angeordnet wird.
Verfahren nach einem der Ansprüche 10 bis 11, gekennzeichnet durch folgende Schritte: I. Auf dem Substrat wird eine dotierte erste Schicht (103, 203) gemäß Schritt a) in Anspruch 10 angeordnet, II. auf der ersten Schicht (103, 203) wird eine elektrisch halbleitende zweite Schicht (104, 206) angeordnet III. das Substrat wird zwischen einem Teilbereich der ersten Schicht (103, 203), welcher am Rand der ersten Schicht angeordnet ist und eine Breite hat, welche durch die gewünschte Tunnellänge gegeben ist, und dem Rand der ersten Schicht (103, 203), welcher diesem Teilbereich gegenüberliegt, freigelegt, wobei nur ein Teilbereich der ersten Schicht (103, 203) entfernt wird, IV. bei der Freilegung des Substrats wird ein erster Teilbereich der zweiten Schicht (104, 206) auf der ersten Schicht (103, 203) angeordnet, ein dritter Teilbereich der zweiten Schicht (104, 206) auf dem Substrat angeordnet und ein zweiter Teilbereich der zweiten Schicht (104, 206) als formschlüssig verbindender Teilbereich zwischen dem ersten und dem dritten Teilbereich angeordnet, wobei zwischen dem Substrat, der ersten Schicht (103, 203) und dem zweiten Teilbereich ein elektrisch isolierender Bereich (A) angeordnet wird, V. die erste Schicht (103, 203) wird gemäß Schritt b) in Anspruch 10 an ihrem Rand zumindest entlang eines Grabens freigelegt, dessen Breite mit der Breite des anzuordnenden Source übereinstimmt, VI. auf der ersten Schicht (103, 203) wird gemäß Schritt c) in Anspruch 10 in dem Graben Source (108, 210) angeordnet, VII. auf dem dritten Teilbereich wird gemäß Schritt d) in Anspruch 10 Drain (109, 211) angeordnet und VIII. auf dem ersten Teilbereich wird gemäß Schritt e) in Anspruch 10 Gate angeordnet.
Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass zum Freilegen des Substrats und der Schichten selektive Ätzmittel verwendet werden, die nur spezifische Materialien ätzen.
Verfahren nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, dass an dem Gate zwei Spacer (107, 209) auf den Schichten angeordnet werden, wobei ein Spacer auf der zweiten Schicht (104, 206) angeordnet wird und der andere Spacer zwischen Source (108, 210) und der zweiten Schicht (104, 206) auf der ersten Schicht (103, 203) angeordnet wird.