DE102020127426A1 - Ein-/Ausgabevorrichtungen - Google Patents

Ein-/Ausgabevorrichtungen Download PDF

Info

Publication number
DE102020127426A1
DE102020127426A1 DE102020127426.2A DE102020127426A DE102020127426A1 DE 102020127426 A1 DE102020127426 A1 DE 102020127426A1 DE 102020127426 A DE102020127426 A DE 102020127426A DE 102020127426 A1 DE102020127426 A1 DE 102020127426A1
Authority
DE
Germany
Prior art keywords
gate
layer
spacer material
gate spacer
spacer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102020127426.2A
Other languages
English (en)
Other versions
DE102020127426B4 (de
Inventor
Sung-Hsin Yang
Jung-Chi Jeng
Hsiao Ru-Shang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020127426A1 publication Critical patent/DE102020127426A1/de
Application granted granted Critical
Publication of DE102020127426B4 publication Critical patent/DE102020127426B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtungenn und -Verfahren werden bereitgestellt. Eine Halbleitervorrichtung gemäß der vorliegenden Offenbarung umfasst einen ersten Transistor in einem ersten Bereich und einen zweiten Transistor in einem zweiten Bereich. Der erste Transistor weist eine erste Gate-Struktur auf, die sich in Längsrichtung entlang einer ersten Richtung erstreckt, und einen ersten Gate-Abstandshalter, einen zweiten Gate-Abstandshalter und einen dritten Gate-Abstandshalter über Seitenwände der ersten Gate-Struktur. Der zweite Transistor weist eine zweite Gate-Struktur auf, die sich in Längsrichtung entlang der ersten Richtung erstreckt, und einen ersten Gate-Abstandshalter und einen dritten Gate-Abstandshalter über Seitenwände der zweiten Gate-Struktur. Der erste Gate-Abstandshalter, der zweite Gate-Abstandshalter und der dritte Gate-Abstandshalter weisen unterschiedliche Zusammensetzungen auf, und der dritte Gate-Abstandshalter ist im zweiten Bereich direkt auf dem ersten Gate-Abstandshalter angeordnet.

Description

  • PRIORITÄT
  • Diese Anmeldung beansprucht die Priorität der am 27. April 2020 eingereichten provisorischen US-Patentanmeldung Nr. 63/015,842 mit dem Titel „INPUT/OUTPUT DEVICES“ (Attorney Docket Nr. 2020-0679 / 24061.4193PV01), deren vollständige Offenbarung hiermit durch Bezugnahme in diese Anmeldung aufgenommen wird.
  • HINTERGRUND
  • Die Industrie für integrierte Halbleiterschaltungen (IC) hat ein rasantes Wachstum erfahren. Im Laufe der IC-Entwicklung hat die Funktionsdichte (d.h. die Anzahl der miteinander verbundenen Vorrichtungen pro Chipfläche) im Allgemeinen zugenommen, während die Geometriegröße (d.h. die kleinste Komponente (oder Linie), die mit einem Herstellungsverfahren hergestellt werden kann) abgenommen hat. Dieser Verkleinerungsprozess bietet im Allgemeinen Vorteile, indem er die Produktionseffizienz erhöht und die damit verbundenen Kosten senkt. Diese Verkleinerung ging jedoch auch mit einer erhöhten Komplexität beim Design und bei der Herstellung von Vorrichtungen mit diesen ICs einher, und damit diese Fortschritte realisiert werden können, sind ähnliche Entwicklungen bei der erforderlich.
  • Durch die Verkleinerung der Halbleitervorrichtungen wird auch die Dicke der dielektrischen Gate-Schichten reduziert, was eine reduzierte Gate-Spannung verlangt, um Vorrichtungausfälle zu vermeiden. Die Versorgungsspannung von der externen Schaltung hat jedoch nicht mit der Geschwindigkeit der Verkleinerung der Halbleitervorrichtungen Schritt gehalten. Während die Dicke einer Gate-Dielektrikumschicht um ein Vielfaches reduziert wurde, konnte die Versorgungsspannung nur von etwa 5 Volt auf etwa 2,5 bis 3,3 Volt reduziert werden. Dieser ungleichmäßige Skalierungstrend hat zu immer höheren elektrischen Feldern in der Gate-Dielektrikumschicht nahe dem Drain geführt. Die erhöhten elektrischen Felder führen wiederum zu einer Hot-Carrier-Injektion (HCI, oder Hot-Carrier-Effekt (HCE)), die ein Phänomen beschreibt, wobei Ladungsträger (Elektronen oder Löcher) durch das Vorhandensein eines hohen elektrischen Feldes hohe kinetische Energie erlangen. HCI ist nicht erwünscht, da es die Leistung des Bauteils verschlechtert und zu Leckagen führt. HCI ist besonders relevant für Ein-/Ausgabe-Vorrichtungen (I/O-Vorrichtungen), da sie an externe Schaltungen angeschlossen sind, die mit der Versorgungsspannung arbeiten. HCI-bezogene Bedenken können verhindern, dass Multi-Gate-Vorrichtungen, wie z.B. Fin-Typ-Feldeffekttransistoren (FinFETs), als I/O-Vorrichtungen verwendet werden.
  • Figurenliste
  • Die vorliegende Offenbarung lässt sich am besten anhand der folgenden detaillierten Beschreibung verstehen, wenn sie zusammen mit den begleitfähigen Figuren gelesen wird. Es wird betont, dass entsprechend der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind und nur zu Illustrationszwecken verwendet werden. Tatsächlich können die Dimensionen der verschiedenen Merkmale zur Verdeutlichung der Diskussion beliebig vergrößert oder verkleinert werden.
    • 1 ist ein Flussdiagramm eines Verfahrens zur Herstellung einer Halbleitervorrichtung nach verschiedenen Aspekten der vorliegenden Offenbarung.
    • Die 2-11 sind fragmentarische Querschnittsansichten eines Werkstücks, das verschiedenen Prozesse des Verfahrens in 1 unterzogen wurde, nach verschiedenen Aspekten der vorliegenden Offenbarung.
    • 12 ist ein Flussdiagramm eines anderen Verfahrens zur Herstellung einer Halbleitervorrichtung nach verschiedenen Aspekten der vorliegenden Offenbarung.
    • Die 13-22 sind fragmentarische Querschnittsansichten eines Werkstücks, das verschiedenen Prozesse des Verfahrens in 12 unterzogen wurde, nach verschiedenen Aspekten der vorliegenden Offenbarung.
    • 23 ist ein Flussdiagramm eines alternativen Verfahrens zur Herstellung einer Halbleitervorrichtung, entsprechend den verschiedenen Aspekten der vorliegenden Offenbarung.
    • Die 24-33 sind fragmentarische Querschnittsansichten eines Werkstücks, das verschiedenen Prozesse des Verfahrens in 23 unterzogen wurde, nach verschiedenen Aspekten der vorliegenden Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • Es wird davon ausgegangen, dass die folgende Offenbarung viele verschiedene Ausführungsformen oder Beispiele für die Umsetzung verschiedener Merkmale verschiedener Ausführungsformen liefert. Um die vorliegende Offenbarung zu vereinfachen, werden im Folgenden spezifische Beispiele für Komponenten und Anordnungen beschrieben. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt gebildet werden, und kann auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal gebildet werden können, so dass das erste und das zweite Merkmal nicht in direktem Kontakt stehen. Darüber hinaus können in der vorliegenden Offenbarung Bezugszeichen (Ziffern und/oder Buchstaben) in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und impliziert an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen.
  • Darüber hinaus kann die Bildung eines Merkmals auf, in Verbindung mit und/oder gekoppelt an ein anderes Merkmal in der vorliegenden Offenbarung nachstehend Ausführungsformen umfassen, in denen die Merkmale in direktem Kontakt gebildet werden, und kann auch Ausführungsformen umfassen, in denen zusätzliche Merkmale gebildet werden können, die zwischen den Merkmale angeordnet sind, so dass die Merkmale nicht in direktem Kontakt sein können. Darüber hinaus werden räumlich relative Begriffe wie z.B. „unten“, „oben“, „horizontal“, „vertikal“, „oben“, „oben“, „oben“, „unten“, „unten“, „oben“, „oben“, „unten“ usw. sowie Ableitungen davon (z.B. „horizontal“, „unten“, „oben“ usw.) verwendet, um die vorliegende Offenbarung der Beziehung eines Merkmals zu einem anderen Merkmal zu erleichtern. Die räumlich relativen Begriffe sollen verschiedene Ausrichtungen der Vorrichtung einschließlich der Merkmale abdecken.
  • Noch weiter, wenn eine Zahl oder ein Bereich von Zahlen mit „ca.“, „ungefähr“ und dergleichen beschrieben wird, soll der Begriff Zahlen umfassen, die innerhalb eines vernünftigen Bereichs liegen, der die beschriebene Zahl einschließt, z.B. innerhalb von +/- 10% der beschriebenen Zahl oder andere Werte, entsprechend dem Verständnis eines Fachmanns. Zum Beispiel umfasst der Begriff „etwa 5 nm“ den Abmessungsbereich von 4,5 nm bis 5,5 nm.
  • Die Verkleinerung der Halbleitervorrichtungen verringert die Dicke der dielektrischen Gate-Schichten und erhöht die elektrischen Felder in den dielektrischen Gate-Schichten in der Nähe der Drains. Die erhöhten elektrischen Felder können zu einer Heißladungsträgerinjektion (HCI, oder Hot-Carrier-Effekt (HCE)) führen, die ein Phänomen beschreibt, wobei Ladungsträger (Elektronen oder Löcher) aufgrund des Vorhandenseins eines hohen elektrischen Feldes hohe kinetische Energie erlangen und in die dielektrischen Gate-Schichten injizieren. HCI ist nicht erwünscht, da es zu einer Verschiebung der SchMuldeenspannungen führen kann, die Leistung des Vorrichtungs verschlechtern kann und Leckagen verursachen kann. Da Eingangs-/Ausgangs-(I/O)-Vorrichtungen bei Spannungen (z.B. zwischen etwa 2,5V und etwa 5,0V) arbeiten, die höher sind als die Betriebsspannung der Kern-Vorrichtungen, sind I/O-Vorrichtungen anfälliger für HCI-bedingte Ausfälle und Leistungsprobleme. Bei der Herstellung eines I/O-FinFETs können sich Source/Drain-Gräben oder die sich daraus ergebenden Source/Drain-Merkmale unter die Gate-Abstandshalter hinein erstrecken und dadurch die Kanallänge und den Abstand zwischen Kanal und Drain verringern. Die Verringerung des Abstands zwischen Kanal und Drain kann die HCI verschlimmern.
  • Die vorliegende Offenbarung aufweist Ausführungsformen, bei denen eine I/O-Vorrichtung und eine Kern-Vorrichtung, die auf demselben Substrat ausgebildet sind, unterschiedliche Gate-Abstandshalter-Anordnungen aufweisen, um die Anforderungen an die Schaltgeschwindigkeit für die Kern-Vorrichtungen sowie die Reduzierung der HCI für die I/O-Vorrichtungen zu erfüllen. In diesen Ausführungsformen aufweist die I/O-Vorrichtung einen zusätzlichen Booster-Abstandshalter, während die Kern-Vorrichtung frei von einem solchen zusätzlichen Booster-Abstandshalter ist. Der zusätzliche Booster-Abstandshalter vergrößert den Abstand zwischen dem Kanal und dem Drain der I/O-Vorrichtung und verringert das Auftreten von HCI. Der Booster-Abstandshalter kann aus Siliziumoxid bestehen und durch ätzbeständigere Gate-Abstandshalter geschützt sein.
  • Die verschiedenen Aspekte der vorliegenden Offenbarung werden nun unter Bezugnahme auf die Figuren ausführlicher beschrieben. Die 1, 12 und 23 zeigen Flussdiagramme eines Verfahrens 100, eines Verfahrens 400 und eines Verfahrens 500 zur Herstellung einer Halbleitervorrichtung auf einem Werkstück 200 (in den 1,12 und 23 nicht dargestellt, aber in den 2-11, 13-22 und 24-33 gezeigt). Die Verfahren 100, 400 und 500 sind lediglich Beispiele und sollen die vorliegende Offenbarung nicht über das hinaus einschränken, was in den Ansprüchen ausdrücklich definiert wird. Zusätzliche Prozesse können vor, während und nach den Verfahren 100, 400 und 500 durchgeführt werden, und einige der beschriebenen Prozesse können ersetzt, eliminiert oder verschoben werden, um zusätzliche Ausführungsformen dieser Verfahren zu erhalten. Das Verfahren 100 wird nachstehend in Verbindung mit den 2-11 beschrieben, Das Verfahren 400 wird nachstehend in Verbindung mit den 13-22 beschrieben und Das Verfahren 500 wird nachstehend in Verbindung mit den 24-33 beschrieben. Die 2-11, 13-22 und 24-33 zeigen jeweils eine fragmentarische Querschnittsansicht des Werkstücks 200 während verschiedener Prozesse des Verfahrens 100, des Verfahrens 400 oder des Verfahrens 500. Die vorliegende Offenbarung ist nicht auf eine bestimmte Anzahl von Vorrichtungen oder Vorrichtungsbereichen oder auf bestimmte Vorrichtungskonfigurationen beschränkt. Zusätzliche Merkmale können in Halbleitervorrichtungenn, die auf dem Werkstück 200 hergestellt werden, hinzugefügt werden, und einige der unten beschriebenen Merkmale können in anderen Ausführungsformen der Halbleitervorrichtung, die auf dem Werkstück 200 hergestellt werden soll, ersetzt, modifiziert oder eliminiert werden. Da aus dem Werkstück 200 am Ende der in der vorliegenden Offenbarung beschriebenen Verfahren eine Halbleitervorrichtung gebildet werden soll, kann das Werkstück 200 als Halbleitervorrichtung 200 bezeichnet werden, wie vom Kontext erfordert. Die Vorgänge des Verfahrens 100 werden nachstehend beschrieben, gefolgt von Beschreibungen des Verfahrens 400 und des Verfahrens 500. Die Verfahren 400 und 500 haben Prozesse mit dem Verfahren 100 gemeinsam, und solche gemeinsame Prozesse in den Verfahren 400 und 500 können der Kürze halber vereinfacht oder weggelassen werden.
  • Unter Bezugnahme auf 1 und 2 umfasst das Verfahren 100 einen Block 102, bei dem ein Werkstück 200 aufgenommen wird. Wie in 2 dargestellt, weist das Werkstück 200 ein Substrat 202, eine erste Rippenstruktur 204-1 über einem ersten Bereich 1000 des Substrats 202, eine zweite Rippenstruktur 204-2 über einem zweiten Bereich 2000 des Substrats 202, einen ersten Dummy-Gate-Stapel 206-1 über der ersten Rippenstruktur 204-1 und einen zweiten Dummy-Gate-Stapel 206-2 über der zweiten Rippenstruktur 204-2 auf. In einigen Ausführungsformen kann der erste Bereich 1000 ein Hochspannung-Vorrichtungsbereich oder ein I/O-Vorrichtungsbereich und der zweite Bereich 2000 ein Logik-Vorrichtungsbereich sein, der Logik-Vorrichtungen, Speicher-Vorrichtungen oder digitale Signalverarbeitungsvorrichtungen aufweist. In einigen Ausführungsformen arbeiten Komponente im ersten Bereich 1000 bei einer Betriebsspannung zwischen etwa 2,5 V und 5 V und sind für eine solche Betriebsspannung konfiguriert, und Komponente im zweiten Bereich 2000 arbeiten bei einer Betriebsspannung zwischen etwa 0,5 V und etwa 1 V und sind für eine solche Betriebsspannung konfiguriert. Wie in 2 dargestellt, können die erste Rippenstruktur 204-1 und die zweite Rippenstruktur 204-2 parallel zueinander angeordnet sein. Sowohl die erste Rippenstruktur 204-1 als auch die zweite Rippenstruktur 204-2 sind mit dem Substrat 202 verbunden und erstrecken sich von diesem aus. Zusätzlich kann sowohl die erste Rippenstruktur 204-1 als auch die zweite Rippenstruktur 204-2 als ein aktiver Bereich oder ein rippenförmiger aktiver Bereich bezeichnet werden.
  • Das Substrat 202 kann einen elementaren (Einzelelement-)Halbleiter, wie Silizium, Germanium und/oder andere geeignete Materialien, einen Verbindungshalbleiter, wie Siliziumkarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid, Indiumantimonid und/oder andere geeignete Materialien, einen Legierungshalbleiter, wie SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, GalnAsP und/oder andere geeignete Materialien aufweisen. Das Substrat 202 kann ein einschichtiges Material mit einer einheitlichen Zusammensetzung sein. Alternativ kann das Substrat 202 aus mehreren Materialschichten mit ähnlicher oder unterschiedlicher Zusammensetzung bestehen, die für die Herstellung von IC-Vorrichtungen geeignet sind. In einem Beispiel kann das Substrat 202 ein Silizium-auf-Isolator (SOI)-Substrat mit einer auf einer Siliziumoxidschicht gebildeten Siliziumschicht sein. In einem anderen Beispiel kann das Substrat 202 eine leitfähige Schicht, eine Halbleiterschicht, eine dielektrische Schicht, andere Schichten oder Kombinationen davon aufweisen. In einigen Ausführungsformen, in denen das Substrat 202 verschiedene Arten von Transistoren aufweist, sind verschiedene dotierte Bereiche, wie z.B. Source/Drain-Bereiche, in oder auf dem Substrat 202 angeordnet. Die dotierten Bereiche können je nach Konstruktionsanforderungen mit Dotierstoffen des p-Typs, wie Phosphor oder Arsen, und/oder Dotierstoffen des n-Typs, wie Bor oder BF2, dotiert sein. Die dotierten Bereiche können direkt auf dem Substrat 202, in einer p-Mulde-Struktur, in einer n-Mulde-Struktur, in einer Dual-Mulde-Struktur oder unter Verwendung einer erhabenen Struktur gebildet werden. Dotierte Bereiche können durch Implantation von Dotieratomen, in-situ-dotiertes epitaktisches Wachstum und/oder andere geeignete Techniken gebildet werden. Der Einfachheit halber ist das Substrat 202 in 2 nur schematisch dargestellt und wird in 3-9 der Einfachheit halber weggelassen.
  • Die erste Rippenstruktur 204-1 und die zweite Rippenstruktur 204-2 können jeweils mit geeigneten Verfahren einschließlich Fotolithografie und Ätzverfahren hergestellt werden. Der fotolithografische Prozess kann die Bildung einer Fotolackschicht (Resist) über dem Substrat 202, das Aussetzen des Resists an ein Muster, die Durchführung von Post-Aussetzung-Backprozessen und die Entwicklung des Resists zur Bildung eines Maskierungselements (nicht abgebildet), das den Resist umfasst. Das Maskierungselement wird dann zum Ätzen von Vertiefungen in das Substrat 202 verwendet, wobei die erste Rippenstruktur 204-1 und die zweite Rippenstruktur 204-2 auf dem Substrat 202 verbleiben. Der Ätzprozess kann Trockenätzen, Nassätzen, reaktives Ionenätzen (RIE) und/oder andere geeignete Prozesse umfassen. Zahlreiche andere Ausführungsformen von Verfahren zur Bildung der ersten Rippenstruktur 204-1 und der zweiten Rippenstruktur 204-2 können geeignet sein. Zum Beispiel können die erste Rippenstruktur 204-1 und die zweite Rippenstruktur 204-2 durch Doppel- oder Mehrfachstrukturierungsprozesse strukturiert werden. Im Allgemeinen werden bei Doppel- oder Mehrfachstrukturierungsprozessen Fotolithografie und selbstausrichtende Prozesse kombiniert, so dass Muster erzeugt werden können, die z.B. kleinere Pitches aufweisen als die, die sonst mit einem einzigen, direkten Fotolithografieprozess erhältlich sind. In einer Ausführungsform wird beispielsweise eine Materialschicht über einem Substrat ausgebildet und mit Hilfe eines Fotolithographieprozesses strukturiert. Mit Hilfe eines selbstausrichtenden Prozesses werden neben der strukturierten Materialschicht Abstandshalter ausgebildet. Die Materialschicht wird dann entfernt, und die verbleibenden Abstandshalter oder Dorne können dann zur Strukturierung der Vielzahl von Rippenstrukturen 204 verwendet werden. Die erste Rippenstruktur 204-1 und die zweite Rippenstruktur 204-2 erstrecken sich in Längsrichtung entlang der X-Richtung.
  • Obwohl in 2 nicht explizit dargestellt, können die erste Rippenstruktur 204-1 und die zweite Rippenstruktur 204-2 von benachbarten Rippenstrukturen durch ein Isolationsmerkmal getrennt sein, das Siliciumoxid, Siliciumnitrid, Siliciumoxynitrid, fluoriddotiertes Silikatglas (FSG), ein Low-k-Dielektrikumsmaterial und/oder andere geeignete Materialien aufweisen kann. Das Isolationsmerkmal kann STI-Merkmale (STI = shallow trench isolation) umfassen. In einer Ausführungsform kann das Isolationsmerkmal durch Ätzen von Gräben im Substrat 202 während der Bildung der ersten Rippenstruktur 204-1 und der zweiten Rippenstruktur 204-2 gebildet werden. Die Gräben können dann durch einen Abscheidungsprozess mit einem oben beschriebenen Isolationsmaterial gefüllt werden, gefolgt von einem chemisch-mechanischen Planarisierungsprozess (CMP). Andere Isolationsstrukturen wie Feldoxid, lokale Oxidation von Silizium (LOCOS) und/oder andere geeignete Strukturen können ebenfalls als Isolationsmerkmal implementiert werden. Das Isolationsmerkmal kann durch jedes geeignete Verfahren, wie chemische Gasphasenabscheidung (CVD), fließfähige CVD (FCVD), Spin-on-Glass (SOG), andere geeignete Verfahren oder Kombinationen davon, abgeschieden werden.
  • Wie in 2 dargestellt, ist der erste Dummy-Gate-Stapel 206-1 über einem ersten Kanalbereich C1 der ersten Rippenstruktur 204-1 im ersten Bereich 1000 angeordnet. Der erste Kanalbereich C1 befindet sich zwischen zwei ersten Source/Drain-Bereiche SD1 der ersten Rippenstruktur 204-1. In ähnlicher Weise ist der zweite Dummy-Gate-Stapel 206-2 über einem zweiten Kanalbereich C2 der zweiten Rippenstruktur 204-2 im zweiten Bereich 2000 angeordnet. Der zweite Kanalbereich C2 ist sandwichartig zwischen zwei zweiten Source/Drain-Bereiche SD2 der zweiten Rippenstruktur 204-2 angeordnet. In einigen Ausführungsformen können der erste Dummy-Gate-Stapel 206-1 und der zweite Dummy-Gate-Stapel 206-2 Polysilizium aufweisen. Zum Zwecke der Strukturierung kann das Werkstück 200 ferner eine Gate-Top-Hartmaske 208 über dem ersten Dummy-Gate-Stapel 206-1 und dem zweiten Dummy-Gate-Stapel 206-2 aufweisen. Die Gate-Top-Hartmaske 208 kann eine einzelne Schicht oder eine Mehrfachschicht sein. In einigen Fällen, in denen die Gate Top-Hartmaske 208 eine Mehrfachschicht ist, weist die Gate Top-Hartmaske 208 eine Pad-Oxidschicht und eine Pad-Nitridschicht über der Pad-Oxidschicht auf. Der erste Dummy-Gate-Stapel 206-1 und der zweite Dummy-Gate-Stapel 206-2 erstrecken sich in Längsrichtung entlang der Y-Richtung, die senkrecht zur X-Richtung verläuft. Obwohl nicht explizit gezeigt, kann eine dielektrische Dummy-Gate-Schicht über der ersten Rippenstruktur 204-1 und der zweiten Rippenstruktur 204-2 vor der Bildung des ersten Dummy-Gate-Stapels 206-1 und des zweiten Dummy-Gate-Stapels 206-2 abgeschieden werden. Die dielektrische Dummy-Gate-Dielektrikumschicht kann aus Siliziumoxid ausgebildet werden. Wie in 2 dargestellt, ist eine erste Breite W1 des ersten Dummy-Gate-Stapels 206-1 größer als eine zweite Breite W2 des zweiten Dummy-Gate-Stapels 206-2, um eine größere Kanallänge im ersten Bereich 1000 zu erhalten.
  • Unter Bezugnahme auf 1 und 2 umfasst das Verfahren 100 einen Block 104, in dem eine erste Abstandshaltermaterialschicht 210 über dem Werkstück 200 abgeschieden wird. In einigen Ausführungsformen kann die erste Abstandshaltermaterialschicht 210 Silizium, Sauerstoff, Kohlenstoff und Stickstoff aufweisen. In einer Ausführungsform kann die erste Abstandshaltermaterialschicht 210 Siliziumoxycarbonitrid (SiOCN) aufweisen. Die erste Abstandshaltermaterialschicht 210 kann eine Dielektrizitätskonstante aufweisen, die jener einer Siliziumoxidschicht ähnlich ist. In einigen Implementierungen kann die erste Abstandshaltermaterialschicht 210 über dem ersten Dummy-Gate-Stapel 206-1 und dem zweiten Dummy-Gate-Stapel 206-2 durch einen CVD-Prozess, einen subatmosphärischen CVD-Prozess (SACVD), einen ALD-Prozess, einen PVD-Prozess oder einen anderen geeigneten Prozess abgeschieden werden. Bei einigen Implementierungen kann die erste Abstandshaltermaterialschicht 210 eine Dicke zwischen etwa 2,5 nm und etwa 3,0 nm aufweisen.
  • Unter Bezugnahme auf die 1 und 3 umfasst das Verfahren 100 einen Block 106, in dem ein Implantationsprozess 300 durchgeführt wird. In einigen Ausführungsformen wird der Implantationsprozess 300 durchgeführt, um leicht dotierte Source/Drain-Zonen (LDD) (nicht dargestellt) über der ersten Source/Drain-Region SD1 und der zweiten Source/Drain-Region SD2 zu bilden. Der Implantationsprozess 300 kann n-Typ-Dotierstoffe wie Phosphor (P) oder Arsen (As) für n-Typ-Feldeffekttransistoren (NFETs) oder p-Typ-Dotierstoffe wie Bor (B) oder Indium (In) für p-Typ-Feldeffekttransistoren (PFETs) verwenden. Zum Beispiel können Prozesse vom Block 106 n-Typ-Dotierstoff(e) in die erste Source/Drain-Region SD1 und die zweite Source/Drain-Region SD2 implantieren. Die LDD-Bereiche sind mit dem ersten Dummy-Gate-Stapel 206-1 und dem zweiten Dummy-Gate-Stapel 206-2 selbstausgerichtet. In einigen Implementierungen dient die erste Abstandshaltermaterialschicht 210 als Abschirm- oder Schutzschicht, um die Dicke der LDD-Zonen zu kontrollieren und Oberflächenschäden zu reduzieren. Obwohl in den Figuren nicht explizit dargestellt, wird das Werkstück 200 nach dem Implantationsprozess 300 geglüht, um die implantierten Ionen in den LDD-Zonen zu aktivieren.
  • Unter Bezugnahme auf 1 und 4 umfasst das Verfahren 100 einen Block 108, in dem eine zweite Abstandshaltermaterialschicht 211 über der ersten Abstandshaltermaterialschicht 210 abgeschieden wird. In einigen Ausführungsformen können die zweite Abstandshaltermaterialschicht 211 und die erste Abstandshaltermaterialschicht 210 die gleiche Zusammensetzung aufweisen. In diesen Ausführungsformen kann die zweite Abstandshaltermaterialschicht 211 Silizium, Sauerstoff, Kohlenstoff und Stickstoff aufweisen. In einer Ausführungsform kann die zweite Abstandshaltermaterialschicht 211 Siliciumoxycarbonitrid (SiOCN) aufweisen. Die zweite Abstandshaltermaterialschicht 211 kann eine Dielektrizitätskonstante ähnlich jener einer Siliziumoxidschicht aufweisen. In einigen Ausführungsformen kann die zweite Abstandshaltermaterialschicht 211 über der ersten Abstandshaltermaterialschicht 210 durch einen CVD-Prozess, einen SACVD-Prozess, einen ALD-Prozess, einen PVD-Prozess oder einen anderen geeigneten Prozess abgeschieden werden. In einigen Implementierungen kann die zweite Abstandshaltermaterialschicht 211 eine ähnliche Dicke wie die erste Abstandshaltermaterialschicht 210 aufweisen. In einigen Fällen kann die Dicke der zweiten Abstandshaltermaterialschicht 211 zwischen etwa 2,5 nm und etwa 3,0 nm liegen.
  • Unter Bezugnahme auf 1 und 5 umfasst das Verfahren 100 einen Block 110, in dem eine dritte Abstandshaltermaterialschicht 212 über der zweiten Abstandshaltermaterialschicht 211 abgeschieden wird. Die dritte Abstandshaltermaterialschicht 212 wird aus einem dielektrischen Material gebildet, das sich von den Rippenstrukturen, der ersten Abstandshaltermaterialschicht 210, der zweiten Abstandshaltermaterialschicht 211 und der vierten Abstandshaltermaterial 214 (nachfolgend zu beschreiben) unterscheidet. Daher ermöglicht die unterschiedliche Zusammensetzung ein selektives Entfernen der dritten Abstandshaltermaterialschicht 212, ohne benachbarte Strukturen zu beschädigen. In einigen Ausführungsformen kann die dritte Abstandshaltermaterialschicht 212 Silizium, Kohlenstoff oder Sauerstoff aufweisen. In einer Ausführungsform kann die dritte Abstandshaltermaterialschicht 212 Siliziumoxid aufweisen. In einigen Ausführungsformen kann die dritte Abstandshaltermaterialschicht 212 porös sein und eine Dielektrizitätskonstante aufweisen, die kleiner als jene von Siliziumoxid ist. In einigen Ausführungsformen kann die dritte Abstandshaltermaterialschicht 212 über der zweiten Abstandshaltermaterialschicht 211 mittels eines CVD-Prozesses, eines SACVD-Prozesses, eines ALD-Prozesses, eines PVD-Prozesses oder eines anderen geeigneten Prozesses abgeschieden werden. Nach der vorliegenden Offenbarung ist die Dicke der dritten Abstandshaltermaterialschicht 212 größer als die Dicke der zweiten Abstandshaltermaterialschicht 211, so dass die dritte Abstandshaltermaterialschicht 212 als Dickenverstärker dienen kann. In diesem Zusammenhang kann die dritte Abstandshaltermaterialschicht 212 auch als Dickenverstärkungsschicht bezeichnet werden. In einigen Fällen kann die Dicke der dritten Abstandshaltermaterialschicht 212 zwischen etwa 8 nm und etwa 20 nm liegen. Aufgrund des Designs der vorliegenden Offenbarung hat die dritte Abstandshaltermaterialschicht 212 eine niedrige Dielektrizitätskonstante, um die Dicke ohne Erhöhung der Dielektrizitätskonstante zu erhöhen.
  • Unter Bezugnahme auf 1 und 6 umfasst das Verfahren 100 einen Block 112, in dem die dritte Abstandshaltermaterialschicht 212 zurückgeätzt wird. In einigen Ausführungsformen kann bei Block 112 das Werkstück 200 einem anisotropen Trockenätzverfahren, wie z.B. einer Reaktiv-Ionen-Ätzung (RIE), unterzogen werden. Das anisotrope Trockenätzverfahren in Block 112 kann Abschnitte der dritten Abstandshaltermaterialschicht 212 entfernen, die auf den oberen Oberflächen der zweiten Abstandshaltermaterialschicht 211 angeordnet sind. Die unterschiedliche Zusammensetzung der dritten Abstandshaltermaterialschicht 212 ermöglicht deren selektives Ätzen, ohne die zweite Abstandshaltermaterialschicht 211 wesentlich zu beschädigen. Wie in 6 dargestellt, hinterlassen Prozesse vom Block 112 die dritte Abstandshaltermaterialschicht 212 entlang der Seitenwände des ersten Dummy-Gate-Stapels 206-1 (sowie der darauf befindlichen Gate-Top-Hartmaske 208) und des zweiten Dummy-Gate-Stapels 206-2 (sowie der darauf befindlichen Gate-Top-Hartmaske 208). In einigen Anwendungen kann das anisotrope Trockenätzverfahren an Block 112 ein fluorhaltiges Gas (z.B. CF4, SF6, CH2F2, CHF3, und/oder C2F6), ein chlorhaltiges Gas (z.B. C12, CHCl3, CCl4, und/oder BCl3), ein bromhaltiges Gas (z.B. HBr und/oder CHBR3), ein jodhaltiges Gas, Sauerstoff, Wasserstoff, andere geeignete Gase und/oder Plasmen und/oder Kombinationen davon einsetzen.
  • Unter Bezugnahme auf 1 und 7 umfasst das Verfahren 100 einen Block 114, in dem die dritte Abstandshaltermaterialschicht 212 im zweiten Bereich 2000 selektiv entfernt wird. In einigen in 7 dargestellten Ausführungsformen wird über dem Werkstück 200 eine Fotolackmaske 213 gebildet, die den ersten Bereich 1000 bedeckt, aber den zweiten Bereich 2000 aussetzt. In einem Beispielprozess wird eine Fotoresistschicht über dem Werkstück 200 flächendeckend abgeschieden und mit Hilfe eines Fotolithographieprozesses strukturiert. In diesem Beispielprozess wird die Fotoresistschicht nach der Abscheidung der Fotoresistschicht weichgebrannt, mit Strahlung belichtet, die von einer Fotomaske reflektiert wird oder durch diese hindurchgeht, in einem Post-Bake-Prozess gebrannt und in einer Entwicklerlösung entwickelt. Wenn die Fotolackmaske 213 den ersten Bereich 1000 schützt, kann die dritte Abstandshaltermaterialschicht 212 im zweiten Bereich 2000 selektiv mit einem selektiven Nassätzverfahren, einem selektiven Trockenätzverfahren oder einem geeigneten selektiven Ätzverfahren entfernt werden. Ein Beispiel für ein selektives Nassätzverfahren kann die Verwendung von verdünnter Fluorwasserstoffsäure (DHF) oder gepufferter Fluorwasserstoffsäure (BHF) sein. Gepufferte Flusssäure (BHF) kann hier Flusssäure (HF) und Ammoniak (NH3) umfassen.
  • Unter Bezugnahme auf die 1 und 8 umfasst das Verfahren 100 einen Block 116, in dem eine vierte Abstandshaltermaterialschicht 214 über dem Werkstück 200 abgeschieden wird. In einigen Ausführungsformen ist die vierte Abstandshaltermaterialschicht 214 ätzresistenter als die erste Abstandshaltermaterialschicht 210, die zweite Abstandshaltermaterialschicht 211 und die dritte Abstandshaltermaterialschicht 212. Es wird beobachtet, dass die Ätzbeständigkeit im Allgemeinen positiv mit der Dielektrizitätskonstante korreliert. Die Dielektrizitätskonstante der vierten Abstandshaltermaterialschicht 214 ist somit größer als die der ersten Abstandshaltermaterialschicht 210, der zweiten Abstandshaltermaterialschicht 211 oder der dritten Abstandshaltermaterialschicht 212. Die vierte Abstandshaltermaterialschicht 214 kann Silizium und Stickstoff aufweisen und frei von Sauerstoff sein. In einer Ausführungsform kann die vierte Abstandshaltermaterialschicht 214 aus Siliziumnitrid (SiN) gebildet sein. In einigen Ausführungsformen kann die vierte Abstandshaltermaterialschicht 214 über der zweiten Abstandshaltermaterialschicht 211 (im ersten Bereich 1000 und im zweiten Bereich 2000) und der dritten Abstandshaltermaterialschicht 212 (im ersten Bereich 1000) durch einen CVD-Prozess, einen SACVD-Prozess, einen ALD-Prozess, einen PVD-Prozess oder einen anderen geeigneten Prozess abgeschieden werden. In einigen Fällen weist die vierte Abstandshaltermaterialschicht 214 eine Dicke zwischen etwa 4,5 nm und etwa 6 nm auf. Von der ersten Abstandshaltermaterialschicht 210, der zweiten Abstandshaltermaterialschicht 211, der dritten Abstandshaltermaterialschicht 212 und der vierten Abstandshaltermaterialschicht 214 hat die vierte Abstandshaltermaterialschicht 214 den größten Ätzwiderstand und die größte Dielektrizitätskonstante. Obwohl ihr hoher Ätzwiderstand wünschenswert sein kann, kann die hohe Dielektrizitätskonstante der vierten Abstandshaltermaterialschicht 214 zu einer erhöhten parasitären Kapazität zwischen den Gate-Strukturen und benachbarten Source/Drain-Kontakten führen. Aus diesen Gründen wird die Dicke der vierten Abstandshaltermaterialschicht 214 der vorliegenden Offenbarung minimiert und wird so ausgewählt, dass sie den Prozessattributen - wie Ätzmitteltyp, Ätzbedingungen, Ätzdauer oder gewünschte Source/Drain-Grabenabmessungen - entspricht.
  • Unter Bezugnahme auf 1 und 9 umfasst das Verfahren 100 einen Block 118, in dem im ersten Bereich 1000 erste Source-/Drain-Gräben 216-1 und im zweiten Bereich 2000 zweite Source-/Drain-Gräben 216-2 gebildet werden. Im Block 118 werden die ersten Source/Drain-Bereiche SD1 und die zweiten Source/Drain-Bereiche SD2, die nicht durch den ersten Dummy-Gate-Stapel 206-1, den zweiten Dummy-Gate-Stapel 206-2 und die Abstandshaltermaterialschichten geschützt sind, vertieft, um die ersten Source/Drain-Gräben 216-1 im ersten Bereich 1000 und die zweiten Source/Drain-Gräben 216-2 im zweiten Bereich 2000 zu bilden. Die Prozesse vom Block 118 können mit einem anisotropen Trockenätzverfahren durchgeführt werden. In einigen Anwendungen kann das anisotrope Trockenätzverfahren in Block 118 ein fluorhaltiges Gas (z.B. CF4, SF6, CH2F2, CHF3, und/oder C2F6), ein chlorhaltiges Gas (z.B. C12, CHCl3, CCl4, und/oder BCl3), ein bromhaltiges Gas (z.B. HBr und/oder CHBR3), ein jodhaltiges Gas, Sauerstoff, Wasserstoff, andere geeignete Gase und/oder Plasmen und/oder Kombinationen davon einsetzen. Wie in 9 dargestellt, bildet das anisotrope Trockenätzverfahren nicht nur die ersten Source/Drain-Gräben 216-1 und die zweiten Source/Drain-Gräben 216-2, sondern entfernt auch die vierte Abstandshaltermaterialschicht 214, die zweite Abstandshaltermaterialschicht 211 und die erste Abstandshaltermaterialschicht 210 von den oberen Oberflächen der Gate-Top-Hartmaske 208.
  • Unter Bezugnahme auf die 1 und 10 umfasst das Verfahren 100 einen Block 120, in dem erste Source-/Drain-Merkmale 218-1 in den ersten Source-/Drain-Gräben 216-1 und zweite Source-/Drain-Merkmale 218-2 in den zweiten Source-/Drain-Gräben 216-2 ausgebildet werden. Die ersten Source/Drain-Merkmale 218-1 und die zweiten Source/Drain-Merkmale 218-2 können durch einen oder mehrere Epitaxieprozesse ausgebildet werden. Um eine saubere Oberfläche für epitaktisches Wachstum zu schaffen, kann ein Reinigungsprozess durchgeführt werden, um die ersten Source/Drain-Gräben 216-1 und die zweiten Source/Drain-Gräben 216-2 mit einer Flusssäure (HF)-Lösung oder einer anderen geeigneten Lösung zu reinigen. Anschließend werden ein oder mehrere Epitaxiewachstumsprozesse durchgeführt, um epitaktische Merkmale in den ersten Source-/Drain-Gräben 216-1 und den zweiten Source-/Drain-Gräben 216-2 wachsen zu lassen. Die ersten Source/Drain-Merkmale 218-1 und die zweiten Source/Drain-Merkmale 218-2 können entweder für ein Metalloxid-HalbleiterVorrichtung (PMOS) vom p-Typ (z.B. einschließlich eines epitaktischen Materials vom p-Typ) oder alternativ für ein MOS-Vorrichtung (NMOS) vom n-Typ (z.B. einschließlich eines epitaktischen Materials vom n-Typ) geeignet sein. Das p-Typ-Epitaxiematerial kann eine oder mehrere Epitaxieschichten aus Siliziumgermanium (SiGe) aufweisen, wobei das Siliziumgermanium mit einem p-Typ-Dotierstoff wie Bor, Germanium, Indium und/oder anderen p-Typ-Dotierstoffen dotiert ist. Das n-Typ-Epitaxiematerial kann eine oder mehrere Epitaxieschichten aus Silizium (Si) oder Siliziumcarbid (SiC) aufweisen, wobei das Silizium oder der Siliziumcarbid mit einem n-Typ-Dotierstoff wie Arsen, Phosphor und/oder anderen n-Typ-Dotierstoffen dotiert ist. In einigen Implementierungen kann jeder der epitaktischen Wachstumsprozesse unterschiedliche in-situ-Dotierungsniveaus geeigneter Dotierstoffe aufweisen. Die epitaktischen Wachstumsprozesse zur Bildung der ersten Source/Drain-Merkmale 218-1 und der zweiten Source/Drain-Merkmale 218-2 können Dampfphasenepitaxie (VPE), Ultrahochvakuum-CVD (UHV-CVD), einen zyklischen Abscheidungs- und Ätzprozess (CDE), Molekularstrahlepitaxie (MBE) und/oder andere geeignete Prozesse umfassen.
  • Unter Bezugnahme auf die 1 und 11 umfasst das Verfahren 100 einen Block 122, in dem der erste Dummy-Gate-Stapel 206-1 durch eine erste Gate-Struktur 250 ersetzt wird und der zweite Dummy-Gate-Stapel 206-2 durch eine zweite Gate-Struktur 260 ersetzt wird. In einigen Ausführungsformen wird ein Gate-Ersatzprozess oder ein Gate-Last-Prozess eingesetzt und der erste Dummy-Gate-Stapel 206-1 und der zweite Dummy-Gate-Stapel 206-2 werden durch eine erste Gate-Struktur 250 und eine zweite Gate-Struktur 260 ersetzt. Der Gate-Ersatzprozess kann gleichzeitig für alle ersten Dummy-Gate-Stapel 206-1 im ersten Bereich 1000 und alle zweiten Dummy-Gate-Stapels 206-2 im zweiten Bereich 2000 durchgeführt werden. Nach Abschluss der Gate-Ersetzung ist die erste Gate-Struktur 250 über dem ersten Kanalbereich C1 der ersten Rippenstruktur 204-1 im ersten Bereich 1000 angeordnet und die zweite Gate-Struktur 260 ist über dem zweiten Kanalbereich C2 der zweiten Rippenstruktur 204-2 im zweiten Bereich 2000 angeordnet.
  • Um die Dummy-Gate-Stapel durch Gate-Strukturen zu ersetzen, wird eine Zwischenschicht-Dielektrikumschicht 220 (ILD-Schicht, „interlayer dielectric layer“) über dem Werkstück 200 ausgebildet, einschließlich über den ersten Source/Drain-Merkmalen 218-1 und den zweiten Source/Drain-Merkmalen 218-2. Eine Kontakt-Ätzstoppschicht (CESL, „contact etch stop layer“) (nicht abgebildet) kann vor der Abscheidung der ILD-Schicht 220 über dem Werkstück 200 abgeschieden werden. Anschließend wird ein Planarisierungsprozess auf das Werkstück 200 angewendet, um die Gate-Top-Hartmaske 208 zu entfernen und die oberen Oberflächen des ersten Dummy-Gate-Stapels 206-1 und des zweiten Dummy-Gate-Stapels 206-2 freizulegen. In Fällen, in denen der erste Dummy-Gate-Stapel 206-1 und der zweite Dummy-Gate-Stapel 206-2 aus Polysilizium ausgebildet sind, kann ein Ätzprozess, der selektiv für Polysilizium ist, verwendet werden, um den ersten Dummy-Gate-Stapel 206-1 und den zweiten Dummy-Gate-Stapel 206-2 zu entfernen, um den ersten Kanalbereich C1 und den zweiten Kanalbereich C2 freizulegen, ohne die ersten Gate-Abstandshalter 230, die zweiten Gate-Abstandshalter 240 und die ILD-Schicht 220 wesentlich zu beschädigen. In einigen Ausführungsformen umfassen sowohl die erste Gate-Struktur 250 als auch die zweite Gate-Struktur 260 jeweils eine Gate-Dielektrikumschicht 252 und eine Gate-Elektrode 254. Die Gate-Dielektrikumschicht 252 kann eine Grenzflächenschicht und eine oder mehrere High-k-Dielektrikumschichten (d.h. mit einer Dielektrizitätskonstante größer als die von Siliziumoxid, die etwa 3,9 beträgt) über der Grenzflächenschicht aufweisen. Bei einigen Implementierungen kann die Grenzflächenschicht Siliciumoxid und die dielektrische High-k-Schicht Hafniumoxid, Zirkoniumoxid, Aluminiumoxid, Hafniumdioxid-Aluminiumoxid-Legierung, Hafniumsiliciumoxid, Hafniumsiliciumoxynitrid, Hafniumtantaloxid, Hafniumtitanoxid, Hafniumzirkoniumoxid oder Kombinationen davon aufweisen. Die Grenzflächenschicht dient dazu, die Haftung der High-k-Dielektrikumschichten am ersten Kanalbereich C1 und dem zweiten Kanalbereich C2 zu verbessern. Die Gate-Elektrode 254 kann mindestens eine Austrittsarbeit-Metallschicht und eine darüber angeordnete Metallfüllschicht aufweisen. Abhängig vom Leitfähigkeitstyp der Vorrichtungen im ersten Bereich 1000 und der Vorrichtungen im zweiten Bereich 2000 kann die Austrittsarbeit-Metallschicht eine p-Typ- oder eine n-Typ-Austrittsarbeit-Metallschicht sein. Beispiele für Arbeitsfunktionsmaterialien sind TiN, TaN, Ru, Mo, Al, WN, ZrSi2, MoSi2, TaSi2, NiSi2, Ti, Ag, TaAl, TaAlC, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, andere geeignete Arbeitsfunktionsmaterialien oder Kombinationen davon. Die Metallfüllschicht kann aus Kupfer (Cu), Wolfram (W), Aluminium (AI), Kobalt (Co), anderen geeigneten Werkstoffen oder Kombinationen davon bestehen und kann durch physikalische Gasphase^nabscheidung (PVD), CVD, ALD oder andere geeignete Prozesse abgeschieden werden.
  • Es wird noch auf 11 verwiesen. Nach Abschluss der Prozesse des Blocks 122 werden im Wesentlichen ein erster Transistor 270 und ein zweiter Transistor 280 gebildet. Der erste Transistor 270 kann ein I/O-FinFET im ersten Bereich 1000 sein und der zweite Transistor 280 kann ein Kern-FinFET im zweiten Bereich 2000 sein. Der erste Transistor 270 umfasst erste Gate-Abstandshalter 230, die entlang der Seitenwände der ersten Gate-Struktur 250 angeordnet sind. Der zweite Transistor 280 umfasst zweite Gate-Abstandshalter 240, die im zweiten Bereich 2000 entlang der Seitenwände der zweiten Gate-Struktur 260 angeordnet sind. Jeder der ersten Gate-Abstandshalter 230 enthält die erste Abstandshaltermaterialschicht 210, die zweite Abstandshaltermaterialschicht 211, die dritte Abstandshaltermaterialschicht 212 und die vierte Abstandshaltermaterialschicht 214. Jeder der zweiten Gate-Abstandshalter 240 umfasst die erste Abstandshaltermaterialschicht 210, die zweite Abstandshaltermaterialschicht 211, die dritte Abstandshaltermaterialschicht 212 und die vierte Abstandshaltermaterialschicht 214. Im Vergleich zum ersten Gate-Abstandshalter 230 enthält der zweite Gate-Abstandshalter 240 nicht die dritte Abstandshaltermaterialschicht 212, die eine Dickenverstärkungsschicht ist. Bei den ersten Gate-Abstandshaltern 230 und den zweiten Gate-Abstandshaltern 240 weist die erste Abstandshaltermaterialschicht 210 eine erste Dicke T1 auf, die zweite Abstandshaltermaterialschicht 211 weist eine zweite Dicke T2 auf, die dritte Abstandshaltermaterialschicht 212 weist eine dritte Dicke T3 auf und die vierte Abstandshaltermaterialschicht 214 weist eine vierte Dicke T4 auf. Die erste Dicke T1 ist ähnlich wie die Dicke der ersten Abstandshaltermaterialschicht 210 im abgeschiedenen Zustand und liegt zwischen etwa 2,5 nm und etwa 3,0 nm. Die zweite Dicke T2 ist ähnlich der Dicke der zweiten Abstandshaltermaterialschicht 211 im abgeschiedenen Zustand und liegt zwischen etwa 2,5 nm und etwa 3,0 nm. Die dritte Dicke T3 ist kleiner als die Dicke der dritten Abstandshaltermaterialschicht 212 im abgeschiedenen Zustand und liegt zwischen etwa 7 nm und etwa 19 nm. Die vierte Dicke T4 ist kleiner als die Dicke der vierten Abstandshaltermaterialschicht 214 im abgeschiedenen Zustand und liegt zwischen etwa 4 nm und etwa 5,5 nm. Demzufolge kann die Dicke eines ersten Gate-Abstandshalters 230 in X-Richtung zwischen etwa 14 nm und etwa 30 nm liegen und die Dicke eines zweiten Gate-Abstandshalters 240 kann in X-Richtung zwischen etwa 9 nm und etwa 12 nm liegen. Wie in 11 dargestellt, kann die erste Kanallänge L1 zwischen etwa 74 nm und etwa 6 µιη (6000 nm) betragen und die zweite Kanallänge L2 weniger als 74 nm betragen. Der erste Gate-Abstandshalter 230 hilft, den ersten Kanalbereich C1 vom ersten Source/Drain-Merkmal 218-1 um einen ersten Abstand D1 zu beabstanden. Der erste Abstand D1 kann ähnlich wie die Dicke des ersten Gate-Abstandshalters 230 sein, wenn sich das erste Source/Drain-Merkmal 218-1 nicht unter den ersten Gate-Abstandshalter 230 hinein erstreckt. Der erste Abstand D1 erstreckt sich über die im Block 116 gebildete LDD-Zone. Der zweite Gate-Abstandshalter 240 hilft, den zweiten Kanalbereich C2 vom zweiten Source/Drain-Merkmal 218-2 um einen zweiten Abstand D2 zu beabstanden. Der zweite Abstand D2 kann ähnlich wie die Dicke des zweiten Gate-Abstandshalters 240 sein, wenn sich das zweite Source/Drain-Merkmal 218-2 nicht unter den zweiten Gate-Abstandshalter 240 hinein erstreckt. Der zweite Abstand D2 erstreckt sich über die im Block 116 gebildete LDD-Zone. In einigen Fällen, die in 11 dargestellt sind, erstreckt sich das zweite Source/Drain-Merkmal 218-2 unter den zweiten Gate-Abstandshalter 240 hinein, und der zweite Abstand D2 ist kleiner als die Dicke des zweiten Gate-Abstandshalters 240. Aufgrund der größeren Länge des ersten Kanals L1 und des dickeren ersten Gate-Abstandshalters 230 kann der erste Transistor 270 eine Betriebsspannung zwischen etwa 3,3 V und etwa 5,0 V haben, wodurch er für Hochspannungs- oder I/O-Anwendungen geeignet ist.
  • Unter Bezugnahme auf 1 umfasst das Verfahren 100 einen Block 124, in dem weitere Prozesse durchgeführt werden. Solche weiteren Prozesse können die Abscheidung einer Deckschicht über dem Werkstück, die Bildung einer weiteren dielektrischen Zwischenschicht über der Deckschicht, die Bildung von Gate-Kontakten in Kontakt mit der ersten Gate-Struktur 250 und der zweiten Gate-Struktur 260, das Vertiefen der ersten Source/Drain-Merkmale 218-1 und der zweiten Source/Drain-Merkmale 218-2, die Bildung von Silizid-Merkmalen über den ersten Source/Drain-Merkmalen 218-1 und den zweiten Source/Drain-Merkmalen 218-2 und die Bildung von Source/Drain-Kontakten in Kontakt mit den ersten Source/Drain-Merkmalen 218-1 und den zweiten Source/Drain-Merkmalen 218-2 umfassen. Diese weiteren Prozesse bilden leitfähige Merkmale, die verschiedene Knoten und Vorrichtungen in der Halbleitervorrichtung 200 miteinander verbinden.
  • Neben Verfahren 100 stellt die vorliegende Offenbarung auch ein alternatives Verfahren 400, das in 12 dargestellt ist, und ein alternatives Verfahren 500 , das in 23 dargestellt ist, bereit. Ähnlich wie Verfahren 100 stellen die alternativen Verfahren 400 und 500 unterschiedliche Gate-Abstandshalter für einen Transistor im ersten Bereich 1000 und einen Transistor im zweiten Bereich 2000 bereit. Beispielsweise weisen die Gate-Abstandshalter im ersten Bereich 1000 eine dicke Boosterschicht und die Gate-Abstandshalter im zweiten Bereich 2000 sind frei von der dicken Boosterschicht.
  • Unter Bezugnahme auf 12 und 13 umfasst das Verfahren 400 einen Block 402, in dem ein Werkstück 200 aufgenommen wird. Wie in 13 dargestellt, umfasst das Werkstück 200 ein Substrat 202, eine erste Rippenstruktur 204-1 über einem ersten Bereich 1000 des Substrats 202, eine zweite Rippenstruktur 204-2 über einem zweiten Bereich 2000 des Substrats 202, einen ersten Dummy-Gate-Stapel 206-1 über der ersten Rippenstruktur 204-1 und einen zweiten Dummy-Gate-Stapel 206-2 über der zweiten Rippenstruktur 204-2. Da das Werkstück 200 oben in Bezug auf Block 102 des Verfahrens 100 beschrieben wurde, wird der Kürze halber auf detaillierte Beschreibungen des Werkstücks 200 verzichtet. Das Substrat 202 ist der Einfachheit halber in 13 nur schematisch dargestellt und wird in 14-22 der Einfachheit halber weggelassen.
  • Unter Bezugnahme auf die 12 und 13 umfasst das Verfahren 400 einen Block 404, in dem eine dritte Abstandshaltermaterialschicht 212 über dem Werkstück 200 abgeschieden wird. Die dritte Abstandshaltermaterialschicht 212 wird aus einem dielektrischen Material gebildet, das sich von den Rippenstrukturen, der ersten Abstandshaltermaterialschicht 210, der zweiten Abstandshaltermaterialschicht 211 und der vierten Abstandshaltermaterial 214 unterscheidet. Somit ermöglicht die unterschiedliche Zusammensetzung die selektive Entfernung der dritten Abstandshaltermaterialschicht 212, ohne benachbarte Strukturen zu beschädigen. Da die Zusammensetzung und Bildung der dritten Abstandshaltermaterialschicht 212 oben beschrieben wurde, wird der Kürze halber auf eine detaillierte Beschreibung der dritten Abstandshaltermaterialschicht 212 verzichtet. Im Verfahren 400 kann die dritte Abstandshaltermaterialschicht 212 als Dickenverstärker dienen. In diesem Zusammenhang kann die dritte Abstandshaltermaterialschicht 212 auch als Dickenverstärkungsschicht bezeichnet werden. In einigen Fällen kann die Dicke der dritten Abstandshaltermaterialschicht 212 zwischen etwa 8 nm und etwa 20 nm liegen. Aufgrund des Designs der vorliegenden Offenbarung hat die dritte Abstandshaltermaterialschicht 212 eine niedrige Dielektrizitätskonstante, um die Dicke ohne Erhöhung der Dielektrizitätskonstante zu erhöhen.
  • Unter Bezugnahme auf 12 und 14 umfasst das Verfahren 400 einen Block 406, in dem die dritte Abstandshaltermaterialschicht 212 zurückgeätzt wird. In einigen Ausführungsformen kann das Werkstück 200 im Block 406 einem anisotropen Trockenätzverfahren, wie z.B. einer Reaktiv-Ionen-Ätzung (RIE), unterzogen werden. Das anisotrope Trockenätzverfahren in Block 406 kann Abschnitte der dritten Abstandshaltermaterialschicht 212 entfernen, die auf den nach oben gerichteten Oberflächen der ersten Rippenstruktur 204-1 und der zweiten Rippenstruktur 204-2 angeordnet sind. Die unterschiedliche Zusammensetzung der dritten Abstandshaltermaterialschicht 212 ermöglicht deren selektives Ätzen, ohne die erste Rippenstruktur 204-1, die zweite Rippenstruktur 204-2 und die Gate-Top-Hartmaske 208 wesentlich zu beschädigen. Wie in 14 dargestellt, hinterlassen Prozesse vom Block 406 die dritte Abstandshaltermaterialschicht 212 entlang der Seitenwände des ersten Dummy-Gate-Stapels 206-1 (sowie die darauf befindliche Gate-Top-Hartmaske 208) und des zweiten Dummy-Gate-Stapels 206-2 (sowie die darauf befindliche Gate-Top-Hartmaske 208). In einigen Anwendungen kann das anisotrope Trockenätzverfahren in Block 406 ein fluorhaltiges Gas (z.B. CF4, SF6, CH2F2, CHF3, und/oder C2F6), ein chlorhaltiges Gas (z.B. C12, CHCl3, CCl4, und/oder BCl3), ein bromhaltiges Gas (z.B. HBr und/oder CHBR3), ein jodhaltiges Gas, Sauerstoff, Wasserstoff, andere geeignete Gase und/oder Plasmen und/oder Kombinationen davon einsetzen.
  • Unter Bezugnahme auf die 12 und 15 umfasst das Verfahren 400 einen Block 408, in dem die dritte Abstandshaltermaterialschicht 212 im zweiten Bereich 2000 selektiv entfernt wird. In einigen in 15 dargestellten Ausführungsformen wird über dem Werkstück 200 eine Fotolackmaske 213 ausgebildet, die den ersten Bereich 1000 bedeckt, aber den zweiten Bereich 2000 aussetzt. In einem Beispielprozess wird eine Fotoresistschicht über dem Werkstück 200 flächendeckend abgeschieden und mit Hilfe eines Fotolithographieprozesses strukturiert. Mit der Fotolackmaske 213, die den ersten Bereich 1000 schützt, kann die dritte Abstandshaltermaterialschicht 212 im zweiten Bereich 2000 mit einem selektiven Nassätzverfahren, einem selektiven Trockenätzverfahren oder einem geeigneten selektiven Ätzverfahren selektiv entfernt werden. Ein Beispiel für ein selektives Nassätzverfahren kann die Verwendung von verdünnter Fluorwasserstoffsäure (DHF) oder gepufferter Fluorwasserstoffsäure (BHF) sein. Gepufferte Flusssäure (BHF) kann hier Flusssäure (HF) und Ammoniak (NH3) umfassen.
  • Unter Bezugnahme auf 12 und 16 umfasst das Verfahren 400 einen Block 410, in dem eine erste Abstandshaltermaterialschicht 210 über dem Werkstück 200 abgeschieden wird. In einigen Ausführungsformen kann die erste Abstandshaltermaterialschicht 210 Silizium, Sauerstoff, Kohlenstoff und Stickstoff aufweisen. In einer Ausführungsform kann die erste Abstandshaltermaterialschicht 210 Siliziumoxycarbonitrid (SiOCN) aufweisen. Die erste Abstandshaltermaterialschicht 210 kann eine Dielektrizitätskonstante aufweisen, die jener einer Siliziumoxidschicht ähnlich ist. In einigen Ausführungsformen kann die erste Abstandshaltermaterialschicht 210 auf der Gate-Top-Hartmaske 208, den Oberflächen der dritten Abstandshaltermaterialschicht 212 und der ersten Rippenstruktur 204-1 im ersten Bereich 1000 abgeschieden werden. Im zweiten Bereich 2000 kann die erste Abstandshaltermaterialschicht 210 auf den Oberflächen der Gate Top-Hartmaske 208, den Seitenwänden des zweiten Dummy-Gate-Stapels 206-2 und der zweiten Rippenstruktur 204-2 abgeschieden werden. Die erste Abstandshaltermaterialschicht 210 kann mit dem CVD-Prozess, einem subatmosphärischen CVD-Prozess (SACVD), einen ALD-Prozess, einen PVD-Prozess oder einen anderen geeigneten Prozess abgeschieden werden. Bei einigen Implementierungen kann die erste Abstandshaltermaterialschicht 210 eine Dicke zwischen etwa 2,5 nm und etwa 3,0 nm haben.
  • Unter Bezugnahme auf 12 und 17 umfasst das Verfahren 400 einen Block 412, in dem ein Implantationsprozess 300 durchgeführt wird. In einigen Ausführungsformen wird der Implantationsprozess 300 durchgeführt, um leicht dotierte Source/Drain-Zonen (LDD) (nicht dargestellt) über der ersten Source/Drain-Region SD1 und der zweiten Source/Drain-Region SD2 zu bilden. Der Implantationsprozess 300 kann n-Typ-Dotierstoffe wie Phosphor (P) oder Arsen (As) für n-Typ-Feldeffekttransistoren (NFETs) oder p-Typ-Dotierstoffe wie Bor (B) oder Indium (In) für p-Typ-Feldeffekttransistoren (PFETs) verwenden. Zum Beispiel können Prozesse vom Block 412 n-Typ-Dotierstoff(e) in die erste Source/Drain-Region SD1 und die zweite Source/Drain-Region SD2 implantieren. Die LDD-Bereiche sind selbstjustiert mit dem ersten Dummy-Gate-Stapel 206-1 und dem zweiten Dummy-Gate-Stapel 206-2. In einigen Implementierungen dient die erste Abstandshaltermaterialschicht 210 als Abschirm- oder Schutzschicht, um die Dicke der LDD-Zonen zu kontrollieren und Oberflächenschäden zu reduzieren. Obwohl in den Figuren nicht explizit dargestellt, wird das Werkstück 200 nach dem Implantationsprozess 300 geglüht, um die implantierten Ionen in den LDD-Zonen zu aktivieren.
  • Unter Bezugnahme auf die 12 und 18 umfasst das Verfahren 400 einen Block 414, in dem eine zweite Abstandshaltermaterialschicht 211 über der ersten Abstandshaltermaterialschicht 210 abgeschieden wird. In einigen Ausführungsformen können die zweite Abstandshaltermaterialschicht 211 und die erste Abstandshaltermaterialschicht 210 die gleiche Zusammensetzung aufweisen. In diesen Ausführungsformen kann die zweite Abstandshaltermaterialschicht 211 Silizium, Sauerstoff, Kohlenstoff und Stickstoff aufweisen. In einer Ausführungsform kann die zweite Abstandshaltermaterialschicht 211 Siliciumoxycarbonitrid (SiOCN) aufweisen. Die zweite Abstandshaltermaterialschicht 211 kann eine Dielektrizitätskonstante ähnlich jener einer Siliziumoxidschicht aufweisen. In einigen Ausführungsformen kann die zweite Abstandshaltermaterialschicht 211 über der ersten Abstandshaltermaterialschicht 210 durch einen CVD-Prozess, einen SACVD-Prozess, einen ALD-Prozess, einen PVD-Prozess oder einen anderen geeigneten Prozess abgeschieden werden. In einigen Anwendungen kann die zweite Abstandshaltermaterialschicht 211 eine ähnliche Dicke wie die erste Abstandshaltermaterialschicht 210 aufweisen. In einigen Fällen kann die Dicke der zweiten Abstandshaltermaterialschicht 211 zwischen etwa 2,5 nm und etwa 3,0 nm liegen.
  • Unter Bezugnahme auf die 12 und 19 umfasst das Verfahren 400 einen Block 416, bei dem eine vierte Abstandshaltermaterialschicht 214 auf der zweiten Abstandshaltermaterialschicht 211 abgeschieden wird. In einigen Ausführungsformen ist die vierte Abstandshaltermaterialschicht 214 ätzresistenter als die erste Abstandshaltermaterialschicht 210, die zweite Abstandshaltermaterialschicht 211 und die dritte Abstandshaltermaterialschicht 212. Es wird beobachtet, dass die Ätzbeständigkeit im Allgemeinen positiv mit der Dielektrizitätskonstante korreliert. Die Dielektrizitätskonstante der vierten Abstandshaltermaterialschicht 214 ist somit größer als die der ersten Abstandshaltermaterialschicht 210, der zweiten Abstandshaltermaterialschicht 211 oder der dritten Abstandshaltermaterialschicht 212. Die vierte Abstandshaltermaterialschicht 214 kann Silizium und Stickstoff aufweisen und frei von Sauerstoff sein. In einer Ausführungsform kann die vierte Abstandshaltermaterialschicht 214 aus Siliziumnitrid (SiN) gebildet sein. In einigen Ausführungsformen kann die vierte Abstandshaltermaterialschicht 214 über der zweiten Abstandshaltermaterialschicht 211 durch einen CVD-Prozess, einen SACVD-Prozess, einen ALD-Prozess, einen PVD-Prozess oder einen anderen geeigneten Prozess abgeschieden werden. In einigen Fällen hat die vierte Abstandshaltermaterialschicht 214 eine Dicke zwischen etwa 4,5 nm und etwa 6 nm.
  • Unter Bezugnahme auf 12 und 20 umfasst das Verfahren 400 einen Block 418, in dem erste Source-/Drain-Gräben 216-1 im ersten Bereich 1000 und zweite Source-/Drain-Gräben 216-2 im zweiten Bereich 2000 gebildet werden. Im Block 418 werden die ersten Source/Drain-Bereiche SD1 und die zweiten Source/Drain-Bereiche SD2, die nicht durch den ersten Dummy-Gate-Stapel 206-1, den zweiten Dummy-Gate-Stapel 206-2 und die Abstandshaltermaterialschichten geschützt sind, vertieft, um die ersten Source/Drain-Gräben 216-1 im ersten Bereich 1000 und die zweiten Source/Drain-Gräben 216-2 im zweiten Bereich 2000 zu bilden. Prozesse vom Block 418 können mit einem anisotropen Trockenätzverfahren durchgeführt werden. In einigen Anwendungen kann das anisotrope Trockenätzverfahren in Block 418 ein fluorhaltiges Gas (z.B. CF4, SF6, CH2F2, CHF3, und/oder C2F6), ein chlorhaltiges Gas (z.B. C12, CHCl3, CCl4, und/oder BCl3), ein bromhaltiges Gas (z.B. HBr und/oder CHBR3), ein jodhaltiges Gas, Sauerstoff, Wasserstoff, andere geeignete Gase und/oder Plasmen und/oder Kombinationen davon einsetzen. Wie in 20 dargestellt, bildet das anisotrope Trockenätzverfahren nicht nur die ersten Source/Drain-Gräben 216-1 und die zweiten Source/Drain-Gräben 216-2, sondern entfernt auch die vierte Abstandshaltermaterialschicht 214, die zweite Abstandshaltermaterialschicht 211 und die erste Abstandshaltermaterialschicht 210 von den oberen Oberflächen der Gate-Top-Hartmaske 208.
  • Unter Bezugnahme auf 12 und 21 umfasst das Verfahren 400 einen Block 420, in dem erste Source-/Drain-Merkmale 218-1 in den ersten Source-/Drain-Gräben 216-1 und zweite Source-/Drain-Merkmale 218-2 in den zweiten Source-/Drain-Gräben 216-2 gebildet werden. Da das erste Source-/Drain-Merkmal 218-1 und das zweite Source-/Drain-Merkmal 218-2 oben in Bezug auf Block 120 beschrieben wurden, wird hier der Kürze halber auf eine detaillierte Beschreibung verzichtet.
  • Unter Bezugnahme auf die 12 und 22 umfasst das Verfahren 400 einen Block 422, wobei der erste Dummy-Gate-Stapel 206-1 durch eine erste Gate-Struktur 250 und der zweite Dummy-Gate-Stapel 206-2 durch eine zweite Gate-Struktur 260 ersetzt wird. Da die erste Gate-Struktur 250 und die zweite Gate-Struktur 260 oben in Bezug auf Block 122 beschrieben wurden, wird hier der Kürze halber auf eine detaillierte Beschreibung verzichtet.
  • Es wird noch auf 22 verwiesen. Nach Abschluss der Prozesse vom Block 422 werden im Wesentlichen ein dritter Transistor 272 und ein vierter Transistor 282 gebildet. Der dritte Transistor 272 kann ein I/O-FinFET im ersten Bereich 1000 sein und der vierte Transistor 282 kann ein Kern-FinFET im zweiten Bereich 2000 sein. Der dritte Transistor 272 weist dritte Gate-Abstandshalter 232 auf, die entlang der Seitenwände der ersten Gate-Struktur 250 angeordnet sind. Der vierte Transistor 282 weist vierte Gate-Abstandshalter 242 auf, die entlang der Seitenwände der zweiten Gate-Struktur 260 im zweiten Bereich 2000 angeordnet sind. Jeder der dritten Gate-Abstandshalter 232 weist die erste Abstandshaltermaterialschicht 210, die zweite Abstandshaltermaterialschicht 211, die dritte Abstandshaltermaterialschicht 212 und die vierte Abstandshaltermaterialschicht 214 auf. Jeder der vierten Gate-Abstandshalter 242 weist die erste Abstandshaltermaterialschicht 210, die zweite Abstandshaltermaterialschicht 211, die dritte Abstandshaltermaterialschicht 212 und die vierte Abstandshaltermaterialschicht 214 auf. Im Vergleich zum dritten Gate-Abstandshalter 232 weist der vierte Gate-Abstandshalter 242 nicht die dritte Abstandshaltermaterialschicht 212 auf, die eine Dickenverstärkungsschicht ist. Bei den dritten Gate-Abstandshaltern 232 und den vierten Gate-Abstandshaltern 242 weist die erste Abstandshaltermaterialschicht 210 eine erste Dicke T1 auf, die zweite Abstandshaltermaterialschicht 211 weist eine zweite Dicke T2 auf, die dritte Abstandshaltermaterialschicht 212 weist eine dritte Dicke T3 auf und die vierte Abstandshaltermaterialschicht 214 weist eine vierte Dicke T4 auf. Die erste Dicke T1 ist ähnlich wie die Dicke der ersten Abstandshaltermaterialschicht 210 im abgeschiedenen Zustand und liegt zwischen etwa 2,5 nm und etwa 3,0 nm. Die zweite Dicke T2 ist ähnlich der Dicke der zweiten Abstandshaltermaterialschicht 211 im abgeschiedenen Zustand und liegt zwischen etwa 2,5 nm und etwa 3,0 nm. Da die dritte Abstandshaltermaterialschicht 212 zurückgeätzt wurde, ist die dritte Dicke T3 kleiner als die Dicke der dritten Abstandshaltermaterialschicht 212 im abgeschiedenen Zustand und liegt zwischen etwa 7 nm und etwa 19 nm. Da die vierte Abstandshaltermaterialschicht 214 einer Ätzung unterzogen wurde, ist die vierte Dicke T4 kleiner als die Dicke der vierten Abstandshaltermaterialschicht 214 im abgeschiedenen Zustand und liegt zwischen etwa 4 nm und etwa 5,5 nm. Infolgedessen kann die Dicke des dritten Gate-Abstandshalters 232 in X-Richtung zwischen etwa 14 nm und etwa 30 nm und die Dicke des vierten Gate-Abstandshalters 242 in X-Richtung zwischen etwa 9 nm und etwa 12 nm liegen. Wie in 22 dargestellt, kann eine erste Kanallänge L1 zwischen etwa 74 nm und etwa 6 µm (6000 nm) und die zweite Kanallänge L2 weniger als 74 nm betragen. Der dritte Gate-Abstandshalter 232 hilft, den ersten Kanalbereich C1 vom ersten Source/Drain-Merkmal 218-1 um einen ersten Abstand D1 zu beabstanden. Der erste Abstand D1 kann ähnlich wie die Dicke des dritten Gate-Abstandshalters 232 sein, wenn sich das erste Source/Drain-Merkmal 218-1 unter den dritten Gate-Abstandshalter 232 hinein nicht erstreckt. Der erste Abstand D1 erstreckt sich über die im Block 412 gebildete LDD-Zone. Der vierte Gate-Abstandshalter 242 hilft, den zweiten Kanalbereich C2 um einen zweiten Abstand D2 vom zweiten Source/Drain-Merkmal 218-2 zu beabstanden. Der zweite Abstand D2 kann ähnlich wie die Dicke des vierten Gate-Abstandshalters 242 sein, wenn sich das zweite Source/Drain-Merkmal 218-2 unter den vierten Gate-Abstandshalter 242 hinein nicht erstreckt. Der zweite Abstand D2 erstreckt sich über die im Block 412 gebildete LDD-Zone. In einigen Fällen, die in 22 dargestellt sind, erstreckt sich das zweite Source/Drain-Merkmal 218-2 unter den vierten Gate-Abstandshalter 242 hinein, und der zweite Abstand D2 ist kleiner als die Dicke des vierten Gate-Abstandshalters 242. Aufgrund der größeren Länge des ersten Kanals L1 und des dickeren dritten Gate-Abstandshalters 232 kann der dritte Transistor 272 eine Betriebsspannung zwischen etwa 3,3 V und etwa 5,0 V haben, was ihn für Hochspannungs- oder I/O-Anwendungen geeignet macht.
  • Unter Bezugnahme auf 12 umfasst das Verfahren 400 einen Block 424, in dem weitere Prozesse durchgeführt werden. Solche weiteren Prozesse wurden oben beschrieben und werden hier der Kürze halber weggelassen.
  • Der Fokus wird nun auf Verfahren 500 gesetzt.
  • Unter Bezugnahme auf die 23 und 24 umfasst das Verfahren 500 einen Block 502, in dem ein Werkstück 200 aufgenommen wird. Wie in 24 dargestellt, weist das Werkstück 200 ein Substrat 202, eine erste Rippenstruktur 204-1 über einem ersten Bereich 1000 des Substrats 202, eine zweite Rippenstruktur 204-2 über einem zweiten Bereich 2000 des Substrats 202, einen ersten Dummy-Gate-Stapel 206-1 über der ersten Rippenstruktur 204-1 und einen zweiten Dummy-Gate-Stapel 206-2 über der zweiten Rippenstruktur 204-2 auf. Da das Werkstück 200 oben in Bezug auf Block 102 des Verfahrens 100 beschrieben wurde, wird der Kürze halber auf detaillierte Beschreibungen des Werkstücks 200 verzichtet. Das Substrat 202 ist der Einfachheit halber in 24 nur schematisch dargestellt und wird in 25-33 der Einfachheit halber weggelassen.
  • Unter Bezugnahme auf 23 und 24 umfasst das Verfahren 500 einen Block 504, in dem eine erste Abstandshaltermaterialschicht 210 über dem Werkstück 200 abgeschieden wird. In einigen Ausführungsformen kann die erste Abstandshaltermaterialschicht 210 Silizium, Sauerstoff, Kohlenstoff und Stickstoff aufweisen. In einer Ausführungsform kann die erste Abstandshaltermaterialschicht 210 Siliziumoxycarbonitrid (SiOCN) aufweisen. Die erste Abstandshaltermaterialschicht 210 kann eine Dielektrizitätskonstante aufweisen, die jener einer Siliziumoxidschicht ähnlich ist. In einigen Ausführungsformen kann die erste Abstandshaltermaterialschicht 210 auf der Gate-Top-Hartmaske 208, den Seitenwänden des ersten Dummy-Gate-Stapels 206-1 und der ersten Finnenstruktur 204-1 im ersten Bereich 1000 abgeschieden werden. Im zweiten Bereich 2000 kann die erste Abstandshaltermaterialschicht 210 auf den Oberflächen der Gate Top-Hartmaske 208, den Seitenwänden des zweiten Dummy-Gate-Stapels 206-2 und der zweiten Rippenstruktur 204-2 abgeschieden werden. Die erste Abstandshaltermaterialschicht 210 kann mit dem CVD-Prozess, einem subatmosphärischen CVD-Prozess (SACVD), einen ALD-Prozess, einen PVD-Prozess oder einen anderen geeigneten Prozess abgeschieden werden. Bei einigen Implementierungen kann die erste Abstandshaltermaterialschicht 210 eine Dicke zwischen etwa 2,5 nm und etwa 3,0 nm haben.
  • Unter Bezugnahme auf 23 und 25 umfasst das Verfahren 500 einen Block 506, in dem ein Implantationsprozess 300 durchgeführt wird. In einigen Ausführungsformen wird der Implantationsprozess 300 durchgeführt, um leicht dotierte Source/Drain-Zonen (LDD) (nicht dargestellt) über der ersten Source/Drain-Region SD1 und der zweiten Source/Drain-Region SD2 zu bilden. Der Implantationsprozess 300 kann n-Typ-Dotierstoffe wie Phosphor (P) oder Arsen (As) für n-Typ-Feldeffekttransistoren (NFETs) oder p-Typ-Dotierstoffe wie Bor (B) oder Indium (In) für p-Typ-Feldeffekttransistoren (PFETs) verwenden. Zum Beispiel können Prozesse vom Block 506 n-Typ-Dotierstoff(e) in die erste Source/Drain-Region SD1 und die zweite Source/Drain-Region SD2 implantieren. Die LDD-Bereiche sind mit dem ersten Dummy-Gate-Stapel 206-1 und dem zweiten Dummy-Gate-Stapel 206-2 selbst-ausgerichtet. In einigen Implementierungen dient die erste Abstandshaltermaterialschicht 210 als Abschirm- oder Schutzschicht, um die Dicke der LDD-Zonen zu kontrollieren und Oberflächenschäden zu reduzieren. Obwohl in den Figuren nicht explizit dargestellt, wird das Werkstück 200 nach dem Implantationsprozess 300 geglüht, um die implantierten Ionen in den LDD-Zonen zu aktivieren.
  • Unter Bezugnahme auf die 23 und 26 umfasst das Verfahren 500 einen Block 508, in dem eine dritte Abstandshaltermaterialschicht 212 über dem Werkstück 200 abgeschieden wird. Die dritte Abstandshaltermaterialschicht 212 besteht aus einem dielektrischen Material, das sich von den Rippenstrukturen, der ersten Abstandshaltermaterialschicht 210, der zweiten Abstandshaltermaterialschicht 211 und dem vierten Abstandshaltermaterial 214 unterscheidet. Somit ermöglicht die unterschiedliche Zusammensetzung die selektive Entfernung der dritten Abstandshaltermaterialschicht 212, ohne benachbarte Strukturen zu beschädigen. Da die Zusammensetzung und Bildung der dritten Abstandshaltermaterialschicht 212 oben beschrieben wurde, wird der Kürze halber auf eine detaillierte Beschreibung der dritten Abstandshaltermaterialschicht 212 verzichtet. Im Verfahren 500 kann die dritte Abstandshaltermaterialschicht 212 als Dickenverstärker dienen. In diesem Zusammenhang kann die dritte Abstandshaltermaterialschicht 212 auch als Dickenverstärkungsschicht bezeichnet werden. In einigen Fällen kann die Dicke der dritten Abstandshaltermaterialschicht 212 zwischen etwa 8 nm und etwa 20 nm liegen. Aufgrund des Designs der vorliegenden Offenbarung weist die dritte Abstandshaltermaterialschicht 212 eine niedrige Dielektrizitätskonstante auf, um die Dicke ohne Erhöhung der Dielektrizitätskonstante zu erhöhen.
  • Unter Bezugnahme auf 23 und 27 umfasst das Verfahren 500 einen Block 510, in dem die dritte Abstandshaltermaterialschicht 212 zurückgeätzt wird. In einigen Ausführungsformen kann bei Block 510 das Werkstück 200 einem anisotropen Trockenätzverfahren, wie z.B. einer Reaktiv-Ionen-Ätzung (RIE), unterzogen werden. Das anisotrope Trockenätzverfahren in Block 510 kann Abschnitte der dritten Abstandshaltermaterialschicht 212 entfernen, die auf der ersten Abstandshaltermaterialschicht 210 angeordnet sind. Die unterschiedliche Zusammensetzung der dritten Abstandshaltermaterialschicht 212 ermöglicht deren selektives Ätzen, ohne die erste Abstandshaltermaterialschicht 210 wesentlich zu beschädigen. Wie in 27 dargestellt, hinterlassen Prozesse vom Block 510 die dritte Abstandshaltermaterialschicht 212 entlang der Seitenwände des ersten Dummy-Gate-Stapels 206-1 (sowie der darauf befindlichen Gate-Top-Hartmaske 208) und des zweiten Dummy-Gate-Stapels 206-2 (sowie der darauf befindlichen Gate-Top-Hartmaske 208). In einigen Anwendungen kann das anisotrope Trockenätzverfahren an Block 510 ein fluorhaltiges Gas (z.B. CF4, SF6, CH2F2, CHF3, und/oder C2F6), ein chlorhaltiges Gas (z.B. C12, CHCl3, CCl4, und/oder BCl3), ein bromhaltiges Gas (z.B. HBr und/oder CHBR3), ein jodhaltiges Gas, Sauerstoff, Wasserstoff, andere geeignete Gase und/oder Plasmen und/oder Kombinationen davon einsetzen.
  • Unter Bezugnahme auf die 23 und 28 umfasst das Verfahren 500 einen Block 512, in dem die dritte Abstandshaltermaterialschicht 212 im zweiten Bereich 2000 selektiv entfernt wird. In einigen in 28 dargestellten Ausführungsformen wird über dem Werkstück 200 eine Fotolackmaske 213 ausgebildet, die den ersten Bereich 1000 bedeckt, aber den zweiten Bereich 2000 aussetzt. In einem Beispielprozess wird eine Fotoresistschicht über dem Werkstück 200 flächendeckend abgeschieden und mit Hilfe eines Fotolithographieprozesses strukturiert. Mit der Fotolackmaske 213, die den ersten Bereich 1000 schützt, kann die dritte Abstandshaltermaterialschicht 212 im zweiten Bereich 2000 mit einem selektiven Nassätzverfahren, einem selektiven Trockenätzverfahren oder einem geeigneten selektiven Ätzverfahren selektiv entfernt werden. Ein Beispiel für ein selektives Nassätzverfahren kann die Verwendung von verdünnter Fluorwasserstoffsäure (DHF) oder gepufferter Fluorwasserstoffsäure (BHF) sein. Gepufferte Flusssäure (BHF) kann hier Flusssäure (HF) und Ammoniak (NH3) umfassen.
  • Unter Bezugnahme auf die 23 und 29 umfasst das Verfahren 500 einen Block 514, in dem eine zweite Abstandshaltermaterialschicht 211 auf die erste Abstandshaltermaterialschicht 210 und die dritte Abstandshaltermaterialschicht 212 abgeschieden wird. In einigen Ausführungsformen können die zweite Abstandshaltermaterialschicht 211 und die erste Abstandshaltermaterialschicht 210 die gleiche Zusammensetzung aufweisen. In diesen Ausführungsformen kann die zweite Abstandshaltermaterialschicht 211 Silizium, Sauerstoff, Kohlenstoff und Stickstoff aufweisen. In einer Ausführungsform kann die zweite Abstandshaltermaterialschicht 211 Siliciumoxycarbonitrid (SiOCN) aufweisen. Die zweite Abstandshaltermaterialschicht 211 kann eine Dielektrizitätskonstante ähnlich jener einer Siliziumoxidschicht aufweisen. In einigen Ausführungsformen kann die zweite Abstandshaltermaterialschicht 211 durch einen CVD-Prozess, SACVD-Prozess, ALD-Prozess, PVD-Prozess oder einen anderen geeigneten Prozess abgeschieden werden. In einigen Anwendungen kann die zweite Abstandshaltermaterialschicht 211 eine ähnliche Dicke wie die erste Abstandshaltermaterialschicht 210 aufweisen. In einigen Fällen kann die Dicke der zweiten Abstandshaltermaterialschicht 211 zwischen etwa 2,5 nm und etwa 3,0 nm liegen.
  • Unter Bezugnahme auf die 23 und 30 umfasst das Verfahren 500 einen Block 516, bei dem eine vierte Abstandshaltermaterialschicht 214 auf der zweiten Abstandshaltermaterialschicht 211 abgeschieden wird. In einigen Ausführungsformen ist die vierte Abstandshaltermaterialschicht 214 ätzresistenter als die erste Abstandshaltermaterialschicht 210, die zweite Abstandshaltermaterialschicht 211 und die dritte Abstandshaltermaterialschicht 212. Es wird beobachtet, dass die Ätzbeständigkeit im Allgemeinen positiv mit der Dielektrizitätskonstante korreliert. Die Dielektrizitätskonstante der vierten Abstandshaltermaterialschicht 214 ist somit größer als die der ersten Abstandshaltermaterialschicht 210, der zweiten Abstandshaltermaterialschicht 211 oder der dritten Abstandshaltermaterialschicht 212. Die vierte Abstandshaltermaterialschicht 214 kann Silizium und Stickstoff aufweisen und frei von Sauerstoff sein. In einer Ausführungsform kann die vierte Abstandshaltermaterialschicht 214 aus Siliziumnitrid (SiN) gebildet sein. In einigen Ausführungsformen kann die vierte Abstandshaltermaterialschicht 214 über der zweiten Abstandshaltermaterialschicht 211 durch einen CVD-Prozess, einen SACVD-Prozess, einen ALD-Prozess, einen PVD-Prozess oder einen anderen geeigneten Prozess abgeschieden werden. In einigen Fällen hat die vierte Abstandshaltermaterialschicht 214 eine Dicke zwischen etwa 4,5 nm und etwa 6 nm.
  • Unter Bezugnahme auf die 23 und 31 umfasst Verfahren 500 einen Block 518, in dem im ersten Bereich 1000 erste Source-/Drain-Gräben 216-1 und im zweiten Bereich 2000 zweite Source-/Drain-Gräben 216-2 gebildet werden. Im Block 518 werden die ersten Source/Drain-Bereiche SD1 und die zweiten Source/Drain-Bereiche SD2, die nicht durch den ersten Dummy-Gate-Stapel 206-1, den zweiten Dummy-Gate-Stapel 206-2 und die Abstandshaltermaterialschichten geschützt sind, vertieft, um die ersten Source/Drain-Gräben 216-1 im ersten Bereich 1000 und die zweiten Source/Drain-Gräben 216-2 im zweiten Bereich 2000 zu bilden. Die Prozesse vom Block 518 können mit einem anisotropen Trockenätzverfahren durchgeführt werden. In einigen Anwendungen kann das anisotrope Trockenätzverfahren in Block 518 ein fluorhaltiges Gas (z.B. C CF4, SF6, CH2F2, CHF3, und/oder C2F6), ein chlorhaltiges Gas (z.B. C12, CHCl3, CCl4, und/oder BCl3), ein bromhaltiges Gas (z.B. HBr und/oder CHBR3), ein jodhaltiges Gas, Sauerstoff, Wasserstoff, andere geeignete Gase und/oder Plasmen und/oder Kombinationen davon einsetzen. Wie in 31 dargestellt, bildet das anisotrope Trockenätzverfahren nicht nur die ersten Source/Drain-Gräben 216-1 und die zweiten Source/Drain-Gräben 216-2, sondern entfernt auch die vierte Abstandshaltermaterialschicht 214, die zweite Abstandshaltermaterialschicht 211 und die erste Abstandshaltermaterialschicht 210 von den oberen Oberflächen der Gate-Top-Hartmaske 208.
  • Unter Bezugnahme auf die 23 und 32 umfasst das Verfahren 500 einen Block 520, in dem erste Source-/Drain-Merkmale 218-1 in den ersten Source-/Drain-Gräben 216-1 und zweite Source-/Drain-Merkmale 218-2 in den zweiten Source-/Drain-Gräben 216-2 gebildet werden. Da das erste Source-/Drain-Merkmal 218-1 und das zweite Source-/Drain-Merkmal 218-2 oben in Bezug auf Block 120 beschrieben wurden, wird hier der Kürze halber auf eine detaillierte Beschreibung verzichtet.
  • Unter Bezugnahme auf die 23 und 33 umfasst das Verfahren 500 einen Block 522, bei dem der erste Dummy-Gate-Stapel 206-1 durch eine erste Gate-Struktur 250 ersetzt wird und der zweite Dummy-Gate-Stapel 206-2 durch eine zweite Gate-Struktur 260 ersetzt wird. Da die erste Gate-Struktur 250 und die zweite Gate-Struktur 260 oben in Bezug auf Block 122 des Verfahrens 100 beschrieben wurden, wird hier der Kürze halber auf eine detaillierte Beschreibung verzichtet.
  • Es wird noch auf 33 verwiesen. Nach Abschluss der Prozesse vom Block 522 werden im Wesentlichen ein fünfter Transistor 274 und ein sechster Transistor 284 gebildet. Der fünfte Transistor 274 kann ein I/O-FinFET im ersten Bereich 1000 sein und der sechste Transistor 284 kann ein Kern-FinFET im zweiten Bereich 2000 sein. Der fünfte Transistor 274 weist fünfte Gate-Abstandshalter 234 auf, die entlang der Seitenwände der ersten Gate-Struktur 250 angeordnet sind. Der sechste Transistor 284 weist sechste Gate-Abstandshalter 244 auf, die entlang der Seitenwände der zweiten Gate-Struktur 260 im zweiten Bereich 2000 angeordnet sind. Jeder der fünften Gate-Abstandshalter 234 weist die erste Abstandshaltermaterialschicht 210, die zweite Abstandshaltermaterialschicht 211, die dritte Abstandshaltermaterialschicht 212 und die vierte Abstandshaltermaterialschicht 214 auf. Jeder der sechsten Gate-Abstandshalter 244 weist die erste Abstandshaltermaterialschicht 210, die zweite Abstandshaltermaterialschicht 211, die dritte Abstandshaltermaterialschicht 212 und die vierte Abstandshaltermaterialschicht 214 auf. Im Vergleich zum fünften Gate-Abstandshalter 234 weist der sechste Gate-Abstandshalter 244 nicht die dritte Abstandshaltermaterialschicht 212 auf, die eine Dickenverstärkungsschicht ist. Bei den fünften Gate-Abstandshaltern 234 und den sechsten Gate-Abstandshaltern 244 weist die erste Abstandshaltermaterialschicht 210 eine erste Dicke T1 auf, die zweite Abstandshaltermaterialschicht 211 weist eine zweite Dicke T2 auf, die dritte Abstandshaltermaterialschicht 212 weist eine dritte Dicke T3 auf und die vierte Abstandshaltermaterialschicht 214 weist eine vierte Dicke T4 auf. Die erste Dicke T1 ist ähnlich wie die Dicke der ersten Abstandshaltermaterialschicht 210 im abgeschiedenen Zustand und liegt zwischen etwa 2,5 nm und etwa 3,0 nm. Die zweite Dicke T2 ist ähnlich der Dicke der zweiten Abstandshaltermaterialschicht 211 im abgeschiedenen Zustand und liegt zwischen etwa 2,5 nm und etwa 3,0 nm. Da die dritte Abstandshaltermaterialschicht 212 zurückgeätzt wurde, ist die dritte Dicke T3 kleiner als die Dicke der dritten Abstandshaltermaterialschicht 212 im abgeschiedenen Zustand und liegt zwischen etwa 7 nm und etwa 19 nm. Da die vierte Abstandshaltermaterialschicht 214 einer Ätzung unterzogen wurde, ist die vierte Dicke T4 kleiner als die Dicke der vierten Abstandshaltermaterialschicht 214 im abgeschiedenen Zustand und liegt zwischen etwa 4 nm und etwa 5,5 nm. Infolgedessen kann die Dicke des fünften Gate-Abstandshalters 234 in X-Richtung zwischen etwa 14 nm und etwa 30 nm und die Dicke des sechsten Gate-Abstandshalters 244 in X-Richtung zwischen etwa 9 nm und etwa 12 nm liegen. Wie in 33 dargestellt, kann eine erste Kanallänge L1 zwischen etwa 74 nm und etwa 6 11m (6000 nm) und die zweite Kanallänge L2 weniger als 74 nm betragen. Der fünfte Gate-Abstandshalter 234 hilft, den ersten Kanalbereich C1 vom ersten Source/Drain-Merkmal 218-1 um einen ersten Abstand D1 zu beabstanden. Der erste Abstand D1 kann ähnlich wie die Dicke des fünften Gate-Abstandshalters 234 sein, wenn sich das erste Source/Drain-Merkmal 218-1 untern den fünften Gate-Abstandshalter 234 hinein nicht erstreckt. Der erste Abstand D1 erstreckt sich über die im Block 506 gebildete LDD-Zone. Der sechste Gate-Abstandshalter 244 hilft, den zweiten Kanalbereich C2 vom zweiten Source/Drain-Merkmal 218-2 um einen zweiten Abstand D2 zu beabstanden. Der zweite Abstand D2 kann ähnlich wie die Dicke des sechsten Gate-Abstandshalters 244 sein, wenn sich das zweite Source/Drain-Merkmal 218-2 unter den sechsten Gate-Abstandshalter 244 hinein nicht erstreckt. Der zweite Abstand D2 erstreckt sich über die im Block 506 gebildete LDD-Zone. In einigen Fällen, die in 33 dargestellt sind, erstreckt sich das zweite Source/Drain-Merkmal 218-2 unter den sechsten Gate-Abstandshalter 244 hinein, und der zweite Abstand D2 ist kleiner als die Dicke des sechsten Gate-Abstandshalters 244. Aufgrund der größeren Länge des ersten Kanals L1 und des dickeren fünften Gate-Abstandshalters 234 kann der fünfte Transistor 274 eine Betriebsspannung zwischen etwa 3,3 V und etwa 5,0 V haben, was ihn für Hochspannungs- oder I/O-Anwendungen geeignet macht.
  • Unter Bezugnahme auf 23 umfasst das Verfahren 500 einen Block 524, in dem weitere Prozesse durchgeführt werden. Solche weiteren Prozesse wurden oben beschrieben und werden hier der Kürze halber weggelassen.
  • Der erste Gate-Abstandhalter 230, der dritte Gate-Abstandhalter 232 und der fünfte Gate-Abstandhalter 234 weisen in X-Richtung eine ähnliche Dicke auf. Trotz ähnlicher Dicke haben der erste Gate-Abstandhalter 230, der dritte Gate-Abstandhalter 232 und der fünfte Gate-Abstandhalter 234 unterschiedliche Strukturen. Wie in 11 dargestellt, weist der erste Gate-Abstandshalter 230 die erste Abstandshaltermaterialschicht 210 auf, die angrenzend an die erste Gate-Struktur 250 liegt, die zweite Abstandshaltermaterialschicht 211, die auf der ersten Abstandshaltermaterialschicht 210 angeordnet ist, die dritte Abstandshaltermaterialschicht 212, die auf und entlang der zweiten Abstandshaltermaterialschicht 211 angeordnet ist, und die vierte Abstandshaltermaterialschicht 214, die auf der Seitenwand der dritten Abstandshaltermaterialschicht 212 und auf der Oberseite der zweiten Abstandshaltermaterialschicht 211 angeordnet ist. Im ersten Gate-Abstandshalter 230 ist die dritte Abstandshaltermaterialschicht 212 zwischen der zweiten Abstandshaltermaterialschicht 211 und der vierten Abstandshaltermaterialschicht 214 angeordnet, und die zweite Abstandshaltermaterialschicht 211 ist zwischen der ersten Abstandshaltermaterialschicht 210 und der dritten Abstandshaltermaterialschicht 212 sandwichartig angeordnet. Wie in 22 dargestellt, weist der dritte Gate-Abstandshalter 232 die dritte Abstandshaltermaterialschicht 212 auf, die entlang einer Seitenwand der ersten Gate-Struktur 250 angeordnet ist, die erste Abstandshaltermaterialschicht 210, die entlang einer Seitenwand der dritten Abstandshaltermaterialschicht 212 angeordnet ist, die zweite Abstandshaltermaterialschicht 211, die auf der ersten Abstandshaltermaterialschicht 210 angeordnet ist, und die vierte Abstandshaltermaterialschicht 214, die auf der Seitenwand und der Oberseite der zweiten Abstandshaltermaterialschicht 211 angeordnet ist. Im dritten Gate-Abstandshalter 232 ist die erste Abstandshaltermaterialschicht 210 zwischen der dritten Abstandshaltermaterialschicht 212 und der zweiten Abstandshaltermaterialschicht 211 angeordnet, und die zweite Abstandshaltermaterialschicht 211 ist sandwichartig zwischen der ersten Abstandshaltermaterialschicht 210 und der vierten Abstandshaltermaterialschicht 214 angeordnet. Wie in 33 dargestellt, weist der fünfte Gate-Abstandshalter 234 die erste Abstandshaltermaterialschicht 210 auf, die entlang einer Seitenwand der ersten Gate-Struktur 250 und der oberen Oberfläche der ersten Rippenstruktur 204-1 angeordnet ist, die dritte Abstandshaltermaterialschicht 212, die auf der ersten Abstandshaltermaterialschicht 210 angeordnet ist, die zweite Abstandshaltermaterialschicht 211, die auf der Seitenwand der dritten Abstandshaltermaterialschicht 212 angeordnet ist, und die vierte Abstandshaltermaterialschicht 214 auf der Seitenwand der zweiten Abstandshaltermaterialschicht 211. Im fünften Gate-Abstandshalter 234 ist die dritte Abstandshaltermaterialschicht 212 zwischen der ersten Abstandshaltermaterialschicht 210 und der zweiten Abstandshaltermaterialschicht 211 angeordnet, und die zweite Abstandshaltermaterialschicht 211 ist zwischen der dritten Abstandshaltermaterialschicht 212 und der vierten Abstandshaltermaterialschicht 214 sandwichartig angeordnet.
  • Der zweite Gate-Abstandhalter 240, der vierte Gate-Abstandhalter 242 und der sechste Gate-Abstandhalter 244 weisen in X-Richtung eine ähnliche Dicke auf. Der zweite Gate-Abstandshalter 240, der vierte Gate-Abstandshalter 242 und der sechste Gate-Abstandshalter 244 weisen ebenfalls ähnliche Strukturen auf. Wie in den 11, 22 und 33 dargestellt, weisen der zweite Gate-Abstandshalter 240, der vierte Gate-Abstandshalter 242 und der sechste Gate-Abstandshalter 244 jeweils die erste Abstandshaltermaterialschicht 210 auf, die angrenzend an die zweite Gate-Struktur 260 angeordnet ist, die zweite Abstandshaltermaterialschicht 211, die auf der Seitenwand und der nach oben gerichteten Oberfläche der ersten Abstandshaltermaterialschicht 210 angeordnet ist, und die vierte Abstandshaltermaterialschicht 214, die auf der Seitenwand und der nach oben gerichteten Oberfläche der zweiten Abstandshaltermaterialschicht 211 angeordnet ist. Wie oben beschrieben, sind der zweite Gate-Abstandshalter 240, der vierte Gate-Abstandshalter 242 und der sechste Gate-Abstandshalter 244 frei von der dritten Abstandshaltermaterialschicht 212. Ohne die Dickenverstärkerschicht sind der zweite Gate-Abstandshalter 240, der vierte Gate-Abstandshalter 242 und der sechste Gate-Abstandshalter 244 dünner als der erste Gate-Abstandshalter 230, der dritte Gate-Abstandshalter 232 bzw. der fünfte Gate-Abstandshalter 234.
  • Obwohl sie nicht einschränkend wirken sollen, bieten eine oder mehrere Ausführungsformen der vorliegenden Offenbarung Vorteile. Beispielsweise bietet die vorliegende Offenbarung unterschiedliche Gate-Abstandshalter in einem I/O-Vorrichtungsbereich und einem Kern-Vorrichtungsbereich einer Halbleitervorrichtung. Diese unterschiedlichen Gate-Abstandshalter umfassen Mehrschichtstrukturen. Die Gate-Abstandshalter im I/O-Vorrichtungsbereich weisen eine Dickenverstärkungsschicht, während die Gate-Abstandshalter im Kern-Vorrichtungsbereich, der frei von der Dickenverstärkungsschicht ist, sind. Infolgedessen sind die Gate-Abstandshalter in der I/O-Vorrichtung dicker als die Gate-Abstandshalter im Kern-Vorrichtungsbereich. Die dickeren Gate-Abstandshalter der I/O-Vorrichtung beanstanden die Gate-Struktur von den Source/Drain-Merkmalen, um das Vorkommen von HCI-bedingten Ausfällen zu reduzieren. Das Material der Dickenverstärkungsschicht ist so gewählt, dass es im Vergleich zu anderen Abstandshaltermaterialschichten selektiv geätzt oder entfernt werden kann. Die vorliegende Offenbarung offenbart auch Verfahren zur Bildung unterschiedlicher Gate-Abstandshalter im I/O-Vorrichtungsbereich und im Kern-Vorrichtungsbereich der Halbleitervorrichtung.
  • Gemäß einigen Ausführungsformen stellt die vorliegende Offenbarung eine Halbleitervorrichtung bereit. Die Halbleitervorrichtung umfasst einen ersten Transistor in einem ersten Bereich und einen zweiten Transistor in einem zweiten Bereich. Der erste Transistor umfasst eine erste Gate-Struktur, die sich in Längsrichtung entlang einer ersten Richtung erstreckt, und eine erste Gate-Abstandshalterschicht, eine zweite Gate-Abstandshalterschicht und eine dritte Gate-Abstandshalterschicht über den Seitenwänden der ersten Gate-Struktur. Der zweite Transistor umfasst eine zweite Gate-Struktur, die sich in Längsrichtung entlang der ersten Richtung erstreckt, und die erste Gate-Abstandshalterschicht und die dritte Gate-Abstandshalterschicht über Seitenwänden der zweiten Gate-Struktur. Die erste Gate-Abstandshalterschicht, die zweite Gate-Abstandshalterschicht und die dritte Gate-Abstandshalterschicht weisen unterschiedliche Zusammensetzungen auf. Die dritte Gate-Abstandshalterschicht ist in dem zweiten Bereich direkt auf der ersten Gate-Abstandshalterschicht angeordnet.
  • In einigen Ausführungsformen ist die zweite Gate-Abstandshalterschicht im ersten Bereich über der ersten Gate-Abstandshalterschicht und die dritte Gate-Abstandshalterschicht ist im ersten Bereich über der zweiten Gate-Abstandshalterschicht angeordnet. In einigen Ausführungsformen ist eine Breite der ersten Gate-Struktur entlang einer zweiten Richtung senkrecht zur ersten Richtung größer als eine Breite der zweiten Gate-Struktur entlang der zweiten Richtung. In einigen Ausführungsformen weist die zweite Gate-Abstandshalterschicht Siliziumoxid auf. In einigen Ausführungsformen weist die erste Gate-Abstandshalterschicht Siliziumoxycarbonitrid auf. In einigen Ausführungsformen weist die dritte Gate-Abstandshalterschicht Siliziumnitrid auf. In einigen Ausführungsformen weist die dritte Gate-Abstandshalterschicht Siliziumnitrid auf. In einigen Fällen weist die erste Gate-Abstandshalterschicht eine erste Dicke auf, die zweite Gate-Abstandshalterschicht weist eine zweite Dicke auf und die dritte Gate-Abstandshalterschicht weist eine dritte Dicke auf. Die zweite Dicke ist größer als die erste Dicke und die dritte Dicke. Bei einigen Implementierungen ist die dritte Dicke größer als die erste Dicke.
  • Gemäß anderen Ausführungsformen sieht die vorliegende Offenbarung eine IC-Vorrichtung vor, die eine Halbleitervorrichtung umfasst. Die Halbleitervorrichtung weist einen ersten Transistor in einem ersten Bereich und einen zweiten Transistor in einem zweiten Bereich auf. Der erste Transistor weist eine erste Gate-Struktur auf, die sich in Längsrichtung entlang einer ersten Richtung erstreckt, und eine erste Gate-Abstandshalterschicht, eine zweite Gate-Abstandshalterschicht, eine dritte Gate-Abstandshalterschicht und eine vierte Gate-Abstandshalterschicht über den Seitenwänden der ersten Gate-Struktur. Der zweite Transistor weist eine zweite Gate-Struktur auf, die sich in Längsrichtung entlang der ersten Richtung erstreckt, und die erste Gate-Abstandshalterschicht, die dritte Gate-Abstandshalterschicht und die vierte Gate-Abstandshalterschicht über den Seitenwänden der zweiten Gate-Struktur. Die vierte Gate-Abstandshalterschicht, die dritte Gate-Abstandshalterschicht und die zweite Gate-Abstandshalterschicht weisen unterschiedliche Zusammensetzungen auf. Die dritte Gate-Abstandshalterschicht ist im zweiten Bereich direkt auf der ersten Gate-Abstandshalterschicht angeordnet.
  • In einigen Ausführungsformen ist die zweite Gate-Abstandshalterschicht im ersten Bereich über der ersten Gate-Abstandshalterschicht angeordnet, die dritte Gate-Abstandshalterschicht ist im ersten Bereich über der zweiten Gate-Abstandshalterschicht angeordnet und die vierte Gate-Abstandshalterschicht ist im ersten Bereich über der dritten Gate-Abstandshalterschicht angeordnet. Der erste Bereich ist ein Eingabe-/Ausgabebereich und der zweite Bereich ist ein Kern-Vorrichtungsbereich. In einigen Ausführungsformen ist eine Breite der ersten Gate-Struktur entlang einer zweiten Richtung senkrecht zur ersten Richtung größer als eine Breite der zweiten Gate-Struktur entlang der zweiten Richtung. In einigen Implementierungen weist die zweite Gate-Abstandshalterschicht Siliziumoxid. In einigen Fällen weisen die erste Gate-Abstandshalterschicht und die dritte Gate-Abstandshalterschicht Siliciumoxycarbonitrid auf. In einigen Ausführungsformen aufweist die vierte Gate-Abstandshalterschicht Siliziumnitrid auf. In einigen Implementierungen weist die erste Gate-Abstandshalterschicht eine erste Dicke auf, die zweite Gate-Abstandshalterschicht weist eine zweite Dicke auf, die dritte Gate-Abstandshalterschicht weist eine dritte Dicke auf und die vierte Gate-Abstandshalterschicht weist eine vierte Dicke auf. Die zweite Dicke ist größer als die erste Dicke, die dritte Dicke und die vierte Dicke.
  • Gemäß anderen Ausführungsformen stellt die vorliegende Offenbarung ein Verfahren bereit. Das Verfahren umfasst das Abscheiden eines ersten Dummy-Gate-Stapels über einem ersten Bereich eines Substrats und eines zweiten Dummy-Gate-Stapels über einem zweiten Bereich eines Substrats, das Abscheiden einer ersten Abstandshaltermaterialschicht über dem ersten Dummy-Gate-Stapel und dem zweiten Dummy-Gate-Stapel, das Abscheiden einer zweiten Abstandshaltermaterialschicht über der ersten Abstandshaltermaterialschicht, das Zurückätzen der zweiten Abstandshaltermaterialschicht, das selektive Entfernen der zweiten Abstandshaltermaterialschicht im zweiten Bereich, Abscheiden einer dritten Abstandshaltermaterialschicht über dem ersten Dummy-Gate-Stapel und dem zweiten Dummy-Gate-Stapel nach dem selektiven Entfernen und Ätzen der ersten Abstandshaltermaterialschicht, der zweiten Abstandshaltermaterialschicht und der dritten Abstandshaltermaterialschicht, um einen ersten Gate-Abstandshalter entlang der Seitenwände des ersten Dummy-Gate-Stapels und einen zweiten Gate-Abstandshalter entlang der Seitenwände des zweiten Dummy-Gate-Stapels zu bilden. Die erste Abstandshaltermaterialschicht, die zweite Abstandshaltermaterialschicht und die dritte Abstandshaltermaterialschicht weisen unterschiedliche Zusammensetzungen auf.
  • In einigen Ausführungsformen weist die erste Abstandshaltermaterialschicht Siliziumoxycarbonitrid auf, die zweite Abstandshaltermaterialschicht weist Siliziumoxid auf und die dritte Abstandshaltermaterialschicht weist Siliziumnitrid auf. In einigen Ausführungsformen umfasst das Zurückätzen der zweiten Abstandshaltermaterialschicht das Entfernen der zweiten Abstandshaltermaterialschicht auf den oberen Oberflächen. In einigen Ausführungsformen umfasst das selektive Entfernen der zweiten Abstandshaltermaterialschicht das Bilden einer Fotoresistmaske, um den ersten Bereich abzudecken und den zweiten Bereich auszusetzen, und das Ätzen des zweiten Bereichs unter Verwendung der Fotoresistmaske als Ätzmaske.
  • Vorstehend wurden Merkmale verschiedener Ausführungsformen skizziert. Ein Fachmann sollte sich darüber im Klaren sein, dass er die vorliegende Offenbarung ohne weiteres als Grundlage für die Gestaltung oder Änderung anderer Prozesse und Strukturen verwenden können, um die gleichen Zwecke zu verwirklichen und/oder die gleichen Vorteile der hier vorgestellten Ausführungsformen zu erreichen. Ein Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht vom Geist und Umfang dieser Offenbarung abweichen, und dass er verschiedene Änderungen, Substitutionen und Modifikationen vornehmen kann, ohne vom Geist und Umfang dieser Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/015842 [0001]

Claims (20)

  1. Halbleitervorrichtung, die Folgendes umfasst: einen ersten Transistor in einem ersten Bereich, wobei der erste Transistor Folgendes umfasst: eine erste Gate-Struktur, die sich in Längsrichtung entlang einer ersten Richtung erstreckt, und eine erste Gate-Abstandshalterschicht, eine zweite Gate-Abstandshalterschicht und eine dritte Gate-Abstandshalterschicht über den Seitenwänden der ersten Gate-Struktur; und einen zweiten Transistor in einem zweiten Bereich, wobei der zweite Transistor Folgendes umfasst: eine zweite Gate-Struktur, die sich in Längsrichtung entlang der ersten Richtung erstreckt, und die erste Gate-Abstandshalter-Schicht und die dritte Gate-Abstandshalter-Schicht über den Seitenwänden der zweiten Gate-Struktur, wobei die erste Gate-Abstandshalterschicht, die zweite Gate-Abstandshalterschicht und die dritte Gate-Abstandshalterschicht unterschiedliche Zusammensetzungen aufweisen, wobei die dritte Gate-Abstandshalterschicht in dem zweiten Bereich direkt auf der ersten Gate-Abstandshalterschicht angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die zweite Gate-Abstandshalterschicht im ersten Bereich über der ersten Gate-Abstandshalterschicht angeordnet ist und die dritte Gate-Abstandshalterschicht im ersten Bereich über der zweiten Gate-Abstandshalterschicht angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei eine Breite der ersten Gate-Struktur entlang einer zweiten Richtung senkrecht zu der ersten Richtung größer ist als eine Breite der zweiten Gate-Struktur entlang der zweiten Richtung.
  4. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die zweite Gate-Abstandshalterschicht Siliziumoxid aufweist.
  5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die erste Gate-Abstandshalterschicht Siliciumoxycarbonitrid aufweist.
  6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die dritte Gate-Abstandshalterschicht Siliziumnitrid aufweist.
  7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die dritte Gate-Abstandshalterschicht Siliziumnitrid aufweist.
  8. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die erste Gate-Abstandshalterschicht eine erste Dicke aufweist, die zweite Gate-Abstandshalterschicht eine zweite Dicke aufweist und die dritte Gate-Abstandshalterschicht eine dritte Dicke aufweist, wobei die zweite Dicke größer als die erste Dicke und die dritte Dicke ist.
  9. Halbleitervorrichtung nach Anspruch 8, wobei die dritte Dicke größer als die erste Dicke ist.
  10. Halbleitervorrichtung, die Folgendes umfasst: einen ersten Transistor in einem ersten Bereich, wobei der erste Transistor Folgendes umfasst: eine erste Gate-Struktur, die sich in Längsrichtung entlang einer ersten Richtung erstreckt, und eine erste Gate-Abstandshalterschicht, eine zweite Gate-Abstandshalterschicht, eine dritte Gate-Abstandshalterschicht und eine vierte Gate-Abstandshalterschicht über den Seitenwänden der ersten Gate-Struktur; und einen zweiten Transistor in einem zweiten Bereich, wobei der zweite Transistor Folgendes umfasst: eine zweite Gate-Struktur, die sich in Längsrichtung entlang der ersten Richtung erstreckt, und die erste Gate-Abstandshalterschicht, die dritte Gate-Abstandshalterschicht und die vierte Gate-Abstandshalterschicht über den Seitenwänden der zweiten Gate-Struktur, wobei die vierte Gate-Abstandshalterschicht, die dritte Gate-Abstandshalterschicht und die zweite Gate-Abstandshalterschicht unterschiedliche Zusammensetzungen aufweisen, wobei die dritte Gate-Abstandshalterschicht in dem zweiten Bereich direkt auf der ersten Gate-Abstandshalterschicht angeordnet ist.
  11. Halbleitervorrichtung nach Anspruch 10, wobei die zweite Gate-Abstandshalterschicht im ersten Bereich über der ersten Gate-Abstandshalterschicht angeordnet ist, die dritte Gate-Abstandshalterschicht im ersten Bereich über der zweiten Gate-Abstandshalterschicht angeordnet ist und die vierte Gate-Abstandshalterschicht im ersten Bereich über der dritten Gate-Abstandshalterschicht angeordnet ist, wobei der erste Bereich ein Ein-/Ausgabebereich ist und der zweite Bereich ein Kern-Vorrichtungsbereich ist.
  12. Halbleitervorrichtung nach Anspruch 10 oder 11, wobei eine Breite der ersten Gate-Struktur entlang einer zweiten Richtung senkrecht zu der ersten Richtung größer ist als eine Breite der zweiten Gate-Struktur entlang der zweiten Richtung.
  13. Halbleitervorrichtung nach einem der Ansprüche 10 bis 12, wobei die zweite Gate-Abstandshalterschicht Siliziumoxid aufweist.
  14. Halbleitervorrichtung nach einem der Ansprüche 10 bis 13, wobei die erste Gate-Abstandshalterschicht und die dritte Gate-Abstandshalterschicht Siliciumoxycarbonitrid aufweisen.
  15. Halbleitervorrichtung nach einem der Ansprüche 10 bis 14, wobei die vierte Gate-Abstandshalterschicht Siliziumnitrid aufweist.
  16. Halbleitervorrichtung nach einem der Ansprüche 10 bis 15, wobei die erste Gate-Abstandshalterschicht eine erste Dicke aufweist, die zweite Gate-Abstandshalterschicht eine zweite Dicke aufweist, die dritte Gate-Abstandshalterschicht eine dritte Dicke aufweist und die vierte Gate-Abstandshalterschicht eine vierte Dicke aufweist, wobei die zweite Dicke größer als die erste Dicke, die dritte Dicke und die vierte Dicke ist.
  17. Verfahren, das Folgendes umfasst: Abscheiden eines ersten Dummy-Gate-Stapels über einem ersten Bereich eines Substrats und Abscheiden eines zweiten Dummy-Gate-Stapels über einem zweiten Bereich eines Substrats; Abscheiden einer ersten Abstandshaltermaterialschicht über dem ersten Dummy-Gate-Stapel und dem zweiten Dummy-Gate-Stapel; Abscheiden einer zweiten Abstandshaltermaterialschicht über der ersten Abstandshaltermaterialschicht; Zurückätzen der zweiten Abstandshaltermaterialschicht; Selektives Entfernen der zweiten Abstandshaltermaterialschicht im zweiten Bereich; Abscheiden einer dritten Abstandshaltermaterialschicht über dem ersten Dummy-Gate-Stapel und dem zweiten Dummy-Gate-Stapel nach dem selektiven Entfernen; und Ätzen der ersten Abstandshaltermaterialschicht, der zweiten Abstandshaltermaterialschicht und der dritten Abstandshaltermaterialschicht, um einen ersten Gate-Abstandshalter entlang der Seitenwände des ersten Dummy-Gate-Stapels und einen zweiten Gate-Abstandshalter entlang der Seitenwände des zweiten Dummy-Gate-Stapels auszubilden, wobei die erste Abstandshaltermaterialschicht, die zweite Abstandshaltermaterialschicht und die dritte Abstandshaltermaterialschicht unterschiedliche Zusammensetzungen aufweisen.
  18. Verfahren nach Anspruch 17, wobei die erste Abstandshaltermaterialschicht Siliciumoxycarbonitrid aufweist, wobei die zweite Abstandshaltermaterialschicht Siliziumoxid aufweist, und wobei die dritte Abstandshaltermaterialschicht Siliziumnitrid aufweist.
  19. Verfahren nach Anspruch 17 oder 18, wobei das Rückätzen der zweiten Abstandshaltermaterialschicht das Entfernen der zweiten Abstandshaltermaterialschicht auf den oberen Oberflächen umfasst.
  20. Verfahren nach einem der Ansprüche 17 bis 19, wobei das selektive Entfernen der zweiten Abstandshaltermaterialschicht Folgendes umfasst: Ausbilden einer Fotolackmaske, um den ersten Bereich abzudecken und den zweiten Bereich auszusetzen; und Ätzen des zweiten Bereichs unter Verwendung der Fotolackmaske als Ätzmaske.
DE102020127426.2A 2020-04-27 2020-10-19 Halbleitervorrichtung, insbesondere mit Ein-/Ausgabe-FinFET und Kern-FinFET, und Verfahren zu deren Herstellung Active DE102020127426B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063015842P 2020-04-27 2020-04-27
US63/015,842 2020-04-27
US17/025,802 2020-09-18
US17/025,802 US11699702B2 (en) 2020-04-27 2020-09-18 Input/output devices

Publications (2)

Publication Number Publication Date
DE102020127426A1 true DE102020127426A1 (de) 2021-10-28
DE102020127426B4 DE102020127426B4 (de) 2024-08-29

Family

ID=78222748

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020127426.2A Active DE102020127426B4 (de) 2020-04-27 2020-10-19 Halbleitervorrichtung, insbesondere mit Ein-/Ausgabe-FinFET und Kern-FinFET, und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US11699702B2 (de)
KR (1) KR102638419B1 (de)
DE (1) DE102020127426B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112436004A (zh) * 2017-09-22 2021-03-02 联华电子股份有限公司 半导体元件及其制作方法
KR20220037282A (ko) * 2020-09-17 2022-03-24 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135372B2 (en) * 2004-09-09 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Strained silicon device manufacturing method
US20130292774A1 (en) * 2012-05-07 2013-11-07 Globalfoundries Inc. Method for forming a semiconductor device having raised drain and source regions and corresponding semiconductor device
US9013003B2 (en) * 2012-12-27 2015-04-21 United Microelectronics Corp. Semiconductor structure and process thereof
US20150228546A1 (en) 2014-02-11 2015-08-13 United Microelectronics Corp. Semiconductor device and method of removing spacers on semiconductor device
US9721947B2 (en) * 2014-02-12 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing
US9431513B2 (en) 2014-09-29 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy gate structure and methods thereof
FR3042907B1 (fr) * 2015-10-22 2017-12-08 St Microelectronics Crolles 2 Sas Procede de fabrication d'un dispositif a transistors mos
US9716146B2 (en) 2015-12-15 2017-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method with solid phase diffusion
KR102460862B1 (ko) * 2016-08-04 2022-10-28 삼성전자주식회사 반도체 장치
US10037915B1 (en) 2017-09-10 2018-07-31 United Microelectronics Corp. Fabricating method of a semiconductor structure with an epitaxial layer
US20200227407A1 (en) * 2019-01-16 2020-07-16 Intel Corporation Integration of iii-n transistors and polysilicon resistors
KR20210038762A (ko) * 2019-09-30 2021-04-08 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
US20210335784A1 (en) 2021-10-28
KR20210133121A (ko) 2021-11-05
KR102638419B1 (ko) 2024-02-19
DE102020127426B4 (de) 2024-08-29
US11699702B2 (en) 2023-07-11

Similar Documents

Publication Publication Date Title
DE102018115909B4 (de) Struktur und Verfahren für Finfet-Vorrichtung mit Kontakt über dielektrischem Gate
DE102017114427B4 (de) Verfahren zur Herstellung von Trennelementen für Halbleiterstrukturen
DE102017103419B4 (de) Halbleitervorrichtung mit getrennter source-drain-struktur und zugehöriges herstellungsverfahren
DE102015113081B4 (de) Feldeffekttransistorstruktur mit mehreren Schwellenspannungen und Herstellungsverfahren dafür
DE102012025824B4 (de) FinFET-Vorrichtung und Verfahren zum Herstellen einer FinFET-Vorrichtung
DE102012105738B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102010037736B4 (de) Tunnel-Feldeffekttransistoren
DE112005002630B4 (de) Verfahren zum Ausbilden eines Halbleiterbauelements mit einer vollständig silizidierten Gateelektrode (FUSI) sowie integrierter Schaltungschip
DE102018109911A1 (de) Finnen-basierte Streifen-Zellenstruktur zur Verbesserung der Speicherleistung
DE102019121117A1 (de) Luftspacer für eine gatestruktur eines transistors
DE102016205180B4 (de) Verfahren zum Herstellen von Transistoren mit mehreren Schwellspannungen
DE102005009976A1 (de) Transistor mit Dotierstoff tragendem Metall im Source- und Drainbereich
DE102020207521A1 (de) Asymmetrische gate-schnittisolation für sram
DE102013227069B4 (de) Metalloxidhalbleitereinrichtungen und herstellungsverfahren
DE102016105520B4 (de) Bildung eines Übergangs mit symmetrischer Erweiterung mit einem Abstandshalter mit niedrigem K und zweifacher epitaxialer Prozess in einer FinFET-Einheit
DE102017128577A1 (de) Ätzprofilsteuerung von polysiliziumstrukturen von halbleitervorrichtungen
DE102020106234A1 (de) Transistoren mit verschiedenen schwellenspannungen
DE10234392A1 (de) Halbleiterbauelement mit Gate-Elektrodenstruktur und Herstellungsverfahren hierfür
DE102008011932A1 (de) Verfahren zur Erhöhung der Eindringtiefe von Drain- und Sourceimplantationssorten für eine gegebene Gatehöhe
DE102018122251A1 (de) Epitaktische Source- und Drain-Strukturen für Hochspannungsvorrichtungen
DE102020130964A1 (de) Vertikal ausgerichteter komplementärer transistor
DE102020125336A1 (de) Pmosfet source drain
DE102020127426B4 (de) Halbleitervorrichtung, insbesondere mit Ein-/Ausgabe-FinFET und Kern-FinFET, und Verfahren zu deren Herstellung
DE102017127154A1 (de) Finnenstrukturierung für halbleitervorrichtungen
DE102021106285A1 (de) Gate-struktur und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division