JP5728444B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5728444B2 JP5728444B2 JP2012184474A JP2012184474A JP5728444B2 JP 5728444 B2 JP5728444 B2 JP 5728444B2 JP 2012184474 A JP2012184474 A JP 2012184474A JP 2012184474 A JP2012184474 A JP 2012184474A JP 5728444 B2 JP5728444 B2 JP 5728444B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- substrate
- conductivity type
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 80
- 238000004519 manufacturing process Methods 0.000 title description 19
- 238000009792 diffusion process Methods 0.000 claims description 132
- 239000000758 substrate Substances 0.000 claims description 100
- 230000015572 biosynthetic process Effects 0.000 claims description 56
- 230000001629 suppression Effects 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims description 25
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 252
- 239000011810 insulating material Substances 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 15
- 238000002955 isolation Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 11
- 239000007772 electrode material Substances 0.000 description 11
- 229910021332 silicide Inorganic materials 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 125000004432 carbon atom Chemical group C* 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000001015 X-ray lithography Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
Description
本発明の実施形態は、半導体装置およびその製造方法に関する。
半導体装置の低消費電力化を実現するため、ゲート電圧の制御性が高い（サブスレッショルド係数が小さい）トンネルＦＥＴ（ＴＦＥＴ）が注目されている。従来のＴＦＥＴは例えば、第１導電型のソース拡散層と第２導電型のドレイン拡散層との間に、ソース拡散層に接するように形成された、ポケット層（またはポケット領域）と呼ばれる第２導電型の不純物半導体層を備えており、ソース拡散層とポケット層との間に、トンネル接合面となるｐｎ接合面を有している。このような構造のＴＦＥＴの例としては、ソース拡散層の側面にポケット層が接する横型ＴＦＥＴと、ソース拡散層の上面とゲート絶縁膜の下面との間にポケット層が介在する縦型ＴＦＥＴとが挙げられる。縦型ＴＦＥＴには、横型ＴＦＥＴよりもサブスレッショルド係数が小さいという利点があるが、その反面、不純物濃度の変化が急峻なトンネル接合面をイオン注入で形成することが難しいという欠点がある。また、縦型ＴＦＥＴでは、エピタキシャル成長を利用してトンネル接合面を形成すれば、不純物濃度の変化が急峻なトンネル接合面を形成できるが、その後の熱工程でソース拡散層やポケット層の不純物が拡散することで、この急峻性が失われてしまう。
Bowonder et al., "Low-Voltage Green Transistor Using Ultra Shallow Junction and Hetero-Tunneling," IWJT2008.
R. Asra et al., "A Tunnel FET for VDD Scaling Below 0.6 V With a CMOS-Comparable Performance," IEEE Transactions on Electron Devices, Vol. 58, No. 7, July 2011, pp. 1855-1863.
A. Hokazono et al., "Steep Channel & Halo Profiles utilizing Boron-Diffusion-Barrier Layers (Si:C) for 32 nm Node and Beyond," Symposium on VLSI Technology Digest of Technical Papers, 2008, pp. 112-113.
A. Hokazono et al., "Steep Channel Profiles in n/pMOS Controlled by Boron-doped Si:C Layers for Continual Bulk-CMOS Scaling," IEDM Tech. Dig., 2009, pp. 673-676.
ソース拡散層に接する位置に、不純物濃度の変化が急峻な領域を備える半導体装置およびその製造方法を提供する。
一の実施形態による半導体装置は、基板と、前記基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを備える。さらに、前記装置は、前記基板の表面に前記ゲート電極を挟むように形成された、第１導電型のソース拡散層および前記第１導電型と逆導電型の第２導電型のドレイン拡散層と、前記ソース拡散層と前記ドレイン拡散層との間に、前記ソース拡散層に接するように形成された接合形成領域とを備える。さらに、前記接合形成領域は、前記第１導電型のソースエクステンション層と、前記ソースエクステンション層の上方に形成された、前記第２導電型のポケット層と、前記ソースエクステンション層と前記ポケット層との間に形成され、炭素を含有しており、前記ソースエクステンション層と前記ポケット層との間での不純物の拡散を抑制する拡散抑制層とを含む。
以下、本発明の実施形態を、図面を参照して説明する。
（第１実施形態）
１）第１実施形態の半導体装置の構造
図１は、第１実施形態の半導体装置の構造を示す断面図である。
１）第１実施形態の半導体装置の構造
図１は、第１実施形態の半導体装置の構造を示す断面図である。
図１の半導体装置は、トンネルＦＥＴ（ＴＦＥＴ）の構成要素として、基板１と、素子分離絶縁膜２と、ウェル領域３と、チャネル領域４と、高濃度ソース拡散層５と、ドレイン拡散層６と、トンネル接合形成領域７と、ゲート絶縁膜１１と、ゲート電極１２と、第１の側壁絶縁膜１３と、第２の側壁絶縁膜１４と、シリサイド層１５と、層間絶縁膜１６とを備えている。高濃度ソース拡散層５とトンネル接合形成領域７はそれぞれ、本開示のソース拡散層と接合形成領域の例である。
基板１は例えば、シリコン基板などの半導体基板である。基板１は、ｐ型基板でもｎ型基板でもよい。図１には、基板１の表面に平行で、互いに垂直なＸ方向およびＹ方向と、基板１の表面に垂直なＺ方向が示されている。Ｘ方向とＹ方向はそれぞれ、ＴＦＥＴのゲート長方向とチャネル幅方向に相当する。基板１内には、ウェル領域３やチャネル領域４が形成されており、チャネル領域４上には、ＴＦＥＴのゲート構造が形成されている。なお、ＴＦＥＴがｎ型ＴＦＥＴの場合には、ウェル領域３をｐ型領域とし、ＴＦＥＴがｐ型ＴＦＥＴの場合には、ウェル領域３をｎ型領域とする。
素子分離絶縁膜２は、基板１の表面に形成された素子分離溝に埋め込まれている。素子分離絶縁膜２は、例えばシリコン酸化膜である。また、素子分離溝の深さは、例えば２００〜３００ｎｍである。
ゲート絶縁膜１１は、基板１上に形成されている。ゲート絶縁膜１１は、例えばシリコン酸化膜であり、ゲート絶縁膜１１の膜厚は、例えば０．５〜６．０ｎｍである。
ゲート電極１２は、ゲート絶縁膜１１上に形成されている。ゲート電極１２は、例えばポリシリコン層であり、ゲート電極１２の膜厚は、例えば５０〜２００ｎｍである。
第１の側壁絶縁膜（オフセットスペーサ）１３は、ゲート電極１２の側面に形成されている。第１の側壁絶縁膜１３は、例えばシリコン窒化膜であり、第１の側壁絶縁膜１３の膜厚は、例えば３．０〜１２．０ｎｍである。
第２の側壁絶縁膜１４は、ゲート電極１２の側面に第１の側壁絶縁膜１３を介して形成されている。第２の側壁絶縁膜１４は、例えばシリコン酸化膜である。
高濃度ソース拡散層５とドレイン拡散層６は、基板１の表面に、ゲート電極１２を挟むように形成されている。高濃度ソース拡散層５は、第１導電型を有しており、ドレイン拡散層６は、第１導電型と逆導電型の第２導電型を有している。例えば、ＴＦＥＴがｎ型ＴＦＥＴの場合には、高濃度ソース拡散層５はｐ型拡散層であり、ドレイン拡散層６はｎ型拡散層である。一方、ＴＦＥＴがｐ型ＴＦＥＴの場合には、高濃度ソース拡散層５はｎ型拡散層であり、ドレイン拡散層６はｐ型拡散層である。これらの場合、ｐ型拡散層が含有するｐ型不純物は、例えばボロン（Ｂ）であり、ｎ型拡散層が含有するｎ型不純物は、例えばヒ素（Ａｓ）である。
シリサイド層１５は、高濃度ソース拡散層５、ドレイン拡散層６、およびゲート電極１２の表面に形成されている。シリサイド層１５は、例えばニッケルシリサイド層である。
層間絶縁膜１６は、基板１上にＴＦＥＴを覆うように形成されている。層間絶縁膜１６は、例えばシリコン酸化膜である。
トンネル接合形成領域７は、高濃度ソース拡散層５とドレイン拡散層６との間に、高濃度ソース拡散層５に接し、ドレイン領域６と離隔されるように形成されている。トンネル接合形成領域７は、図１に示すように、第１導電型のソースエクステンション層７ａと、拡散抑制層７ｂと、第２導電型の表面ポケット層７ｃとを含んでいる。表面ポケット層７ｃは、本開示のポケット層の例である。本実施形態のトンネル接合形成領域７は、基板１の表面に形成された溝８の内部に、エピタキシャル成長により、ソースエクステンション層７ａ、拡散抑制層７ｂ、および表面ポケット層７ｃを順に形成することで形成される。溝８の形状の詳細については後述する。
ソースエクステンション層７ａは、高濃度ソース拡散層５と同じ第１導電型を有する半導体層である。ＴＦＥＴがｎ型ＴＦＥＴの場合には、ソースエクステンション層７ａは例えば、ボロンがドーピングされたシリコン層である。一方、ＴＦＥＴがｐ型ＴＦＥＴの場合には、ソースエクステンション層７ａは例えば、リン（Ｐ）がドーピングされたシリコン層である。ソースエクステンション層７ａの膜厚は、例えば４０ｎｍである。本実施形態のソースエクステンション層７ａは、高濃度ソース拡散層５に接しており、高濃度ソース拡散層５の一部として機能する。
表面ポケット層７ｃは、ソースエクステンション層７ａの上方に形成され、高濃度ソース拡散層５と逆導電型の第２導電型を有する半導体層である。ＴＦＥＴがｎ型ＴＦＥＴの場合には、表面ポケット層７ｃは例えば、リンがドーピングされたシリコン層である。一方、ＴＦＥＴがｐ型ＴＦＥＴの場合には、表面ポケット層７ｃは例えば、ボロンがドーピングされたシリコン層である。表面ポケット層７ｃの膜厚は、例えば１０ｎｍである。本実施形態では、ソースエクステンション層７ａと表面ポケット層７ｃが拡散抑制層７ｂを介して対向しており、ソースエクステンション層７ａと表面ポケット層７ｃとの間にトンネル電流が流れる。
拡散抑制層７ｂは、ソースエクステンション層７ａと表面ポケット層７ｃとの間に形成された半導体層である。拡散抑制層７ｂの膜厚は、例えば５ｎｍである。また、拡散抑制層７ｂは例えば、Ｓｉ：Ｃ層であり、シリコンと炭素を含有している。本発明者らの鋭意検討の結果、Ｓｉ：Ｃ層内のＣ原子には、ボロンやリンの拡散を抑制する作用があることが分かった。よって、ソースエクステンション層７ａと表面ポケット層７ｃとの間にこのような拡散抑制層７ｂを形成すれば、ソースエクステンション層７ａと表面ポケット層７ｃとの間でのボロンやリンなどの不純物の拡散を抑制することができる。
そこで、本実施形態では、ソースエクステンション層７ａと表面ポケット層７ｃとの間での不純物濃度の変化が急峻になるよう、エピタキシャル成長によりトンネル接合形成領域７を形成する。この際、本実施形態では、ソースエクステンション層７ａと表面ポケット層７ｃとの間に、拡散抑制層７ｂを形成する。よって、本実施形態によれば、その後の熱工程でソースエクステンション層７ａと表面ポケット層７ｃとの間で不純物が拡散することを抑制することができ、不純物濃度の変化の急峻性を維持することが可能となる。よって、本実施形態によれば、ＴＦＥＴのデバイス特性を向上させると共に、熱工程に起因するプロセスばらつきを抑制することが可能となる。
以下、トンネル接合形成領域７や拡散抑制層７ｂについて、さらに詳細に説明する。
本実施形態では、拡散抑制層７ｂ内のＳｉ原子とＣ原子との組成比を１−Ｘ：Ｘとする場合に、Ｘの値を３．０×１０−３〜３．０×１０−２に設定する。すなわち、本実施形態では、Ｓｉ原子とＣ原子の総数に対するＣ原子の割合を、０．３〜３．０Ａｔｏｍｉｃ％に設定する。理由は、Ｃ原子の割合が少なすぎると、拡散抑制層７ｂによる不純物の拡散抑制作用が弱くなり、Ｃ原子の割合が多すぎると、拡散抑制層７ｂ内に欠陥が生じるおそれがあるからである。ただし、Ｃ原子の割合は、０．３〜３．０Ａｔｏｍｉｃ％以外の値に設定してもよい。
また、本実施形態の拡散抑制層７ｂは、シリコンと、ゲルマニウムと、炭素を含有するＳｉＧｅ：Ｃ層としてもよい。拡散抑制層７ｂにゲルマニウムを添加することで、高濃度ソース拡散層５側のトンネル確率を向上させることが可能となる。この場合、Ｓｉ原子とＧｅ原子の総数に対するＧｅ原子の割合は、例えば５．０Ａｔｏｍｉｃ％以上に設定する。Ｇｅ原子の割合が多くなるほど、伝導帯と価電子帯との間のバンドギャップが狭くなるため、トンネル電流が流れやすくなる。また、本実施形態の拡散抑制層７ｂは、ゲルマニウムと炭素を含有するＧｅ：Ｃ層としてもよい。
符号Ｗ1は、ゲート電極１２の下面のＸ方向の幅を示す。また、符号Ｗ2は、トンネル接合形成領域７の上面とゲート電極１２の下面とが対向している領域のＸ方向の幅を示す。本実施形態では、幅Ｗ2が狭く、幅Ｗ1の半分未満に設定されているが（Ｗ2＜Ｗ1／２）、幅Ｗ2を広げて、幅Ｗ1の半分以上に設定してもよい（Ｗ2≧Ｗ1／２）。後者のような構造については、後述する第３実施形態で詳細に説明する。
２）第１実施形態の半導体装置の製造方法
図２〜図４は、第１実施形態の半導体装置の製造方法を示す断面図である。
図２〜図４は、第１実施形態の半導体装置の製造方法を示す断面図である。
まず、図２(ａ)に示すように、ＳＴＩ（Shallow Trench Isolation）法により、基板１の表面に素子分離絶縁膜２を形成する。次に、基板１の素子領域の表面に、不図示の絶縁膜を形成する。この絶縁膜は例えば、膜厚１０ｎｍ以下のシリコン酸化膜である。
次に、基板１内にウェル領域３とチャネル領域４（図２(ａ)を参照）を形成するためのイオン注入と活性化ＲＴＡ（Rapid Thermal Anneal）を行う。この際、ＴＦＥＴがｎ型ＴＦＥＴの場合には、ウェル領域３は例えば、ボロンを用いて２６０ｋｅＶ、２．０×１０１３ｃｍ−２のイオン注入条件で形成し、チャネル領域４は例えば、ヒ素を用いて８０ｋｅＶ、１．０×１０１３ｃｍ−２のイオン注入条件で形成する。一方、ＴＦＥＴがｐ型ＴＦＥＴの場合には、ウェル領域３は例えば、リンを用いて５００ｋｅＶ、３．０×１０１３ｃｍ−２のイオン注入条件で形成し、チャネル領域４は例えば、ボロンを用いて１０ｋｅＶ、１．５×１０１３ｃｍ−２のイオン注入条件で形成する。チャネル領域４を形成するためのイオン注入により、ソースエクステンション層７ａと表面ポケット層７ｃとの境界領域における閾値電圧を調整することができる。
次に、熱酸化またはＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）により、基板１上に、ゲート絶縁膜１１を形成するための絶縁材を形成する（図２(ａ)）。次に、この絶縁材上に、ゲート電極１２を形成するための電極材を堆積し、その後、この電極材へのプリドーピングを行う（図２(ａ)）。次に、この電極材上に、キャップ絶縁膜２１を堆積する（図２(ａ)）。キャップ絶縁膜２１は、例えばシリコン窒化膜である。
次に、光リソグラフィ、Ｘ線リソグラフィ、または電子ビームリソグラフィにより、ゲート加工用のレジストマスクを形成した後、ＲＩＥ（Reactive Ion Etching）により、キャップ絶縁膜２１と電極材をエッチングする。その結果、基板１上にゲート絶縁膜１１を介してゲート電極１２が形成される（図２(ａ)）。
なお、ゲート絶縁膜１１の例としては、ＳｉＯ２膜の他に、ＳｉＮ膜、ＳｉＯＮ膜、ｈｉｇｈ−ｋ絶縁膜（例えばＨｆＳｉＯＮ膜）などが挙げられる。また、ゲート電極１２の例としては、ポリシリコン層の他に、メタル層が挙げられる。
次に、熱酸化により、基板１やゲート電極１２の表面に、膜厚１．０〜２．０ｎｍの不図示の後酸化ＳｉＯ２膜を形成する。次に、図２(ａ)に示すように、ＬＰＣＶＤにより、基板１の全面に、第１の側壁絶縁膜１３を形成するための絶縁材（以下、絶縁材１３と表記する）を形成する。絶縁材１３の膜厚は、例えば３．０〜１２．０ｎｍである。
次に、図２(ｂ)に示すように、基板１のドレイン側をレジスト膜２２で覆う。次に、図２(ｃ)に示すように、レジスト膜２２をマスクとするエッチングにより、ソース側において、基板１とキャップ絶縁膜２１の上面の絶縁材１３を除去すると共に、基板１の表面に溝８を形成する。
本実施形態では、溝８を等方性エッチングにより形成する。そのため、溝８は、素子分離絶縁膜２とゲート電極１２との間だけでなく、ゲート電極１２の下方にまで拡がるように形成される。溝８を形成する際の横方向のエッチング量が、図１の幅Ｗ2の長さを決めることとなる。図２(ｃ)の工程により、トンネル接合形成領域７の形成予定領域が溝８によって形成される。本実施形態ではその後、レジスト膜２２を除去する。
次に、図３(ａ)に示すように、エピタキシャル成長により、溝８の内部にソースエクステンション層７ａと、拡散抑制層７ｂと、表面ポケット層７ｃとを順に形成する。その結果、溝８の内部にトンネル接合形成領域７が形成される。ソースエクステンション層７ａと表面ポケット層７ｃの一方は、例えば、ボロンがドーピングされたシリコン層であり、他方は例えば、リンがドーピングされたシリコン層である。また、拡散抑制層７ｂは、例えばＳｉ：Ｃ層である。
トンネル接合形成領域７は例えば、溝８の表面のシリコン酸化膜を希佛酸で除去した後、ＬＰＣＶＤ装置を使用して連続してソースエクステンション層７ａ、拡散抑制層７ｂ、表面ポケット層７ｃをエピタキシャル成長により形成することで形成される。
ボロンがドーピングされたシリコン層は例えば、８００℃以上の高温の下、水素雰囲気中で基板１等を加熱し、ＳｉＨ４、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＨＣｌ、Ｂ２Ｈ６等の反応ガスや水素と共に基板１上に供給することで形成される。一方、リンがドーピングされたシリコン層は例えば、これと同様の処理をＢ２Ｈ６の代わりにＰＨ３を使用して行うことで形成される。また、Ｓｉ：Ｃ層は例えば、７００℃以上の高温の下、水素雰囲気中で基板１等を加熱し、ＳｉＨ４、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＨＣｌ、ＳｉＨ３ＣＨ３等の反応ガスを水素と共に基板１上に供給することで形成される。
なお、基板１としては、溝８の底面が（１００）面となり、溝８の側面が（１１０）面となるものを用意することが望ましい。これにより、溝８の底面上に選択的にエピタキシャル半導体層（ソースエクステンション層７ａ、拡散抑制層７ｂ、および表面ポケット層７ｃ）を形成することが可能となる。
また、本実施形態では、表面ポケット層７ｃの上面の高さが、基板１の上面の高さと一致しているが、表面ポケット層７ｃの上面の高さは、基板１の上面より高くてもよい。
次に、図３(ｂ)に示すように、基板１のソース側をレジスト膜２３で覆う。次に、図３(ｂ)に示すように、レジスト膜２３をマスクとするエッチングにより、ドレイン側において、基板１とキャップ絶縁膜２１の上面の絶縁材１３を除去する。その結果、ゲート電極１２とキャップ絶縁膜２１の側面に第１の側壁絶縁膜１３が形成される。本実施形態ではその後、レジスト膜２３を除去する。
次に、図３(ｃ)に示すように、ゲート電極１２とキャップ絶縁膜２１の側面に、第１の側壁絶縁膜１３を介して第２の側壁絶縁膜１４を形成する。第２の側壁絶縁膜１４は例えば、基板１の全面に、第２の側壁絶縁膜１４を形成するための絶縁材を堆積し、ＲＩＥによりこの絶縁材をエッチングすることで形成される。
次に、図４(ａ)に示すように、基板１のドレイン側をレジスト膜２４で覆う。次に、図４(ａ)に示すように、レジスト膜２４をマスクとするイオン注入により、基板１の表面における高濃度ソース拡散層５の形成予定領域に、高濃度ソース拡散層５となる高濃度不純物領域を形成する。
この際、ＴＦＥＴがｎ型ＴＦＥＴの場合には、例えば、２．０〜５．０ｋｅＶ、１．０〜４．０×１０１５ｃｍ−２のイオン注入条件でボロンが注入される。一方、ＴＦＥＴがｐ型ＴＦＥＴの場合には、例えば、１５〜３０ｋｅＶ、１．０〜４．０×１０１５ｃｍ−２のイオン注入条件でヒ素が注入される。本実施形態ではその後、レジスト膜２４を除去する。
次に、図４(ｂ)に示すように、基板１のソース側をレジスト膜２５で覆う。次に、図４(ｂ)に示すように、レジスト膜２５をマスクとするイオン注入により、基板１の表面におけるドレイン拡散層６の形成予定領域に、ドレイン拡散層６となる高濃度不純物領域を形成する。
この際、ＴＦＥＴがｎ型ＴＦＥＴの場合には、例えば、１５〜３０ｋｅＶ、１．０〜４．０×１０１５ｃｍ−２のイオン注入条件でヒ素が注入される。一方、ＴＦＥＴがｐ型ＴＦＥＴの場合には、例えば、２．０〜５．０ｋｅＶ、１．０〜４．０×１０１５ｃｍ−２のイオン注入条件でボロンが注入される。本実施形態ではその後、レジスト膜２５を除去した後、図４(ａ)や図４(ｂ)の工程で注入された不純物を活性化するためのＲＴＡを行う。
本実施形態では、高濃度ソース拡散層５が、トンネル接合形成領域７と接するように形成される。より詳細には、高濃度ソース拡散層５は、トンネル接合形成領域７の一部と重なるように形成されることで、トンネル接合形成領域７の残りの部分と接することとなる。また、本実施形態では、ドレイン拡散層６が、トンネル接合形成領域７と離隔されるように形成される。
次に、図４(ｃ)に示すように、燐酸によりキャップ絶縁膜２１を除去する。次に、弗酸により不図示の自然酸化膜を除去する。次に、図４(ｃ)に示すように、高濃度ソース拡散層５、ドレイン拡散層６、およびゲート電極１２の表面にシリサイド層１５を自己整合的に形成する。
シリサイド層１５は例えば、ニッケルシリサイド層であり、次のような手順で形成される。まず、スパッタリングにより、基板１の全面にニッケル層を形成する。次に、シリサイデーションのためのＲＴＡを４００〜５００℃で行い、シリサイド層１５を形成する。次に、硫酸と過酸化水素水の混合溶液を用いたエッチングにより、残ったニッケル層を除去する。
その後、本実施形態では、基板１の全面に、ＴＥＯＳ膜、ＢＰＳＧ膜、シリコン窒化膜などの絶縁膜を堆積し、平坦化のためＣＭＰ（Chemical Mechanical Polishing）を行う。さらには、基板１上に、種々の層間絶縁膜、コンタクトプラグ、ビアプラグ、配線などを形成する。こうして、図１の半導体装置が製造される。
以上のように、本実施形態では、第１導電型の高濃度ソース拡散層５と第２導電型のドレイン拡散層６との間に、高濃度ソース拡散層５に接するトンネル接合形成領域７を形成する。また、トンネル接合形成領域７は、第１導電型のソースエクステンション層７ａと第２導電型の表面ポケット層７ｃとの間に、拡散抑制層７ｂを含んでいる。
よって、本実施形態によれば、熱工程を経てもなお、ソースエクステンション層７ａと表面ポケット層７ｃとの間での不純物濃度の変化が急峻なトンネル接合形成領域７を形成することが可能となる。
（第２実施形態）
１）第２実施形態の半導体装置の構造
図５は、第２実施形態の半導体装置の構造を示す断面図である。
１）第２実施形態の半導体装置の構造
図５は、第２実施形態の半導体装置の構造を示す断面図である。
本実施形態のゲート絶縁膜１１は、基板１上に形成された１つの第１の絶縁膜部分１１ａと、基板１上に第１の絶縁膜部分１１ａと隣接して形成された２つの第２の絶縁膜部分１１ｂとを含んでいる。第１の絶縁膜部分１１ａが、第１実施形態のゲート絶縁膜１１に相当する部分である。第１、第２の絶縁膜部分１１ａ、１１ｂは、例えばシリコン酸化膜である。
また、本実施形態のゲート電極１２は、第１の絶縁膜部分１１ａ上に形成された１つの第１の電極部分１２ａと、第２の絶縁膜部分１１ｂ上に形成された２つの第２の電極部分１２ｂと、第１の電極部分１２ａと第２の電極部分１２ｂとを接続するように形成された２つの第３の電極部分１２ｃとを含んでいる。第１の電極部分１２ａが、第１実施形態のゲート電極１２に相当する部分である。第１〜第３の電極部分１２ａ〜１２ｃは、例えばポリシリコン層である。
第２の電極部分１２ｂは、第１の電極部分１２ａの両側面に第１の側壁絶縁膜１３を介して形成されている。これらの第２の電極部分１２ｂのうち、ソース側の第２の電極部分１２ｂは、トンネル接合形成領域７が形成されたチャネル領域４上に形成されている。一方、ドレイン側の第２の電極部分１２ｂは、トンネル接合形成領域７のないチャネル領域４上に形成されている。そして、第２の側壁絶縁膜１４は、第１の電極部分１２ａの両側面に第１の側壁絶縁膜１３と第２の電極部分１２ｂとを介して形成されている。
本実施形態によれば、幅Ｗ2を長くし、トンネル接合形成領域７の上面とゲート電極１２の下面とが対向する領域の面積を広げることができる。よって、本実施形態によれば、トンネル電流（駆動電流）が流れる領域の面積を広げて、ソースエクステンション層７ａと表面ポケット層７ｃとの間により大きなトンネル電流を流すことが可能となる。また、本実施形態によれば、トンネル接合領域７の面積を広く取るために、基板１の表面に形成された溝８を横方向に大きくエッチングする必要がないため、エピタキシャル成長で形成されるトンネル接合形成領域７が、ゲート電極１２と短絡する可能性を低減することが可能となる。
２）第２実施形態の半導体装置の製造方法
図６〜図９は、第２実施形態の半導体装置の製造方法を示す断面図である。
図６〜図９は、第２実施形態の半導体装置の製造方法を示す断面図である。
まず、図６(ａ)〜図７(ｂ)の工程を、それぞれ図２(ａ)〜図３(ｂ)の工程と同様に実行する。ただし、図２(ａ)〜図３(ｂ)の工程を図６(ａ)〜図７(ｂ)の工程に置き換える際、ゲート絶縁膜１１、ゲート電極１２についてはそれぞれ、第１の絶縁膜部分１１ａ、第１の電極部分１２ａと読み替えるものとする。
次に、熱酸化により、基板１やトンネル接合形成領域７の表面に、第２の絶縁膜部分１１ｂを形成するための絶縁材を形成する（図７(ｃ)）。絶縁材の膜厚は、例えば０．５〜６．０ｎｍである。この絶縁材は例えば、ＬＰＣＶＤにより形成してもよい。この場合、絶縁材は、基板１の全面に形成されることとなる。
次に、基板１の全面に、第２の電極部分１２ｂを形成するための電極材を堆積し、その後、この電極材へのプリドーピングを行う（図７(ｃ)）。電極材の膜厚は、例えば５０〜１５０ｎｍである。
次に、ＲＩＥにより、電極材をエッチングする。その結果、基板１上に第２の絶縁膜部分１１ｂを介して第２の電極部分１２ｂが形成される（図７(ｃ)）。
次に、図８(ａ)に示すように、第１の電極部分１２ａとキャップ絶縁膜２１の側面に、第１の側壁絶縁膜１３と第２の電極部分１２ｂとを介して第２の側壁絶縁膜１４を形成する。第２の側壁絶縁膜１４は例えば、基板１の全面に、第２の側壁絶縁膜１４を形成するための絶縁材を堆積し、ＲＩＥによりこの絶縁材をエッチングすることで形成される。
次に、図８(ｂ)に示すように、燐酸によりキャップ絶縁膜２１を除去する。次に、図８(ｂ)に示すように、エピタキシャル成長により、第１および第２の電極部分１２ａ、１２ｂ上に第３の電極部分１２ｃを形成する。その結果、第１の電極部分１２ａと第２の電極部分１２ｂが短絡され、第１および第２の電極部分１２ａ、１２ｂの両方にゲート電圧を印加することが可能となる。なお、図８(ｂ)のエピタキシャル成長工程では、第３の電極部分１２ｃを形成するためのエピタキシャル半導体層が、基板１やトンネル接合形成領域７の表面にも形成される。
次に、図８(ｃ)〜図９(ｂ)の工程を、それぞれ図４(ａ)〜図４(ｃ)の工程と同様に実行する。図９(ｂ)には、高濃度ソース拡散層５、ドレイン拡散層６、およびゲート電極１２の表面にシリサイド層１５が形成された様子を示している。
その後、本実施形態では、基板１上に、種々の層間絶縁膜、コンタクトプラグ、ビアプラグ、配線などを形成する。こうして、図５の半導体装置が製造される。
以上のように、本実施形態によれば、ゲート電極１２を第１〜第３の電極部分１２ａ〜１２ｃにより構成することで、トンネル接合形成領域７の上面とゲート電極１２の下面とが対向する領域の面積を広げることができる。よって、本実施形態によれば、ソースエクステンション層７ａと表面ポケット層７ｃとの間により大きなトンネル電流を流すことが可能となる。
（第３実施形態）
１）第３実施形態の半導体装置の構造
図１０は、第３実施形態の半導体装置の構造を示す断面図である。
１）第３実施形態の半導体装置の構造
図１０は、第３実施形態の半導体装置の構造を示す断面図である。
第１実施形態では、トンネル接合形成領域７の上面とゲート電極１２の下面とが対向している領域のＸ方向の幅Ｗ2が、ゲート電極１２の下面のＸ方向の幅Ｗ1の半分未満に設定されているのに対し（Ｗ2＜Ｗ1／２）、第３実施形態では、幅Ｗ2が、幅Ｗ1の半分以上に設定されている（Ｗ2≧Ｗ1／２）。より詳細には、第３実施形態では、ゲート電極１２の下面が、全面的にトンネル接合形成領域７の上面と対向しており、幅Ｗ2が幅Ｗ1と一致している（Ｗ2＝Ｗ1）。
本実施形態によれば、第２実施形態と同様に、トンネル接合形成領域７の上面とゲート電極１２の下面とが対向する領域の面積を広くとることができる。よって、本実施形態によれば、第２実施形態と同様に、トンネル電流（駆動電流）が流れる領域の面積を広くとり、ソースエクステンション層７ａと表面ポケット層７ｃとの間により大きなトンネル電流を流すことが可能となる。
図１０では、基板１のドレイン側の表面に溝１０が形成され、溝１０の内部に半導体層９が形成されている。また、ドレイン拡散層６は、基板１の表面に形成されており、より詳細には、基板１の表面の半導体層９内の一部の領域に形成されている。また、トンネル接合形成領域７は、半導体層９には接しているが、ドレイン拡散層６とは離隔されている。このようなトンネル接合形成領域７、半導体層９、溝１０の形成方法の詳細については、後述することにする。
２）第３実施形態の半導体装置の製造方法
図１１〜図１３は、第３実施形態の半導体装置の製造方法を示す断面図である。なお、第１実施形態と共通の工程については、その説明を一部省略する。
図１１〜図１３は、第３実施形態の半導体装置の製造方法を示す断面図である。なお、第１実施形態と共通の工程については、その説明を一部省略する。
まず、図１１(ａ)に示すように、基板１の表面に素子分離絶縁膜２を形成する。次に、図１１(ａ)に示すように、基板１内にウェル領域３とチャネル領域４を形成する。
次に、図１１(ａ)に示すように、素子分離絶縁膜２間の基板１の表面全体をエッチングして、基板１の表面に溝８を形成する。次に、図１１(ａ)に示すように、エピタキシャル成長により、溝８の内部にソースエクステンション層７ａと、拡散抑制層７ｂと、表面ポケット層７ｃとを順に形成する。その結果、溝８の内部にトンネル接合形成領域７が形成される。ソースエクステンション層７ａと表面ポケット層７ｃの一方は、例えば、ボロンがドーピングされたシリコン層であり、他方は例えば、リンがドーピングされたシリコン層である。また、拡散抑制層７ｂは、例えばＳｉ：Ｃ層である。
次に、基板１上に、トンネル接合形成領域７を介して、ゲート絶縁膜１１を形成するための絶縁材を形成する（図１１(ｂ)）。次に、この絶縁材上に、ゲート電極１２を形成するための電極材を堆積する（図１１(ｂ)）。次に、この電極材上に、キャップ絶縁膜２１を堆積する（図１１(ｂ)）。次に、リソグラフィにより、ゲート加工用のレジストマスクを形成した後、ＲＩＥにより、キャップ絶縁膜２１と電極材をエッチングする。その結果、基板１上のトンネル接合形成領域７上に、ゲート絶縁膜１１を介してゲート電極１２が形成される（図１１(ｂ)）。次に、図１１(ｂ)に示すように、基板１の全面に、第１の側壁絶縁膜１３を形成するための絶縁材（以下、絶縁材１３と表記する）を形成する。
次に、図１１(ｃ)に示すように、基板１のソース側をレジスト膜２３で覆う。次に、図１１(ｃ)に示すように、レジスト膜２３をマスクとするエッチングにより、ドレイン側において、トンネル接合形成領域７とキャップ絶縁膜２１の上面の絶縁材１３を除去すると共に、トンネル接合形成領域７をエッチングして基板１の表面に溝１０を形成する。本実施形態ではその後、レジスト膜２３を除去する。
本実施形態では、溝１０を異法性エッチングにより形成する。そのため、溝１０は、素子分離絶縁膜２とゲート電極１２との間のみに形成され、ゲート電極１２の下方までは拡がらない。その結果、本実施形態では、図１０に示すように、幅Ｗ2の長さが幅Ｗ1の長さと等しくなる（Ｗ2＝Ｗ1）。
なお、溝１０は、等方性エッチングにより形成してもよい。この場合、溝１０は、素子分離絶縁膜２とゲート電極１２との間だけでなく、ゲート電極１２の下方にまで拡がるように形成される。その結果、幅Ｗ2の長さは幅Ｗ1の長さよりも短くなる（Ｗ2＜Ｗ1）。
次に、図１２(ａ)に示すように、絶縁材１３とキャップ絶縁膜２１をマスクとするエピタキシャル成長により、溝１０の内部に半導体層９を形成する。半導体層９は例えば、イントリンシック型（ｉ型）のシリコン層である。なお、本実施形態では、半導体層９の上面の高さが、基板１の上面の高さと一致しているが、半導体層９の上面の高さは、基板１の上面より高くてもよい。
次に、図１２(ｂ)に示すように、基板１のドレイン側をレジスト膜２２で覆う。次に、図１２(ｂ)に示すように、レジスト膜２２をマスクとするエッチングにより、ソース側において、トンネル接合形成領域７とキャップ絶縁膜２１の上面の絶縁材１３を除去する。その結果、ゲート電極１２とキャップ絶縁膜２１の側面に第１の側壁絶縁膜１３が形成される。本実施形態ではその後、レジスト膜２２を除去する。
次に、図１２(ｃ)に示すように、ゲート電極１２とキャップ絶縁膜２１の側面に、第１の側壁絶縁膜１３を介して第２の側壁絶縁膜１４を形成する。第２の側壁絶縁膜１４は例えば、基板１の全面に、第２の側壁絶縁膜１４を形成するための絶縁材を堆積し、ＲＩＥによりこの絶縁材をエッチングすることで形成される。
次に、図１３(ａ)に示すように、基板１のドレイン側をレジスト膜２４で覆う。次に、図１３(ａ)に示すように、レジスト膜２４をマスクとするイオン注入により、基板１の表面に高濃度ソース拡散層５となる高濃度不純物領域を形成する。本実施形態ではその後、レジスト膜２４を除去する。
次に、図１３(ｂ)に示すように、基板１のソース側をレジスト膜２５で覆う。次に、図１３(ｂ)に示すように、レジスト膜２５をマスクとするイオン注入により、基板１の表面にドレイン拡散層６となる高濃度不純物領域を形成する。本実施形態ではその後、レジスト膜２５を除去した後、図１３(ａ)や図１３(ｂ)の工程で注入された不純物を活性化するためのＲＴＡを行う。
本実施形態のドレイン拡散層６は、図１３(ｂ)に示すように、基板１の表面の半導体層９内に、トンネル接合形成領域７と離隔されるように形成される。
次に、図１３(ｃ)に示すように、燐酸によりキャップ絶縁膜２１を除去する。次に、図１３(ｃ)に示すように、高濃度ソース拡散層５、ドレイン拡散層６、およびゲート電極１２の表面にシリサイド層１５を自己整合的に形成する。
その後、本実施形態では、基板１の全面に、ＴＥＯＳ膜、ＢＰＳＧ膜、シリコン窒化膜などの絶縁膜を堆積し、平坦化のためＣＭＰを行う。さらには、基板１上に、種々の層間絶縁膜、コンタクトプラグ、ビアプラグ、配線などを形成する。こうして、図１０の半導体装置が製造される。
以上のように、本実施形態によれば、幅Ｗ2を幅Ｗ1の半分以上に設定することで、トンネル接合形成領域７の上面とゲート電極１２の下面とが対向する領域の面積を広くとることができる。よって、本実施形態によれば、ソースエクステンション層７ａと表面ポケット層７ｃとの間により大きなトンネル電流を流すことが可能となる。なお、第３実施形態の構造は、第２実施形態の構造と組み合わせて適用してもよい。
（第４実施形態）
図１４は、第４実施形態の半導体装置の構造を示す断面図である。本実施形態の半導体装置は、第１〜第３実施形態のＴＦＥＴとは異なる構造のＦＥＴを備えている。
図１４は、第４実施形態の半導体装置の構造を示す断面図である。本実施形態の半導体装置は、第１〜第３実施形態のＴＦＥＴとは異なる構造のＦＥＴを備えている。
本実施形態の基板１は、ＳＯＩ（Semiconductor On Insulator）基板であり、半導体基板１ａと、半導体基板１ａ上に形成された埋込絶縁膜１ｂと、埋込絶縁膜１ｂ上に形成された半導体層１ｃとを備えている。半導体基板１ａ、埋込絶縁膜１ｂ、半導体層１ｃはそれぞれ、例えばシリコン基板、シリコン酸化膜、シリコン層である。
本実施形態では、ゲート電極１２の下部領域がソース領域となり、ゲート電極１２の横方向の両領域が共にドレイン領域となる。よって、本実施形態では、半導体層１ｃ内に、ゲート電極１２を挟むように２つのドレイン拡散層６が形成されている。また、トンネル接合形成領域７は、ゲート電極１２の下部の半導体層１ｃ内においてドレイン拡散層６間に形成されており、下から順にソースエクステンション層７ａ、拡散抑制層７ｂ、および表面ポケット層７ｃを含んでいる。
高濃度ソース拡散層５は、図１４には図示されていないが、トンネル接合形成領域７のＹ方向の半導体層１ｃ内に、トンネル接合形成領域７に接するように形成されている。本実施形態の高濃度ソース拡散層５は、第１実施形態の高濃度ソース拡散層５がトンネル接合形成領域７のＸ方向の側面に接するのと同様に、トンネル接合形成領域７のＹ方向の側面に接している。本実施形態の高濃度ソース拡散層５は、上部にゲート電極１２が形成されていない領域まで引き出されており、その領域で高濃度ソース拡散層５上にコンタクトプラグが形成されている。
本実施形態では、ゲート電極１２の下面が、全面的にトンネル接合形成領域７の上面と対向しており、幅Ｗ2が幅Ｗ1と一致している（Ｗ2＝Ｗ1）。
本実施形態では、ＴＦＥＴがｎ型ＴＦＥＴの場合には、高濃度ソース拡散層５とソースエクステンション層７ａはｐ型層であり、ドレイン拡散層６はいずれもｎ型層である。また、表面ポケット領域７ｃはｎ型層であり、拡散抑制層７ｂは例えばＳｉ：Ｃ層である。また、半導体層１ｃは、ｐ−型層またはｉ型（イントリンシック型）層である。前者の場合、トンネル接合形成領域７とドレイン拡散層６との間に介在する第１、第２の半導体領域３１、３２は、いずれもｐ−型層となり、後者の場合には、第１、第２の半導体領域３１、３２は、いずれもｉ層となる。
本実施形態では、第１〜第３実施形態と同様に、導電型の異なるソースエクステンション層７ａと表面ポケット層７ｃとの間に、拡散抑制層７ｂが形成されている。よって、本実施形態によれば、第１〜第３実施形態と同様に、熱工程を経てもなお、ソースエクステンション層７ａと表面ポケット層７ｃとの間での不純物濃度の変化が急峻なトンネル接合形成領域７を形成することが可能となる。
このように、本実施形態によれば、不純物濃度の変化が急峻なトンネル接合形成領域７を、例えば図１４に示すＦＥＴのように、第１〜第３実施形態のＴＦＥＴとは異なる構造のＦＥＴにも適用することが可能となる。
なお、本実施形態の半導体装置は例えば、トンネル接合形成領域７、溝８、ゲート絶縁膜１１、ゲート電極１２等を第３実施形態の方法と同様に形成し、高濃度ソース拡散層５やドレイン拡散層６の形成位置を本実施形態の位置に変更することで製造可能である。
以上、第１から第４実施形態について説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することを意図したものではない。これらの実施形態は、その他の様々な形態で実施することができる。また、これらの実施形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことにより、様々な変形例を得ることもできる。これらの形態や変形例は、発明の範囲や要旨に含まれており、特許請求の範囲及びこれに均等な範囲には、これらの形態や変形例が含まれる。
１：基板、１ａ：半導体基板、１ｂ：埋込絶縁膜、１ｃ：半導体層、
２：素子分離絶縁膜、３：ウェル領域、４：チャネル領域、
５：高濃度ソース拡散層、６：ドレイン拡散層、７：トンネル接合形成領域、
７ａ：ソースエクステンション層、７ｂ：拡散抑制層、７ｃ：表面ポケット層、
８：溝、９：半導体層、１０：溝、
１１：ゲート絶縁膜、１１ａ〜１１ｂ：第１〜第２の絶縁膜部分、
１２：ゲート電極、１２ａ〜１２ｃ：第１〜第３の電極部分、
１３：第１の側壁絶縁膜、１４：第２の側壁絶縁膜、
１５：シリサイド層、１６：層間絶縁膜、
２１：キャップ絶縁膜、２２〜２５：レジスト膜、
３１：第１の半導体領域、３２：第２の半導体領域
２：素子分離絶縁膜、３：ウェル領域、４：チャネル領域、
５：高濃度ソース拡散層、６：ドレイン拡散層、７：トンネル接合形成領域、
７ａ：ソースエクステンション層、７ｂ：拡散抑制層、７ｃ：表面ポケット層、
８：溝、９：半導体層、１０：溝、
１１：ゲート絶縁膜、１１ａ〜１１ｂ：第１〜第２の絶縁膜部分、
１２：ゲート電極、１２ａ〜１２ｃ：第１〜第３の電極部分、
１３：第１の側壁絶縁膜、１４：第２の側壁絶縁膜、
１５：シリサイド層、１６：層間絶縁膜、
２１：キャップ絶縁膜、２２〜２５：レジスト膜、
３１：第１の半導体領域、３２：第２の半導体領域
Claims (7)
- 基板と、
前記基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記基板の表面に前記ゲート電極を挟むように形成された、第１導電型のソース拡散層および前記第１導電型と逆導電型の第２導電型のドレイン拡散層と、
前記ソース拡散層と前記ドレイン拡散層との間に、前記ソース拡散層に接するように形成された接合形成領域とを備え、
前記接合形成領域は、
前記第１導電型のソースエクステンション層と、
前記ソースエクステンション層の上方に形成された、前記第２導電型のポケット層と、
前記ソースエクステンション層と前記ポケット層との間に形成され、炭素およびゲルマニウムを含有しており、前記ソースエクステンション層と前記ポケット層との間での不純物の拡散を抑制する拡散抑制層とを含み、
前記ゲート絶縁膜は、前記基板上に形成された第１の絶縁膜部分と、前記基板上に前記第１の絶縁膜部分と隣接して形成された第２の絶縁膜部分とを含み、
前記ゲート電極は、前記第１の絶縁膜部分上に形成された第１の電極部分と、前記第２の絶縁膜部分上に形成された第２の電極部分と、前記第１の電極部分と前記第２の電極部分とを接続するように形成された第３の電極部分とを含む、
半導体装置。 - 基板と、
前記基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記基板の表面に前記ゲート電極を挟むように形成された、第１導電型のソース拡散層および前記第１導電型と逆導電型の第２導電型のドレイン拡散層と、
前記ソース拡散層と前記ドレイン拡散層との間に、前記ソース拡散層に接するように形成された接合形成領域とを備え、
前記接合形成領域は、
前記第１導電型のソースエクステンション層と、
前記ソースエクステンション層の上方に形成された、前記第２導電型のポケット層と、
前記ソースエクステンション層と前記ポケット層との間に形成され、炭素を含有しており、前記ソースエクステンション層と前記ポケット層との間での不純物の拡散を抑制する拡散抑制層と、
を含む半導体装置。 - 前記拡散抑制層はさらに、ゲルマニウムを含有する、請求項２に記載の半導体装置。
- 前記ゲート絶縁膜は、前記基板上に形成された第１の絶縁膜部分と、前記基板上に前記第１の絶縁膜部分と隣接して形成された第２の絶縁膜部分とを含み、
前記ゲート電極は、前記第１の絶縁膜部分上に形成された第１の電極部分と、前記第２の絶縁膜部分上に形成された第２の電極部分と、前記第１の電極部分と前記第２の電極部分とを接続するように形成された第３の電極部分とを含む、
請求項２または３に記載の半導体装置。 - 前記接合形成領域の上面と前記ゲート電極の下面とが対向している領域のゲート長方向の幅は、前記ゲート電極の下面の前記ゲート長方向の幅の半分以上である、
請求項２から４のいずれか１項に記載の半導体装置。 - 基板と、
前記基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記基板の表面に前記ゲート電極を挟むように形成された、第１導電型の第１のドレイン拡散層および前記第１導電型の第２のドレイン拡散層と、
前記第１のドレイン拡散層と前記第２のドレイン拡散層との間に形成された接合形成領域と、
前記接合形成領域に接するように形成された、前記第１導電型と逆導電型の第２導電型のソース拡散層とを備え、
前記接合形成領域は、
前記第２導電型のソースエクステンション層と、
前記ソースエクステンション層の上方に形成された、前記第１導電型のポケット層と、
前記ソースエクステンション層と前記ポケット層との間に形成され、炭素を含有しており、前記ソースエクステンション層と前記ポケット層との間での不純物の拡散を抑制する拡散抑制層と、
を含む半導体装置。 - さらに、
前記第１のドレイン拡散層と前記接合形成領域との間に介在する、前記第２導電型またはイントリンシック型の第１の半導体領域と、
前記第２のドレイン拡散層と前記接合形成領域との間に介在する、前記第２導電型またはイントリンシック型の第２の半導体領域と、
を備える請求項６に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012184474A JP5728444B2 (ja) | 2012-08-23 | 2012-08-23 | 半導体装置およびその製造方法 |
| US13/766,566 US8841191B2 (en) | 2012-08-23 | 2013-02-13 | Semiconductor device and method of manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012184474A JP5728444B2 (ja) | 2012-08-23 | 2012-08-23 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014041974A JP2014041974A (ja) | 2014-03-06 |
| JP5728444B2 true JP5728444B2 (ja) | 2015-06-03 |
Family
ID=50147230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012184474A Expired - Fee Related JP5728444B2 (ja) | 2012-08-23 | 2012-08-23 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8841191B2 (ja) |
| JP (1) | JP5728444B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10818753B2 (en) | 2019-03-18 | 2020-10-27 | International Business Machines Corporation | VTFET having a V-shaped groove at the top junction region |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6043193B2 (ja) * | 2013-01-28 | 2016-12-14 | 株式会社東芝 | トンネルトランジスタ |
| JP2015095568A (ja) * | 2013-11-12 | 2015-05-18 | 株式会社東芝 | 半導体装置 |
| CN103560144B (zh) * | 2013-11-13 | 2016-02-17 | 北京大学 | 抑制隧穿晶体管泄漏电流的方法及相应的器件和制备方法 |
| EP3010044B1 (en) * | 2014-10-13 | 2019-02-13 | IMEC vzw | Layered structure of a p-TFET |
| DE102014018382B4 (de) * | 2014-12-15 | 2018-07-26 | Forschungszentrum Jülich GmbH | Tunnel-Feldeffekttransistor sowie Verfahren zu dessen Herstellung |
| US9728639B2 (en) | 2015-01-02 | 2017-08-08 | Samsung Electronics Co., Ltd. | Tunnel field effect transistors having low turn-on voltage |
| JP6429688B2 (ja) * | 2015-03-12 | 2018-11-28 | 国立研究開発法人物質・材料研究機構 | トンネル電界効果トランジスタ及びその使用方法 |
| JP2016213408A (ja) | 2015-05-13 | 2016-12-15 | 株式会社東芝 | トンネルｆｅｔ |
| JP6487288B2 (ja) * | 2015-07-17 | 2019-03-20 | 国立大学法人東北大学 | 電界効果トランジスタおよびその駆動方法 |
| CN107924941B (zh) * | 2015-09-01 | 2020-09-04 | 华为技术有限公司 | 隧穿场效应晶体管及其制备方法 |
| WO2017079928A1 (zh) * | 2015-11-11 | 2017-05-18 | 华为技术有限公司 | 隧穿场效应晶体管及其制备方法 |
| US9966141B2 (en) * | 2016-02-19 | 2018-05-08 | Nscore, Inc. | Nonvolatile memory cell employing hot carrier effect for data storage |
| US10276663B2 (en) * | 2016-07-18 | 2019-04-30 | United Microelectronics Corp. | Tunneling transistor and method of fabricating the same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6399580A (ja) * | 1987-10-01 | 1988-04-30 | Semiconductor Res Found | トンネル注入制御半導体デバイス |
| JP2675925B2 (ja) * | 1991-03-07 | 1997-11-12 | 沖電気工業株式会社 | Ｍｏｓ ｆｅｔ |
| JPH04370977A (ja) | 1991-06-20 | 1992-12-24 | Seiko Epson Corp | 量子化電界効果トランジスタ |
| JPH05190847A (ja) | 1992-01-08 | 1993-07-30 | Kawasaki Steel Corp | Ｍｏｓ型半導体装置 |
| JPH09260692A (ja) | 1996-03-26 | 1997-10-03 | Hitachi Cable Ltd | 化合物半導体ウェハ及び半導体装置 |
| JP2001068632A (ja) | 1999-08-25 | 2001-03-16 | Mitsubishi Electric Corp | 半導体記憶装置および製造方法 |
| JP2001102608A (ja) | 1999-09-27 | 2001-04-13 | Japan Energy Corp | 太陽電池およびトンネルダイオード |
| US7109099B2 (en) * | 2003-10-17 | 2006-09-19 | Chartered Semiconductor Manufacturing Ltd. | End of range (EOR) secondary defect engineering using substitutional carbon doping |
| US20090057784A1 (en) * | 2007-09-04 | 2009-03-05 | Applied Intellectual Propersties Co., Ltd. | Extension tailored device |
| US9577079B2 (en) * | 2009-12-17 | 2017-02-21 | Infineon Technologies Ag | Tunnel field effect transistors |
| JP5559639B2 (ja) * | 2010-08-25 | 2014-07-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2013069977A (ja) * | 2011-09-26 | 2013-04-18 | Toshiba Corp | 半導体装置の製造方法 |
-
2012
- 2012-08-23 JP JP2012184474A patent/JP5728444B2/ja not_active Expired - Fee Related
-
2013
- 2013-02-13 US US13/766,566 patent/US8841191B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10818753B2 (en) | 2019-03-18 | 2020-10-27 | International Business Machines Corporation | VTFET having a V-shaped groove at the top junction region |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140054657A1 (en) | 2014-02-27 |
| US8841191B2 (en) | 2014-09-23 |
| JP2014041974A (ja) | 2014-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5728444B2 (ja) | 半導体装置およびその製造方法 | |
| US11211477B2 (en) | FinFETs having epitaxial capping layer on fin and methods for forming the same | |
| US9892912B2 (en) | Method of manufacturing stacked nanowire MOS transistor | |
| JP5173582B2 (ja) | 半導体装置 | |
| US9905646B2 (en) | V-shaped epitaxially formed semiconductor layer | |
| JP5286701B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20180040720A1 (en) | FINFET Structure and Method for Fabricating the Same | |
| US8735993B2 (en) | FinFET body contact and method of making same | |
| JP5607420B2 (ja) | 電界効果トランジスタ（ｆｅｔ）インバータとその製造方法（単一ゲート・インバータのナノワイヤ・メッシュ） | |
| US7714394B2 (en) | CMOS semiconductor devices having elevated source and drain regions and methods of fabricating the same | |
| JP4277021B2 (ja) | 半導体装置 | |
| JP4847152B2 (ja) | 半導体装置とその製造方法 | |
| JP5630185B2 (ja) | 半導体装置及びその製造方法 | |
| US20130187207A1 (en) | Replacement source/drain finfet fabrication | |
| JP5772068B2 (ja) | 半導体装置及びその製造方法 | |
| JP2010251344A (ja) | 半導体装置およびその製造方法 | |
| JPWO2007034553A1 (ja) | 半導体装置およびその製造方法 | |
| JP5925740B2 (ja) | トンネル電界効果トランジスタ | |
| WO2004097943A1 (ja) | 半導体装置とその製造方法 | |
| JP2009158677A (ja) | 半導体装置の製造方法及び混成トランジスタ用半導体装置の製造方法 | |
| JP2009522800A (ja) | 半導体装置の製造方法およびこの方法によって得られた半導体装置 | |
| US20090085075A1 (en) | Method of fabricating mos transistor and mos transistor fabricated thereby | |
| CN109473398B (zh) | 半导体元件及其制造方法 | |
| JP2008263114A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP6840199B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150310 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150406 |
|
| LAPS | Cancellation because of no payment of annual fees |