JP6043193B2 - トンネルトランジスタ - Google Patents
トンネルトランジスタ Download PDFInfo
- Publication number
- JP6043193B2 JP6043193B2 JP2013013150A JP2013013150A JP6043193B2 JP 6043193 B2 JP6043193 B2 JP 6043193B2 JP 2013013150 A JP2013013150 A JP 2013013150A JP 2013013150 A JP2013013150 A JP 2013013150A JP 6043193 B2 JP6043193 B2 JP 6043193B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- diffusion layer
- source
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 77
- 238000009792 diffusion process Methods 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 17
- 239000010408 film Substances 0.000 description 99
- 239000000758 substrate Substances 0.000 description 53
- 238000005468 ion implantation Methods 0.000 description 31
- 238000000034 method Methods 0.000 description 27
- 238000001459 lithography Methods 0.000 description 17
- 239000007772 electrode material Substances 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 15
- 238000001020 plasma etching Methods 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 12
- 229910052698 phosphorus Inorganic materials 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 11
- 238000000137 annealing Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 229910021332 silicide Inorganic materials 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052785 arsenic Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- -1 NiSi Chemical compound 0.000 description 4
- 229910005883 NiSi Inorganic materials 0.000 description 4
- 229910005881 NiSi 2 Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0895—Tunnel injectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
本発明の実施形態は、半導体装置に関する。
トンネル電界効果トランジスタ（ＴＦＥＴ）は、ソースとドレインの半導体の極性が異なる、非対称な拡散層を有した消費電力の小さいＬＳＩ応用が可能なトランジスタである。ソース側にソースとは逆の導電性を有するポケット領域を挿入したｐ−ｎ−ｉ−ｎ型ＴＦＥＴが知られている。
しかし、従来のｐ−ｎ−ｉ−ｎ型ＴＦＥＴは、反転層とポケット領域とが接合して接合リークが増大し、サブスレッショルド・スウィング（Sub-threshold Swing、以下ＳＳと記載する）が劣化するという問題があった。また、寄生的なｎ−ｉ−ｎ型構造に由来するＭＯＳＦＥＴのモードが現れ、急峻なＳＳを実現できないという問題があった
本発明は、サブスレッショルド・スウィングの劣化を防止した半導体装置を提供することを目的とする。
本実施形態によれば、半導体装置は、半導体層に離間して設けられた、第１導電型の第１拡散層、及び前記第１導電型とは逆導電型の第２導電型の第２拡散層と、前記第１拡散層と前記第２拡散層との間の前記半導体層上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記半導体層の表面部に、前記第１拡散層に隣接して設けられた前記第２導電型のポケット領域と、前記ポケット領域の少なくとも一部を覆うように前記半導体層に設けられた前記第１導電型の第１エクステンション領域と、を備える。前記第１エクステンション領域の前記第２拡散層側端部は、前記ポケット領域の前記第２拡散層側端部よりも前記第２拡散層側に位置している。
本発明の実施形態の説明に先立ち、発明者らが本発明をなすに至った経緯について説明する。
図１はトンネルトランジスタの模式図であり、Ｐ型のソース領域（ソース電極）１２及びＮ型のドレイン領域（ドレイン電極）１４が、ゲート電極１６を挟むように基板１０内に設けられている。ソース領域１２とドレイン領域１４との間において、ソース領域１２に隣接してＰ型のソースエクステンション領域１８及びＮ型のポケット領域２０が形成されている。ソースエクステンション領域１８はソース領域１２と同じ極性を有し、ポケット領域２０はソース領域１２と逆の極性を有している。ポケット領域２０は、半導体基板１０の表面部に形成されており、ゲート電極１６の端部下方まで延びている。また、ポケット領域２０の下側はソースエクステンション領域１８に接触しており、ドレイン側端部は基板１０の半導体層と接触している。言い換えれば、ソース−ドレイン方向（図中横方向）において、ポケット領域２０のドレイン側端部は、ソースエクステンション領域１８のドレイン側端部と同じ位置か、又はソースエクステンション領域１８のドレイン側端部よりもドレイン側に位置している。
ゲート電極１６はゲート絶縁膜２２を介して基板１０上に設けられている。また、ゲート電極１６の側壁部には側壁絶縁膜２４が設けられている。
このトンネルトランジスタのオフ時及びオン時のエネルギーバンド図を図２に示す。バンド図は、ソースのトンネルが生じる領域からドレインへの伝導方向に沿って示されている。
ソース電極１２を０Ｖとし、ドレイン電極１４に正の電位を与えた場合、ゲート電極１６に与えられる電位にもとづいて、ソース−ドレイン間に流れる電流値が変化する。ゲート電極１６にバイアスＶｇ＝０Ｖを与えたとき、電流値が非常に小さいオフ状態が実現し、図２の実線に対応するバンドが得られる。ここで、Ｅｃは伝導帯のエネルギーを示し、Ｅｖは価電子帯のエネルギーを示している。ポケット領域２０が形成されているため、バンドのソース領域に凹凸が存在する。
ゲート電極１６に正の電位（Ｖｇ＞０）を与えた場合、チャネル中のバンドは価電子帯側へ曲げられ、図２の破線に対応するバンドが得られる。チャネルの伝導帯の最低エネルギーがソースの価電子帯の最高エネルギーを下回った際、ソースの価電子帯を占有する電子はチャネル中の伝導帯へ移動し、バンド間トンネリング（BTBT：Band to Band Tunneling）が生じる。このトンネルした電子がチャネルの伝導帯に移動すると、その電子は、電場および濃度勾配による影響を受け、輸送されてドレイン電極に到達し、電流が流れる。一方、ソース中の価電子帯において、トンネリングした後には正孔が生じる。この正孔はソース中の電場及び濃度勾配に従ってソース電極へと到達する。
しかしながら、図２のようなオン状態が実現された場合、図２中の矢印に示すように、チャネル中の電子はエネルギーのバリアを乗り越える必要があり、このような動作モードにおいては、ＳＳ（サブスレッショルド・スウィング）は、ＭＯＳＦＥＴの理論的限界値が下限となり、急峻なＳＳを実現できなかった。また、チャネル反転層とポケット領域２０とが接合して接合リークが増大することで、ＳＳが劣化していた。
以下の実施形態では、上記のような課題を解決する。以下、本発明の実施の形態を図面に基づいて説明する。
（第１の実施形態）図３は第１の実施形態に係る半導体装置の断面図である。半導体装置は、半導体基板（半導体層）１００上に形成されたゲート絶縁膜１０２と、ゲート絶縁膜１０２上に形成されたゲート電極１１０と、半導体基板１００内にゲート電極１１０を挟むように形成されたＰ型のソース領域（ソース電極）１０４及びＮ型のドレイン領域（ドレイン電極）１０６とを備えたＮ型トンネルトランジスタである。半導体基板１００は、例えば、ＳＯＩ基板である。
ゲート電極１１０の両側壁部には、側壁絶縁膜１２０が形成されている。
図３に示すように、ソース領域１０４とドレイン領域１０６との間において、ソース領域１０４に隣接してＰ型のソースエクステンション領域１０４ｂ及びＮ型のポケット領域１０４ｃが形成されている。ソースエクステンション領域１０４ｂはソース領域１０４と同じ極性を有し、ポケット領域１０４ｃはソース領域１０４と逆の極性を有している。
ポケット領域１０４ｃは、半導体基板１００の表面部に形成されており、ゲート電極１１０の端部下方まで延びている。また、ポケット領域１０４ｃ（のドレイン側）はソースエクステンション領域１０４ｂに覆われている。言い換えれば、ソース−ドレイン方向（図中横方向）において、ソースエクステンション領域１０４ｂのドレイン側端部は、ポケット領域１０４ｃのドレイン側端部よりもドレイン側に位置している。
ソース領域１０４、ドレイン領域１０６、ゲート電極１１０の上面部にはそれぞれシリサイド層１０４ａ、１０６ａ、１１０ａが形成されている。
図３に示すＮ型トンネルトランジスタのオフ時及びオン時のエネルギーバンド図を図４に示す。バンド図は、ソースのトンネルが生じる領域からドレインへの伝導方向に沿って示されている。
ソース電極１０４を０Ｖとし、ドレイン電極１０６に正の電位を与えた場合、ゲート電極１１０に与えられる電位にもとづいて、ソース−ドレイン間に流れる電流値が変化する。ゲート電極１１０にバイアスＶｇ＝０Ｖを与えたとき、電流値が非常に小さいオフ状態が実現し、図４の実線に対応するバンドが得られる。ここで、Ｅｃは伝導帯のエネルギーを示し、Ｅｖは価電子帯のエネルギーを示している。ソース−ドレイン方向においてソースエクステンション領域１０４ｂをポケット領域１０４ｃに隣接させることにより、ポケット領域１０４ｃは完全に空乏化された状態になり、バンドに凹凸が無くなる。
ゲート電極１１０に正の電位（Ｖｇ＞０）を与えた場合、図４の破線に対応するバンドが得られる。図３に示すトンネルトランジスタはＢＴＢＴが縦方向（チャネル−ゲート方向）である。ソースからチャネルへトンネルした電子はエネルギーバリアが存在しないため、ＭＯＳＦＥＴモードで実現されるような制約は無く、急峻なＳＳが実現される。
また、本実施形態によれば、ポケット領域１０４ｃがソースエクステンション領域１０４ｂに覆われているため、チャネル反転層とポケット領域１０４ｃとが接合して接合リークが増大することを抑制できる。
このように、本実施形態によれば、サブスレッショルド・スウィングの劣化を防止することができる。
次に、本実施形態による半導体装置の製造方法を図５Ａ（ａ）〜（ｃ）、図５Ｂ（ｄ）〜（ｆ）、図５Ｃ（ｇ）〜（ｉ）を用いて説明する。
まず、図５Ａ（ａ）に示すように、半導体基板１００となるＢＯＸ（Buried Oxide）−ＳＯＩ（Silicon on Insulator）構造のＳＯＩ基板上に、熱酸化法により、ゲート絶縁膜１０２となるシリコン酸化膜１０２０を形成する。続いて、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、シリコン酸化膜１０２０上に、ゲート電極１１０用の電極材１１００を堆積する。電極材は例えばポリシリコンであり、リン等のＮ型不純物がドーピングされている。さらに、電極材上にＳｉ３Ｎ４膜等の絶縁膜（ゲートハードマスク材）１５０を形成する。
半導体基板１００は、III−Ｖ化合物半導体基板等を用いてもよい。また、ゲート絶縁膜１０２及びゲート電極１１０は、熱酸化膜／ポリシリコンの積層構造でなく、ｈｉｇｈ−ｋ／メタルの積層構造にしてもよい。
次に、図５Ａ（ｂ）に示すように、絶縁膜１５０上にレジスト１５２を塗布し、リソグラフィとＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、絶縁膜１５０を加工する。そして、絶縁膜１５０をマスクとして電極材１１００及びシリコン酸化膜１０２０を加工し、ゲート電極１１０及びゲート絶縁膜１０２を形成する。ゲート電極１１０及びゲート絶縁膜１０２の形成前にレジスト１５２を剥離してもよい。
次に、図５Ａ（ｃ）に示すように、リソグラフィ法によりドレイン側を覆うレジスト１５４を形成する。そして、イオン注入を行ってソースエクステンション領域１０４ｂを形成する。この時、イオン種はＢ又はＢＦ２等を用い、ゲート電極１１０の下方までまわりこむように、半導体基板１００に対してビームを傾けて注入される。例えば、イオン注入は注入角度を変えて２回行い、高チルト角の注入量は低チルト角の注入量に比べ小さくする。
次に、図５Ｂ（ｄ）に示すように、ヒ素又はリンを用いてイオン注入を行い、半導体基板１００の表面部にポケット領域１０４ｃを形成する。イオン注入は低チルト角又は半導体基板１００に対し垂直に行う。イオン注入の後、ＲＴＡ等のアニール処理を行い、結晶回復を行う。
ソース側のシリコンを選択的にエッチングした後に、ソース側のみにｎ型不純物を含むシリコンをエピタキシャル成長させてポケット領域１０４ｃを形成するようにしてもよい。
図５Ａ（ｃ）に示す工程では、図５Ｂ（ｄ）に示す工程よりも高いチルト角でイオン注入を行っているため、ソース−ドレイン方向（図中横方向）において、ソースエクステンション領域１０４ｂのドレイン側端部は、ポケット領域１０４ｃのドレイン側端部よりもドレイン側に位置する。
次に、図５Ｂ（ｅ）に示すように、レジスト１５４を剥離した後、ゲート電極１１０の両側面に、側壁絶縁膜１２０を形成する。側壁絶縁膜１２０は、例えば、ＣＶＤにより半導体基板１００上の全面に側壁絶縁膜１２０用のＴＥＯＳ膜を堆積し、ＲＩＥによりこのＴＥＯＳ膜を異方的にエッチングすることで形成される。
次に、図５Ｂ（ｆ）に示すように、リソグラフィ法によりドレイン側を覆うレジスト１５６を形成する。そして、イオン注入を行ってソース領域１０４を形成する。この時、イオン種はＢ又はＢＦ２等を用いる。
次に、図５Ｃ（ｇ）に示すように、レジスト１５６を剥離した後、リソグラフィ法によりソース側を覆うレジスト１５８を形成する。そして、イオン注入を行ってドレイン領域１０６を形成する。この時、イオン種はＡｓ又はＰ等を用いる。
そして、レジスト１５８を剥離した後、ＲＴＡ等のアニール処理を行い、不純物を活性化させる。
次に、図５Ｃ（ｈ）に示すように、ウェットエッチングにより、ゲート電極１１０上の絶縁膜１５０を剥離する。
次に、図５Ｃ（ｉ）に示すように、サリサイド工程により、シリサイド層１０４ａ、１０６ａ、１１０ａを自己整合的に形成する。シリサイド層は、例えば、ＮｉＳｉ、ＮｉＳｉ２、Ｃｏ２Ｓｉ等の低抵抗なシリコンとの合金である。
このようにして、図３に示すような、ポケット領域１０４ｃがソースエクステンション領域１０４ｂに覆われ、サブスレッショルド・スウィングの劣化を防止したトンネルトランジスタが製造される。
（第２の実施形態）上記第１の実施形態では、トンネルトランジスタはＢＴＢＴが縦方向（チャネル−ゲート方向）であったが、図６に示すように、ＢＴＢＴが横方向（ソース−ドレイン方向）となる構成にしてもよい。本実施形態は、図３に示す第１の実施形態と比較して、半導体基板１００の表面部に第２ソースエクステンション領域１０４ｄが設けられている点が異なる。図６において、図３に示す第１の実施形態と同一部分には同一符号を付して説明を省略する。
第２ソースエクステンション領域１０４ｄは、ソース領域１０４及びソースエクステンション領域１０４ｂと同じ極性（ここではＰ型）を有している。また、第２ソースエクステンション領域１０４ｄの不純物濃度は、ソースエクステンション領域１０４ｂの不純物濃度よりも高くなっている。
図６に示すＮ型トンネルトランジスタのオフ時及びオン時のエネルギーバンド図は、図４と同様のものとなる。そのため、上記第１の実施形態と同様に、サブスレッショルド・スウィングの劣化を防止することができる。
次に、本実施形態による半導体装置の製造方法を図７Ａ（ａ）〜（ｃ）、図７Ｂ（ｄ）〜（ｆ）、図７Ｃ（ｇ）〜（ｉ）、図７Ｄ（ｊ）、（ｋ）を用いて説明する。
まず、図７Ａ（ａ）に示すように、半導体基板１００となるＢＯＸ（Buried Oxide）−ＳＯＩ（Silicon on Insulator）構造のＳＯＩ基板上に、熱酸化法により、ゲート絶縁膜１０２となるシリコン酸化膜１０２０を形成する。続いて、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、シリコン酸化膜１０２０上に、ゲート電極１１０用の電極材１１００を堆積する。電極材は例えばポリシリコンであり、リン等のＮ型不純物がドーピングされている。さらに、電極材上にＳｉ３Ｎ４膜等の絶縁膜（ゲートハードマスク材）１５０を形成する。
半導体基板１００は、III−Ｖ化合物半導体基板等を用いてもよい。また、ゲート絶縁膜１０２及びゲート電極１１０は、熱酸化膜／ポリシリコンの積層構造でなく、ｈｉｇｈ−ｋ／メタルの積層構造にしてもよい。
次に、図７Ａ（ｂ）に示すように、絶縁膜１５０上にレジスト１５２を塗布し、リソグラフィとＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、絶縁膜１５０を加工する。そして、絶縁膜１５０をマスクとして電極材１１００及びシリコン酸化膜１０２０を加工し、ゲート電極１１０及びゲート絶縁膜１０２を形成する。ゲート電極１１０及びゲート絶縁膜１０２の形成前にレジスト１５２を剥離してもよい。
次に、図７Ａ（ｃ）に示すように、リソグラフィ法によりドレイン側を覆うレジスト１５４を形成する。そして、イオン注入を行ってソースエクステンション領域１０４ｂを形成する。この時、イオン種はＢ又はＢＦ２等を用い、ゲート電極１１０の下方までまわりこむように、半導体基板１００に対してビームを傾けて注入される。
次に、図７Ｂ（ｄ）に示すように、レジスト１５４を剥離した後、ゲート電極１１０の両側面に、側壁絶縁膜（オフセットスペーサ）１２２を形成する。側壁絶縁膜１２２は、例えば、ＣＶＤにより半導体基板１００上の全面に側壁絶縁膜１２２用のＴＥＯＳ膜を堆積し、ＲＩＥによりこのＴＥＯＳ膜を異方的にエッチングすることで形成される。側壁絶縁膜１２２にはＳｉ３Ｎ４膜等の他の絶縁膜を用いてもよい。
次に、図７Ｂ（ｅ）に示すように、リソグラフィ法によりドレイン側を覆うレジスト１６０を形成する。そして、ヒ素又はリンを用いてイオン注入を行い、半導体基板１００の表面部にポケット領域１０４ｃを形成する。イオン注入は低チルト角で行ってもよいし、半導体基板１００に対して垂直に行ってもよい。ソース−ドレイン方向（図中横方向）において、ソースエクステンション領域１０４ｂのドレイン側端部は、ポケット領域１０４ｃのドレイン側端部よりもドレイン側に位置する。
次に、図７Ｂ（ｆ）に示すように、Ｂ又はＢＦ２等を用いてイオン注入を行い、半導体基板１００の表面部に第２ソースエクステンション領域１０４ｄを形成する。ここでイオン注入のドーズ量は、図７Ａ（ｃ）に示す工程におけるイオン注入のドーズ量よりも大きくする。イオン注入後、ＲＴＡ等のアニール処理を行い、結晶回復を行う。
次に、図７Ｃ（ｇ）に示すように、レジスト１６０を剥離した後、ゲート電極１１０の両側面に、側壁絶縁膜１２２を介して、側壁絶縁膜１２０を形成する。側壁絶縁膜１２０は、例えば、ＣＶＤにより半導体基板１００上の全面に側壁絶縁膜１２０用のＴＥＯＳ膜を堆積し、ＲＩＥによりこのＴＥＯＳ膜を異方的にエッチングすることで形成される。
次に、図７Ｃ（ｈ）に示すように、リソグラフィ法によりドレイン側を覆うレジスト１５６を形成する。そして、イオン注入を行ってソース領域１０４を形成する。この時、イオン種はＢ又はＢＦ２等を用いる。
次に、図７Ｃ（ｉ）に示すように、レジスト１５６を剥離した後、リソグラフィ法によりソース側を覆うレジスト１５８を形成する。そして、イオン注入を行ってドレイン領域１０６を形成する。この時、イオン種はＡｓ又はＰ等を用いる。そして、レジスト１５８を剥離した後、ＲＴＡ等のアニール処理を行い、不純物を活性化させる。
次に、図７Ｄ（ｊ）に示すように、ウェットエッチングにより、ゲート電極１１０上の絶縁膜１５０を剥離する。
次に、図７Ｄ（ｋ）に示すように、サリサイド工程により、シリサイド層１０４ａ、１０６ａ、１１０ａを自己整合的に形成する。シリサイド層は、例えば、ＮｉＳｉ、ＮｉＳｉ２、Ｃｏ２Ｓｉ等の低抵抗なシリコンとの合金である。
このようにして、図６に示すような、ポケット領域１０４ｃがソースエクステンション領域１０４ｂに覆われ、サブスレッショルド・スウィングの劣化を防止し、ＢＴＢＴが横方向（ソース−ドレイン方向）となるトンネルトランジスタが製造される。
（第３の実施形態）上記第１の実施形態では半導体基板１００としてＳＯＩ基板を用いる例について説明したが、バルク基板を用いてもよい。バルク基板を用いたトンネルトランジスタの製造方法を図８Ａ（ａ）〜（ｃ）、図８Ｂ（ｄ）〜（ｆ）、図８Ｃ（ｇ）〜（ｉ）を用いて説明する。
まず、図８Ａ（ａ）に示すように、半導体基板１００となるバルクＳｉ基板にボロン等のＰ型の不純物を注入し、アニールを行うことでチャネル領域１００ａを形成する。そして、半導体基板１００上に、熱酸化法により、ゲート絶縁膜１０２となるシリコン酸化膜１０２０を形成する。続いて、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、シリコン酸化膜１０２０上に、ゲート電極１１０用の電極材１１００を堆積する。電極材は例えばポリシリコンであり、リン等のＮ型不純物がドーピングされている。さらに、電極材上にＳｉ３Ｎ４膜等の絶縁膜（ゲートハードマスク材）１５０を形成する。
チャネル領域１００ａは、不純物が添加されたＳｉをエピタキシャル成長させることで形成してもよい。
次に、図８Ａ（ｂ）に示すように、絶縁膜１５０上にレジスト１５２を塗布し、リソグラフィとＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、絶縁膜１５０を加工する。そして、絶縁膜１５０をマスクとして電極材１１００及びシリコン酸化膜１０２０を加工し、ゲート電極１１０及びゲート絶縁膜１０２を形成する。ゲート電極１１０及びゲート絶縁膜１０２の形成前にレジスト１５２を剥離してもよい。
次に、図８Ａ（ｃ）に示すように、リソグラフィ法によりドレイン側を覆うレジスト１５４を形成する。そして、イオン注入を行ってソースエクステンション領域１０４ｂを形成する。この時、イオン種はＢ又はＢＦ２等を用い、ゲート電極１１０の下方までまわりこむように、半導体基板１００に対してビームを傾けて注入される。上記第１の実施形態では、イオン注入は注入角度を変えて２回行っていたが、本実施形態では、高チルト角のイオン注入を省略することができる。
次に、図８Ｂ（ｄ）に示すように、ヒ素又はリンを用いてイオン注入を行い、半導体基板１００の表面部にポケット領域１０４ｃを形成する。イオン注入は低チルト角又は半導体基板１００に対し垂直に行う。イオン注入の後、ＲＴＡ等のアニール処理を行い、結晶回復を行う。
次に、図８Ｂ（ｅ）に示すように、レジスト１５４を剥離した後、ゲート電極１１０の両側面に、側壁絶縁膜１２０を形成する。側壁絶縁膜１２０は、例えば、ＣＶＤにより半導体基板１００上の全面に側壁絶縁膜１２０用のＴＥＯＳ膜を堆積し、ＲＩＥによりこのＴＥＯＳ膜を異方的にエッチングすることで形成される。
次に、図８Ｂ（ｆ）に示すように、リソグラフィ法によりドレイン側を覆うレジスト１５６を形成する。そして、イオン注入を行ってソース領域１０４を形成する。この時、イオン種はＢ又はＢＦ２等を用いる。
次に、図８Ｃ（ｇ）に示すように、レジスト１５６を剥離した後、リソグラフィ法によりソース側を覆うレジスト１５８を形成する。そして、イオン注入を行ってドレイン領域１０６を形成する。この時、イオン種はＡｓ又はＰ等を用いる。
そして、レジスト１５８を剥離した後、ＲＴＡ等のアニール処理を行い、不純物を活性化させる。
次に、図８Ｃ（ｈ）に示すように、ウェットエッチングにより、ゲート電極１１０上の絶縁膜１５０を剥離する。
次に、図８Ｃ（ｉ）に示すように、サリサイド工程により、シリサイド層１０４ａ、１０６ａ、１１０ａを自己整合的に形成する。シリサイド層は、例えば、ＮｉＳｉ、ＮｉＳｉ２、Ｃｏ２Ｓｉ等の低抵抗なシリコンとの合金である。
このようにして、Ｎ型のポケット領域１０４ｃがＰ型不純物領域に覆われ、サブスレッショルド・スウィングの劣化を防止したトンネルトランジスタが製造される。
（第４の実施形態）上記第１の実施形態では半導体基板１００としてＳＯＩ基板を用いる例について説明したが、薄膜ＳＯＩ基板を用いてもよい。薄膜ＳＯＩ基板を用いたトンネルトランジスタの製造方法を図９Ａ（ａ）〜（ｃ）、図９Ｂ（ｄ）〜（ｆ）、図９Ｃ（ｇ）〜（ｉ）を用いて説明する。
まず、図９Ａ（ａ）に示すように、半導体基板１００となる薄膜ＳＯＩ基板上に、熱酸化法により、ゲート絶縁膜１０２となるシリコン酸化膜１０２０を形成する。続いて、ＣＶＤ法により、シリコン酸化膜１０２０上に、ゲート電極１１０用の電極材１１００を堆積する。電極材は例えばポリシリコンであり、リン等のＮ型不純物がドーピングされている。さらに、電極材上にＳｉ３Ｎ４膜等の絶縁膜（ゲートハードマスク材）１５０を形成する。
次に、図９Ａ（ｂ）に示すように、絶縁膜１５０上にレジスト１５２を塗布し、リソグラフィとＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、絶縁膜１５０を加工する。そして、絶縁膜１５０をマスクとして電極材１１００及びシリコン酸化膜１０２０を加工し、ゲート電極１１０及びゲート絶縁膜１０２を形成する。ゲート電極１１０及びゲート絶縁膜１０２の形成前にレジスト１５２を剥離してもよい。
次に、図９Ａ（ｃ）に示すように、リソグラフィ法によりドレイン側を覆うレジスト１５４を形成する。そして、イオン注入を行ってソースエクステンション領域１０４ｂを形成する。この時、イオン種はＢ又はＢＦ２等を用い、ゲート電極１１０の下方までまわりこむように、半導体基板１００に対してビームを傾けて注入される。
次に、図９Ｂ（ｄ）に示すように、レジスト１５４を剥離した後、ゲート電極１１０の両側面に、側壁絶縁膜（オフセットスペーサ）１２２を形成する。側壁絶縁膜１２２は、例えば、ＣＶＤにより半導体基板１００上の全面に側壁絶縁膜１２２用のＴＥＯＳ膜を堆積し、ＲＩＥによりこのＴＥＯＳ膜を異方的にエッチングすることで形成される。側壁絶縁膜１２２にはＳｉ３Ｎ４膜等の他の絶縁膜を用いてもよい。
次に、図９Ｂ（ｅ）に示すように、リソグラフィ法によりドレイン側を覆うレジスト１６０を形成する。そして、ヒ素又はリンを用いてイオン注入を行い、半導体基板にポケット領域１０４ｃを形成する。イオン注入は低チルト角で行ってもよいし、半導体基板１００に対して垂直に行ってもよい。ソース−ドレイン方向（図中横方向）において、ソースエクステンション領域１０４ｂのドレイン側端部は、ポケット領域１０４ｃのドレイン側端部よりもドレイン側に位置する。
次に、図９Ｂ（ｆ）に示すように、Ｂ又はＢＦ２等を用いてイオン注入を行い、半導体基板１００にソース領域１０４を形成する。イオン注入後、ＲＴＡ等のアニール処理を行い、結晶回復を行う。
次に、図９Ｃ（ｇ）に示すように、レジスト１６０を剥離した後、ゲート電極１１０の両側面に、側壁絶縁膜１２２を介して、側壁絶縁膜１２０を形成する。側壁絶縁膜１２０は、例えば、ＣＶＤにより半導体基板１００上の全面に側壁絶縁膜１２０用のＴＥＯＳ膜を堆積し、ＲＩＥによりこのＴＥＯＳ膜を異方的にエッチングすることで形成される。
次に、図９Ｃ（ｈ）に示すように、リソグラフィ法によりソース側を覆うレジスト１５８を形成する。そして、イオン注入を行ってドレイン領域１０６を形成する。この時、イオン種はＡｓ又はＰ等を用いる。そして、レジスト１５８を剥離した後、ＲＴＡ等のアニール処理を行い、不純物を活性化させる。
次に、図９Ｃ（ｉ）に示すように、ウェットエッチングにより、ゲート電極１１０上の絶縁膜１５０を剥離する。そして、サリサイド工程により、シリサイド層１０４ａ、１０６ａ、１１０ａを自己整合的に形成する。シリサイド層は、例えば、ＮｉＳｉ、ＮｉＳｉ２、Ｃｏ２Ｓｉ等の低抵抗なシリコンとの合金である。
このようにして、ポケット領域１０４ｃがソースエクステンション領域１０４ｂに覆われ、サブスレッショルド・スウィングの劣化を防止し、薄膜ＳＯＩ基板を用いたトンネルトランジスタが製造される。
上記第１〜第４の実施形態では、Ｎ型トンネルトランジスタについて説明したが、不純物の種類を任意に変えることで、Ｐ型トンネルトランジスタにも適用することができる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
１００ 半導体基板
１０２ ゲート絶縁膜
１０４ ソース領域
１０４ｂ ソースエクステンション領域
１０４ｃ ポケット領域
１０６ ドレイン領域
１１０ ゲート電極
１２０ 側壁絶縁膜
１０２ ゲート絶縁膜
１０４ ソース領域
１０４ｂ ソースエクステンション領域
１０４ｃ ポケット領域
１０６ ドレイン領域
１１０ ゲート電極
１２０ 側壁絶縁膜
Claims (3)
- 半導体層に離間して設けられた、第１導電型の第１拡散層、及び前記第１導電型とは逆導電型の第２導電型の第２拡散層と、
前記第１拡散層と前記第２拡散層との間の前記半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記半導体層の表面部に、前記第１拡散層に隣接して設けられた前記第２導電型のポケット領域と、
前記ポケット領域の少なくとも一部を覆うように前記半導体層に設けられた前記第１導電型の第１エクステンション領域と、
を備え、
前記第１エクステンション領域の前記第２拡散層側端部は、前記ポケット領域の前記第２拡散層側端部よりも前記第２拡散層側に位置しており、
前記第１拡散層と前記第１エクステンション領域との間に前記ポケット領域が設けられており、前記第１エクステンション領域は前記第１拡散層から離間して設けられていることを特徴とするトンネルトランジスタ。 - 半導体層に離間して設けられた、第１導電型の第１拡散層、及び前記第１導電型とは逆導電型の第２導電型の第２拡散層と、
前記第１拡散層と前記第２拡散層との間の前記半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記半導体層の表面部に、前記第１拡散層に隣接して設けられた前記第２導電型のポケット領域と、
前記ポケット領域の少なくとも一部を覆うように前記半導体層に設けられた前記第１導電型の第１エクステンション領域と、
前記半導体層の表面部に、前記第１拡散層に隣接して設けられた前記第１導電型の第２エクステンション領域と、を備え、
前記第１エクステンション領域の前記第２拡散層側端部は、前記ポケット領域の前記第２拡散層側端部よりも前記第２拡散層側に位置しており、
前記第２エクステンション領域の前記第２拡散層側端部は、前記ポケット領域の前記第２拡散層側端部よりも前記第１拡散層側に位置していることを特徴とするトンネルトランジスタ。 - 前記第２エクステンション領域の不純物濃度は、前記第１エクステンション領域の不純物濃度より高いことを特徴とする請求項２に記載のトンネルトランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013013150A JP6043193B2 (ja) | 2013-01-28 | 2013-01-28 | トンネルトランジスタ |
| US13/919,917 US9324798B2 (en) | 2013-01-28 | 2013-06-17 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013013150A JP6043193B2 (ja) | 2013-01-28 | 2013-01-28 | トンネルトランジスタ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014146647A JP2014146647A (ja) | 2014-08-14 |
| JP2014146647A5 JP2014146647A5 (ja) | 2015-10-08 |
| JP6043193B2 true JP6043193B2 (ja) | 2016-12-14 |
Family
ID=51221929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013013150A Active JP6043193B2 (ja) | 2013-01-28 | 2013-01-28 | トンネルトランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9324798B2 (ja) |
| JP (1) | JP6043193B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103560144B (zh) * | 2013-11-13 | 2016-02-17 | 北京大学 | 抑制隧穿晶体管泄漏电流的方法及相应的器件和制备方法 |
| US10026830B2 (en) | 2015-04-29 | 2018-07-17 | Stmicroelectronics, Inc. | Tunneling field effect transistor (TFET) having a semiconductor fin structure |
| JP2016213408A (ja) | 2015-05-13 | 2016-12-15 | 株式会社東芝 | トンネルｆｅｔ |
| CN104882447B (zh) * | 2015-05-27 | 2018-10-16 | 上海集成电路研发中心有限公司 | 一种漏区嵌入反型层的半浮栅器件及制造方法 |
| WO2017035780A1 (zh) * | 2015-09-01 | 2017-03-09 | 华为技术有限公司 | 隧穿场效应晶体管及其制备方法 |
| CN106558609B (zh) * | 2015-09-24 | 2020-01-10 | 中国科学院微电子研究所 | 隧穿场效应晶体管及其制造方法 |
| JP2017162920A (ja) * | 2016-03-08 | 2017-09-14 | 東芝メモリ株式会社 | 半導体装置及びその製造方法 |
| WO2018000133A1 (zh) * | 2016-06-27 | 2018-01-04 | 华为技术有限公司 | 一种隧穿场效应晶体管及其制作方法 |
| WO2019089050A1 (en) * | 2017-11-06 | 2019-05-09 | Intel Corporation | Reducing band-to-band tunneling in semiconductor devices |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05190847A (ja) * | 1992-01-08 | 1993-07-30 | Kawasaki Steel Corp | Ｍｏｓ型半導体装置 |
| JP2833500B2 (ja) * | 1995-01-13 | 1998-12-09 | 日本電気株式会社 | 表面トンネルトランジスタの製造方法 |
| US7482615B2 (en) * | 2005-07-21 | 2009-01-27 | International Business Machines Corporation | High performance MOSFET comprising stressed phase change material |
| US7812370B2 (en) * | 2007-07-25 | 2010-10-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling |
| JP5303881B2 (ja) * | 2007-08-15 | 2013-10-02 | 富士通セミコンダクター株式会社 | 電界効果トランジスタ及び電界効果トランジスタの製造方法 |
| US7910991B2 (en) * | 2008-03-31 | 2011-03-22 | Freescale Semiconductor, Inc. | Dual gate lateral diffused MOS transistor |
| US8084827B2 (en) * | 2009-03-27 | 2011-12-27 | National Semiconductor Corporation | Structure and fabrication of like-polarity field-effect transistors having different configurations of source/drain extensions, halo pockets, and gate dielectric thicknesses |
| US9159565B2 (en) | 2009-08-20 | 2015-10-13 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit system with band to band tunneling and method of manufacture thereof |
| US8368127B2 (en) | 2009-10-08 | 2013-02-05 | Globalfoundries Singapore Pte., Ltd. | Method of fabricating a silicon tunneling field effect transistor (TFET) with high drive current |
| US9577079B2 (en) * | 2009-12-17 | 2017-02-21 | Infineon Technologies Ag | Tunnel field effect transistors |
| US8558310B2 (en) * | 2009-12-18 | 2013-10-15 | Texas Instruments Incorporated | Indium, carbon and halogen doping for PMOS transistors |
| US8258031B2 (en) | 2010-06-15 | 2012-09-04 | International Business Machines Corporation | Fabrication of a vertical heterojunction tunnel-FET |
| JP2012164699A (ja) * | 2011-02-03 | 2012-08-30 | Toshiba Corp | 半導体装置 |
| JP5404671B2 (ja) | 2011-02-14 | 2014-02-05 | 株式会社東芝 | 半導体装置 |
| JP5383732B2 (ja) | 2011-03-09 | 2014-01-08 | 株式会社東芝 | 半導体装置 |
| JP5715551B2 (ja) | 2011-11-25 | 2015-05-07 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP5728444B2 (ja) * | 2012-08-23 | 2015-06-03 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
2013
- 2013-01-28 JP JP2013013150A patent/JP6043193B2/ja active Active
- 2013-06-17 US US13/919,917 patent/US9324798B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9324798B2 (en) | 2016-04-26 |
| US20140209863A1 (en) | 2014-07-31 |
| JP2014146647A (ja) | 2014-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6043193B2 (ja) | トンネルトランジスタ | |
| US9613960B2 (en) | Fin field effect transistors and fabrication method thereof | |
| CN110085676B (zh) | 具有半导体鳍结构的隧穿场效应晶体管 | |
| JP6175411B2 (ja) | 半導体装置 | |
| TW201310647A (zh) | 半導體裝置及半導體裝置之製造方法 | |
| JP5925740B2 (ja) | トンネル電界効果トランジスタ | |
| JP5184831B2 (ja) | フィン型トランジスタの形成方法 | |
| US10490663B2 (en) | N-type fin field-effect transistor | |
| JP4490336B2 (ja) | 半導体装置およびその製造方法 | |
| US20150243769A1 (en) | Semiconductor device and manufacturing method thereof | |
| US8728894B2 (en) | Method for fabricating an NMOS transistor | |
| US20160247917A1 (en) | Semiconductor device | |
| JP2016058626A (ja) | 半導体装置およびその製造方法 | |
| JP2014036215A (ja) | 半導体装置およびその製造方法 | |
| US20150008492A1 (en) | Semiconductor device and method of manufacturing same | |
| JP5717706B2 (ja) | 半導体装置及びその製造方法 | |
| CN103123899B (zh) | FinFET器件制造方法 | |
| JP5784652B2 (ja) | 半導体装置 | |
| JP2015095568A (ja) | 半導体装置 | |
| JP5328775B2 (ja) | 半導体装置及びその製造方法 | |
| US20170077092A1 (en) | Integrated circuit composed of tunnel field-effect transistors and method for manufacturing same | |
| JP2010123990A (ja) | 半導体装置およびその製造方法 | |
| JP2014036210A (ja) | 半導体装置およびその製造方法 | |
| JP2007227694A (ja) | 半導体装置およびその製造方法 | |
| CN106298542A (zh) | 一种mosfet结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160728 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160728 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160909 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161014 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161111 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6043193 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |