CN105261617A - 三维半导体器件及其制造方法 - Google Patents

三维半导体器件及其制造方法 Download PDF

Info

Publication number
CN105261617A
CN105261617A CN201510713805.5A CN201510713805A CN105261617A CN 105261617 A CN105261617 A CN 105261617A CN 201510713805 A CN201510713805 A CN 201510713805A CN 105261617 A CN105261617 A CN 105261617A
Authority
CN
China
Prior art keywords
layer
substrate contact
channel layer
peripheral circuit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510713805.5A
Other languages
English (en)
Other versions
CN105261617B (zh
Inventor
霍宗亮
叶甜春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201510713805.5A priority Critical patent/CN105261617B/zh
Priority to US15/770,020 priority patent/US10644020B2/en
Priority to PCT/CN2015/095254 priority patent/WO2017070995A1/zh
Publication of CN105261617A publication Critical patent/CN105261617A/zh
Application granted granted Critical
Publication of CN105261617B publication Critical patent/CN105261617B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种三维半导体器件，包括：外围电路，分布在衬底上；多个存储单元，在外围电路之上，每一个包括：共源区，在存储单元与外围电路之间；沟道层，沿垂直于衬底表面的方向分布；至少一个衬底接触层，从沟道层中部平行于衬底表面水平延伸，每个包括至少一个衬底接触区；多个绝缘层，位于沟道层的侧壁上；多个控制栅极，夹设在相邻的绝缘层之间；栅极介质层，位于沟道层与控制栅极之间；漏区，在沟道层顶部；衬底接触引出线，电连接衬底接触区；以及位线布线，电连接每个存储单元的漏区与外围电路。在存储串的中段形成衬底接触，提高存储器擦写的性能和可靠性，提高存储阵列的存储密度，减少整个存储芯片的面积，降低成本。

Description

三维半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法，特别是涉及一种三维半导体存储器件及其制造方法。
背景技术
为了改善存储器件的密度，业界已经广泛致力于研发减小二维布置的存储器单元的尺寸的方法。随着二维(2D)存储器件的存储器单元尺寸持续缩减，信号冲突和干扰会显著增大，以至于难以执行多电平单元(MLC)操作。为了克服2D存储器件的限制，业界已经研发了具有三维(3D)结构的存储器件，通过将存储器单元三维地布置在衬底之上来提高集成密度。
具体地，如图1A所示，可以首先在衬底上沉积多层叠层结构(例如氧化物和氮化物交替的多个ONO结构)；通过各向异性的刻蚀工艺对衬底上多层叠层结构刻蚀而形成沿着存储器单元字线(WL)延伸方向分布、垂直于衬底表面的多个沟道通孔(可直达衬底表面或者具有一定过刻蚀)；在沟道通孔中沉积多晶硅等材料形成柱状沟道；沿着WL方向刻蚀多层叠层结构形成直达衬底的沟槽，露出包围在柱状沟道周围的多层叠层；湿法去除叠层中的某一类型材料(例如热磷酸去除氮化硅，或HF去除氧化硅)，在柱状沟道周围留下横向分布的突起结构；在沟槽中突起结构的侧壁沉积栅极介质层(例如高k介质材料)以及栅极导电层(例如Ti、W、Cu、Mo等)形成栅极堆叠，，例如包括底部选择栅极线BSG、虚设栅极线DG、字线WL0～WL31、顶部选择栅极线TSG；垂直各向异性刻蚀去除突起侧平面之外的栅极堆叠，直至露出突起侧面的栅极介质层；刻蚀叠层结构形成源漏接触并完成后端制造工艺。此时，叠层结构在柱状沟道侧壁留下的一部分突起形成了栅电极之间的隔离层，而留下的栅极堆叠夹设在多个隔离层之间作为控制电极。当向栅极施加电压时，栅极的边缘电场会使得例如多晶硅材料的柱状沟道侧壁上感应形成源漏区，由此构成多个串并联的MOSFET构成的门阵列而记录所存储的逻辑状态。
然而，这种高密度三维半导体存储器存在布线的难题。如图1B的顶视图所示，传统的闪存芯片中，外围访问电路与存储阵列区域在同一个平面，占据整个Die面积的20--40％。对于高密度存储器来说，压缩外围访问电路的面积成为闪存设计的关键议题。在图1A所示的3DNAND存储器中，尽管可以通过增加闪存的层数来提高密度，但是外围访问电路面积的减少一直比较困难。特别是对于基于空穴擦除的TCAT结构来说，因为衬底的存在，很难如图1C顶视图所示把存储阵列区域集成在外围访问电路的上方来减少外围电路占用的面积。
发明内容
由上所述，本发明的目的在于克服上述技术困难，提出一种创新性三维半导体存储器件及其制造方法。
为此，本发明一方面提供了一种三维半导体器件，包括：外围电路，分布在衬底上；多个存储单元，在外围电路之上，每一个包括：共源区，在存储单元与外围电路之间；沟道层，沿垂直于衬底表面的方向分布；至少一个衬底接触层，从沟道层中部平行于衬底表面水平延伸，每个包括至少一个衬底接触区；多个绝缘层，位于沟道层的侧壁上；多个控制栅极，夹设在相邻的绝缘层之间；栅极介质层，位于沟道层与控制栅极之间；漏区，在沟道层顶部；衬底接触引出线，电连接衬底接触区；以及位线布线，电连接每个存储单元的漏区与外围电路。
其中，沟道层由衬底接触层分隔为多段；任选地，沟道层平行于衬底表面的截面形状包括选自矩形、方形、菱形、圆形、半圆形、椭圆形、三角形、五边形、五角形、六边形、八边形及其组合的几何形状，以及包括选自所述几何形状演化得到的实心几何图形、空心环状几何图形、或者空心环状外围层与绝缘层中心的组合图形；任选地，沟道层为单晶、多晶、微晶或非晶层且材料选自IV族单质、IV族化合物、III--V族化合物、II--VI族化合物半导体的，例如为单晶Si、非晶Si、多晶Si、微晶Si、单晶Ge、SiGe、Si:C、SiGe:C、SiGe:H、GeSn、InSn、InN、InP、GaN、GaP、GaSn、GaAs的任一种或其组合，优选地进一步包括材料为空气或氧化物、氮化物的沟道填充层。
其中，栅极介质层进一步包括隧穿层、存储层、阻挡层；优选地，隧穿层包括SiO2或高k材料的单层结构或多层堆叠结构；优选地，存储层是具有电荷俘获能力的介质材料的单层结构或多层堆叠结构，例如SiN、SiON、HfO、ZrO的任一种及其组合；优选地，阻挡层是氧化硅、氧化铝、氧化铪等介质材料的单层结构或多层堆叠结构。
其中，控制栅极材料选自掺杂多晶硅、掺杂单晶硅、金属、金属合金、导电金属氧化物、导电金属氮化物、导电金属硅化物的任一种或其组合；任选地，相邻的绝缘层之间进一步包括经由绝缘层和/或栅极介质层与控制栅极水平相邻的浮栅。
其中，共源区包括掺杂多晶硅、掺杂单晶硅、金属硅化物、金属氮化物的任一种或其组合；优选地，共源区具有与沟道层和/或衬底接触区不同的导电类型。
本发明还提供了一种三维半导体器件制造方法，包括步骤：
a、在衬底上形成外围电路；
b、在外围电路上形成共源区；
c、形成第一材料层与第二材料层交替构成的绝缘层堆叠；
d、刻蚀绝缘层堆叠形成多个垂直的开口，在开口侧壁形成栅极介质层，在开口侧壁以及绝缘层堆叠顶部形成沟道层；
e、循环步骤c和d，相邻的绝缘层堆叠顶部的沟道层构成至少一个衬底接触层；
f、在沟道层顶部形成漏区；
g、选择性刻蚀去除第二材料层，在留下的第一材料层之间形成控制栅极；
h、刻蚀第一材料层和控制栅极形成暴露衬底接触层的开口，在开口底部形成衬底接触区，在开口中形成衬底接触引出线；
i、形成位线布线，电连接漏区与外围电路。
本发明进一步提供了一种三维半导体器件制造方法，包括步骤：
a、在衬底上形成外围电路；
b、在外围电路上形成共源区；
c2、在共源区上形成第一材料层与第二材料层交替构成的多个绝缘层堆叠，并且相邻绝缘层堆叠之间形成至少一个衬底接触层；
d2、刻蚀多个绝缘层堆叠和至少一个衬底接触层形成多个垂直的开口；
e2、在开口侧壁以及绝缘层堆叠顶部形成沟道层；
f、在沟道层顶部形成漏区；
g2、选择性刻蚀去除第二材料层，在留下的第一材料层之间形成栅级介质层和控制栅极；
h、刻蚀第一材料层和控制栅极形成暴露衬底接触层的开口，在开口底部形成衬底接触区，在开口中形成衬底接触引出线；
i、形成位线布线，电连接漏区与外围电路。
其中，步骤b进一步包括：刻蚀外围电路上的ILD形成凹槽，填充掺杂半导体或导体形成共源区，平坦化共源区直至暴露ILD；或者在外围电路上沉积并刻蚀形成掺杂半导体或导体的共源区，形成ILD覆盖共源区，平坦化ILD直至暴露共源区。
其中，步骤g或g2进一步包括：选择性刻蚀去除第二材料层，在留下的第一材料层之间留下横向凹槽，在横向凹槽中形成浮栅，在浮栅上形成绝缘层和/或栅极介质层，在横向凹槽中绝缘层和/或栅极介质层上形成控制栅极。
其中，在步骤h中，执行离子注入形成衬底接触区；优选地，衬底接触区与共源区导电类型不同。
依照本发明的三维半导体存储器件及其制造方法，依照本发明的三维半导体存储器件及其制造方法，在存储串的中段形成衬底接触，提高存储器擦写的性能和可靠性，提高存储阵列的存储密度，减少整个存储芯片的面积，降低成本。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1A为现有技术的三维半导体存储器件的剖视图；
图1B为现有技术的闪存芯片布局顶视图；
图1C为有待实现的芯片布局顶视图；
图2A至图2L为依照本发明一个实施例的三维半导体存储器件制造方法的各个步骤的剖视图；以及
图3A至图3F为依照本发明另一实施例的三维半导体存储器件制造方法的各个步骤的剖视图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了有效提高存储密度的三维半导体存储器件及其制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
图2A至图2L示出了依照本发明一个实施例的三维半导体存储器件制造方法的各个步骤的剖视图。
如图2A所示，在芯片衬底1上形成外围访问电路。提供衬底1，其材质可以包括体硅(bulkSi)、体锗(bulkGe)、绝缘体上硅(SOI)、绝缘体上锗(GeOI)或者是其他化合物半导体衬底，例如SiGe、SiC、GaN、GaAs、InP等等，以及这些物质的组合。为了与现有的IC制造工艺兼容，衬底1优选地为含硅材质的衬底，例如Si、SOI、SiGe、Si:C等。通过CMOS兼容的平面工艺，在衬底1中和/或上形成外围访问电路，图2A中示出具有源漏区、栅极堆叠(包括栅极介质层和栅极导电层)、接触布线等(均未单独标出)。随后通过CVD、旋涂、喷涂、丝网印刷、热解、氧化等工艺，形成氧化硅或低k材料的层间介质层(ILD)或多晶硅间介质层(IPD)2，低k材料包括但不限于有机低k材料(例如含芳基或者多元环的有机聚合物)、无机低k材料(例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物)。优选地，CMP平坦化ILD2。ILD2厚度大于外围访问电路的最顶层布线高度，例如超过最顶层布线高度100nm～10μm，以便为后续器件的源极留下空间。
如图2B所示，在外围访问电路的ILD2顶部形成存储阵列器件单元的源区3，以及多层薄膜的堆叠4A/4B。
在本发明一个优选实施例中，可以通过光刻/刻蚀工艺在ILD2顶部形成凹槽并随后通过CVD、PVD成膜工艺填充掺杂半导体或导体材料形成存储器件的共源区3；或者通过在ILD2顶部通过成膜工艺形成掺杂半导体或导体材料薄膜、刻蚀形成共源区3图形、并随后继续形成氧化硅或低k材料(与ILD2合而为一)以包围共源区3。共源区3的材料例如掺杂多晶硅、掺杂单晶硅，具有第一掺杂类型，例如N+(或者P+)，还可以进一步在(顶)表面包括金属硅化物(CoSix、NiSix、PtSix等)以减小接触电阻，或者包括金属氮化物(WN、TiN、TaN等)以阻挡Al、Cu等金属离子扩散影响器件性能并且改善粘附性。优选地，CMP平坦化共源区3直至暴露ILD2，或者CMP平坦化ILD2(包括共源区3形成之后形成的ILD材料)直至暴露共源区3，总之使得ILD2与共源区3顶部齐平。
随后，在ILD2/共源区3顶部上形成多层绝缘介质薄膜的堆叠结构4，包括交替层叠的多个第一材料层4A和多个第二材料层4B。堆叠结构4的材料选自以下材料的组合并且至少包括一种绝缘介质：如氧化硅、氮化硅、氮氧化硅、非晶碳、类金刚石无定形碳(DLC)、氧化锗、氧化铝、等及其组合。第一材料层4A具有第一刻蚀选择性，第二材料层4B具有第二刻蚀选择性并且不同于第一刻蚀选择性。在本发明一个优选实施例中，叠层结构4A/4B的组合例如氧化硅与氮化硅的组合、氧化硅或氮化硅与非晶碳的组合等等。在本发明一个优选实施例中，层4A与层4B在湿法腐蚀条件或者在氧等离子干法刻蚀条件下具有较大的刻蚀选择比(例如大于5:1)。
如图2C所示，在堆叠结构中形成栅极介质层和沟道层。
选择各向异性刻蚀工艺，例如选用碳氟基(CxHyFz构成氟代烃)作为刻蚀气体的等离子体干法刻蚀或RIE，垂直向下刻蚀绝缘层堆叠4A/4B形成深孔或沟槽(未示出)，直至暴露共源区3。平行于衬底1表面切得的沟槽的截面形状可以为矩形、方形、菱形、圆形、半圆形、椭圆形、三角形、五边形、五角形、六边形、八边形等等各种几何形状。
采用PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD等工艺，在深孔中依次沉积形成栅极介质层5A和沟道层5B。栅极介质层5A可以包括单层或多子层结构，例如至少包括隧穿层、存储层、阻挡层，阻挡层直接接触深孔侧壁的绝缘层堆叠4A/4B，隧穿层最靠近深孔中心轴线并接触后续沉积的沟道层。其中隧穿层包括SiO2或高k材料，其中高k材料包括但不限于氮化物(例如SiN、AlN、TiN)、金属氧化物(主要为副族和镧系金属元素氧化物，例如MgO、Al2O3、Ta2O5、TiO2、ZnO、ZrO2、HfO2、CeO2、Y2O3、La2O3)、氮氧化物(如SiON、HfSiON)、钙钛矿相氧化物(例如PbZrxTi1--xO3(PZT)、BaxSr1--xTiO3(BST))等，隧穿层可以是上述材料的单层结构或多层堆叠结构。存储层是具有电荷俘获能力的介质材料，例如SiN、SiON、HfO、ZrO等及其组合，同样可以是上述材料的单层结构或多层堆叠结构。阻挡层可以是氧化硅、氧化铝、氧化铪等介质材料的单层结构或多层堆叠结构。在本发明一个实施例中，栅极介质层5A例如是氧化硅、氮化硅、氧化硅组成的ONO结构。
在深孔底部和侧壁上形成沟道层5B，可以为单晶、多晶、或非晶材料。可以采用工艺例如MOCVD、MBE、ALD、CVD(LPCVD、PECVD、HDPCVD、UHVCVD)等，沟道层5B材料可以选自IV族单质或化合物、III--V族或II--VI族化合物半导体，诸如Si、Ge、SiGe、SiC、GeSn、InSn、InN、InP、GaN、GaP、GaSn、GaAs等及其组合。在本发明一个实施例中，沟道层5B的沉积方式为局部填充孔槽的侧壁而形成为具有空气隙5C的中空柱形。在本发明图中未示出的其他实施例中，选择沟道层5B的沉积方式以完全或者局部填充孔槽，形成实心柱、空心环、或者空心环内填充绝缘层(未示出)的核心--外壳结构。沟道层5B的水平截面的形状与孔槽类似并且优选地共形，可以为实心的矩形、方形、菱形、圆形、半圆形、椭圆形、三角形、五边形、五角形、六边形、八边形等等各种几何形状，或者为上述几何形状演化得到的空心的环状、桶状结构(并且其内部可以填充绝缘层)。优选地，对于空心的柱状沟道层5B结构，可以进一步在沟道层5B内侧填充绝缘隔离层5C，例如通过LPCVD、PECVD、HDPCVD等工艺形成例如氧化硅材质的层5C，用于支撑、绝缘并隔离沟道层5B。如图2C所示，控制沟道层5B的沉积厚度，使得半导体材料的沟道层5B不仅分布在沟槽中，而且进一步生长在介质堆叠4A/4B的顶部，以便用作未来存储串的衬底引出结构。优选地，沟道层5B通过离子注入或者原位掺杂具有第二掺杂类型，例如P+或者本征非掺杂。
如图2D所示，以与图2B所示相同或类似的工艺步骤和材料，在底部存储串上形成第二介质堆叠4A’/4B’。
如图2E所示，以与图2B所示相同或类似的工艺步骤和材料，在第二介质堆叠4A’/4B’中形成第二栅极介质层5A’和第二沟道层5B’。如图2E所示，相邻存储串之间的沟道层半导体材料将融合相接，形成衬底接触层以便于在存储串的中段形成衬底接触引出，这样在超高堆栈中，衬底空穴到达上下区域的距离减少，可以实现空穴的快速传输，提高存储器擦写的性能和可靠性；同时，代替传统3DNAND中衬底和源区都在下段的思路，这种分离可以使得下选择管从L型转为垂直管，这样可以进一步减少选择管栅电极的宽度，提高存储阵列的存储密度；而且衬底在中段的设计，可以真正实现存储阵列位于外围访问电路的正上方，减少整个存储芯片的面积，降低成本。进一步的，可以循环图2B～图2E的步骤，形成多个介质堆叠与多个衬底接触层(层5B水平部分)的交替堆叠，以使得衬底接触进一步分布均匀，从而进一步提高器件的可靠性。
如图2F所示，在沟道层顶部形成漏区(或称位线接触区)和绝缘层。优选地，采用与沟道层5B/5B’材质相同或者相近(例如与Si相近的材质非晶Si、多晶Si、SiGe、SiC等，以便微调晶格常数而提高载流子迁移率，从而控制单元器件的驱动性能)的材质沉积在沟道层的顶部而形成存储器件单元晶体管的漏区5D。自然，如果沟道层5B为完全填充的实心结构，则沟道层5B在整个器件顶部的部分则构成相应的漏区5D而无需额外的漏区沉积步骤。在本发明其他实施例中，漏区5D也可以为金属、金属氮化物、金属硅化物，构成金半接触而在顶部形成肖特基型器件。接着，在整个器件之上形成绝缘层6(例如层间介质层ILD，或者硬掩模HM)。优选地，CMP平坦化绝缘层6。
如图2G所示，刻蚀绝缘层6和介质堆叠4/4’，直至暴露底部的外围访问电路的ILD2顶部，从而暴露介质堆叠的侧面。利用光刻胶掩模图形(未示出)执行各向异性刻蚀工艺，依次垂直刻蚀绝缘层6、第二介质堆叠4A’/4B’、沟道层5B、第一介质堆叠4A/4B，直至暴露外围访问电路的ILD2顶部，形成多个垂直开口6T。在平面图(未示出)中，多个垂直开口6T将围绕每一个垂直沟道5B/5C，例如每个垂直沟道平均具有2～6个垂直开口6T围绕周边。开口6T的截面形状可以与深孔或沟道层截面相同。开口6T侧面暴露了介质堆叠的第一材料层4A/4A’、和第二材料层4B/4B’的侧壁，以利于稍后刻蚀去除第二材料层。
如图2H所示，选择性去除第二材料层4B、4B’。选用各向同性刻蚀工艺，去除介质层堆叠4/4’中的所有第二材料层4B/4B’，仅保留多个第一材料层4A/4A’。根据层4A/层4B的材质不同，可以选择湿法腐蚀液以各向同性地刻蚀去除层4B。具体地，针对氧化硅材质采取HF基腐蚀液，针对氮化硅材质采用热磷酸腐蚀液，针对多晶硅或非晶硅材质采用KOH或TMAH等强碱腐蚀液。另外还可以针对非晶碳、DLC等碳基材质而选用氧等离子干法刻蚀，使得O与C反应形成气体而抽出。去除第二材料层4B、4B’之后，在多个第一材料层4A、4A’之间留下了横向(平行于衬底表面的水平方向)的多个凹槽，以用于稍后形成控制栅极(或称字线WL)。
如图2I所示，在多个凹槽中形成控制栅极堆叠7，包括任选的(可以存在或不存在)栅极介质层7A以及栅极导电层7B。优选通过PVD、CVD、ALD等常规方法形成高k材料或氮化物的层7A，可以是单层结构也可以是多层堆叠结构，氮化物材质例如为MxNy、MxSiyNz、MxAlyNz、MaAlxSiyNz，其中M为Ta、Ti、Hf、Zr、Mo、W或其它元素。通过MOCVD、MBE、ALD等工艺形成栅极导电层7B，可以是多晶硅、多晶锗硅、或金属，其中金属可包括Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La等金属单质、或这些金属的合金以及这些金属的氮化物，栅电极7B中还可掺杂有C、F、N、O、B、P、As等元素以调节功函数。
任选地，形成控制栅极7B之前可以在凹槽中先形成多晶硅、非晶硅等材料的浮栅(未示出)，沉积绝缘层之后再形成控制栅极，使得浮栅与控制栅极水平相邻，提高栅极控制能力。
如图2J所示，形成衬底接触区。优选地，进一步形成额外的绝缘层6’填充开口6T。通过光刻/刻蚀工艺，各向异性刻蚀绝缘层6、上段的第一材料层4A’、栅极堆叠7A/7B，形成多个开口6T’直至暴露中段的衬底接触层5B。通过离子注入，在衬底接触层5B中形成衬底接触区5E，具有第二掺杂类型，例如注入B、BF2、Ga、Al、In形成的p+掺杂区。开口6T’可以是刻蚀形成的深孔，也可以是条状沟槽以通过引出线连接。在顶视平面图中(未示出)，开口6T’分布在垂直沟道5B周围，数目可以为多个，例如2个、4个、6个等。
如图2K所示，在开口6T’中填充金属形成衬底接触线。例如先沉积绝缘介质并刻蚀去除水平底部，在开口6T’侧壁留下侧墙8A，例如氧化硅、氮化硅、氮氧化硅，用于隔离绝缘栅极导电层7B。随后在开口6T’剩余空间内通过MOCVD、ALD、蒸发、溅射等工艺形成衬底接触线8B，材料为金属、金属合金、导电金属氧化物/氮化物/硅化物，金属选自Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La等任一种或其组合。
最后，如图2L所示，完成存储阵列与外围电路的布线。刻蚀绝缘层6形成暴露存储阵列器件单元漏区5D的孔，并刻蚀绝缘层6’形成暴露外围访问电路顶部布线的深孔，沉积填充金属形成连接漏区或外围布线的连接线9。随后在整个器件顶部形成布线10(位线布线10:BL，或衬底接触布线10:SB)，将外围访问电路与存储阵列器件单元电连接。
最终实现的器件剖视图如图2L所示，一种三维半导体器件，包括在外围电路顶部的多个存储单元，多个存储单元的每一个包括：共源区3，在存储单元与外围电路之间；沟道层5B，沿垂直于衬底1表面的方向分布；衬底接触层5B(中段水平部分)，从沟道层5B中部平行于衬底表面水平延伸，包括至少一个衬底接触区5E；多个绝缘层4A，位于沟道层5B的侧壁上；多个控制栅极7B，夹设在相邻的绝缘层之间；栅极介质层5A/5A’，位于沟道层5B与控制栅极7B之间；漏区5D，在沟道层5B顶部；衬底接触引出线8B，电连接衬底接触区5E；位线布线(9、10)，电连接存储单元的漏区5D与外围电路的顶层布线。其中，由于上下两段分开沉积，因此栅极介质层分为5A、5A’两部分，沟道层也分为上下5B、5B’两部分，进一步沟道填充层也分为5C、5C’两部分，均由衬底接触层5B分隔开。
图3A至图3F为依照本发明另一实施例的三维半导体存储器件制造方法的各个步骤的剖视图。
如图3A所示，类似于或等同于图2A，在衬底1上形成外围电路，并形成ILD2。
如图3B所示，类似于图2B工艺，在ILD2中形成共源区3，并在共源区3上形成多个介质堆叠4A/4B，在介质堆叠上形成衬底接触层5B1，并在衬底接触层5B1上进一步形成多个介质堆叠4A’/4B’。
如图3C所示，类似于图2E～2H的工艺，刻蚀多个介质堆叠和层5B1形成开口直至暴露共源区3，在开口中形成垂直沟道层5B2(优选地，垂直沟道层5B2材质与衬底接触层5B1材质和掺杂类型相同，以便于后续能实现晶体管单元的衬底引出)、沟道填充层5C，并沉积漏区5D。形成ILD的绝缘层6，覆盖整个器件，光刻/刻蚀形成垂直开口直至暴露底部外围电路的ILD2顶部。从垂直开口的侧面选择性刻蚀去除第二材料层4B/4B’，留下第一材料层4A/4A’之间的凹槽。
如图3D所示，在横向凹槽中填充栅极介质层7A’和栅极导电层7B。其中，栅极介质层7A’类似于图2C中的栅极介质层5A，也包括隧穿层、存储层、阻挡层的多个子层堆叠结构，各层材质类似或相同。此外，栅极介质层7A’靠近沟道5B2的内侧也可以先形成浮栅(未示出，材质等同于描述图2I时所述)，与栅极导电层7B之间通过栅极介质层7A’绝缘隔离。
如图3E所示，类似于图2J、图2K工艺，刻蚀绝缘层6、第一材料层4A/4A’、栅极导电层7B，直至暴露衬底接触层5B1(水平部分)，离子注入形成衬底接触区5E，并形成衬底接触线8B。
最后如图3F所示，类似于图2L工艺，形成位线布线(9、10)，电连接存储单元的漏区5D与外围电路的顶层布线。形成的器件结构类似于图2L，区别在于由于先沉积衬底接触层5B1水平部分与上下两层然后在刻蚀填充沟道，因此沟道堆叠结构、5B2、5C将连通直至接触共源区3，也即沟道堆叠各个结构部分联通一体，衬底接触层5B1水平包围了沟道堆叠5B2的中部。
图3A～图3F其余各个工艺步骤和材料可以等同于图2A～图2L所示，在此不再赘述。
本发明中，衬底在存储串的中段形成，这样在超高堆栈中，衬底空穴到达上下区域的距离减少，可以实现空穴的快速传输，提高存储器擦写的性能和可靠性；同时，代替传统3DNAND中衬底和源区都在下段的思路，这种分离可以使得下选择管从L型转为垂直管，这样可以进一步减少选择管栅电极的宽度，提高存储阵列的存储密度；而且衬底在中段的设计，可以真正实现存储阵列位于外围访问电路的正上方，减少整个存储芯片的面积，降低成本。
值得注意的是，虽然本发明实施例附图仅示出了一个衬底接触层将沟道层分为上下两部分，但是也可以采用多个衬底接触层将沟道层分为三段、四段、五段或更多段。此外，虽然附图示出了存储器阵列单元在外围电路正上方并至少部分地或完全重叠，但是也可以在外围电路的周边，只要使得衬底接触层5B水平部分与共源区3、漏区5D位于不同平面上。
依照本发明的三维半导体存储器件及其制造方法，在存储串的中段形成衬底接触，提高存储器擦写的性能和可靠性，提高存储阵列的存储密度，减少整个存储芯片的面积，降低成本。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构或方法流程做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (10)

1.一种三维半导体器件，包括：
外围电路，分布在衬底上；
多个存储单元，在外围电路之上，每一个包括：
共源区，在存储单元与外围电路之间；
沟道层，沿垂直于衬底表面的方向分布；
至少一个衬底接触层，从沟道层中部平行于衬底表面水平延伸，每个包括至少一个衬底接触区；
多个绝缘层，位于沟道层的侧壁上；
多个控制栅极，夹设在相邻的绝缘层之间；
栅极介质层，位于沟道层与控制栅极之间；
漏区，在沟道层顶部；
衬底接触引出线，电连接衬底接触区；以及
位线布线，电连接每个存储单元的漏区与外围电路。
2.如权利要求1的三维半导体器件，其中，沟道层由衬底接触层分隔为多段；任选地，沟道层平行于衬底表面的截面形状包括选自矩形、方形、菱形、圆形、半圆形、椭圆形、三角形、五边形、五角形、六边形、八边形及其组合的几何形状，以及包括选自所述几何形状演化得到的实心几何图形、空心环状几何图形、或者空心环状外围层与绝缘层中心的组合图形；任选地，沟道层为单晶、多晶、微晶或非晶层且材料选自IV族单质、IV族化合物、III-V族化合物、II-VI族化合物半导体的，例如为单晶Si、非晶Si、多晶Si、微晶Si、单晶Ge、SiGe、Si:C、SiGe:C、SiGe:H、GeSn、InSn、InN、InP、GaN、GaP、GaSn、GaAs的任一种或其组合，优选地进一步包括材料为空气或氧化物、氮化物的沟道填充层。
3.如权利要求1的三维半导体器件，其中，栅极介质层进一步包括隧穿层、存储层、阻挡层；优选地，隧穿层包括SiO2或高k材料的单层结构或多层堆叠结构；优选地，存储层是具有电荷俘获能力的介质材料的单层结构或多层堆叠结构，例如SiN、SiON、HfO、ZrO的任一种及其组合；优选地，阻挡层是氧化硅、氧化铝、氧化铪等介质材料的单层结构或多层堆叠结构。
4.如权利要求1的三维半导体器件，其中，控制栅极材料选自掺杂多晶硅、掺杂单晶硅、金属、金属合金、导电金属氧化物、导电金属氮化物、导电金属硅化物的任一种或其组合；任选地，相邻的绝缘层之间进一步包括经由绝缘层和/或栅极介质层与控制栅极水平相邻的浮栅。
5.如权利要求1的三维半导体器件，其中，共源区包括掺杂多晶硅、掺杂单晶硅、金属硅化物、金属氮化物的任一种或其组合；优选地，共源区具有与沟道层和/或衬底接触区不同的导电类型。
6.一种三维半导体器件制造方法，包括步骤：
a、在衬底上形成外围电路；
b、在外围电路上形成共源区；
c、形成第一材料层与第二材料层交替构成的绝缘层堆叠；
d、刻蚀绝缘层堆叠形成多个垂直的开口，在开口侧壁形成栅极介质层，在开口侧壁以及绝缘层堆叠顶部形成沟道层；
e、循环步骤c和d，相邻的绝缘层堆叠顶部的沟道层构成至少一个衬底接触层；
f、在沟道层顶部形成漏区；
g、选择性刻蚀去除第二材料层，在留下的第一材料层之间形成控制栅极；
h、刻蚀第一材料层和控制栅极形成暴露衬底接触层的开口，在开口底部形成衬底接触区，在开口中形成衬底接触引出线；
i、形成位线布线，电连接漏区与外围电路。
7.一种三维半导体器件制造方法，包括步骤：
a、在衬底上形成外围电路；
b、在外围电路上形成共源区；
c2、在共源区上形成第一材料层与第二材料层交替构成的多个绝缘层堆叠，并且相邻绝缘层堆叠之间形成至少一个衬底接触层；
d2、刻蚀多个绝缘层堆叠和至少一个衬底接触层形成多个垂直的开口；
e2、在开口侧壁以及绝缘层堆叠顶部形成沟道层；
f、在沟道层顶部形成漏区；
g2、选择性刻蚀去除第二材料层，在留下的第一材料层之间形成栅级介质层和控制栅极；
h、刻蚀第一材料层和控制栅极形成暴露衬底接触层的开口，在开口底部形成衬底接触区，在开口中形成衬底接触引出线；
i、形成位线布线，电连接漏区与外围电路。
8.如权利要求6或7的三维半导体器件制造方法，其中，步骤b进一步包括：刻蚀外围电路上的ILD形成凹槽，填充掺杂半导体或导体形成共源区，平坦化共源区直至暴露ILD；或者在外围电路上沉积并刻蚀形成掺杂半导体或导体的共源区，形成ILD覆盖共源区，平坦化ILD直至暴露共源区。
9.如权利要求6或7的三维半导体器件制造方法，其中，步骤g或g2进一步包括：选择性刻蚀去除第二材料层，在留下的第一材料层之间留下横向凹槽，在横向凹槽中形成浮栅，在浮栅上形成绝缘层和/或栅极介质层，在横向凹槽中绝缘层和/或栅极介质层上形成控制栅极。
10.如权利要求6或7的三维半导体器件制造方法，其中，在步骤h中，执行离子注入形成衬底接触区；优选地，衬底接触区与共源区导电类型不同。
CN201510713805.5A 2015-10-28 2015-10-28 三维半导体器件及其制造方法 Active CN105261617B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510713805.5A CN105261617B (zh) 2015-10-28 2015-10-28 三维半导体器件及其制造方法
US15/770,020 US10644020B2 (en) 2015-10-28 2015-11-23 Three-dimensional semiconductor memory device with a substrate contact region and method of manufacturing the same
PCT/CN2015/095254 WO2017070995A1 (zh) 2015-10-28 2015-11-23 三维半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510713805.5A CN105261617B (zh) 2015-10-28 2015-10-28 三维半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN105261617A true CN105261617A (zh) 2016-01-20
CN105261617B CN105261617B (zh) 2018-03-30

Family

ID=55101229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510713805.5A Active CN105261617B (zh) 2015-10-28 2015-10-28 三维半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US10644020B2 (zh)
CN (1) CN105261617B (zh)
WO (1) WO2017070995A1 (zh)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106096118A (zh) * 2016-06-06 2016-11-09 厦门大学 用于机电集成产品中基于橡皮筋的三维电路自动布线方法
CN107039282A (zh) * 2017-03-29 2017-08-11 浙江大学 一种制备高性能半导体场效应晶体管器件的方法
CN107680971A (zh) * 2016-08-02 2018-02-09 爱思开海力士有限公司 具有3d结构的半导体存储器装置
EP3316316A1 (en) * 2016-10-17 2018-05-02 Semiconductor Manufacturing International Corporation (Beijing) A flash memory device and manufacture thereof
CN108447865A (zh) * 2018-04-19 2018-08-24 长江存储科技有限责任公司 三维存储器及其制造方法
CN108987566A (zh) * 2017-06-02 2018-12-11 三星电子株式会社 包括可变电阻存储器件的半导体器件
CN109155320A (zh) * 2018-08-16 2019-01-04 长江存储科技有限责任公司 三维存储器件的嵌入式焊盘结构及其制造方法
CN109148463A (zh) * 2017-06-19 2019-01-04 三星电子株式会社 半导体器件
CN109196645A (zh) * 2018-06-08 2019-01-11 长江存储科技有限责任公司 用于形成三维存储器件的双堆栈沟道孔结构的方法
CN109196643A (zh) * 2018-06-12 2019-01-11 长江存储科技有限责任公司 存储器件及其形成方法
CN109378315A (zh) * 2017-06-12 2019-02-22 三星电子株式会社 半导体存储器件及其制造的方法
CN109920790A (zh) * 2017-03-08 2019-06-21 长江存储科技有限责任公司 一种三维存储器及其通道孔结构的形成方法
CN110088898A (zh) * 2017-03-07 2019-08-02 长江存储科技有限责任公司 三维存储器器件的复合衬底
CN110168731A (zh) * 2017-08-28 2019-08-23 长江存储科技有限责任公司 三维存储器件的存储单元结构
CN110379811A (zh) * 2019-07-29 2019-10-25 中国科学院微电子研究所 三维存储器及其制作方法
CN110634882A (zh) * 2018-06-25 2019-12-31 三星电子株式会社 半导体装置和用于制造该半导体装置的方法
CN111106120A (zh) * 2018-10-25 2020-05-05 三星电子株式会社 存储器件、垂直nand闪速存储器件及固态硬盘
CN111226316A (zh) * 2017-10-12 2020-06-02 应用材料公司 用于3d nand可扩展性的多层堆叠
CN111968685A (zh) * 2019-05-20 2020-11-20 爱思开海力士有限公司 半导体存储器装置
US10886291B2 (en) 2017-03-08 2021-01-05 Yangtze Memory Technologies Co., Ltd. Joint opening structures of three-dimensional memory devices and methods for forming the same
CN113035883A (zh) * 2018-07-12 2021-06-25 长江存储科技有限责任公司 三维存储器及其制造方法
CN114284285A (zh) * 2021-06-02 2022-04-05 青岛昇瑞光电科技有限公司 一种nor型半导体存储器件及其制造方法
WO2023130877A1 (zh) * 2022-01-06 2023-07-13 长鑫存储技术有限公司 半导体器件的制造方法及半导体器件
WO2023133981A1 (zh) * 2022-01-17 2023-07-20 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
WO2024000197A1 (zh) * 2022-06-28 2024-01-04 华为技术有限公司 存储阵列及其制作方法、存储器、电子设备
US11991885B2 (en) 2017-06-12 2024-05-21 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of fabricating the same
CN110634882B (zh) * 2018-06-25 2024-06-07 三星电子株式会社 半导体装置和用于制造该半导体装置的方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510637B2 (en) 2017-08-30 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Devices and methods for heat dissipation of semiconductor integrated circuits
US10535669B2 (en) * 2017-11-23 2020-01-14 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof
JP2019192321A (ja) * 2018-04-25 2019-10-31 ルネサスエレクトロニクス株式会社 半導体装置
KR102624170B1 (ko) 2018-04-30 2024-01-12 삼성전자주식회사 3차원 반도체 메모리 장치
CN108565266B (zh) * 2018-06-04 2023-10-27 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
KR102601213B1 (ko) * 2018-07-03 2023-11-10 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 제조 방법
US11164638B2 (en) 2018-07-03 2021-11-02 Samsung Electronics Co., Ltd. Non-volatile memory device
US11631465B2 (en) 2018-07-03 2023-04-18 Samsung Electronics Co., Ltd. Non-volatile memory device
CN113707665B (zh) * 2019-01-02 2024-05-07 长江存储科技有限责任公司 存储器及其形成方法
CN109742038B (zh) * 2019-01-07 2020-12-11 长江存储科技有限责任公司 3d nand存储器及其形成方法
KR20210063527A (ko) * 2019-11-22 2021-06-02 삼성전자주식회사 3차원 반도체 메모리 장치
US11968833B2 (en) * 2021-01-15 2024-04-23 Macronix International Co., Ltd. Memory device with vertically separated channels
US11515250B2 (en) 2021-02-03 2022-11-29 Sandisk Technologies Llc Three dimensional semiconductor device containing composite contact via structures and methods of making the same
US20230037066A1 (en) * 2021-07-30 2023-02-02 Micron Technology, Inc. Integrated Assemblies and Methods of Forming Integrated Assemblies
CN113745232B (zh) * 2021-09-02 2022-12-02 上海积塔半导体有限公司 H形电容结构的垂直型存储器及其制备方法
US20230105783A1 (en) * 2021-09-27 2023-04-06 International Business Machines Corporation Semiconductor structure having two-dimensional channel
CN114863970B (zh) * 2022-04-02 2023-02-17 北京超弦存储器研究院 动态存储器、其制作方法、读取方法及存储装置
US11956943B2 (en) 2022-04-02 2024-04-09 Beijing Superstring Academy Of Memory Technology Memory and manufacturing method thereof, and electronic device
CN118042828A (zh) * 2022-11-07 2024-05-14 长鑫存储技术有限公司 三维半导体存储装置及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040124466A1 (en) * 2002-12-31 2004-07-01 Walker Andrew J. Method for fabricating programmable memory array structures incorporating series-connected transistor strings
US20130295761A1 (en) * 2010-01-22 2013-11-07 Samsung Electronics Co., Ltd. Three-Dimensional Semiconductor Device and Method for Fabricating the Same
CN104022120A (zh) * 2014-06-23 2014-09-03 中国科学院微电子研究所 三维半导体器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101028994B1 (ko) * 2009-09-07 2011-04-12 주식회사 하이닉스반도체 3차원 구조를 갖는 비휘발성 메모리 소자 및 그 제조 방법
US8980731B2 (en) * 2010-06-24 2015-03-17 Samsung Electronics Co., Ltd. Methods of forming a semiconductor device
KR20130070150A (ko) * 2011-12-19 2013-06-27 에스케이하이닉스 주식회사 3차원 비휘발성 메모리 소자, 메모리 시스템 및 그 제조 방법
US9595533B2 (en) * 2012-08-30 2017-03-14 Micron Technology, Inc. Memory array having connections going through control gates
CN104037175B (zh) * 2014-06-23 2018-03-30 中国科学院微电子研究所 三维半导体器件及其制造方法
CN104241294B (zh) * 2014-09-16 2017-04-26 华中科技大学 一种非易失性三维半导体存储器及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040124466A1 (en) * 2002-12-31 2004-07-01 Walker Andrew J. Method for fabricating programmable memory array structures incorporating series-connected transistor strings
US20130295761A1 (en) * 2010-01-22 2013-11-07 Samsung Electronics Co., Ltd. Three-Dimensional Semiconductor Device and Method for Fabricating the Same
CN104022120A (zh) * 2014-06-23 2014-09-03 中国科学院微电子研究所 三维半导体器件及其制造方法

Cited By (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106096118B (zh) * 2016-06-06 2018-12-25 厦门大学 用于机电集成产品中基于橡皮筋的三维电路自动布线方法
CN106096118A (zh) * 2016-06-06 2016-11-09 厦门大学 用于机电集成产品中基于橡皮筋的三维电路自动布线方法
CN107680971A (zh) * 2016-08-02 2018-02-09 爱思开海力士有限公司 具有3d结构的半导体存储器装置
EP3316316A1 (en) * 2016-10-17 2018-05-02 Semiconductor Manufacturing International Corporation (Beijing) A flash memory device and manufacture thereof
US11276698B2 (en) 2016-10-17 2022-03-15 Semiconductor Manufacturing International (Beijing) Corporation Flash memory device and manufacture thereof
CN110088898A (zh) * 2017-03-07 2019-08-02 长江存储科技有限责任公司 三维存储器器件的复合衬底
US11956953B2 (en) 2017-03-08 2024-04-09 Yangtze Memory Technologies Co., Ltd. Joint opening structures of three-dimensional memory devices and methods for forming the same
US11482532B2 (en) 2017-03-08 2022-10-25 Yangtze Memory Technologies Co., Ltd. Joint opening structures of three-dimensional memory devices and methods for forming the same
CN109920790B (zh) * 2017-03-08 2022-04-12 长江存储科技有限责任公司 一种三维存储器及其通道孔结构的形成方法
CN109920790A (zh) * 2017-03-08 2019-06-21 长江存储科技有限责任公司 一种三维存储器及其通道孔结构的形成方法
US10886291B2 (en) 2017-03-08 2021-01-05 Yangtze Memory Technologies Co., Ltd. Joint opening structures of three-dimensional memory devices and methods for forming the same
CN107039282B (zh) * 2017-03-29 2020-06-30 浙江大学 一种制备高性能半导体场效应晶体管器件的方法
CN107039282A (zh) * 2017-03-29 2017-08-11 浙江大学 一种制备高性能半导体场效应晶体管器件的方法
CN108987566A (zh) * 2017-06-02 2018-12-11 三星电子株式会社 包括可变电阻存储器件的半导体器件
CN108987566B (zh) * 2017-06-02 2022-07-12 三星电子株式会社 包括可变电阻存储器件的半导体器件
CN109378315A (zh) * 2017-06-12 2019-02-22 三星电子株式会社 半导体存储器件及其制造的方法
US11991885B2 (en) 2017-06-12 2024-05-21 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of fabricating the same
CN109378315B (zh) * 2017-06-12 2024-02-02 三星电子株式会社 半导体存储器件及其制造的方法
CN109148463B (zh) * 2017-06-19 2023-11-28 三星电子株式会社 半导体器件
CN109148463A (zh) * 2017-06-19 2019-01-04 三星电子株式会社 半导体器件
CN110168731A (zh) * 2017-08-28 2019-08-23 长江存储科技有限责任公司 三维存储器件的存储单元结构
CN111226316A (zh) * 2017-10-12 2020-06-02 应用材料公司 用于3d nand可扩展性的多层堆叠
CN111226316B (zh) * 2017-10-12 2024-04-02 应用材料公司 用于3d nand可扩展性的多层堆叠
CN108447865B (zh) * 2018-04-19 2019-09-03 长江存储科技有限责任公司 三维存储器及其制造方法
CN108447865A (zh) * 2018-04-19 2018-08-24 长江存储科技有限责任公司 三维存储器及其制造方法
CN109196645A (zh) * 2018-06-08 2019-01-11 长江存储科技有限责任公司 用于形成三维存储器件的双堆栈沟道孔结构的方法
US10515975B1 (en) 2018-06-08 2019-12-24 Yangtze Memory Technologies Co., Ltd. Method for forming dual-deck channel hole structure of three-dimensional memory device
US10651193B2 (en) 2018-06-12 2020-05-12 Yangtze Memory Technologies Co., Ltd. Memory device and forming method thereof
CN109196643B (zh) * 2018-06-12 2019-11-05 长江存储科技有限责任公司 存储器件及其形成方法
CN109196643A (zh) * 2018-06-12 2019-01-11 长江存储科技有限责任公司 存储器件及其形成方法
CN110634882B (zh) * 2018-06-25 2024-06-07 三星电子株式会社 半导体装置和用于制造该半导体装置的方法
CN110634882A (zh) * 2018-06-25 2019-12-31 三星电子株式会社 半导体装置和用于制造该半导体装置的方法
US11942553B2 (en) 2018-06-25 2024-03-26 Samsung Electronics Co., Ltd. Method for fabricating a semiconductor device
CN113035883A (zh) * 2018-07-12 2021-06-25 长江存储科技有限责任公司 三维存储器及其制造方法
CN109155320A (zh) * 2018-08-16 2019-01-04 长江存储科技有限责任公司 三维存储器件的嵌入式焊盘结构及其制造方法
US10930661B2 (en) 2018-08-16 2021-02-23 Yangtze Memory Technologies Co., Ltd. Embedded pad structures of three-dimensional memory devices and fabrication methods thereof
CN111106120A (zh) * 2018-10-25 2020-05-05 三星电子株式会社 存储器件、垂直nand闪速存储器件及固态硬盘
CN111968685A (zh) * 2019-05-20 2020-11-20 爱思开海力士有限公司 半导体存储器装置
CN111968685B (zh) * 2019-05-20 2024-01-09 爱思开海力士有限公司 半导体存储器装置
CN110379811A (zh) * 2019-07-29 2019-10-25 中国科学院微电子研究所 三维存储器及其制作方法
CN110379811B (zh) * 2019-07-29 2022-02-22 中国科学院微电子研究所 三维存储器及其制作方法
CN114284285A (zh) * 2021-06-02 2022-04-05 青岛昇瑞光电科技有限公司 一种nor型半导体存储器件及其制造方法
CN114284285B (zh) * 2021-06-02 2024-04-16 青岛昇瑞光电科技有限公司 一种nor型半导体存储器件及其制造方法
WO2023130877A1 (zh) * 2022-01-06 2023-07-13 长鑫存储技术有限公司 半导体器件的制造方法及半导体器件
WO2023133981A1 (zh) * 2022-01-17 2023-07-20 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
WO2024000197A1 (zh) * 2022-06-28 2024-01-04 华为技术有限公司 存储阵列及其制作方法、存储器、电子设备

Also Published As

Publication number Publication date
US10644020B2 (en) 2020-05-05
CN105261617B (zh) 2018-03-30
WO2017070995A1 (zh) 2017-05-04
US20180315769A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
CN105261617B (zh) 三维半导体器件及其制造方法
US10872899B2 (en) Three-dimensional memory device including signal and power connection lines extending through dielectric regions and methods of making the same
CN104157654B (zh) 三维存储器及其制造方法
US10269620B2 (en) Multi-tier memory device with through-stack peripheral contact via structures and method of making thereof
CN106876397B (zh) 三维存储器及其形成方法
US10861873B2 (en) Three-dimensional memory device including signal and power connection lines extending through dielectric regions and methods of making the same
US9905664B2 (en) Semiconductor devices and methods of manufacturing the same
CN105355602B (zh) 三维半导体器件及其制造方法
CN104022120B (zh) 三维半导体器件及其制造方法
CN104022121B (zh) 三维半导体器件及其制造方法
US10319680B1 (en) Metal contact via structure surrounded by an air gap and method of making thereof
CN105374826A (zh) 三维半导体器件及其制造方法
CN111433912A (zh) 含有到竖直通道底部的源极触点的三维存储器装置及其制作方法
CN105470260A (zh) 三维半导体器件及其制造方法
US11632887B2 (en) Semiconductor memory device having a multilayer dielectric structure with a retracted sidewall below a bit line
CN104393046A (zh) 三维半导体器件及其制造方法
CN105390500A (zh) 三维半导体器件及其制造方法
CN105679761A (zh) 三维半导体器件及其制造方法
CN111769116B (zh) 半导体结构及其制备方法
KR102587153B1 (ko) 3차원 메모리 디바이스 및 그 제조 방법
US20220028882A1 (en) Memory device and method of forming the same
CN113196482A (zh) 包含直接源极接触结构的三维存储器器件及其制造方法
CN104037175B (zh) 三维半导体器件及其制造方法
TWI791201B (zh) 記憶體元件及其製作方法
CN113241346A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant