CN110379811A - 三维存储器及其制作方法 - Google Patents

三维存储器及其制作方法 Download PDF

Info

Publication number
CN110379811A
CN110379811A CN201910693235.6A CN201910693235A CN110379811A CN 110379811 A CN110379811 A CN 110379811A CN 201910693235 A CN201910693235 A CN 201910693235A CN 110379811 A CN110379811 A CN 110379811A
Authority
CN
China
Prior art keywords
metal wire
storage unit
connecting hole
substrate
laid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910693235.6A
Other languages
English (en)
Other versions
CN110379811B (zh
Inventor
张刚
霍宗亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201910693235.6A priority Critical patent/CN110379811B/zh
Publication of CN110379811A publication Critical patent/CN110379811A/zh
Application granted granted Critical
Publication of CN110379811B publication Critical patent/CN110379811B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种三维存储器及其制作方法，三维存储器包括：正面相互贴合的存储单元和逻辑控制单元，该逻辑控制单元与控制电路连接，其特征在于，所述存储单元的第二金属线和第一金属线分别布设于该存储单元中沟道层的上下两侧，第一金属线和第二金属线均与该控制电路电性连接。通过将第二金属线和第一金属线分别布设于该存储单元中沟道层的上下两侧，通过分开布设第一金属线和第二金属线使得金属线的分布变得平衡，减小或避免了存储单元的形变；同时还通过分散布置第一金属线和第二金属线简化了金属布线，使得第一金属线和第二金属线与控制电路的连接线路布局相对简单，且提高了连接可靠性，避免了现有技术中由于布局复杂和工艺问题导致的连接可靠性问题。

Description

三维存储器及其制作方法
技术领域
本公开属于半导体存储器和集成技术领域，涉及一种三维存储器及其制作方法。
背景技术
三维(3D)NAND是一种新兴的闪存类型，通过把存储单元堆叠在一起来解决平面(2D)NAND闪存带来的限制。目前三维NAND存储器技术是目前国家正在重点发展的技术。
在Xtacking三维NAND存储器架构中，金属线metal-1，metal-2和(下部)连接电路面临电路设计布设复杂的难题。
发明内容
(一)要解决的技术问题
本公开提供了一种三维存储器及其制作方法，以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本公开的一个方面，提供了一种三维存储器，包括：正面相互贴合的存储单元和逻辑控制单元，该逻辑控制单元与控制电路连接，其特征在于，所述存储单元的第二金属线和第一金属线分别布设于该存储单元中沟道层的上下两侧，第一金属线和第二金属线均与该控制电路电性连接。
在本公开的一实施例中，所述第二金属线布设于该存储单元的衬底中，并与所述衬底绝缘；该存储单元的第一金属线布设于该存储单元的正面。
在本公开的一实施例中，所述存储单元的沟道层中设置有多个沟道孔，每个沟道孔分别与第一金属线电性连接；公共选择线与第二金属线电性连接。
在本公开的一实施例中，所述沟道孔的顶部通过第一连接孔与所述第一金属线电性连接。
在本公开的一实施例中，所述公共选择线的底部直接与所述第二金属线电性连接，或者，所述公共选择线的底部通过第二连接孔与所述第二金属线电性连接。
在本公开的一实施例中，所述第一金属线通过顶部连接电路与该逻辑控制单元电性连接；所述第二金属线通过底部连接电路与该控制电路电性连接。
在本公开的一实施例中，所述存储单元的背面设置有多个连接孔，多个连接孔的顶部与控制电路连接，多个连接孔的顶部分别停止于顶部连接电路和底部连接电路。
根据本公开的另一个方面，提供了一种三维存储器的制作方法，包括：在存储单元中沟道层的上下两侧分别布设第二金属线和第一金属线；将存储单元和逻辑控制单元的正面相互贴合，该逻辑控制单元与控制电路连接，将第一金属线和第二金属线均与该控制电路电性连接。
在本公开的一实施例中，所述在存储单元中沟道层的上下两侧分别布设第二金属线和第一金属线的步骤包括：
准备一衬底；
在衬底中布设第二金属线，并与所述衬底绝缘；
在布设完第二金属线的衬底上继续外延生长衬底材料并在该外延生长的衬底材料上制作第二连接孔，形成内部预设有第二金属线和第二连接孔的衬底；
在内部预设有第二金属线和第二连接孔的衬底上生长作为沟道层的叠层材料，并且图案化形成沟道孔和公共选择线，该公共选择线的底部停止于第二连接孔；
在形成有沟道孔和公共选择线的结构上方制作第一连接孔和第一金属线，形成第一金属线和第二金属线分别布设于沟道层的上下两侧的存储单元；或者该步骤包括：
准备一衬底；
在衬底中布设第二金属线，并与所述衬底绝缘；
在布设完第二金属线的衬底上生长作为沟道层的叠层材料，并且图案化形成沟道孔和公共选择线，该公共选择线的底部停止于第二金属线的表面；
在形成有沟道孔和公共选择线的结构上方制作第一连接孔和第一金属线，形成第一金属线和第二金属线分别布设于沟道层的上下两侧的存储单元。
在本公开的一实施例中，所述将存储单元和逻辑控制单元的正面相互贴合，该逻辑控制单元与控制电路连接，将第一金属线和第二金属线均与该控制电路电性连接的步骤包括：
在存储单元中制作顶部连接电路，使得第一金属线通过顶部连接电路连接至该逻辑控制单元；
在存储单元中制作底部连接电路；
将存储单元和逻辑控制单元的正面相互贴合；
在存储单元的背面制作多个连接孔，多个连接孔的顶部与控制电路连接，多个连接孔包括第三连接孔和第四连接孔，第三连接孔的底部停止于顶部连接电路，第四连接孔的底部停止于底部连接电路，使得该逻辑控制单元通过第三连接孔与控制电路连接，实现第一金属线与控制电路的电性连接，使得第二金属线通过底部连接电路以及第四连接孔与控制电路电性连接。
(三)有益效果
从上述技术方案可以看出，本公开提供的三维存储器及其制作方法，具有以下有益效果：
1、通过将存储单元的第二金属线和第一金属线分别布设于该存储单元中沟道层的上下两侧，通过分开布设第一金属线和第二金属线使得金属线的分布变得平衡，减小或避免了存储单元的形变；同时还通过分散布置第一金属线和第二金属线简化了金属布线，使得第一金属线和第二金属线与控制电路的连接线路布局相对简单，且提高了连接的可靠性，避免了现有技术中由于布局复杂和工艺问题导致的连接可靠性问题。
2、通过将第二金属线布设于该存储单元的衬底中，并与所述衬底绝缘，将第一金属线布设于该存储单元的正面，然后形成各个连接孔(包括第一连接孔-第四连接孔)，实现第一金属线和第二金属线与控制电路的连接工艺，布局合理且相对简单，提高了连接的可靠性，另外，控制电路的逻辑与现有技术相同，制作工艺简单，具有广泛的应用前景。
附图说明
图1为现有技术中三维NAND存储器的三维立体示意图和对应的剖面示意图。
图2为根据本公开第一实施例所示的三维存储器的剖面示意图。
图3为根据本公开第二实施例所示的三维存储器的剖面示意图。
图4为根据本公开第三实施例所示的用于制作第一实施例所示的三维存储器的制作方法流程图。
图5为根据本公开第四实施例所示的用于制作第二实施例所示的三维存储器的制作方法流程图。
【符号说明】
1-存储单元；
11-衬底；
12-沟道层；
121-第一叠层材料； 122-第二叠层材料；
13-沟道孔； 14-公共选择线；
15-保护层；
21-第一金属线； 22-第二金属线；
31-第一连接孔； 32-第二连接孔；
41-顶部连接电路； 42-底部连接电路；
61-第三连接孔； 62-第四连接孔；
5-逻辑控制单元；
51-基底。
具体实施方式
图1为现有技术中三维NAND存储器的三维立体示意图和对应的剖面示意图。参照图1所示，在已有的Xtacking三维NAND存储器架构中，存储单元和逻辑控制单元正面-正面贴合后，存储单元的背面向上露出。存储晶元的沟道孔CH通过C1CH连接孔连接metal-1线，而公共选择线(ACS)通过C1ACS连接孔连接metal-2线。其中，C1ACS连接孔和metal-1线交错排列，彼此绝缘，图1中以虚线框示意metal-1线，以说明C1ACS连接孔和metal-1线之间并无交叉，二者彼此绝缘。Metal-1线和metal-2线都通过连接电路和逻辑控制晶元连接，然后通过深孔引出芯片操作终端。
申请人发现上述结构存在两个主要问题：1、metal-1线和metal-2线相互交错且彼此绝缘，公共选择线和metal-2线对应连接，沟道孔和metal-1线对应连接，连接均处于同一个方向和区域，要实现彼此错开以及有效的连接，对应金属连接和布线复杂，由于布局复杂和工艺问题导致连接的可靠性较差；2、金属线全部集中在存储单元下部(或者说存储单元顶部，上部和下部是按照说明书附图的方向进行说明，而顶部和底部是以对应的存储单元的正面和背面来说的，顶部对应存储单元正面，底部对应存储单元背面)而硅结构(衬底)集中在存储单元上部，该结构应力不平衡引起存储单元的形变。
本公开提出一种三维存储器，该三维存储器中，通过将存储单元的第二金属线和第一金属线分别布设于该存储单元中沟道层的上下两侧，通过分开布设第一金属线和第二金属线使得金属线的分布变得平衡，减小或避免了存储单元的形变；同时还通过分散布置第一金属线和第二金属线简化了金属布线，使得第一金属线和第二金属线与控制电路的连接线路布局相对简单，且提高了连接的可靠性，避免了现有技术中由于布局复杂和工艺问题导致的连接可靠性问题。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
需要说明的是，图2和图3示意了存储单元1的正面和背面的方向，与之对应，全文中关于存储单元的结构描述中，描述为“顶部连接电路”和“底部连接电路”是按照存储单元按照正面朝上放置后观察对应看到的顶部和底部，描述为“上部”和“下部”是按照说明书附图对应的上下方向进行描述的。
图中以梯形示意各个“连接孔”以及“公共选择线”，其“顶部”或“底部”按照如下原则描述：按照制备时的刻蚀工艺来说，顶部的刻蚀宽度要高于底部的刻蚀宽度，因此对应长边为“顶部”，对应短边为“底部”，比如在图2中，沟道孔13的顶部为长边，底部为短边，沟道孔13的顶部通过第一连接孔31与第一金属线21电性连接；公共选择线14的顶部为长边，底部为短边，公共选择线14的底部通过第二连接孔32与第二金属线22电性连接；同理，第三连接孔61的长边为顶部，短边为底部，第三连接孔61的顶部与控制电路连接，第三连接孔61的底部停止于顶部连接电路41。
第一实施例
在本公开的第一个示例性实施例中，提供了一种三维存储器。
图2为根据本公开第一实施例所示的三维存储器的剖面示意图。
参照图2所示，本公开的三维存储器，包括：正面相互贴合的存储单元1和逻辑控制单元5，该逻辑控制单元5与控制电路连接，其特征在于，所述存储单元1的第二金属线22和第一金属线21分别布设于该存储单元1中沟道层12的上下两侧，第一金属线21和第二金属线22均与该控制电路电性连接。
图2-图3中，第一金属线21和第二金属线22通过多个连接孔(包含第三连接孔61和第四连接孔62)直接或间接引出至芯片操作终端，从而与控制电路连接。
本实施例中，如图2所示，所述第二金属线22布设于该存储单元1的衬底11中，并与所述衬底11绝缘；该存储单元1的第一金属线21布设于该存储单元1的正面。
在一实施例中，衬底11为硅衬底或者SOI衬底。
本实施例中，如图2所示，所述存储单元1的沟道层12中设置有多个沟道孔13，每个沟道孔13分别与第一金属线21电性连接；公共选择线14与第二金属线22电性连接。
在一实施例中，沟道层12是由多个叠层对形成的结构，例如由第一叠层材料/第二叠层材料形成的叠层对，第一叠层材料121为氧化硅；第二叠层材料122为氮化硅。
在本公开的一实施例中，如图2所示，所述沟道孔13的顶部通过第一连接孔31与所述第一金属线21电性连接。
在本公开的一实施例中，如图2所示，所述公共选择线14的底部通过第二连接孔32与所述第二金属线22电性连接。
在本公开的一实施例中，如图2所示，所述第一金属线21通过顶部连接电路41与该逻辑控制单元5电性连接；所述第二金属线22通过底部连接电路42与该控制电路电性连接。
本实施例中，所述存储单元1的背面设置有多个连接孔，多个连接孔的顶部与控制电路连接，多个连接孔的顶部分别停止于顶部连接电路和底部连接电路。如图2所示，多个连接孔包括第三连接孔61和第四连接孔62，第三连接孔61和第四连接孔62的顶部均与控制电路连接，第三连接孔61的底部停止于顶部连接电路41，第四连接孔62的底部停止于底部连接电路42，使得该逻辑控制单元5通过第三连接孔61与控制电路连接，实现第一金属线21与控制电路的电性连接，使得第二金属线22通过底部连接电路42以及第四连接孔62与控制电路电性连接。
在一实施例中，参照图2所示，在沟道层12的顶部以及侧壁形成有保护层15，该保护层15的材料例如为氧化硅。第三连接孔61和第四连接孔62通过刻蚀保护层15制备得到。
本实施例中，参照图2所示，逻辑控制单元5的基底51的材料例如为氧化硅。在逻辑控制单元5的基底51布设有电路，在逻辑控制单元5和存储单元1正面-正面相贴合时，对应逻辑控制单元5的基底51中的电路与顶部连接电路41实现连接。
综上所述，本实施例中，通过将存储单元1的第二金属线和第一金属线分别布设于该存储单元中沟道层的上下两侧，通过分开布设第一金属线和第二金属线使得金属线的分布变得平衡，减小或避免了存储单元的形变；同时还通过分散布置第一金属线和第二金属线简化了金属布线，使得第一金属线和第二金属线与控制电路的连接线路布局相对简单，且提高了连接的可靠性，避免了现有技术中由于布局复杂和工艺问题导致的连接可靠性问题。
第二实施例
在本公开的第二个示例性实施例中，提供了一种三维存储器。
图3为根据本公开第二实施例所示的三维存储器的剖面示意图。本实施例中与第一实施例相同的部件采用相同的附图标记进行表示。
参照图3所示，本实施例的三维存储器与第一实施例的三维存储器相比，区别之处在于：本实施例的三维存储器中的公共选择线14的底部直接与第二金属线22电性连接，不存在第一实施例中的第二连接孔32。
第三实施例
在本公开的第三个示例性实施例中，提供了一种三维存储器的制作方法。
图4为根据本公开第三实施例所示的用于制作第一实施例所示的三维存储器的制作方法流程图。
参照图4所示，本公开的三维存储器的制作方法，包括：
步骤S31：在存储单元中沟道层的上下两侧分别布设第二金属线和第一金属线；
本实施例中，步骤S31包括：
子步骤S31a：准备一衬底11；
子步骤S31b：在衬底中11布设第二金属线22，并与所述衬底11绝缘；
子步骤S31c：在布设完第二金属线22的衬底11上继续外延生长衬底材料并在该外延生长的衬底材料上制作第二连接孔32，形成内部预设有第二金属线22和第二连接孔32的衬底；
子步骤S31d：在内部预设有第二金属线22和第二连接孔32的衬底上生长作为沟道层12的叠层材料，并且图案化形成沟道孔13和公共选择线14，该公共选择线14的底部停止于第二连接孔32；
子步骤S31e：在形成有沟道孔13和公共选择线14的结构上方制作第一连接孔31和第一金属线21，形成第一金属线21和第二金属线22分别布设于沟道层12的上下两侧的存储单元。
步骤S32：将存储单元和逻辑控制单元的正面相互贴合，该逻辑控制单元与控制电路连接，将第一金属线和第二金属线均与该控制电路电性连接；
本实施例中，步骤S32包括：
子步骤S32a：在存储单元1中制作顶部连接电路41，使得第一金属线21通过顶部连接电路41连接至该逻辑控制单元5；
子步骤S32b：在存储单元1中制作底部连接电路42；
子步骤S32c：将存储单元1和逻辑控制单元5的正面相互贴合；
子步骤S32d：在存储单元1的背面制作多个连接孔，多个连接孔的顶部与控制电路连接，多个连接孔包括第三连接孔61和第四连接孔62，第三连接孔61的底部停止于顶部连接电路41，第四连接孔62的底部停止于底部连接电路42，使得该逻辑控制单元5通过第三连接孔61与控制电路连接，实现第一金属线21与控制电路的电性连接，使得第二金属线22通过底部连接电路42以及第四连接孔62与控制电路电性连接。
需要说明的是，上述子步骤不是必须按照实施例中的a-d或a-e的顺序先后执行，比如：子步骤S32b和子步骤S32c可以交换顺序执行，根据实际工艺的需要，有些顺序本身存在先后顺序，比如：子步骤S32c必须在子步骤S32a之后执行，否则存储单元和逻辑存储电路贴合之后再制作顶部连接电路具有很大的难度；类似的，其他步骤的顺序本领域技术人员根据实际需要可以进行先后顺序的调整或者增加常规工艺，下文的制作方法中各个步骤或子步骤的顺序与之相同，不再赘述。
本实施例的制作方法中，通过将第二金属线布设于该存储单元的衬底中，并与所述衬底绝缘，将第一金属线布设于该存储单元的正面，然后形成各个连接孔(包括第一连接孔-第四连接孔)，实现第一金属线和第二金属线与控制电路的连接工艺，布局合理且相对简单，提高了连接的可靠性，另外，控制电路的逻辑与现有技术相同，制作工艺简单，具有广泛的应用前景。
第四实施例
在本公开的第四个示例性实施例中，提供了一种三维存储器的制作方法。
图5为根据本公开第四实施例所示的用于制作第二实施例所示的三维存储器的制作方法流程图。
参照图5所示，本实施例的三维存储器的制作方法，包括：
步骤S41：在存储单元中沟道层的上下两侧分别布设第二金属线和第一金属线；
本实施例中，步骤S41包括：
子步骤S41a：准备一衬底11；
子步骤S41b：在衬底11中布设第二金属线22，并与所述衬底11绝缘；
子步骤S41c：在布设完第二金属线22的衬底11上生长作为沟道层12的叠层材料，并且图案化形成沟道孔13和公共选择线14，该公共选择线14的底部停止于第二金属线22的表面；
子步骤S41d：在形成有沟道孔13和公共选择线14的结构上方制作第一连接孔31和第一金属线21，形成第一金属线21和第二金属线22分别布设于沟道层12的上下两侧的存储单元1。
步骤S42：将存储单元和逻辑控制单元的正面相互贴合，该逻辑控制单元与控制电路连接，将第一金属线和第二金属线均与该控制电路电性连接；
本实施例中，步骤S42包括：
子步骤S42a：在存储单元1中制作顶部连接电路41，使得第一金属线21通过顶部连接电路41连接至该逻辑控制单元5；
子步骤S42b：在存储单元1中制作底部连接电路42；
子步骤S42c：将存储单元1和逻辑控制单元5的正面相互贴合；
子步骤S42d：在存储单元1的背面制作多个连接孔，多个连接孔的顶部与控制电路连接，多个连接孔包括第三连接孔61和第四连接孔62，第三连接孔61的底部停止于顶部连接电路41，第四连接孔62的底部停止于底部连接电路42，使得该逻辑控制单元5通过第三连接孔61与控制电路连接，实现第一金属线21与控制电路的电性连接，使得第二金属线22通过底部连接电路42以及第四连接孔62与控制电路电性连接。
第四个实施例和第三个实施例的制作方法中，对应结构的区别，制作工艺的区别在于：步骤S41中不存在形成第二连接孔32的工艺，直接将公共选择线14的底部停止于第二金属线22的表面。
综上所述，本公开提供了一种三维存储器及其制作方法，通过将存储单元的第二金属线和第一金属线分别布设于该存储单元中沟道层的上下两侧，通过分开布设第一金属线和第二金属线使得金属线的分布变得平衡，减小或避免了存储单元的形变；同时还通过分散布置第一金属线和第二金属线简化了金属布线，使得第一金属线和第二金属线与控制电路的连接线路布局相对简单，且提高了连接的可靠性，避免了现有技术中由于布局复杂和工艺问题导致的连接可靠性问题；在一实施例中，通过将第二金属线布设于该存储单元的衬底中，并与所述衬底绝缘，将第一金属线布设于该存储单元的正面，然后形成各个连接孔(包括第一连接孔-第四连接孔)，实现第一金属线和第二金属线与控制电路的连接工艺，布局合理且相对简单，提高了连接的可靠性，另外，控制电路的逻辑与现有技术相同，制作工艺简单，具有广泛的应用前景。
贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
再者，单词“包含”或“包括”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
除非存在技术障碍或矛盾，本发明的上述实施方式中的各个特征可以自由组合以形成另外的实施例，这些另外的实施例均在本发明的保护范围中。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种三维存储器，包括：正面相互贴合的存储单元和逻辑控制单元，该逻辑控制单元与控制电路连接，其特征在于，所述存储单元的第二金属线和第一金属线分别布设于该存储单元中沟道层的上下两侧，第一金属线和第二金属线均与该控制电路电性连接。
2.根据权利要求1所述的三维存储器，其特征在于，所述第二金属线布设于该存储单元的衬底中，并与所述衬底绝缘；该存储单元的第一金属线布设于该存储单元的正面。
3.根据权利要求1所述的三维存储器，其特征在于，所述存储单元的沟道层中设置有多个沟道孔，每个沟道孔分别与第一金属线电性连接；公共选择线与第二金属线电性连接。
4.根据权利要求3所述的三维存储器，其特征在于，所述沟道孔的顶部通过第一连接孔与所述第一金属线电性连接。
5.根据权利要求3所述的三维存储器，其特征在于，所述公共选择线的底部直接与所述第二金属线电性连接，或者，所述公共选择线的底部通过第二连接孔与所述第二金属线电性连接。
6.根据权利要求1所述的三维存储器，其特征在于，所述第一金属线通过顶部连接电路与该逻辑控制单元电性连接；所述第二金属线通过底部连接电路与该控制电路电性连接。
7.根据权利要求6所述的三维存储器，其特征在于，所述存储单元的背面设置有多个连接孔，多个连接孔的顶部与控制电路连接，多个连接孔的顶部分别停止于顶部连接电路和底部连接电路。
8.一种三维存储器的制作方法，其特征在于，包括：
在存储单元中沟道层的上下两侧分别布设第二金属线和第一金属线；
将存储单元和逻辑控制单元的正面相互贴合，该逻辑控制单元与控制电路连接，将第一金属线和第二金属线均与该控制电路电性连接。
9.根据权利要求8所述的制作方法，其特征在于，
所述在存储单元中沟道层的上下两侧分别布设第二金属线和第一金属线的步骤包括：
准备一衬底；
在衬底中布设第二金属线，并与所述衬底绝缘；
在布设完第二金属线的衬底上继续外延生长衬底材料并在该外延生长的衬底材料上制作第二连接孔，形成内部预设有第二金属线和第二连接孔的衬底；
在内部预设有第二金属线和第二连接孔的衬底上生长作为沟道层的叠层材料，并且图案化形成沟道孔和公共选择线，该公共选择线的底部停止于第二连接孔；
在形成有沟道孔和公共选择线的结构上方制作第一连接孔和第一金属线，形成第一金属线和第二金属线分别布设于沟道层的上下两侧的存储单元；或者该步骤包括：
准备一衬底；
在衬底中布设第二金属线，并与所述衬底绝缘；
在布设完第二金属线的衬底上生长作为沟道层的叠层材料，并且图案化形成沟道孔和公共选择线，该公共选择线的底部停止于第二金属线的表面；
在形成有沟道孔和公共选择线的结构上方制作第一连接孔和第一金属线，形成第一金属线和第二金属线分别布设于沟道层的上下两侧的存储单元。
10.根据权利要求9所述的制作方法，其特征在于，所述将存储单元和逻辑控制单元的正面相互贴合，该逻辑控制单元与控制电路连接，将第一金属线和第二金属线均与该控制电路电性连接的步骤包括：
在存储单元中制作顶部连接电路，使得第一金属线通过顶部连接电路连接至该逻辑控制单元；
在存储单元中制作底部连接电路；
将存储单元和逻辑控制单元的正面相互贴合；
在存储单元的背面制作多个连接孔，多个连接孔的顶部与控制电路连接，多个连接孔包括第三连接孔和第四连接孔，第三连接孔的底部停止于顶部连接电路，第四连接孔的底部停止于底部连接电路，使得该逻辑控制单元通过第三连接孔与控制电路连接，实现第一金属线与控制电路的电性连接，使得第二金属线通过底部连接电路以及第四连接孔与控制电路电性连接。
CN201910693235.6A 2019-07-29 2019-07-29 三维存储器及其制作方法 Active CN110379811B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910693235.6A CN110379811B (zh) 2019-07-29 2019-07-29 三维存储器及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910693235.6A CN110379811B (zh) 2019-07-29 2019-07-29 三维存储器及其制作方法

Publications (2)

Publication Number Publication Date
CN110379811A true CN110379811A (zh) 2019-10-25
CN110379811B CN110379811B (zh) 2022-02-22

Family

ID=68256948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910693235.6A Active CN110379811B (zh) 2019-07-29 2019-07-29 三维存储器及其制作方法

Country Status (1)

Country Link
CN (1) CN110379811B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11935597B2 (en) 2020-11-19 2024-03-19 Samsung Electronics Co., Ltd. Semiconductor device and data storage system including the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409421A (zh) * 2014-11-05 2015-03-11 武汉新芯集成电路制造有限公司 一种垂直型沟道存储器件和控制器件的集成工艺
CN105261617A (zh) * 2015-10-28 2016-01-20 中国科学院微电子研究所 三维半导体器件及其制造方法
CN106449595A (zh) * 2015-08-07 2017-02-22 三星电子株式会社 具有密集间隔的位线的半导体存储器件
CN107527914A (zh) * 2016-06-20 2017-12-29 三星电子株式会社 垂直非易失性存储器装置及其制造方法
CN107808884A (zh) * 2016-08-24 2018-03-16 中芯国际集成电路制造(上海)有限公司 三维nand闪存器件的制造方法
CN107887395A (zh) * 2017-11-30 2018-04-06 长江存储科技有限责任公司 Nand存储器及其制备方法
CN108447865A (zh) * 2018-04-19 2018-08-24 长江存储科技有限责任公司 三维存储器及其制造方法
CN109494226A (zh) * 2017-09-11 2019-03-19 爱思开海力士有限公司 半导体器件及其制造方法
CN109755254A (zh) * 2019-02-28 2019-05-14 长江存储科技有限责任公司 三维存储器及其制作方法
CN109801917A (zh) * 2017-11-17 2019-05-24 三星电子株式会社 非易失性存储器件及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409421A (zh) * 2014-11-05 2015-03-11 武汉新芯集成电路制造有限公司 一种垂直型沟道存储器件和控制器件的集成工艺
CN106449595A (zh) * 2015-08-07 2017-02-22 三星电子株式会社 具有密集间隔的位线的半导体存储器件
CN105261617A (zh) * 2015-10-28 2016-01-20 中国科学院微电子研究所 三维半导体器件及其制造方法
CN107527914A (zh) * 2016-06-20 2017-12-29 三星电子株式会社 垂直非易失性存储器装置及其制造方法
CN107808884A (zh) * 2016-08-24 2018-03-16 中芯国际集成电路制造(上海)有限公司 三维nand闪存器件的制造方法
CN109494226A (zh) * 2017-09-11 2019-03-19 爱思开海力士有限公司 半导体器件及其制造方法
CN109801917A (zh) * 2017-11-17 2019-05-24 三星电子株式会社 非易失性存储器件及其制造方法
CN107887395A (zh) * 2017-11-30 2018-04-06 长江存储科技有限责任公司 Nand存储器及其制备方法
CN108447865A (zh) * 2018-04-19 2018-08-24 长江存储科技有限责任公司 三维存储器及其制造方法
CN109755254A (zh) * 2019-02-28 2019-05-14 长江存储科技有限责任公司 三维存储器及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11935597B2 (en) 2020-11-19 2024-03-19 Samsung Electronics Co., Ltd. Semiconductor device and data storage system including the same

Also Published As

Publication number Publication date
CN110379811B (zh) 2022-02-22

Similar Documents

Publication Publication Date Title
CN105938825B (zh) 半导体图像接收装置
CN101221947B (zh) 具有半导体芯片和无源部件的半导体部件及其制造方法
CN110534507A (zh) 贯穿硅通孔设计、三维集成电路及其制造方法
CN102347282B (zh) 包括无源组件电容器的半导体器件及制造方法
CN105826300B (zh) 半导体器件
CN100448001C (zh) 具有堆叠的半导体元件的半导体装置
CN101459170B (zh) 半导体器件
CN102646672B (zh) Led模块
CN101527302A (zh) 电力变换器设备
CN106663660A (zh) 半导体装置
CN105390484A (zh) 具有负载电流汇流导轨的低电感的电路装置
CN102157487A (zh) 用于集成电路的电感器及方法
CN107275354A (zh) 半导体器件
CN109087905A (zh) 半导体封装装置及其半导体配线基板
JPS60194555A (ja) 電力用半導体モジユール
CN110335859A (zh) 一种基于tsv的多芯片的封装结构及其制备方法
CN110379811A (zh) 三维存储器及其制作方法
CN111128974A (zh) 晶圆堆叠方法与晶圆堆叠结构
CN106971992B (zh) 一种半桥功率半导体模块
CN107078552A (zh) 用于进行感应式能量传递的线圈系统，感应式能量传递设备和制造用于进行感应式能量传递的线圈系统的方法
CN110391207A (zh) 薄膜覆晶封装结构
US20130105949A1 (en) Laminated semiconductor substrate, semiconductor substrate, laminated chip package and method of manufacturing the same
CN101131978A (zh) 集成电路封装构造及其使用的多层导线架
CN105359630A (zh) 没有介电膜的电子模块及其制造方法
WO2021016804A1 (zh) 三维存储器及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant