CN101131978A - 集成电路封装构造及其使用的多层导线架 - Google Patents

集成电路封装构造及其使用的多层导线架 Download PDF

Info

Publication number
CN101131978A
CN101131978A CNA2006101112796A CN200610111279A CN101131978A CN 101131978 A CN101131978 A CN 101131978A CN A2006101112796 A CNA2006101112796 A CN A2006101112796A CN 200610111279 A CN200610111279 A CN 200610111279A CN 101131978 A CN101131978 A CN 101131978A
Authority
CN
China
Prior art keywords
pin
switching
packing structure
those
circuit packing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101112796A
Other languages
English (en)
Inventor
毛苡馨
陈雅琪
林峻莹
陈煜仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Priority to CNA2006101112796A priority Critical patent/CN101131978A/zh
Publication of CN101131978A publication Critical patent/CN101131978A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

本发明是有关一种集成电路封装构造及其使用的多层导线架。该集成电路封装构造，定义有一打线热区并主要包含一具有引脚的多层导线架、一晶片、复数个在打线热区内的焊线以及至少一电转接元件。该些引脚的其中至少之一在其上方是搭载有一转接指，该转接指与对应的引脚为电性绝缘且不覆盖该引脚的内端。该电转接元件的至少一部份是形成该打线热区之外，并使该转接指电性连接至该些引脚中不在该转接指下方的其中一引脚，而可以增加该些焊线中交错焊线的最短间距或是减少该些焊线的交错点，能够避免封胶时焊线交错短路。

Description

集成电路封装构造及其使用的多层导线架
技术领域
本发明涉及一种集成电路封装构造，特别是涉及一种藉由电转接元件能解决打线热区内过于密集的焊线交错引起的电性短路，进而增加以导线架作为晶片载体的晶片封装适用范围，以及利用在导线架上电性独立的转接指覆盖区域，可以增加电转接元件连接至导线架引脚的位置选择性的使用多层导线架的集成电路封装构造及其使用的多层导线架。
背景技术
在已知的封装技术中，晶片载体可以选择导线架(leadframe)与电路基板(wiring substrate)。导线架具有低成本容易取得的优势，但引脚无法交叉排列故不适合封装复杂设计的晶片。电路基板则可以利用镀通孔(PTH)与多层线路的设计，改变基板上内引指(inner finger)的位置，以封装复杂设计且晶片电极位置改变的晶片，但相对的封装的成本提高。
请参阅图1及图2所示，图1是一种现有习知的集成电路封装构造的截面示意图，图2是正面透视示意图。一种现有习知的集成电路封装构造100，包含一具有引脚111的导线架、一晶片120、复数个焊线130以及一封胶体140。习知的导线架在电镀层之内为单层金属，可另具有一晶片承座112。该晶片120是粘固于该晶片承座112上。并以打线形成的该些焊线130电性连接该晶片120的复数个焊垫121至该些引脚111的上表面113。而该封胶体140是密封该晶片120与该些焊线130并固着该些引脚111。该些引脚111的下表面114可外露于该封胶体140之外。
请参阅图2所示，在以往使用导线架的集成电路封装构造中，当晶片120的焊垫121排列顺序应与该些引脚111的排列顺序为不相同时，部份的焊线130必须交叉打线(如图2所示的第一焊线131与第二焊线132)。由打线方向观之，第一焊线131与第二焊线132之间会有至少一个纵向交错点133，第一焊线131与第二焊线132在该纵向交错点133处的线段间隔为相当接近，甚至打线后即有接触现象。在该封胶体140形成过程中，第一焊线131与第二焊线132会存在有电气短路的问题，故使用单层式导线架并无法封装焊垫排列多变化的晶片。
由此可见，上述现有的集成电路封装构造在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的集成电路封装构造及其使用的多层导线架，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的集成电路封装构造存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型的集成电路封装构造及其使用的多层导线架，能够改进一般现有的集成电路封装构造，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的集成电路封装构造存在的缺陷，而提供一种新的集成电路封装构造及其使用的多层导线架，所要解决的技术问题是使其藉由多层导线架与至少局部在打线热区之外的电转接元件，解决打线热区内过于密集的焊线交错引起的电性短路，进而可以增加以导线架作为晶片载体的晶片封装适用范围，从而更加适于实用。
本发明的另一目的在于，提供一种新的集成电路封装构造及其使用的多层导线架，所要解决的技术问题是使其利用在导线架上电性独立的转接指覆盖区域，可以增加电转接元件连接至导线架引脚的位置选择性，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种集成电路封装构造，其内部定义有至少一打线热区，该封装构造包含：一导线架，其具有复数个引脚与至少一转接指，该转接指搭载于该些引脚的其中之一之上，该转接指与对应的引脚为电性绝缘且不覆盖该引脚的内端；一晶片，其具有复数个电极；其中，该打线热区包含该些电极与该些引脚的内端；复数个焊线，其连接于该些电极与该些引脚的内端，且位于该打线热区内；以及至少一电转接元件，其至少一部份是形成该打线热区之外，并使该转接指电性连接至该些引脚中不在该转接指下方的其中一引脚。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的集成电路封装构造，其中所述的电转接元件是为一转接焊线。
前述的集成电路封装构造，其中所述的电转接元件的一端是延伸至该打线热区内。
前述的集成电路封装构造，其中所述的电转接元件位于该封装构造的侧边或角隅。
前述的集成电路封装构造，其另包含有一绝缘层，其形成于该转接指与对应的引脚之间。
前述的集成电路封装构造，其中所述的转接指不覆盖对应引脚的外端。
前述的集成电路封装构造，其中所述的转接指的形状是与下方的对应引脚形状约为相同但较短于该引脚。
前述的集成电路封装构造，其另包含有一封胶体，其是密封该晶片的至少一部份、该导线架的至少一部份、该些焊线与该电转接元件。
前述的集成电路封装构造，其中所述的该些引脚是大致对齐于该封胶体的边缘，而成为无外引脚封装架构。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种适用于集成电路封装构造的多层导线架，其包含：复数个引脚；至少一转接指，其形成于该些引脚的其中之一之上；以及至少一绝缘层，其形成于该转接指与对应的引脚之间，以使该转接指与对应的引脚为电性绝缘且不覆盖该引脚的内端。
本发明的目的及解决其技术问题还可以采用以下的技术措施来进一步实现。前述的适用于集成电路封装构造的多层导线架，其中所述的转接指不覆盖对应引脚的外端。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为了达到上述目的，本发明提供了一种集成电路封装构造，主要包含一多层导线架、一晶片、复数个焊线以及至少一电转接元件。该多层导线架具有复数个引脚与至少一转接指，该转接指搭载于该些引脚的其中之一之上，该转接指与对应的引脚为电性绝缘且不覆盖该引脚的内端。该晶片具有复数个电极。该封装构造的内部定义有至少一打线热区，其中，该打线热区包含该些电极与该些引脚的内端。该些焊线连接于该些电极与该些引脚的内端且位于该打线热区内。该电转接元件的至少一部份是形成该打线热区之外，并使该转接指电性连接至该些引脚中不在该转接指下方的其中一引脚。另外本发明还揭示了该封装构造所使用的多层导线架。
借由上述技术方案，本发明集成电路封装构造及其使用的多层导线架至少具有下列优点：
1、本发明集成电路封装构造及其使用的多层导线架，藉由多层导线架与至少局部在打线热区之外的电转接元件，能够解决打线热区内过于密集的焊线交错引起的电性短路，进而可以增加以导线架作为晶片载体的晶片封装适用范围，从而更加适于实用。
2、本发明集成电路封装构造及其使用的多层导线架，利用在导线架上电性独立的转接指覆盖区域，可以增加电转接元件连接至导线架引脚的位置选择性，从而更加适于实用。
综上所述，本发明是有关一种集成电路封装构造及其使用的多层导线架。该集成电路封装构造，定义有一打线热区并主要包含一具有引脚的多层导线架、一晶片、复数个在打线热区内的焊线以及至少一电转接元件。该些引脚的其中至少之一在其上方是搭载有一转接指，该转接指与对应的引脚为电性绝缘且不覆盖该引脚的内端。该电转接元件的至少一部份是形成该打线热区之外，并使该转接指电性连接至该些引脚中不在该转接指下方的其中一引脚，而可以增加该些焊线中交错焊线的最短间距或是减少该些焊线的交错点，能够避免封胶时焊线交错短路。本发明具有上述诸多优点及实用价值，其不论在产品结构或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的集成电路封装构造具有增进的突出功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有习知的集成电路封装构造的截面示意图。
图2是现有习知的集成电路封装构造的正面透视示意图。
图3是依据本发明的第一较佳实施例，一种集成电路封装构造的截面示意图。
图4是依据本发明的第一较佳实施例，该集成电路封装构造的正面透视示意图。
图5是依据本发明的第一较佳实施例，该集成电路封装构造的局部立体示意图。
图6是依据本发明的第二较佳实施例，另一种集成电路封装构造的局部立体示意图。
图7是依据本发明的第三较佳实施例，另一种集成电路封装构造的截面示意图。
图8是依据本发明的第三较佳实施例，该集成电路封装构造的局部立体示意图。
100：集成电路封装构造  111：引脚
112：晶片承座          113：上表面
114：下表面            120：晶片
121：焊垫              130：焊线
131：第一交错焊线      132：第二交错焊线
133：纵向交错点        140：封胶体
200：集成电路封装构造  201：打线热区
211：引脚              211A：第一引脚
211B：第二引脚         211C：第三引脚
211D：第四引脚         212：晶片承座
213：上表面            214：下表面
215：转接指            215A：转接指
216：绝缘层            220：晶片
221：主动面            222：背面
223：电极              224：黏晶材料
230：焊线              231：第一焊线
232：第二焊线          233：第三焊线
234：第四焊线          240：封胶体
251：电转接元件        252：电转接元件
311：转接指            312：绝缘层
320：电转接元件        400：集成电路封装构造
401：打线热区          411：引脚
411A：第一引脚         411B：第二引脚
412：上表面            413：下表面
414：转接指            415：绝缘层
420：晶片              421：主动面
422：背面              423：电极
424：黏晶材料          430：焊线
431：第一焊线          432：第二焊线
440：封胶体            450：电转接元件
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的集成电路封装构造及其使用的多层导线架其具体实施方式、结构、特征及其功效，详细说明如后。
请参阅图3、图4及图5所示，图3是依据本发明的第一较佳实施例的一种集成电路封装构造的截面示意图，图4是该集成电路封装构造的正面透视示意图，图5是局部立体示意图。依据本发明的第一具体实施例，揭示了一种集成电路封装构造。该集成电路封装构造200，主要包含一多层导线架、一晶片220、复数个焊线230以及至少一电转接元件251、252。
该多层导线架，具有复数个引脚211与至少一转接指215(或可称为转接岛)，每一引脚211具有一上表面213与一下表面214，该转接指215是搭载于该些引脚211的其中之一的上表面213上。在本实施例中，基于制作的便利性与一致性，可以使每一引脚211的上表面213均搭载有一转接指215。该些转接指215与对应于其下方的引脚211两者为电性绝缘且不覆盖对应引脚211的内端。该些转接指215具有导电性，可为铜或其它金属材质。在本实施例中，在该些转接指215与对应的引脚211之间是形成有一绝缘层216，以电性绝缘在其上方的转接指215与在其下方的引脚211。在本实施例中，该多层导线架另具有一晶片承座212，以供粘固该晶片220。然而该晶片承座212是为非必要元件，该集成电路封装构造200亦可为裸晶型态，可藉由一暂时性粘性胶带(图未绘出)在封装制程中固定该晶片220，封胶后剥离该胶带，即可使该晶片220的背面222为显露。
该晶片220，其具有一主动面221、一相对的背面222以及复数个电极223。该些电极223是可形成于该晶片220的该主动面221的周边，或是中央。该些电极223除了可以如图3所示为焊垫形状，还亦可为凸块形状。可利用一黏晶材料224将该晶片220的背面222粘着至该晶片承座212。
该复数个焊线230，在不需要有焊线230交错的正常情况下，打线形成的该些焊线230是连接于该些电极223与该些引脚211的内端上表面。通常该些焊线230是为金线。该封装构造200的内部定义设有至少一打线热区201(如图4所示)，该些焊线230是位于该打线热区201内，该打线热区201更包含该些电极223与该些引脚211的内端。如图4所示，在本实施例中，有四个打线热区201位于该晶片220的四侧边。
在原本需要有焊线230交错的区域，例如，如图4及图5所示，在该些引脚211中，原本连接第一引脚211A与第二引脚211B的焊线应交错、原本连接第三引脚211C与第四引脚211D的焊线应交错。如图5所示，在本实施例中，第一焊线231是连接第一引脚211A不被转接指215覆盖的内端与斜向的电极223。第二焊线232是连接在第一引脚211A上的转接指215与相对正向的电极223。如此，如图4所示，可以避免第一焊线231与第二焊线232之间纵向交错点的产生，或是减少纵向交错点的数量，即使有纵向交错点的产生，第一焊线231与第二焊线232的间隔会大于该转接指215的厚度，即是增加了该些焊线230中交错焊线230的最短间距，能避免封胶时焊线230交错短路。所谓“纵向交错点”是指在打线制程后，由打线焊针的下降方向观视晶片220与导线架，相邻焊线230之间的交错部位，通常即使有纵向交错点，交错的焊线230仍然可能会有一间隔，不一定会马上产生电气短路的问题，但是由于该间隔过小，在封胶时该些交错的焊线230稍微偏移，极容易发生电气短路的问题。
此外，该电转接元件251，是电性连接在第一引脚211A上的该转接指215A至该第二引脚211B(不在转接指215的下方)，使得连接该第二焊线232的该晶片220其中一电极223能藉由在第一引脚211A上的该转接指215A与该电转接元件251电性连接至位于较远端的第二引脚211B。并且，该电转接元件251的至少一部份是形成该打线热区201之外。当第一引脚211A与第二引脚211B的间隔过长，可以利用复数个电转接元件251由第一引脚211A的转接指215A跳接在其它转接指215上(图未绘出)，并最终电性连接至第二引脚211B。较佳地，该电转接元件251是为一转接焊线，可与该些焊线230在同一打线制程中据以完成，而可以简化制程。
请参阅图5所示，该些转接指215的形状是与其下方的对应引脚211形状约为相同但较短于该引脚211，以不覆盖该些引脚211的上表面213的内端。在本实施例中，该转接指215可更不覆盖对应引脚211上表面213的外端部份，故上述部位可选择性的可供电转接元件251的接合，并且该封胶体能完全密封该转接指215与该绝缘层216。故该电转接元件251的一端是可连接在第二引脚211B的上表面213的外端，使该电转接元件251位于该封装构造200的侧边或角隅，不在该些打线热区201内，而不会影响与占用该些焊线230的配置空间。
同样地，请再参阅图4所示，第三焊线233是连接至第三引脚211C的内端，第四焊线234是连接在第三引脚211C上的转接指215，在藉由至少一另一电转接元件252电性连接在第三引脚211C上的转接指215与第四引脚211D。若第三引脚211C与第四引脚211D距离过远，可以利用复数个电转接元件252跳接在其它引脚211上的转接指215，最后再连接至第四引脚211D，使得被第四焊线234连接的电极223能电性连接至相当远的第四引脚211D，且该些电转接元件252能避开已定义的打线热区201，不会影响原有的焊线230的配置空间。因此，能够明显减少第四焊线234与其它焊线之间的纵向交错点数量，也增加了第三焊线233与第四焊线234的纵向交错点的间隔，而可以避免第四焊线234与其它焊线230在封装制程中发生电气短路的现象。
此外，该集成电路封装构造200另包含有一封胶体240(结合参阅图3所示)，其是密封该晶片220的至少一部份(例如该主动面221与侧面)、该多层导线架的至少一部份(包含该些引脚211的上表面213与侧面)、该些焊线230与该些电转接元件251、252。通常该封胶体240是由压模形成，其材质包含热固性胶、无机填充物、色料等等。在本实施例中，该些引脚211是大致对齐于该封胶体240的边缘，包含该些引脚211完全对齐于该封胶体240的边缘、稍凹陷于该封胶体240内与稍外突于该封胶体240的外部等型态的其中之一，然而皆是以该些引脚211的下表面214对外接合，而成为无外引脚封装架构，可为四方扁平无外引脚式封装(QFN)、小尺寸无引脚式封装(SON)、平面栅格阵列(LGA)或接触式卡片型封装等。在本发明的第一具体实施例中，图4所例举的该些引脚211是排列于该封装构造200的四周边，只是上述其中一种的四方扁平无外引脚式封装(QFN)封装型态；亦可使该些引脚211排列于该封装构造200的其中两侧边而为小尺寸无引脚式封装(S0N)封装型态；可使该些引脚211矩阵排列于该封装构造200的底面，而为平面栅格阵列(LGA)封装型态；或可使该些引脚211的形状变化为大面积的金属垫片，而为接触式卡片型封装架构。
请参阅图6所示，是依据本发明的第二较佳实施例另一种集成电路封装构造的局部立体示意图。第二具体实施例中揭示的封装构造，其晶片、多层导线架的引脚、焊线(包含第一焊线与第二焊线)大致与第一具体实施例的晶片220、多层导线架的引脚211与晶片承座212、焊线230、第一焊线231、第二焊线232相同，故图号仍然沿用之。该些引脚211上设有复数个转接指311，可藉由绝缘层312使该些转接指311与对应于其下方的引脚211为电性绝缘。在本实施例中，该些转接指311覆盖于该些引脚211的上表面213(包含外端)的大部份，仅显露该些引脚211的上表面213的前端部份。一电转接元件320的一端是连接在第一引脚211A上的转接指311，而另一端是连接在第二引脚211B的内端，故该电转接元件320的一部份是可延伸至打线热区内。
请参阅7及图8所示，图7是依据本发明的第三较佳实施例，另一种集成电路封装构造的截面示意图，图8是该集成电路封装构造的局部立体示意图。本发明的第三具体实施例是说明本发明不局限在无外引脚式的集成电路封装构造。该一种集成电路封装构造400，其主要是包含有一多层导线架、一晶片420、复数个焊线430、至少一电转接元件450以及一封胶体440。
该多层导线架，具有复数个引脚411与至少一转接指414。在本实施例中，复数个转接指414是搭载于该些引脚411的上表面412之上。利用绝缘层415使该些转接指414与对应于其下方的引脚411两者为电性绝缘且不覆盖对应引脚411的内端上表面412。利用胶带型或B阶胶的粘晶材料424粘着该些引脚411的内端下表面413与该晶片420的主动面421。该引脚411的外端则可以由该封胶体440的侧向延伸至外部，并弯折成海鸥脚、J型脚或是I型脚，以供表面接合。
该晶片420，具有复数个电极423。该些电极423可形成于该晶片420的该主动面421的中央。在不需要有焊线430交错的正常情况下，打线形成的该些焊线430是连接于该些电极423与该些引脚411的内端。该封装构造400的内部定义有至少一打线热区401(如图7所示)；
该些焊线430，是位于该打线热区401内，该打线热区401更包含该些电极423与该些引脚411的内端。原本在需要有焊线430交错的引脚411中，请参考如图8所示的第一引脚411A与第二引脚411B，第一焊线431是连接该晶片420的其中一电极423至第一引脚411A的内端上表面412，第二焊线432是连接该晶片420的另一电极423至在第一引脚411A上的转接指414。藉此，可以避免第一焊线431与第二焊线432之间的纵向交错点，或是增加纵向交错点处第一焊线431与第二焊线432的间隔距离，而防止第一焊线431与第二焊线432在封胶时产生电气短路的问题。
此外，该电转接元件450，是电性连接在第一引脚411A上的该转接指414至该第二引脚411B(不在该转接指414下方的引脚)，且该电转接元件450的至少一部份是可形成该打线热区401之外，不会与占用该些焊线430的配置空间。在本实施例中，该电转接元件450可为一转接焊线。
该封胶体440，是密封该晶片420的主动面421与背面422、该多层导线架的引脚411内端、该些焊线430与该电转接元件450。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种集成电路封装构造，其内部定义有至少一打线热区，其特征在于该封装构造包含：
一导线架，其具有复数个引脚与至少一转接指，该转接指搭载于该些引脚的其中之一之上，该转接指与对应的引脚为电性绝缘且不覆盖该引脚的内端；
一晶片，其具有复数个电极；
其中，该打线热区包含该些电极与该些引脚的内端；
复数个焊线，其连接于该些电极与该些引脚的内端，且位于该打线热区内；以及
至少一电转接元件，其至少一部份是形成该打线热区之外，并使该转接指电性连接至该些引脚中不在该转接指下方的其中一引脚。
2.根据权利要求1所述的集成电路封装构造，其特征在于其中所述的电转接元件是为一转接焊线。
3.根据权利要求1或2所述的集成电路封装构造，其特征在于其中所述的电转接元件的一端是延伸至该打线热区内。
4.根据权利要求1所述的集成电路封装构造，其特征在于其中所述的电转接元件位于该封装构造的侧边或角隅。
5.根据权利要求1所述的集成电路封装构造，其特征在于其另包含有一绝缘层，其形成于该转接指与对应的引脚之间。
6.根据权利要求1或5所述的集成电路封装构造，其特征在于其中所述的转接指不覆盖对应引脚的外端。
7.根据权利要求1所述的集成电路封装构造，其特征在于其另包含有一封胶体，其是密封该晶片的至少一部份、该导线架的至少一部份、该些焊线与该电转接元件。
8.根据权利要求7所述的集成电路封装构造，其特征在于其中所述的该些引脚是大致对齐于该封胶体的边缘，而成为无外引脚封装架构。
9.一种适用于集成电路封装构造的多层导线架，其特征在于其包含：
复数个引脚；
至少一转接指，其形成于该些引脚的其中之一之上；以及
至少一绝缘层，其形成于该转接指与对应的引脚之间，以使该转接指与对应的引脚为电性绝缘且不覆盖该引脚的内端。
10.根据权利要求9所述的适用于集成电路封装构造的多层导线架，其特征在于其中所述的转接指不覆盖对应引脚的外端。
CNA2006101112796A 2006-08-21 2006-08-21 集成电路封装构造及其使用的多层导线架 Pending CN101131978A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006101112796A CN101131978A (zh) 2006-08-21 2006-08-21 集成电路封装构造及其使用的多层导线架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006101112796A CN101131978A (zh) 2006-08-21 2006-08-21 集成电路封装构造及其使用的多层导线架

Publications (1)

Publication Number Publication Date
CN101131978A true CN101131978A (zh) 2008-02-27

Family

ID=39129170

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101112796A Pending CN101131978A (zh) 2006-08-21 2006-08-21 集成电路封装构造及其使用的多层导线架

Country Status (1)

Country Link
CN (1) CN101131978A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604684B (zh) * 2008-06-13 2012-02-08 南茂科技股份有限公司 导线架的内引脚具有金属焊盘的交错堆叠式芯片封装结构
CN102354689A (zh) * 2011-11-04 2012-02-15 北京工业大学 一种面阵引脚排列四边扁平无引脚封装及制造方法
CN102496608A (zh) * 2011-12-23 2012-06-13 日月光半导体制造股份有限公司 具有卡合部的半导体封装及其制造方法
CN106057764A (zh) * 2015-04-02 2016-10-26 日月光半导体制造股份有限公司 半导体封装和相关制造方法
WO2021189488A1 (zh) * 2020-03-27 2021-09-30 京东方科技集团股份有限公司 显示面板和显示装置
CN115410935A (zh) * 2022-08-30 2022-11-29 江苏泰治科技股份有限公司 一种ic芯片封装时避免焊线交叉的布线方法及系统

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604684B (zh) * 2008-06-13 2012-02-08 南茂科技股份有限公司 导线架的内引脚具有金属焊盘的交错堆叠式芯片封装结构
CN102354689A (zh) * 2011-11-04 2012-02-15 北京工业大学 一种面阵引脚排列四边扁平无引脚封装及制造方法
CN102354689B (zh) * 2011-11-04 2013-12-04 北京工业大学 一种面阵引脚排列四边扁平无引脚封装及制造方法
CN102496608A (zh) * 2011-12-23 2012-06-13 日月光半导体制造股份有限公司 具有卡合部的半导体封装及其制造方法
CN106057764A (zh) * 2015-04-02 2016-10-26 日月光半导体制造股份有限公司 半导体封装和相关制造方法
WO2021189488A1 (zh) * 2020-03-27 2021-09-30 京东方科技集团股份有限公司 显示面板和显示装置
CN113826156A (zh) * 2020-03-27 2021-12-21 京东方科技集团股份有限公司 显示面板和显示装置
US11805686B2 (en) 2020-03-27 2023-10-31 Boe Technology Group Co., Ltd. Display panel and display device
CN115410935A (zh) * 2022-08-30 2022-11-29 江苏泰治科技股份有限公司 一种ic芯片封装时避免焊线交叉的布线方法及系统
CN115410935B (zh) * 2022-08-30 2023-09-26 江苏泰治科技股份有限公司 一种ic芯片封装时避免焊线交叉的布线方法及系统

Similar Documents

Publication Publication Date Title
CN101517738B (zh) 半导体装置，用于该半导体装置的引线框架产品以及用于制造该半导体装置的方法
CN100559577C (zh) 具有阵列接垫的晶片封装构造及其制造方法
TWI520240B (zh) 功率型晶片上引線之球柵陣列封裝
CN104779220A (zh) 一种芯片封装结构及其制造方法
CN101232004A (zh) 芯片堆叠封装结构
CN103050467B (zh) 封装结构及其制造方法
CN100521193C (zh) 设置在半导体器件中的中继板和半导体器件
CN101131978A (zh) 集成电路封装构造及其使用的多层导线架
CN104701272B (zh) 一种芯片封装组件及其制造方法
CN105990268A (zh) 电子封装结构及其制法
CN104241240B (zh) 半导体封装件的制法
CN102315135A (zh) 芯片封装及其制作工艺
CN205282448U (zh) 表面安装类型半导体器件
TW200425456A (en) Multi-chip package with electrical interconnection
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
CN103337486B (zh) 半导体封装构造及其制造方法
TW201308548A (zh) 小基板多晶片記憶體封裝構造
CN104167403A (zh) 多脚封装的引线框架
CN107946269A (zh) 一种传感芯片的封装结构及其封装方法
CN207966971U (zh) 用于半导体封装结构的万用转接电路层
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
CN103107145A (zh) 半导体封装件、预制导线架及其制法
CN106298709A (zh) 低成本扇出式封装结构
CN201829483U (zh) 倒装薄的四边无引线封装的引线框及其封装结构
CN102751203A (zh) 半导体封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication