CN104241240B - 半导体封装件的制法 - Google Patents

半导体封装件的制法 Download PDF

Info

Publication number
CN104241240B
CN104241240B CN201310299694.9A CN201310299694A CN104241240B CN 104241240 B CN104241240 B CN 104241240B CN 201310299694 A CN201310299694 A CN 201310299694A CN 104241240 B CN104241240 B CN 104241240B
Authority
CN
China
Prior art keywords
semiconductor chip
active face
loading plate
bonding wire
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310299694.9A
Other languages
English (en)
Other versions
CN104241240A (zh
Inventor
刘鸿汶
陈彦亨
许习彰
纪杰元
张江城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN104241240A publication Critical patent/CN104241240A/zh
Application granted granted Critical
Publication of CN104241240B publication Critical patent/CN104241240B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体封装件及其制法，该半导体封装件包括第一半导体芯片、第二半导体芯片、封装胶体、打线垫、第一子焊线、第二子焊线、第一增层结构与第二增层结构，该第一半导体芯片具有相对的第一作用面与第一非作用面，该第二半导体芯片具有相对的第二作用面与第二非作用面，且该第二半导体芯片藉其第二非作用面接置于该第一非作用面上，该封装胶体包覆该第一半导体芯片与第二半导体芯片，该第一子焊线第二子焊线嵌埋于该封装胶体中，且分别连接该第二电极垫与打线垫，该第一增层结构与第二增层结构分别形成于该两表面上。本发明可有效减少封装件的平面尺寸并增进良率。

Description

半导体封装件的制法
技术领域
本发明有关于一种半导体封装件及其制法，尤指一种具有堆栈的半导体芯片的半导体封装件及其制法。
背景技术
随着半导体技术的演进，目前已开发出不同封装型态的半导体封装件，而为了追求半导体封装件的轻薄短小，遂发展出芯片尺寸封装件(chip scale package，CSP)的技术，其特征在于此种芯片尺寸封装件仅具有与芯片尺寸相等或略大的尺寸。
图1A至图1F所示者，为现有第7202107号美国专利的芯片尺寸封装件及其制法的剖视图。
如图1A所示，首先，提供一承载板10。
如图1B所示，接者，于该承载板10上形成一热感性粘着层11。
如图1C所示，贴合多个具有作用面12a的半导体芯片12于该热感性粘着层11上，该作用面12a上具有多个电极垫121，且该半导体芯片12以其作用面12a贴附于该热感性粘着层11上。
如图1D所示，于该热感性粘着层11上形成封装胶体13，以使该封装胶体13完全包覆该半导体芯片12。
如图1E所示，之后进行加热步骤，以使该半导体芯片12及封装胶体13完全与该热感性粘着层11分离。
如图1F所示，最后，于半导体芯片12的作用面12a及同侧的封装胶体13表面上形成线路层14。后续可视需要进行切单作业(未图标)，以完成一不具封装基板的封装件。
然而，前述现有封装件如要增进产品多任务性或功能时，则需在一封装件中包含有多个半导体芯片。在多个半导体芯片相邻设置的情况下，会大幅增加封装件的平面尺寸；此外，因为有热制程及封装胶体填充等制程(例如将封装胶体加热成液体并灌入)，所以半导体芯片会有位移发生，而无论多个半导体芯片的尺寸是否相同，都难以让每个半导体芯片的位移一致，进而导致后续线路增层制程的对位发生问题。
因此，如何解决封装件的平面尺寸过大及同一封装件中的多个半导体芯片的位移不相同等问题，实已成为目前业界所急需解决的课题。
发明内容
有鉴于上述现有技术的缺失，本发明的主要目的为提供一种半导体封装件及其制法，可有效减少封装件的平面尺寸并增进良率。
本发明的半导体封装件包括：第一半导体芯片，其具有相对的第一作用面与第一非作用面，且该第一作用面上形成有多个第一电极垫；第二半导体芯片，其具有相对的第二作用面与第二非作用面，该第二作用面上形成有多个第二电极垫，且该第二半导体芯片藉其第二非作用面接置于该第一半导体芯片的第一非作用面上；封装胶体，其包覆该第一半导体芯片与第二半导体芯片，且具有相对的第一表面与第二表面，该第一作用面并外露于该封装胶体的第一表面；多个打线垫，其嵌埋且外露于该封装胶体的第一表面；第一子焊线，其嵌埋于该封装胶体中，且其两端分别连接该第二电极垫与外露于该第二表面；第二子焊线，其嵌埋于该封装胶体中，且其两端分别连接该打线垫与外露于该第二表面；第一增层结构，其形成于该第一表面上，部分该第一增层结构电性连接该第一电极垫，部分该第一增层结构电性连接该打线垫；以及第二增层结构，其形成于该第二表面上，且部分该第二增层结构藉由该第一子焊线电性连接该第二电极垫，部分该第二增层结构藉由该第二子焊线电性连接该打线垫。
于前述的半导体封装件中，该第二半导体芯片的第二非作用面藉由粘着层粘接至该第一半导体芯片的第一非作用面上。
依上所述的半导体封装件，还包括多个导电组件，其电性连接该第一增层结构，且该导电组件为焊球或焊针。
本发明还提供一种半导体封装件的制法，其包括：提供一承载板，其上设有第一半导体芯片与设于该第一半导体芯片上的第二半导体芯片，具有相对的第一作用面与第一非作用面的该第一半导体芯片以其第一作用面接置于承载板上，且该第一作用面上形成有多个第一电极垫，该承载板上并形成有多个打线垫，具有相对的第二作用面与第二非作用面的该第二半导体芯片并藉其第二非作用面接置于该第一非作用面上，且该第二作用面上形成有多个第二电极垫；藉由多个焊线电性连接各该第二电极垫与打线垫；于该承载板上形成包覆该第一半导体芯片、第二半导体芯片与焊线的具有相对的第一表面与第二表面的封装胶体，该第一表面面向该承载板；从该封装胶体的第二表面移除部分厚度的该封装胶体，并将各该焊线截断成为一端外露的第一子焊线与第二子焊线，该第一子焊线与第二子焊线分别连接该第二电极垫与打线垫；于该第二表面上形成电性连接该第一子焊线与第二子焊线的第二增层结构；移除该承载板；以及于该第一表面上形成电性连接该第一电极垫与打线垫的第一增层结构。
所述的半导体封装件的制法中，提供设置有该第一半导体芯片与第二半导体芯片的承载板的步骤包括：将具有相对的第一作用面与第一非作用面的该第一半导体芯片以其第一作用面接置于该承载板上；以及于该第一半导体芯片的第一非作用面上接置具有相对的第二作用面与第二非作用面的该第二半导体芯片，该第二半导体芯片并藉其第二非作用面接置于该第一非作用面上。
依前所述的制法，提供设置有该第一半导体芯片与第二半导体芯片的承载板的步骤包括：将具有相对的第二作用面与第二非作用面的该第二半导体芯片藉其第二非作用面接置于该第一半导体芯片的第一非作用面上；以及将该第一半导体芯片以其第一作用面接置于该承载板上。
于前述的半导体封装件的制法中，该承载板上还形成有剥离层，供该第一半导体芯片藉由该剥离层接置于承载板上，且于移除该承载板时，并同移除该剥离层，且该第二非作用面藉由粘着层接置于该第一非作用面上。
于本发明的半导体封装件的制法中，还包括于该第一增层结构上电性连接多个导电组件，且该导电组件为焊球或焊针。
依前所述的半导体封装件的制法，该承载板为晶圆或基板，且于形成该第一增层结构之后，还包括切单步骤。
由上可知，由于本发明堆栈一封装件中的二半导体芯片，而非相邻地设置，因此可减少封装件的平面尺寸；此外，本发明的堆栈的二半导体芯片在制程中的位移将一致，故有利于后续制程的对位步骤，进而增进整体良率。
附图说明
图1A至图1F所示者为现有第7202107号美国专利的芯片尺寸封装件及其制法的剖视图。
图2A至图2I所示者为本发明的半导体封装件及其制法的剖视图。
符号说明
10、20 承载板 11 热感性粘着层
12 半导体芯片 12a 作用面
121 电极垫 13 封装胶体
14 线路层 21 剥离层
22 打线垫 23 第一半导体芯片
23a 第一作用面 23b 第一非作用面
231 第一电极垫 24 粘着层
25 第二半导体芯片 25a 第二作用面
25b 第二非作用面 251 第二电极垫
26 焊线 261 第一子焊线
262 第二子焊线 27 封装胶体
27a 第一表面 27b 第二表面
28a 第一增层结构 28b 第二增层结构
29 导电组件。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如「上」及「中」等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2I所示者，为本发明的半导体封装件及其制法的剖视图。
如图2A所示，于承载板20上形成剥离层(release layer)21，并于该承载板上并形成多个打线垫22，该打线垫22的形成方式可包括溅镀与蚀刻步骤。
如图2B所示，将具有相对的第一作用面23a与第一非作用面23b的第一半导体芯片23以其第一作用面23a接置于该剥离层21上，其中，该第一作用面23a上形成有多个第一电极垫231，该承载板20为晶圆或基板。
如图2C所示，于该第一半导体芯片23的第一非作用面23b上藉由粘着层24(例如贴晶材料(die attach material))接置具有相对的第二作用面25a与第二非作用面25b的第二半导体芯片25，且该第二作用面25a上形成有多个第二电极垫251，该第二半导体芯片25并藉其第二非作用面25b接置于该粘着层24上。
如图2D所示，藉由多个焊线26电性连接各该第二电极垫251与打线垫22。
如图2E所示，于该承载板20上形成包覆该第一半导体芯片23、第二半导体芯片25与焊线26的具有相对的第一表面27a与第二表面27b的封装胶体27，该第一表面27a面向该承载板20。
如图2F所示，以例如研磨方式从该封装胶体27的第二表面27b移除部分厚度的该封装胶体27，并将各该焊线26截断成为一端外露的第一子焊线261与第二子焊线262，该第一子焊线261与第二子焊线262分别连接该第二电极垫251与打线垫22。
如图2G所示，于该封装胶体27的第二表面27b上形成第二增层结构28b，部分该第二增层结构28b电性连接该第一子焊线261，部分该第二增层结构28b电性连接该第二子焊线262，该第一子焊线261可电性连接或不电性连接该第二子焊线262。
如图2H所示，移除该承载板20与剥离层21。
如图2I所示，于该封装胶体27的第一表面27a上形成第一增层结构28a，部分该第一增层结构28a电性连接该第一电极垫231，部分该第一增层结构28a电性连接该打线垫22，该第一电极垫231可电性连接或不电性连接该打线垫22，并于该第一增层结构28a上电性连接多个导电组件29，且该导电组件29可为焊球或焊针，接着，可视需要地进行切单(singulation)步骤。
要补充说明的是，图2C的结构的制作也可先将具有相对的第二作用面25a与第二非作用面25b的该第二半导体芯片25藉其第二非作用面25b接置于该第一半导体芯片23的第一非作用面23b上，再将该第一半导体芯片23以其第一作用面23a接置于该承载板20上。其细节并不再赘述。
本发明还提供一种半导体封装件，包括：第一半导体芯片23，其具有相对的第一作用面23a与第一非作用面23b，且该第一作用面23a上形成有多个第一电极垫231；第二半导体芯片25，其具有相对的第二作用面25a与第二非作用面25b，该第二作用面25a上形成有多个第二电极垫251，且该第二半导体芯片25藉其第二非作用面25b接置于该第一半导体芯片23的第一非作用面23b上；封装胶体27，其包覆该第一半导体芯片23与第二半导体芯片25，且具有相对的第一表面27a与第二表面27b，该第一作用面23a并外露于该封装胶体27的第一表面27a；多个打线垫22，其嵌埋且外露于该封装胶体27的第一表面27a；第一子焊线261，其嵌埋于该封装胶体27中，且其两端分别连接该第二电极垫251与外露于该第二表面27b；第二子焊线262，其嵌埋于该封装胶体27中，且其两端分别连接该打线垫22与外露于该第二表面27b；第一增层结构28a，其形成于该第一表面27a上，部分该第一增层结构28a电性连接该第一电极垫231，部分该第一增层结构28a电性连接该打线垫22；以及第二增层结构28b，其形成于该第二表面27b上，且部分该第二增层结构28b藉由该第一子焊线261电性连接该第二电极垫251，部分该第二增层结构28b藉由该第二子焊线262电性连接该打线垫22。
于本发明的半导体封装件中，该第二半导体芯片25的第二非作用面25b藉由粘着层24粘接至该第一半导体芯片23的第一非作用面23b上。
依前所述的半导体封装件，还包括多个导电组件29，其电性连接该第一增层结构28a，且该导电组件29为焊球或焊针。
综上所述，相较于现有技术，由于本发明堆栈一封装件中的二半导体芯片，而非相邻地设置，因此可减少封装件的平面尺寸；此外，本发明的堆栈的二半导体芯片在制程中的位移将一致，故有利于后续制程的对位步骤，进而增进整体良率。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (9)

1.一种半导体封装件的制法，包括：
提供一承载板，其上设有第一半导体芯片与设于该第一半导体芯片上的第二半导体芯片，具有相对的第一作用面与第一非作用面的该第一半导体芯片以其第一作用面接置于承载板上，且该第一作用面上形成有多个第一电极垫，该承载板上并形成有多个打线垫，具有相对的第二作用面与第二非作用面的该第二半导体芯片并藉其第二非作用面接置于该第一非作用面上，且该第二作用面上形成有多个第二电极垫；
藉由多个焊线电性连接各该第二电极垫与打线垫；
于该承载板上形成包覆该第一半导体芯片、第二半导体芯片与焊线的具有相对的第一表面与第二表面的封装胶体，该第一表面面向该承载板；
从该封装胶体的第二表面移除部分厚度的该封装胶体，并将各该焊线截断成为一端外露的第一子焊线与第二子焊线，该第一子焊线与第二子焊线分别连接该第二电极垫与打线垫；
于该第二表面上形成电性连接该第一子焊线与第二子焊线的第二增层结构；
移除该承载板；以及
于该第一表面上形成电性连接该第一电极垫与打线垫的第一增层结构。
2.根据权利要求1所述的半导体封装件的制法，其特征在于，提供设置有该第一半导体芯片与第二半导体芯片的承载板的步骤包括：
将具有相对的第一作用面与第一非作用面的该第一半导体芯片以其第一作用面接置于该承载板上；以及
于该第一半导体芯片的第一非作用面上接置具有相对的第二作用面与第二非作用面的该第二半导体芯片，该第二半导体芯片并藉其第二非作用面接置于该第一非作用面上。
3.根据权利要求1所述的半导体封装件的制法，其特征在于，提供设置有该第一半导体芯片与第二半导体芯片的承载板的步骤包括：
将具有相对的第二作用面与第二非作用面的该第二半导体芯片藉其第二非作用面接置于该第一半导体芯片的第一非作用面上；以及
将该第一半导体芯片以其第一作用面接置于该承载板上。
4.根据权利要求1所述的半导体封装件的制法，其特征在于，该承载板上还形成有剥离层，其供该第一半导体芯片藉由该剥离层接置于承载板上，且于移除该承载板时，并同移除该剥离层。
5.根据权利要求1所述的半导体封装件的制法，其特征在于，该第二非作用面藉由粘着层接置于该第一非作用面上。
6.根据权利要求1所述的半导体封装件的制法，其特征在于，该制法还包括于该第一增层结构上电性连接多个导电组件。
7.根据权利要求6所述的半导体封装件的制法，其特征在于，该导电组件为焊球或焊针。
8.根据权利要求1所述的半导体封装件的制法，其特征在于，该承载板为晶圆或基板。
9.根据权利要求1所述的半导体封装件的制法，其特征在于，于形成该第一增层结构之后，还包括切单步骤。
CN201310299694.9A 2013-06-06 2013-07-17 半导体封装件的制法 Active CN104241240B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102120066 2013-06-06
TW102120066A TW201448163A (zh) 2013-06-06 2013-06-06 半導體封裝件及其製法

Publications (2)

Publication Number Publication Date
CN104241240A CN104241240A (zh) 2014-12-24
CN104241240B true CN104241240B (zh) 2017-03-08

Family

ID=52229059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310299694.9A Active CN104241240B (zh) 2013-06-06 2013-07-17 半导体封装件的制法

Country Status (2)

Country Link
CN (1) CN104241240B (zh)
TW (1) TW201448163A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538377A (zh) * 2014-12-30 2015-04-22 华天科技（西安）有限公司 一种基于载体的扇出封装结构及其制备方法
CN104505384A (zh) * 2014-12-30 2015-04-08 华天科技（西安）有限公司 一种键合线埋入扇入型封装件及其制备方法
CN107564889B (zh) * 2017-08-28 2020-07-31 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及封装方法
CN111863782A (zh) * 2020-07-29 2020-10-30 济南南知信息科技有限公司 通信模块及其制造方法
TWI812124B (zh) * 2022-03-28 2023-08-11 李銘洛 電子模組及其承載結構與製法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740551A (zh) * 2008-11-21 2010-06-16 育霈科技股份有限公司 用于半导体元件的叠层晶粒封装结构及其方法
TWM449345U (zh) * 2012-11-14 2013-03-21 Walton Advanced Eng Inc 避免打線造成晶片斷裂之多晶片堆疊封裝構造

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088254A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
KR101128063B1 (ko) * 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740551A (zh) * 2008-11-21 2010-06-16 育霈科技股份有限公司 用于半导体元件的叠层晶粒封装结构及其方法
TWM449345U (zh) * 2012-11-14 2013-03-21 Walton Advanced Eng Inc 避免打線造成晶片斷裂之多晶片堆疊封裝構造

Also Published As

Publication number Publication date
TW201448163A (zh) 2014-12-16
CN104241240A (zh) 2014-12-24

Similar Documents

Publication Publication Date Title
CN100559577C (zh) 具有阵列接垫的晶片封装构造及其制造方法
CN104241240B (zh) 半导体封装件的制法
CN101252096B (zh) 芯片封装结构以及其制作方法
TWI294168B (en) Semiconductor package and substrate with array arrangement thereof and method for fabricating the same
CN104425417B (zh) 半导体装置及其制法
TW201312723A (zh) 晶片封裝結構及其製造方法
CN104517905B (zh) 用于模塑衬底的金属重分布层
TWI327359B (en) Stacked semiconductor package
CN104124212B (zh) 半导体封装件及其制法
CN107403768A (zh) 包括贯穿模球连接体的半导体封装及其制造方法
CN106611757A (zh) 具有柔性互连件的半导体装置及其制造方法
CN101131978A (zh) 集成电路封装构造及其使用的多层导线架
CN100466246C (zh) 用于封装的柔性基板
CN107305879A (zh) 半导体器件及相应的方法
CN106158808B (zh) 电子封装件及其制法
CN106298709B (zh) 低成本扇出式封装结构
CN103107145A (zh) 半导体封装件、预制导线架及其制法
CN108242434A (zh) 基板结构及其制造方法
TW201205693A (en) Packaging method for semiconductor element
CN106876340B (zh) 半导体封装结构及其制作方法
TWI556395B (zh) 電子封裝件及其製法
CN105990329A (zh) 半导体装置及其制造方法
CN202957237U (zh) 一种芯片封装结构
CN202384326U (zh) 改良的芯片封装结构
CN103137498B (zh) 半导体封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant