CN111863782A - 通信模块及其制造方法 - Google Patents

通信模块及其制造方法 Download PDF

Info

Publication number
CN111863782A
CN111863782A CN202010743384.1A CN202010743384A CN111863782A CN 111863782 A CN111863782 A CN 111863782A CN 202010743384 A CN202010743384 A CN 202010743384A CN 111863782 A CN111863782 A CN 111863782A
Authority
CN
China
Prior art keywords
bonding
wire
sealing material
bonding pad
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010743384.1A
Other languages
English (en)
Inventor
侯新飞
崔文杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ji Nannan Knows Information Technology Co ltd
Original Assignee
Ji Nannan Knows Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ji Nannan Knows Information Technology Co ltd filed Critical Ji Nannan Knows Information Technology Co ltd
Priority to CN202010743384.1A priority Critical patent/CN111863782A/zh
Publication of CN111863782A publication Critical patent/CN111863782A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种工通信模块及其制造方法。其使用具有电磁屏蔽层的焊线电连接射频芯片和其他芯片，在防止电磁干扰的同时，使得焊线可以部分露出线芯作为外接端子。作为外接端子的方式也是极为特别的，可以采用顶端露出，或者顶部部分磨削掉形成多焊线的互连，其可以在一次研磨过程中形成齐平表面外连其他部件。

Description

通信模块及其制造方法
技术领域
本发明涉及无线通信领域，具体涉及一种通信模块及其制造方法。
背景技术
在整个射频通信中，主要包含以下几种频率：传输频率、接收频率、中频和基带频率。基带频率是用来调制数据的信号频率。而真正的传输频率则比基带频率高很多，一般的频谱范围是500MHz到38GHz，数据信号也是在此高频下进行传输的。一般来说，射频系统具有非常强大的传输调制信号的功能，即使在有干扰信号和阻断信号的情况下，该系统也可以做到以最高的质量发送并且以最好的灵敏度接收调制信号。在发送端，中频常被用来滤除所有从基带转换到中频这个过程中可能产生的伪数据和噪声。
在射频通信时，往往需要集成射频芯片和其他芯片，其他芯片包括控制器、放大器、滤波器等，他们进行集成时，需要相互电电连接，该连接通过布线层实现时，其电磁屏蔽是不易避免的，而使用焊线进行电连接时，其灵活性不够。
发明内容
基于解决上述问题，本发明提供了一种通信模块的制造方法，其包括以下步骤：
(1)提供一临时载板，将射频芯片和第一芯片固定于所述临时载板的上表面，其中所述射频芯片的上表面具有第一焊盘和第二焊盘，所述第一芯片的上表面具有第三焊盘、第四焊盘和第五焊盘；
(2)通过第一焊线将所述第四焊盘与第五焊盘相连，通过第二焊线将所述第一焊盘与所述第三焊盘相连，其中，所述第一焊线和所述第二焊线具有拱形形状，且所述第一焊线相对于所述临时载板的上表面具有第一高度h1，所述第二焊线相对于所述临时载板的上表面具有第二高度h2，且h1＞h2；
(3)通过密封材料密封所述射频芯片和第一芯片，且所述第一焊线和第二焊线完全被所述密封材料覆盖；
(4)研磨所述密封材料的上表面，直至所述密封材料的厚度等于h2，以使得所述第一焊线断开为连接所述第四焊盘的第一部分以及连接所述第五焊盘的第二部分，所述第二焊线的最高部分从所述密封材料的上表面露出。
根据本发明的实施例，所第一焊线和第二焊线均包括线芯以及包裹线芯的屏蔽层，在步骤(4)中，研磨所述密封材料时，使得所述第二焊线的所述最高部分的屏蔽层被研磨去除，以露出线芯部分，形成第一接点。
根据本发明的实施例，在步骤(4)中，研磨所述密封材料时，所述第一焊线高于h2的部分均被研磨去除，使得所述第一焊线断开，且所述第一部分具有从所述密封材料的上表面露出的第二接点，所述第二部分具有从所述密封材料的上表面露出的第三接点。
根据本发明的实施例，所述第一芯片还包括第六焊盘，所述第二焊盘与所述第六焊盘通过第三焊线相连，且在步骤(2)中，所述第三焊线相对于所述临时载板的上表面具有第三高度h3，且h2＞h3。
根据本发明的实施例，所述第一芯片还包括第七焊盘，在步骤(2)中，还包括使用第四焊线将所述第七焊盘引至所述临时载板的上表面，并在所述临时载板的上表面形成第四接点。
本发明还提供了一种通信模块，其由上述的通信模块的制造方法形成，具体包括：
射频芯片，所述射频芯片的上表面具有第一焊盘和第二焊盘；
第一芯片，所述第一芯片的上表面具有第三焊盘、第四焊盘和第五焊盘；
密封材料，所述密封材料密封所述射频芯片和第一芯片，且具有一定的厚度；
第一焊线的第一部分，与所述第四焊盘连接；
第一焊线的第二部分，与所述第五焊盘相连；
第二焊线，所述第二焊线将所述第一焊盘与所述第三焊盘相连；
其中，所述第二焊线具有拱形形状，且所述第二焊线的最高部分从所述密封材料的上表面露出形成第一接点，所述第一部分具有从所述密封材料的上表面露出的第二接点，所述第二部分具有从所述密封材料的上表面露出的第三接点。
根据本发明的实施例，所述第一芯片还包括第六焊盘，所述第二焊盘与所述第六焊盘通过第三焊线相连，且所述第三焊线被所述密封材料完全包封。
根据本发明的实施例，所述通信模块还包括第四焊线，所述第一芯片还包括第七焊盘；其中，所述第四焊线的一端连接所述第七焊盘，另一端从所述密封材料的下表面露出形成第四接点。
根据本发明的实施例，在所述密封材料的上表面还包括再布线层，所述再布线层至少电连接所述第一接点、第二接点和第三接点。
根据本发明的实施例，所述第一焊线和第二焊线，均包括线芯以及包裹线芯的屏蔽层，其中所述第一接点处的线芯外露。
本发明使用具有电磁屏蔽层的焊线电连接射频芯片和其他芯片，在防止电磁干扰的同时，使得焊线可以部分露出线芯作为外接端子。作为外接端子的方式也是极为特别的，可以采用顶端露出，或者顶部部分磨削掉形成多焊线的互连，其可以在一次研磨过程中形成齐平表面外连其他部件。
附图说明
图1为本发明的通信模块的剖面图；
图2为本发明的通信模块的俯视图；
图3为图1的A区域的放大图；
图4为图2的B区域的放大图；
图5-10为本发明的通信模块的制造方法的流程示意图。
具体实施方式
本技术将通过参考实施例中的附图进行描述，本技术涉及一种通信模块，该通信模块具有射频芯片，所述射频芯片的上表面具有第一焊盘和第二焊盘；第一芯片，所述第一芯片的上表面具有第三焊盘、第四焊盘和第五焊盘；密封材料，所述密封材料密封所述射频芯片和第一芯片，且具有一定的厚度；第一焊线的第一部分，与所述第四焊盘连接；第一焊线的第二部分，与所述第五焊盘相连；第二焊线，所述第二焊线将所述第一焊盘与所述第三焊盘相连。
其中，所述第二焊线具有拱形形状，且所述第二焊线的最高部分从所述密封材料的上表面露出形成第一接点，所述第一部分具有从所述密封材料的上表面露出的第二接点，所述第二部分具有从所述密封材料的上表面露出的第三接点。
本技术提供了若干优点。本发明使用具有电磁屏蔽层的焊线电连接射频芯片和其他芯片，在防止电磁干扰的同时，使得焊线可以部分露出线芯作为外接端子。
可以理解的是，本技术可以以许多不同的形式实现，并且不应被解释为限于在此阐述的实施例。当然，提供这些实施例，为的是使本公开彻底且全面，并且将该技术充分地传达给本领域技术人员。的确，该技术旨在涵盖这些实施例的替代、修改和等同物，其包含在由所附权利要求所限定的技术的范围和精神内。此外，在本技术的以下具体描述中，大量特定的细节被提出，以便提供对本技术彻底的理解。但是，对本领域技术人员显而易见的是，本技术在没有这些特定的细节时是可以实现的。
本文所用的术语“顶部的”和“底部的”，“上部的”和“下部的”以及“垂直的”和“水平的”和它们的各种形式，只作示例和说明的目的，并不意味着限定本技术的描述，因为提及的项目可以在位置和方向上交换。并且，这里所用的术语“大体上”和/或“大约”的意思是，指定的尺寸或参数在给定应用的可接受制造公差内是可以变化的。
首先参考图1、2，本发明的通信模块包括多个芯片，即至少一个射频芯片2以及至少一个其他芯片，例如芯片3、4。其中，其他芯片包括控制器、放大器、滤波器等，其与所述射频芯片集成，构成处理射频信号的集成电路结构。
射频芯片2以及芯片3、4的尺寸可以不同，尤其是其高度可以不同。例如图1中，射频芯片2的尺寸小于芯片3、4的尺寸。射频芯片2和芯片3、4的背面可以齐平，且均外露于密封材料10以便于散热且有助于外部连接端子的引出。所述射频芯片1和芯片3、4上均设置有焊盘，该些焊盘为多个，且其可以是铜焊盘或者铝焊盘。
射频芯片2和芯片3、4被密封材料10包裹，所述密封材料10可以是本领域所熟知的热固化材料、光固化材料等，其具有相对的上表面和下表面。
射频芯片2以及芯片3、4之间通过焊线电连接并引出端子，其中，焊线包括不同位置和不同功能的焊线。其中所使用的所有焊线均包括线芯以及包裹线芯的屏蔽层，其中所述线芯优选为导电性较好的铜材料，而屏蔽层可以为铁镍合金、铁钴合金等电磁屏蔽材料，也可以是掺杂有电磁颗粒的树脂材料等。屏蔽层的导电性可以是差于所述线芯的导电性，尤其是当选用掺杂有电磁颗粒的树脂材料时。
其中，芯片3、4与射频芯片2之间具有电连接的焊线6，所述焊线6呈拱形形状。所述焊线6的顶端与所述密封材料10的顶面齐平，其顶端外露于所述密封材料10形成接点11。参见图3，焊线6的顶端的接点11位置处，其线芯61是外露的，而其屏蔽层62是被除去的，这是被特殊设计的，以此可以保证电连接的可靠性，且能够在研磨所述密封材料10时，保护线芯结构。
焊线7也是同样电连接所述射频芯片2和芯片3、4，焊线7呈拱形形状。焊线7的高度低于焊线6，因此焊线7被完全密封在密封材料10之中，其只是作为连接射频芯片2和芯片3、4的导线，不用做其他信号传输。
连接芯片3、4的焊盘还包括焊线8，所述焊线8的一端连接所述芯片3、4的焊盘，另一端则从所述密封材料10的下表面露出形成接点9，该接点9通过焊线9的热压成球工艺形成。
在芯片4上具有两个焊盘，该两个焊盘具有弧形的焊线51、52，焊线51和52的形成在后续方法将着重介绍，在此不再赘述。参见图1和2，焊线51、52分别具有外露于所述密封材料10的上表面的接点12、13，参见图4，接点12的位置为焊线51研磨形成，其包括外露的线芯511和屏蔽层512，接点13的结构与接点12相同。
上述结构中，屏蔽结构的焊线被处置为多种焊接形式，分别具有不同的高度和连接方式，其可以保证电磁屏蔽的同时，实现电连接的灵活性，同时保证电信号的传输速度。
为了获得上述通信模块，本发明还提供了一种通信模块的制造方法，其包括以下步骤：
(1)提供一临时载板，将射频芯片和第一芯片固定于所述临时载板的上表面，其中所述射频芯片的上表面具有第一焊盘和第二焊盘，所述第一芯片的上表面具有第三焊盘、第四焊盘和第五焊盘；
(2)通过第一焊线将所述第四焊盘与第五焊盘相连，通过第二焊线将所述第一焊盘与所述第三焊盘相连，其中，所述第一焊线和所述第二焊线具有拱形形状，且所述第一焊线相对于所述临时载板的上表面具有第一高度h1，所述第二焊线相对于所述临时载板的上表面具有第二高度h2，且h1＞h2；
(3)通过密封材料密封所述射频芯片和第一芯片，且所述第一焊线和第二焊线完全被所述密封材料覆盖；
(4)研磨所述密封材料的上表面，直至所述密封材料的厚度等于h2，以使得所述第一焊线断开为连接所述第四焊盘的第一部分以及连接所述第五焊盘的第二部分，所述第二焊线的最高部分从所述密封材料的上表面露出。
下面将结合图5-10进行详细介绍上述方法。
参见图5，提供临时载板1，所述临时载板1可以是金属板、玻璃板或者硅基板等刚性基板。
然后将射频芯片2和芯片3、4固定于所述临时载板1的上表面，其中所述射频芯片2的上表面具有多个焊盘，所述芯片3、4的上表面也具有多个焊盘。射频芯片2和芯片3、4可以经由在临时载板1上的解离层(未示出)固定，且三者应当具有一定的间距。
接着参见图6，通过焊线将射频芯片2和芯片3、4的焊盘电连接起来。其中，焊线5、焊线6、焊线7、焊线8均包括线芯以及包裹线芯的屏蔽层，且均呈拱形形状。
其中焊线5电连接芯片4的两个焊盘，且具有最高的高度h1；焊线6电连接射频芯片2和芯片3、4，且具有第二高的高度h2。
焊线7电连接所述射频芯片2和芯片3、4，且具有高度h3。焊线8则一端电连接芯片3、4的焊盘，另一端通过键合头键合至临时载板1的上表面上，形成接点8，焊线8具有高度h4。其中，h3可以等于h4，也可以不等于h4，但是h3和h4均应小于h1、h2。
参见图7，通过密封材料10密封所述射频芯片2和芯片3、4，且所述焊线5、焊线6、焊线7、焊线8完全被所述密封材料10覆盖。密封材料10可以预制为具有高度H，其中H应当大于h1。
参见图8，研磨所述密封材料10的上表面，直至所述密封材料10的厚度等于h2，以使得焊线5断开为连接芯片4的两个焊盘独立的两部分，即焊线51和焊线52。其中焊线51和52均外露形成接点12、13。
研磨之后，焊线6的最高部分从所述密封材料10的上表面露出，并且，研磨所述密封材料时，使得所述焊线6的所述最高部分的屏蔽层被研磨去除，以露出线芯部分，形成接点11。在研磨时，屏蔽层可以保护焊线6的线芯部分，且该研磨必须除去导电性不好的屏蔽层，以实现较好的接触。
到此已经形成了图1所示的通信模块，但是进一步的，还可以包括形成再分布层的步骤，参见图9。在密封材料10的上表面形成再分布层，所述再分布层包括布线14和介质层15。其中，所述布线14可以至少电连接接点11、12、13。
最后再参见图10，去除所述临时载板1，形成最终的通信模块。
本发明使用具有电磁屏蔽层的焊线电连接射频芯片和其他芯片，在防止电磁干扰的同时，使得焊线可以部分露出线芯作为外接端子。作为外接端子的方式也是极为特别的，可以采用顶端露出，或者顶部部分磨削掉形成多焊线的互连，其可以在一次研磨过程中形成齐平表面外连其他部件。
为了说明和描述的目的，本技术的前面的详细描述已经呈现。其并不旨在将本技术详尽或限制于所公开的精确形式。根据上述教导的许多修改和变化是可以的。选择所描述的实施例是为了最好地解释本技术的原理及其实际应用，从而确保其他本领域的技术人员最好地利用各种实施例中的技术和适用于预期的特定用途的各种修改。本技术的范围由所附的权利要求限定。
本发明中使用的表述“示例性实施例”、“示例”等不是指同一实施例，而是被提供来着重描述不同的特定特征。然而，上述示例和示例性实施例不排除他们与其他示例的特征相组合来实现。例如，即使在另一示例中未提供特定示例的描述的情况下，除非另有陈述或与其他示例中的描述相反，否则该描述可被理解为与另一示例相关的解释。
本发明中使用的术语仅用于示出示例，而无意限制本发明。除非上下文中另外清楚地指明，否则单数表述包括复数表述。
虽然以上示出并描述了示例实施例，但对本领域技术人员将明显的是，在不脱离由权利要求限定的本发明的范围的情况下，可做出变型和改变。

Claims (10)

1.一种通信模块的制造方法，其包括以下步骤：
(1)提供一临时载板，将射频芯片和第一芯片固定于所述临时载板的上表面，其中所述射频芯片的上表面具有第一焊盘和第二焊盘，所述第一芯片的上表面具有第三焊盘、第四焊盘和第五焊盘；
(2)通过第一焊线将所述第四焊盘与第五焊盘相连，通过第二焊线将所述第一焊盘与所述第三焊盘相连，其中，所述第一焊线和所述第二焊线具有拱形形状，且所述第一焊线相对于所述临时载板的上表面具有第一高度h1，所述第二焊线相对于所述临时载板的上表面具有第二高度h2，且h1＞h2；
(3)通过密封材料密封所述射频芯片和第一芯片，且所述第一焊线和第二焊线完全被所述密封材料覆盖；
(4)研磨所述密封材料的上表面，直至所述密封材料的厚度等于h2，以使得所述第一焊线断开为连接所述第四焊盘的第一部分以及连接所述第五焊盘的第二部分，所述第二焊线的最高部分从所述密封材料的上表面露出。
2.根据权利要求1所述的通信模块的制造方法，其特征在于：所第一焊线和第二焊线均包括线芯以及包裹线芯的屏蔽层，在步骤(4)中，研磨所述密封材料时，使得所述第二焊线的所述最高部分的屏蔽层被研磨去除，以露出线芯部分，形成第一接点。
3.根据权利要求2所述的通信模块的制造方法，其特征在于：在步骤(4)中，研磨所述密封材料时，所述第一焊线高于h2的部分均被研磨去除，使得所述第一焊线断开，且所述第一部分具有从所述密封材料的上表面露出的第二接点，所述第二部分具有从所述密封材料的上表面露出的第三接点。
4.根据权利要求1所述的通信模块的制造方法，其特征在于：所述第一芯片还包括第六焊盘，所述第二焊盘与所述第六焊盘通过第三焊线相连，且在步骤(2)中，所述第三焊线相对于所述临时载板的上表面具有第三高度h3，且h2＞h3。
5.根据权利要求1所述的通信模块的制造方法，其特征在于：所述第一芯片还包括第七焊盘，在步骤(2)中，还包括使用第四焊线将所述第七焊盘引至所述临时载板的上表面，并在所述临时载板的上表面形成第四接点。
6.一种通信模块，其由权利要求1所述的通信模块的制造方法形成，具体包括：
射频芯片，所述射频芯片的上表面具有第一焊盘和第二焊盘；
第一芯片，所述第一芯片的上表面具有第三焊盘、第四焊盘和第五焊盘；
密封材料，所述密封材料密封所述射频芯片和第一芯片，且具有一定的厚度；
第一焊线的第一部分，与所述第四焊盘连接；
第一焊线的第二部分，与所述第五焊盘相连；
第二焊线，所述第二焊线将所述第一焊盘与所述第三焊盘相连；
其中，所述第二焊线具有拱形形状，且所述第二焊线的最高部分从所述密封材料的上表面露出形成第一接点，所述第一部分具有从所述密封材料的上表面露出的第二接点，所述第二部分具有从所述密封材料的上表面露出的第三接点。
7.根据权利要求6所述的通信模块，其特征在于：所述第一芯片还包括第六焊盘，所述第二焊盘与所述第六焊盘通过第三焊线相连，且所述第三焊线被所述密封材料完全包封。
8.根据权利要求6所述的通信模块，其特征在于：所述通信模块还包括第四焊线，所述第一芯片还包括第七焊盘；其中，所述第四焊线的一端连接所述第七焊盘，另一端从所述密封材料的下表面露出形成第四接点。
9.根据权利要求6所述的通信模块，其特征在于：在所述密封材料的上表面还包括再布线层，所述再布线层至少电连接所述第一接点、第二接点和第三接点。
10.根据权利要求6-9任一项所述的通信模块，其特征在于：所述第一焊线和第二焊线，均包括线芯以及包裹线芯的屏蔽层，其中所述第一接点处的线芯外露。
CN202010743384.1A 2020-07-29 2020-07-29 通信模块及其制造方法 Withdrawn CN111863782A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010743384.1A CN111863782A (zh) 2020-07-29 2020-07-29 通信模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010743384.1A CN111863782A (zh) 2020-07-29 2020-07-29 通信模块及其制造方法

Publications (1)

Publication Number Publication Date
CN111863782A true CN111863782A (zh) 2020-10-30

Family

ID=72946691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010743384.1A Withdrawn CN111863782A (zh) 2020-07-29 2020-07-29 通信模块及其制造方法

Country Status (1)

Country Link
CN (1) CN111863782A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110133296A1 (en) * 2008-03-10 2011-06-09 Yoshikawa Kogyo Co., Ltd. Semiconductor device, and communication apparatus and electronic apparatus having the same
CN104241240A (zh) * 2013-06-06 2014-12-24 矽品精密工业股份有限公司 半导体封装件及其制法
CN204516471U (zh) * 2015-04-15 2015-07-29 昆山广颖电线有限公司 高速usb传输线
CN208284471U (zh) * 2018-04-28 2018-12-25 上海飞骧电子科技有限公司 一种防电磁干扰的射频模块结构
CN210403716U (zh) * 2019-11-08 2020-04-24 嘉盛半导体(苏州)有限公司 射频功放模组封装结构及通信基站

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110133296A1 (en) * 2008-03-10 2011-06-09 Yoshikawa Kogyo Co., Ltd. Semiconductor device, and communication apparatus and electronic apparatus having the same
CN104241240A (zh) * 2013-06-06 2014-12-24 矽品精密工业股份有限公司 半导体封装件及其制法
CN204516471U (zh) * 2015-04-15 2015-07-29 昆山广颖电线有限公司 高速usb传输线
CN208284471U (zh) * 2018-04-28 2018-12-25 上海飞骧电子科技有限公司 一种防电磁干扰的射频模块结构
CN210403716U (zh) * 2019-11-08 2020-04-24 嘉盛半导体(苏州)有限公司 射频功放模组封装结构及通信基站

Similar Documents

Publication Publication Date Title
US8748230B2 (en) Semiconductor package with integrated interference shielding and method of manufacture thereof
KR100907853B1 (ko) 반도체 장치, 적층형 반도체 장치, 및 반도체 장치의 제조 방법
JP5276169B2 (ja) 一体化された干渉シールドを備えた半導体パッケージおよびその製造方法
CN102270588B (zh) 在半导体管芯周围形成emi屏蔽层的半导体器件和方法
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
US6534879B2 (en) Semiconductor chip and semiconductor device having the chip
EP1737069B1 (en) Wireless local area network communications module and integrated chip package
US11764163B2 (en) Semiconductor encapsulation structure and encapsulation method
US7436683B2 (en) Wafer level packaging structure with inductors and manufacture method thereof
US20090230541A1 (en) Semiconductor device and manufacturing method of the same
CN109755225A (zh) 天线模块
US10305196B2 (en) Dielectric lens structures for EHF radiation
US8791544B2 (en) Semiconductor device, mounted substrate to be used in semiconductor device, and manufacturing method of mounted substrate
CN100511614C (zh) 多芯片堆叠的封装方法及其封装结构
CN104701273A (zh) 一种具有电磁屏蔽功能的芯片封装结构
CN113539979A (zh) 封装结构及其制法
EP1577947A1 (en) Semiconductor device comprising an encapsulating material that attenuates electromagnetic interference
JP2009277910A (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP2000299427A (ja) 高周波集積回路装置
US20030143831A1 (en) Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier
CN113078139A (zh) 电子封装件及其制法
CN111863782A (zh) 通信模块及其制造方法
US7589419B2 (en) Side connectors for RFID chip
EP4075494A1 (en) Semiconductor device and method for manufacturing same
CN210575925U (zh) 封装模组和雷达系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20201030