CN202384326U - 改良的芯片封装结构 - Google Patents

Abstract

本实用新型公开了一种改良的芯片封装结构，包括芯片、第一可挠性基材层、第二可挠性基材层和胶体，所述的芯片包括一有源面，及设于该有源面上的多个第一焊垫和多个第二焊垫，所述的多个第一焊垫及多个第二焊垫分别设有多个第一凸块及多个第二凸块；所述的第一可挠性基材层具有第一表面及一相对的第二表面，还界定一第一开口；所述的胶体，用以密封包覆该些第一凸块与该些第一引脚电性接合部分以及该些第二凸块与该些第二引脚电性结合部分。由于采用上述结构，即具有不同层引脚的芯片封装结构，即可达到电路设计的目的，为芯片的不同功能电路提供导电路径。

Description

改良的芯片封装结构

技术领域

本实用新型涉及封装结构，尤其涉及具有多层引脚及可挠性基材层的芯片封装结构。 

背景技术

随着半导体技术的进步，先进制程可生产尺寸更小及功能更复杂的芯片，芯片要求更多输入输出电性连接端点，亦即导电结构的引脚数目必须增加。 

现有技术中芯片的两侧各设有一排凸块，当芯片要求更多输入输出端点时，仅能借由增加芯片面积，以布局更多输入输出端点，此时，芯片内电路所占面积相较于芯片整体面积的比例即下降，导致生产成本增加。也有提出芯片两侧设置两排凸块，且利用内引脚接合以及打线的封装制程，分别对这些凸块提供导电路径，然而该制程过于复杂，导致实施困难度增加，且打线的封装制程因具有线材和导电层，以及线材与焊垫的接合面，故电阻率较高，不利于导电。 

因此，现有技术有待于提高和改善。 

发明内容

有鉴于此，本实用新型的目的是提供一种改良的芯片封装结构，使芯片能增加输入输出电性连接端点。 

为实现上述目的，本实用新型是通过以下技术手段来实现的：一种改良的芯片封装结构，包括芯片、第一可挠性基材层、第二可挠性基材层和胶体，所述的芯片包括一有源面，及设于该有源面上的多个第一焊垫和多个第二焊垫，所述的多个第一焊垫及多个第二焊垫分别设有多个第一凸块及多个第二凸块；所述的第一可挠性基材层具有第一表面及一相对的第二表面，还界定一第一开口；所述的第一表面上设有第一导电层，该第一导电层包括多个第一引脚，该第一引脚通过对应于第一引脚的第一凸台与第一焊垫电性连接，所述的第二表面上设有第二导电层，该第二导电层包含多个第二引脚，该多个第二引脚延伸入所述第一开口，通过对应于第二引脚的第二凸块与第二焊垫电性连接；所述的第二可挠性基材层位于所述的第一可挠性基材层上，具有第一表面及一相对的第二表面，该第二可挠性基材层的该第一表面面对该第一可挠性基材层的该第二表面，所述的第二可挠性基材层的该第一表面上界定一芯片接合区，位于所述第一开口内，所述的第二可挠性基材层还界定一第二开口，位于该芯片接合区内；所述的胶体，用以密封包覆该些第一凸块与该些第一引脚电性接合部分以及该些第二凸块与该些第二引脚电性结合部分。 

与现有技术相比，本实用新型的有益效果是：由于采用上述结构，即具有不同层引脚的芯片封装结构，即可达到电路设计的目的，为芯片的不同功能电路提供导电路径。 

附图说明

附图1为本实用新型改良的芯片封装结构结构示意图。 

图中各标号分别是：（1）芯片，（2）第一可挠性基材层，（3）第二可挠性基材层，（4）胶体，（5）有源面，（6）第一焊垫，（7）第二焊垫，（8）第一凸块，（9）第二凸块，（10）第一表面，（11）第二表面，（12）第一开口，（13）第一导电层，（14）第一引脚，（15）第二导电层，（16）第二引脚，（17）第一表面，（18）第二表面，（19）芯片接合区，（20）第二开口。 

具体实施方式

下面结合附图对本实用新型作进一步的详细说明： 

参看图1，本实用新型一种改良的芯片封装结构，包括芯片1、第一可挠性基材层2、第二可挠性基材层3和胶体4，所述的芯片1包括一有源面5，及设于该有源面5上的多个第一焊垫6和多个第二焊垫7，所述的多个第一焊垫6及多个第二焊垫7分别设有多个第一凸块8及多个第二凸块9；所述的第一可挠性基材层1具有第一表面10及一相对的第二表面11，还界定一第一开口12；所述的第一表面10上设有第一导电层13，该第一导电层13包括多个第一引脚14，该第一引脚14通过对应于第一引脚14的第一凸台8与第一焊垫6电性连接，所述的第二表面11上设有第二导电层15，该第二导电层15包含多个第二引脚16，该多个第二引脚16延伸入所述第一开口12，通过对应于第二引脚16的第二凸块9与第二焊垫7电性连接；所述的第二可挠性基材层3位于所述的第一可挠性基材层2上，具有第一表面17及一相对的第二表面18，该第二可挠性基材层3的该第一表面17面对该第一可挠性基材层2的该第二表面11，所述的第二可挠性基材层3的该第一表面17上界定一芯片接合区19，位于所述第一开口12内，所述的第二可挠性基材层3还界定一第二开口20，位于该芯片接合区19内；所述的胶体4，用以密封包覆该些第一凸块8与该些第一引脚14电性接合部分以及该些第二凸块9与该些第二引脚16电性结合部分。

以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或修饰为等同变化的等效实施例，但是凡未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。 

Claims (1)

1.一种改良的芯片封装结构，包括芯片、第一可挠性基材层、第二可挠性基材层和胶体，其特征是：所述的芯片包括一有源面，及设于该有源面上的多个第一焊垫和多个第二焊垫，所述的多个第一焊垫及多个第二焊垫分别设有多个第一凸块及多个第二凸块；所述的第一可挠性基材层具有第一表面及一相对的第二表面，还界定一第一开口；所述的第一表面上设有第一导电层，该第一导电层包括多个第一引脚，该第一引脚通过对应于第一引脚的第一凸台与第一焊垫电性连接，所述的第二表面上设有第二导电层，该第二导电层包含多个第二引脚，该多个第二引脚延伸入所述第一开口，通过对应于第二引脚的第二凸块与第二焊垫电性连接；所述的第二可挠性基材层位于所述的第一可挠性基材层上，具有第一表面及一相对的第二表面，该第二可挠性基材层的该第一表面面对该第一可挠性基材层的该第二表面，所述的第二可挠性基材层的该第一表面上界定一芯片接合区，位于所述第一开口内，所述的第二可挠性基材层还界定一第二开口，位于该芯片接合区内；所述的胶体，用以密封包覆该些第一凸块与该些第一引脚电性接合部分以及该些第二凸块与该些第二引脚电性结合部分。