TW201308548A - 小基板多晶片記憶體封裝構造 - Google Patents

Abstract

揭示一種小基板多晶片記憶體封裝構造，係以一具有鏤空區之晶片承載座取代習知基板之承載功能，以縮小基板之尺寸。一基板貼設於晶片承載座之下方。第一晶片係設置於該基板上並位於該鏤空區內。第二晶片係設置於晶片承載座上。一封膠體密封晶片承載座、該基板之上表面、第一晶片以及第二晶片，並且該基板之外形係小於封膠體之外形。較佳地，該晶片承載座之周邊係連接有複數個支撐繫條，其係往該封膠體之側邊延伸而具有複數個顯露在該封膠體外之絕緣切面。

Description

小基板多晶片記憶體封裝構造

本發明係有關於半導體裝置，特別係有關於一種小基板多晶片記憶體封裝構造。

早期記憶體封裝構造中所使用的晶片承載體係為與記憶卡相同尺寸之基板，如美國專利第7,094,633號所揭示之技術者。在封裝製程中，多個基板係一體連接於一基板條內，晶片設置於基板條上，再予以模封，最後切割基板條以切單形成記憶卡之外形。然而，基板之裁切側面會顯露在封膠體之周邊，不僅抗濕性與產品可靠度較差，此外，在周邊應力下記憶卡等尺寸之基板容易由記憶卡剝離。

為了降低記憶體封裝構造之封裝成本，有人嘗試使用導線架取代基板，如美國專利第7,488,620 B2、6,965,159 B1號所揭示之技術者。導線架提供有金屬材質之引線、接觸墊與晶片承載座。然而，導線架不容易作到足夠且適當的線路佈局，常需要複雜或較長的打線連接，並且晶片表面可能需要額外製作出重配置線路層，相對地造成晶片成本之提高。此外，無論是使用導線架或是還是傳統基板作為晶片載體，在切單之後，導線架之支撐繫條與基板之線路層會在封膠體之側邊形成導電切面，在封裝製程與產品使用上易有靜電放電(ESD)之問題。

為了解決上述之問題，本發明之主要目的係在於一種小基板多晶片記憶體封裝構造，能夠降低基板成本並改善習知基板側邊外露之剝離問題。

為了解決上述之問題，本發明之次一目的係在於一種小基板多晶片記憶體封裝構造，解決習知記憶體封裝構造因顯露在封膠體側邊的金屬切面造成之靜電放電(ESD)問題。

本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種小基板多晶片記憶體封裝構造，包含一具有鏤空區之晶片承載座、一基板、一第一晶片、至少一第二晶片以及一封膠體。該基板係貼設於該晶片承載座之下方並具有一顯露於該鏤空區之上表面以及一表面設置有複數個接觸墊之下表面。該第一晶片係設置於該基板上並位於該鏤空區內。該第二晶片係設置於該晶片承載座上。該封膠體係密封該晶片承載座、該基板之該上表面、該第一晶片以及該第二晶片，但顯露該基板之該下表面。其中，該基板之外形係小於該封膠體之外形，並且該晶片承載座之周邊係連接有複數個支撐繫條，其係往該封膠體之側邊延伸。

本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。

在前述之小基板多晶片記憶體封裝構造中，該些支撐繫條係可具有複數個顯露在該封膠體之側邊之絕緣切面。

在前述之小基板多晶片記憶體封裝構造中，該晶片承載座係可為一無電氣傳遞功能之虛基板。

在前述之小基板多晶片記憶體封裝構造中，該晶片承載座與該些支撐繫條係可構成於一高分子絕緣體支架。

在前述之小基板多晶片記憶體封裝構造中，該晶片承載座與該些支撐繫條係可構成於一導線架基底支架。

在前述之小基板多晶片記憶體封裝構造中，可另包含有複數個銲線，係電性連接該第二晶片至該基板之該上表面。

在前述之小基板多晶片記憶體封裝構造中，該封膠體之外形係可為微型保全數位卡。

在前述之小基板多晶片記憶體封裝構造中，該基板之外形係可小於該封膠體之外形之二分之一。

在前述之小基板多晶片記憶體封裝構造中，該鏤空區係可具有一缺口，係朝向該封膠體之一插接側。

在前述之小基板多晶片記憶體封裝構造中，該第二晶片之設置係可不覆蓋該鏤空區。

在前述之小基板多晶片記憶體封裝構造中，該晶片承載座係可具有一對準於該第二晶片之下方之開孔。

在前述之小基板多晶片記憶體封裝構造中，該第一晶片係可為一控制器晶片，而該第二晶片係可為記憶體晶片。

在前述之小基板多晶片記憶體封裝構造中，可另包含有複數個被動元件，係設置於該基板之該上表面上並位於該鏤空區內。

以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。

依據本發明之第一較佳實施例，一種小基板多晶片記憶體封裝構造舉例說明於第1圖之截面示意圖、第2圖透視其封膠體之上視示意圖以及第3圖繪示其封膠體底面之立體示意圖。該小基板多晶片記憶體封裝構造100係主要包含一具有鏤空區111之晶片承載座110、一基板120、一第一晶片130、至少一第二晶片140以及一封膠體150。

該晶片承載座110係用以承載該基板120與該第二晶片140。該晶片承載座110係可為一無電氣傳遞功能之虛基板，該晶片承載座110係具有如習知導線架之金屬或絕緣材質但可不具有習知導線架之引線結構。並且，該晶片承載座110之周邊係連接有複數個支撐繫條112，其係往該封膠體150之側邊延伸。在本實施例中，該些支撐繫條112係往該封膠體150之非插接側延伸。如第5圖所示，在封裝製程中，藉由該些支撐繫條112可串連多個晶片承載座110於一框架210中，以成為一種可大量生產與一次模封之承載件。此外，較佳地，該些支撐繫條112係可具有複數個顯露在該封膠體150之側邊之絕緣切面113，解決習知記憶體封裝構造因導線架/基板金屬層顯露在封膠體側邊的金屬切面造成之靜電放電(ESD)問題。於本實施例中，為了達成上述絕緣切面113，該晶片承載座110與該些支撐繫條112係可構成於一高分子絕緣體支架，其材質例如BT、FR-4、FR-5樹脂並具有良好的散熱性、絕緣性與抗靜電特性，例如可利用一般基板之核心層裁切成一支撐骨架，而不需要習知基板之線路層。於一變化實施例中，該晶片承載座110與該些支撐繫條112係可構成於一導線架基底支架，即本身雖具有導電性，使得該些支撐繫條112顯露在該封膠體150之側邊之切面具有導電性，亦可利用該些支撐繫條112在裁切處之寬度縮小以減少切面面積，或是在其切面形成絕緣材料。

該基板120係具有一上表面121以及一下表面122。該基板120係貼設於該晶片承載座110之下方，可利用環氧黏膠(epoxy)或黏晶膠(die attached paste)等高分子聚合膠材使該基板120之上表面121周邊貼附至該晶片承載座110之底部。該基板120之該上表面121係顯露於該鏤空區111，複數個接觸墊123係設置於該基板120之該下表面122。該些接觸墊123係作為該小基板多晶片記憶體封裝構造100之外接端子，其表面可鍍金，該些接觸墊123依產品類別不同而有適當之形狀，例如可為長條指狀之「金手指」。而該基板120之主體可為玻纖樹脂，更具有上下表面導通之線路結構，例如BT、FR-4印刷電路板或陶瓷電路板，用以電性連接該第一晶片130、該第二晶片140與該些接觸墊123。其中，該基板120之外形係小於該封膠體150之外形，藉以降低封裝成本並防止基板之側邊外露。在此所稱之「外形」為由上往下或由下往上觀看之輪廓外形，例如該基板120之上表面121之周邊圖形比對至該封膠體150之頂面周邊圖形，或者是該基板120之下表面122之周邊圖形比對至該封膠體150之底面周邊圖形。在本實施例中，該基板120之外形係可小於該封膠體150之外形之二分之一，即換言之，該基板120之下表面122之面積係不大於該封膠體150之底面之二分之一。

該第一晶片130係設置於該基板120上並位於該鏤空區111內。該第一晶片130之設置方法係可為覆晶接合或是一般黏晶結合。在本實施例中，係利用複數個銲線170電性連接該第一晶片130與該基板120，進而電性連接至該些接觸墊123。在一更具體結構中，該小基板多晶片記憶體封裝構造100係另可包含有複數個被動元件180，如電感、電容，係亦設置於該基板120之該上表面121上並位於該鏤空區111內。在本實施例中，該第一晶片130係可為一控制器晶片。

該第二晶片140係利用黏晶材料142設置於該晶片承載座110上。在封裝製程中，可先將裁切好適當尺寸之基板先貼附於該晶片承載座110，再安裝該第一晶片130與該第二晶片140，而晶片的安裝順序與數量則不受限制。於本實施例中，該第二晶片140之設置係可不覆蓋該鏤空區111，可先設置好該第一晶片130與該第二晶片140之後，再於同一打線製程中使該第一晶片130與該第二晶片140電性連接至該基板120。該第二晶片140可為單個或是複數堆疊型態。在本實施例中，該第二晶片140係可為一記憶體晶片，如NAND flash晶片。在一具體結構中，該小基板多晶片記憶體封裝構造100係另可包含有複數個銲線160，係電性連接該第二晶片140之銲墊141至該基板120之該上表面121，故該晶片承載座110與供其連接之支架可不需要有電性傳遞的引腳。此外，在一較佳實施例中，該晶片承載座110係可具有一對準於該第二晶片140之下方之開孔114，用以增加該第二晶片140被該封膠體150之包覆效果、對該第二晶片140之散熱性，並且可作為黏接該第二晶片140之黏晶材料142之溢出容置區，進而減少該黏晶材料142在黏晶固化後之厚度。

該封膠體150係密封該晶片承載座110、該基板120之該上表面121、該第一晶片130以及該第二晶片140，但顯露該基板120之該下表面122。該封膠體150係為一種模封化合物，其成份可包含熱固性環氧樹脂、無機填料、色料…等等。在本實施例中，該封膠體150係具有一記憶卡之外形，如第2與3圖所示為微型保全數位記憶卡(micro SD card)之外形。在不同實施例中，該封膠體150之外形亦可為mini SD或是嵌入式記憶體(eMMC)等半導體記憶體產品之外形。而該些接觸墊123亦顯露於該封膠體150之一底面，且鄰近地朝向該封膠體150之一插接側151，而該封膠體150之其餘側邊則為非插接側。較佳地，該晶片承載座110之該鏤空區111係可具有一缺口111A，係朝向該封膠體150之該插接側151，使得該第一晶片130可往該插接側151靠近，以縮短至該些接觸墊123之距離並騰出更多封膠體之內部空間，以容納該第二晶片140。

因此，該基板120之該下表面122與該封膠體150之底面可概呈為共平面並且該基板120之側邊亦被該封膠體150包覆，該基板120完全沒有顯露在該封膠體150之側邊(包含插接側與非插接側)之外露側面，故具有較佳的抗溼性與基板剝離改善效果。故，本發明之小基板多晶片記憶體封裝構造100能夠降低基板成本並改善習知基板側邊外露之剝離問題。

參閱第4A至4E圖，本發明進一步說明該小基板多晶片記憶體封裝構造100之製造方法如下。

首先，如第4A圖所示，提供該晶片承載座110及其連接之該些支撐繫條112，該晶片承載座110係具有該鏤空區111，在一較佳實施例中，該晶片承載座110更具有該開孔114。配合參閱第5圖，該些支撐繫條112係連接至相鄰之晶片承載座110與框架210，而構成於一板狀支架中。之後，如第4B圖所示，進行基板120之安裝步驟，將該具有接觸墊123與可預先設置被動元件180之基板120貼設於該晶片承載座110之下方，該基板120之該上表面121顯露於該晶片承載座110之該鏤空區111中。之後，如第4C圖所示，進行晶片之安裝步驟，將該第一晶片130設置於該基板120之該上表面121並位於該鏤空區111內，並可設置該第二晶片140於該晶片承載座110上，該第二晶片140可不覆蓋該鏤空區111並對準於該開孔114上。之後，如第4D圖所示，進行晶片之電性連接步驟，以打線方式形成該些電性連接該第二晶片140與該基板120之銲線160以及該些電性連接該第一晶片130與該基板120之銲線170。之後，如第4E圖所示，進行模封步驟，形成該封膠體150，以密封該第一晶片130、該第二晶片140與該基板120之側邊，但不覆蓋該基板120之該下表面122與該些接觸墊123。如第6與7圖所示，在進行模封步驟之前置作業中，上述板狀支架被合模夾壓在一上模具220與一下模具230之間，該上模具220與該下模具230之模穴空間內容納有該第一晶片130、該第二晶片140與該基板120，用以形成該封膠體150。較佳地，連接相鄰晶片承載座110之部分支撐繫條112上可壓貼一固定條221，可位於切單時之切割道上，使得在模封過程中，該基板120之該下表面122緊密貼合於該下模具230以防止灌膠時在該下表面122產生溢膠並減少該些支撐繫條112受到模流沖擊之晃動，故不會造成該些接觸墊123之污染。而該固定條221可為該上模具220之一連接部分或額外設置之元件。

最後，進行切單與成型研磨，以製得如第1、2與3圖所示之小基板多晶片記憶體封裝構造100，能達到表面平整無毛邊且降低成本的效益。此外，於該切單步驟中，該些絕緣切面113將同時形成。

以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。

100．．．小基板多晶片記憶體封裝構造

110．．．晶片承載座

111．．．鏤空區

111A．．．缺口

112．．．支撐繫條

113．．．絕緣切面

114．．．開孔

120．．．基板

121．．．上表面

122．．．下表面

123．．．接觸墊

130．．．第一晶片

140．．．第二晶片

141．．．銲墊

142．．．黏晶材料

150．．．封膠體

151．．．插接側

160．．．銲線

170．．．銲線

180．．．被動元件

210．．．框架

220．．．上模具

221．．．固定條

230．．．下模具

第1圖：依據本發明之一較佳實施例，一種小基板多晶片記憶體封裝構造之截面示意圖。

第2圖：依據本發明之一較佳實施例，該小基板多晶片記憶體封裝構造透視其封膠體之上視示意圖。

第3圖：依據本發明之一第一較佳實施例，繪示該小基板多晶片記憶體封裝構造之封膠體底面之立體示意圖。

第4A至4E圖：依據本發明之一較佳實施例，該小基板多晶片記憶體封裝構造之製造過程中元件上視示意圖。

第5圖：依據本發明之一較佳實施例，該小基板多晶片記憶體封裝構造之製造過程中所使用之包含複數個晶片承載座之支架之上視示意圖。

第6圖：依據本發明之一較佳實施例，該小基板多晶片記憶體封裝構造之製造過程中在模封之前設置有第一與第二晶片之支架之上視示意圖。

第7圖：依據本發明之一較佳實施例，該小基板多晶片記憶體封裝構造之製造過程中在模封時之元件截面示意圖。

100．．．小基板多晶片記憶體封裝構造

110．．．晶片承載座

111．．．鏤空區

111A．．．缺口

112．．．支撐繫條

113．．．絕緣切面

114．．．開孔

120．．．基板

121．．．上表面

122．．．下表面

123．．．接觸墊

130．．．第一晶片

140．．．第二晶片

141．．．銲墊

142．．．黏晶材料

150．．．封膠體

151．．．插接側

160．．．銲線

170．．．銲線

180．．．被動元件

Claims (13)

1. 一種小基板多晶片記憶體封裝構造，包含：一晶片承載座，係具有一鏤空區；一基板，係貼設於該晶片承載座之下方並具有一顯露於該鏤空區之上表面以及一表面設置有複數個接觸墊之下表面；一第一晶片，係設置於該基板上並位於該鏤空區內；至少一第二晶片，係設置於該晶片承載座上；以及一封膠體，係密封該晶片承載座、該基板之該上表面、該第一晶片以及該第二晶片，但顯露該基板之該下表面；其中，該基板之外形係小於該封膠體之外形，並且該晶片承載座之周邊係連接有複數個支撐繫條，其係往該封膠體之側邊延伸。
2. 依據申請專利範圍第1項之小基板多晶片記憶體封裝構造，其中該些支撐繫條係具有複數個顯露在該封膠體之側邊之絕緣切面。
3. 依據申請專利範圍第2項之小基板多晶片記憶體封裝構造，其中該晶片承載座係為一無電氣傳遞功能之虛基板。
4. 依據申請專利範圍第3項之小基板多晶片記憶體封裝構造，其中該晶片承載座與該些支撐繫條係構成於一高分子絕緣體支架。
5. 依據申請專利範圍第1項之小基板多晶片記憶體封裝構造，其中該晶片承載座與該些支撐繫條係構成於一導線架基底支架。
6. 依據申請專利範圍第1項之小基板多晶片記憶體封裝構造，另包含有複數個銲線，係電性連接該第二晶片至該基板之該上表面。
7. 依據申請專利範圍第1項之小基板多晶片記憶體封裝構造，其中該封膠體之外形係為微型保全數位卡。
8. 依據申請專利範圍第1或7項之小基板多晶片記憶體封裝構造，其中該基板之外形係小於該封膠體之外形之二分之一。
9. 依據申請專利範圍第1項之小基板多晶片記憶體封裝構造，其中該鏤空區係具有一缺口，係朝向該封膠體之一插接側。
10. 依據申請專利範圍第1項之小基板多晶片記憶體封裝構造，其中該第二晶片之設置係不覆蓋該鏤空區。
11. 依據申請專利範圍第10項之小基板多晶片記憶體封裝構造，其中該晶片承載座係具有一對準於該第二晶片之下方之開孔。
12. 依據申請專利範圍第1項之小基板多晶片記憶體封裝構造，其中該第一晶片係為一控制器晶片，而該第二晶片係為記憶體晶片。
13. 依據申請專利範圍第12項之小基板多晶片記憶體封裝構造，另包含有複數個被動元件，係設置於該基板之該上表面上並位於該鏤空區內。