CN105789072B - 一种面阵列无引脚csp封装件及其制造方法 - Google Patents

一种面阵列无引脚csp封装件及其制造方法 Download PDF

Info

Publication number
CN105789072B
CN105789072B CN201610287943.6A CN201610287943A CN105789072B CN 105789072 B CN105789072 B CN 105789072B CN 201610287943 A CN201610287943 A CN 201610287943A CN 105789072 B CN105789072 B CN 105789072B
Authority
CN
China
Prior art keywords
exit
resin layer
track
layer
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610287943.6A
Other languages
English (en)
Other versions
CN105789072A (zh
Inventor
李习周
邵荣昌
王永忠
周金成
胡魁
慕蔚
张易勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN201610287943.6A priority Critical patent/CN105789072B/zh
Publication of CN105789072A publication Critical patent/CN105789072A/zh
Application granted granted Critical
Publication of CN105789072B publication Critical patent/CN105789072B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种面阵列无引脚CSP封装件及其制造方法，包括多个互不相连的上下表面均和有镍层的引出端；镍层上叠加有树脂层，并填充相邻引出端之间的上端空腔；树脂层上设有与镍层连通的多个镀铜通孔，镀铜通孔通过印刷线连通，粘贴有IC芯片；树脂层上有塑封体。刻蚀镀有镍层的铜合金薄片，铜合金薄片上叠加树脂层，在树脂层上制造多个连通镍层的镀铜通孔和多条印刷线，树脂层上粘贴IC芯片，塑封制得CSP封装件。该CSP封装件用树脂层作为中间的支撑层，通过印制线实现了封装电路的再布线，将封装器件的引出端呈面阵列分布在塑封体底部，使封装件能够在单位安装面积内能容纳更多的引出端子。

Description

一种面阵列无引脚CSP封装件及其制造方法
技术领域
本发明属于电子器件制造半导体封装技术领域，涉及一种面阵列无引脚CSP封装件；本发明还涉及一种该封装件的制造方法。
背景技术
自电子器件制造业产生以来，半导体行业提供了各种各样的封装件来包封芯片并为半导体管芯提供电连接。随着移动通讯设备、智能手机等新兴科技的不断发展，半导体封装逐渐趋向于高密度、小型化。
QFN（Quad Flat No-lead Package）是为了应对半导体封装器件高密度、小型化发展而产生的一种无引脚封装。QFN呈正方形或矩形，封装底部中央位置有一个大面积裸露焊盘，围绕大焊盘的封装外围四周有实现电气连结的导电焊盘。由于QFN封装不像传统的SOIC封装和TSOP封装那样具有鸥翼状引脚，内部引脚与焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，所以它能提供卓越的电性能。但由于QFN封装结构的限制，QFN 封装件的管脚只能分布在塑封体底部四周，管脚数量保持在12～72之间。随着电子信息技术的快速发展，电子封装器件需要的引出端子越来越多，QFN封装已不能满足高密度、多引出端的封装要求，需要在原有QFN封装的基础上开发一种能够容纳更多引出端的新型封装结构代替原来QFN将管脚分布在塑封体底部四周的设计方案，将封装底部中央位置的大面积裸露焊盘用引出端来代替，在单位安装面积内能容纳更多的引出端子。
发明内容
本发明的目的是提供一种面阵列无引脚CSP封装件，能够在单位安装面积内容纳更多的引出端子，替代原来QFN将管脚分布在塑封体底部四周的设计方案，使管脚呈面阵列的形式分布在封装件底部。
本发明的另一个目的是提供一种上述封装件的制造方法。
为实现上述目的，本发明所采用的技术方案是：一种面阵列无引脚CSP封装件，包括多个互不相连的引出端，引出端的上表面和下表面均镀覆有镍层；位于引出端上表面的镍层上叠加有树脂层，树脂层覆盖所有的位于引出端上表面的镍层，并填充相邻引出端之间的上端空腔；树脂层上设有数量与引出端数量相同的镀铜通孔，一个镀铜通孔与一个引出端上表面的镍层连通，树脂层上表面设置有多条印制线，同一列引出端上方的镀铜通孔通过一条印刷线连通，树脂层上粘贴有IC芯片，IC芯片通过键合丝与印刷线相连；树脂层上设有塑封体，IC芯片、键合丝、印制线和树脂层均封装于塑封体内；引出端下部包覆有焊膏。
本发明所采用的另一个技术方案是：一种上述面阵列无引脚CSP封装件的制造方法，具体为：取上表面和下表面均镀有镍层的铜合金薄片，在该铜合金薄片上表面和下表面蚀刻出上端空腔及下端空腔，形成面阵列排列的多个引出端，该多个引出端组成引线框架；在该引线框架上表面叠加树脂层，树脂层填充上端空腔，接着在树脂层上制造多个镀铜通孔，一个镀铜通孔与一个引出端上部的镍层连通，然后在树脂层上电镀一层铜并蚀刻出多条互不连通的印制线，一条印制线连接一列引出端上部的多个镀铜通孔；将IC芯片粘贴到树脂层上，连接印制线和IC芯片；然后，用塑封体将IC芯片、键合丝、印制线和树脂层包封；之后，采用蚀刻工艺蚀刻下端空腔，将相邻的引出端分离；取凹坑里填满焊膏的凹坑模板，将引出端下部放入凹坑，使引出端下部粘附一层焊膏形成焊凸点，制得面阵列无引脚CSP封装件。
本发明封装件是一种无引脚、高密度的CSP封装，结构紧凑。相对于同引脚数的QFN封装，本封装需要的安装面积更小。现有的QFN封装，底部中央位置都有一个大面积裸露焊盘，围绕大焊盘的封装外围四周有实现电气连结的导电焊盘，但大面积裸露焊盘占据了大量的安装面积，使封装件不能容纳更多的引出端子。本发明用树脂层作为中间的支撑层，通过印制线实现了封装电路的再布线，将封装器件的引出端呈面阵列分布在塑封体底部，使封装件能够在单位安装面积内能容纳更多的引出端子。
附图说明
图1是本发明CSP封装件的剖面图。
图2是图1中多个引出端排列的示意图。
图中：1.引出端，2.树脂层，3.焊膏，4.印制线，5.镀铜通孔，6.镍层，7.粘结层，8.IC芯片，9.塑封体，10.键合焊盘，11.键合丝，12.上端空腔，13.下端空腔，14.空隙。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
在以引线框架作为引出端的封装件中，由于框架结构的局限，该引出端只能分布在封装件的底部四周，或者从封装件的侧面引出，使封装件不能容纳更多的引出端子，单位安装面积内能容纳的引出端子数量有限，不能满足高密度、多引出端的封装要求。为了克服现有封装件存在的问题，本发明提供了一种结构如图1所示的能够容纳更多引出端子的面阵列无引脚CSP封装件，该封装件包括多个互不相连的引出端1，多个引出端1以面阵列方式排列，如图2，相邻引出端1之间形成上下两个空腔，位于上方的空腔为上端空腔12，位于下方的空腔为下端空腔13，相邻引出端1之间有空隙14，引出端1的上表面和下表面均镀覆有镍层6；位于引出端1上表面的镍层6上叠加有树脂层2，树脂层2覆盖所有的位于引出端1上表面的镍层6，并填充所有的上端空腔12；树脂层2上设有数量与引出端1数量相同的镀铜通孔5，一个镀铜通孔5与一个引出端1上表面的镍层6连通，树脂层2上表面设置有多条印制线4，同一列引出端1上方的镀铜通孔5通过一条印刷线4连通，树脂层2上通过粘结层7粘贴有IC芯片8，IC芯片8上的键合焊盘10通过键合丝11与印刷线4相连；树脂层2上设有塑封体9，塑封体9包封了IC芯片8、键合丝11、印制线4和树脂层2；引出端1下部包覆有焊膏3，形成半圆形的焊凸点，相邻的焊凸点互不相连。
本发明封装件中：引出端1以面阵列的方式排布在封装件底部，并在外部包覆焊膏形成半圆形焊凸点，用于实现与外部电路的连接；树脂层2用于支撑印制线4并将印制线4和引出端1相互分离；镀铜通孔5将引出端1和印制线4连接起来；印制线4的主要作用是实现电路的再分布；键合丝11实现IC芯片8与键合焊盘10的电连接。
本发明CSP封装件用树脂层2代替基板作为封装件的中间层，实现封装电路的再布线，将引出端1分布到封装件的底部，使封装件能够在单位安装面积内容纳更多的引出端子。
表1 本发明封装件与QFN封装件之间的比较
由表1可以看出，本发明封装件单位面积（单位面积的引出端数量是指引出端与安装面积的比值）引出端数量是1.31，QFN封装单位面积引出端数量是0.50，本发明封装件单位面积引出端数量是QFN封装的2.62倍，封装密度远远高于QFN封装。
本发明封装件的制造方法，具体为：准备一块上表面和下表面均镀有镍层6的铜合金薄片，然后在该铜合金薄片上表面和下表面蚀刻出上端空腔12及下端空腔13，形成面阵列排列的多个引出端1，该多个引出端1组成引线框架，见图2，此时上端空腔12和下端空腔13并没有完全连通，镍层6的作用是作为蚀刻上端空腔12和下端空腔13时的抗蚀层；下一步，在引线框架上表面叠加一层树脂层2，树脂层2填充上端空腔12，接着在树脂层2上制造出多个镀铜通孔6，一个镀铜通孔6与一个引出端上部的的镍层连通，然后在树脂层2上电镀一层铜并蚀刻出多条互不连通的印制线4，一条印制线4连接一列引出端1上部的多个镀铜通孔6；
采用粘结剂将IC芯片8粘贴到树脂层2上，并用键合丝11将印制线4和IC芯片8连接起来；然后，用塑封体9将IC芯片8、键合丝11、印制线4和树脂层2包封起来。之后，采用蚀刻工艺蚀刻下端空腔13，将相邻的引出端1完全分离开来；最后采用凹坑模板，该凹坑模板的凹坑形状和尺寸与引出端1下部的形状和尺寸相匹配，在该凹坑模板的凹坑里填满焊膏，将引出端1下部放入填满焊膏的凹坑，使引出端1下部粘附一层焊膏3形成半圆形的焊凸点。
上述已经描述了本发明的实施例和制造方法。然而，应当理解，在不脱离本发明的精神和范围的情况下，可以做出各种修改。

Claims (3)

1.一种面阵列无引脚CSP封装件，其特征在于，包括多个互不相连的引出端（1），引出端（1）的上表面和下表面均镀覆有镍层（6）；位于引出端（1）上表面的镍层（6）上叠加有树脂层（2），树脂层（2）覆盖所有的位于引出端（1）上表面的镍层（6），并填充相邻引出端（1）之间的上端空腔（12）；树脂层（2）上设有数量与引出端（1）数量相同的镀铜通孔（5），一个镀铜通孔（5）与一个引出端（1）上表面的镍层（6）连通，树脂层（2） 上表面设置有多条印制线（4），同一列引出端（1）上方的镀铜通孔（5）通过一条印刷线（4）连通，树脂层（2）上粘贴有IC芯片（8），IC芯片（8）通过键合丝（11）与印刷线（4）相连；树脂层（2）上设有塑封体（9），IC芯片（8）、键合丝（11）、印制线（4）和树脂层（2）均封装于塑封体（9）内；引出端（1）下部包覆有焊膏（3）。
2.根据权利要求1所述的面阵列无引脚CSP封装件，其特征在于，多个引出端（1）以面阵列方式排列，相邻引出端（1）之间形成上下两个空腔，位于上方的空腔为上端空腔（12），位于下方的空腔为下端空腔（13）。
3.一种权利要求1所述面阵列无引脚CSP封装件的制造方法，其特征在于，该制造方法具体为：取上表面和下表面均镀有镍层（6）的铜合金薄片，在该铜合金薄片上表面和下表面蚀刻出上端空腔（12）及下端空腔（13），形成面阵列排列的多个引出端（1），该多个引出端（1）组成引线框架；在该引线框架上表面叠加树脂层（2），树脂层（2）填充上端空腔（12），接着在树脂层（2）上制造多个镀铜通孔（6），一个镀铜通孔（6）与一个引出端上部的镍层（6）连通，然后在树脂层（2）上电镀一层铜并蚀刻出多条互不连通的印制线（4），一条印制线（4）连接一列引出端（1）上部的多个镀铜通孔（6）；将IC芯片（8）粘贴到树脂层（2）上，用键合丝（11）连接印制线（4）和IC芯片（8）；然后，用塑封体（9）将IC芯片（8）、键合丝（11）、印制线（4）和树脂层（2）包封；之后，采用蚀刻工艺蚀刻下端空腔（13），将相邻的引出端（1）分离；取凹坑里填满焊膏的凹坑模板，将引出端（1）下部放入凹坑，使引出端（1）下部粘附一层焊膏（3）形成焊凸点，制得面阵列无引脚CSP封装件。
CN201610287943.6A 2016-05-04 2016-05-04 一种面阵列无引脚csp封装件及其制造方法 Active CN105789072B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610287943.6A CN105789072B (zh) 2016-05-04 2016-05-04 一种面阵列无引脚csp封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610287943.6A CN105789072B (zh) 2016-05-04 2016-05-04 一种面阵列无引脚csp封装件及其制造方法

Publications (2)

Publication Number Publication Date
CN105789072A CN105789072A (zh) 2016-07-20
CN105789072B true CN105789072B (zh) 2018-06-08

Family

ID=56400571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610287943.6A Active CN105789072B (zh) 2016-05-04 2016-05-04 一种面阵列无引脚csp封装件及其制造方法

Country Status (1)

Country Link
CN (1) CN105789072B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656234A (zh) * 2008-08-21 2010-02-24 日月光半导体制造股份有限公司 先进四方扁平无引脚封装结构及其制造方法
CN101859713A (zh) * 2009-04-10 2010-10-13 日月光半导体制造股份有限公司 先进四方扁平无引脚封装结构及其制造方法
CN101944520A (zh) * 2010-09-26 2011-01-12 日月光半导体制造股份有限公司 半导体封装结构与半导体封装工艺
CN202042472U (zh) * 2007-11-05 2011-11-16 德克萨斯仪器股份有限公司 具有用于高电流、高频和热量耗散的穿透硅通孔的半导体器件
TW201241972A (en) * 2011-04-15 2012-10-16 Advanced Semiconductor Eng Advanced quad flat no lead package structure and manufacturing method thereof
CN205621701U (zh) * 2016-05-04 2016-10-05 天水华天科技股份有限公司 一种面阵列无引脚csp封装件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120119342A1 (en) * 2010-11-11 2012-05-17 Mediatek Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202042472U (zh) * 2007-11-05 2011-11-16 德克萨斯仪器股份有限公司 具有用于高电流、高频和热量耗散的穿透硅通孔的半导体器件
CN101656234A (zh) * 2008-08-21 2010-02-24 日月光半导体制造股份有限公司 先进四方扁平无引脚封装结构及其制造方法
CN101859713A (zh) * 2009-04-10 2010-10-13 日月光半导体制造股份有限公司 先进四方扁平无引脚封装结构及其制造方法
CN101944520A (zh) * 2010-09-26 2011-01-12 日月光半导体制造股份有限公司 半导体封装结构与半导体封装工艺
TW201241972A (en) * 2011-04-15 2012-10-16 Advanced Semiconductor Eng Advanced quad flat no lead package structure and manufacturing method thereof
CN205621701U (zh) * 2016-05-04 2016-10-05 天水华天科技股份有限公司 一种面阵列无引脚csp封装件

Also Published As

Publication number Publication date
CN105789072A (zh) 2016-07-20

Similar Documents

Publication Publication Date Title
CN105428334B (zh) 半导体封装结构
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
CN110197793A (zh) 一种芯片及封装方法
CN107104087A (zh) 半导体封装结构及其形成方法
CN102341899B (zh) 具有多种ic封装构造的无引线阵列塑料封装
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
CN109427759A (zh) 一种芯片封装结构及其制作方法、电子设备
KR20100050511A (ko) 몸체-관통 전도성 비아를 갖는 패키징된 집적 회로 장치 및 그 제조 방법
CN1937194A (zh) 制作叠层小片封装的方法
CN103633076B (zh) 包封件上芯片型封装件
JP2012119558A (ja) 半導体装置及びその製造方法
JP2005535103A (ja) 半導体パッケージ装置ならびに製作および試験方法
US8368192B1 (en) Multi-chip memory package with a small substrate
KR20140108138A (ko) 패키징된 반도체 디바이스
TW200849536A (en) Semiconductor package and fabrication method thereof
CN107622996A (zh) 三维高密度扇出型封装结构及其制造方法
CN105990326A (zh) 半导体封装、半导体封装结构及制造半导体封装的方法
KR101474189B1 (ko) 집적회로 패키지
CN106935517A (zh) 集成无源器件的框架封装结构及其制备方法
CN105161475B (zh) 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法
CN104916599B (zh) 芯片封装方法和芯片封装结构
CN106409785A (zh) 一种薄型阵列塑料封装件及其生产方法
CN205621701U (zh) 一种面阵列无引脚csp封装件
CN105789072B (zh) 一种面阵列无引脚csp封装件及其制造方法
CN206293435U (zh) 半导体器件与半导体封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant