KR20100050511A - 몸체-관통 전도성 비아를 갖는 패키징된 집적 회로 장치 및 그 제조 방법 - Google Patents

몸체-관통 전도성 비아를 갖는 패키징된 집적 회로 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20100050511A
KR20100050511A KR1020107003568A KR20107003568A KR20100050511A KR 20100050511 A KR20100050511 A KR 20100050511A KR 1020107003568 A KR1020107003568 A KR 1020107003568A KR 20107003568 A KR20107003568 A KR 20107003568A KR 20100050511 A KR20100050511 A KR 20100050511A
Authority
KR
South Korea
Prior art keywords
embedded
dies
die
conductive
integrated circuit
Prior art date
Application number
KR1020107003568A
Other languages
English (en)
Other versions
KR101722264B1 (ko
Inventor
통비 지앙
용 푸 치아
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20100050511A publication Critical patent/KR20100050511A/ko
Application granted granted Critical
Publication of KR101722264B1 publication Critical patent/KR101722264B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

적어도 일부가 캡슐화 재료(20)의 몸체에 위치하는 적어도 하나의 집적 회로 다이(12)와, 캡슐화 재료의 몸체를 통해 연장하는 적어도 하나의 전도성 비아(32, 34)를 포함하는 장치(400)가 개시된다.

Description

몸체-관통 전도성 비아를 갖는 패키징된 집적 회로 장치 및 그 제조 방법{PACKAGED INTEGRATED CIRCUIT DEVICES WITH THROUGH-BODY CONDUCTIVE VIAS, AND METHODS OF MAKING SAME}
여기에 개시된 요지는 일반적으로 집적 회로 장치를 패키징하는 분야에 관한 것으로, 특히, 몸체-관통 전도성 비아를 갖는 패키징된 집적 회로 장치 및 그 제조 방법에 관한 것이다.
집적 회로 기술은 예를 들면 트랜지스터, 레지스터, 커패시터의 전기 장치를 사용하여, 방대한 어레이의 기능 회로를 형성한다. 이들 회로는 복잡하여, 이 회로가 의도된 기능을 행할 수 있도록 항상 증가된 수의 연결된 전기 장치의 사용을 필요로 한다. 트랜지스터의 수가 증가하면서, 집적 회로 치수가 줄어든다. 반도체 산업은 동일하거나 및/또는 상이한 웨이퍼 또는 칩 위에 제조되는 회로 장치를 전기적으로 접속하고 패키징하는 개선된 방법을 개발하고자 하고 있다. 일반적으로, 실리콘 칩/다이 상에 더 적은 표면적을 점유하는 트랜지스터를 구성하는 것이 반도체 산업에서 바람직하다.
반도체 장치 어셈블리의 제조시에, 단일 반도체 다이가 각각의 밀봉된 패키지로 통합되는 것이 가장 일반적이다. 많은 상이한 패키지 유형이 사용되며, 이것은 DIP(dual inline package), ZIP(zig-zag inline package), SOJ(small outline J-bends), TSOP(thin small outline package), PLCC(plastic leaded chip carriers), SOIC(small outline integrated circuits), PQFP(plastic quad flat packs), IDF(interdigitated leadframe)를 포함한다. 몇몇 반도체 장치 어셈블리가 캡슐화 전에 회로 기판 등의 기판에 연결된다. 제조자는 패키징된 집적 회로 장치의 크기를 감소시키고, 패키징 집적 회로 장치에서 패키징 밀도를 증가시켜야만 하는 부담을 항상 갖는다.
몇몇 경우에, 패키징된 집적 회로 장치는 구성 공간을 보존하기 위해 서로의 가장 위에 스택된다. 스택된 패키징된 집적 회로 장치를 서로에게 전도성 결합하기 위한 종래의 기술은 이 접속을 설정하도록 남땜 볼 또는 배선 접합의 형성을 수반한다. 스택된 패키징 집적 회로 장치를 서로 전도성 결합하는 새롭고 개선된 기술이 요망된다.
본 요지는, 유사한 도면 부호가 유사한 소자를 나타내는 첨부 도면과 함께 취해진 다음의 설명을 참조함으로써 이해될 수 있다.
도 1은 여기에 서술된 복수의 전도성 몸체-관통 비아를 갖는 일 예의 패키징 집적 회로 다이를 개략 도시한 것이다.
도 2는 여기에 서술된 복수의 전도성 몸체-관통 비아를 갖는 복수의 다이로 구성된 일 예의 패키징 집적 회로를 개략 도시한 것이다.
도 3은 여기에 개시된 일 예의 스택된 패키징 장치의 개략 단면도이다.
도 4는 여기에 개시된 또 다른 예의 스택된 패키징 장치의 개략 단면도이다.
도 5는 여기에 개시된 또 다른 예의 스택된 패키징 장치의 개략 단면도이다.
도 6A ~ 6H는 여기에 개시된 스택된 패키징 장치를 형성하는 일 예의 방법을 개략적으로 도시한다.
도 7A ~ 7I는 여기에 개시된 스택된 패키징 장치를 형성하는 또 다른 예의 방법을 개략적으로 도시한다.
여기에 개시된 요지는 각종 수정 및 변형 형태가 허용되며, 그 특정 실시예들이 도면에 예를 통해 도시되며, 여기에 상세하게 서술되어 있다. 그러나, 여기서 특정 실시예의 설명은 본 발명을 개시된 특정 형태에 한정하고자 의도된 것은 아니며, 반대로, 본 발명은 첨부된 청구범위에 의해 정의되는 본 발명의 진의와 범위 내에 속하는 모든 수정, 대체, 변형을 포함한다.
본 요지의 일 예의 실시예를 아래에 서술한다. 명확하게 하기 위해, 실제 구현물의 모든 특징물이 본 명세서에 서술되지는 않는다. 임의의 이러한 실제의 실시예의 개발에서, 하나의 구현물에서 다른 구현물까지 변하는 시스템-관련 및 사업-관련 제한 사항 들을 준수하는 등의 개발자의 특정 목표를 얻기 위해 많은 구현-사양이 결정되어야 하는 것으로 당연히 이해된다. 또한, 이러한 개발 노력은 복잡하고 시간 소모적일 수 있지만, 그럼에도 불구하고 본 발명의 개시의 이익을 갖는 본 기술에서 숙련된 자들에게는 평이한 일이 되는 것으로 이해한다.
도면에 나타낸 각종 영역과 구조가 정확하고 예리한 구성과 형상을 갖는 것으로 도시되어 있지만, 본 기술에서 숙련된 자는 실제로 이들 영역과 구조가 도면에 도시된 것같이 정밀하지는 않은 것으로 인식한다. 또한, 도면에 도시된 각종 특징물 및 도핑된 영역의 상대적인 크기가 제조된 장치상의 이들 특징물 및 영역의 크기와 비교하여 확대되거나 축소될 수 있다. 그렇지만, 첨부된 도면은 여기에 개시된 요지의 실시예를 서술하고 설명하기 위해 포함된다.
도 1은 여기에 서술된 패키징된 집적 회로 장치(100)의 하나의 도시적인 실시예를 나타낸다. 패키징된 집적 회로 장치(100)는 복수의 접합패드(14)를 갖는 집적 회로 다이(12), 전도성 배선(16)(때때로 재분배층(RDL(redistribution layer)으로 칭한다), 및 캡슐화(encapsulant) 재료(예를 들면, 몰드 합성 재료)의 몸체(20)를 통해 연장되는 적어도 하나의 전도성 인터커넥션(18)(때때로 전도성 비아로 칭한다)을 포함한다. 전도성 비아(18)는 몸체(20)의 두께를 통한, 즉, 몸체(20)의 전면(13) 및 배면(15)사이의 전도성 흐름 경로를 형성한다. 전도성 비아(18)와 집적 회로 다이(12)는 다양한 공지의 기술 및 구조를 사용하여 서로 전도성 결합될 수 있다. 도시된 실시예에서, 전도성 배선(16)은 전도성 비아(18)를 집적 회로 다이(12)에 전도성 결합한다. 공지의 처리 기술에 따라서 복수의 개략적으로 도시된 남땜 볼(24)이 패키징된 집적 회로 장치(100)에 형성된다. 패키징된 집적 회로 장치(100)를 다른 구조(예를 들면, 인쇄 회로 기판)에 서로 전도성 결합시키기 위해 납땜 볼(24) 또는 다른 유사한 커넥션이 사용될 수 있다. 도 1에서, 다이(12)는 캡슐화 재료(20)의 몸체에 내장된다. 여기서 사용되는 것같이, 하나 이상의 다이(12)가 캡슐화 재료의 몸체에 내장된다고 했을 때, 다이(12)의 몸체의 일부만이 캡슐화 재료에 위치될 필요가 있다고 이해되어야 한다. 캡슐화 재료가 다이(12)의 몸체의 모든 면을 둘러쌀 필요는 없지만, 필요하다면 특정 애플리케이션에 따라서 그러한 구성이 사용될 수도 있다.
도 2는 여기에 서술된 것같이 패키징된 집적 회로 장치(200)의 하나의 도시적인 실시예를 도시한다. 패키징된 집적 회로 장치(200)는 캡슐화 재료(예를 들면, 몰드 합성 재료)의 단일 몸체(20)에 내장된 복수의 집적 회로 다이(12)(2개가 도시)를 포함한다. 여기에 도시된 실시예에서, 각각의 다이(12)는 동일한 물리적인 크기를 갖는다. 그러나, 본 명세서를 다 읽은 후에 본 기술에서 숙련된 자가 알 수 있는 것같이,다이(12)는 동일한 물리적인 크기일 필요도 없고, 동일한 기능을 행할 필요도 없다. 도 2에 나타낸 각각의 다이(12)는 복수의 결합 패드(14), 전도성 배선(16)(때때로 재분배층(RDL(redistribution layer)으로 칭한다), 및 캡슐화 재료의 몸체(20)를 통해 연장되는 적어도 하나의 전도성 인터커넥션(18)(때때로 전도성 비아로 칭한다)를 포함한다. 장치(200)가 복수의 집적 회로 다이(12)를 포함하기 때문에, 멀티칩 모듈(MCM: multi-chip module)로 고려될 수 있다. 도 1에서와 같이, 공지된 처리 기술에 따라서 복수의 개략적으로 도시된 남땜 볼(24)이 패키징된 집적 회로 장치(200)에 형성된다. 패키징된 집적 회로 장치(200)를 다른 구조(예를 들면, 인쇄 회로 기판)에 서로 전도성 결합시키기 위해 납땜 볼(24) 또는 다른 유사한 커넥션이 사용될 수 있다.
도시된 실시예에서, 도 2의 전도성 비아(18)의 각각은 몸체(12)의 두께를 통하여 연장된다. 다양한 공지의 기술 및 구조 중 임의의 것을 사용하여 전도성 비아(18)와 내장된 집적 회로 다이(12) 사이에 전도성 결합이 만들어질 수 있다. 도 2에 도시된 예에서, 적어도 하나의 전도성 비아(18)가 하나 이상의 배선(16)에 의해 하나의 집적 회로 다이(12)에 전도성 결합되는 반면, 다른 전도성 비아(18)는 하나 이상의 배선(16)에 의해 다른 집적 회로 다이(12)에 또한 전도성 결합된다.
본 명세서를 다 읽은 후에 본 기술에서 숙련된 자에 의해 인식되는 것같이, 여기에 개시된 방법 및 기술은 다이(12) 위에 형성될 수 있는 임의의 유형의 집적 회로 장치에 사실상 적용될 수 있다. 또한, 개략적으로 도시된 결합 패드(14), 전도성 배선(16) 및 몸체-관통 전도성 인터커넥션(18)의 구성 및 위치는 특정 애플리케이션에 따라서 변할 수 있다.
도 3 ~ 5는 복수의 스택 및 패키징된 집적 회로 장치의 개략 단면도이다. 도 3에 도시된 실시예에서, 스택된 패키지(300)는 복수의 개별 내장된 다이(10A ~ 10D)를 포함한다. 도 3에 도시된 실시예에서, 4개의 개별 내장된 다이(10A ~ 10D)만이 도시된다. 상기에 설명한 것같이, 내장된 다이 또는 개별 내장된 다이를 참조하는데 있어서, 오직 필요한 구조는 적어도 하나의 집적 회로 다이를 포함하며, 다이 몸체의 일부가 캡슐화 재료의 몸체(20)에 위치하는 것으로 이해한다. 그러나, 본 명세서를 다 읽은 후에 본 기술에서 숙련된 자에 의해 인식되는 것같이, 스택된 패키지(300)에서 개별 내장된 다이(10)의 수는 특정 애플리케이션에 의거하여 변할 수 있고, 즉, 이러한 스택(300)내의 개별 내장된 다이(10)의 수는 도 3에 도시된 일 예의 4개보다 많거나 적을 수 있다.
도 3에서 일 예의 개별 내장된 다이(10A ~ 10D)의 각각은 집적 회로 다이(12), 복수의 접합 패드(14), 전도성 배선(16)(때때로 재분배층(RDL)으로 칭한다), 및 캡슐화 재료의 몸체(20)를 통해 연장되는 복수의 전도성 인터커넥션(18)(때때로 전도성 비아로 칭한다)을 포함한다. 복수의 전도성 구조(22)가 인접한 개별 내장된 다이(10) 사이에 설치되어 각종 내장된 다이(10A ~ 10D)사이에 전기적 전도성 경로를 제공한다. 복수의 개략적으로 도시된 납땜 볼(24)이 공지의 처리 기술에 따라서 패키징된 다이(10D) 위에 형성된다. 스택된 패키지(300)를 또 다른 구조(예를 들면, 인쇄 회로 기판)에 전도성 결합시키기 위해 납땜 볼(24) 또는 다른 유사한 커넥션이 사용될 수 있다.
본 명세서를 다 읽은 후에 본 기술에서 숙련된 자에 의해 인식되는 것같이, 여기에 개시된 방법 및 기술이 다이(12) 위에 형성될 수 있고 스택 구조로 패키징될 수 있는 사실상 임의의 유형의 집적 회로 장치에 적용될 수 있다. 또한, 도 3에 나타낸 개략적으로 도시된 접합 패드(14), 전도성 인터커넥션(18) 및 전도성 구조(22)의 구성 및 위치가 특정 애플리케이션에 기초하여 변할 수 있다. 도 3에 도시된 실시예에서, 내장된 다이(10)의 전면(13)이 인접한 내장된 다이(10)의 후면(15)을 향하며 모든 패키징된 다이가 배향된다.
도 4는 스택된 패키징된 장치(400)의 또 다른 도시된 실시예를 나타낸다. 도 3에 도시된 실시예와 유사하게, 도 4의 실시예는 4개의 일 예의 개별 내장된 다이(10A ~ 10D)를 포함한다. 도 4에서, 이들 그룹을 도 4에 나타낸 구조로 조립하기 전에, 개별 내장된 다이(10A ~ 10D)는 그룹(10E, 10F)으로 조립된다. 제1 그룹(10E)은 개별 내장된 다이(10A, 10B)를 포함하는 반면, 제2 그룹(10F)은 개별 내장된 다이(10C, 10D)를 포함한다. 복수의 전도성 인터커넥션 또는 비아(32)는 제1 그룹(10E)을 포함하는 복수의 다이(10)의 몸체(20)를 통해 연장되는 반면, 복수의 전도성 인터커넥션 또는 비아(34)는 제2 그룹(10F)을 포함하는 복수의 다이(10)의 몸체(20)를 통해 연장된다.
복수의 전도성 구조(22)는 2개의 그룹(10E, 10F) 사이에 전기전도성 경로를 제공한다. 각각의 그룹 내의 개별 내장된 다이(10)는 접합 재료(28)를 사용하여 서로 고정될 수 있다. 도 4에 나타낸 일 예의 실시예에서, 인접한 내장된 다이(10)의 후면(15)이 서로 바라보면서 위치한다. 본 명세서를 다 읽은 후에 본 기술에서 숙련된 자에 의해 인식되는 것같이, 도 4에 도시된 것같이 스택될 수 있는 그룹(예를 들면, 그룹 10E, 10F)의 수가 특정 애플리케이션에 기초하여 변할 수 있고, 즉, 도 4에 도시된 일 예의 2개의 그룹보다 많거나 적게 최종 스택된 패키지(400)로 조립될 수 있다. 유사하게, 각각의 그룹 내의 개별적으로 내장된 다이(10)의 수는 도 4에서 그룹(10E, 10F)으로 도시된 일 예의 2개보다 클 수 있다.
원하는 경우에 도 3 및 4에 도시된 구조는 결합될 수 있다. 예를 들면, 도 5는, 바닥의 2개의 내장된 다이(10A ~ 10B)가 그룹(10E)으로서 패키징되고, 상부의 2개의 내장된 다이(10C ~ 10D)가 도 3에 도시된 것같이 패키징되는 일 예의 스택된 패키징된 장치(500)을 도시한다. 그래서, 여기에 개시된 방법과 장치는 스택된 패키징된 장치를 융통성있게 생성하는 것에 관한 것이므로, 구성 공간 소비를 줄이고 패키징 밀도를 개선시키는 것을 즉시 알 수 있다. 또한, 도 3~5에서, 각각의 개별 내장된 다이(10)는 그 안에 내장된 단일 집적 회로 다이(12)를 갖는 것으로 도시된다. 본 발명의 일 구성에 따르면, 개별 내장된 다이(10)는, 도 2에 도시된 다중칩 실시예와 같이, 복수의 개별 집적 회로 다이(12)를 포함할 수 있다. 즉, 여기에 개시된 방법 및 장치는 단일 또는 다중 집적 회로 다이(12)를 포함하는 개별 내장된 다이(10)로 사용될 수 있다. 참조의 편의상, 다음의 설명은 단일 집적 회로 다이(12)로 구성된 개별 내장된 다이(10)를 참조하지만, 본 방법은 개별 내장된 다이의 캡슐화 재료의 단일 몸체(20)에 복수의 집적 회로 다이(12)를 내장하는데 즉시 이용될 수 있다.
도 6A ~ 6H는 여기에 개시된 장치를 형성하는 일 실시 방법을 도시한다. 도 6A에서, 복수의 알려진 양질의 집적 회로 다이(12)가 일 예의 희생 구조(30) 위에 전면(13) 아래에 놓여진다. 일 실시예에서, 희생 구조(30)는 필름 프레임이 가능하며, 이 필름 프레임에 걸쳐서 다이싱 테이프가 위치한다. 구조(30)는 나중에 제거된다는 뜻으로 희생이라고 한다. 도 6B에서, 캡슐화 재료, 예를 들면, 몰드 합성물의 몸체(20)가 집적 회로 다이(12) 주위와 구조(30) 위에 형성되며, 즉, 집적 회로 다이(12)는 몸체(20)에 내장된다. 예를 들면, 주입 몰딩의 종래의 몰딩 기술이 캡슐화 재료의 몸체(20)를 형성하기 위해 행해질 수 있다. 그 후, 도 6C에 나타낸 것같이, 희생 구조(30)가 제거될 수 있다. 여기에 서술된 도시 예에서, 구조(30)의 일부로서 접착 테이프를 사용함으로 인해 구조(30)는 단순히 박피될 수 있다.
도 6D에 나타낸 것같이, 전도성 라인(16)이 종래의 기술에 따라서 집적 회로 다이(12)와 몸체(20)의 전면(13) 위에 형성된다. 물론, 전도성 라인(16)이 임의의 원하는 구성을 가질 수 있고, 임의의 재료로 만들어질 수 있다. 그러면, 도 6E에 도시된 것같이, 복수의 개구 또는 비아(17)가 도시된 것같이 몸체(20)를 통해 형성된다. 개구(17)는 다양한 알려진 기술, 예를 들면, 레이저 드릴링, 에칭 등에 의해 형성될 수 있다. 몇몇 애플리케이션에서, 마스킹 층(비도시)은 개구(17)를 형성하는 과정의 일부로서 형성될 수 있다. 개구(17)는 임의의 형상 또는 구성일 수 있다. 여기에 도시된 실시예에서, 개구(17)는 내장된 다이(10)의 몸체(20)의 전면(13)을 향해 후면(15)으로부터 형성된다. 이 특정 예에서, 개구(17)는 노출되지만, 내장된 다이(10)의 전면(13)에 형성된 전도성 인터커넥션(16)을 통해 연장되지 않는다. 그 후, 도 6F에 도시된 것같이, 개구(17)는 전도성 재료, 예를 들면, 구리, 알루미늄, 은 등으로 충전되어 전도성 인터커넥션(18)을 형성한다. 전도성 재료는 예를 들면 도금, 증착 등의 임의의 다양한 공지의 기술을 사용하여 개구(17)에 형성될 수 있고, 다양한 다른 전도성 재료가 특정 애플리케이션에 의거하여 사용될 수 있다.
도 6G에서, 복수의 전도성 구조(22)가 내장된 다이(10A ~ 10B)에 공지의 기술을 사용하여 형성된다. 몇몇 경우에, 전도성 구조(22)가 전도성 인터커넥션(18)을 형성하는 처리의 일부로서 형성될 수 있다. 그러면, 도 6H에 나타낸 것같이, 다이싱 또는 싱귤레이팅 처리가 절단선(37)을 따라서 행해져서 도시의 개별 내장된 다이(10A, 10B)를 생성한다.
다음에, 개별의 내장된 다이(10A ~ 10B)는 그 의도된 애플리케이션을 위해 그 적응가능성을 확인하기 위한 다양한 테스트를 받는다. 내장된 다이(10A ~ 10B)가 이러한 테스트들을 성공적으로 통과하면, 소비자에게 배송될 준비가 된다. 다른 애플리케이션에서, 여기에 도시된 것같이, 테스트된 내장된 다이(10A ~ 10B)가 스택된 패키징된 장치(300, 400, 500)로 조립될 수 있다. 도 3에 도시된 실시예에서, 복수의 개별 내장된 다이(10)는 도 3에 도시된 것같이 위치하고, 리플로우 처리가 행해져서 개별 내장된 다이(예를 들면, 다이(10A)) 위의 전도성 구조(22)와, 인접하는 내장된 다이(예를 들면, 다이(10B)) 위의 전도성 인터커넥션(18) 사이에 전기 접속을 만든다. 일 예의 납땜볼(24)이 종래의 기술을 사용하여 일 예의 다이(10) 위에 형성될 수 있다. 납땜볼(24)은 처리 흐름 동안 원하는 지점에 형성될 수 있다. 예를 들면, 모든 내장된 다이(10A ~ 10D)가 도 3에 도시된 것같이 조립된 후, 납땜볼(24)이 형성될 수 있다. 또는, 납땜 볼(24)이 도 3에 도시된 것같이 다른 개별 내장된 다이와 개별 내장된 다이(10D)와 조립되기 전에 개별 내장된 다이(10D) 위에 형성될 수 있다.
도 7A ~ 7I는 여기에 개시된 장치를 형성하는 또 다른 예의 방법을 도시한다. 도 7A ~ 7D에 도시된 단계들은 도 6A ~ 6D를 참조하여 이전에 서술된 것과 동일하다. 그래서, 도 7A ~ 7D의 상세한 설명은 반복하지 않는다. 도 7E에서, 도 7D에 도시된 복수의 구조가 접착 재료(28)를 사용하여 서로 고정된다. 그 후, 도 7F에서, 복수의 개구 또는 비아(31)가 도 7E에 도시된 결합된 구조의 몸체(20)를 통해서 형성된다. 개구(31)는 예를 들면 레이저 드릴링, 에칭 등의 다양한 공지의 기술을 사용하여 형성될 수 있다. 몇몇 애플리케이션에서, 마스킹 레이저(비도시)가 개구(31)를 형성하는 처리의 일부로서 형성될 수 있다. 개구(31)는 임의의 원하는 형상 또는 구성일 수 있다. 여기에 도시된 실시예에서, 개구(31)는 각각의 개별 구조의 전면(13)에 형성된 전도성 인터커넥션(16)을 통해 연장된다. 그 후, 도 7G에 도시된 것같이, 개구(31)는 예를 들면 구리, 알루미늄, 은 등의 도전 재료로 충전되어 몸체 관통 전도성 비아(32)를 형성한다. 전도성 재료가 예를 들면, 도금, 증착 등의 다양한 공지의 기술을 사용하여 개구(31)에 형성될 수 있고, 특정 애플리케이션에 의존하여 다양한 다른 전도성 재료가 사용될 수 있다.
도 7H에서, 복수의 전도성 구조(22)가 공지의 기술을 사용하여 도 7G에 도시된 구조 위에 형성된다. 몇몇 경우에, 전도성 구조(22)는 전도성 인터커넥션(32)을 형성하는 처리의 일부로서 형성될 수 있다. 다음에, 도 7I에 나타낸 것같이, 다이싱 또는 싱귤레이팅 처리가 절단선(37)을 따라서 실행되어 개별 내장된 다이의 도시의 그룹(10E, 10F)을 생성한다.
다음에, 내장된 다이(10E ~ 10F)의 그룹은 그 의도된 애플리케이션을 위해 그 적응가능성을 확인하기 위한 다양한 테스트를 받는다. 그룹(10E ~ 10F)이 이러한 테스트들을 성공적으로 통과하면, 소비자에게 배송될 준비가 된다. 몇몇 애플리케이션에서, 내장된 다이(10E ~ 10F)의 그룹이 여기에 도시된 것같이 스택된 패키징된 장치로 조립될 수 있다. 도 4에 도시된 실시예에서, 개별 내장된 다이(10E, 10F)의 그룹은 도 4에 도시된 것같이 위치하고, 리플로우 처리가 행해져서 제1 그룹(10E) 위의 전도성 구조(22)와, 인접하는 그룹(10F) 위의 전도성 비아(32) 사이에 전기 접속을 만든다. 일 예의 납땜볼(24)이 종래의 기술을 사용하여 그룹(10F)의 개별의 내장된 다이 위에 형성될 수 있다. 납땜볼(24)은 처리 흐름 동안 원하는 지점에 형성될 수 있다. 예를 들면, 2개의 도시의 그룹(10E, 10F)이 도 4에 도시된 것같이 조립된 후, 납땜볼(24)이 형성될 수 있다. 또는, 납땜 볼(24)이 도 4에 도시된 것같이 2개의 그룹을 서로 조립하기 전에 그룹(10F)의 개별 내장된 다이 중 하나 위에 형성될 수 있다.
본 명세서를 다 읽은 뒤 본 기술에서 숙련된 자에 의해 인식되는 것같이, 본 명세서는 개별 다이를 패키징하고 스택된 패키징된 집적 회로 장치를 제공하기 위한 매우 효과적인 수단을 제공할 수 있다. 여기서 행해진 많은 처리들은 개별 다이 위에 이러한 동작을 한번에 행하는 것과 반대로 단일 시간에 복수의 다이 위에서 행해질 수 있다. 예를 들면, 2개의 도시된 다이(12)를 도 6A ~ 6H, 7A ~ 7I에 나타내었지만, 여기에 서술된 처리 단계들은 사용된 처리 수단의 처리 능력에 따라서 임의의 수의 다이에서 행해질 수 있다. 요약하면, 웨이퍼 레벨 처리 기술은 패키징 동작의 효율을 증가시키기 위해 사용될 수 있다, 즉, 처리 동작은 동시에 복수의 다이 위에서 행해질 수 있다.

Claims (53)

  1. 적어도 일부가 캡슐화 재료의 몸체에 위치하는 적어도 하나의 집적 회로 다이; 및
    상기 캡슐화 재료의 몸체를 통해 연장되는 적어도 하나의 전도성 비아를 포함하는, 장치.
  2. 청구항 1에 있어서,
    각각이 캡슐화 재료의 몸체에 위치하는 부분을 갖는 복수의 개별 집적 회로 다이를 포함하는, 장치.
  3. 청구항 2에 있어서,
    상기 캡슐화 재료의 몸체를 통해 연장되는 복수의 전도성 비아를 포함하고, 적어도 하나의 전도성 비아는 상기 복수의 집적 회로 다이 중 하나에 전도성 결합되고, 또 다른 전도성 비아는 상기 복수의 집적 회로 다이 중 다른 것에 전도성 결합되는, 장치.
  4. 청구항 1에 있어서,
    상기 적어도 하나의 전도성 비아는 전도성 배선에 의해 적어도 하나의 집적 회로 다이에 전도성 결합되는, 장치.
  5. 청구항 1에 있어서,
    상기 적어도 하나의 전도성 비아는 상기 캡슐화 재료의 몸체의 두께를 통해 연장되는, 장치.
  6. 청구항 1에 있어서,
    상기 적어도 하나의 전도성 비아는 상기 캡슐화 재료의 몸체의 전면과 후면 사이에 전도성 흐름 경로를 형성하는, 장치.
  7. 각각이 캡슐화 재료의 단일 몸체에 내장되는 복수의 집적 회로 다이; 및
    캡슐화 재료의 몸체를 통해 연장되는 복수의 전도성 비아를 포함하는, 장치.
  8. 청구항 7에 있어서,
    적어도 하나의 전도성 비아는 상기 복수의 집적 회로 다이 중 하나에 전도성 결합되고, 또 다른 전도성 비아는 상기 복수의 집적 회로 다이 중 또 다른 것에 전도성 결합되는, 장치.
  9. 청구항 8에 있어서,
    상기 전도성 비아는 전도성 배선에 의해 각각의 집적 회로 다이에 전도성 결합되는, 장치.
  10. 청구항 7에 있어서,
    상기 복수의 전도성 비아는 캡슐화 재료의 단일 몸체의 두께를 통해 연장되는, 장치.
  11. 청구항 7에 있어서,
    상기 복수의 전도성 비아는 캡슐화 재료의 단일 몸체의 전면과 후면 사이에 복수의 전도성 흐름 경로를 형성하는, 장치.
  12. 청구항 7에 있어서,
    상기 복수의 다이의 각각은 동일한 물리적인 크기를 갖는, 장치.
  13. 각각의 개별 내장된 다이가 캡슐화 재료의 몸체와 상기 캡슐화 재료의 몸체를 통해 연장되는 적어도 하나의 전도성 비아를 포함하며, 서로 인접하여 위치하는 복수의 개별 내장된 다이; 및
    인접한 개별 내장된 다이 사이에 위치하고, 인접한 개별 내장된 다이의 전도성 비아들 사이에 전기전도성 경로를 제공하는 적어도 하나의 전도성 구조를 포함하는, 장치.
  14. 청구항 13에 있어서,
    상기 전도성 비아는 상기 캡슐화 재료의 몸체의 두께를 통해 연장되는, 장치.
  15. 청구항 13에 있어서,
    상기 복수의 개별 내장된 다이 중 적어도 하나는 단일 집적 회로 다이를 포함하는, 장치.
  16. 청구항 13에 있어서,
    상기 복수의 개별 내장된 다이 중 적어도 하나는 복수의 집적 회로 다이를 포함하는, 장치.
  17. 청구항 13에 있어서,
    상기 복수의 개별 내장된 다이는 서로의 위에 수직으로 스택(stack)되는, 장치.
  18. 청구항 17에 있어서,
    상기 복수의 개별 내장된 다이는, 상기 개별 내장된 다이 중 하나의 전면이 인접한 개별 내장된 다이의 후면을 바라보도록 위치하는, 장치.
  19. 각각의 제1 및 제2 내장된 다이가 캡슐화 재료의 몸체를 포함하고, 각각의 제1 및 제2 내장된 다이의 후면이 서로 바라보며 위치하는, 제1 및 제2 내장된 다이; 및
    상기 제1 및 제2 내장된 다이의 캡슐화 재료의 몸체를 통해 연장되는 전도성 비아를 포함하는, 장치.
  20. 청구항 19에 있어서,
    상기 전도성 비아는 상기 제1 내장된 다이의 전면으로부터 상기 제2 내장된 다이의 전면까지 연장하는, 장치.
  21. 청구항 19에 있어서,
    상기 제1 및 제2 내장된 다이를 서로 고정하기 위해 상기 제1 및 제2 내장된 다이의 후면들 사이에 위치하는 접착재료를 더 포함하는, 장치.
  22. 청구항 21에 있어서,
    상기 제1 및 제2 내장된 다이는 수직으로 서로의 위에 스택되는, 장치.
  23. 각각의 제1 및 제2 그룹의 내장된 다이가 복수의 개별 내장된 다이를 포함하고, 각각의 개별 내장된 다이는 캡슐화 재료의 몸체를 포함하는, 제1 그룹의 내장된 다이 및 제2 그룹의 내장된 다이;
    상기 제1 그룹의 내장된 다이를 통해 연장되는 적어도 하나의 제1 전도성 비아;
    상기 제2 그룹의 내장된 다이를 통해 연장되는 적어도 하나의 제2 전도성 비아;및
    상기 제1 및 제2 전도성 비아의 사이에 전기전도성 흐름을 제공하는 제1 및 제2 그룹의 내장된 다이의 사이에 위치하는 적어도 하나의 전도성 구조를 포함하는, 장치.
  24. 청구항 23에 있어서,
    상기 제1 및 제2 그룹의 내장된 다이의 각각에서 각각의 개별 내장된 다이의 후면이 서로 마주보며 위치하는, 장치.
  25. 청구항 24에 있어서,
    상기 제1 전도성 비아는 상기 제1 그룹의 내장된 다이의 개별 내장된 다이의 전면으로부터 제1 그룹의 내장된 다이의 또 다른 개별 내장된 다이의 전면까지 연장하는 장치.
  26. 청구항 24에 있어서,
    상기 개별 내장된 다이의 마주 보는 후면들 사이에 위치하는 접착 재료를 더 포함하는, 장치.
  27. 청구항 23에 있어서,
    상기 제1 전도성 비아는 상기 제1 그룹의 내장된 다이의 모든 개별 내장된 다이의 캡슐화 재료의 몸체를 통해 형성되는, 장치.
  28. 청구항 27에 있어서,
    상기 제2 전도성 비아는 상기 제2 그룹의 내장된 다이의 모든 개별 내장된 다이의 캡슐화 재료의 몸체를 통해 형성되는, 장치.
  29. 청구항 23에 있어서,
    각각의 개별 내장된 다이는 단일 집적 회로 다이를 포함하는, 장치.
  30. 청구항 23에 있어서,
    각각의 개별 내장된 다이는 복수의 집적 회로 다이를 포함하는, 장치.
  31. 청구항 23에 있어서,
    상기 제1 및 제2 그룹의 내장된 다이는 수직으로 서로 위에 스택되는, 장치.
  32. 적어도 하나의 집적 회로 다이의 적어도 일부 주위에 캡슐화 재료의 몸체를 형성하는 단계;
    캡슐화 재료의 몸체를 통해 연장되는 적어도 하나의 전도성 비아를 형성하는 단계; 및
    적어도 하나의 전도성 비아를 적어도 하나의 집적 회로 다이에 전도성 결합하는 단계를 포함하는 방법.
  33. 청구항 32에 있어서,
    상기 전도성 비아를 형성하는 단계는 상기 캡슐화 재료의 몸체에 개구를 형성하는 단계와 상기 개구를 전도성 재료로 충전하는 단계를 포함하는, 방법.
  34. 청구항 32에 있어서,
    상기 적어도 하나의 전도성 비아를 적어도 하나의 집적 회로 다이에 전도성 결합하는 단계는 상기 적어도 하나의 전도성 비아와 상기 적어도 하나의 집적 회로에 연결되는 적어도 하나의 전도성 배선을 형성하는 단계를 포함하는, 방법.
  35. 청구항 32에 있어서,
    상기 캡슐화 재료의 몸체를 형성하는 단계는 상기 캡슐화 재료의 몸체를 형성하기 위해 주입 몰딩 처리를 행하는 단계를 포함하는, 방법.
  36. 청구항 32에 있어서,
    상기 캡슐화 재료의 몸체를 형성하는 단계는 복수의 개별 집적 회로 다이 주위에 상기 캡슐화 재료의 몸체를 형성하는 단계를 포함하는, 방법.
  37. 청구항 36에 있어서,
    각각이 단일 집적 회로 다이로 이루어진 복수의 개별 내장된 다이를 형성하기 위해 싱귤레이팅(singulating) 처리를 행하는 단계를 더 포함하는, 방법.
  38. 청구항 37에 있어서,
    상기 복수의 개별 내장된 다이를 서로 인접하게 위치시키는 단계; 및
    제1 개별 내장된 다이의 전도성 비아를 제2 개별 내장된 다이의 전도성 비아에 전도성 결합하는 단계를 더 포함하는, 방법.
  39. 청구항 38에 있어서,
    상기 복수의 개별 내장된 다이는, 상기 제1 개별 내장된 다이의 전면이 인접한 개별 내장된 다이의 후면을 마주 보도록 위치하는, 방법.
  40. 청구항 38에 있어서,
    상기 제1 및 제2 개별 내장된 다이의 전도성 비아들을 전도성 결합하는 단계는 상기 제1 및 제2 개별 내장된 다이 사이에 전도성 구조를 형성하는 단계를 포함하는, 방법.
  41. 청구항 39에 있어서,
    상기 제1 개별 내장된 다이 위에 상기 제2 개별 내장된 다이를 스택하는 단계를 더 포함하는, 방법.
  42. 청구항 36에 있어서,
    각각이 복수의 집적 회로 다이로 이루어지는 복수의 개별 내장된 다이를 형성하기 위해 싱귤레이팅 처리를 행하는 단계를 더 포함하는, 방법.
  43. 청구항 42에 있어서,
    상기 복수의 개별 내장된 다이를 서로 인접하게 위치시키는 단계; 및
    상기 제1 개별 내장된 다이의 전도성 비아를 상기 제2 개별 내장된 다이의 전도성 비아에 전도성 결합시키는 단계를 더 포함하는, 방법.
  44. 청구항 43에 있어서,
    상기 복수의 개별 내장된 다이는, 제1 개별 내장된 다이의 제1 면이 인접한 개별 내장된 다이의 후면을 마주 보도록 위치하는, 방법.
  45. 청구항 43에 있어서,
    상기 제1 및 제2 개별 내장된 다이의 전도성 비아를 전도성 결합시키는 단계는, 상기 제1 및 제2 개별 내장된 다이 사이에 전도성 구조를 형성하는 단계를 포함하는, 방법.
  46. 청구항 45에 있어서,
    상기 제1 개별 내장된 다이 위에 상기 제2 개별 내장된 다이를 스택하는 단계를 더 포함하는, 방법.
  47. 제1 개별 내장된 다이를 제2 개별 내장된 다이에 인접하여 위치시키는 단계로서, 각각의 제1 및 제2 개별 내장된 다이는 캡슐화 재료의 몸체을 포함하는, 단계; 및
    상기 제1 및 제2 개별 내장된 다이 모두의 캡슐화 재료의 몸체를 통해 연장되는 적어도 하나의 전도성 비아를 형성하는 단계를 포함하는 방법.
  48. 청구항 47에 있어서,
    상기 적어도 하나의 전도성 비아를 상기 제1 및 제2 개별 내장된 다이 중 하나의 적어도 하나의 집적 회로 다이에 전도성 결합하는 단계를 더 포함하는, 방법.
  49. 청구항 47에 있어서,
    상기 제1 및 제2 개별 내장된 다이 중 적어도 하나는 단일 집적 회로 다이를 포함하는, 방법.
  50. 청구항 47에 있어서,
    상기 제1 및 제2 개별 내장된 다이 중 적어도 하나는 복수의 집적 회로 다이를 포함하는, 방법.
  51. 청구항 47에 있어서,
    상기 적어도 하나의 전도성 비아를 형성하기 전에 상기 제1 및 제2 개별 내장된 다이를 서로에게 고정하는 단계를 더 포함하는, 방법.
  52. 청구항 51에 있어서,
    상기 제1 및 제2 개별 내장된 다이를 서로에게 고정하는 단계는, 상기 제1 및 제2 개별 내장된 다이 중 적어도 하나에 접착 재료를 적용하는 단계를 포함하는, 방법.
  53. 청구항 47에 있어서,
    상기 제1 및 제2 개별 내장된 다이는, 상기 제1 개별 내장된 다이의 후면이 상기 제2 개별 내장된 다이의 후면을 마주 보도록 위치하는, 방법.
KR1020107003568A 2007-08-07 2008-08-01 몸체-관통 전도성 비아를 갖는 집적 회로 장치, 반도체 장치 패키지 및 반도체 장치 제조 방법 KR101722264B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/834,765 US7781877B2 (en) 2007-08-07 2007-08-07 Packaged integrated circuit devices with through-body conductive vias, and methods of making same
US11/834,765 2007-08-07
PCT/US2008/071994 WO2009045626A1 (en) 2007-08-07 2008-08-01 Packaged integrated circuit devices with through- body conductive vias, and methods of making same

Publications (2)

Publication Number Publication Date
KR20100050511A true KR20100050511A (ko) 2010-05-13
KR101722264B1 KR101722264B1 (ko) 2017-03-31

Family

ID=40012850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107003568A KR101722264B1 (ko) 2007-08-07 2008-08-01 몸체-관통 전도성 비아를 갖는 집적 회로 장치, 반도체 장치 패키지 및 반도체 장치 제조 방법

Country Status (7)

Country Link
US (7) US7781877B2 (ko)
EP (2) EP2186135A1 (ko)
JP (1) JP5723153B2 (ko)
KR (1) KR101722264B1 (ko)
CN (1) CN101772841B (ko)
TW (1) TWI437683B (ko)
WO (1) WO2009045626A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150004739A (ko) * 2013-07-03 2015-01-13 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 장치 및 그 제조 방법

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5592055B2 (ja) 2004-11-03 2014-09-17 テッセラ，インコーポレイテッド 積層パッケージングの改良
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7781877B2 (en) 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
US8044497B2 (en) * 2007-09-10 2011-10-25 Intel Corporation Stacked die package
US7863755B2 (en) * 2008-03-19 2011-01-04 Stats Chippac Ltd. Package-on-package system with via Z-interconnections
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US8130527B2 (en) * 2008-09-11 2012-03-06 Micron Technology, Inc. Stacked device identification assignment
US20100133682A1 (en) 2008-12-02 2010-06-03 Infineon Technologies Ag Semiconductor device
US8258010B2 (en) * 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
JP5215244B2 (ja) * 2009-06-18 2013-06-19 新光電気工業株式会社 半導体装置
US8310835B2 (en) * 2009-07-14 2012-11-13 Apple Inc. Systems and methods for providing vias through a modular component
TWI405306B (zh) 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US8367470B2 (en) * 2009-08-07 2013-02-05 Stats Chippac, Ltd. Semiconductor device and method of forming cavity in build-up interconnect structure for short signal path between die
KR101088822B1 (ko) * 2009-08-10 2011-12-01 주식회사 하이닉스반도체 반도체 패키지
US7923304B2 (en) * 2009-09-10 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system with conductive pillars and method of manufacture thereof
KR101563630B1 (ko) * 2009-09-17 2015-10-28 에스케이하이닉스 주식회사 반도체 패키지
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
TWI408785B (zh) 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8138014B2 (en) 2010-01-29 2012-03-20 Stats Chippac, Ltd. Method of forming thin profile WLCSP with vertical interconnect over package footprint
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI419283B (zh) 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8698322B2 (en) * 2010-03-24 2014-04-15 Oracle International Corporation Adhesive-bonded substrates in a multi-chip module
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) * 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8677613B2 (en) 2010-05-20 2014-03-25 International Business Machines Corporation Enhanced modularity in heterogeneous 3D stacks
US10672748B1 (en) * 2010-06-02 2020-06-02 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional heterogeneous technologies integration
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
DE102010041129A1 (de) 2010-09-21 2012-03-22 Robert Bosch Gmbh Multifunktionssensor als PoP-mWLP
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120126399A1 (en) 2010-11-22 2012-05-24 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8841171B2 (en) 2010-11-22 2014-09-23 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
US8343808B2 (en) 2010-11-22 2013-01-01 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
WO2012126377A1 (en) 2011-03-22 2012-09-27 Nantong Fujitsu Microelectronics Co., Ltd. System-level packaging methods and structures
WO2012126374A1 (en) 2011-03-22 2012-09-27 Nantong Fujitsu Microelectronics Co., Ltd. 3d system-level packaging methods and structures
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8389333B2 (en) * 2011-05-26 2013-03-05 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB package containing stacked semiconductor die electrically connected through conductive vias formed in encapsulant around die
US8653639B2 (en) * 2011-06-09 2014-02-18 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US9324659B2 (en) * 2011-08-01 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming POP with stacked semiconductor die and bumps formed directly on the lower die
US9018750B2 (en) * 2011-08-11 2015-04-28 Flipchip International, Llc Thin film structure for high density inductors and redistribution in wafer level packaging
US8765497B2 (en) 2011-09-02 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging and function tests for package-on-package and system-in-package structures
US9123763B2 (en) * 2011-10-12 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure having at least one package comprising one die being disposed in a core material between first and second surfaces of the core material
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8975741B2 (en) 2011-10-17 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Process for forming package-on-package structures
US11445617B2 (en) * 2011-10-31 2022-09-13 Unimicron Technology Corp. Package structure and manufacturing method thereof
US20170374748A1 (en) 2011-10-31 2017-12-28 Unimicron Technology Corp. Package structure and manufacturing method thereof
US8629567B2 (en) 2011-12-15 2014-01-14 Stats Chippac Ltd. Integrated circuit packaging system with contacts and method of manufacture thereof
US8623711B2 (en) * 2011-12-15 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US9219029B2 (en) 2011-12-15 2015-12-22 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
KR20130123720A (ko) * 2012-05-03 2013-11-13 에스케이하이닉스 주식회사 반도체 칩과 이를 갖는 반도체 패키지 및 이를 이용한 적층 반도체 패키지
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) * 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
TWI497645B (zh) * 2012-08-03 2015-08-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US8987851B2 (en) * 2012-09-07 2015-03-24 Mediatek Inc. Radio-frequency device package and method for fabricating the same
KR101999262B1 (ko) * 2012-09-12 2019-07-12 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
KR20140111523A (ko) * 2013-03-11 2014-09-19 삼성전자주식회사 반도체 패키지 및 그 제조 방법
EP2781230B1 (de) 2013-03-22 2019-08-21 TecPharma Licensing AG Substanzabgabevorrichtung mit Signalvorrichtung
TWI555166B (zh) * 2013-06-18 2016-10-21 矽品精密工業股份有限公司 層疊式封裝件及其製法
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
CN103474361B (zh) * 2013-09-29 2016-06-01 华进半导体封装先导技术研发中心有限公司 一种嵌入式有源埋入功能基板的封装工艺及封装结构
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
JP6354285B2 (ja) * 2014-04-22 2018-07-11 オムロン株式会社 電子部品を埋設した樹脂構造体およびその製造方法
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9536753B2 (en) * 2014-10-02 2017-01-03 Texas Instruments Incorporated Circuit substrate interconnect
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
DE102015105692A1 (de) * 2015-04-14 2016-10-20 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen
US10068181B1 (en) * 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US9673183B2 (en) 2015-07-07 2017-06-06 Micron Technology, Inc. Methods of making semiconductor device packages and related semiconductor device packages
US9768145B2 (en) * 2015-08-31 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multi-die package structures including redistribution layers
FR3041209B1 (fr) * 2015-09-15 2017-09-15 Sagem Defense Securite Systeme electronique compact et dispositif comprenant un tel systeme
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
WO2017111952A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Ultra small molded module integrated with die by module-on-wafer assembly
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10429329B2 (en) * 2016-01-29 2019-10-01 Ams Sensors Uk Limited Environmental sensor test methodology
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
WO2018116799A1 (ja) * 2016-12-21 2018-06-28 株式会社村田製作所 電子部品内蔵基板の製造方法、電子部品内蔵基板、電子部品装置及び通信モジュール
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US11328969B2 (en) * 2017-11-16 2022-05-10 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and manufacturing method thereof
US10510705B2 (en) * 2017-12-29 2019-12-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure having a second encapsulant extending in a cavity defined by a first encapsulant
JP2019216187A (ja) * 2018-06-13 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
CN108962772B (zh) * 2018-07-19 2021-01-22 通富微电子股份有限公司 封装结构及其形成方法
US11251100B2 (en) * 2019-09-25 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an anti-arcing pattern disposed on a passivation layer and method of fabricating the semiconductor structure
IT201900024292A1 (it) * 2019-12-17 2021-06-17 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
KR20220005236A (ko) * 2020-07-06 2022-01-13 삼성전기주식회사 전자부품 내장기판
US11699682B2 (en) * 2020-08-14 2023-07-11 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN113035724B (zh) * 2021-02-22 2022-07-22 复旦大学 一种多芯片封装结构及其制作方法
CN112768437B (zh) * 2021-04-08 2021-06-18 甬矽电子(宁波)股份有限公司 多层堆叠封装结构和多层堆叠封装结构的制备方法
US20230238408A1 (en) * 2022-01-26 2023-07-27 Xintec Inc. Chip package and method for forming the same
WO2023201697A1 (en) * 2022-04-22 2023-10-26 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor packaged device and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050021078A (ko) * 2003-08-26 2005-03-07 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
US20070035015A1 (en) * 2005-08-15 2007-02-15 Shih-Ping Hsu Stack structure with semiconductor chip embedded in carrier
US7215033B2 (en) * 2003-11-19 2007-05-08 Samsung Electronics Co., Ltd. Wafer level stack structure for system-in-package and method thereof
KR20070057038A (ko) * 2005-11-30 2007-06-04 프리스케일 세미컨덕터, 인크. 반도체 소자를 패키징하기 위한 방법

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500905A (en) 1981-09-30 1985-02-19 Tokyo Shibaura Denki Kabushiki Kaisha Stacked semiconductor device with sloping sides
US5034347A (en) 1987-10-05 1991-07-23 Menlo Industries Process for producing an integrated circuit device with substrate via hole and metallized backplane
US5682062A (en) 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US5876765A (en) * 1995-11-09 1999-03-02 Micron Technology, Inc. Injection molding equipment for encapsulating semiconductor die and the like
KR0184076B1 (ko) * 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
US5973393A (en) * 1996-12-20 1999-10-26 Lsi Logic Corporation Apparatus and method for stackable molded lead frame ball grid array packaging of integrated circuits
US5994166A (en) 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
KR100280398B1 (ko) * 1997-09-12 2001-02-01 김영환 적층형 반도체 패키지 모듈의 제조 방법
JP3937265B2 (ja) 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
KR100253352B1 (ko) 1997-11-19 2000-04-15 김영환 적층가능한 반도체 칩 및 적층된 반도체 칩 모듈의 제조 방법
KR100270888B1 (ko) 1998-04-08 2000-12-01 윤종용 노운 굿 다이 제조장치
TW434756B (en) 1998-06-01 2001-05-16 Hitachi Ltd Semiconductor device and its manufacturing method
US6451624B1 (en) * 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6313522B1 (en) 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
US6577013B1 (en) 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6853503B2 (en) 2000-09-22 2005-02-08 Pentax Corporation Eccentricity-prevention mechanism for a pair of lens-supporting rings
US6674161B1 (en) 2000-10-03 2004-01-06 Rambus Inc. Semiconductor stacked die devices
US6476476B1 (en) 2001-08-16 2002-11-05 Amkor Technology, Inc. Integrated circuit package including pin and barrel interconnects
US7176055B2 (en) 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
TW200302685A (en) 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP4227341B2 (ja) 2002-02-21 2009-02-18 セイコーインスツル株式会社 半導体集積回路の構造及びその製造方法
TWI290365B (en) * 2002-10-15 2007-11-21 United Test Ct Inc Stacked flip-chip package
DE10250621B4 (de) 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
US6798057B2 (en) * 2002-11-05 2004-09-28 Micron Technology, Inc. Thin stacked ball-grid array package
US7208825B2 (en) * 2003-01-22 2007-04-24 Siliconware Precision Industries Co., Ltd. Stacked semiconductor packages
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
JP2005005632A (ja) * 2003-06-16 2005-01-06 Sony Corp チップ状電子部品及びその製造方法、並びにその実装構造
TWI225280B (en) 2003-06-30 2004-12-11 Advanced Semiconductor Eng Bumping process
US20050093170A1 (en) * 2003-10-29 2005-05-05 Texas Instruments Incorporated Integrated interconnect package
DE102004020497B8 (de) 2004-04-26 2006-06-14 Infineon Technologies Ag Verfahren zur Herstellung von Durchkontaktierungen und Halbleiterbauteil mit derartigen Durchkontaktierungen
TWI250596B (en) * 2004-07-23 2006-03-01 Ind Tech Res Inst Wafer-level chip scale packaging method
DE102004041889B4 (de) 2004-08-30 2006-06-29 Infineon Technologies Ag Halbleitervorrichtung mit gestapelten Halbleiterbauelementen und Verfahren zu deren Herstellung
JP2006203079A (ja) * 2005-01-21 2006-08-03 Sharp Corp 半導体装置および半導体装置の製造方法
JP4551321B2 (ja) 2005-07-21 2010-09-29 新光電気工業株式会社 電子部品実装構造及びその製造方法
DE102005043557B4 (de) 2005-09-12 2007-03-01 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
KR100914977B1 (ko) * 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
US7781877B2 (en) 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050021078A (ko) * 2003-08-26 2005-03-07 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
US7215033B2 (en) * 2003-11-19 2007-05-08 Samsung Electronics Co., Ltd. Wafer level stack structure for system-in-package and method thereof
US20070035015A1 (en) * 2005-08-15 2007-02-15 Shih-Ping Hsu Stack structure with semiconductor chip embedded in carrier
KR20070057038A (ko) * 2005-11-30 2007-06-04 프리스케일 세미컨덕터, 인크. 반도체 소자를 패키징하기 위한 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150004739A (ko) * 2013-07-03 2015-01-13 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
EP3528285A1 (en) 2019-08-21
CN101772841A (zh) 2010-07-07
CN101772841B (zh) 2014-06-18
US20220285325A1 (en) 2022-09-08
US10593653B2 (en) 2020-03-17
US7781877B2 (en) 2010-08-24
WO2009045626A1 (en) 2009-04-09
EP2186135A1 (en) 2010-05-19
US20100320585A1 (en) 2010-12-23
US20230197690A1 (en) 2023-06-22
US20090039523A1 (en) 2009-02-12
TWI437683B (zh) 2014-05-11
US20150325554A1 (en) 2015-11-12
US9099571B2 (en) 2015-08-04
KR101722264B1 (ko) 2017-03-31
US8723307B2 (en) 2014-05-13
TW200915525A (en) 2009-04-01
JP2010536178A (ja) 2010-11-25
US20200279834A1 (en) 2020-09-03
US20140242751A1 (en) 2014-08-28
JP5723153B2 (ja) 2015-05-27
US11398457B2 (en) 2022-07-26
US12087738B2 (en) 2024-09-10
US11594525B2 (en) 2023-02-28

Similar Documents

Publication Publication Date Title
US11398457B2 (en) Packaged integrated circuit devices with through-body conductive vias, and methods of making same
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
US8357999B2 (en) Assembly having stacked die mounted on substrate
US6414391B1 (en) Module assembly for stacked BGA packages with a common bus bar in the assembly
US7344917B2 (en) Method for packaging a semiconductor device
KR101522763B1 (ko) 콤포넌트 패키지용 장치 및 방법
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US7459778B2 (en) Chip on board leadframe for semiconductor components having area array
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US7692276B2 (en) Thermally enhanced ball grid array package formed in strip with one-piece die-attached exposed heat spreader
US20060208363A1 (en) Three-dimensional package and method of forming same
US20070052082A1 (en) Multi-chip package structure
TW432561B (en) Multi-chip module packaging structure
JP2004031561A (ja) 半導体装置およびその製造方法
KR20040091985A (ko) 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant