JP5592055B2 - 積層パッケージングの改良 - Google Patents

積層パッケージングの改良 Download PDF

Info

Publication number
JP5592055B2
JP5592055B2 JP2007540408A JP2007540408A JP5592055B2 JP 5592055 B2 JP5592055 B2 JP 5592055B2 JP 2007540408 A JP2007540408 A JP 2007540408A JP 2007540408 A JP2007540408 A JP 2007540408A JP 5592055 B2 JP5592055 B2 JP 5592055B2
Authority
JP
Japan
Prior art keywords
substrate
upper substrate
lower substrate
regions
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007540408A
Other languages
English (en)
Other versions
JP2008519467A (ja
Inventor
ハーバ，ベルガセム
ミッチェル，クレイグ・エス
ベロズ，マスド
Original Assignee
テッセラ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テッセラ，インコーポレイテッド filed Critical テッセラ，インコーポレイテッド
Publication of JP2008519467A publication Critical patent/JP2008519467A/ja
Application granted granted Critical
Publication of JP5592055B2 publication Critical patent/JP5592055B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

（関連出願の相互参照）
本出願は、２００４年１１月３日に出願された米国仮特許出願第６０／６２４，６６７号の出願日の優先権を主張し、この開示を参照により本明細書に組み込む。
半導体チップ等の超小型電子素子は、典型的には、該半導体チップまたは他の超小型電子素子のための物理的および化学的保護を実現できるパッケージ内に設けられる。このようなパッケージは、典型的には、誘電体から形成され、かつその上に導電性端子を有する小さな回路パネル等のパッケージ基板を含む。該チップは、該パネル上に実装されて、該パッケージ基板の端子に電気的に接続される。典型的には、該チップおよび該基板の一部は、封止材またはオーバーモールドによって被覆され、その結果、該基板の該端子を支持する外面のみが露出されたままになる。このようなパッケージは、容易に輸送し、格納しかつ取扱うことができる。該パッケージは、標準的な実装技術、最も典型的には、表面実装技術を用いた回路基板等のより大きな回路パネルに実装することができる。当分野においては、このようなパッケージをより小さくすることに対して、相当な努力がなされ、その結果、パッケージ化されたチップは、該回路基板上でより小面積を占める。例えば、チップスケールパッケージと呼ばれるパッケージは、該チップ自体の面積に等しい、または、該チップ自体の面積よりもわずかに大きい面積の、該回路基板の面積を占める。しかし、チップスケールパッケージを用いても、いくつかのパッケージ化されたチップによって占められる総面積は、個々のチップの総面積以上になる。
複数のチップが、共通のパッケージにおいて、上下に実装される「積層」パッケージを形成することが提案されてきた。この共通のパッケージは、単一のチップを含有する単一のパッケージを実装するのに典型的に必要な面積に等しいか、または、それよりほんのわずかに大きい回路パネルの面積に実装することができる。該積層パッケージのアプローチは、該回路パネル上のスペースを節約する。互いに機能的に関連しているチップまたは他の素子は、共通の積層パッケージ内に設けることができる。該パッケージは、それらの素子間に相互配線を組み込んでもよい。従って、該パッケージが実装される主回路パネルは、それらの相互配線に必要な導体および他の素子を含む必要がない。このことも、よりシンプルな回路パネルの使用を可能にし、場合によっては、金属接続部からなる少数の層を有する回路パネルの使用を可能にし、それによって、該回路パネルのコストを著しく低減する。また、積層パッケージ内の該相互配線は、回路パネル上に実装された個々のパッケージ間の類似の相互配線よりも低い電気的インピーダンスおよびより短い信号伝播遅延時間で形成することができる可能性がある。このことも、例えば、これらの素子間の信号伝送におけるより高いクロック速度の使用を可能にすることにより、該積層パッケージ内の超小型電子素子の動作の速度を向上させることができる。
これまでに提案されてきた積層パッケージの１つの形態は、「ボールスタック」と呼ばれることがある。ボールスタックパッケージは、２つ以上の個別のユニットを含む。各ユニットは、個々のパッケージのパッケージ基板と同様のユニット基板と、該ユニット基板に実装され、かつ該ユニット基板上の端子に接続された１つ以上の超小型電子素子とを含む。該個々のユニットは、はんだボールまたはピン等の導電性素子によって、各個々のユニット基板上の端子を別のユニット基板上の端子に接続した状態で、上下に積層されている。底部のユニット基板の端子は、該パッケージの端子を構成することができ、または、追加的な基板を、該パッケージの底部に取付けてもよく、また、様々なユニット基板の端子に接続された端子を有してもよい。ボールスタックパッケージは、例えば、米国公開特許出願第２００３／０１０７１１８号および同第２００４／００３１９７２号の特定の好ましい実施形態に示され、これらの開示を参照により本明細書に組み込む。
フォールドスタック（ｆｏｌｄ ｓｔａｃｋ）パッケージと呼ばれる場合もある別の種類の積層パッケージにおいては、２つ以上のチップまたは他の超小型電子素子が単一の基板に実装される。この単一の基板は、典型的には、該基板上に実装された超小型電子素子を互いに接続するために該基板に沿って伸びている導電体を有する。また、同じ基板は、該基板上に実装された超小型電子素子の一方または両方に接続されている導電性端子も有する。該基板は、１つの部分上の超小型電子素子が、別の部分上の超小型電子素子の上に位置するように、および該パッケージ基板の端子が、該パッケージを回路パネルに実装するために、折り重ねられたパッケージの底部で露出されるように、それ自体の上に折り重ねられる。この折り重ねられたパッケージの特定の変形例においては、該基板が、その最終的な形態に折り重ねられた後に、１つ以上の超小型電子素子が該基板に付着される。フォールドスタックの実施例は、米国特許第６，１２１，６７６号明細書、米国特許出願第１０／００７，３８８号明細書、米国特許出願第１０／６５５，９５２号明細書、米国仮特許出願第６０／４０３，９３９号明細書、米国仮特許出願第６０／４０８，６６４号明細書、および米国仮特許出願第６０／４０８，６４４号明細書の特定の好ましい実施形態に示されている。フォールドスタックは、幅広い目的のために用いられているが、互いに繋げなければならないチップをパッケージ化する際、例えば、コンパクトな内蔵型アセンブリを形成するために、携帯電話内のベースバンド信号処理チップと、高周波電力増幅器（ｒａｄｉｏｆｒｅｑｕｅｎｃｙ ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒ；「ＲＦＰＡ」）チップとを含むアセンブリを形成する際の特定の用途が見出されている。
当分野におけるこれらの努力の全てにもかかわらず、さらなる改良が望ましい。特に、基板を実際に折り重ねる必要性がないフォールドスタックで実現される利点と同様の利点を提供することができるパッケージを形成することが好ましい。
本発明の一つの態様は、複数の超小型電子アセンブリを形成する方法を提供する。本発明のこの態様による方法は、望ましくは、複数の超小型電子素子と、該超小型電子素子の上に拡がっている少なくとも１つの上部基板と、該超小型電子素子の下に拡がっている少なくとも１つの下部基板とを含む製造過程ユニットを形成するステップであって、これらの基板のうちの少なくとも一方が複数の領域を含むステップと、その後、該製造過程ユニットを切断して、個々のユニットを形成するステップであって、前記各ユニットが、前記基板のうちの少なくとも一方の領域と、前記超小型電子素子のうちの少なくとも一方とを含むステップとを含む。
本発明の別の態様は、製造過程ユニットを提供する。本発明のこの態様による該製造過程ユニットは、上部および下部基板と、これらの基板の間に配置された複数の超小型電子素子とを望ましくは含む。各基板は、好ましくは、複数の領域を含み、該上部基板の各領域は、少なくとも１つの前記超小型電子素子をこれらの基板の間に配置した状態で、該下部基板の対応する領域と位置合わせされている。好ましくは、前記上部および下部基板の領域の各々は、導電性素子を有し、該上部基板の各領域の前記導電性素子のうちの少なくともいくつかは、前記下部基板の対応する領域の導電性素子に電気的に接続されている。
本発明のまた別の態様は、超小型電子アセンブリを形成する方法を提供する。本発明のこの態様による方法は、望ましくは、リードフレームのリードが第１の基板から突出するように、該リードフレームを該第１の基板に取付けることと、少なくとも１つの超小型電子素子が、該第１の基板と第２の基板との間に配置されるように、該第１の基板と第２の基板とを組立てることと、前記リードを前記第２の基板に接続することとを含む。
本発明の一実施形態による組立て方法は、上部面２２および下部面２４を画定する誘電体層２１を含む、便宜上、本明細書において、下部基板２０と呼ぶ基板を用いる。下部基板２０は、典型的には、多数の領域２６を有する連続的または半連続的なテープまたはシート状である。以下に説明するように、各領域２６は、該プロセスの終了時点において、個々のパッケージの一部を構成することになり、また、各領域２６は、以下に説明するように、単一のパッケージの部分を形成することになる形状構成を含む。
誘電体層２１は、単一の層とすることができ、または、いくつかの副層を含む積層体とすることもできる。該誘電体層は、望ましくは、主に、ポリイミド、ＢＴ樹脂、エポキシまたは他の誘電性ポリマー等の高分子誘電体から形成され、また、例えば、ガラス繊維等の強化繊維を含んでもよい。誘電体層２１は、フレキシブルでも堅くてもよい。下部基板２０は、取付け端子２８と、該誘電体層の下部面２４に露出されている後の層間接続端子２９と、上部面２２に露出している導電性接続素子３０とを含む。図示した特定の実施形態において、端子２８および２９は、接続素子３０とは別の層内に形成され、それらの層は、誘電体層２１によって互いに分離され、かつ該誘電体層を貫通して伸びるビア３２等の導電性素子によって互いに電気的に接続されている。このような構成は、一般に、「２メタル（ｔｗｏ−ｍｅｔａｌ）」構造と呼ばれている。しかし、下部基板２０は、単一の金属層が、導電性接続素子３０および端子２８および２９を構成する状態の単一の金属構造として形成することができる。例えば、このような層は、導電性接続素子３０を、該誘電体層内の上部面２２のスルーホール(図示せず)に露出させた状態で、該誘電体層の底部面２４上に配置することができる。同様に、このような単一の金属層は、端子２８および２９を、該誘電体層内の下部面２４のスルーホール（図示せず）に露出させた状態で、上部面２２上に配置することができる。さらに別の代替例においては、導電性取付け素子を構成する１つ以上の金属層、該端子またはこれらの両方は、該誘電体層の厚みの中に配置することができ、また、スルーホールを適当な面に露出させることができる。
下部基板２０は、該上部面から該下部面へ該誘電体層を貫通して伸びる開口３４を有する。開口３４は、個々の穴または細長いスロット状とすることができる。開口３４は、層間接続端子２９の近くに配置されている。超小型電子素子３６は、下部基板２０の上部面２２上に実装される。各領域２６は、該領域上に実装された１つ以上の超小型電子素子を有する。図示した特定の実施形態においては、下部基板の各領域２６は、１つの超小型電子素子を有する。図示した該超小型電子素子は、該チップの接触部（図示せず）を、例えば、はんだ等の接合材料を用いて、該接触部を該導電性取付け素子に接合することにより、該基板の導電性接続素子３０に接続した、フェースダウン方向で実装した半導体チップである。しかし、他の方法を用いることもできる。例えば、各超小型電子素子３６は、上に端子を有するパッケージ基板（図示せず）を含むパッケージ化された超小型電子素子とすることができる。これらの端子は、下部基板上の導電性接続素子３０に接続されている。さらに他の変形例においては、異方性導電接着剤等の方法を用いることができる。封止材３８は、各超小型電子素子３６の露出面を覆う。他の実施形態においては、封止材３８は省略される。該下部基板の各領域２６内の超小型電子素子３６は、該領域の導電性接続素子３０を介して、同じ領域の取付け端子２８のうちの少なくともいくつかに、該領域の層間接続端子２９のうちの少なくともいくつかに、またはこれらの両方に電気的に接続される。超小型電子素子３６は、本明細書に記載した組立てプロセスの一部として、または、下部基板２０を準備するのに用いられる別の工程において、従来の方法を用いて、該下部基板上に実装することができる。
また、本発明のこの実施形態によるプロセスは、上部面４２および下部面４４を画定する、下部誘電体層に関して上述したのと同じ材料から形成することができる誘電体層４１を含む上部基板４０を用いる。該上部基板は、下部面４４に露出された層間接続端子４９と、該上部面に露出された導電性取付け端子５０とを有する。ここでも再び、これらの形状構成は、２層構造として示されているが、該誘電体層内の一方または両方の面のスルーホールに該形状構成を露出させた単一の層または多数の層から形成することができる。また、上部基板４０は、複数の領域４６も有し、このような各領域は、層間接続端子４９からなるセットと、取付け端子５０からなるセットとを含み、少なくともいくつかの取付け端子５０は、同じ領域の少なくともいくつかの層間接続端子４９に電気的に接続されている。
組立てプロセスにおいて、上に超小型電子素子３６を有する下部基板２０は、上部基板４０と共に一体化され、その結果、上部基板４０の下部面４４は、超小型電子素子３６の上に載り、該下部基板に対向する。このため、超小型電子素子３６は、これらの基板の間に配置される。接着剤５２は、該下部基板から離間した超小型電子素子３６の面上の該上部基板の下部面４４に塗布することができ、該面は、各超小型電子素子を包囲する封止材３８によって画定された面とすることができる。これらの基板を互いに組付けるプロセスは、最も好ましくは、両方の基板が複数の領域２６および４６を含む大きな基板の形態をとっている間に実施される。例えば、これらの基板が、細長いテープまたはストリップの形態をしている場合、該基板は、該上部基板を該下部基板の超小型電子素子３６の面に係合させるために、１組のニップローラを介して、または、押圧ローラを介して進めることができる。別法として、両基板が、大きな円形または正方形のシート等の大きなシートの形態をしている場合には、該組立てプロセスは、該基板を互いに組付けるように、単に、１つのシートを他方のシートの上に置くことによって実施することができる。該基板は、上部基板２０の各領域４６が、下部基板２０の対応する領域２６と位置合わせされるように、互いに組付けられる。
該基板を互いに組付けた後、該下部基板の各領域内の該層の層間接続端子２９は、該上部基板上の対応する領域の該層の層間接続端子４９に接続される。この接続は、該層の層間接続端子間にワイヤ接合５３を施すことによって実行される。該ワイヤ接合は、該下部基板内の開口３４を通って伸びる。ワイヤ接合の後、下方取付け端子２８のうちの少なくともいくつか、または、各下方領域に関連するチップ３６上の少なくともいくつかの接触部は、該ワイヤ接合および層の層間接続端子を介して、該上部基板の対応する領域上の取付け端子５０のうちの少なくともいくつかに接続される。
ワイヤ接合を施した後、封止材５４が、下部基板２０と上部基板４０との間に導入される（図４）。該封止材は、構造材料と親和性があり流動性のある何らかの封止材とすることができる。最も望ましくは、封止材５４は、未硬化状態において、比較的低い粘性を有する液体であり、かつ固体または半固体状態に硬化することが可能な硬化可能な材料である。このような材料の実施例は、エポキシ、シリコーン、および超小型電子パッケージにおける封止材として通常用いられる他の材料を含む。これらの材料は、典型的には、加熱によって促進された化学反応によって硬化する。加熱時に液化し、冷却により固体状態に硬化する熱可塑性材料等の他の封止材を使用することもできる。該封止材は、何らかの適当なプロセスにより、該基板間に注入することができる。該封止材の注入中に、一部の封止材は、該下部基板の開口３４（図３）を通って漏れ出す可能性がある。該基板は、該封止材の注入中に、モールドまたは他の材料固定具からなる要素の間に拘束することができ、また、これらの要素は、該上部基板の開口３４を密封してもよい。別法として、または、追加的に、該下部基板の開口３４は、ワイヤ接合後に、該開口上に塗布されたはんだマスク等の誘電体膜によって覆ってもよい。参照により本明細書にその開示を組み込む、同一出願人による米国特許第６，３２９，２２４号明細書および同第５，７６６，９８７号明細書において教示された方法を、この工程に用いることができる。封止材の注入工程は、望ましくは、各基板の様々な領域が、この段階において互いに接続されたままである、基板４０および２０が元の形態である間にも実行される。該封止材は、ワイヤ接合部５３（図３）を包囲し、望ましくは、該超小型電子素子が占めるスペース以外の、該上部基板と下部基板との間のスペースを実質的にまたは完全に充填する。
該封止材の注入および硬化の後、１つ以上の追加的な超小型電子素子５６が、上部基板４０の露出した上面４２の上に実装され、該上部基板の取付け端子５０に電気的に接続される。ここでもまた、超小型電子素子５６が、該上部基板の様々な領域４６に実装される。はんだボール５８等の導電性接合材料を、該下部基板の取付け端子２８に塗布してもよい。追加的な超小型電子素子５６は、「ベアチップ」またはパッケージ化されていない半導体チップあるいは他の超小型電子素子であってもよく、または、パッケージ化された半導体チップ等のパッケージ化された超小型電子素子であってもよい。図示した実施形態においては、各追加的な超小型電子素子は、該超小型電子素子上の接触部を、該上部基板の取付け素子５０に直接接合することによって実装される。しかし、他の取付けおよび接続方法を用いることもできる。例えば、変形例においては、追加的な超小型電子素子５６は、該上部基板上に「フェースアップ」配置で実装して、ワイヤ接合によって取付け素子５０に接続することができる。また、封止材または他のカバーを、該追加的な超小型電子素子の上に施してもよい。
追加的な超小型電子素子５６および導電性接合材料５８を実装した後、該上部および下部基板は、個々のユニット６０を形成するように切断される（図６）。このようなユニットの各々は、該下部基板の超小型電子素子３６および該上部基板の超小型電子素子５６と共に、該下部基板の１つの領域４６と、該上部基板の対応する領域４６とを含む。このようなユニットの各々は、内蔵型積層パッケージである。各ユニット６０は、１つ以上の追加的な超小型電子素子５６が１つ以上の超小型電子素子３６に接続された状態の完全な積層形パッケージを形成する。このようなパッケージは、回路基板または他のより大きな基板に、従来の単一素子超小型電子パッケージと実質的に同じ方法で実装することができる。
上述したプロセスの変形例においては、追加的な超小型電子素子５６、結合ボンディング材料５８またはこれらの両方を、切断後に該基板に実装することができる。未切断状態の、または独立した切断済みユニットとしての、接合材料５８を伴うまたは伴わない組立て済みの基板または超小型電子素子３６は、半製品として取扱い、輸送し、かつ保管することができる。例えば、同じ超小型電子素子３６を、多数のパッケージに組込むが、異なる追加的な素子５６が、該パッケージの異なるものに使用される場合、このような構成を用いることができる。
また別の変形例においては、封止材５４は省略してもよい。この変形例においては、該基板間に配置された超小型電子素子３６は、構造支持体を形成する。追加的な構造支持体は、超小型電子素子３６またはワイヤ接合５３が占めていない位置における誘電体素子間に伸びるスペーサを設けることによって、該基板間に形成することができる。
本発明の追加的な実施形態によるプロセスは、図１〜図６に関して上述したものと同様の下部基板１２０および上部基板１４０を用いる。しかし、下部基板１２０上に実装された超小型電子素子１３６は、封止材を要することなく、「フェースアップ」配置で実装される。超小型電子素子１３６上の接触部は、上部基板１４０の組立て前に、ワイヤ接合１０２によって下部基板１２０の上面の導電性取付け素子１３０に電気的に接続される。スペーサ１０４は、ワイヤ接合１０２の上に該上部基板を保持するように、超小型電子素子１３６の上方を向いている面に、または、上部基板１４０の下面に設けられる。スペーサ１０４は、望ましくは、誘電体から形成され、また、接着層を含むかまたは該接着層からなっていてもよい。ここでもまた、該下部基板の層間接続端子１２９が、ワイヤ接合１５２によって、該上部基板の層間接続パッド１４９に接続されている。ワイヤ接合の後、図７に示すアセンブリは、図４〜図６に関して上述したのと同様の方法で処理し、取扱うことができる。
本発明のまた別の実施形態によるプロセスも同様に、上述したのと同様の下部基板２２０および上部基板２４０を用いる。超小型電子素子２３６は、下部基板２２０の上面２２２に実装される。望ましくは、これらの超小型電子素子は、封止材２３８によって、各超小型電子素子の周りが被覆される。ここでもまた、超小型電子素子２３６は、パッケージ化された、またはされていない素子とすることができる。しかし、図８の実施形態においては、該下部基板の層間接続端子２２９は、該基板の上面２２２で露出され、一方、該上部基板の層間接続端子２４９は、該上部基板の下面２４４で露出されている。これらの基板は、上述したのと同様の方法で、互いに組付けられる。しかし、はんだボール等の導電性離間要素が、該下部基板の層間接続端子２２９、または、該上部基板の下部基板２４９の上の基板間に配置される。これらの基板が互いに組付ける際、該導電性要素は、反対側の基板上の層間接続端子に係合して、互いに接合される。この結果、導電性要素２０２は、該基板間の電気的接続および該基板間の物理的離間の両方を実現できる。追加的な超小型電子素子２５６を、組立ての前または後に、該上部基板上に実装することができる。上述した他の実施形態の場合、該組立て工程は、該上部基板の多数の領域と、該下部基板の多数の領域とを単一の工程で相互接続するように機能する。上述した実施形態の場合、相互接続された基板は、個々のユニットを形成するように切断することができる。望ましくは、該基板を切断する前に、必要に応じて、封止材（図示せず）を、上述した方法で該基板間に注入してもよい。追加的な変形例（図９）においては、下部基板３２０上の超小型電子素子３３６は、封止されていない「ベア」半導体チップである。これらのチップは、図７に関して上述したワイヤ接合と同様のワイヤ接合３０２を用いて該下部基板の導電性取付け要素３３０にワイヤ接合される。上部基板３４０は、該下部基板に組み付けられて、図８に関して上述したのと同様の導電性要素３０４によって、該下部基板に接続される。望ましくは、該基板を切断して個々のユニットを形成する前に、封止材３５４（図示せず）が、該基板間に注入される。はんだボール以外の導電性要素を、様々な実施形態に用いてもよい。例えば、その開示を参照により本明細書に組み込む、国際特許公開第２００４／０７７５２５号パンフレットに開示されているように、細長いバンプまたはピンの形をした金属導電性要素を、スタックパッケージにおけるユニット間接続部として用いてもよい。その開示を参照により本明細書に組み込む、２００４年６月２５日に出願された米国仮特許出願第６０／５８３，０６６号明細書に記載されているように、開示を全て参照により本明細書に組み込む、全て２００３年１２月３０日に出願された同一出願人による同時係属中の米国仮特許出願第６０／５３３，２１０号明細書、同第６０／５３３，３９３号明細書および同第６０／５３３，４３７号明細書に開示されたタイプのピンを、スタックパッケージにおけるユニット間接続部として用いることができる。これらおよび他のタイプのピンは、上述したアセンブリに用いることができる。該基板の一方または両方は、組立て前に、これらのピンを用いて形成することができ、この結果、該ピンは、対向する基板上の層間接続端子に係合する。
本発明のまた別の実施形態によるプロセスは、上部取付け端子４５０と、単一のメタルテープの下面上の金属製特徴部からなる単一の層によって画定された層間接続端子４４９とを有する誘電体層４２１を含む該単一のメタルテープの形態をとる上部基板４４０を用い、取付け端子４５０は、該誘電体層内の穴４５１を介して、該上部基板の上面４２２に露出されている。多数のリード４５２を含むリードフレームは、図１２を見て分かるように、各リード４５２が、層間接続端子４４９のうちの１つから伸びるように、上部基板４４０に付着されている。２つのリード４５２のみが図に描かれているが、該リードフレームが多数のリードを含み、また、バスバー、または、互いに定位置に該リードを保持する他の要素を含んでもよいことを正しく認識すべきである。バスバーまたは他の保持要素は、該リードフレームと該上部基板との組立て後に取り除いてもよい。その開示を参照により本明細書に組み込む、２００３年１２月２４日に出願された同時係属中の同一出願人による米国特許出願第１０／７４６，８１０号明細書で教示されたタイプのリードフレームを用いることができる。該リードフレームは、はんだ接合、拡散接合、熱圧着接合等のプロセスによって、該上部基板の層間接続端子４４９に接合することができる。別法として、層間接続端子４４９は、テープによる自動ボンディング（ｔａｐｅ−ａｕｔｏｍａｔｅｄ ｂｏｎｄｉｎｇ）（「ＴＡＢ」）リードの形で形成してもよく、また、これらのリードは、ＴＡＢリードを半導体チップ等の要素に接合するのに通常用いられるプロセスと同様のプロセスを用いて、該リードフレームに接合することができる。図１２を見て最も良く分かるように、該リードフレームのリード４５２は、上部基板４４０から下方へ突出している。また、該プロセスは、その下面４２４に露出している下方取付け端子４２８を有し、かつその上面に露出している電気的接続部４３０と、その上面４２２に露出している層間接続端子４２９とを有する下部基板４２０も用いる。ここでもまた、図１３に示す特定の実施形態においては、該下部基板は、「２メタル」構造として示されているが、該下部基板の誘電体要素４２１内の穴を介して様々な特徴部を露出させた単一の金属構造とすることができる。半導体チップまたは他の超小型電子素子４３６は、下部基板４２０に実装される。図示の実施形態において、半導体チップ４３６は、フェースアップ配置で実装され、ワイヤ接合４０２によって接続端子４３０に接続される。しかし、チップ４３６は、フェースダウンで実装することもできる。追加的な変形例においては、チップ４３６は、パッケージ化されたチップまたは他のパッケージ化された超小型電子素子とすることができる。図１３に示す特定の実施形態において、チップ４３６は、スペーサ４０４によって、該下部基板の誘電体要素４２１の上に支持されている。追加的な変形例において、スペーサ４０４は、フェースアップまたはフェースダウンで実装することができる追加的な半導体チップまたは他の超小型電子素子と置換することができる。望ましくは、誘電体から形成されたスペーサ４０６は、下部基板４２０から遠く離れた超小型電子素子４３６の表面に配置される。
上部基板４４０と、該リードフレームのリード４５２とを含むサブアセンブリは、該サブアセンブリを該下部基板の方へ近づけて、上部基板４４１から遠く離れた、リード４５２の下方端部を、上述した方法の何れかを用いて、該下部基板の層間接続端子４２９に接合することによって、該下部基板に取付けられる。該上部基板および下部基板の組み付け後、下部基板４２０、上部基板４４０、超小型電子素子４３６、および該上部基板と下部基板を接続するリード４５２を含む、結果として生じるユニットは、例えば、超小型電子素子４３６の周り、および基板４２０と基板４４０との間に流動性封止材を導入することによって封止される。この封止プロセスは、上部取付け端子４５０および下部取付け端子４２８を露出させて、封止材４５４によって被覆しない状態のままにするように実施される。図１１〜図１４に関して上述した全ての工程は、個々の上部基板および下部基板および／または個々のリードフレームを用いて実施することができ、または、該上部基板、該下部基板、該リードフレームまたはこれらからなる何れかの組合せが、多数の基板および／または多数のリードフレームを含むテープまたはストリップ等のより大きなアセンブリの形態をとっている間に実施してもよい。この場合、該より大きな要素は、各々が、下部基板、上部基板および１つ以上の超小型電子素子４３６を含む個々のユニットを形成するように、上述したように切断される。ここでもまた、切断前の該より大きなユニットは、商品として取扱い、輸送し、かつ保管することができる。また、該個々のユニットは、それ自体、取扱うことができる。ここでもまた、パッケージ化された、またはされていない追加的な超小型電子素子４５６を、例えば、図１４を見て分かるように、はんだ接合により、または、ワイヤ接合により、該上部取付け端子に取付けることができる。下部取付け端子４２８は、はんだボール等の導電性接合材料を備えてもよく、完成したアセンブリを回路パネルに実装するのに用いることができる。
上述した実施形態の各々において、該上部基板および下部基板の役割は、逆であっても良い。例えば、図１４に見られるアセンブリの上部取付け端子４５０は、該アセンブリを回路パネルに実装するのに用いてもよく、一方、下部取付け端子４２８は、追加的な超小型電子素子を該アセンブリに実装するのに用いてもよい。また、該リードフレームのリード４５２は、該上部基板ではなく該下部基板に組付けてもよい。さらに別の実施形態においては、上部基板全体は、単に、リードフレームからの要素で構成してもよい。該バスバー、または様々なリードを相互接続して、自己支持型リードフレームを形成する該リードフレームの他の部分は、封止後に取り除いてもよい。逆に、下部基板４２０は、該リードフレームからなる要素と置換してもよい。一つの変形例においては、該上部基板から遠く離れた該リードフレームの端部は、それらの端部が、該アセンブリの下部取付け端子として機能するように露出されている。
「上部」、「下部」、「上方へ」および「下方へ」などの用語および方向を示す同様の用語は、この開示において用いる場合、重力基準系ではなく、構成要素自体の基準系を指す。図に示す方向の重力基準系で部材を配置し、図の上部を重力基準系の上方に、かつ図の底部を下方にした状態で、該上部基板は、重力基準系において、実際に、該下部基板の上にある。しかし、重力基準系において、図の上部が下方に面している状態の、該部材がひっくり返った場合には、該上部基板は、重力基準系において、該下部基板の下にある。
好ましい実施形態に関する上記の説明は、本発明を限定するのではなく、例示しようとするものである。
これらおよび他の変形例、および上述した特徴の組合せは、クレームによって定義されるように、本発明から逸脱することなく用いることができ、好ましい実施形態の上記の説明は、クレームによって定義されるように、本発明の限定のためではなく、例示として解釈すべきである。
本発明の一実施形態に係るプロセスに用いられる素子を示す概略断面図である。 図１と同様であるが、同じプロセスの順次後の段階での素子を示す断面図である。 図１と同様であるが、同じプロセスの順次後の段階での素子を示す断面図である。 図１と同様であるが、同じプロセスの順次後の段階での素子を示す断面図である。 図１と同様であるが、同じプロセスの順次後の段階での素子を示す断面図である。 図１と同様であるが、同じプロセスの順次後の段階での素子を示す断面図である。 本発明の追加的な実施形態に係るプロセスに用いられる素子の概略断面図である。 本発明のまた別の実施形態に係るプロセスに用いられる素子の概略断面図である。 図７および図８と同様であるが、本発明の追加的な実施形態に係るプロセスに用いられる素子を示す断面図である。 プロセスの後の段階における、図９に示す素子を示す断面図である。 本発明の追加的な実施形態に係るプロセスに用いられる基板およびリードフレームを示す概略図である。 プロセスの後の段階における、図１１の基板およびリードフレームを示す断面図である。 プロセスのさらに後の段階中の、図１１および図１２に示す素子を示す概略断面図である。 図１１〜図１３の素子を用いて形成したアセンブリを示す概略断面図である。

Claims (11)

  1. （ａ）複数の超小型電子素子と、前記超小型電子素子の上に拡がる少なくとも１つの上部基板と、前記超小型電子素子の下に拡がっている少なくとも１つの下部基板とを含む製造過程ユニットを提供するステップであって、前記各基板が１つ以上の領域を含み、前記各基板のうちの少なくとも一方が複数の領域を有し、前記超小型電子素子の各々が前記下部基板の１つの前記領域と前記上部基板の１つの前記領域との間に配置されている、ステップと、
    （ｂ）個々のユニットを形成するため、前記製造過程ユニットを切断するステップであって、前記各ユニットが、前記各基板の１つの領域と、少なくとも１つの前記超小型電子素子とを含む、ステップと
    を含む、複数の超小型電子アセンブリを形成する方法であって、
    前記下部基板および前記上部基板のうちの少なくとも一方の各領域は、その基板上に、少なくとも１つの前記超小型電子素子のうちの複数の接点に電気的に接続した複数の導電性接続素子を有しており、前記下部基板および前記上部基板の各領域は、対応する複数の導電性取付け端子と層間接続端子とを有しており、前記上部基板および前記下部基板の少なくとも一方の各領域の前記導電性取付け端子は、少なくとも１つの前記超小型電子素子のそれぞれに前記導電性接続素子を介して電気的に接続されており、
    前記製造過程ユニットは、前記上部基板の各領域の前記層間接続端子に係合した第１端部と前記下部基板の対応する各領域の前記層間接続端子に係合した第２端部とを有するワイヤ接合をさらに含み、該ワイヤ接合の各々の前記第１端部を前記上部基板の１つの前記領域の１つの前記層間接続端子に係合し、前記ワイヤ接合の各々の前記第２端部を前記下部基板の１つの前記領域の１つの前記層間接続端子に係合することによって、該ワイヤ接合は、前記上部基板の各領域と、前記下部基板の対応する各領域とを電気的に接続している、複数の超小型電子アセンブリを形成する方法。
  2. 前記上部基板および下部基板が共に複数の領域を含み、前記切断するステップは、前記各ユニットが、前記上部基板の一部と、前記下部基板の一部と、前記基板間に配置された１つ以上の超小型電子素子とを含むように実行される請求項１に記載の方法。
  3. 前記切断するステップの前に、少なくとも前記上部基板と下部基板との間に封止材を注入するステップをさらに含む請求項１に記載の方法。
  4. 上部基板および下部基板と、
    前記上部基板と下部基板の間に配置された複数の超小型電子素子と
    を備える製造過程ユニットであって、
    前記超小型電子素子が半導体チップを含み、前記各基板が複数の領域を含み、前記上部基板の各領域が、少なくとも１つの前記超小型電子素子を前記上部基板と前記下部基板の間に配置した状態で、前記下部基板の対応する領域と位置合わせされ、前記上部基板および前記下部基板の前記領域の各々がその基板上に導電性接続素子を有し、少なくとも１つの前記超小型電子素子が、前記上部基板の少なくとも１つの前記領域の前記導電性接続素子または前記下部基板の対応する領域の前記導電性接続素子に電気的に接続され、前記上部基板の前記各領域の層間接続端子のうちの少なくともいくつかに係合する第１端部と前記下部基板の対応する領域の層間接続端子のいくつかに係合する第２端部とを有するワイヤ接合をさらに含み、該ワイヤ接合の各々が前記上部基板の１つの前記領域の１つの前記層間接続端子に係合する前記第１端部と前記下部基板の１つの前記領域の１つの前記層間接続端子に係合する前記第２端部とを有することにより、該ワイヤ接合は、前記上部基板の前記領域と、前記下部基板の対応する領域とを電気的に接続している、製造過程ユニット。
  5. 少なくとも前記上部基板と下部基板との間に配置された封止材をさらに備える請求項４に記載の製造過程ユニット。
  6. 複数の超小型電子素子と、前記超小型電子素子の上に拡がる複数の領域を有する上部基板と、前記超小型電子素子の下に拡がっており前記超小型電子素子に電気的に接続している下部基板とを含む製造過程ユニットを提供するステップであって、前記下部基板が複数の領域を有する、ステップと、
    個々のユニットを形成するため、前記製造過程ユニットを切断するステップであって、前記各ユニットが、前記上部基板の領域と、前記下部基板の領域と、前記超小型電子素子のうちの少なくとも１つとを含む、ステップと
    を含む、複数の超小型電子アセンブリを形成する方法であって、
    各々の前記上部基板と前記下部基板の各々の領域とは、対応する電気的に接続した複数の導電性取付け端子と層間接続端子を有しており、各々の上部基板の少なくとも１つの前記導電性取付け端子と前記下部基板の対応する領域の各々の前記導電性取付け端子とは、少なくとも１つの前記超小型電子素子の各々に導電性接続素子を介して電気的に接続されており、前記製造過程ユニットは、前記上部基板の各々の前記層間接続端子に係合した第１端部と前記下部基板の対応する領域の前記層間接続端子に係合した第２端部とを有するワイヤ接合をさらに含み、該ワイヤ接合の各々は前記上部基板の１つの前記領域の１つの前記層間接続端子に係合する前記第１端部と前記下部基板の１つの前記領域の１つの前記層間接続端子に係合する前記第２端部とを有することによって、該ワイヤ接合は、前記上部基板の前記導電性接続素子と、前記下部基板の対応する領域の前記導電性接続素子とを電気的に接続している、複数の超小型電子アセンブリを形成する方法。
  7. 前記切断するステップの前に、前記上部基板と下部基板との間に封止材を注入するステップをさらに含む請求項６に記載の方法。
  8. 複数の領域を有する誘電性の下部基板と、
    前記下部基板の各領域に位置合わせされた、複数の領域を有する誘電性の上部基板と、
    前記上部基板の１つと前記下部基板の前記各領域との間に配置された、複数の超小型電子素子であって、該超小型電子素子の各々が半導体チップを含んでいる、複数の超小型電子素子と
    を備える製造過程ユニットであって、
    前記上部基板および前記下部基板の前記領域の各々が層間接続端子を有し、前記上部基板の前記各領域の前記層間接続端子のうちの少なくともいくつかに係合する第１端部と前記下部基板の対応する領域の前記層間接続端子のいくつかに係合する第２端部とを有するワイヤ接合をさらに含み、該ワイヤ接合の各々が前記上部基板の１つの前記領域の１つの前記層間接続端子に係合する前記第１端部と前記下部基板の１つの前記領域の１つの前記層間接続端子に係合する前記第２端部とを有することにより、該ワイヤ接合は、前記上部基板の前記領域と、前記下部基板の対応する領域とを電気的に接続している、製造過程ユニット。
  9. 少なくとも前記上部基板と下部基板との間に配置された封止材をさらに備える請求項８に記載の製造過程ユニット。
  10. 複数の領域を有する誘電性の上部基板と、
    前記上部基板の各領域に位置合わせされた、複数の領域を有する誘電性の下部基板と、
    前記下部基板の１つと前記上部基板の前記各領域との間に配置された、複数の超小型電子素子であって、該超小型電子素子の各々が半導体チップを含んでいる、複数の超小型電子素子と
    を備える製造過程ユニットであって、
    前記下部基板および前記上部基板の前記領域の各々が層間接続端子を有し、前記下部基板の前記各領域の前記層間接続端子のうちの少なくともいくつかに係合する第１端部と前記上部基板の対応する領域の前記層間接続端子のいくつかに係合する第２端部とを有するワイヤ接合をさらに含み、該ワイヤ接続の各々が前記上部基板の１つの前記領域の１つの前記層間接続端子に係合する前記第１端部と前記下部基板の１つの前記領域の１つの前記層間接続端子に係合する前記第２端部とを有することにより、該ワイヤ接合は、前記下部基板の前記領域と、前記上部基板の対応する領域とを電気的に接続している、製造過程ユニット。
  11. 少なくとも前記下部基板と上部基板との間に配置された封止材をさらに備える請求項１０に記載の製造過程ユニット。
JP2007540408A 2004-11-03 2005-11-03 積層パッケージングの改良 Active JP5592055B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US62466704P 2004-11-03 2004-11-03
US60/624,667 2004-11-03
PCT/US2005/039716 WO2006052616A1 (en) 2004-11-03 2005-11-03 Stacked packaging improvements

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013032952A Division JP5745554B2 (ja) 2004-11-03 2013-02-22 積層パッケージングの改良

Publications (2)

Publication Number Publication Date
JP2008519467A JP2008519467A (ja) 2008-06-05
JP5592055B2 true JP5592055B2 (ja) 2014-09-17

Family

ID=36061305

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007540408A Active JP5592055B2 (ja) 2004-11-03 2005-11-03 積層パッケージングの改良
JP2013032952A Active JP5745554B2 (ja) 2004-11-03 2013-02-22 積層パッケージングの改良

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013032952A Active JP5745554B2 (ja) 2004-11-03 2013-02-22 積層パッケージングの改良

Country Status (5)

Country Link
US (5) US8525314B2 (ja)
JP (2) JP5592055B2 (ja)
KR (1) KR101313391B1 (ja)
CN (1) CN101053079A (ja)
WO (1) WO2006052616A1 (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
EP1962342A4 (en) 2005-12-14 2010-09-01 Shinko Electric Ind Co SUBSTRATE WITH INTEGRATED CHIP AND METHOD FOR MANUFACTURING THE SAME
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8129225B2 (en) * 2007-08-10 2012-03-06 Infineon Technologies Ag Method of manufacturing an integrated circuit module
KR100913722B1 (ko) 2008-02-13 2009-08-24 전자부품연구원 멀티 칩 패키지 및 그 제조방법
US20100187651A1 (en) * 2009-01-26 2010-07-29 Stmicroelectronics Asia Pacific Pte Ltd. Integrated circuit package and method of forming the same
EP2290683A1 (en) * 2009-08-27 2011-03-02 ABB Research Ltd Wiring of an electronic module
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8872318B2 (en) 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8680684B2 (en) 2012-01-09 2014-03-25 Invensas Corporation Stackable microelectronic package structures
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US8970023B2 (en) * 2013-02-04 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9653442B2 (en) 2014-01-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and methods of forming same
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
WO2016123607A2 (en) 2015-01-30 2016-08-04 Invensas Corporation Contact arrangements for stackable microelectronic package structures
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
KR101605172B1 (ko) * 2015-04-07 2016-03-22 삼성전자주식회사 패키지 기판 및 그 제조방법
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10685943B2 (en) 2015-05-14 2020-06-16 Mediatek Inc. Semiconductor chip package with resilient conductive paste post and fabrication method thereof
US9842831B2 (en) 2015-05-14 2017-12-12 Mediatek Inc. Semiconductor package and fabrication method thereof
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
CN106205161B (zh) * 2016-07-09 2018-09-18 腾讯科技（深圳）有限公司 路况信息传输方法和装置
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
IT201700055983A1 (it) 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore, dispositivo a semiconduttore e circuito corrispondenti

Family Cites Families (530)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1439262B2 (de) 1963-07-23 1972-03-30 Siemens AG, 1000 Berlin u. 8000 München Verfahren zum kontaktieren von halbleiterbauelementen durch thermokompression
US3358897A (en) * 1964-03-31 1967-12-19 Tempress Res Co Electric lead wire bonding tools
US3430835A (en) 1966-06-07 1969-03-04 Westinghouse Electric Corp Wire bonding apparatus for microelectronic components
US3623649A (en) * 1969-06-09 1971-11-30 Gen Motors Corp Wedge bonding tool for the attachment of semiconductor leads
DE2119567C2 (de) * 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
DE2228703A1 (de) * 1972-06-13 1974-01-10 Licentia Gmbh Verfahren zum herstellen einer vorgegebenen lotschichtstaerke bei der fertigung von halbleiterbauelementen
JPS5150661Y2 (ja) 1972-11-22 1976-12-06
US4067104A (en) 1977-02-24 1978-01-10 Rockwell International Corporation Method of fabricating an array of flexible metallic interconnects for coupling microelectronics components
US4213556A (en) 1978-10-02 1980-07-22 General Motors Corporation Method and apparatus to detect automatic wire bonder failure
US4327860A (en) * 1980-01-03 1982-05-04 Kulicke And Soffa Ind. Inc. Method of making slack free wire interconnections
US4422568A (en) * 1981-01-12 1983-12-27 Kulicke And Soffa Industries, Inc. Method of making constant bonding wire tail lengths
US4437604A (en) * 1982-03-15 1984-03-20 Kulicke & Soffa Industries, Inc. Method of making fine wire interconnections
JPS59189069U (ja) 1983-06-02 1984-12-14 昭和アルミニウム株式会社 冷却装置
JPS61125062A (ja) 1984-11-22 1986-06-12 Hitachi Ltd ピン取付け方法およびピン取付け装置
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US4642889A (en) 1985-04-29 1987-02-17 Amp Incorporated Compliant interconnection and method therefor
JP2608701B2 (ja) 1985-09-19 1997-05-14 三菱電機株式会社 保護装置の点検回路
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US4924353A (en) * 1985-12-20 1990-05-08 Hughes Aircraft Company Connector system for coupling to an integrated circuit chip
US4716049A (en) * 1985-12-20 1987-12-29 Hughes Aircraft Company Compressive pedestal for microminiature connections
JPS62158338A (ja) 1985-12-28 1987-07-14 Tanaka Denshi Kogyo Kk 半導体装置
US4793814A (en) * 1986-07-21 1988-12-27 Rogers Corporation Electrical circuit board interconnect
US4695870A (en) * 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
JPS62226307A (ja) 1986-03-28 1987-10-05 Toshiba Corp ロボツト装置
US4771930A (en) * 1986-06-30 1988-09-20 Kulicke And Soffa Industries Inc. Apparatus for supplying uniform tail lengths
JPH07122787B2 (ja) 1986-09-30 1995-12-25 カシオ計算機株式会社 連綿文字作成装置
JPS6397941A (ja) * 1986-10-14 1988-04-28 Fuji Photo Film Co Ltd 感光材料
US4955523A (en) 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
DE3703694A1 (de) 1987-02-06 1988-08-18 Dynapert Delvotec Gmbh Ball-bondverfahren und vorrichtung zur durchfuehrung derselben
JP2642359B2 (ja) 1987-09-11 1997-08-20 株式会社日立製作所 半導体装置
KR970003915B1 (ko) * 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US4804132A (en) * 1987-08-28 1989-02-14 Difrancesco Louis Method for cold bonding
US4845354A (en) 1988-03-08 1989-07-04 International Business Machines Corporation Process control for laser wire bonding
JPH01313969A (ja) 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
US4998885A (en) * 1989-10-27 1991-03-12 International Business Machines Corporation Elastomeric area array interposer
US5077598A (en) * 1989-11-08 1991-12-31 Hewlett-Packard Company Strain relief flip-chip integrated circuit assembly with test fixturing
US5095187A (en) 1989-12-20 1992-03-10 Raychem Corporation Weakening wire supplied through a wire bonder
CA2034703A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
AU637874B2 (en) * 1990-01-23 1993-06-10 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5376403A (en) 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
US5948533A (en) 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
US5083697A (en) * 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
US4975079A (en) * 1990-02-23 1990-12-04 International Business Machines Corp. Connector assembly for chip testing
US4999472A (en) * 1990-03-12 1991-03-12 Neinast James E Electric arc system for ablating a surface coating
US5241456A (en) 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5067382A (en) 1990-11-02 1991-11-26 Cray Computer Corporation Method and apparatus for notching a lead wire attached to an IC chip to facilitate severing the wire
KR940001149B1 (ko) * 1991-04-16 1994-02-14 삼성전자 주식회사 반도체 장치의 칩 본딩 방법
JPH04346436A (ja) 1991-05-24 1992-12-02 Fujitsu Ltd バンプ製造方法とバンプ製造装置
US5316788A (en) * 1991-07-26 1994-05-31 International Business Machines Corporation Applying solder to high density substrates
US5133495A (en) 1991-08-12 1992-07-28 International Business Machines Corporation Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
US5203075A (en) 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
JPH06510122A (ja) * 1991-08-23 1994-11-10 エヌチップ　インコーポレイテッド パッケージされていない集積回路のバーン・イン技術
US5220489A (en) * 1991-10-11 1993-06-15 Motorola, Inc. Multicomponent integrated circuit package
US5238173A (en) 1991-12-04 1993-08-24 Kaijo Corporation Wire bonding misattachment detection apparatus and that detection method in a wire bonder
JP2931936B2 (ja) * 1992-01-17 1999-08-09 株式会社日立製作所 半導体装置用リードフレームの製造方法及び半導体装置用リードフレーム並びに樹脂封止型半導体装置
US5831836A (en) * 1992-01-30 1998-11-03 Lsi Logic Power plane for semiconductor device
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5438224A (en) * 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5494667A (en) * 1992-06-04 1996-02-27 Kabushiki Kaisha Hayahibara Topically applied hair restorer containing pine extract
US5915752A (en) * 1992-07-24 1999-06-29 Tessera, Inc. Method of making connections to a semiconductor chip assembly
US6054756A (en) * 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
US5977618A (en) * 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US20050062492A1 (en) 2001-08-03 2005-03-24 Beaman Brian Samuel High density integrated circuit apparatus, test probe and methods of use thereof
US5371654A (en) 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US6295729B1 (en) 1992-10-19 2001-10-02 International Business Machines Corporation Angled flying lead wire bonding process
JP2716336B2 (ja) * 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
JPH06268101A (ja) 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US5340771A (en) * 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US20030048108A1 (en) 1993-04-30 2003-03-13 Beaman Brian Samuel Structural design and processes to control probe position accuracy in a wafer test probe assembly
US5811982A (en) * 1995-11-27 1998-09-22 International Business Machines Corporation High density cantilevered probe for electronic devices
US7368924B2 (en) 1993-04-30 2008-05-06 International Business Machines Corporation Probe structure having a plurality of discrete insulated probe tips projecting from a support surface, apparatus for use thereof and methods of fabrication thereof
JP2981385B2 (ja) * 1993-09-06 1999-11-22 シャープ株式会社 チップ部品型ｌｅｄの構造及びその製造方法
US5346118A (en) 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
US6835898B2 (en) 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
EP1213756A3 (en) 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
US5802699A (en) * 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
US5615824A (en) * 1994-06-07 1997-04-01 Tessera, Inc. Soldering with resilient contacts
JPH07335783A (ja) * 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5468995A (en) 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US5688716A (en) * 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US6828668B2 (en) 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US5989936A (en) * 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5541567A (en) * 1994-10-17 1996-07-30 International Business Machines Corporation Coaxial vias in an electronic substrate
US5495667A (en) * 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
US5736074A (en) * 1995-06-30 1998-04-07 Micro Fab Technologies, Inc. Manufacture of coated spheres
US5971253A (en) * 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US5872051A (en) 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5810609A (en) 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
US5766987A (en) 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
US6211572B1 (en) 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
JP3332308B2 (ja) * 1995-11-07 2002-10-07 新光電気工業株式会社 半導体装置及びその製造方法
JPH09134934A (ja) * 1995-11-07 1997-05-20 Sumitomo Metal Ind Ltd 半導体パッケージ及び半導体装置
US5718361A (en) 1995-11-21 1998-02-17 International Business Machines Corporation Apparatus and method for forming mold for metallic material
US5731709A (en) * 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing
US5994152A (en) * 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
JP3146345B2 (ja) 1996-03-11 2001-03-12 アムコー テクノロジー コリア インコーポレーティド バンプチップスケール半導体パッケージのバンプ形成方法
US6000126A (en) 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
US6821821B2 (en) 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
DE19618227A1 (de) 1996-05-07 1997-11-13 Herbert Streckfus Gmbh Verfahren und Vorrichtung zum Verlöten von elektronischen Bauelementen auf einer Leiterplatte
KR100186333B1 (ko) 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법
JPH10135221A (ja) 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ形成方法
JPH10135220A (ja) 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ形成方法
US6492719B2 (en) 1999-07-30 2002-12-10 Hitachi, Ltd. Semiconductor device
US5976913A (en) 1996-12-12 1999-11-02 Tessera, Inc. Microelectronic mounting with multiple lead deformation using restraining straps
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6133072A (en) * 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
US6054337A (en) 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
JP3400279B2 (ja) * 1997-01-13 2003-04-28 株式会社新川 バンプ形成方法
US5898991A (en) * 1997-01-16 1999-05-04 International Business Machines Corporation Methods of fabrication of coaxial vias and magnetic devices
US5839191A (en) 1997-01-24 1998-11-24 Unisys Corporation Vibrating template method of placing solder balls on the I/O pads of an integrated circuit package
EP1030369B1 (en) 1997-08-19 2007-12-12 Hitachi, Ltd. Multichip module structure and method for manufacturing the same
CA2213590C (en) * 1997-08-21 2006-11-07 Keith C. Carroll Flexible circuit connector and method of making same
JP3859318B2 (ja) * 1997-08-29 2006-12-20 シチズン電子株式会社 電子回路のパッケージ方法
US6525414B2 (en) 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
JP3937265B2 (ja) 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
JP2978861B2 (ja) 1997-10-28 1999-11-15 九州日本電気株式会社 モールドｂｇａ型半導体装置及びその製造方法
US6038136A (en) * 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
JP3393800B2 (ja) 1997-11-05 2003-04-07 新光電気工業株式会社 半導体装置の製造方法
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US6222136B1 (en) 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
US6002168A (en) * 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JPH11163022A (ja) 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
US6124546A (en) * 1997-12-03 2000-09-26 Advanced Micro Devices, Inc. Integrated circuit chip package and method of making the same
US6260264B1 (en) 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
US6052287A (en) * 1997-12-09 2000-04-18 Sandia Corporation Silicon ball grid array chip carrier
US5973391A (en) * 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
JPH11220082A (ja) 1998-02-03 1999-08-10 Oki Electric Ind Co Ltd 半導体装置
JP3536650B2 (ja) 1998-02-27 2004-06-14 富士ゼロックス株式会社 バンプ形成方法および装置
JPH11260856A (ja) 1998-03-11 1999-09-24 Matsushita Electron Corp 半導体装置及びその製造方法並びに半導体装置の実装構造
KR100260997B1 (ko) 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6329224B1 (en) 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6180881B1 (en) * 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
JPH11330134A (ja) 1998-05-12 1999-11-30 Hitachi Ltd ワイヤボンディング方法およびその装置並びに半導体装置
KR100266693B1 (ko) 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
KR100265563B1 (ko) 1998-06-29 2000-09-15 김영환 볼 그리드 어레이 패키지 및 그의 제조 방법
US6414391B1 (en) 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6164523A (en) 1998-07-01 2000-12-26 Semiconductor Components Industries, Llc Electronic component and method of manufacture
US6399426B1 (en) 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US6515355B1 (en) 1998-09-02 2003-02-04 Micron Technology, Inc. Passivation layer for packaged integrated circuits
JP2000091383A (ja) 1998-09-07 2000-03-31 Ngk Spark Plug Co Ltd 配線基板
US6194250B1 (en) 1998-09-14 2001-02-27 Motorola, Inc. Low-profile microelectronic package
US6158647A (en) 1998-09-29 2000-12-12 Micron Technology, Inc. Concave face wire bond capillary
US6684007B2 (en) 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
JP2000311915A (ja) 1998-10-14 2000-11-07 Texas Instr Inc <Ti> 半導体デバイス及びボンディング方法
JP3407275B2 (ja) 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
US6332270B2 (en) 1998-11-23 2001-12-25 International Business Machines Corporation Method of making high density integral test probe
WO2000045430A1 (en) 1999-01-29 2000-08-03 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
US6206273B1 (en) 1999-02-17 2001-03-27 International Business Machines Corporation Structures and processes to create a desired probetip contact geometry on a wafer test probe
KR100319609B1 (ko) 1999-03-09 2002-01-05 김영환 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US6177729B1 (en) 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
US6211574B1 (en) 1999-04-16 2001-04-03 Advanced Semiconductor Engineering Inc. Semiconductor package with wire protection and method therefor
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
US6258625B1 (en) 1999-05-18 2001-07-10 International Business Machines Corporation Method of interconnecting electronic components using a plurality of conductive studs
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6228687B1 (en) 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
TW417839U (en) 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
JP2010192928A (ja) 1999-08-12 2010-09-02 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP4526651B2 (ja) 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
US6168965B1 (en) 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
KR20090068389A (ko) * 1999-09-02 2009-06-26 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
US6867499B1 (en) 1999-09-30 2005-03-15 Skyworks Solutions, Inc. Semiconductor packaging
JP3513444B2 (ja) 1999-10-20 2004-03-31 株式会社新川 ピン状ワイヤ等の形成方法
JP2001127246A (ja) 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
US6362525B1 (en) 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
JP3619410B2 (ja) 1999-11-18 2005-02-09 株式会社ルネサステクノロジ バンプ形成方法およびそのシステム
JP3798597B2 (ja) 1999-11-30 2006-07-19 富士通株式会社 半導体装置
JP3566156B2 (ja) 1999-12-02 2004-09-15 株式会社新川 ピン状ワイヤ等の形成方法
KR100426494B1 (ko) 1999-12-20 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
US6790757B1 (en) 1999-12-20 2004-09-14 Agere Systems Inc. Wire bonding method for copper interconnects in semiconductor devices
KR20010061849A (ko) 1999-12-29 2001-07-07 박종섭 웨이퍼 레벨 패키지
JP2001196407A (ja) 2000-01-14 2001-07-19 Seiko Instruments Inc 半導体装置および半導体装置の形成方法
US6710454B1 (en) 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
JP2001339011A (ja) 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP3980807B2 (ja) 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
JP2001274196A (ja) 2000-03-28 2001-10-05 Rohm Co Ltd 半導体装置
KR100583491B1 (ko) 2000-04-07 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6531335B1 (en) 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
JP2001326236A (ja) * 2000-05-12 2001-11-22 Nec Kyushu Ltd 半導体装置の製造方法
JP2001326304A (ja) 2000-05-15 2001-11-22 Toshiba Corp 半導体装置及びその製造方法
US6522018B1 (en) 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
US6647310B1 (en) 2000-05-30 2003-11-11 Advanced Micro Devices, Inc. Temperature control of an integrated circuit
US6531784B1 (en) 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US6560117B2 (en) 2000-06-28 2003-05-06 Micron Technology, Inc. Packaged microelectronic die assemblies and methods of manufacture
US6476583B2 (en) 2000-07-21 2002-11-05 Jomahip, Llc Automatic battery charging system for a battery back-up DC power supply
SE517086C2 (sv) 2000-08-08 2002-04-09 Ericsson Telefon Ab L M Förfarande för säkring av lodkulor och eventuella komponenter, vilka är fästa på en och samma sida av ett substrat
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6462575B1 (en) 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
JP3874062B2 (ja) 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
US6507104B2 (en) 2000-09-07 2003-01-14 Siliconware Precision Industries Co., Ltd. Semiconductor package with embedded heat-dissipating device
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6423570B1 (en) 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
JP4505983B2 (ja) 2000-12-01 2010-07-21 日本電気株式会社 半導体装置
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
KR100393102B1 (ko) 2000-12-29 2003-07-31 앰코 테크놀로지 코리아 주식회사 스택형 반도체패키지
AUPR244801A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method and apparatus (WSM01)
US6388322B1 (en) 2001-01-17 2002-05-14 Aralight, Inc. Article comprising a mechanically compliant bump
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
JP2002280414A (ja) 2001-03-22 2002-09-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002289769A (ja) 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 積層型半導体装置およびその製造方法
SG108245A1 (en) 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
TW544826B (en) 2001-05-18 2003-08-01 Nec Electronics Corp Flip-chip-type semiconductor device and manufacturing method thereof
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6754407B2 (en) 2001-06-26 2004-06-22 Intel Corporation Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board
US20030006494A1 (en) 2001-07-03 2003-01-09 Lee Sang Ho Thin profile stackable semiconductor package and method for manufacturing
US6451626B1 (en) 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
US6765287B1 (en) 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
JP4023159B2 (ja) * 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
US6550666B2 (en) 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
US7605479B2 (en) 2001-08-22 2009-10-20 Tessera, Inc. Stacked chip assembly with encapsulant layer
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US20030057544A1 (en) * 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
WO2003032370A2 (en) 2001-10-09 2003-04-17 Tessera, Inc. Stacked packages
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
JP2003122611A (ja) 2001-10-11 2003-04-25 Oki Electric Ind Co Ltd データ提供方法及びサーバ装置
JP4257771B2 (ja) 2001-10-16 2009-04-22 シンジーテック株式会社 導電性ブレード
US20030094666A1 (en) 2001-11-16 2003-05-22 R-Tec Corporation Interposer
JP3875077B2 (ja) 2001-11-16 2007-01-31 富士通株式会社 電子デバイス及びデバイス接続方法
JP2003174124A (ja) 2001-12-04 2003-06-20 Sainekkusu:Kk 半導体装置の外部電極形成方法
JP3507059B2 (ja) 2002-06-27 2004-03-15 沖電気工業株式会社 積層マルチチップパッケージ
KR100442293B1 (ko) * 2001-12-27 2004-07-30 엘지.필립스 엘시디 주식회사 패턴 형성방법
JP2003197669A (ja) 2001-12-28 2003-07-11 Seiko Epson Corp ボンディング方法及びボンディング装置
TW584950B (en) * 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
JP3935370B2 (ja) 2002-02-19 2007-06-20 セイコーエプソン株式会社 バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
US6653723B2 (en) 2002-03-09 2003-11-25 Fujitsu Limited System for providing an open-cavity low profile encapsulated semiconductor package
KR100452819B1 (ko) * 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
US6979230B2 (en) 2002-03-20 2005-12-27 Gabe Cherian Light socket
US7323767B2 (en) 2002-04-25 2008-01-29 Micron Technology, Inc. Standoffs for centralizing internals in packaging process
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7078822B2 (en) 2002-06-25 2006-07-18 Intel Corporation Microelectronic device interconnects
JP2004047702A (ja) 2002-07-11 2004-02-12 Toshiba Corp 半導体装置積層モジュール
US6756252B2 (en) 2002-07-17 2004-06-29 Texas Instrument Incorporated Multilayer laser trim interconnect method
US6987032B1 (en) 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
TW549592U (en) * 2002-08-16 2003-08-21 Via Tech Inc Integrated circuit package with a balanced-part structure
US7053485B2 (en) 2002-08-16 2006-05-30 Tessera, Inc. Microelectronic packages with self-aligning features
US6740546B2 (en) 2002-08-21 2004-05-25 Micron Technology, Inc. Packaged microelectronic devices and methods for assembling microelectronic devices
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP3765778B2 (ja) 2002-08-29 2006-04-12 ローム株式会社 ワイヤボンディング用キャピラリ及びこれを用いたワイヤボンディング方法
JP2004095799A (ja) 2002-08-30 2004-03-25 Toshiba Corp 半導体装置およびその製造方法
US7246431B2 (en) 2002-09-06 2007-07-24 Tessera, Inc. Methods of making microelectronic packages including folded substrates
US7294928B2 (en) 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US7229906B2 (en) 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
EP1556894A4 (en) 2002-09-30 2009-01-14 Advanced Interconnect Tech Ltd THERMALLY IMPROVED SEALING FOR SINGLE-LOCKING ASSEMBLY
US7045884B2 (en) * 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
US6933598B2 (en) 2002-10-08 2005-08-23 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package and electrically shielded first package
TW567601B (en) * 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
TWI221664B (en) * 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
JP2004172157A (ja) 2002-11-15 2004-06-17 Shinko Electric Ind Co Ltd 半導体パッケージおよびパッケージスタック半導体装置
JP2004172477A (ja) 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
JP4464041B2 (ja) 2002-12-13 2010-05-19 キヤノン株式会社 柱状構造体、柱状構造体を有する電極、及びこれらの作製方法
KR100621991B1 (ko) 2003-01-03 2006-09-13 삼성전자주식회사 칩 스케일 적층 패키지
JP2004221257A (ja) 2003-01-14 2004-08-05 Seiko Epson Corp ワイヤボンディング方法及びワイヤボンディング装置
JP2006518944A (ja) 2003-02-25 2006-08-17 テッセラ，インコーポレイテッド バンプを有するボールグリッドアレー
TW583757B (en) 2003-02-26 2004-04-11 Advanced Semiconductor Eng A structure of a flip-chip package and a process thereof
US20040217471A1 (en) 2003-02-27 2004-11-04 Tessera, Inc. Component and assemblies with ends offset downwardly
JP3885747B2 (ja) 2003-03-13 2007-02-28 株式会社デンソー ワイヤボンディング方法
JP2004343030A (ja) 2003-03-31 2004-12-02 North:Kk 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2004319892A (ja) 2003-04-18 2004-11-11 Renesas Technology Corp 半導体装置の製造方法
JP4199588B2 (ja) 2003-04-25 2008-12-17 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
DE10320646A1 (de) 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
JP4145730B2 (ja) 2003-06-17 2008-09-03 松下電器産業株式会社 半導体内蔵モジュール
US20040262728A1 (en) 2003-06-30 2004-12-30 Sterrett Terry L. Modular device assemblies
KR100604821B1 (ko) 2003-06-30 2006-07-26 삼성전자주식회사 적층형 볼 그리드 어레이 패키지 및 그 제조방법
JP2005033141A (ja) 2003-07-11 2005-02-03 Sony Corp 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造
US7227095B2 (en) 2003-08-06 2007-06-05 Micron Technology, Inc. Wire bonders and methods of wire-bonding
KR100546374B1 (ko) 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
US7372151B1 (en) 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
US7061096B2 (en) 2003-09-24 2006-06-13 Silicon Pipe, Inc. Multi-surface IC packaging structures and methods for their manufacture
US20050095835A1 (en) 2003-09-26 2005-05-05 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
JP4272968B2 (ja) * 2003-10-16 2009-06-03 エルピーダメモリ株式会社 半導体装置および半導体チップ制御方法
JP4167965B2 (ja) 2003-11-07 2008-10-22 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路用部材の製造方法
KR100564585B1 (ko) 2003-11-13 2006-03-28 삼성전자주식회사 이중 스택된 ｂｇａ 패키지 및 다중 스택된 ｂｇａ 패키지
TWI227555B (en) 2003-11-17 2005-02-01 Advanced Semiconductor Eng Structure of chip package and the process thereof
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
JP2005183923A (ja) * 2003-11-28 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7345361B2 (en) 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
JP2005175019A (ja) * 2003-12-08 2005-06-30 Sharp Corp 半導体装置及び積層型半導体装置
US8970049B2 (en) 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
DE10360708B4 (de) 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
JP4334996B2 (ja) 2003-12-24 2009-09-30 株式会社フジクラ 多層配線板用基材、両面配線板およびそれらの製造方法
US7495644B2 (en) 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US6917098B1 (en) 2003-12-29 2005-07-12 Texas Instruments Incorporated Three-level leadframe for no-lead packages
US6900530B1 (en) 2003-12-29 2005-05-31 Ramtek Technology, Inc. Stacked IC
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US8207604B2 (en) 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
WO2005065207A2 (en) 2003-12-30 2005-07-21 Tessera, Inc. Microelectronic packages and methods therefor
JP2005203497A (ja) 2004-01-14 2005-07-28 Toshiba Corp 半導体装置およびその製造方法
US20050173807A1 (en) * 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device
US8399972B2 (en) 2004-03-04 2013-03-19 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
US7095105B2 (en) * 2004-03-23 2006-08-22 Texas Instruments Incorporated Vertically stacked semiconductor device
JP4484035B2 (ja) 2004-04-06 2010-06-16 セイコーエプソン株式会社 半導体装置の製造方法
US8092734B2 (en) * 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US7629695B2 (en) 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US6962864B1 (en) 2004-05-26 2005-11-08 National Chung Cheng University Wire-bonding method for chips with copper interconnects by introducing a thin layer
US7233057B2 (en) 2004-05-28 2007-06-19 Nokia Corporation Integrated circuit package with optimized mold shape
TWI255022B (en) 2004-05-31 2006-05-11 Via Tech Inc Circuit carrier and manufacturing process thereof
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
JP4385329B2 (ja) 2004-10-08 2009-12-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
WO2006050691A2 (de) 2004-11-02 2006-05-18 Imasys Ag Verlegevorrichtung, kontaktiervorrichtung, zustellsystem, verlege- und kontaktiereinheit herstellungsanlage, verfahren zur herstellung und eine transpondereinheit
CN101053079A (zh) * 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
KR100674926B1 (ko) 2004-12-08 2007-01-26 삼성전자주식회사 메모리 카드 및 그 제조 방법
JP4504798B2 (ja) 2004-12-16 2010-07-14 パナソニック株式会社 多段構成半導体モジュール
JP2006186086A (ja) 2004-12-27 2006-07-13 Itoo:Kk プリント基板のはんだ付け方法およびブリッジ防止用ガイド板
DE102005006333B4 (de) 2005-02-10 2007-10-18 Infineon Technologies Ag Halbleiterbauteil mit mehreren Bondanschlüssen und gebondeten Kontaktelementen unterschiedlicher Metallzusammensetzung und Verfahren zur Herstellung desselben
DE102005006995B4 (de) 2005-02-15 2008-01-24 Infineon Technologies Ag Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
KR100630741B1 (ko) 2005-03-04 2006-10-02 삼성전자주식회사 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US7939934B2 (en) 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
TWI284394B (en) 2005-05-12 2007-07-21 Advanced Semiconductor Eng Lid used in package structure and the package structure of having the same
JP2006324553A (ja) 2005-05-20 2006-11-30 Renesas Technology Corp 半導体装置及びその製造方法
US7216794B2 (en) 2005-06-09 2007-05-15 Texas Instruments Incorporated Bond capillary design for ribbon wire bonding
JP4322844B2 (ja) 2005-06-10 2009-09-02 シャープ株式会社 半導体装置および積層型半導体装置
US20100078795A1 (en) 2005-07-01 2010-04-01 Koninklijke Philips Electronics, N.V. Electronic device
US7476608B2 (en) 2005-07-14 2009-01-13 Hewlett-Packard Development Company, L.P. Electrically connecting substrate with electrical device
TWI263313B (en) 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
JP5522561B2 (ja) 2005-08-31 2014-06-18 マイクロン テクノロジー， インク． マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
US7675152B2 (en) 2005-09-01 2010-03-09 Texas Instruments Incorporated Package-on-package semiconductor assembly
US7504716B2 (en) 2005-10-26 2009-03-17 Texas Instruments Incorporated Structure and method of molded QFN device suitable for miniaturization, multiple rows and stacking
JP2007123595A (ja) 2005-10-28 2007-05-17 Nec Corp 半導体装置及びその実装構造
TW200733272A (en) 2005-11-01 2007-09-01 Koninkl Philips Electronics Nv Methods of packaging a semiconductor die and die package formed by the methods
JP4530975B2 (ja) 2005-11-14 2010-08-25 株式会社新川 ワイヤボンディング方法
JP2007142042A (ja) 2005-11-16 2007-06-07 Sharp Corp 半導体パッケージとその製造方法，半導体モジュール，および電子機器
US7344917B2 (en) 2005-11-30 2008-03-18 Freescale Semiconductor, Inc. Method for packaging a semiconductor device
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP4530984B2 (ja) 2005-12-28 2010-08-25 株式会社新川 ワイヤボンディング装置、ボンディング制御プログラム及びボンディング方法
US20070190747A1 (en) 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
JP2007208159A (ja) 2006-02-06 2007-08-16 Hitachi Ltd 半導体装置
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
JP2007234845A (ja) 2006-03-01 2007-09-13 Nec Corp 半導体装置
US7759782B2 (en) 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
US7390700B2 (en) 2006-04-07 2008-06-24 Texas Instruments Incorporated Packaged system of semiconductor chips having a semiconductor interposer
JP5598787B2 (ja) 2006-04-17 2014-10-01 マイクロンメモリジャパン株式会社 積層型半導体装置の製造方法
US7242081B1 (en) 2006-04-24 2007-07-10 Advanced Semiconductor Engineering Inc. Stacked package structure
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US7780064B2 (en) 2006-06-02 2010-08-24 Asm Technology Singapore Pte Ltd Wire bonding method for forming low-loop profiles
JP4961848B2 (ja) 2006-06-12 2012-06-27 日本電気株式会社 金属ポストを有する配線基板、半導体装置及び半導体装置モジュールの製造方法
US20070290325A1 (en) 2006-06-16 2007-12-20 Lite-On Semiconductor Corporation Surface mounting structure and packaging method thereof
US7967062B2 (en) 2006-06-16 2011-06-28 International Business Machines Corporation Thermally conductive composite interface, cooled electronic assemblies employing the same, and methods of fabrication thereof
KR101043484B1 (ko) 2006-06-29 2011-06-23 인텔 코포레이션 집적 회로 패키지를 포함하는 장치, 시스템 및 집적 회로 패키지의 제조 방법
KR100792352B1 (ko) 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법
KR100800478B1 (ko) 2006-07-18 2008-02-04 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조방법
US20080023805A1 (en) 2006-07-26 2008-01-31 Texas Instruments Incorporated Array-Processed Stacked Semiconductor Packages
US8048479B2 (en) 2006-08-01 2011-11-01 Qimonda Ag Method for placing material onto a target board by means of a transfer board
JP2008039502A (ja) 2006-08-03 2008-02-21 Alps Electric Co Ltd 接触子およびその製造方法
US7486525B2 (en) 2006-08-04 2009-02-03 International Business Machines Corporation Temporary chip attach carrier
US7425758B2 (en) 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
KR20080020069A (ko) 2006-08-30 2008-03-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR100891516B1 (ko) 2006-08-31 2009-04-06 주식회사 하이닉스반도체 적층 가능한 에프비지에이 타입 반도체 패키지와 이를이용한 적층 패키지
KR100770934B1 (ko) 2006-09-26 2007-10-26 삼성전자주식회사 반도체 패키지와 그를 이용한 반도체 시스템 패키지
TWI336502B (en) 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
TWI312561B (en) 2006-10-27 2009-07-21 Advanced Semiconductor Eng Structure of package on package and method for fabricating the same
KR100817073B1 (ko) 2006-11-03 2008-03-26 삼성전자주식회사 휨방지용 보강부재가 기판에 연결된 반도체 칩 스택 패키지
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
JP4274290B2 (ja) 2006-11-28 2009-06-03 国立大学法人九州工業大学 両面電極構造の半導体装置の製造方法
JP2008166439A (ja) 2006-12-27 2008-07-17 Spansion Llc 半導体装置およびその製造方法
US8598717B2 (en) 2006-12-27 2013-12-03 Spansion Llc Semiconductor device and method for manufacturing the same
KR100757345B1 (ko) 2006-12-29 2007-09-10 삼성전자주식회사 플립 칩 패키지 및 그의 제조 방법
US20080156518A1 (en) 2007-01-03 2008-07-03 Tessera, Inc. Alignment and cutting of microelectronic substrates
TWI332702B (en) 2007-01-09 2010-11-01 Advanced Semiconductor Eng Stackable semiconductor package and the method for making the same
JP5347222B2 (ja) 2007-01-10 2013-11-20 富士通株式会社 半導体装置の製造方法
US7719122B2 (en) 2007-01-11 2010-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. System-in-package packaging for minimizing bond wire contamination and yield loss
JP5120266B6 (ja) 2007-01-31 2018-06-27 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4823089B2 (ja) 2007-01-31 2011-11-24 株式会社東芝 積層型半導体装置の製造方法
US8685792B2 (en) * 2007-03-03 2014-04-01 Stats Chippac Ltd. Integrated circuit package system with interposer
US8405196B2 (en) 2007-03-05 2013-03-26 DigitalOptics Corporation Europe Limited Chips having rear contacts connected by through vias to front contacts
US7517733B2 (en) 2007-03-22 2009-04-14 Stats Chippac, Ltd. Leadframe design for QFN package with top terminal leads
WO2008117488A1 (ja) 2007-03-23 2008-10-02 Sanyo Electric Co., Ltd 半導体装置およびその製造方法
US20100103634A1 (en) 2007-03-30 2010-04-29 Takuo Funaya Functional-device-embedded circuit board, method for manufacturing the same, and electronic equipment
JP4926787B2 (ja) 2007-03-30 2012-05-09 アオイ電子株式会社 半導体装置の製造方法
US7589394B2 (en) 2007-04-10 2009-09-15 Ibiden Co., Ltd. Interposer
JP5003260B2 (ja) 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
US7994622B2 (en) 2007-04-16 2011-08-09 Tessera, Inc. Microelectronic packages having cavities for receiving microelectric elements
KR20080094251A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조방법
JP5601751B2 (ja) 2007-04-26 2014-10-08 スパンション エルエルシー 半導体装置
US20080284045A1 (en) 2007-05-18 2008-11-20 Texas Instruments Incorporated Method for Fabricating Array-Molded Package-On-Package
JP2008306128A (ja) 2007-06-11 2008-12-18 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
KR100865125B1 (ko) 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
US20080308305A1 (en) 2007-06-15 2008-12-18 Ngk Spark Plug Co., Ltd. Wiring substrate with reinforcing member
US7944034B2 (en) 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
JP5179787B2 (ja) 2007-06-22 2013-04-10 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US7911805B2 (en) 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface
SG148901A1 (en) 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
KR20090007120A (ko) 2007-07-13 2009-01-16 삼성전자주식회사 봉지부를 통하여 재배선을 달성하는 웨이퍼 레벨 적층형패키지 및 그 제조방법
US7781877B2 (en) 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
JP2009044110A (ja) 2007-08-13 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
SG150396A1 (en) 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
EP2206145A4 (en) 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
JP2009088254A (ja) 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
KR20090033605A (ko) 2007-10-01 2009-04-06 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
US20090091009A1 (en) 2007-10-03 2009-04-09 Corisis David J Stackable integrated circuit package
US8008183B2 (en) 2007-10-04 2011-08-30 Texas Instruments Incorporated Dual capillary IC wirebonding
US7834464B2 (en) 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
TWI389220B (zh) 2007-10-22 2013-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
JP2009123863A (ja) 2007-11-14 2009-06-04 Tessera Interconnect Materials Inc バンプ構造形成方法及びバンプ構造
US20090127686A1 (en) 2007-11-21 2009-05-21 Advanced Chip Engineering Technology Inc. Stacking die package structure for semiconductor devices and method of the same
KR100886100B1 (ko) 2007-11-29 2009-02-27 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP2009135398A (ja) 2007-11-29 2009-06-18 Ibiden Co Ltd 組合せ基板
US7902644B2 (en) 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
US7964956B1 (en) 2007-12-10 2011-06-21 Oracle America, Inc. Circuit packaging and connectivity
US8390117B2 (en) 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP2009158593A (ja) 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
US20090170241A1 (en) 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
CN101971313B (zh) 2008-01-30 2013-07-24 库力索法工业公司 导线环以及形成导线环的方法
US8120186B2 (en) 2008-02-15 2012-02-21 Qimonda Ag Integrated circuit and method
US8258015B2 (en) 2008-02-22 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with penetrable film adhesive
US7956456B2 (en) 2008-02-27 2011-06-07 Texas Instruments Incorporated Thermal interface material design for enhanced thermal performance and improved package structural integrity
KR101501739B1 (ko) 2008-03-21 2015-03-11 삼성전자주식회사 반도체 패키지 제조 방법
US7919871B2 (en) 2008-03-21 2011-04-05 Stats Chippac Ltd. Integrated circuit package system for stackable devices
JP5043743B2 (ja) 2008-04-18 2012-10-10 ラピスセミコンダクタ株式会社 半導体装置の製造方法
KR20090123680A (ko) 2008-05-28 2009-12-02 주식회사 하이닉스반도체 적층 반도체 패키지
US8021907B2 (en) 2008-06-09 2011-09-20 Stats Chippac, Ltd. Method and apparatus for thermally enhanced semiconductor package
US7932170B1 (en) 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
JP5339800B2 (ja) 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
TWI372453B (en) 2008-09-01 2012-09-11 Advanced Semiconductor Eng Copper bonding wire, wire bonding structure and method for processing and bonding a wire
SG158823A1 (en) 2008-07-18 2010-02-26 United Test & Assembly Ct Ltd Packaging structural member
US8004093B2 (en) 2008-08-01 2011-08-23 Stats Chippac Ltd. Integrated circuit package stacking system
US20100044860A1 (en) 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
KR100997793B1 (ko) 2008-09-01 2010-12-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR20100033012A (ko) 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US7842541B1 (en) 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
US8063475B2 (en) * 2008-09-26 2011-11-22 Stats Chippac Ltd. Semiconductor package system with through silicon via interposer
WO2010041630A1 (ja) 2008-10-10 2010-04-15 日本電気株式会社 半導体装置及びその製造方法
JP5185062B2 (ja) 2008-10-21 2013-04-17 パナソニック株式会社 積層型半導体装置及び電子機器
MY149251A (en) 2008-10-23 2013-07-31 Carsem M Sdn Bhd Wafer-level package using stud bump coated with solder
KR101461630B1 (ko) 2008-11-06 2014-11-20 삼성전자주식회사 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
TW201023308A (en) 2008-12-01 2010-06-16 Advanced Semiconductor Eng Package-on-package device, semiconductor package and method for manufacturing the same
KR101011863B1 (ko) 2008-12-02 2011-01-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US7898083B2 (en) 2008-12-17 2011-03-01 Texas Instruments Incorporated Method for low stress flip-chip assembly of fine-pitch semiconductor devices
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
JP2010199528A (ja) 2009-01-27 2010-09-09 Tatsuta System Electronics Kk ボンディングワイヤ
JP2010177597A (ja) 2009-01-30 2010-08-12 Sanyo Electric Co Ltd 半導体モジュールおよび携帯機器
US20100200981A1 (en) 2009-02-09 2010-08-12 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
WO2010101163A1 (ja) 2009-03-04 2010-09-10 日本電気株式会社 機能素子内蔵基板及びそれを用いた電子デバイス
JP2010206007A (ja) 2009-03-04 2010-09-16 Nec Corp 半導体装置及びその製造方法
US8106498B2 (en) 2009-03-05 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with a dual board-on-chip structure and method of manufacture thereof
US8258010B2 (en) 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
US20100244276A1 (en) 2009-03-25 2010-09-30 Lsi Corporation Three-dimensional electronics package
US8194411B2 (en) 2009-03-31 2012-06-05 Hong Kong Applied Science and Technology Research Institute Co. Ltd Electronic package with stacked modules with channels passing through metal layers of the modules
US20100289142A1 (en) * 2009-05-15 2010-11-18 Il Kwon Shim Integrated circuit packaging system with coin bonded interconnects and method of manufacture thereof
US8020290B2 (en) 2009-06-14 2011-09-20 Jayna Sheats Processes for IC fabrication
TWI379367B (en) 2009-06-15 2012-12-11 Kun Yuan Technology Co Ltd Chip packaging method and structure thereof
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
JP5214554B2 (ja) 2009-07-30 2013-06-19 ラピスセミコンダクタ株式会社 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法
US7923304B2 (en) 2009-09-10 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system with conductive pillars and method of manufacture thereof
US8264091B2 (en) 2009-09-21 2012-09-11 Stats Chippac Ltd. Integrated circuit packaging system with encapsulated via and method of manufacture thereof
US8390108B2 (en) 2009-12-16 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US8169065B2 (en) 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
TWI392066B (zh) * 2009-12-28 2013-04-01 矽品精密工業股份有限公司 封裝結構及其製法
US9496152B2 (en) 2010-03-12 2016-11-15 STATS ChipPAC Pte. Ltd. Carrier system with multi-tier conductive posts and method of manufacture thereof
US7928552B1 (en) 2010-03-12 2011-04-19 Stats Chippac Ltd. Integrated circuit packaging system with multi-tier conductive interconnects and method of manufacture thereof
KR101667656B1 (ko) 2010-03-24 2016-10-20 삼성전자주식회사 패키지-온-패키지 형성방법
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8564141B2 (en) 2010-05-06 2013-10-22 SK Hynix Inc. Chip unit and stack package having the same
US8217502B2 (en) 2010-06-08 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with multipart conductive pillars and method of manufacture thereof
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
KR20120007839A (ko) 2010-07-15 2012-01-25 삼성전자주식회사 적층형 반도체 패키지의 제조방법
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101683814B1 (ko) 2010-07-26 2016-12-08 삼성전자주식회사 관통 전극을 구비하는 반도체 장치
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8304900B2 (en) 2010-08-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked lead and method of manufacture thereof
US8518746B2 (en) 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
US20120063090A1 (en) 2010-09-09 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling mechanism for stacked die package and method of manufacturing the same
US8409922B2 (en) 2010-09-14 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming leadframe interposer over semiconductor die and TSV substrate for vertical electrical interconnect
US20120080787A1 (en) 2010-10-05 2012-04-05 Qualcomm Incorporated Electronic Package and Method of Making an Electronic Package
JP2012104790A (ja) 2010-10-12 2012-05-31 Elpida Memory Inc 半導体装置
US8618646B2 (en) 2010-10-12 2013-12-31 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8697492B2 (en) 2010-11-02 2014-04-15 Tessera, Inc. No flow underfill
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8502387B2 (en) 2010-12-09 2013-08-06 Stats Chippac Ltd. Integrated circuit packaging system with vertical interconnection and method of manufacture thereof
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
KR101215271B1 (ko) 2010-12-29 2012-12-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조물 및 반도체 패키지 구조물의 제조 방법
US20120184116A1 (en) 2011-01-18 2012-07-19 Tyco Electronics Corporation Interposer
US8476115B2 (en) 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8487421B2 (en) 2011-08-01 2013-07-16 Tessera, Inc. Microelectronic package with stacked microelectronic elements and method for manufacture thereof
US20130037929A1 (en) 2011-08-09 2013-02-14 Kay S. Essig Stackable wafer level packages and related methods
KR101800440B1 (ko) 2011-08-31 2017-11-23 삼성전자주식회사 다수의 반도체 칩들을 가진 반도체 패키지 및 그 형성 방법
US20130049218A1 (en) 2011-08-31 2013-02-28 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation
US9177832B2 (en) 2011-09-16 2015-11-03 Stats Chippac, Ltd. Semiconductor device and method of forming a reconfigured stackable wafer level package with vertical interconnect
KR101906408B1 (ko) 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US9105552B2 (en) 2011-10-31 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
KR101297015B1 (ko) 2011-11-03 2013-08-14 주식회사 네패스 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
US8912651B2 (en) 2011-11-30 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure including stud bulbs and method
US8680684B2 (en) * 2012-01-09 2014-03-25 Invensas Corporation Stackable microelectronic package structures
US9258922B2 (en) 2012-01-18 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. PoP structures including through-assembly via modules
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US20130234317A1 (en) 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
US9082763B2 (en) 2012-03-15 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Joint structure for substrates and methods of forming
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9171790B2 (en) 2012-05-30 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8828860B2 (en) 2012-08-30 2014-09-09 International Business Machines Corporation Double solder bumps on substrates for low temperature flip chip bonding
KR101419597B1 (ko) 2012-11-06 2014-07-14 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface

Also Published As

Publication number Publication date
US8525314B2 (en) 2013-09-03
KR20070085700A (ko) 2007-08-27
US9570416B2 (en) 2017-02-14
US8927337B2 (en) 2015-01-06
US20110042810A1 (en) 2011-02-24
JP2013153173A (ja) 2013-08-08
JP5745554B2 (ja) 2015-07-08
US20160035692A1 (en) 2016-02-04
US20150102508A1 (en) 2015-04-16
JP2008519467A (ja) 2008-06-05
CN101053079A (zh) 2007-10-10
US8531020B2 (en) 2013-09-10
KR101313391B1 (ko) 2013-10-01
US9153562B2 (en) 2015-10-06
US20090104736A1 (en) 2009-04-23
WO2006052616A1 (en) 2006-05-18
US20130344682A1 (en) 2013-12-26

Similar Documents

Publication Publication Date Title
JP5592055B2 (ja) 積層パッケージングの改良
KR100493063B1 (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
US6462412B2 (en) Foldable, flexible laminate type semiconductor apparatus with reinforcing and heat-radiating plates
JP2004172157A (ja) 半導体パッケージおよびパッケージスタック半導体装置
US8586413B2 (en) Multi-chip module having a support structure and method of manufacture
JP2002359346A (ja) 半導体装置および半導体チップの積層方法
KR101245454B1 (ko) 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈
JPH11354669A (ja) ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法
KR20020053739A (ko) 집적 전자 장치 및 집적 방법
WO2006106569A1 (ja) 積層型半導体装置及びその製造方法
US6198164B1 (en) Ultra high density integrated circuit semiconductor package and method for fabricating the same
JP2001077294A (ja) 半導体装置
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
JP2006066551A5 (ja)
JP2003037244A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置
JPH08264706A (ja) 半導体装置およびその製造方法
KR20050120929A (ko) 플렉시블 인쇄회로기판을 이용한 멀티 스택 패키지 및 그제조방법
KR20030008450A (ko) 볼 그리드 어레이형 적층 패키지
JP2000243894A (ja) 半導体モジュール及びその製造方法
JPH11238845A (ja) 半導体装置
KR20040048516A (ko) 반도체 패키지 적층용 플렉서블 배선 기판 및 그 제조 방법
JPH1065046A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110715

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111007

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111017

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111111

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111213

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130222

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130304

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130517

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130917

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130926

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140403

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140409

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140430

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140731

R150 Certificate of patent or registration of utility model

Ref document number: 5592055

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250