JP4145730B2 - 半導体内蔵モジュール - Google Patents
半導体内蔵モジュール Download PDFInfo
- Publication number
- JP4145730B2 JP4145730B2 JP2003171903A JP2003171903A JP4145730B2 JP 4145730 B2 JP4145730 B2 JP 4145730B2 JP 2003171903 A JP2003171903 A JP 2003171903A JP 2003171903 A JP2003171903 A JP 2003171903A JP 4145730 B2 JP4145730 B2 JP 4145730B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- sealing resin
- semiconductor
- module
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29005—Structure
- H01L2224/29007—Layer connector smaller than the underlying bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子が内蔵されている半導体内蔵モジュールとその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の高性能化および小型化の要求に伴い、半導体の高密度化および高機能化が要望されている。そのため半導体素子や部品を３次元的に実装し、実装面積を縮小する３次元実装技術の開発が盛んに行われている。３次元実装は半導体素子間や部品間の電気配線を短くすることができるので、高周波特性において優れるという利点を有する。以下図面を参照しながら、従来の３次元実装技術を用いて製造した半導体内蔵モジュールの一例を説明する。なお、本明細書において「モジュール」という用語は、単体として機能を有する１つのデバイスだけでなく、１つのデバイスにおける一部の構成をも意味する用語として使用される。
【０００３】
図１０に従来の３次元実装技術を用いて製造した半導体内蔵モジュールの断面図を示す。図１０に示す半導体内蔵モジュールは、電気絶縁性基材からなるコア層１０１と、所定の配線パターンに形成された配線層１０２と、コア層１０１の両側に位置する配線層１０２同士を電気的に接続する、貫通孔内に導電性樹脂が充填されて成るインナービア１０３と、コア層１０１の内部に配置され、配線層１０２と電気的に接続している半導体素子１０４とを含む。半導体素子１０４は配線層１０２の上にフリップチップ実装されており、半導体素子に形成された突起状電極１０５を介して電気的に接続している。半導体素子１０４の機能素子形成面（即ち、回路等、当該素子の機能を発揮するために必要な要素が位置している面）と配線層１０２との間には、封止樹脂１０６が充填されている。この封止樹脂１０６は半導体素子１０４の端面部分よりはみ出しており、図示した矢印ａの方向から見ると、その外縁は半導体素子１０４の外縁の周囲を取り囲むものとして観察される（特開２００１−２４４６３８号公報（特許文献１）参照）。
【０００４】
【特許文献１】
特開２００１−２４４６３８号公報
【０００５】
【発明が解決しようとする課題】
上記の構成を有する半導体内蔵モジュールは、半導体素子を、例えば、離型キャリア等に形成された配線層の上に実装した後、これに予めインナービアが形成された電気絶縁性基材を積層し、加熱加圧により、半導体素子を電気絶縁性基材に埋設させる方法により製造される。そのような製造方法は、インナービアの貫通孔内に導電性樹脂を充填する工程が簡易に実施できる、ならびにインナービアを形成する工程を広い範囲から選択できるという利点を有する。しかしながら、この製造方法を用いる場合には、封止樹脂が半導体素子の端面部分からはみ出ている部分にインナービアを配置することができない。これは、電気絶縁性基材を積層する際に、インナービアを、その形状を崩すことなく、封止樹脂がはみでている部分に貫通させることができず、その結果、配線層同士を良好に接続できなくなることによる。また、封止樹脂がはみでている部分には、受動部品を配置することもできない。このように、半導体素子からはみ出た封止樹脂は、インナービアおよび受動部品等を配置できる面積を減少させる。その結果、所定の数および寸法のインナービアおよび受動部品等を配置すべき場合には、半導体内蔵モジュールの面積を大きくせざるを得ず、電子機器の小型化という要請に反しているという課題があった。
【０００６】
【課題を解決するための手段】
上記課題を解決するため検討した結果、従来、図１０に示すように封止樹脂の外縁が半導体素子の外縁からはみ出るようにするのは、半導体を内蔵しない、いわゆる表面実装の技術をそのまま半導体内蔵モジュールの製造に適用していることによることが判った。表面実装の場合には、半導体素子と基板との間の固定を強固なものとして、実装信頼性を向上させる必要がある。しかしながら、半導体素子を内蔵する場合には、半導体素子全体が電気絶縁性基材であるコア層に囲まれて強固に固定されるので、封止樹脂の外縁が半導体素子の外縁からはみ出るほど封止樹脂を使用しなくとも、実用上問題のないことが判った。
【０００７】
本発明はかかる知見に基づいてなされたものであり、下記の構成を有する半導体内蔵モジュールを提供する。即ち、本発明は、
無機質フィラーおよび熱硬化性樹脂を含む電気絶縁性基材からなるコア層と、
当該コア層の両面に形成された配線層と、
当該コア層内に形成され、当該配線層同士を電気的に接続するインナービアと、
当該コア層内に内蔵された半導体素子
とを有する半導体内蔵モジュールであって、半導体素子がフリップチップ実装によりいずれか一方の配線層に接続されており、当該フリップチップ実装された半導体素子の機能素子形成面と配線層との間に封止樹脂が位置し、当該封止樹脂の外縁の少なくとも一部が、当該半導体素子の外縁と重なって又は外縁の内側に位置する半導体内蔵モジュールを提供する。この構成によれば、封止樹脂の外縁が半導体素子の外縁を越えて存在しない部分において、インナービアおよび／または受動部品を半導体素子により近づけて配置することが可能となる。また、この半導体内蔵モジュール（以下、単に「モジュール」と呼ぶ場合がある）において、封止樹脂の外縁が半導体素子の外縁を越えない部分では、コア層を構成する材料が流入して硬化することにより、接続部の固定に寄与する。したがって、本発明のモジュールは、封止樹脂の量を従来のモジュールと比較して少なくしても、接続部において、従来のものと同等またはそれ以上の信頼性が確保されるという特徴をも有する。なお、本発明を構成する半導体素子は、例えば、トランジスタ、ＩＣ、またはＬＳＩ等である。半導体素子は、半導体ベアチップであってもよい。
【０００８】
本発明のモジュールにおいては、封止樹脂の外縁の全部が、半導体素子の外縁の内側に位置することが好ましい。その場合には、半導体素子の外縁のいずれの箇所にもインナービアまたは受動部品を半導体素子により近接させて配置でき、回路基板を更に高密度化することができる。
【０００９】
一般に半導体素子は、機能素子形成面の形状が正方形または長方形（以下、これらを総称して「矩形」と呼ぶ場合がある）である。半導体素子が矩形である場合には、封止樹脂の外縁が、半導体素子の外縁の少なくとも一辺と重なって又は少なくとも一辺の内側に位置することが好ましい。その場合でも、当該少なくとも一辺において、インナービアまたは受動部品を半導体素子に近接させて配置でき、回路基板の高密度化に寄与する。
【００１０】
半導体の機能素子形成面がいずれの形状であっても、半導体素子の外縁全体の２０％以上の部分で封止樹脂の外縁が半導体素子の外縁と重なる又は半導体素子の外縁の内側に位置することが好ましい。半導体素子の外縁全体の２０％未満の部分においてのみ、封止樹脂の外縁がはみ出ていない場合には、十分な高密度化を図ることができないことがある。
【００１１】
本発明のモジュールにおいては、封止樹脂の側周面がコア層と接している。即ち、本発明のモジュールは、封止樹脂の外縁が半導体素子の外縁の内側に位置する部分での半導体素子と配線層との間の領域は、コア層を構成する材料で充填されており、半導体素子と配線層との接続部は封止樹脂およびコア層の材料のいずれか一方で封止されている。かかる構成により、半導体素子はモジュール内で強固に固定される。
【００１２】
本発明のモジュールはまた、フリップチップ実装された半導体素子と配線層とを接続する突起状電極のうち、少なくとも１つの突起状電極がコア層を構成する材料で封止されている、即ち、コア層を構成する材料で取り囲まれている（または被覆されている）ものであることが好ましい。突起状電極が、モジュールのコア層の材料、即ち無機質フィラーを含む熱硬化性樹脂で封止されることにより、内部応力が発生しにくく、実装信頼性をより向上させることが可能となる。
【００１３】
本発明はまた、上記本発明のモジュールを製造する方法をも提供する。本発明が提供する半導体内蔵モジュールの製造方法は、
（１）離型キャリアの表面に形成された配線層の上に、半導体素子をフリップチップ実装する工程、
（２）無機質フィラーおよび未硬化状態の熱硬化性樹脂を含む電気絶縁性基材に貫通孔を形成し、当該貫通孔にインナービアとなるべき導電性樹脂組成物（一般には導電性ペースト）を充填する工程、
（３）半導体素子をフリップチップ実装した離型キャリアに、電気絶縁性基材を半導体素子の上に積層するとともに、電気絶縁性基材の離型キャリアと接する面とは反対側の面に、配線層を有する別の離型キャリアを積層する工程、
（４）封止樹脂の外縁の少なくとも一部が半導体素子の外縁と重なる又は半導体素子の外縁の内側に位置するように、封止樹脂を用いて半導体素子と配線層との接続部を封止する工程、および
（５）加熱加圧により、電気絶縁性基材に含まれる熱硬化性樹脂を流動させた後、当該熱硬化性樹脂、および貫通孔内の導電性樹脂組成物を硬化させる工程
を少なくとも含む。この製造方法においては、最終的なモジュールにおいてインナービアとなる、導電性樹脂組成物が充填された貫通孔を予め設けた電気絶縁性基材を使用する。よって、この製造方法は、特許文献１に記載のように、電気絶縁性基材を積層して半導体素子を内蔵させた後にインナービアを形成すること要しない。このことは、インナービア用の貫通孔を形成する工程で、半導体素子が実装されている基板にダメージが加わえられないこと、ならびにフィルドビア（底が蓋をされているインナービア）に導電性ペーストを充填する難しい工程を必要としないことを意味する。また、インナービア用の貫通孔を形成する方法として、レーザ以外のパンチングといった簡便な方法を採用することも可能である。したがって、この製造方法によれば、インナービア用貫通孔の形成と、導電性ペーストの充填をより簡単に実施できる。
【００１４】
電気絶縁性基材において、導電性樹脂組成物が充填された貫通孔が半導体素子に近接するように配置されていても、工程（４）で、当該位置において封止樹脂の外縁が半導体素子の外縁からはみ出ないように封止を行なえば、最終的に得られるモジュールにおいてインナービアと封止樹脂との干渉（即ち、衝突）による接続不良は生じない。このことは本発明の製造方法の重要な特徴である。
【００１５】
本発明の製造方法において、上記工程（４）は、具体的には、下記の▲１▼〜▲３▼、即ち、
▲１▼上記工程（１）を実施する前に、シート状の封止樹脂を貼付する、
▲２▼上記工程（１）を実施する前に、封止樹脂を塗布する、
▲３▼上記工程（１）を実施した後に、半導体素子と配線層との間に封止樹脂を注入する
のいずれか１つを含む方法により実施される。いずれの方法を採用する場合も、上記工程（４）が終了したときに、封止樹脂の外縁の少なくとも一部が半導体素子の外縁を越えないように、封止樹脂の量を調節して封止工程を実施する必要がある。上記▲３▼の方法を採用する場合には、樹脂を注入する部分では、封止樹脂の外縁が半導体素子の外縁からはみ出ることがある。しかし、樹脂を注入する部分以外の部分では、封止樹脂の外縁は半導体素子の外縁からはみ出ないので、▲３▼の方法も好ましく使用される。
【００１６】
本発明の製造方法において、上記工程（１）、即ち半導体素子を実装する工程は、半導体素子と配線層との間を電気的に接続する工程である。したがって、上記工程（１）は、半導体素子の機能素子形成面−突起状電極−配線層をこの順に積層することを含み、場合によりさらに加熱処理、超音波放射処理、および加圧処理のいずれか１つ又は複数の処理を施すことを含む。これらの処理によって、半導体素子と配線層との間の接続が確実にされるとともに、封止樹脂が硬化されることがある。換言すれば、工程（４）において、封止樹脂を硬化させる処理（具体的には加熱処理）は、工程（１）と同時に実施されることがある。尤も、工程（４）において封止樹脂を硬化させる処理は、工程（１）と同時に行なう必要は必ずしもなく、半導体素子の実装が完了してから（即ち、工程（１）が終了してから）実施してよい。
【００１７】
上記▲１▼および▲２▼の方法を応用して、半導体素子と配線層とを接続する突起状電極のうち、少なくとも１つの突起状電極がコア層の材料で封止された構成のモジュールを製造することができる。より具体的には、少なくとも１つの突起状電極の側周面が露出したままとなるように、位置および量を適切に選択して封止樹脂を塗布する、あるいは適切な形状を選択してシート状の封止樹脂を貼付することにより、工程（４）を実施する。突起状電極の側周面が露出したままの状態は、封止樹脂が突起状電極と接しないように、封止樹脂を塗布しまたは貼付することによって達成される。そのように工程（４）を実施すると、半導体素子と配線層との接続部において、突起状電極の側周面付近の領域は、工程（５）において、加熱加圧の際に電気絶縁性基材を構成する材料で充填される。その結果、当該突起状電極はコア層の材料で封止されて、強固に固定される。
【００１８】
突起状電極をコア層の材料で封止する場合、工程（５）は、好ましくは、電気絶縁性基材に含まれる熱硬化性樹脂が最低溶融粘度を示す温度をＴＬとした場合にＴＬ±２０℃の範囲内にある温度で保持することを含むように実施される。熱硬化性樹脂は昇温させていくと、ある温度までは粘度が低下し、その後さらに温度を上げると粘度が上昇する性質を一般に有する。本明細書において、「最低溶融粘度」とは、昇温したときに変化する粘度のうち最も低い粘度をいい、この粘度を示す温度を「最低溶融粘度を示す温度」という。かかる温度付近で保持することにより、熱硬化性樹脂の粘度が低下して十分な流動性を有することとなるため、電気絶縁性基材を積層した後、電極の周囲に形成される微小な空隙がより良好に充填されることとなる。
【００１９】
本発明の製造方法においては、無機質フィラーと未硬化状態の熱硬化性樹脂を含む電気絶縁性基材に、半導体素子を収容するための空間を形成する工程を更に実施してよい。この工程は、半導体素子の寸法（特に厚さ）が大きく、電気絶縁性基材を積層して加熱加圧しただけでは、電気絶縁性基材に半導体素子が十分に内蔵されない場合に実施することが好ましい。したがって、半導体素子を収容する空間は、少なくとも工程（３）を実施する前に電気絶縁性基材に形成する必要がある。
【００２０】
本発明の半導体内蔵モジュールは、回路基板または回路部品内蔵モジュールの表面に形成されたものであってよい。その場合には、本発明の製造方法において、工程（１）は、半導体素子を、回路基板または回路部品内蔵モジュールの表面に形成された配線層の上に半導体素子をフリップチップ実装する工程となる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。なお、本発明は下記の実施の形態に限定されるものではない。また、各図面において、同じ要素または部材は同じ符合を用いて示している。
【００２２】
以下の説明を含む本明細書において、ある層について単に「表面」というときは、特に断りのない限り厚さ方向に垂直な表面（主表面）をいい、厚さ方向に平行な表面を「側周面」または「端面」という。また、層またはシート状物の「上に」とは、当該層またはシート状物の「露出している主表面に」を意味する。例えば、「配線層の上に」という表現は、「配線層の露出した主表面に」と同義である。
【００２３】
（実施の形態１）
本発明の実施の形態１を、半導体内蔵モジュールの断面図を模式的に示す図１を参照して説明する。図１に示す半導体内蔵モジュールは、電気絶縁性基材からなるコア層１と、コア層１の両方の表面に密着しており、所定の配線パターンを有する配線層２ａおよび２ｂと、２つの配線層２ａおよび２ｂの間を電気的に接続するインナービア３と、配線層２ａに接続されコア層１の内部に配置された半導体素子４とを含む。半導体素子４はその主表面（即ち、機能素子形成面）が正方形である形状を有する。半導体素子４は、配線層２ａ上にフリップチップ実装されており、半導体素子４と配線層２ａとは電極５を介して電気的に接続されている。
【００２４】
半導体素子４の機能素子形成面４ａと配線層２ａとの間の領域には、図示するように、封止樹脂６とコア層１を構成する材料とが充填されている。これは、図示したモジュールにおいては、封止樹脂６の外縁が半導体素子４の端面（即ち、外縁）からはみ出していない構造であるため、半導体素子４の機能素子形成面４ａの外周部付近と配線層２ａとの間にコア層１が入りこんでいることによる。この構成のモジュールにおいては、封止樹脂６の外縁が半導体素子４の外縁の内側に位置するため、半導体素子４の近くにインナービア３を配置することができる。封止樹脂６の量は図１０に示す従来のモジュールにおけるそれと比較して少ないが、代わりにコア層１の材料が半導体素子４と配線層２ａとの間に入りこんでいる。即ち、半導体素子４と配線層２ａとは、封止樹脂６とコア層１の材料によって強固に固定されている。したがって、図示した構成によれば、高密度に配線が形成され、且つ半導体素子の実装信頼性の高い半導体内蔵モジュールを提供できる。
【００２５】
図１に示すモジュールにおいて、封止樹脂６は半導体素子４の外縁、即ち、正方形の四辺すべてからはみ出ていない。別の形態においては、正方形の四辺のうち、一辺、または対向もしくは隣接する二辺、または三辺において、封止樹脂６が半導体素子４の外縁からはみ出ないようにしてよい。そのような構成のモジュールにおいても、少なくとも封止樹脂６がはみ出ていない辺の近傍には、インナービア３を配置することができるので、配線の高密度化という効果を十分に達成できる。また、後述のように、本発明のモジュールは、半導体素子４を配線層２ａにフリップチップ実装し、さらに封止樹脂６で半導体素子４と配線層２ａとの接続部を封止してから、半導体素子４をコア層１に内蔵させる方法によって製造する。
【００２６】
次に、図１に示す各要素または部材を構成する材料を説明する。
封止樹脂６は無機質フィラーと熱硬化性樹脂とを含む混合物から成る。無機質フィラーとして、例えば、Ａｌ２Ｏ３、ＭｇＯ、ＢＮ、ＡｌＮおよびＳｉＯ２等から選択される１または複数の材料から成るものを用いることができる。熱硬化性樹脂として、例えば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂が好ましく用いられる。エポキシ樹脂は、耐熱性が特に高いことから特に好ましく使用される。無機質フィラーが、混合物に占める割合は、４０〜８０重量％であることが好ましい。また、無機質フィラーの平均粒子径は、０．１〜２０μｍであることが好ましい。封止樹脂６を構成する混合物は、さらに分散剤、着色剤、およびカップリング剤等から選択される１または複数の添加剤を含んでいてもよい。無機質フィラーおよび熱硬化性樹脂は上述したものに限定されず、他の無機材料から成るフィラーおよび他の樹脂成分を使用してよい。
【００２７】
コア層１は、無機質フィラーと熱硬化性樹脂とを含む混合物から成る。無機質フィラーとしては、例えば、Ａｌ２Ｏ３、ＭｇＯ、ＢＮ、ＡｌＮおよびＳｉＯ２等から選択される１または複数の材料から成るものを用いることができる。無機質フィラーが混合物に占める割合は、７０重量％〜９５重量％であることが好ましい。また、無機質フィラーの平均粒子径は、０．１μｍ〜１００μｍであることが好ましい。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂が好ましく用いられる。エポキシ樹脂は、耐熱性が特に高いため特に好ましく用いられる。混合物は、さらに分散剤、着色剤、カップリング剤および離型剤から選択される１または複数の添加剤を含んでいてもよい。無機質フィラーおよび熱硬化性樹脂は上述したものに限定されず、他の無機材料から成るフィラーおよび他の樹脂成分を使用してよい。
【００２８】
上述のように、封止樹脂６とコア層１とは、無機質フィラーおよび熱硬化性樹脂を含む点において共通する。したがって、両者は、同じ材料で構成されてもよい。
【００２９】
コア層１の両方の表面に形成される配線層２ａおよび２ｂは、ともに導電性を有する物質から成り、例えば、銅や導電性樹脂組成物から成る。配線層２ａおよび２ｂは、例えば、エッチングにより、所定の配線パターンを有するように形成される。具体的には、配線層２ａおよび２ｂは、電解メッキにより形成された厚さ１２μｍ〜３５μｍ程度の銅箔を離型キャリアの上に接着して一体化した後、エッチング等によりパターニングして所定の配線パターンを有する配線層を備えた離型キャリアを作製し、この離型キャリアを銅箔がコア層と接触するように積層した後、離型キャリアのみを剥離することにより形成できる。離型キャリアが金属箔である場合には、電解メッキにより銅の薄膜を析出させた後、パターニングすることにより、配線層を備えた離型キャリアを製造できる。このとき、コア層１と接触する銅箔の表面を粗化して、アンカー効果により配線層２ａおよび２ｂとコア層１との間の接着性を向上させることが望ましい。また、配線層２ａおよび２ｂを銅箔を用いて形成する場合には、コア層１との接着性および耐酸化性向上のため、表面をカップリング処理したもの、または表面に錫、亜鉛、ニッケルまたは金をメッキした銅箔を使用して配線層を形成してよい。
【００３０】
コア層１の内部に形成された、インナービア３は、例えば、熱硬化性の導電性物質から成る。インナービア３は、後述のように電気絶縁性基材に貫通孔を形成した後、この貫通孔に熱硬化性の導電性物質を充填することにより形成される。熱硬化性の導電性物質としては、例えば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。金属粒子として、金、銀、銅またはニッケル等から成る粒子を用いることができる。金、銀、銅およびニッケルは導電性が高いために好ましく用いられ、銅は導電性が高くマイグレーションも少ないため特に好ましく用いられる。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂を用いることができる。エポキシ樹脂は、耐熱性が高いため、特に好ましく用いられる。インナービア３が熱硬化性の導電性樹脂組成物から成る場合、導電性樹脂組成物が最終的に得られるモジュールにおいて熱硬化等して、配線層同士を電気的に接続する。本明細書では、２つの配線層を電気的に接続している状態にあるものを「インナービア」と称して、貫通孔に単に充填されている導電性樹脂組成物等と区別する。
【００３１】
半導体素子４と配線層２ａとを接続する突起状電極５は、例えば、導電性を有する金属から成る。この突起状電極の形状は特に限定されず、常套的に採用されているものから任意に選択してよい。突起状電極は、例えば、柱状、球状またはその他の形状であってよい。但し、突起状電極は、最終的なモジュールにおいて、製造過程で加えられた圧力により変形していることがある。一般に、突起状電極５は、モジュールにおいて、３〜２００μｍの高さを有する。突起状電極５を構成する金属としては、金、銅、アルミニウム、ニッケル、又ははんだなどを用いることができる。図示した形態においては、半導体素子４と配線層２ａとが突起状電極５のみによって接続されているが、両者は、突起状電極と導電性接着剤とによって接続してもよい。その場合、導電性接着剤は、突起状電極５の先端に位置して、配線層２ａと接触している。導電性接着剤としては、例えば、樹脂中に導電性フィラーを混入したものが使用される。
【００３２】
前述のように、図１に示す半導体内蔵モジュールは、図１０に示す従来の半導体内蔵モジュールと比較して、コア層１内のインナービア３を半導体素子４により近づけて配置することができる。したがって、本発明によれば、より小型の半導体内蔵モジュールを提供できる。
【００３３】
なお、実施の形態１に示すモジュールにおいては、コア層１の半導体素子４が実装されていない部分に、受動部品を配置して内蔵させてもよい。それにより、より高密度な半導体モジュールを提供できる。受動部品としては、チップ状の抵抗、チップ状のコンデンサ、チップ状インダクタ、膜状の抵抗、膜状のコンデンサ、または膜状のインダクタ等が用いられる。
【００３４】
上記においては、コア層１に半導体素子４が一つだけ内蔵された形態のものを説明した。半導体素子４は、コア層１に複数個内蔵されていてもよい。
【００３５】
また、コア層１の両面に形成された配線層２ａおよび２ｂの露出表面には能動部品および受動部品等の回路部品を実装してもよい。それにより、より高密度な半導体モジュールを提供できる。
【００３６】
図１に示すモジュールは、複数のコア層および配線層を含む回路基板の一層を構成してよい。例えば、図１に示すモジュールは、そのような回路基板の最外層を構成してよい。その場合、図１に示すモジュールのいずれか一方の配線層の表面には、別の回路基板が密着することとなる。あるいは、図１に示すモジュールは、２つの電気絶縁層に挟まれて多層構造の回路基板を構成してよい。その場合には、図１に示すモジュールの両方の配線層の表面に別の回路基板が密着することとなる。図１に示すモジュールの両方または一方の配線層の表面に密着する回路基板は、少なくとも１つの電気絶縁層と、少なくとも１つの配線層とを含む、片面配線基板または多層配線基板である。モジュールの両方または一方の配線層の表面に位置する回路基板は、好ましくは、電気絶縁層が無機質フィラーと熱硬化性樹脂とを含む混合物から成り、電気絶縁層がそれぞれインナービアを有し、各電気絶縁層の両方の表面に位置する配線層同士がインナービアで接続されたもの（即ち、全層樹脂ＩＶＨ基板）である。さらに、より好ましくは、この回路基板の電気絶縁層とモジュールのコア層１は同じ材料から成る。回路基板の電気絶縁層とモジュールのコア層１の材料が同じ場合には、コア層１と電気絶縁層との熱膨張係数の差が無くなるので、両者の界面で内部応力が生じにくくなり、信頼性の高い半導体内蔵モジュールを提供することができる。本発明のモジュールに密着させる他の回路基板としては、セラミック基板、ガラエポ基板、ポリイミド基板、および液晶ポリマ基板等を例示できる。
【００３７】
あるいは、回路基板に代えて、本発明の回路部品内蔵モジュールまたは本発明以外の回路部品内蔵モジュール（例えば、特許文献１に記載のもの）を、コア層１の一方または両方の表面に積層してよい。その場合には、複数の層に半導体素子が内蔵され、且つ各コア層の両方の表面に位置する配線層同士がインナービアで接続された、多層構造の半導体内蔵モジュールを得ることができる。
【００３８】
（実施の形態２）
本発明の実施の形態２を、半導体内蔵モジュールの断面図を示す図２を参照して説明する。図２に示すモジュールの基本的な構成（コア層１の材料、インナービア３による配線層２ａおよび２ｂ間の接続、および半導体素子４のフリップチップ実装等）は実施の形態１のそれと同じである。したがって、以下においては実施の形態１と異なる部分のみ説明する。
【００３９】
図２においては、フリップチップ実装された半導体素子４の機能素子形成面４ａと配線層２ａとを接続する突起状電極５が、コア層１を構成する材料により取り囲まれて封止されている点において、図１のものと異なる。図示した形態において、封止樹脂６は突起状電極５と接していない。このような構成によれば、突起状電極５が、半導体素子４全体を取り囲むコア層１と同じ材料で固定されるため、突起状電極５付近で内部応力等が発生しにくく、高い接続品質を得ることができる。図示するように、半導体素子４の機能素子形成面４ａの突起状電極が位置しない部分と配線層２ａとの間には封止樹脂６が充填されている。図２に示す構成のモジュールにおいて、封止樹脂６により封止されている領域は、図１のものと比較して小さい。しかし、この封止樹脂６もまた、半導体素子４と配線層２ａとの間の接続を補強し、本発明のモジュールを製造する過程において、実装した半導体素子４をコア層１内に安定的に内蔵させる等、安定したモジュールの製造に寄与する。但し、製造時における補強の効果は、封止樹脂６による封止領域が小さい分だけ、実施の形態１のものと比較して小さい。
【００４０】
実施の形態２は実施の形態１と比較して、封止樹脂６の外縁が、半導体素子４の外縁のより内側にあり、その結果、突起状電極５がコア層１の材料で封止された構成となっている。したがって、実施の形態２のモジュールにおいても、半導体素子４の近傍にインナービア３を形成することができるので、それにより高密度な半導体内蔵モジュールが提供される。
【００４１】
（実施の形態３）
次に、実施の形態３として、実施の形態１の半導体内蔵モジュールの製造方法を、図３〜図５、および図６を参照して説明する。前述したように、本発明の半導体内蔵モジュールの製造方法は、（１）半導体素子をフリップチップ実装する工程、（２）電気絶縁性基材に貫通孔を形成し、当該貫通孔に導電性樹脂組成物を充填する工程、（３）電気絶縁性基材を離型キャリアの配線層上に実装した半導体素子の上に積層し、且つ配線層を有する別の離型キャリアを電気絶縁性基材の上に積層する工程、（４）半導体素子と配線層との接続部を封止する工程、（５）加熱加圧により、電気絶縁性基材に含まれる熱硬化性樹脂を流動させた後、電気絶縁性基材およびインナービアに含まれる熱硬化性樹脂を硬化させる工程を含む。これらの工程（１）〜（５）は、半導体素子を実装し、接続部を封止する工程、即ち実装・封止工程（前記工程（１）および（４））と、実装した半導体素子を電気絶縁性基材に内蔵させる内蔵工程（前記工程（２）、（３）および（５））に大別される。図３〜図５は、それぞれ実装・封止工程を示し、図６は、半導体素子内蔵工程を示す。
【００４２】
まず、半導体素子の実装方法および接続部の封止方法として、図３〜図５に示す３種類の実装および封止方法をそれぞれ説明する。
【００４３】
▲１▼シート状の封止樹脂を用いる方法
図３を参照して、封止工程をシート状の封止樹脂を用いて実施する方法を説明する。シート状の封止樹脂を使用する場合には、半導体素子を実装する前に、図３（ａ）に示すように、配線層２ａを有する離型キャリア７ａにシート状の封止樹脂６を貼り付ける。離型キャリア７ａは、配線層２ａを後述のようにコア層１に転写した後、剥離されるものである。離型キャリア７ａは、ポリエチレンまたはポリエチレンテレフタレート等の有機樹脂から成るフィルム、または銅等の金属箔である。配線層２ａは、離型キャリア７ａに銅箔などの金属箔を接着剤で接着することにより、または離型キャリア７ａが金属箔である場合には電解メッキ法等で金属を析出させることにより、離型キャリア７ａ上に金属膜を形成した後、化学エッチング法等の公知の加工技術を利用して所望の配線パターンを形成することにより、離型キャリア７ａ上に形成できる。
【００４４】
シート状の封止樹脂６は、無機質フィラーと未硬化状態の熱硬化性樹脂の混合物をシート状に加工したものである。シート状の封止樹脂６は、具体的には次の手法に従って得る。まず、無機質フィラーと液状の未硬化状態にある熱硬化性樹脂を混合するか、あるいは溶剤に分散または溶解させることにより粘度を低下させた未硬化状態の熱硬化性樹脂と無機質フィラーとを混合して、ペースト状混練物を作製する。次に、離型シートの間にペースト状混練物を挟んでプレスすることにより、ペースト状混練物を一定の厚さを有するシート状物に成型する。液状の熱硬化性樹脂を使用する場合には、得られたシート状物に、熱処理を施して熱硬化性樹脂が半硬化した状態（Ｂステージ）にある、粘着性の無いシート状の封止樹脂６を得る。溶剤を用いて低粘度化した場合には、溶剤を例えば蒸発させることにより除去して、シート状物の粘着性を無くすとともに、熱硬化性樹脂の未硬化状態およびシート状物の可撓性を維持する。シート状の封止樹脂６を得る方法はこれに限られず、熱硬化性樹脂が完全には硬化していない状態にある限りにおいて任意の方法を採用してよい。
【００４５】
シート状の封止樹脂６は、適当な大きさに加工（例えば、カット）して、離型キャリア７ａの配線層２ａの表面に積層する。シート状の封止樹脂６の寸法は、半導体素子４をフリップチップ実装し、さらに封止樹脂６を硬化させた後で、半導体素子４を真上（即ち、機能素子形成面とは反対側の面の上）から見たときに、半導体素子４の外縁から封止樹脂６の外縁がはみ出ないように選択する。具体的には、実装後（実装時に加圧される場合には加圧後）の半導体素子４の機能素子形成面４ａと配線層２ａとの間に形成される空間の体積を求め、シート状の封止樹脂６の体積が求めた空間体積の６０〜９５％となるように加工する。シート状の封止樹脂６の体積は、厚さと面積とから決定することができる。
【００４６】
次に、図３（ｂ）に示すように、突起状電極５を備える半導体素子４を離型キャリア７の配線層２ａの上に位置合わせする。突起状電極５として、例えば、金、銅、ニッケル等をメッキ処理により析出させたもの、または金ワイヤボンディング法で作製したバンプ等を使用できる。
【００４７】
その後、図３（ｃ）に示すように、半導体素子４を離型キャリア７の配線層２ａ上にフリップチップ実装する。実装は、加熱加圧処理を施して行なう。この加熱加圧の際に、封止樹脂６が同時に硬化して、半導体素子４を離型キャリア７ａに固定する。このようにして半導体素子４と配線層２ａを電極５を介して電気的に接続するとともに、その接続部を封止する。別法として、フリップチップ実装は、超音波放射と加熱処理を実施して、電極５と配線層２ａとを電気的に接続する超音波接合方式等を採用してもよい。また、封止樹脂６には、突起状電極５と配線層２ａとの接続を補助するために、異方性の導電性フィラーが混入していてもよい。
【００４８】
このようにしてシート状の封止樹脂６が半導体素子４の端面からはみ出ないように、半導体実装工程および封止工程を実施する。図３において、封止工程は、図３（ａ）に示す工程（即ち、シート状の封止樹脂６を離型キャリア７ａに貼り付ける工程）、および図３（ｃ）に示す加熱加圧工程を含む。図３（ｃ）は、封止樹脂６が半導体素子４の四辺すべての端面からはみ出ない構成を示している。前述のように、本発明の半導体内蔵モジュールは、封止樹脂の外縁の少なくとも一部が半導体素子の外縁からはみ出さない限りにおいて、高密度化という所期の効果を達成する。したがって、シート状の封止樹脂を貼り付ける位置、または加圧加熱処理の条件等によって、封止樹脂の外縁の一部が半導体素子の外縁からはみ出ることは、本発明の製造方法の範囲に含まれるものとして許容される。例えば、半導体素子に近接するインナービアの位置が予めわかっている場合には、その部分で封止樹脂の外縁が半導体素子の外縁からはみ出ないように、シート状の封止樹脂を加工して、封止工程を実施してよい。
【００４９】
▲２▼液状の封止樹脂を塗布する方法
図４を参照して、封止工程を液状の封止樹脂を用いて実施する方法を説明する。液状の封止樹脂を使用する場合にも、半導体素子を実装する前に、図４（ａ）に示すように、配線層２ａを有する離型キャリア７ａに液状の封止樹脂６を塗布する。配線層２ａを有する離型キャリア７ａは、上記▲１▼のシート状の封止樹脂を用いる方法に関連して説明したとおりであるから、その詳細な説明は省略する。
【００５０】
液状の封止樹脂６は、無機質フィラーと未硬化状態の熱硬化性樹脂との混合物である。液状の封止樹脂６は、例えば、無機質フィラーを液状の熱硬化性樹脂で混練してペースト状混練物として得ることができる。このようにして作製した液状の封止樹脂６は、塗布量（即ち、塗布される封止樹脂６の体積）を適切に選択して、半導体素子４が位置する部分の略中央部に塗布する。塗布量は、半導体素子４をフリップチップ実装した後、封止樹脂６を熱硬化させた後で、半導体素子４を真上から見たときに、半導体素子４の外縁から封止樹脂６の外縁がはみ出ないように選択する。具体的には、実装後（実装時に加圧される場合には加圧後）の半導体素子４の機能素子形成面４ａと配線層２ａとの間に形成される空間の体積を求め、求めた空間体積の６０〜９５％となるように塗布量を決定する。所定の量の樹脂を所定の位置に塗布する方法として、例えばディスペンサー法を採用できる。
【００５１】
次に、図４（ｂ）に示すように、突起状電極５を備える半導体素子４を離型キャリア７ａの配線層２ａの上に位置合わせする。突起状電極５については、上記▲１▼の方法に関連にして説明したとおりであるから、その説明は省略する。
【００５２】
その後、図４（ｃ）に示すように、半導体素子４を離型キャリア７ａの配線層２ａ上に配置し、同時に加熱加圧処理を施し、それにより半導体素子４を配線層２ａ上にフリップチップ実装するとともに、封止樹脂６を硬化させて、半導体素子４を離型キャリア７ａに固定する。このようにして半導体素子４と配線層２ａは突起状電極５を介して電気的に接続される。別法として、フリップチップ実装は、上記▲１▼の方法に関連にして説明した超音波接合方式を採用して実施してもよい。また、封止樹脂６には、突起状電極５と配線層２ａとの接続を補助するために、異方性の導電性フィラーが混入していてもよい。
【００５３】
このように、液状の封止樹脂６が半導体素子４の端面からはみ出ないように塗布して、半導体実装工程および封止工程を実施する。図４において、封止工程は、図４（ａ）に示す工程（即ち、液状の封止樹脂６を離型キャリア７ａに塗布する工程）、および図４（ｃ）に示す加熱加圧工程を含む。図４（ｃ）は、封止樹脂６は半導体素子４の四辺すべての端面からはみ出ない構成を示している。前述のように、本発明の半導体内蔵モジュールは、封止樹脂の外縁の少なくとも一部が半導体素子の外縁からはみ出さない限りにおいて、高密度化という所期の効果を達成する。したがって、例えば、液状の封止樹脂を塗布する位置、または加圧加熱処理の条件等によって、封止樹脂の外縁の一部が半導体素子の外縁からはみ出ることは、本発明の製造方法の範囲に含まれるものとして許容される。
【００５４】
▲３▼半導体を実装した後で液状の封止樹脂を注入する方法
図５を参照して、半導体素子を実装した後、液状の封止樹脂を半導体素子と配線層との間に注入する方法を説明する。この方法においては、ます、図５（ａ）に示すように、配線層２ａを有する離型キャリア７ａに半導体素子４をフリップチップ実装する。
【００５５】
半導体素子４は、金ワイヤボンディング法で作製した突起状電極５ａに導電性接着剤を転写した後、離型キャリア７ａの配線層２ａ上に位置合わせして、フリップチップ実装される。その後、導電性接着剤を乾燥させることによって、半導体素子４と配線層２ａとの間は、突起状電極５と導電性接着剤を介して電気的に接続され、半導体素子４が離型キャリア７ａに固定される。また別法として、はんだからなる突起状電極５を形成した半導体素子４を離型キャリア７ａの配線層２ａ上に位置合わせしてフリップチップ実装する方法がある。その場合には、実装後、加熱してはんだを溶融させることによって、半導体素子４と配線層２ａとを電気的に接続し、かつ半導体素子４を離型キャリア７に固定する。更に別のフリップチップ実装方法として、上記▲１▼の方法に関連して説明した、超音波接合方式を利用する方法がある。
【００５６】
次に、図５（ｂ）に示すように、半導体素子４の機能素子形成面４ａと配線層２ａとの間に形成される空隙の側方、即ち、半導体素子４の側周面に近接した位置から、液状の封止樹脂６を例えば注射針を用いて注入する。液状の封止樹脂６については、上記▲２▼の方法に関連して説明したとおりであるので省略する。封止樹脂６の注入は、封止樹脂６を注入した位置以外の部分において、封止樹脂６の外縁が半導体素子４の外縁からはみ出ないように実施する。そのためには、封止樹脂６の注入量を適切に選択する必要がある。具体的には、実装後の半導体素子４の機能素子形成面４ａと配線層２ａとの間に形成される空間体積を求め、注入量を、求めた空間体積の６０〜９５％となるように決定する。
【００５７】
注入は、例えば、注射針等を用いて液状の封止樹脂６を半導体素子４の側周面に滴下し、毛細管現象によって空隙内に封止樹脂６を進行させることにより実施する。このようにして注入する場合には、封止樹脂６を滴下した部分に近接する半導体素子４の一辺の全体にわたって、封止樹脂６の外縁が半導体素子４の外縁からはみ出ることがある。しかし、その他の三辺においては、封止樹脂６の外縁がはみ出ていないから、この製造方法によっても、高密度化という所期の効果を達成する半導体内蔵モジュールを得ることができる。
【００５８】
その後、図５（ｃ）に示すように、加熱処理を施して封止樹脂６を硬化させる。これにより半導体素子４と離型キャリア７の配線層２ａとはより強固に固定される。このとき、必要に応じて、加圧処理を同時に行ってもよい。
【００５９】
このように液状の封止樹脂６が半導体素子４の端面の少なくとも一部からはみ出ないように注入して、半導体実装工程および封止工程を実施する。図５において、封止工程は、図５（ｂ）および図５（ｃ）に示す工程を含む。図５（ｃ）は、封止樹脂６が、半導体素子４の四辺のうち一辺の端面からはみ出た構成を示している。封止樹脂は、例えば、半導体素子の四辺のうち二辺または三辺からはみ出た構成のものであってよい。そのような構成は、例えば封止樹脂を半導体素子の二辺または三辺に近接する２箇所または３箇所から滴下することによって得られ、あるいは滴下箇所が１箇所のみであっても注入量が多い場合に得られる。
【００６０】
以上において、半導体を実装し、封止樹脂で封止する方法として、▲１▼〜▲３▼の方法を説明した。次に、半導体素子を内蔵する工程を、図６を参照して説明する。図６においては、図３に示す方法で半導体を実装し、接続部を封止樹脂で封止したもの（即ち、図３（ｃ）に示すもの）を用いて、半導体素子を内蔵する工程を説明する。同様にして、図４および図５に示す方法で実装・封止した半導体素子を、半導体素子内蔵工程に付し得ることはいうまでもない。
【００６１】
まず、図６（ａ）に示すように、２つの電気絶縁性基材８ａおよび８ｂを用意する。電気絶縁性基材８ａおよび８ｂは、最終的にコア層となる。電気絶縁性基材８ａは、実施の形態１で述べたような無機質フィラーと未硬化状態の熱硬化性樹脂の混合物をシート状に加工することにより得られる。このシート状物には貫通孔１１ａが形成され、当該貫通孔１１ａには導電性樹脂組成物である導電性ペースト９が充填されている。この導電性ペースト９は、最終的にコア層において硬化してインナービアとなる。電気絶縁性基材８ｂもまた、電気絶縁性基材８ａと同じ構成を有するものであり、導電性ペースト９が充填された貫通孔１１ｂを有する。電気絶縁性基材８ｂは、厚さ方向に貫通した開口部１０が形成されている点において電気絶縁性基材８ａと異なる。この開口部１０は、電気絶縁性基材８ｂを半導体素子４を実装した離型キャリア７ａ上に積層するときに、半導体素子４が収容される（即ち、内蔵される）部分となる。また、電気絶縁性基材８ｂは、電気絶縁性基材８ａと略同じ位置に、導電性ペースト９で充填された貫通孔１１ｂを有しており、各貫通孔１１ｂは、図６（ｃ）に示すように、２つの電気絶縁性基材８ａおよび８ｂが積層されたときに各貫通孔１１ａとともに１本のインナービア３を形成する。
【００６２】
電気絶縁性基材８ａおよび８ｂは、次の手順に従って作製される。まず、無機質フィラーと液状の未硬化状態にある熱硬化性樹脂を混合するか、あるいは無機質フィラーに溶剤で低粘度化した未硬化状態にある熱硬化性樹脂を混合して、ペースト状混練物を作製する。次に、離型シートの間にペースト状混練物を挟んでプレスすることにより、ペースト状混練物を一定の厚さを有するシート状物に成型する。液状の熱硬化性樹脂を使用する場合には、得られたシート状物に、熱処理を施して熱硬化性樹脂が半硬化した状態（Ｂステージ）にあるシート状物を得る。この熱処理は、液状の熱硬化性樹脂を用いた場合には、シート状物が粘着性を有するので、この粘着性を除去するために実施される。熱処理により、熱硬化性樹脂の硬化は若干進行するものの、熱硬化性樹脂がさらに硬化し得る状態にあり、また、シート状物の可撓性は維持される。溶剤を用いて低粘度化した場合には、溶剤を例えば蒸発させることにより除去して、熱硬化性樹脂の未硬化状態およびシート状物の可撓性を維持しながら、粘着性を除去する。
【００６３】
このようにして作製した熱硬化性樹脂が未硬化状態にあるシート状物に、貫通孔を形成する。貫通孔は、レーザ加工、金型による加工、又はパンチング加工により形成できる。特に、レーザ加工で貫通孔を形成する場合には、炭酸ガスレーザまたはエキシマレーザを用いると、加工速度および微細加工の点で有利である。
【００６４】
導電性ペースト９としては、金、銀および銅から選択される１種または複数種の粉末を導電材料とし、これを熱硬化性樹脂で混練したものを使用できる。導電性ペースト９を構成するのに適した熱硬化性樹脂は、電気絶縁性基材（即ち、コア層）を構成するのに適した熱硬化性樹脂と同じである。銅は導電性が良好で、マイグレーションも少ないため、導電性ペーストの導電材料として特に有効である。また、液状のエポキシ樹脂は耐熱性の面で安定であることから、導電性ペースト９を構成する熱硬化性樹脂に適している。
【００６５】
電気絶縁性基材８ｂに形成する開口部１０は、電気絶縁性基材８ｂを離型キャリア７ａ上に積層したときに、半導体素子４を収容できるような寸法に形成される。開口部１０は、レーザー加工、金型による加工、又はパンチング加工により形成することができる。
【００６６】
次に、図６（ｂ）に示すように、半導体素子４を実装した離型キャリア７ａと、上記の方法で作製した電気絶縁性基材８ａおよび８ｂと、別途作製した配線層２ｂを有する離型キャリア７ｂとを位置合わせする。電気絶縁性基材８ａおよび８ｂは、導電性ペースト９が充填された貫通孔が同じ場所に位置して、１本のインナービアを形成するように位置合わせされる。位置合わせ後、これらを重ね合わせることにより、半導体素子４を電気絶縁性基材８ｂに形成された開口部１０内に位置させる。
【００６７】
図６（ｃ）は、位置合わせして重ねた積層体を、プレスを用いて加熱加圧する工程を示している。積層体において、半導体素子４は開口部１０内に収容されている。通常、開口部１０は半導体素子４よりも大きい寸法を有するように形成されているから、加熱加圧される前において、半導体素子４と開口部１０の内周面との間には空隙が存在する。また、封止樹脂６の外縁が半導体素子４の外縁の内側に位置するため、封止樹脂６の側周面と開口部１０の内周面との間にも空隙が存在する。これらの空隙は、加熱加圧により、電気絶縁性基材８ａおよび８ｂを構成する材料で充填される。より具体的には、空隙は、加熱加圧により電気絶縁性基材８ａおよび８ｂに含まれる熱硬化性樹脂の粘度を低下させて、流動させることにより充填される。その結果、図６（ｃ）に示すように、半導体素子４がコア層１内に埋設されて一体化し、且つ半導体素子４と配線層２ａとの間が、電気絶縁性基材８ａおよび８ｂの材料と封止樹脂６とによって充填された構成を得ることができる。更に加熱加圧を続けることで、電気絶縁性基材８ａおよび８ｂならびに導電性ペースト９に含まれる熱硬化性樹脂を完全に硬化させる。これにより、電気絶縁性基材８ａおよび８ｂはコア層１となり、コア層１と半導体素子４との間、ならびにコア層１と配線層２ａおよび２ｂとの間が機械的に強固に接着される。また、導電性ペースト９は、硬化によりインナービア３となり、配線層２ａと２ｂとの間を電気的に接続する。
【００６８】
最後に、離型キャリア７ａおよび７ｂを剥離して、図６（ｄ）に示すような半導体内蔵モジュールを得る。このようにして半導体内蔵モジュールを製造する場合には、電気絶縁性基材８ｂにおいて、開口部１０に近接して貫通孔１１ｂを形成しても、半導体素子４の外縁から封止樹脂６の外縁がはみ出ていないために、配線層２ａ−配線層２ｂ間の導電性ペースト９による電気的な接続は阻害されない。したがって、本発明の製造方法によれば、図６（ｃ）に示すように、インナービア３と半導体素子４との間の距離が短い高密度な半導体内蔵モジュールを効率良く製造することができる。
【００６９】
このようにして製造した半導体内蔵モジュールの一方または両方の面に、別途作製した電気絶縁性基材、および配線層を有する離型キャリアを、順に位置合わせして積層した後、加熱加圧することにより多層モジュールを作製することができる。また、図６（ｃ）に示すモジュールの一方または両方の面に形成された配線層の表面を半導体素子実装面として、図３〜図５に示すいずれか１つの方法に従って、実装・封止工程を実施し、次いで、図６に示す半導体素子内蔵工程を実施することにより、複数の層に半導体素子が内蔵されたモジュールを製造することができる。
【００７０】
図６に示す形態においては、２つの電気絶縁性基材を使用し、一方に半導体素子を収容する空間として、貫通開口部を形成した。別の形態においては、１つの電気絶縁性基材に半導体素子が収容されるような形状および寸法を有するくぼみを形成して、図６（ｂ）〜（ｄ）に示すような工程を実施してよい。
【００７１】
上記においては、半導体素子を離型キャリアに形成された配線層の上に実装する製造方法を説明した。別法として、回路基板または回路部品内蔵モジュールに形成された配線層に半導体素子を実装し、続いて電気絶縁性基材を積層して半導体素子をコア層に内蔵させる方法がある。回路基板は、例えば、無機質フィラーと熱硬化性樹脂を少なくとも含む混合物から成る電気絶縁層と配線層とを有し、電気絶縁層の両方の表面に位置する配線層同士がインナービアで電気的に接続された配線基板である。そのような回路基板を使用する場合、回路基板の電気絶縁層とコア層１の材料が同じであることが好ましい。回路基板の電気絶縁層の材料とコア層１の材料が同じであると、熱膨張係数の差が小さくなるために、コア層１と回路基板との界面で応力が生じにくくなり、得られる半導体内蔵回路基板の信頼性をより高くし得るからである。回路基板は他の種類の回路基板であってよく、例えば、セラミック基板、ガラエポ基板、全層樹脂ＩＶＨ基板、ポリイミド基板、または液晶ポリマ基板等を使用してよい。これらの回路基板は、回路部品が予め内蔵されたものであってよい。また、回路基板の表面に半導体素子が内蔵されたコア層を形成する場合、当該コア層の回路基板と接していない側の表面には、さらに別の回路基板または回路部品内蔵モジュールを積層して一体化させてよい。
【００７２】
（実施の形態４）
次に、実施の形態４として、実施の形態２の半導体内蔵モジュールの製造方法を、図７および図８、ならびに図９を参照して説明する。実施の形態２の半導体モジュールもまた、実施の形態１のものと同様に、工程（１）〜（５）を含む製造方法によって製造される。工程（１）〜（５）については、先に実施の形態３に関連して説明したとおりである。したがって、以下においては、実施の形態３と異なる部分を主に説明することによって、実施の形態４を説明する。
【００７３】
まず、半導体素子の実装および封止方法として、図７および図８に示す２種類の実装および封止方法をそれぞれ説明する。
【００７４】
▲１▼シート状の封止樹脂を用いる方法
図７を参照して、封止工程をシート状の封止樹脂を用いて実施する方法を説明する。図７に示す方法は、半導体素子４をフリップチップ実装するとともに封止樹脂６を熱硬化させた後の封止樹脂６が突起状電極５と接しないような形状および大きさにシート状の封止樹脂６を加工（例えばカット）して貼付することを除いては、図３に示す方法と同様にして実施される。例えば、突起状電極５が半導体素子４に対してペリフェラル状に（即ち、複数の電極が外周部に沿って額縁状に）配置されている場合には、実装後の半導体素子４の機能素子形成面４ａと配線層２ａと突起状電極５とで形成される空間の体積を求め、求めた体積よりも封止樹脂６の体積が小さくなるようにシート状の封止樹脂６を加工する。具体的には、当該空間の体積の５〜８０％の体積となるように、シート状の封止樹脂６を加工することが好ましい。図７（ａ）において、封止樹脂６は、突起状電極５と接しないように、半導体素子４の略中央部と重なるように貼付されている。
【００７５】
次に、図７（ｂ）に示すように、突起状電極５を備える半導体素子４を離型キャリア７ａの配線層２ａの上に位置合わせする。突起状電極５として使用できるものは先に実施の形態３において説明したとおりである。
【００７６】
その後、図５（ｃ）に示すように、半導体素子４をフリップチップ実装する。半導体素子４の配線層２ａへのフリップチップ実装は、例えば、超音波放射と熱処理を実施して電極を電気的に接続する方法により実施される。その場合、加熱により、封止樹脂６も同時に硬化される。あるいは、フリップチップ実装は、半導体素子４を配線層２ａの上に位置合わせて積層した後、加熱加圧処理を施すことにより、半導体素子４と配線層２ａを電気的に接続させる方法により実施してよい。その場合には、加熱加圧の際に、封止樹脂６が同時に硬化されて、半導体素子４が離型キャリア７ａに固定される。あるいは、フリップチップ実装は、突起状電極５に導電性接着剤を転写した後、離型キャリア７ａの配線層２ａ上に位置合わせして、半導体素子４を配線層２ａの上に配置した後、加熱する方法により実施してよい。その場合、加熱により、導電性接着剤と封止樹脂６とが同時に硬化することとなる。あるいは、フリップチップ実装は、はんだから成る突起状電極５を形成した半導体素子４を離型キャリア７ａの配線層２ａの上に位置合わせして重ねた後、加熱することによりはんだを溶融して、半導体素子４と配線層２ａを電気的に接続することにより実施してよい。この場合、加熱の際に、同時に封止樹脂６が硬化されて、半導体素子４が離型キャリア７ａに固定される。いずれの方法を採用する場合においても、封止樹脂６が突起状電極５に付着しないように、半導体素子４をフリップチップ実装することが望ましい。かかる観点からは、加える圧力がより小さい（または圧力を加えない）実装方法が好ましく使用される。
【００７７】
▲２▼液状の封止樹脂を塗布する方法
図８を参照して、封止工程を液状の封止樹脂を用いて実施する方法を説明する。図８に示す方法は、液状の封止樹脂６を、半導体素子４をフリップチップ実装するとともに封止樹脂６を熱硬化させた後の封止樹脂６が突起状電極５と接しないような量で、塗布することを除いては、図４に示す方法と同様にして実施される。例えば、突起状電極５が半導体素子４に対してペリフェラル状に配置されている場合には、実装後の半導体素子４の機能素子形成面４ａと配線層２ａと突起状電極５とで形成される空間の体積を求め、求めた体積よりも封止樹脂６の体積が小さくなるように、封止樹脂６の量を選択して塗布する。具体的には、当該空間の体積の５〜８０％の量の封止樹脂６を塗布する（図８（ａ））。
【００７８】
次に、図８（ｂ）に示すように、突起状電極５を備える半導体素子４を離型キャリア７ａの配線層２ａの上に位置合わせする。それから、図８（ｃ）に示すように、半導体素子４を離型キャリア７ａの配線層２ａの上にフリップチップ実装し、かつ封止樹脂６を硬化させる。フリップチップ実装の方法および封止樹脂の硬化方法は先に▲１▼のシート状封止樹脂を貼付する方法に関連して説明したとおりであり、ここではその説明を省略する。
【００７９】
このようにして封止樹脂６が突起状電極５に付着しないように、半導体素子の実装工程および封止工程を実施する。図７および図８では、接続部における全ての電極が封止樹脂と接しないような形態を示している。別の形態において、例えば、図７に示す方法により実装および封止を行なう場合、シート状の封止樹脂６は、１つの半導体素子４と配線層２ａとの接続部において、封止後に一部の突起状電極５と接し、残りの突起状電極５とは接しないような形状および／または寸法に加工して、離型キャリア７ａに貼り付けてもよい。あるいは、図８に示す方法により実装および封止を行なう場合、液状の封止樹脂６は、１つの半導体素子４と配線層２ａとの接続部において、封止後に一部の突起状電極５と接し、残りの突起状電極５とは接しないような塗布量および／または塗布領域を選択して、離型キャリア７ａに塗布してもよい。
【００８０】
引き続き、半導体素子を内蔵する工程を、図９を参照して説明する。図９においては、図８に示す方法で半導体を実装し、接続部を封止したもの（即ち、図８（ｃ）に示すもの）を用いて、半導体素子を内蔵する工程を説明する。同様にして、図７に示す方法で実装・封止した半導体素子を、半導体素子内蔵工程に付し得ることはいうまでもない。
【００８１】
図９（ａ）に示す電気絶縁性基材８ａおよび８ｂ、それらに形成された貫通孔１１ａおよび１１ｂ、貫通孔１１ａおよび１１ｂに充填された導電性ペースト９、ならびに電気絶縁性基材１１ｂに形成される開口部１０については、実施の形態３に関連して説明したとおりである。図９（ｂ）は、配線層２ｂを有する離型キャリア７ｂ、電気絶縁性基材８ａおよび８ｂ、ならびに半導体素子４を実装した離型キャリア７ａを位置合わせする工程を示す。位置合わせ後、これらを重ね合わせることにより、半導体素子４を電気絶縁性基材８ｂに形成された開口部１０内に位置させる。
【００８２】
図９（ｃ）は、位置合わせして重ねた積層体を、プレスを用いて加熱加圧する工程を示している。図９（ｃ）に示す工程は、実施の形態３に関連して説明した図６（ｃ）と同様にして実施される。但し、実施の形態４においては、電気絶縁性基材８ａおよび８ｂに含まれる熱硬化性樹脂の粘度を低下させて流動させることにより、封止樹脂６と接していない突起状電極５を封止する必要がある。突起状電極５の周囲の空隙は微小であるため、これを充填するには、熱硬化性樹脂の流動性をより高くすることが望ましい。具体的には、この加熱加圧工程においては、電気絶縁性基材８ａおよび８ｂに含まれる熱硬化性樹脂が最低溶融粘度を示す温度をＴＬとしたときにＴＬ±２０℃の範囲内にある温度にて、積層体を一定時間保持することが好ましい。それにより、電気絶縁性基材８ａおよび８ｂを構成する材料の流動が促進されて、半導体素子４と配線層２ａとの間の空隙が充填されやすくなり、突起状電極５が電気絶縁性基材８ａおよび８ｂを構成する材料で取り囲まれた構成が得られやすくなる。更に加熱加圧を続けることで、電気絶縁性基材８ａおよび８ｂならびに導電性ペースト９に含まれる熱硬化性樹脂を完全に硬化させて、コア層１およびインナービア３を形成する。
【００８３】
電気絶縁性基材８ａおよび８ｂに含まれる熱硬化性樹脂を硬化させた後において、一部の突起状電極５の側周面の一部は、なお露出したままであってもよい。突起状電極５の周囲の空隙は微小であるために、その全てを完全に充填することは困難であることによる。即ち、コア層１には、半導体内蔵モジュールの機能に影響を及ぼさない限りにおいて、微小な空隙が存在していてもよい。コア層における微小な空隙の残存は、実施の形態４の製造方法に限られず、実施の形態３の製造方法または他の製造方法で製造した本発明の半導体内蔵モジュールについても許容される。
【００８４】
最後に、離型キャリア７ａおよび７ｂを剥離して、図９（ｄ）に示すような半導体内蔵モジュールを得る。このようにして半導体内蔵モジュールを製造する場合には、実施の形態３と同様に、モジュールを高密度化し得ることに加えて、突起状電極５がコア層１で封止されて（即ち、被覆されて）強固に固定されるから、内部応力が発生しにくい構造を有する、信頼性の高い半導体内蔵モジュールを提供できる。
【００８５】
実施の形態３に関連して説明したように、このようにして製造した半導体内蔵モジュールを用いても、多層モジュールを製造できる。また、得られたモジュールの一方または両方の面に形成された配線層の表面を半導体実装面として、図７または図８に示す実施・封止工程を実施し、次いで、図９に示す半導体素子内蔵工程を実施することにより、複数の層に半導体素子が内蔵されたモジュールを製造することができる。
【００８６】
以上、実施の形態３および実施の形態４として、本発明のモジュール製造方法を説明した。本発明の製造方法は上記の形態に限定されず、種々の応用例を有する。例えば、前述のように、コア層は半導体素子以外に受動部品をさらに内蔵してよい。そのようなコア層は、半導体素子が実装される配線層の上に、半導体素子を実装する前または後に受動部品を実装した後、上述の方法に従って電気絶縁性基材を積層することにより形成される。受動部品は、例えば、次の方法で実装される。まず、受動部品が実装される部分の配線層の表面に導電性接着剤またははんだをあらかじめ塗布する。導電性接着剤等を塗布した部分に、受動部品を実装し、さらに熱処理を施して、導電性接着剤を硬化させることにより、あるいははんだを溶融させることにより、受動部品と配線層を電気的に接続する。導電性接着剤としては、例えば、金、銀、銅、または銀−パラジウム合金を熱硬化性樹脂で混練したものを使用できる。
【００８７】
実施の形態３および４では、１個の半導体素子を実装して内蔵する方法を説明した。同様にして、半導体素子を同じ配線層上に複数個実装して、１つのコア層に複数個の半導体素子が内蔵されるようにしてもよい。また、本発明の製造方法は、得られた半導体内蔵モジュールまたは半導体内蔵回路基板の最外層の配線層の表面に、能動部品または受動部品等の回路部品を実装することをさらに含んでよい。その場合には、より高密度な半導体内蔵モジュールまたは半導体内蔵回路基板を提供できる。
【００８８】
実施の形態３および４では、電気絶縁性基材８ａの表面に配線層２ｂを有する離型キャリア７ｂを積層した。この離型キャリアに代えて、配線層を表面に有する回路基板または回路部品内蔵モジュールを、配線層が電気絶縁性基材と接するように積層して、加熱加圧により一体化させてもよい。
【００８９】
実施の形態３および４では、半導体素子を収容するための空間を、あらかじめ電気絶縁性基材に形成した。この空間は必ずしも形成する必要はなく、半導体素子の厚さが薄い（例えば０．１ｍｍ以下である）場合には、そのような空間を形成せずに、半導体素子を電気絶縁性基材に押し込んで内蔵させてもよい。
【００９０】
【実施例】
以下、実施例により本発明をさらに詳細に説明する。
【００９１】
（実施例１）
実施例１では、上述の実施の形態１の半導体内蔵モジュールを（ｉ）〜（iii)の手順に従って製造した。
（ｉ）半導体素子の実装および接続部の封止
まず、配線層を有する離型キャリアを作製した。本実施例では、厚さ７０μｍの銅箔を離型キャリアとし、これの一方の表面に更に厚さ１０μｍの銅を電解メッキ法で析出させた。続いて、電解メッキにより析出させた銅を、フォトリソグラフィ法を用いて化学エッチングし、所定の配線パターンを有する配線層を形成した。
【００９２】
このようにして作製した配線層を有する離型キャリア上に半導体素子をフリップチップ実装した。本実施例では、１０ｍｍ角、厚さ０．３ｍｍの半導体素子を用いた。半導体素子の機能素子形成面には、予め金ワイヤボンディング法により高さ７０μｍの金バンプを突起状電極として形成した。本実施例においては、シート状の封止樹脂を用いる封止方法を採用した。ここでは、厚さ４０μｍのシート状封止樹脂（日立化成社製のＵＦ−５１１）を用いた。このシート状封止樹脂を、その面積が８０平方ｍｍとなるように加工した後、離型キャリアの半導体素子を実装する領域に貼り付けた。次に、半導体素子を、離型キャリアの配線層と位置合わせした後に、フリップチップ実装した。フリップチップ実装は、半導体素子の背面から加圧すると同時に加熱して実施した。加熱温度は２００℃、圧力は３ＭＰａ、加熱加圧時間は１５秒とした。その結果、電極と配線層とが電気的に接続されるとともに、封止樹脂が硬化した。封止樹脂の硬化により、半導体素子と配線層とは強固に固定された。また、加圧により突起状電極の高さは３０μｍとなった。シート状の封止樹脂を上記のように加工して半導体素子の実装および接続部の封止を実施したところ、封止樹脂の外縁が半導体素子の外縁のいずれの箇所からもはみ出ない構成が得られた。
【００９３】
（ii）電気絶縁性基材の作製
電気絶縁性基材は、無機質フィラーと熱硬化性樹脂との混合物から、シート状物を形成し、これに貫通孔を形成して導電性ペーストを充填することにより製造した。シート状物を構成する材料は、所定の容量の容器に無機質フィラーおよび熱硬化性樹脂、ならびに必要に応じて粘度調整のための溶剤を投入し、容器自身を回転（自転）させながら公転させる混合撹拌機を用いて混合することにより調製した。この混合方法によれば、比較的粘度が高くても、無機質フィラーの分散状態を良好なものとする（即ち、均一な分散を得る）ことができる。本実施例では、熱硬化性樹脂としてエポキシ樹脂を１０重量％（硬化剤を含む）、および無機質フィラーとしてシリカフィラーを９０重量％含む混合物を、この混合撹拌機で１０分間混合して調製した。
【００９４】
混合撹拌により得たペースト状の混合物を所定量取り出し、離型フィルムの上に滴下した。離型フィルムとして、厚さが７５μｍであり、表面にシリコンによる離型処理が施されたポリエチレンテレフタレートフィルムを用いた。離型フィルム上に滴下した混合物の上に同じ離型フィルムを更に重ねて三層構造とし、プレス機で一定の厚さとなるようにプレスした。次に、一方の離型フィルムを剥離した後、シート状になった混合物を、片面に離型フィルムが付着したままの状態で加熱した。加熱は、混合物の粘着性が無くなり、かつ混合物中に溶剤が含まれる場合には当該溶剤が除去される条件にて実施した。本実施例では、加熱温度を１２０℃として、１５分間処理した。加熱処理の結果、前記混合物は、粘着性のないシート状物となった。また、加熱は、混合物中の熱硬化性のエポキシ樹脂が半硬化状態（Ｂステージ）となるように実施した。これは、後の半導体素子内蔵工程において、加熱によりエポキシ樹脂の粘度を低下させて流動させる必要があることによる。
【００９５】
このようにして作製したシート状物を所定の大きさにカットし、炭酸ガスレーザを用いてピッチが０．２ｍｍ〜２ｍｍの等間隔の位置に直径０．１５ｍｍの貫通孔を形成した。導電性ペーストを、球形状の銅粒子８５質量％と、樹脂成分として、ビスフェノールＡ型エポキシ樹脂（油化シェルエポキシ社製「エピコート８２８」（商品名））３質量％と、グルシジルエステル系エポキシ樹脂（東都化成社製「ＹＤ−１７１」（商品名））９質量％と、硬化剤としてアミンアダクト硬化剤（味の素社製「ＭＹ−２４」（商品名））３質量％とを三本ロールを用いて混練して調製した。得られた導電性ペーストをスクリーン印刷法により貫通孔に充填し、電気絶縁性基材を得た。
【００９６】
本実施例では、厚さ０．１ｍｍの電気絶縁性基材ａと、厚さ０．３ｍｍの電気絶縁性基材ｂとを作製し、電気絶縁性基材ｂには、上記（ｉ）で実装した半導体素子の機能素子形成面と略同じ面積および形状を有し、厚さ方向を貫通する開口部をレーザ加工により形成した。
【００９７】
（iii）半導体素子の内蔵
（ｉ）で得た半導体を実装した離型キャリアの上に、電気絶縁性基材ｂ、電気絶縁性基材ａ、および（ｉ）で説明した方法に従って配線層を形成した別の離型キャリアがこの順に積層されるように位置合わせした後、これらを重ね合わせて積層体を得た。このとき、電気絶縁性基材ａの上に積層される離型キャリアは、その配線層が電気絶縁性基材ａと接するように配置した。次に、積層体を熱プレスを用いてプレス温度１８０℃、圧力１ＭＰａで１時間加熱加圧した。これにより、電気絶縁性基材中のエポキシ樹脂は、その粘度が一旦低下した後で硬化し、その結果、電気絶縁性基材はコア層となった。また、この実施例では、エポキシ樹脂の粘度が低下している間に、半導体素子と配線層との間の封止樹脂が位置しない部分に、電気絶縁性基材を構成する材料が流入したため、コア層が封止樹脂とともに接続部を補強する構成が得られた。また、この加熱加圧により、導電性ペースト中のエポキシ樹脂も硬化し、その結果、コア層を介して対向する配線層同士を電気的に接続するインナービアが形成された。続いて、コア層の両方の面に位置する離型キャリアを剥離した。離型キャリアの配線層を形成した面は、光沢面を有する平滑な面であり、また、配線層が、電解メッキによってコア層と接する面が凹凸を有するように形成され、当該凹凸がアンカー効果によってコア層に密着しているために、剥離工程においては離型キャリアだけを剥離させることができる。
【００９８】
このようにして実施の形態１の半導体内蔵モジュールを作製した。本実施例では、半導体素子と半導体素子に最も近接させるインナービアとの間の距離ｄが異なる下記の３種類のサンプル（各サンプルのＮ数は５）を作製して、各モジュールの信頼性を評価した。
サンプルａ：ｄ＝０．５ｍｍ；
サンプルｂ：ｄ＝０．７５ｍｍ；
サンプルｃ：ｄ＝１．００ｍｍ。
いずれのサンプルも、半導体素子は前述のように１０ｍｍ×１０ｍｍ、厚さ３ｍｍであり、インナービアの直径は１５０μｍであった。
【００９９】
各モジュールの信頼性は、吸湿リフロー試験および熱衝撃試験（温度サイクル試験）を実施して評価した。具体的には、吸湿リフロー試験は、８５℃、８５％ＲＨ条件下で１６８時間保持した半導体内蔵モジュールを、最高温度が２６０℃であるベルト式リフロー試験機を用いて２０秒間のサイクルを３回繰り返すことにより実施した。温度サイクル試験は、１２５℃の温度で３０分間保持した後、−４０℃の温度で３０分間保持する工程を、１５００サイクル繰り返すことにより実施した。各モジュールはインナービア接続信頼性および半導体素子接続信頼性により評価した。インナービア接続信頼性は、試験後のインナービア接続抵抗値が、試験前の値から１０％未満変化したものを「良」とし、断線が生じたり接続抵抗が試験前の値から１０％以上変化したものを「不良」として評価した。同様に、半導体素子接続信頼性は、内蔵した半導体素子と配線層との接続部において、試験後の接続抵抗値が試験前の値から１０％未満変化したものを「良」とし、断線が生じたものまたは試験後の接続抵抗が試験前の値から１０％以上変化したものを「不良」として評価した。
【０１００】
いずれのサンプルも、吸湿リフロー試験後のインナービア接続信頼性および半導体接続信頼性はすべて「良」であった。また、いずれのサンプルも、温度サイクル試験後のインナービア接続信頼性および半導体素子接続信頼性はすべて「良」であった。さらに、各試験を実施した後、内蔵した半導体素子においてクラックの発生は観察されず、超音波探傷装置でも特に異常は認められなかった。
【０１０１】
このように本発明の半導体内蔵モジュールは、封止樹脂の外縁が半導体素子の外縁からはみ出ない構成を有しているために、インナービアが予め形成された電気絶縁性基材を積層して半導体素子を内蔵させる場合でも、インナービアを半導体素子に近づけて配置させることができる。より具体的には、本発明のモジュールによれば、半導体素子の外縁とインナービア中心との間の距離を０．５〜１ｍｍと短くして、インナービアを半導体素子に近づけて配置しても、高い信頼性を確保できる。
【０１０２】
（実施例２）
実施例２では、上述の実施の形態２の半導体内蔵モジュールを（ｉ）〜（iii)の手順に従って製造した。
（ｉ）半導体素子の実装および接続部の封止
実施例１で用いた方法と同じ方法で、配線層を有する離型キャリアを作製した。この離型キャリア上に半導体素子をフリップチップ実装した。本実施例では、１０ｍｍ角、厚さ０．３ｍｍの半導体素子を用いた。半導体素子の機能素子形成面には、予め金ワイヤボンディング法により金バンプを突起状電極として形成した。突起状電極は、ペリフェラル配置した。本実施例においては、液状の封止樹脂を用いる封止方法を採用した。ここでは、ナガセケムテックス社製のＴ６９３／ＵＦＲ１０５を用いた。この液状封止樹脂０．９ｍｌを、離型キャリアの半導体素子を実装する領域の中央部に、実装後の突起状電極と接触しないように塗布した。次いで、半導体素子に形成した突起状電極に導電性接着剤（ナミックス社製Ｈ９８０７）を転写した後、離型キャリアの配線層と位置合わせした後に、フリップチップ実装した。フリップチップ実装は、１１０℃で５分間加熱して実施した。その結果、導電性接着剤が硬化して突起状電極と配線層とが電気的に接続されるとともに、封止樹脂が硬化した。このようにして実装した結果、封止樹脂が突起状電極を封止しておらず、突起状電極の側周面が露出したままである構成を得ることができた。
【０１０３】
（iii）半導体素子の内蔵
実施例１で作製した電気絶縁性基材ａおよびｂと同じものを、実施例１で採用した方法と同じ方法で製造し、これを半導体素子の内蔵に使用した。本実施例でも、実施例１と同様にして、半導体素子を実装した離型キャリアの上に、電気絶縁性基材ｂ、電気絶縁性基材ａ、および配線層を有する別の離型キャリアがこの順に積層されるように位置合わせした後、これらを重ね合わせて積層体を得た。次に、得られた積層体を、熱プレスを用いて電気絶縁性基材に含まれる熱硬化性樹脂が最低溶融粘度を示す温度をＴＬとしたときにＴＬ±２０℃の範囲内にある１２０℃の温度で、１ＭＰａの圧力を加えて、５分間加熱加圧した。この加熱加圧工程の間、電気絶縁性基材中の熱硬化性樹脂は、その粘度が低下して流動しやすくなる。そのため、この工程の間に、電気絶縁性基材を構成する材料は、小さい体積の空間にも入りこみ、半導体素子の接続部における電極の周囲の空隙を充填する。その結果、電極が電気絶縁性基材の材料で囲まれる構成となる。次いで、加熱温度を上昇させて１８０℃で、圧力１ＭＰａのままで６０分間保持した。これにより、電気絶縁性基材中のエポキシ樹脂が硬化して、電気絶縁性基材はコア層となった。また、この加熱加圧により、導電性ペースト中のエポキシ樹脂も硬化し、コア層を介して対向する配線層同士を電気的に接続するインナービアが形成された。続いて、コア層の両方の面に位置する離型キャリアを剥離した。
【０１０４】
このようにして実施の形態２の半導体内蔵モジュールを作製した。本実施例においても、半導体素子と半導体素子に最も近接させるインナービアとの間の距離ｄが異なる下記の３種類のサンプル（各サンプルのＮ数は５）を作製して、各モジュールの信頼性を評価した。
サンプルａ：ｄ＝０．５ｍｍ；
サンプルｂ：ｄ＝０．７５ｍｍ；
サンプルｃ：ｄ＝１．００ｍｍ。
いずれのサンプルも、半導体素子は前述のように１０ｍｍ×１０ｍｍ、厚さ３ｍｍであり、インナービアの直径は１５０μｍであった。
【０１０５】
各モジュールの信頼性は、吸湿リフロー試験および熱衝撃試験（温度サイクル試験）を実施して評価した。吸湿リフロー試験は実施例１で説明した方法に従って実施した。温度サイクル試験は、１２５℃の温度で３０分間保持した後、−４０℃の温度で３０分間保持する工程を、２０００サイクル繰り返すことにより実施した。各モジュールは、インナービア接続信頼性および半導体素子接続信頼性により評価した。それぞれの信頼性の評価基準は実施例１で説明した基準と同じである。
【０１０６】
いずれのサンプルも、吸湿リフロー試験後のインナービア接続信頼性および半導体接続信頼性はすべて「良」であった。また、いずれのサンプルも、温度サイクル試験後のインナービア接続信頼性および半導体接続信頼性はすべて「良」であった。さらに、各試験を実施した後、半導体素子においてクラックの発生は観察されず、超音波探傷装置でも特に異常は認められなかった。
【０１０７】
このように、最終的なモジュールにおいて電極を封止樹脂ではなく電気絶縁性基材を構成する材料で封止する構成とすることにより、半導体素子の外縁とインナービア中心との間の距離を０．５〜１ｍｍと短くして、インナービアを半導体素子に近づけて配置しても、高い信頼性を示すモジュールを得ることができる。
【０１０８】
【発明の効果】
以上において説明したように、本発明の半導体内蔵モジュールは、半導体素子と配線層との接続部において、封止樹脂の外縁が半導体素子の外縁からはみ出ない構成を有することを特徴とする。この特徴によれば、配線層同士を接続するインナービアを半導体素子に近接させて形成することが可能であるから、高密度な半導体内蔵モジュールを得ることができる。本発明の半導体素子内蔵モジュールは、配線層に実装した半導体素子を、予めインナービア（即ち、導電性ペーストが充填された貫通孔）が形成された電気絶縁性基材を、半導体素子の上に積層することを含む製造方法により好ましく製造される。そのような製造方法においては、半導体素子に近接してインナービアが配置されている場合でも、インナービアと封止樹脂とが干渉（即ち、衝突）しない。したがって、この製造方法によれば、予め形成されたインナービアと配線層とを精度良く位置合わせして、且つ効率良く、高密度な配線基板を製造することが可能である。
【図面の簡単な説明】
【図１】 本発明の半導体内蔵モジュールの実施の形態１を模式的に示す断面図である。
【図２】 本発明の半導体内蔵モジュールの実施の形態２を模式的に示す断面図である。
【図３】 （ａ）〜（ｃ）は、実施の形態１の半導体内蔵モジュールを製造するために、半導体素子を実装し、封止樹脂で封止する工程の一例をそれぞれ模式的に示す。
【図４】 （ａ）〜（ｃ）は、実施の形態１の半導体内蔵モジュールを製造するために、半導体素子を実装し、封止樹脂で封止する工程の別の例をそれぞれ模式的に示す。
【図５】 （ａ）〜（ｃ）は、実施の形態１の半導体内蔵モジュールを製造するために、半導体素子を実装し、封止樹脂で封止する工程のさらに別の例をそれぞれ模式的に示す。
【図６】 （ａ）〜（ｄ）は、実施の形態１の半導体内蔵モジュールを製造するために、半導体素子を内蔵する工程をそれぞれ模式的に示す。
【図７】 （ａ）〜（ｃ）は、実施の形態２の半導体内蔵モジュールを製造するために、半導体素子を実装し、封止樹脂で封止する工程の一例をそれぞれ模式的に示す。
【図８】 （ａ）〜（ｃ）は、実施の形態２の半導体内蔵モジュールを製造するために、半導体素子を実装し、封止樹脂で封止する工程の別の例をそれぞれ模式的に示す。
【図９】 （ａ）〜（ｄ）は、実施の形態２の半導体内蔵モジュールを製造するために、半導体素子を内蔵する工程をそれぞれ模式的に示す。
【図１０】 従来の半導体内蔵モジュールを模式的に示す断面図である。
【符号の説明】
１，１０１...コア層、２ａ，２ｂ，１０２...配線層、３，１０３...インナービア、４，１０４...半導体素子、５，１０５...突起状電極、６，１０６...封止樹脂、７ａ，７ｂ...離型キャリア、８ａ，８ｂ...電気絶縁性基材、９...導電性ペースト、１０...開口部、１１ａ，１１ｂ...貫通孔、２０...注射針。
【発明の属する技術分野】
本発明は、半導体素子が内蔵されている半導体内蔵モジュールとその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の高性能化および小型化の要求に伴い、半導体の高密度化および高機能化が要望されている。そのため半導体素子や部品を３次元的に実装し、実装面積を縮小する３次元実装技術の開発が盛んに行われている。３次元実装は半導体素子間や部品間の電気配線を短くすることができるので、高周波特性において優れるという利点を有する。以下図面を参照しながら、従来の３次元実装技術を用いて製造した半導体内蔵モジュールの一例を説明する。なお、本明細書において「モジュール」という用語は、単体として機能を有する１つのデバイスだけでなく、１つのデバイスにおける一部の構成をも意味する用語として使用される。
【０００３】
図１０に従来の３次元実装技術を用いて製造した半導体内蔵モジュールの断面図を示す。図１０に示す半導体内蔵モジュールは、電気絶縁性基材からなるコア層１０１と、所定の配線パターンに形成された配線層１０２と、コア層１０１の両側に位置する配線層１０２同士を電気的に接続する、貫通孔内に導電性樹脂が充填されて成るインナービア１０３と、コア層１０１の内部に配置され、配線層１０２と電気的に接続している半導体素子１０４とを含む。半導体素子１０４は配線層１０２の上にフリップチップ実装されており、半導体素子に形成された突起状電極１０５を介して電気的に接続している。半導体素子１０４の機能素子形成面（即ち、回路等、当該素子の機能を発揮するために必要な要素が位置している面）と配線層１０２との間には、封止樹脂１０６が充填されている。この封止樹脂１０６は半導体素子１０４の端面部分よりはみ出しており、図示した矢印ａの方向から見ると、その外縁は半導体素子１０４の外縁の周囲を取り囲むものとして観察される（特開２００１−２４４６３８号公報（特許文献１）参照）。
【０００４】
【特許文献１】
特開２００１−２４４６３８号公報
【０００５】
【発明が解決しようとする課題】
上記の構成を有する半導体内蔵モジュールは、半導体素子を、例えば、離型キャリア等に形成された配線層の上に実装した後、これに予めインナービアが形成された電気絶縁性基材を積層し、加熱加圧により、半導体素子を電気絶縁性基材に埋設させる方法により製造される。そのような製造方法は、インナービアの貫通孔内に導電性樹脂を充填する工程が簡易に実施できる、ならびにインナービアを形成する工程を広い範囲から選択できるという利点を有する。しかしながら、この製造方法を用いる場合には、封止樹脂が半導体素子の端面部分からはみ出ている部分にインナービアを配置することができない。これは、電気絶縁性基材を積層する際に、インナービアを、その形状を崩すことなく、封止樹脂がはみでている部分に貫通させることができず、その結果、配線層同士を良好に接続できなくなることによる。また、封止樹脂がはみでている部分には、受動部品を配置することもできない。このように、半導体素子からはみ出た封止樹脂は、インナービアおよび受動部品等を配置できる面積を減少させる。その結果、所定の数および寸法のインナービアおよび受動部品等を配置すべき場合には、半導体内蔵モジュールの面積を大きくせざるを得ず、電子機器の小型化という要請に反しているという課題があった。
【０００６】
【課題を解決するための手段】
上記課題を解決するため検討した結果、従来、図１０に示すように封止樹脂の外縁が半導体素子の外縁からはみ出るようにするのは、半導体を内蔵しない、いわゆる表面実装の技術をそのまま半導体内蔵モジュールの製造に適用していることによることが判った。表面実装の場合には、半導体素子と基板との間の固定を強固なものとして、実装信頼性を向上させる必要がある。しかしながら、半導体素子を内蔵する場合には、半導体素子全体が電気絶縁性基材であるコア層に囲まれて強固に固定されるので、封止樹脂の外縁が半導体素子の外縁からはみ出るほど封止樹脂を使用しなくとも、実用上問題のないことが判った。
【０００７】
本発明はかかる知見に基づいてなされたものであり、下記の構成を有する半導体内蔵モジュールを提供する。即ち、本発明は、
無機質フィラーおよび熱硬化性樹脂を含む電気絶縁性基材からなるコア層と、
当該コア層の両面に形成された配線層と、
当該コア層内に形成され、当該配線層同士を電気的に接続するインナービアと、
当該コア層内に内蔵された半導体素子
とを有する半導体内蔵モジュールであって、半導体素子がフリップチップ実装によりいずれか一方の配線層に接続されており、当該フリップチップ実装された半導体素子の機能素子形成面と配線層との間に封止樹脂が位置し、当該封止樹脂の外縁の少なくとも一部が、当該半導体素子の外縁と重なって又は外縁の内側に位置する半導体内蔵モジュールを提供する。この構成によれば、封止樹脂の外縁が半導体素子の外縁を越えて存在しない部分において、インナービアおよび／または受動部品を半導体素子により近づけて配置することが可能となる。また、この半導体内蔵モジュール（以下、単に「モジュール」と呼ぶ場合がある）において、封止樹脂の外縁が半導体素子の外縁を越えない部分では、コア層を構成する材料が流入して硬化することにより、接続部の固定に寄与する。したがって、本発明のモジュールは、封止樹脂の量を従来のモジュールと比較して少なくしても、接続部において、従来のものと同等またはそれ以上の信頼性が確保されるという特徴をも有する。なお、本発明を構成する半導体素子は、例えば、トランジスタ、ＩＣ、またはＬＳＩ等である。半導体素子は、半導体ベアチップであってもよい。
【０００８】
本発明のモジュールにおいては、封止樹脂の外縁の全部が、半導体素子の外縁の内側に位置することが好ましい。その場合には、半導体素子の外縁のいずれの箇所にもインナービアまたは受動部品を半導体素子により近接させて配置でき、回路基板を更に高密度化することができる。
【０００９】
一般に半導体素子は、機能素子形成面の形状が正方形または長方形（以下、これらを総称して「矩形」と呼ぶ場合がある）である。半導体素子が矩形である場合には、封止樹脂の外縁が、半導体素子の外縁の少なくとも一辺と重なって又は少なくとも一辺の内側に位置することが好ましい。その場合でも、当該少なくとも一辺において、インナービアまたは受動部品を半導体素子に近接させて配置でき、回路基板の高密度化に寄与する。
【００１０】
半導体の機能素子形成面がいずれの形状であっても、半導体素子の外縁全体の２０％以上の部分で封止樹脂の外縁が半導体素子の外縁と重なる又は半導体素子の外縁の内側に位置することが好ましい。半導体素子の外縁全体の２０％未満の部分においてのみ、封止樹脂の外縁がはみ出ていない場合には、十分な高密度化を図ることができないことがある。
【００１１】
本発明のモジュールにおいては、封止樹脂の側周面がコア層と接している。即ち、本発明のモジュールは、封止樹脂の外縁が半導体素子の外縁の内側に位置する部分での半導体素子と配線層との間の領域は、コア層を構成する材料で充填されており、半導体素子と配線層との接続部は封止樹脂およびコア層の材料のいずれか一方で封止されている。かかる構成により、半導体素子はモジュール内で強固に固定される。
【００１２】
本発明のモジュールはまた、フリップチップ実装された半導体素子と配線層とを接続する突起状電極のうち、少なくとも１つの突起状電極がコア層を構成する材料で封止されている、即ち、コア層を構成する材料で取り囲まれている（または被覆されている）ものであることが好ましい。突起状電極が、モジュールのコア層の材料、即ち無機質フィラーを含む熱硬化性樹脂で封止されることにより、内部応力が発生しにくく、実装信頼性をより向上させることが可能となる。
【００１３】
本発明はまた、上記本発明のモジュールを製造する方法をも提供する。本発明が提供する半導体内蔵モジュールの製造方法は、
（１）離型キャリアの表面に形成された配線層の上に、半導体素子をフリップチップ実装する工程、
（２）無機質フィラーおよび未硬化状態の熱硬化性樹脂を含む電気絶縁性基材に貫通孔を形成し、当該貫通孔にインナービアとなるべき導電性樹脂組成物（一般には導電性ペースト）を充填する工程、
（３）半導体素子をフリップチップ実装した離型キャリアに、電気絶縁性基材を半導体素子の上に積層するとともに、電気絶縁性基材の離型キャリアと接する面とは反対側の面に、配線層を有する別の離型キャリアを積層する工程、
（４）封止樹脂の外縁の少なくとも一部が半導体素子の外縁と重なる又は半導体素子の外縁の内側に位置するように、封止樹脂を用いて半導体素子と配線層との接続部を封止する工程、および
（５）加熱加圧により、電気絶縁性基材に含まれる熱硬化性樹脂を流動させた後、当該熱硬化性樹脂、および貫通孔内の導電性樹脂組成物を硬化させる工程
を少なくとも含む。この製造方法においては、最終的なモジュールにおいてインナービアとなる、導電性樹脂組成物が充填された貫通孔を予め設けた電気絶縁性基材を使用する。よって、この製造方法は、特許文献１に記載のように、電気絶縁性基材を積層して半導体素子を内蔵させた後にインナービアを形成すること要しない。このことは、インナービア用の貫通孔を形成する工程で、半導体素子が実装されている基板にダメージが加わえられないこと、ならびにフィルドビア（底が蓋をされているインナービア）に導電性ペーストを充填する難しい工程を必要としないことを意味する。また、インナービア用の貫通孔を形成する方法として、レーザ以外のパンチングといった簡便な方法を採用することも可能である。したがって、この製造方法によれば、インナービア用貫通孔の形成と、導電性ペーストの充填をより簡単に実施できる。
【００１４】
電気絶縁性基材において、導電性樹脂組成物が充填された貫通孔が半導体素子に近接するように配置されていても、工程（４）で、当該位置において封止樹脂の外縁が半導体素子の外縁からはみ出ないように封止を行なえば、最終的に得られるモジュールにおいてインナービアと封止樹脂との干渉（即ち、衝突）による接続不良は生じない。このことは本発明の製造方法の重要な特徴である。
【００１５】
本発明の製造方法において、上記工程（４）は、具体的には、下記の▲１▼〜▲３▼、即ち、
▲１▼上記工程（１）を実施する前に、シート状の封止樹脂を貼付する、
▲２▼上記工程（１）を実施する前に、封止樹脂を塗布する、
▲３▼上記工程（１）を実施した後に、半導体素子と配線層との間に封止樹脂を注入する
のいずれか１つを含む方法により実施される。いずれの方法を採用する場合も、上記工程（４）が終了したときに、封止樹脂の外縁の少なくとも一部が半導体素子の外縁を越えないように、封止樹脂の量を調節して封止工程を実施する必要がある。上記▲３▼の方法を採用する場合には、樹脂を注入する部分では、封止樹脂の外縁が半導体素子の外縁からはみ出ることがある。しかし、樹脂を注入する部分以外の部分では、封止樹脂の外縁は半導体素子の外縁からはみ出ないので、▲３▼の方法も好ましく使用される。
【００１６】
本発明の製造方法において、上記工程（１）、即ち半導体素子を実装する工程は、半導体素子と配線層との間を電気的に接続する工程である。したがって、上記工程（１）は、半導体素子の機能素子形成面−突起状電極−配線層をこの順に積層することを含み、場合によりさらに加熱処理、超音波放射処理、および加圧処理のいずれか１つ又は複数の処理を施すことを含む。これらの処理によって、半導体素子と配線層との間の接続が確実にされるとともに、封止樹脂が硬化されることがある。換言すれば、工程（４）において、封止樹脂を硬化させる処理（具体的には加熱処理）は、工程（１）と同時に実施されることがある。尤も、工程（４）において封止樹脂を硬化させる処理は、工程（１）と同時に行なう必要は必ずしもなく、半導体素子の実装が完了してから（即ち、工程（１）が終了してから）実施してよい。
【００１７】
上記▲１▼および▲２▼の方法を応用して、半導体素子と配線層とを接続する突起状電極のうち、少なくとも１つの突起状電極がコア層の材料で封止された構成のモジュールを製造することができる。より具体的には、少なくとも１つの突起状電極の側周面が露出したままとなるように、位置および量を適切に選択して封止樹脂を塗布する、あるいは適切な形状を選択してシート状の封止樹脂を貼付することにより、工程（４）を実施する。突起状電極の側周面が露出したままの状態は、封止樹脂が突起状電極と接しないように、封止樹脂を塗布しまたは貼付することによって達成される。そのように工程（４）を実施すると、半導体素子と配線層との接続部において、突起状電極の側周面付近の領域は、工程（５）において、加熱加圧の際に電気絶縁性基材を構成する材料で充填される。その結果、当該突起状電極はコア層の材料で封止されて、強固に固定される。
【００１８】
突起状電極をコア層の材料で封止する場合、工程（５）は、好ましくは、電気絶縁性基材に含まれる熱硬化性樹脂が最低溶融粘度を示す温度をＴＬとした場合にＴＬ±２０℃の範囲内にある温度で保持することを含むように実施される。熱硬化性樹脂は昇温させていくと、ある温度までは粘度が低下し、その後さらに温度を上げると粘度が上昇する性質を一般に有する。本明細書において、「最低溶融粘度」とは、昇温したときに変化する粘度のうち最も低い粘度をいい、この粘度を示す温度を「最低溶融粘度を示す温度」という。かかる温度付近で保持することにより、熱硬化性樹脂の粘度が低下して十分な流動性を有することとなるため、電気絶縁性基材を積層した後、電極の周囲に形成される微小な空隙がより良好に充填されることとなる。
【００１９】
本発明の製造方法においては、無機質フィラーと未硬化状態の熱硬化性樹脂を含む電気絶縁性基材に、半導体素子を収容するための空間を形成する工程を更に実施してよい。この工程は、半導体素子の寸法（特に厚さ）が大きく、電気絶縁性基材を積層して加熱加圧しただけでは、電気絶縁性基材に半導体素子が十分に内蔵されない場合に実施することが好ましい。したがって、半導体素子を収容する空間は、少なくとも工程（３）を実施する前に電気絶縁性基材に形成する必要がある。
【００２０】
本発明の半導体内蔵モジュールは、回路基板または回路部品内蔵モジュールの表面に形成されたものであってよい。その場合には、本発明の製造方法において、工程（１）は、半導体素子を、回路基板または回路部品内蔵モジュールの表面に形成された配線層の上に半導体素子をフリップチップ実装する工程となる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。なお、本発明は下記の実施の形態に限定されるものではない。また、各図面において、同じ要素または部材は同じ符合を用いて示している。
【００２２】
以下の説明を含む本明細書において、ある層について単に「表面」というときは、特に断りのない限り厚さ方向に垂直な表面（主表面）をいい、厚さ方向に平行な表面を「側周面」または「端面」という。また、層またはシート状物の「上に」とは、当該層またはシート状物の「露出している主表面に」を意味する。例えば、「配線層の上に」という表現は、「配線層の露出した主表面に」と同義である。
【００２３】
（実施の形態１）
本発明の実施の形態１を、半導体内蔵モジュールの断面図を模式的に示す図１を参照して説明する。図１に示す半導体内蔵モジュールは、電気絶縁性基材からなるコア層１と、コア層１の両方の表面に密着しており、所定の配線パターンを有する配線層２ａおよび２ｂと、２つの配線層２ａおよび２ｂの間を電気的に接続するインナービア３と、配線層２ａに接続されコア層１の内部に配置された半導体素子４とを含む。半導体素子４はその主表面（即ち、機能素子形成面）が正方形である形状を有する。半導体素子４は、配線層２ａ上にフリップチップ実装されており、半導体素子４と配線層２ａとは電極５を介して電気的に接続されている。
【００２４】
半導体素子４の機能素子形成面４ａと配線層２ａとの間の領域には、図示するように、封止樹脂６とコア層１を構成する材料とが充填されている。これは、図示したモジュールにおいては、封止樹脂６の外縁が半導体素子４の端面（即ち、外縁）からはみ出していない構造であるため、半導体素子４の機能素子形成面４ａの外周部付近と配線層２ａとの間にコア層１が入りこんでいることによる。この構成のモジュールにおいては、封止樹脂６の外縁が半導体素子４の外縁の内側に位置するため、半導体素子４の近くにインナービア３を配置することができる。封止樹脂６の量は図１０に示す従来のモジュールにおけるそれと比較して少ないが、代わりにコア層１の材料が半導体素子４と配線層２ａとの間に入りこんでいる。即ち、半導体素子４と配線層２ａとは、封止樹脂６とコア層１の材料によって強固に固定されている。したがって、図示した構成によれば、高密度に配線が形成され、且つ半導体素子の実装信頼性の高い半導体内蔵モジュールを提供できる。
【００２５】
図１に示すモジュールにおいて、封止樹脂６は半導体素子４の外縁、即ち、正方形の四辺すべてからはみ出ていない。別の形態においては、正方形の四辺のうち、一辺、または対向もしくは隣接する二辺、または三辺において、封止樹脂６が半導体素子４の外縁からはみ出ないようにしてよい。そのような構成のモジュールにおいても、少なくとも封止樹脂６がはみ出ていない辺の近傍には、インナービア３を配置することができるので、配線の高密度化という効果を十分に達成できる。また、後述のように、本発明のモジュールは、半導体素子４を配線層２ａにフリップチップ実装し、さらに封止樹脂６で半導体素子４と配線層２ａとの接続部を封止してから、半導体素子４をコア層１に内蔵させる方法によって製造する。
【００２６】
次に、図１に示す各要素または部材を構成する材料を説明する。
封止樹脂６は無機質フィラーと熱硬化性樹脂とを含む混合物から成る。無機質フィラーとして、例えば、Ａｌ２Ｏ３、ＭｇＯ、ＢＮ、ＡｌＮおよびＳｉＯ２等から選択される１または複数の材料から成るものを用いることができる。熱硬化性樹脂として、例えば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂が好ましく用いられる。エポキシ樹脂は、耐熱性が特に高いことから特に好ましく使用される。無機質フィラーが、混合物に占める割合は、４０〜８０重量％であることが好ましい。また、無機質フィラーの平均粒子径は、０．１〜２０μｍであることが好ましい。封止樹脂６を構成する混合物は、さらに分散剤、着色剤、およびカップリング剤等から選択される１または複数の添加剤を含んでいてもよい。無機質フィラーおよび熱硬化性樹脂は上述したものに限定されず、他の無機材料から成るフィラーおよび他の樹脂成分を使用してよい。
【００２７】
コア層１は、無機質フィラーと熱硬化性樹脂とを含む混合物から成る。無機質フィラーとしては、例えば、Ａｌ２Ｏ３、ＭｇＯ、ＢＮ、ＡｌＮおよびＳｉＯ２等から選択される１または複数の材料から成るものを用いることができる。無機質フィラーが混合物に占める割合は、７０重量％〜９５重量％であることが好ましい。また、無機質フィラーの平均粒子径は、０．１μｍ〜１００μｍであることが好ましい。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂が好ましく用いられる。エポキシ樹脂は、耐熱性が特に高いため特に好ましく用いられる。混合物は、さらに分散剤、着色剤、カップリング剤および離型剤から選択される１または複数の添加剤を含んでいてもよい。無機質フィラーおよび熱硬化性樹脂は上述したものに限定されず、他の無機材料から成るフィラーおよび他の樹脂成分を使用してよい。
【００２８】
上述のように、封止樹脂６とコア層１とは、無機質フィラーおよび熱硬化性樹脂を含む点において共通する。したがって、両者は、同じ材料で構成されてもよい。
【００２９】
コア層１の両方の表面に形成される配線層２ａおよび２ｂは、ともに導電性を有する物質から成り、例えば、銅や導電性樹脂組成物から成る。配線層２ａおよび２ｂは、例えば、エッチングにより、所定の配線パターンを有するように形成される。具体的には、配線層２ａおよび２ｂは、電解メッキにより形成された厚さ１２μｍ〜３５μｍ程度の銅箔を離型キャリアの上に接着して一体化した後、エッチング等によりパターニングして所定の配線パターンを有する配線層を備えた離型キャリアを作製し、この離型キャリアを銅箔がコア層と接触するように積層した後、離型キャリアのみを剥離することにより形成できる。離型キャリアが金属箔である場合には、電解メッキにより銅の薄膜を析出させた後、パターニングすることにより、配線層を備えた離型キャリアを製造できる。このとき、コア層１と接触する銅箔の表面を粗化して、アンカー効果により配線層２ａおよび２ｂとコア層１との間の接着性を向上させることが望ましい。また、配線層２ａおよび２ｂを銅箔を用いて形成する場合には、コア層１との接着性および耐酸化性向上のため、表面をカップリング処理したもの、または表面に錫、亜鉛、ニッケルまたは金をメッキした銅箔を使用して配線層を形成してよい。
【００３０】
コア層１の内部に形成された、インナービア３は、例えば、熱硬化性の導電性物質から成る。インナービア３は、後述のように電気絶縁性基材に貫通孔を形成した後、この貫通孔に熱硬化性の導電性物質を充填することにより形成される。熱硬化性の導電性物質としては、例えば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。金属粒子として、金、銀、銅またはニッケル等から成る粒子を用いることができる。金、銀、銅およびニッケルは導電性が高いために好ましく用いられ、銅は導電性が高くマイグレーションも少ないため特に好ましく用いられる。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂を用いることができる。エポキシ樹脂は、耐熱性が高いため、特に好ましく用いられる。インナービア３が熱硬化性の導電性樹脂組成物から成る場合、導電性樹脂組成物が最終的に得られるモジュールにおいて熱硬化等して、配線層同士を電気的に接続する。本明細書では、２つの配線層を電気的に接続している状態にあるものを「インナービア」と称して、貫通孔に単に充填されている導電性樹脂組成物等と区別する。
【００３１】
半導体素子４と配線層２ａとを接続する突起状電極５は、例えば、導電性を有する金属から成る。この突起状電極の形状は特に限定されず、常套的に採用されているものから任意に選択してよい。突起状電極は、例えば、柱状、球状またはその他の形状であってよい。但し、突起状電極は、最終的なモジュールにおいて、製造過程で加えられた圧力により変形していることがある。一般に、突起状電極５は、モジュールにおいて、３〜２００μｍの高さを有する。突起状電極５を構成する金属としては、金、銅、アルミニウム、ニッケル、又ははんだなどを用いることができる。図示した形態においては、半導体素子４と配線層２ａとが突起状電極５のみによって接続されているが、両者は、突起状電極と導電性接着剤とによって接続してもよい。その場合、導電性接着剤は、突起状電極５の先端に位置して、配線層２ａと接触している。導電性接着剤としては、例えば、樹脂中に導電性フィラーを混入したものが使用される。
【００３２】
前述のように、図１に示す半導体内蔵モジュールは、図１０に示す従来の半導体内蔵モジュールと比較して、コア層１内のインナービア３を半導体素子４により近づけて配置することができる。したがって、本発明によれば、より小型の半導体内蔵モジュールを提供できる。
【００３３】
なお、実施の形態１に示すモジュールにおいては、コア層１の半導体素子４が実装されていない部分に、受動部品を配置して内蔵させてもよい。それにより、より高密度な半導体モジュールを提供できる。受動部品としては、チップ状の抵抗、チップ状のコンデンサ、チップ状インダクタ、膜状の抵抗、膜状のコンデンサ、または膜状のインダクタ等が用いられる。
【００３４】
上記においては、コア層１に半導体素子４が一つだけ内蔵された形態のものを説明した。半導体素子４は、コア層１に複数個内蔵されていてもよい。
【００３５】
また、コア層１の両面に形成された配線層２ａおよび２ｂの露出表面には能動部品および受動部品等の回路部品を実装してもよい。それにより、より高密度な半導体モジュールを提供できる。
【００３６】
図１に示すモジュールは、複数のコア層および配線層を含む回路基板の一層を構成してよい。例えば、図１に示すモジュールは、そのような回路基板の最外層を構成してよい。その場合、図１に示すモジュールのいずれか一方の配線層の表面には、別の回路基板が密着することとなる。あるいは、図１に示すモジュールは、２つの電気絶縁層に挟まれて多層構造の回路基板を構成してよい。その場合には、図１に示すモジュールの両方の配線層の表面に別の回路基板が密着することとなる。図１に示すモジュールの両方または一方の配線層の表面に密着する回路基板は、少なくとも１つの電気絶縁層と、少なくとも１つの配線層とを含む、片面配線基板または多層配線基板である。モジュールの両方または一方の配線層の表面に位置する回路基板は、好ましくは、電気絶縁層が無機質フィラーと熱硬化性樹脂とを含む混合物から成り、電気絶縁層がそれぞれインナービアを有し、各電気絶縁層の両方の表面に位置する配線層同士がインナービアで接続されたもの（即ち、全層樹脂ＩＶＨ基板）である。さらに、より好ましくは、この回路基板の電気絶縁層とモジュールのコア層１は同じ材料から成る。回路基板の電気絶縁層とモジュールのコア層１の材料が同じ場合には、コア層１と電気絶縁層との熱膨張係数の差が無くなるので、両者の界面で内部応力が生じにくくなり、信頼性の高い半導体内蔵モジュールを提供することができる。本発明のモジュールに密着させる他の回路基板としては、セラミック基板、ガラエポ基板、ポリイミド基板、および液晶ポリマ基板等を例示できる。
【００３７】
あるいは、回路基板に代えて、本発明の回路部品内蔵モジュールまたは本発明以外の回路部品内蔵モジュール（例えば、特許文献１に記載のもの）を、コア層１の一方または両方の表面に積層してよい。その場合には、複数の層に半導体素子が内蔵され、且つ各コア層の両方の表面に位置する配線層同士がインナービアで接続された、多層構造の半導体内蔵モジュールを得ることができる。
【００３８】
（実施の形態２）
本発明の実施の形態２を、半導体内蔵モジュールの断面図を示す図２を参照して説明する。図２に示すモジュールの基本的な構成（コア層１の材料、インナービア３による配線層２ａおよび２ｂ間の接続、および半導体素子４のフリップチップ実装等）は実施の形態１のそれと同じである。したがって、以下においては実施の形態１と異なる部分のみ説明する。
【００３９】
図２においては、フリップチップ実装された半導体素子４の機能素子形成面４ａと配線層２ａとを接続する突起状電極５が、コア層１を構成する材料により取り囲まれて封止されている点において、図１のものと異なる。図示した形態において、封止樹脂６は突起状電極５と接していない。このような構成によれば、突起状電極５が、半導体素子４全体を取り囲むコア層１と同じ材料で固定されるため、突起状電極５付近で内部応力等が発生しにくく、高い接続品質を得ることができる。図示するように、半導体素子４の機能素子形成面４ａの突起状電極が位置しない部分と配線層２ａとの間には封止樹脂６が充填されている。図２に示す構成のモジュールにおいて、封止樹脂６により封止されている領域は、図１のものと比較して小さい。しかし、この封止樹脂６もまた、半導体素子４と配線層２ａとの間の接続を補強し、本発明のモジュールを製造する過程において、実装した半導体素子４をコア層１内に安定的に内蔵させる等、安定したモジュールの製造に寄与する。但し、製造時における補強の効果は、封止樹脂６による封止領域が小さい分だけ、実施の形態１のものと比較して小さい。
【００４０】
実施の形態２は実施の形態１と比較して、封止樹脂６の外縁が、半導体素子４の外縁のより内側にあり、その結果、突起状電極５がコア層１の材料で封止された構成となっている。したがって、実施の形態２のモジュールにおいても、半導体素子４の近傍にインナービア３を形成することができるので、それにより高密度な半導体内蔵モジュールが提供される。
【００４１】
（実施の形態３）
次に、実施の形態３として、実施の形態１の半導体内蔵モジュールの製造方法を、図３〜図５、および図６を参照して説明する。前述したように、本発明の半導体内蔵モジュールの製造方法は、（１）半導体素子をフリップチップ実装する工程、（２）電気絶縁性基材に貫通孔を形成し、当該貫通孔に導電性樹脂組成物を充填する工程、（３）電気絶縁性基材を離型キャリアの配線層上に実装した半導体素子の上に積層し、且つ配線層を有する別の離型キャリアを電気絶縁性基材の上に積層する工程、（４）半導体素子と配線層との接続部を封止する工程、（５）加熱加圧により、電気絶縁性基材に含まれる熱硬化性樹脂を流動させた後、電気絶縁性基材およびインナービアに含まれる熱硬化性樹脂を硬化させる工程を含む。これらの工程（１）〜（５）は、半導体素子を実装し、接続部を封止する工程、即ち実装・封止工程（前記工程（１）および（４））と、実装した半導体素子を電気絶縁性基材に内蔵させる内蔵工程（前記工程（２）、（３）および（５））に大別される。図３〜図５は、それぞれ実装・封止工程を示し、図６は、半導体素子内蔵工程を示す。
【００４２】
まず、半導体素子の実装方法および接続部の封止方法として、図３〜図５に示す３種類の実装および封止方法をそれぞれ説明する。
【００４３】
▲１▼シート状の封止樹脂を用いる方法
図３を参照して、封止工程をシート状の封止樹脂を用いて実施する方法を説明する。シート状の封止樹脂を使用する場合には、半導体素子を実装する前に、図３（ａ）に示すように、配線層２ａを有する離型キャリア７ａにシート状の封止樹脂６を貼り付ける。離型キャリア７ａは、配線層２ａを後述のようにコア層１に転写した後、剥離されるものである。離型キャリア７ａは、ポリエチレンまたはポリエチレンテレフタレート等の有機樹脂から成るフィルム、または銅等の金属箔である。配線層２ａは、離型キャリア７ａに銅箔などの金属箔を接着剤で接着することにより、または離型キャリア７ａが金属箔である場合には電解メッキ法等で金属を析出させることにより、離型キャリア７ａ上に金属膜を形成した後、化学エッチング法等の公知の加工技術を利用して所望の配線パターンを形成することにより、離型キャリア７ａ上に形成できる。
【００４４】
シート状の封止樹脂６は、無機質フィラーと未硬化状態の熱硬化性樹脂の混合物をシート状に加工したものである。シート状の封止樹脂６は、具体的には次の手法に従って得る。まず、無機質フィラーと液状の未硬化状態にある熱硬化性樹脂を混合するか、あるいは溶剤に分散または溶解させることにより粘度を低下させた未硬化状態の熱硬化性樹脂と無機質フィラーとを混合して、ペースト状混練物を作製する。次に、離型シートの間にペースト状混練物を挟んでプレスすることにより、ペースト状混練物を一定の厚さを有するシート状物に成型する。液状の熱硬化性樹脂を使用する場合には、得られたシート状物に、熱処理を施して熱硬化性樹脂が半硬化した状態（Ｂステージ）にある、粘着性の無いシート状の封止樹脂６を得る。溶剤を用いて低粘度化した場合には、溶剤を例えば蒸発させることにより除去して、シート状物の粘着性を無くすとともに、熱硬化性樹脂の未硬化状態およびシート状物の可撓性を維持する。シート状の封止樹脂６を得る方法はこれに限られず、熱硬化性樹脂が完全には硬化していない状態にある限りにおいて任意の方法を採用してよい。
【００４５】
シート状の封止樹脂６は、適当な大きさに加工（例えば、カット）して、離型キャリア７ａの配線層２ａの表面に積層する。シート状の封止樹脂６の寸法は、半導体素子４をフリップチップ実装し、さらに封止樹脂６を硬化させた後で、半導体素子４を真上（即ち、機能素子形成面とは反対側の面の上）から見たときに、半導体素子４の外縁から封止樹脂６の外縁がはみ出ないように選択する。具体的には、実装後（実装時に加圧される場合には加圧後）の半導体素子４の機能素子形成面４ａと配線層２ａとの間に形成される空間の体積を求め、シート状の封止樹脂６の体積が求めた空間体積の６０〜９５％となるように加工する。シート状の封止樹脂６の体積は、厚さと面積とから決定することができる。
【００４６】
次に、図３（ｂ）に示すように、突起状電極５を備える半導体素子４を離型キャリア７の配線層２ａの上に位置合わせする。突起状電極５として、例えば、金、銅、ニッケル等をメッキ処理により析出させたもの、または金ワイヤボンディング法で作製したバンプ等を使用できる。
【００４７】
その後、図３（ｃ）に示すように、半導体素子４を離型キャリア７の配線層２ａ上にフリップチップ実装する。実装は、加熱加圧処理を施して行なう。この加熱加圧の際に、封止樹脂６が同時に硬化して、半導体素子４を離型キャリア７ａに固定する。このようにして半導体素子４と配線層２ａを電極５を介して電気的に接続するとともに、その接続部を封止する。別法として、フリップチップ実装は、超音波放射と加熱処理を実施して、電極５と配線層２ａとを電気的に接続する超音波接合方式等を採用してもよい。また、封止樹脂６には、突起状電極５と配線層２ａとの接続を補助するために、異方性の導電性フィラーが混入していてもよい。
【００４８】
このようにしてシート状の封止樹脂６が半導体素子４の端面からはみ出ないように、半導体実装工程および封止工程を実施する。図３において、封止工程は、図３（ａ）に示す工程（即ち、シート状の封止樹脂６を離型キャリア７ａに貼り付ける工程）、および図３（ｃ）に示す加熱加圧工程を含む。図３（ｃ）は、封止樹脂６が半導体素子４の四辺すべての端面からはみ出ない構成を示している。前述のように、本発明の半導体内蔵モジュールは、封止樹脂の外縁の少なくとも一部が半導体素子の外縁からはみ出さない限りにおいて、高密度化という所期の効果を達成する。したがって、シート状の封止樹脂を貼り付ける位置、または加圧加熱処理の条件等によって、封止樹脂の外縁の一部が半導体素子の外縁からはみ出ることは、本発明の製造方法の範囲に含まれるものとして許容される。例えば、半導体素子に近接するインナービアの位置が予めわかっている場合には、その部分で封止樹脂の外縁が半導体素子の外縁からはみ出ないように、シート状の封止樹脂を加工して、封止工程を実施してよい。
【００４９】
▲２▼液状の封止樹脂を塗布する方法
図４を参照して、封止工程を液状の封止樹脂を用いて実施する方法を説明する。液状の封止樹脂を使用する場合にも、半導体素子を実装する前に、図４（ａ）に示すように、配線層２ａを有する離型キャリア７ａに液状の封止樹脂６を塗布する。配線層２ａを有する離型キャリア７ａは、上記▲１▼のシート状の封止樹脂を用いる方法に関連して説明したとおりであるから、その詳細な説明は省略する。
【００５０】
液状の封止樹脂６は、無機質フィラーと未硬化状態の熱硬化性樹脂との混合物である。液状の封止樹脂６は、例えば、無機質フィラーを液状の熱硬化性樹脂で混練してペースト状混練物として得ることができる。このようにして作製した液状の封止樹脂６は、塗布量（即ち、塗布される封止樹脂６の体積）を適切に選択して、半導体素子４が位置する部分の略中央部に塗布する。塗布量は、半導体素子４をフリップチップ実装した後、封止樹脂６を熱硬化させた後で、半導体素子４を真上から見たときに、半導体素子４の外縁から封止樹脂６の外縁がはみ出ないように選択する。具体的には、実装後（実装時に加圧される場合には加圧後）の半導体素子４の機能素子形成面４ａと配線層２ａとの間に形成される空間の体積を求め、求めた空間体積の６０〜９５％となるように塗布量を決定する。所定の量の樹脂を所定の位置に塗布する方法として、例えばディスペンサー法を採用できる。
【００５１】
次に、図４（ｂ）に示すように、突起状電極５を備える半導体素子４を離型キャリア７ａの配線層２ａの上に位置合わせする。突起状電極５については、上記▲１▼の方法に関連にして説明したとおりであるから、その説明は省略する。
【００５２】
その後、図４（ｃ）に示すように、半導体素子４を離型キャリア７ａの配線層２ａ上に配置し、同時に加熱加圧処理を施し、それにより半導体素子４を配線層２ａ上にフリップチップ実装するとともに、封止樹脂６を硬化させて、半導体素子４を離型キャリア７ａに固定する。このようにして半導体素子４と配線層２ａは突起状電極５を介して電気的に接続される。別法として、フリップチップ実装は、上記▲１▼の方法に関連にして説明した超音波接合方式を採用して実施してもよい。また、封止樹脂６には、突起状電極５と配線層２ａとの接続を補助するために、異方性の導電性フィラーが混入していてもよい。
【００５３】
このように、液状の封止樹脂６が半導体素子４の端面からはみ出ないように塗布して、半導体実装工程および封止工程を実施する。図４において、封止工程は、図４（ａ）に示す工程（即ち、液状の封止樹脂６を離型キャリア７ａに塗布する工程）、および図４（ｃ）に示す加熱加圧工程を含む。図４（ｃ）は、封止樹脂６は半導体素子４の四辺すべての端面からはみ出ない構成を示している。前述のように、本発明の半導体内蔵モジュールは、封止樹脂の外縁の少なくとも一部が半導体素子の外縁からはみ出さない限りにおいて、高密度化という所期の効果を達成する。したがって、例えば、液状の封止樹脂を塗布する位置、または加圧加熱処理の条件等によって、封止樹脂の外縁の一部が半導体素子の外縁からはみ出ることは、本発明の製造方法の範囲に含まれるものとして許容される。
【００５４】
▲３▼半導体を実装した後で液状の封止樹脂を注入する方法
図５を参照して、半導体素子を実装した後、液状の封止樹脂を半導体素子と配線層との間に注入する方法を説明する。この方法においては、ます、図５（ａ）に示すように、配線層２ａを有する離型キャリア７ａに半導体素子４をフリップチップ実装する。
【００５５】
半導体素子４は、金ワイヤボンディング法で作製した突起状電極５ａに導電性接着剤を転写した後、離型キャリア７ａの配線層２ａ上に位置合わせして、フリップチップ実装される。その後、導電性接着剤を乾燥させることによって、半導体素子４と配線層２ａとの間は、突起状電極５と導電性接着剤を介して電気的に接続され、半導体素子４が離型キャリア７ａに固定される。また別法として、はんだからなる突起状電極５を形成した半導体素子４を離型キャリア７ａの配線層２ａ上に位置合わせしてフリップチップ実装する方法がある。その場合には、実装後、加熱してはんだを溶融させることによって、半導体素子４と配線層２ａとを電気的に接続し、かつ半導体素子４を離型キャリア７に固定する。更に別のフリップチップ実装方法として、上記▲１▼の方法に関連して説明した、超音波接合方式を利用する方法がある。
【００５６】
次に、図５（ｂ）に示すように、半導体素子４の機能素子形成面４ａと配線層２ａとの間に形成される空隙の側方、即ち、半導体素子４の側周面に近接した位置から、液状の封止樹脂６を例えば注射針を用いて注入する。液状の封止樹脂６については、上記▲２▼の方法に関連して説明したとおりであるので省略する。封止樹脂６の注入は、封止樹脂６を注入した位置以外の部分において、封止樹脂６の外縁が半導体素子４の外縁からはみ出ないように実施する。そのためには、封止樹脂６の注入量を適切に選択する必要がある。具体的には、実装後の半導体素子４の機能素子形成面４ａと配線層２ａとの間に形成される空間体積を求め、注入量を、求めた空間体積の６０〜９５％となるように決定する。
【００５７】
注入は、例えば、注射針等を用いて液状の封止樹脂６を半導体素子４の側周面に滴下し、毛細管現象によって空隙内に封止樹脂６を進行させることにより実施する。このようにして注入する場合には、封止樹脂６を滴下した部分に近接する半導体素子４の一辺の全体にわたって、封止樹脂６の外縁が半導体素子４の外縁からはみ出ることがある。しかし、その他の三辺においては、封止樹脂６の外縁がはみ出ていないから、この製造方法によっても、高密度化という所期の効果を達成する半導体内蔵モジュールを得ることができる。
【００５８】
その後、図５（ｃ）に示すように、加熱処理を施して封止樹脂６を硬化させる。これにより半導体素子４と離型キャリア７の配線層２ａとはより強固に固定される。このとき、必要に応じて、加圧処理を同時に行ってもよい。
【００５９】
このように液状の封止樹脂６が半導体素子４の端面の少なくとも一部からはみ出ないように注入して、半導体実装工程および封止工程を実施する。図５において、封止工程は、図５（ｂ）および図５（ｃ）に示す工程を含む。図５（ｃ）は、封止樹脂６が、半導体素子４の四辺のうち一辺の端面からはみ出た構成を示している。封止樹脂は、例えば、半導体素子の四辺のうち二辺または三辺からはみ出た構成のものであってよい。そのような構成は、例えば封止樹脂を半導体素子の二辺または三辺に近接する２箇所または３箇所から滴下することによって得られ、あるいは滴下箇所が１箇所のみであっても注入量が多い場合に得られる。
【００６０】
以上において、半導体を実装し、封止樹脂で封止する方法として、▲１▼〜▲３▼の方法を説明した。次に、半導体素子を内蔵する工程を、図６を参照して説明する。図６においては、図３に示す方法で半導体を実装し、接続部を封止樹脂で封止したもの（即ち、図３（ｃ）に示すもの）を用いて、半導体素子を内蔵する工程を説明する。同様にして、図４および図５に示す方法で実装・封止した半導体素子を、半導体素子内蔵工程に付し得ることはいうまでもない。
【００６１】
まず、図６（ａ）に示すように、２つの電気絶縁性基材８ａおよび８ｂを用意する。電気絶縁性基材８ａおよび８ｂは、最終的にコア層となる。電気絶縁性基材８ａは、実施の形態１で述べたような無機質フィラーと未硬化状態の熱硬化性樹脂の混合物をシート状に加工することにより得られる。このシート状物には貫通孔１１ａが形成され、当該貫通孔１１ａには導電性樹脂組成物である導電性ペースト９が充填されている。この導電性ペースト９は、最終的にコア層において硬化してインナービアとなる。電気絶縁性基材８ｂもまた、電気絶縁性基材８ａと同じ構成を有するものであり、導電性ペースト９が充填された貫通孔１１ｂを有する。電気絶縁性基材８ｂは、厚さ方向に貫通した開口部１０が形成されている点において電気絶縁性基材８ａと異なる。この開口部１０は、電気絶縁性基材８ｂを半導体素子４を実装した離型キャリア７ａ上に積層するときに、半導体素子４が収容される（即ち、内蔵される）部分となる。また、電気絶縁性基材８ｂは、電気絶縁性基材８ａと略同じ位置に、導電性ペースト９で充填された貫通孔１１ｂを有しており、各貫通孔１１ｂは、図６（ｃ）に示すように、２つの電気絶縁性基材８ａおよび８ｂが積層されたときに各貫通孔１１ａとともに１本のインナービア３を形成する。
【００６２】
電気絶縁性基材８ａおよび８ｂは、次の手順に従って作製される。まず、無機質フィラーと液状の未硬化状態にある熱硬化性樹脂を混合するか、あるいは無機質フィラーに溶剤で低粘度化した未硬化状態にある熱硬化性樹脂を混合して、ペースト状混練物を作製する。次に、離型シートの間にペースト状混練物を挟んでプレスすることにより、ペースト状混練物を一定の厚さを有するシート状物に成型する。液状の熱硬化性樹脂を使用する場合には、得られたシート状物に、熱処理を施して熱硬化性樹脂が半硬化した状態（Ｂステージ）にあるシート状物を得る。この熱処理は、液状の熱硬化性樹脂を用いた場合には、シート状物が粘着性を有するので、この粘着性を除去するために実施される。熱処理により、熱硬化性樹脂の硬化は若干進行するものの、熱硬化性樹脂がさらに硬化し得る状態にあり、また、シート状物の可撓性は維持される。溶剤を用いて低粘度化した場合には、溶剤を例えば蒸発させることにより除去して、熱硬化性樹脂の未硬化状態およびシート状物の可撓性を維持しながら、粘着性を除去する。
【００６３】
このようにして作製した熱硬化性樹脂が未硬化状態にあるシート状物に、貫通孔を形成する。貫通孔は、レーザ加工、金型による加工、又はパンチング加工により形成できる。特に、レーザ加工で貫通孔を形成する場合には、炭酸ガスレーザまたはエキシマレーザを用いると、加工速度および微細加工の点で有利である。
【００６４】
導電性ペースト９としては、金、銀および銅から選択される１種または複数種の粉末を導電材料とし、これを熱硬化性樹脂で混練したものを使用できる。導電性ペースト９を構成するのに適した熱硬化性樹脂は、電気絶縁性基材（即ち、コア層）を構成するのに適した熱硬化性樹脂と同じである。銅は導電性が良好で、マイグレーションも少ないため、導電性ペーストの導電材料として特に有効である。また、液状のエポキシ樹脂は耐熱性の面で安定であることから、導電性ペースト９を構成する熱硬化性樹脂に適している。
【００６５】
電気絶縁性基材８ｂに形成する開口部１０は、電気絶縁性基材８ｂを離型キャリア７ａ上に積層したときに、半導体素子４を収容できるような寸法に形成される。開口部１０は、レーザー加工、金型による加工、又はパンチング加工により形成することができる。
【００６６】
次に、図６（ｂ）に示すように、半導体素子４を実装した離型キャリア７ａと、上記の方法で作製した電気絶縁性基材８ａおよび８ｂと、別途作製した配線層２ｂを有する離型キャリア７ｂとを位置合わせする。電気絶縁性基材８ａおよび８ｂは、導電性ペースト９が充填された貫通孔が同じ場所に位置して、１本のインナービアを形成するように位置合わせされる。位置合わせ後、これらを重ね合わせることにより、半導体素子４を電気絶縁性基材８ｂに形成された開口部１０内に位置させる。
【００６７】
図６（ｃ）は、位置合わせして重ねた積層体を、プレスを用いて加熱加圧する工程を示している。積層体において、半導体素子４は開口部１０内に収容されている。通常、開口部１０は半導体素子４よりも大きい寸法を有するように形成されているから、加熱加圧される前において、半導体素子４と開口部１０の内周面との間には空隙が存在する。また、封止樹脂６の外縁が半導体素子４の外縁の内側に位置するため、封止樹脂６の側周面と開口部１０の内周面との間にも空隙が存在する。これらの空隙は、加熱加圧により、電気絶縁性基材８ａおよび８ｂを構成する材料で充填される。より具体的には、空隙は、加熱加圧により電気絶縁性基材８ａおよび８ｂに含まれる熱硬化性樹脂の粘度を低下させて、流動させることにより充填される。その結果、図６（ｃ）に示すように、半導体素子４がコア層１内に埋設されて一体化し、且つ半導体素子４と配線層２ａとの間が、電気絶縁性基材８ａおよび８ｂの材料と封止樹脂６とによって充填された構成を得ることができる。更に加熱加圧を続けることで、電気絶縁性基材８ａおよび８ｂならびに導電性ペースト９に含まれる熱硬化性樹脂を完全に硬化させる。これにより、電気絶縁性基材８ａおよび８ｂはコア層１となり、コア層１と半導体素子４との間、ならびにコア層１と配線層２ａおよび２ｂとの間が機械的に強固に接着される。また、導電性ペースト９は、硬化によりインナービア３となり、配線層２ａと２ｂとの間を電気的に接続する。
【００６８】
最後に、離型キャリア７ａおよび７ｂを剥離して、図６（ｄ）に示すような半導体内蔵モジュールを得る。このようにして半導体内蔵モジュールを製造する場合には、電気絶縁性基材８ｂにおいて、開口部１０に近接して貫通孔１１ｂを形成しても、半導体素子４の外縁から封止樹脂６の外縁がはみ出ていないために、配線層２ａ−配線層２ｂ間の導電性ペースト９による電気的な接続は阻害されない。したがって、本発明の製造方法によれば、図６（ｃ）に示すように、インナービア３と半導体素子４との間の距離が短い高密度な半導体内蔵モジュールを効率良く製造することができる。
【００６９】
このようにして製造した半導体内蔵モジュールの一方または両方の面に、別途作製した電気絶縁性基材、および配線層を有する離型キャリアを、順に位置合わせして積層した後、加熱加圧することにより多層モジュールを作製することができる。また、図６（ｃ）に示すモジュールの一方または両方の面に形成された配線層の表面を半導体素子実装面として、図３〜図５に示すいずれか１つの方法に従って、実装・封止工程を実施し、次いで、図６に示す半導体素子内蔵工程を実施することにより、複数の層に半導体素子が内蔵されたモジュールを製造することができる。
【００７０】
図６に示す形態においては、２つの電気絶縁性基材を使用し、一方に半導体素子を収容する空間として、貫通開口部を形成した。別の形態においては、１つの電気絶縁性基材に半導体素子が収容されるような形状および寸法を有するくぼみを形成して、図６（ｂ）〜（ｄ）に示すような工程を実施してよい。
【００７１】
上記においては、半導体素子を離型キャリアに形成された配線層の上に実装する製造方法を説明した。別法として、回路基板または回路部品内蔵モジュールに形成された配線層に半導体素子を実装し、続いて電気絶縁性基材を積層して半導体素子をコア層に内蔵させる方法がある。回路基板は、例えば、無機質フィラーと熱硬化性樹脂を少なくとも含む混合物から成る電気絶縁層と配線層とを有し、電気絶縁層の両方の表面に位置する配線層同士がインナービアで電気的に接続された配線基板である。そのような回路基板を使用する場合、回路基板の電気絶縁層とコア層１の材料が同じであることが好ましい。回路基板の電気絶縁層の材料とコア層１の材料が同じであると、熱膨張係数の差が小さくなるために、コア層１と回路基板との界面で応力が生じにくくなり、得られる半導体内蔵回路基板の信頼性をより高くし得るからである。回路基板は他の種類の回路基板であってよく、例えば、セラミック基板、ガラエポ基板、全層樹脂ＩＶＨ基板、ポリイミド基板、または液晶ポリマ基板等を使用してよい。これらの回路基板は、回路部品が予め内蔵されたものであってよい。また、回路基板の表面に半導体素子が内蔵されたコア層を形成する場合、当該コア層の回路基板と接していない側の表面には、さらに別の回路基板または回路部品内蔵モジュールを積層して一体化させてよい。
【００７２】
（実施の形態４）
次に、実施の形態４として、実施の形態２の半導体内蔵モジュールの製造方法を、図７および図８、ならびに図９を参照して説明する。実施の形態２の半導体モジュールもまた、実施の形態１のものと同様に、工程（１）〜（５）を含む製造方法によって製造される。工程（１）〜（５）については、先に実施の形態３に関連して説明したとおりである。したがって、以下においては、実施の形態３と異なる部分を主に説明することによって、実施の形態４を説明する。
【００７３】
まず、半導体素子の実装および封止方法として、図７および図８に示す２種類の実装および封止方法をそれぞれ説明する。
【００７４】
▲１▼シート状の封止樹脂を用いる方法
図７を参照して、封止工程をシート状の封止樹脂を用いて実施する方法を説明する。図７に示す方法は、半導体素子４をフリップチップ実装するとともに封止樹脂６を熱硬化させた後の封止樹脂６が突起状電極５と接しないような形状および大きさにシート状の封止樹脂６を加工（例えばカット）して貼付することを除いては、図３に示す方法と同様にして実施される。例えば、突起状電極５が半導体素子４に対してペリフェラル状に（即ち、複数の電極が外周部に沿って額縁状に）配置されている場合には、実装後の半導体素子４の機能素子形成面４ａと配線層２ａと突起状電極５とで形成される空間の体積を求め、求めた体積よりも封止樹脂６の体積が小さくなるようにシート状の封止樹脂６を加工する。具体的には、当該空間の体積の５〜８０％の体積となるように、シート状の封止樹脂６を加工することが好ましい。図７（ａ）において、封止樹脂６は、突起状電極５と接しないように、半導体素子４の略中央部と重なるように貼付されている。
【００７５】
次に、図７（ｂ）に示すように、突起状電極５を備える半導体素子４を離型キャリア７ａの配線層２ａの上に位置合わせする。突起状電極５として使用できるものは先に実施の形態３において説明したとおりである。
【００７６】
その後、図５（ｃ）に示すように、半導体素子４をフリップチップ実装する。半導体素子４の配線層２ａへのフリップチップ実装は、例えば、超音波放射と熱処理を実施して電極を電気的に接続する方法により実施される。その場合、加熱により、封止樹脂６も同時に硬化される。あるいは、フリップチップ実装は、半導体素子４を配線層２ａの上に位置合わせて積層した後、加熱加圧処理を施すことにより、半導体素子４と配線層２ａを電気的に接続させる方法により実施してよい。その場合には、加熱加圧の際に、封止樹脂６が同時に硬化されて、半導体素子４が離型キャリア７ａに固定される。あるいは、フリップチップ実装は、突起状電極５に導電性接着剤を転写した後、離型キャリア７ａの配線層２ａ上に位置合わせして、半導体素子４を配線層２ａの上に配置した後、加熱する方法により実施してよい。その場合、加熱により、導電性接着剤と封止樹脂６とが同時に硬化することとなる。あるいは、フリップチップ実装は、はんだから成る突起状電極５を形成した半導体素子４を離型キャリア７ａの配線層２ａの上に位置合わせして重ねた後、加熱することによりはんだを溶融して、半導体素子４と配線層２ａを電気的に接続することにより実施してよい。この場合、加熱の際に、同時に封止樹脂６が硬化されて、半導体素子４が離型キャリア７ａに固定される。いずれの方法を採用する場合においても、封止樹脂６が突起状電極５に付着しないように、半導体素子４をフリップチップ実装することが望ましい。かかる観点からは、加える圧力がより小さい（または圧力を加えない）実装方法が好ましく使用される。
【００７７】
▲２▼液状の封止樹脂を塗布する方法
図８を参照して、封止工程を液状の封止樹脂を用いて実施する方法を説明する。図８に示す方法は、液状の封止樹脂６を、半導体素子４をフリップチップ実装するとともに封止樹脂６を熱硬化させた後の封止樹脂６が突起状電極５と接しないような量で、塗布することを除いては、図４に示す方法と同様にして実施される。例えば、突起状電極５が半導体素子４に対してペリフェラル状に配置されている場合には、実装後の半導体素子４の機能素子形成面４ａと配線層２ａと突起状電極５とで形成される空間の体積を求め、求めた体積よりも封止樹脂６の体積が小さくなるように、封止樹脂６の量を選択して塗布する。具体的には、当該空間の体積の５〜８０％の量の封止樹脂６を塗布する（図８（ａ））。
【００７８】
次に、図８（ｂ）に示すように、突起状電極５を備える半導体素子４を離型キャリア７ａの配線層２ａの上に位置合わせする。それから、図８（ｃ）に示すように、半導体素子４を離型キャリア７ａの配線層２ａの上にフリップチップ実装し、かつ封止樹脂６を硬化させる。フリップチップ実装の方法および封止樹脂の硬化方法は先に▲１▼のシート状封止樹脂を貼付する方法に関連して説明したとおりであり、ここではその説明を省略する。
【００７９】
このようにして封止樹脂６が突起状電極５に付着しないように、半導体素子の実装工程および封止工程を実施する。図７および図８では、接続部における全ての電極が封止樹脂と接しないような形態を示している。別の形態において、例えば、図７に示す方法により実装および封止を行なう場合、シート状の封止樹脂６は、１つの半導体素子４と配線層２ａとの接続部において、封止後に一部の突起状電極５と接し、残りの突起状電極５とは接しないような形状および／または寸法に加工して、離型キャリア７ａに貼り付けてもよい。あるいは、図８に示す方法により実装および封止を行なう場合、液状の封止樹脂６は、１つの半導体素子４と配線層２ａとの接続部において、封止後に一部の突起状電極５と接し、残りの突起状電極５とは接しないような塗布量および／または塗布領域を選択して、離型キャリア７ａに塗布してもよい。
【００８０】
引き続き、半導体素子を内蔵する工程を、図９を参照して説明する。図９においては、図８に示す方法で半導体を実装し、接続部を封止したもの（即ち、図８（ｃ）に示すもの）を用いて、半導体素子を内蔵する工程を説明する。同様にして、図７に示す方法で実装・封止した半導体素子を、半導体素子内蔵工程に付し得ることはいうまでもない。
【００８１】
図９（ａ）に示す電気絶縁性基材８ａおよび８ｂ、それらに形成された貫通孔１１ａおよび１１ｂ、貫通孔１１ａおよび１１ｂに充填された導電性ペースト９、ならびに電気絶縁性基材１１ｂに形成される開口部１０については、実施の形態３に関連して説明したとおりである。図９（ｂ）は、配線層２ｂを有する離型キャリア７ｂ、電気絶縁性基材８ａおよび８ｂ、ならびに半導体素子４を実装した離型キャリア７ａを位置合わせする工程を示す。位置合わせ後、これらを重ね合わせることにより、半導体素子４を電気絶縁性基材８ｂに形成された開口部１０内に位置させる。
【００８２】
図９（ｃ）は、位置合わせして重ねた積層体を、プレスを用いて加熱加圧する工程を示している。図９（ｃ）に示す工程は、実施の形態３に関連して説明した図６（ｃ）と同様にして実施される。但し、実施の形態４においては、電気絶縁性基材８ａおよび８ｂに含まれる熱硬化性樹脂の粘度を低下させて流動させることにより、封止樹脂６と接していない突起状電極５を封止する必要がある。突起状電極５の周囲の空隙は微小であるため、これを充填するには、熱硬化性樹脂の流動性をより高くすることが望ましい。具体的には、この加熱加圧工程においては、電気絶縁性基材８ａおよび８ｂに含まれる熱硬化性樹脂が最低溶融粘度を示す温度をＴＬとしたときにＴＬ±２０℃の範囲内にある温度にて、積層体を一定時間保持することが好ましい。それにより、電気絶縁性基材８ａおよび８ｂを構成する材料の流動が促進されて、半導体素子４と配線層２ａとの間の空隙が充填されやすくなり、突起状電極５が電気絶縁性基材８ａおよび８ｂを構成する材料で取り囲まれた構成が得られやすくなる。更に加熱加圧を続けることで、電気絶縁性基材８ａおよび８ｂならびに導電性ペースト９に含まれる熱硬化性樹脂を完全に硬化させて、コア層１およびインナービア３を形成する。
【００８３】
電気絶縁性基材８ａおよび８ｂに含まれる熱硬化性樹脂を硬化させた後において、一部の突起状電極５の側周面の一部は、なお露出したままであってもよい。突起状電極５の周囲の空隙は微小であるために、その全てを完全に充填することは困難であることによる。即ち、コア層１には、半導体内蔵モジュールの機能に影響を及ぼさない限りにおいて、微小な空隙が存在していてもよい。コア層における微小な空隙の残存は、実施の形態４の製造方法に限られず、実施の形態３の製造方法または他の製造方法で製造した本発明の半導体内蔵モジュールについても許容される。
【００８４】
最後に、離型キャリア７ａおよび７ｂを剥離して、図９（ｄ）に示すような半導体内蔵モジュールを得る。このようにして半導体内蔵モジュールを製造する場合には、実施の形態３と同様に、モジュールを高密度化し得ることに加えて、突起状電極５がコア層１で封止されて（即ち、被覆されて）強固に固定されるから、内部応力が発生しにくい構造を有する、信頼性の高い半導体内蔵モジュールを提供できる。
【００８５】
実施の形態３に関連して説明したように、このようにして製造した半導体内蔵モジュールを用いても、多層モジュールを製造できる。また、得られたモジュールの一方または両方の面に形成された配線層の表面を半導体実装面として、図７または図８に示す実施・封止工程を実施し、次いで、図９に示す半導体素子内蔵工程を実施することにより、複数の層に半導体素子が内蔵されたモジュールを製造することができる。
【００８６】
以上、実施の形態３および実施の形態４として、本発明のモジュール製造方法を説明した。本発明の製造方法は上記の形態に限定されず、種々の応用例を有する。例えば、前述のように、コア層は半導体素子以外に受動部品をさらに内蔵してよい。そのようなコア層は、半導体素子が実装される配線層の上に、半導体素子を実装する前または後に受動部品を実装した後、上述の方法に従って電気絶縁性基材を積層することにより形成される。受動部品は、例えば、次の方法で実装される。まず、受動部品が実装される部分の配線層の表面に導電性接着剤またははんだをあらかじめ塗布する。導電性接着剤等を塗布した部分に、受動部品を実装し、さらに熱処理を施して、導電性接着剤を硬化させることにより、あるいははんだを溶融させることにより、受動部品と配線層を電気的に接続する。導電性接着剤としては、例えば、金、銀、銅、または銀−パラジウム合金を熱硬化性樹脂で混練したものを使用できる。
【００８７】
実施の形態３および４では、１個の半導体素子を実装して内蔵する方法を説明した。同様にして、半導体素子を同じ配線層上に複数個実装して、１つのコア層に複数個の半導体素子が内蔵されるようにしてもよい。また、本発明の製造方法は、得られた半導体内蔵モジュールまたは半導体内蔵回路基板の最外層の配線層の表面に、能動部品または受動部品等の回路部品を実装することをさらに含んでよい。その場合には、より高密度な半導体内蔵モジュールまたは半導体内蔵回路基板を提供できる。
【００８８】
実施の形態３および４では、電気絶縁性基材８ａの表面に配線層２ｂを有する離型キャリア７ｂを積層した。この離型キャリアに代えて、配線層を表面に有する回路基板または回路部品内蔵モジュールを、配線層が電気絶縁性基材と接するように積層して、加熱加圧により一体化させてもよい。
【００８９】
実施の形態３および４では、半導体素子を収容するための空間を、あらかじめ電気絶縁性基材に形成した。この空間は必ずしも形成する必要はなく、半導体素子の厚さが薄い（例えば０．１ｍｍ以下である）場合には、そのような空間を形成せずに、半導体素子を電気絶縁性基材に押し込んで内蔵させてもよい。
【００９０】
【実施例】
以下、実施例により本発明をさらに詳細に説明する。
【００９１】
（実施例１）
実施例１では、上述の実施の形態１の半導体内蔵モジュールを（ｉ）〜（iii)の手順に従って製造した。
（ｉ）半導体素子の実装および接続部の封止
まず、配線層を有する離型キャリアを作製した。本実施例では、厚さ７０μｍの銅箔を離型キャリアとし、これの一方の表面に更に厚さ１０μｍの銅を電解メッキ法で析出させた。続いて、電解メッキにより析出させた銅を、フォトリソグラフィ法を用いて化学エッチングし、所定の配線パターンを有する配線層を形成した。
【００９２】
このようにして作製した配線層を有する離型キャリア上に半導体素子をフリップチップ実装した。本実施例では、１０ｍｍ角、厚さ０．３ｍｍの半導体素子を用いた。半導体素子の機能素子形成面には、予め金ワイヤボンディング法により高さ７０μｍの金バンプを突起状電極として形成した。本実施例においては、シート状の封止樹脂を用いる封止方法を採用した。ここでは、厚さ４０μｍのシート状封止樹脂（日立化成社製のＵＦ−５１１）を用いた。このシート状封止樹脂を、その面積が８０平方ｍｍとなるように加工した後、離型キャリアの半導体素子を実装する領域に貼り付けた。次に、半導体素子を、離型キャリアの配線層と位置合わせした後に、フリップチップ実装した。フリップチップ実装は、半導体素子の背面から加圧すると同時に加熱して実施した。加熱温度は２００℃、圧力は３ＭＰａ、加熱加圧時間は１５秒とした。その結果、電極と配線層とが電気的に接続されるとともに、封止樹脂が硬化した。封止樹脂の硬化により、半導体素子と配線層とは強固に固定された。また、加圧により突起状電極の高さは３０μｍとなった。シート状の封止樹脂を上記のように加工して半導体素子の実装および接続部の封止を実施したところ、封止樹脂の外縁が半導体素子の外縁のいずれの箇所からもはみ出ない構成が得られた。
【００９３】
（ii）電気絶縁性基材の作製
電気絶縁性基材は、無機質フィラーと熱硬化性樹脂との混合物から、シート状物を形成し、これに貫通孔を形成して導電性ペーストを充填することにより製造した。シート状物を構成する材料は、所定の容量の容器に無機質フィラーおよび熱硬化性樹脂、ならびに必要に応じて粘度調整のための溶剤を投入し、容器自身を回転（自転）させながら公転させる混合撹拌機を用いて混合することにより調製した。この混合方法によれば、比較的粘度が高くても、無機質フィラーの分散状態を良好なものとする（即ち、均一な分散を得る）ことができる。本実施例では、熱硬化性樹脂としてエポキシ樹脂を１０重量％（硬化剤を含む）、および無機質フィラーとしてシリカフィラーを９０重量％含む混合物を、この混合撹拌機で１０分間混合して調製した。
【００９４】
混合撹拌により得たペースト状の混合物を所定量取り出し、離型フィルムの上に滴下した。離型フィルムとして、厚さが７５μｍであり、表面にシリコンによる離型処理が施されたポリエチレンテレフタレートフィルムを用いた。離型フィルム上に滴下した混合物の上に同じ離型フィルムを更に重ねて三層構造とし、プレス機で一定の厚さとなるようにプレスした。次に、一方の離型フィルムを剥離した後、シート状になった混合物を、片面に離型フィルムが付着したままの状態で加熱した。加熱は、混合物の粘着性が無くなり、かつ混合物中に溶剤が含まれる場合には当該溶剤が除去される条件にて実施した。本実施例では、加熱温度を１２０℃として、１５分間処理した。加熱処理の結果、前記混合物は、粘着性のないシート状物となった。また、加熱は、混合物中の熱硬化性のエポキシ樹脂が半硬化状態（Ｂステージ）となるように実施した。これは、後の半導体素子内蔵工程において、加熱によりエポキシ樹脂の粘度を低下させて流動させる必要があることによる。
【００９５】
このようにして作製したシート状物を所定の大きさにカットし、炭酸ガスレーザを用いてピッチが０．２ｍｍ〜２ｍｍの等間隔の位置に直径０．１５ｍｍの貫通孔を形成した。導電性ペーストを、球形状の銅粒子８５質量％と、樹脂成分として、ビスフェノールＡ型エポキシ樹脂（油化シェルエポキシ社製「エピコート８２８」（商品名））３質量％と、グルシジルエステル系エポキシ樹脂（東都化成社製「ＹＤ−１７１」（商品名））９質量％と、硬化剤としてアミンアダクト硬化剤（味の素社製「ＭＹ−２４」（商品名））３質量％とを三本ロールを用いて混練して調製した。得られた導電性ペーストをスクリーン印刷法により貫通孔に充填し、電気絶縁性基材を得た。
【００９６】
本実施例では、厚さ０．１ｍｍの電気絶縁性基材ａと、厚さ０．３ｍｍの電気絶縁性基材ｂとを作製し、電気絶縁性基材ｂには、上記（ｉ）で実装した半導体素子の機能素子形成面と略同じ面積および形状を有し、厚さ方向を貫通する開口部をレーザ加工により形成した。
【００９７】
（iii）半導体素子の内蔵
（ｉ）で得た半導体を実装した離型キャリアの上に、電気絶縁性基材ｂ、電気絶縁性基材ａ、および（ｉ）で説明した方法に従って配線層を形成した別の離型キャリアがこの順に積層されるように位置合わせした後、これらを重ね合わせて積層体を得た。このとき、電気絶縁性基材ａの上に積層される離型キャリアは、その配線層が電気絶縁性基材ａと接するように配置した。次に、積層体を熱プレスを用いてプレス温度１８０℃、圧力１ＭＰａで１時間加熱加圧した。これにより、電気絶縁性基材中のエポキシ樹脂は、その粘度が一旦低下した後で硬化し、その結果、電気絶縁性基材はコア層となった。また、この実施例では、エポキシ樹脂の粘度が低下している間に、半導体素子と配線層との間の封止樹脂が位置しない部分に、電気絶縁性基材を構成する材料が流入したため、コア層が封止樹脂とともに接続部を補強する構成が得られた。また、この加熱加圧により、導電性ペースト中のエポキシ樹脂も硬化し、その結果、コア層を介して対向する配線層同士を電気的に接続するインナービアが形成された。続いて、コア層の両方の面に位置する離型キャリアを剥離した。離型キャリアの配線層を形成した面は、光沢面を有する平滑な面であり、また、配線層が、電解メッキによってコア層と接する面が凹凸を有するように形成され、当該凹凸がアンカー効果によってコア層に密着しているために、剥離工程においては離型キャリアだけを剥離させることができる。
【００９８】
このようにして実施の形態１の半導体内蔵モジュールを作製した。本実施例では、半導体素子と半導体素子に最も近接させるインナービアとの間の距離ｄが異なる下記の３種類のサンプル（各サンプルのＮ数は５）を作製して、各モジュールの信頼性を評価した。
サンプルａ：ｄ＝０．５ｍｍ；
サンプルｂ：ｄ＝０．７５ｍｍ；
サンプルｃ：ｄ＝１．００ｍｍ。
いずれのサンプルも、半導体素子は前述のように１０ｍｍ×１０ｍｍ、厚さ３ｍｍであり、インナービアの直径は１５０μｍであった。
【００９９】
各モジュールの信頼性は、吸湿リフロー試験および熱衝撃試験（温度サイクル試験）を実施して評価した。具体的には、吸湿リフロー試験は、８５℃、８５％ＲＨ条件下で１６８時間保持した半導体内蔵モジュールを、最高温度が２６０℃であるベルト式リフロー試験機を用いて２０秒間のサイクルを３回繰り返すことにより実施した。温度サイクル試験は、１２５℃の温度で３０分間保持した後、−４０℃の温度で３０分間保持する工程を、１５００サイクル繰り返すことにより実施した。各モジュールはインナービア接続信頼性および半導体素子接続信頼性により評価した。インナービア接続信頼性は、試験後のインナービア接続抵抗値が、試験前の値から１０％未満変化したものを「良」とし、断線が生じたり接続抵抗が試験前の値から１０％以上変化したものを「不良」として評価した。同様に、半導体素子接続信頼性は、内蔵した半導体素子と配線層との接続部において、試験後の接続抵抗値が試験前の値から１０％未満変化したものを「良」とし、断線が生じたものまたは試験後の接続抵抗が試験前の値から１０％以上変化したものを「不良」として評価した。
【０１００】
いずれのサンプルも、吸湿リフロー試験後のインナービア接続信頼性および半導体接続信頼性はすべて「良」であった。また、いずれのサンプルも、温度サイクル試験後のインナービア接続信頼性および半導体素子接続信頼性はすべて「良」であった。さらに、各試験を実施した後、内蔵した半導体素子においてクラックの発生は観察されず、超音波探傷装置でも特に異常は認められなかった。
【０１０１】
このように本発明の半導体内蔵モジュールは、封止樹脂の外縁が半導体素子の外縁からはみ出ない構成を有しているために、インナービアが予め形成された電気絶縁性基材を積層して半導体素子を内蔵させる場合でも、インナービアを半導体素子に近づけて配置させることができる。より具体的には、本発明のモジュールによれば、半導体素子の外縁とインナービア中心との間の距離を０．５〜１ｍｍと短くして、インナービアを半導体素子に近づけて配置しても、高い信頼性を確保できる。
【０１０２】
（実施例２）
実施例２では、上述の実施の形態２の半導体内蔵モジュールを（ｉ）〜（iii)の手順に従って製造した。
（ｉ）半導体素子の実装および接続部の封止
実施例１で用いた方法と同じ方法で、配線層を有する離型キャリアを作製した。この離型キャリア上に半導体素子をフリップチップ実装した。本実施例では、１０ｍｍ角、厚さ０．３ｍｍの半導体素子を用いた。半導体素子の機能素子形成面には、予め金ワイヤボンディング法により金バンプを突起状電極として形成した。突起状電極は、ペリフェラル配置した。本実施例においては、液状の封止樹脂を用いる封止方法を採用した。ここでは、ナガセケムテックス社製のＴ６９３／ＵＦＲ１０５を用いた。この液状封止樹脂０．９ｍｌを、離型キャリアの半導体素子を実装する領域の中央部に、実装後の突起状電極と接触しないように塗布した。次いで、半導体素子に形成した突起状電極に導電性接着剤（ナミックス社製Ｈ９８０７）を転写した後、離型キャリアの配線層と位置合わせした後に、フリップチップ実装した。フリップチップ実装は、１１０℃で５分間加熱して実施した。その結果、導電性接着剤が硬化して突起状電極と配線層とが電気的に接続されるとともに、封止樹脂が硬化した。このようにして実装した結果、封止樹脂が突起状電極を封止しておらず、突起状電極の側周面が露出したままである構成を得ることができた。
【０１０３】
（iii）半導体素子の内蔵
実施例１で作製した電気絶縁性基材ａおよびｂと同じものを、実施例１で採用した方法と同じ方法で製造し、これを半導体素子の内蔵に使用した。本実施例でも、実施例１と同様にして、半導体素子を実装した離型キャリアの上に、電気絶縁性基材ｂ、電気絶縁性基材ａ、および配線層を有する別の離型キャリアがこの順に積層されるように位置合わせした後、これらを重ね合わせて積層体を得た。次に、得られた積層体を、熱プレスを用いて電気絶縁性基材に含まれる熱硬化性樹脂が最低溶融粘度を示す温度をＴＬとしたときにＴＬ±２０℃の範囲内にある１２０℃の温度で、１ＭＰａの圧力を加えて、５分間加熱加圧した。この加熱加圧工程の間、電気絶縁性基材中の熱硬化性樹脂は、その粘度が低下して流動しやすくなる。そのため、この工程の間に、電気絶縁性基材を構成する材料は、小さい体積の空間にも入りこみ、半導体素子の接続部における電極の周囲の空隙を充填する。その結果、電極が電気絶縁性基材の材料で囲まれる構成となる。次いで、加熱温度を上昇させて１８０℃で、圧力１ＭＰａのままで６０分間保持した。これにより、電気絶縁性基材中のエポキシ樹脂が硬化して、電気絶縁性基材はコア層となった。また、この加熱加圧により、導電性ペースト中のエポキシ樹脂も硬化し、コア層を介して対向する配線層同士を電気的に接続するインナービアが形成された。続いて、コア層の両方の面に位置する離型キャリアを剥離した。
【０１０４】
このようにして実施の形態２の半導体内蔵モジュールを作製した。本実施例においても、半導体素子と半導体素子に最も近接させるインナービアとの間の距離ｄが異なる下記の３種類のサンプル（各サンプルのＮ数は５）を作製して、各モジュールの信頼性を評価した。
サンプルａ：ｄ＝０．５ｍｍ；
サンプルｂ：ｄ＝０．７５ｍｍ；
サンプルｃ：ｄ＝１．００ｍｍ。
いずれのサンプルも、半導体素子は前述のように１０ｍｍ×１０ｍｍ、厚さ３ｍｍであり、インナービアの直径は１５０μｍであった。
【０１０５】
各モジュールの信頼性は、吸湿リフロー試験および熱衝撃試験（温度サイクル試験）を実施して評価した。吸湿リフロー試験は実施例１で説明した方法に従って実施した。温度サイクル試験は、１２５℃の温度で３０分間保持した後、−４０℃の温度で３０分間保持する工程を、２０００サイクル繰り返すことにより実施した。各モジュールは、インナービア接続信頼性および半導体素子接続信頼性により評価した。それぞれの信頼性の評価基準は実施例１で説明した基準と同じである。
【０１０６】
いずれのサンプルも、吸湿リフロー試験後のインナービア接続信頼性および半導体接続信頼性はすべて「良」であった。また、いずれのサンプルも、温度サイクル試験後のインナービア接続信頼性および半導体接続信頼性はすべて「良」であった。さらに、各試験を実施した後、半導体素子においてクラックの発生は観察されず、超音波探傷装置でも特に異常は認められなかった。
【０１０７】
このように、最終的なモジュールにおいて電極を封止樹脂ではなく電気絶縁性基材を構成する材料で封止する構成とすることにより、半導体素子の外縁とインナービア中心との間の距離を０．５〜１ｍｍと短くして、インナービアを半導体素子に近づけて配置しても、高い信頼性を示すモジュールを得ることができる。
【０１０８】
【発明の効果】
以上において説明したように、本発明の半導体内蔵モジュールは、半導体素子と配線層との接続部において、封止樹脂の外縁が半導体素子の外縁からはみ出ない構成を有することを特徴とする。この特徴によれば、配線層同士を接続するインナービアを半導体素子に近接させて形成することが可能であるから、高密度な半導体内蔵モジュールを得ることができる。本発明の半導体素子内蔵モジュールは、配線層に実装した半導体素子を、予めインナービア（即ち、導電性ペーストが充填された貫通孔）が形成された電気絶縁性基材を、半導体素子の上に積層することを含む製造方法により好ましく製造される。そのような製造方法においては、半導体素子に近接してインナービアが配置されている場合でも、インナービアと封止樹脂とが干渉（即ち、衝突）しない。したがって、この製造方法によれば、予め形成されたインナービアと配線層とを精度良く位置合わせして、且つ効率良く、高密度な配線基板を製造することが可能である。
【図面の簡単な説明】
【図１】 本発明の半導体内蔵モジュールの実施の形態１を模式的に示す断面図である。
【図２】 本発明の半導体内蔵モジュールの実施の形態２を模式的に示す断面図である。
【図３】 （ａ）〜（ｃ）は、実施の形態１の半導体内蔵モジュールを製造するために、半導体素子を実装し、封止樹脂で封止する工程の一例をそれぞれ模式的に示す。
【図４】 （ａ）〜（ｃ）は、実施の形態１の半導体内蔵モジュールを製造するために、半導体素子を実装し、封止樹脂で封止する工程の別の例をそれぞれ模式的に示す。
【図５】 （ａ）〜（ｃ）は、実施の形態１の半導体内蔵モジュールを製造するために、半導体素子を実装し、封止樹脂で封止する工程のさらに別の例をそれぞれ模式的に示す。
【図６】 （ａ）〜（ｄ）は、実施の形態１の半導体内蔵モジュールを製造するために、半導体素子を内蔵する工程をそれぞれ模式的に示す。
【図７】 （ａ）〜（ｃ）は、実施の形態２の半導体内蔵モジュールを製造するために、半導体素子を実装し、封止樹脂で封止する工程の一例をそれぞれ模式的に示す。
【図８】 （ａ）〜（ｃ）は、実施の形態２の半導体内蔵モジュールを製造するために、半導体素子を実装し、封止樹脂で封止する工程の別の例をそれぞれ模式的に示す。
【図９】 （ａ）〜（ｄ）は、実施の形態２の半導体内蔵モジュールを製造するために、半導体素子を内蔵する工程をそれぞれ模式的に示す。
【図１０】 従来の半導体内蔵モジュールを模式的に示す断面図である。
【符号の説明】
１，１０１...コア層、２ａ，２ｂ，１０２...配線層、３，１０３...インナービア、４，１０４...半導体素子、５，１０５...突起状電極、６，１０６...封止樹脂、７ａ，７ｂ...離型キャリア、８ａ，８ｂ...電気絶縁性基材、９...導電性ペースト、１０...開口部、１１ａ，１１ｂ...貫通孔、２０...注射針。
Claims (4)
- 無機質フィラーおよび熱硬化性樹脂を含む電気絶縁性基材からなるコア層と、当該コア層の両面に形成された配線層と、当該コア層内に形成され、当該配線層同士を電気的に接続するインナービアと、当該コア層内に内蔵された半導体素子とを有する半導体内蔵モジュールであって、
当該半導体素子がフリップチップ実装によりいずれか一方の配線層に接続されており、
当該フリップチップ実装された半導体素子の機能素子形成面と配線層との間に封止樹脂が位置し、当該封止樹脂の外縁の少なくとも一部が、当該半導体素子の外縁の内側に位置して、前記フリップチップ実装された半導体素子と前記配線層とを接続する突起状電極のうち、少なくとも１つの突起状電極が前記コア層を構成する材料で封止されている半導体内蔵モジュール。 - 前記封止樹脂の外縁の全部が前記半導体素子の外縁の内側に位置する請求項１に記載の半導体内蔵モジュール。
- 前記半導体素子が正方形または長方形であり、前記封止樹脂の外縁が、当該半導体素子の外縁を構成する四辺のうち少なくとも一辺の内側に位置する請求項１に記載の半導体内蔵モジュール。
- 前記封止樹脂の側周面が前記コア層に含まれる熱硬化性樹脂と接している請求項１に記載の半導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003171903A JP4145730B2 (ja) | 2003-06-17 | 2003-06-17 | 半導体内蔵モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003171903A JP4145730B2 (ja) | 2003-06-17 | 2003-06-17 | 半導体内蔵モジュール |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005011874A JP2005011874A (ja) | 2005-01-13 |
| JP2005011874A5 JP2005011874A5 (ja) | 2006-05-25 |
| JP4145730B2 true JP4145730B2 (ja) | 2008-09-03 |
Family
ID=34096224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003171903A Expired - Lifetime JP4145730B2 (ja) | 2003-06-17 | 2003-06-17 | 半導体内蔵モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4145730B2 (ja) |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8525314B2 (en) | 2004-11-03 | 2013-09-03 | Tessera, Inc. | Stacked packaging improvements |
| US8058101B2 (en) | 2005-12-23 | 2011-11-15 | Tessera, Inc. | Microelectronic packages and methods therefor |
| JP4731397B2 (ja) * | 2006-05-12 | 2011-07-20 | パナソニック株式会社 | 半導体集積回路装置 |
| JP5654109B2 (ja) * | 2007-09-18 | 2015-01-14 | オリンパス株式会社 | 積層実装構造体の製造方法 |
| JP2009252942A (ja) * | 2008-04-04 | 2009-10-29 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| JP5179391B2 (ja) * | 2009-01-23 | 2013-04-10 | 新光電気工業株式会社 | 半導体装置の製造方法および半導体装置 |
| US9159708B2 (en) | 2010-07-19 | 2015-10-13 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
| US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
| KR101075241B1 (ko) | 2010-11-15 | 2011-11-01 | 테세라, 인코포레이티드 | 유전체 부재에 단자를 구비하는 마이크로전자 패키지 |
| JP2012116958A (ja) * | 2010-12-01 | 2012-06-21 | Furukawa Electric Co Ltd:The | 接着フィルムおよび配線基板 |
| US20120146206A1 (en) | 2010-12-13 | 2012-06-14 | Tessera Research Llc | Pin attachment |
| KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
| US8618659B2 (en) | 2011-05-03 | 2013-12-31 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US8404520B1 (en) | 2011-10-17 | 2013-03-26 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US8946757B2 (en) | 2012-02-17 | 2015-02-03 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
| US8372741B1 (en) | 2012-02-24 | 2013-02-12 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US9349706B2 (en) | 2012-02-24 | 2016-05-24 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US9391008B2 (en) | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
| US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
| US8975738B2 (en) | 2012-11-12 | 2015-03-10 | Invensas Corporation | Structure for microelectronic packaging with terminals on dielectric mass |
| US8878353B2 (en) | 2012-12-20 | 2014-11-04 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
| US9136254B2 (en) | 2013-02-01 | 2015-09-15 | Invensas Corporation | Microelectronic package having wire bond vias and stiffening layer |
| US8883563B1 (en) | 2013-07-15 | 2014-11-11 | Invensas Corporation | Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation |
| US9034696B2 (en) | 2013-07-15 | 2015-05-19 | Invensas Corporation | Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation |
| US9023691B2 (en) | 2013-07-15 | 2015-05-05 | Invensas Corporation | Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation |
| US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
| US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
| US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| US9087815B2 (en) | 2013-11-12 | 2015-07-21 | Invensas Corporation | Off substrate kinking of bond wire |
| US9082753B2 (en) | 2013-11-12 | 2015-07-14 | Invensas Corporation | Severing bond wire by kinking and twisting |
| US9263394B2 (en) | 2013-11-22 | 2016-02-16 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9379074B2 (en) | 2013-11-22 | 2016-06-28 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
| US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| JP5733378B2 (ja) * | 2013-12-03 | 2015-06-10 | 大日本印刷株式会社 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US9214454B2 (en) | 2014-03-31 | 2015-12-15 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
| US9412714B2 (en) | 2014-05-30 | 2016-08-09 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
| US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
| US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
| US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
| US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
-
2003
- 2003-06-17 JP JP2003171903A patent/JP4145730B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005011874A (ja) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4145730B2 (ja) | 半導体内蔵モジュール | |
| JP3375555B2 (ja) | 回路部品内蔵モジュールおよびその製造方法 | |
| JP4279893B2 (ja) | 回路部品内蔵モジュールの製造方法 | |
| KR100232414B1 (ko) | 다층회로기판 및 그 제조방법 | |
| KR100507791B1 (ko) | 부품 내장 모듈과 그 제조 방법 | |
| KR100466680B1 (ko) | 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착 | |
| KR100290993B1 (ko) | 반도체장치,반도체탑재용배선기판및반도체장치의제조방법 | |
| JP3553043B2 (ja) | 部品内蔵モジュールとその製造方法 | |
| EP1763295A2 (en) | Electronic component embedded board and its manufacturing method | |
| JP2004335641A (ja) | 半導体素子内蔵基板の製造方法 | |
| JP2008306173A (ja) | 部品内蔵配線基板及びその製造方法 | |
| JP2002170921A (ja) | 半導体装置およびその製造方法 | |
| JP2011244016A (ja) | モジュールの製造方法 | |
| TWI461118B (zh) | 具有電子零件之配線基板及其製造方法 | |
| JP2004311788A (ja) | シート状モジュールとその製造方法 | |
| KR20130063984A (ko) | 배선기판 및 그 제조방법 | |
| JP4606685B2 (ja) | 回路部品内蔵モジュール | |
| JP2005039227A (ja) | 半導体内蔵モジュールとその製造方法 | |
| JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
| JP2003243563A (ja) | 金属配線基板と半導体装置及びその製造方法 | |
| JP3718190B2 (ja) | 面実装構造体の形成方法および面実装構造体 | |
| JP3183272B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
| JP2005051204A (ja) | 電気部品実装モジュールおよびその製造方法 | |
| JP2002118368A (ja) | 配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060404 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080618 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4145730 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |